JP2002217296A - 配線設計方法および配線設計装置 - Google Patents
配線設計方法および配線設計装置Info
- Publication number
- JP2002217296A JP2002217296A JP2001009075A JP2001009075A JP2002217296A JP 2002217296 A JP2002217296 A JP 2002217296A JP 2001009075 A JP2001009075 A JP 2001009075A JP 2001009075 A JP2001009075 A JP 2001009075A JP 2002217296 A JP2002217296 A JP 2002217296A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current density
- branch point
- limit value
- wiring branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
配線の溶断を防止する配線設計方法および配線設計装置
を提供する。 【解決手段】 半導体集積回路のネットの配線分岐点を
取得し、それらの配線分岐点毎に電流密度値を計算し
て、これを電流密度制限値と比較することによりエレク
トロマイグレーションの検証を行う。電流密度の検証
は、ソース側からロード側方向に配線の接続関係を調べ
て、ソース側に近い配線分岐点から順に行う。そして、
電流密度超過を起こしている部分の配線のみを、最適な
配線幅に広げて、その配線個所における電流密度の低減
を行う。
Description
の複数の機能ブロックを電気的に相互に接続するための
配線設計方法および配線設計装置に関するものである。
高集積化、並びに高速化が著しく、これに伴って、回路
における消費電力も増加している。このため、回路を構
成する配線における電流密度が大きい箇所では、エレク
トロマイグレーション(electromigration)による配線の
溶断が生じる可能性が大きくなっている。
属膜中の電流密度が増大したり、チップ当たりの消費電
力が増大してデバイスの温度が上昇し、それによる高温
の状態で高密度の電流が流れると、キャリアから電極構
成電子に金属膜中の金属イオンの移動が起こって空孔が
生じ、そのため、さらに電流密度が上がって、ついには
配線が溶断することをいう。
は、単に配線幅を広げたり、配線中に中継バッファ等を
挿入して配線長を分断する等の対策が考えられる。例え
ば、特開平11−97541号公報には、半導体集積回
路における配線設計方法に係る発明であって、機能ブロ
ック間の配線を流れる電流密度を求め、それが規格内に
あるか否かに応じて、配線の分枝ごとに必要な配線の本
数を算出して、分枝ごとに再度、配線を行う技術が開示
されている。
問題を回避するため、従来は、エレクトロマイグレーシ
ョンにより断線する可能性のあるネットについては、配
線結果を人手で修正している例もあり、このような場
合、人手による配線修正工数が増大するという問題があ
る。
に記載の配線設計方法では、配線を流れる電流密度が規
格内にないとき、分枝ごとに必要な配線の本数を算出し
て、再配線を行っているため、場合によっては、初期配
線が全く生かされないという事態も発生する。さらに
は、その再配線が、基板あるいはサブストレート上にお
いて多大な面積を占有することになる場合、配線上の制
約が多くなるという問題がある。
のであり、その目的とするところは、半導体集積回路に
おける電流密度過多によるエレクトロマイグレーション
の影響で生じる配線の溶断を防止する配線設計方法およ
び配線設計装置を提供することである。
路の配線において溶断を生じやすい、あるいは、その可
能性のある個所を効率的かつ迅速に発見、修正できる配
線設計方法および配線設計装置を提供することである。
め、本発明は、半導体集積回路上の複数の機能ブロック
を電気的に相互に接続するための配線設計方法におい
て、上記複数の機能ブロック間における配線分岐点を得
る第1 の接続情報取得ステップと、上記配線分岐点にお
ける電流密度を求める第2の接続情報取得ステップと、
上記電流密度が所定の制限値を越えているか否かを判定
するステップと、上記判定の結果をもとに、上記電流密
度が上記制限値を超過している配線分岐点を末端とする
所定の配線部分に対して電流密度を低減する処理を施す
ステップとを備える配線設計方法を提供する。
数の機能ブロックを電気的に相互に接続するための配線
設計装置において、上記複数の機能ブロック間における
配線分岐点を得る第1 の接続情報取得手段と、上記配線
分岐点における電流密度を求める第2の接続情報取得手
段と、上記電流密度が所定の制限値を越えているか否か
を判定する手段と、上記判定の結果をもとに、上記電流
密度が上記制限値を超過している配線分岐点を末端とす
る所定の配線部分に対して電流密度を低減する処理を施
す手段とを備える配線設計装置を提供する。
線分岐点について、上記機能ブロックの信号源側から負
荷側方向へ検索を行い、上記信号源に近い順に上記電流
密度の検証を行う。
本発明の実施の形態について詳細に説明する。図1は、
本発明の実施の形態に係るエレクトロマイグレーション
・エラー改善システム(以下、適宜、システムともい
う)の全体構成を示すブロック図である。同図に示すよ
うに、本システムは、論理接続情報格納部11、物理接
続情報格納部12、電流密度制限値格納部16、論理/
物理接続情報入力部13、配線トレース部14、配線分
岐点取得部15、電流密度制限値取得部17、電流密度
計算部18、電流密度検証部19、検証結果格納部2
0、そして、配線幅変更部21からなる。
部11は、回路を構成するブロック間の論理接続情報等
を格納する。ここで「ブロック」とは、フリップフロッ
プ(F/F)やゲート等、論理回路を構成している全て
の素子の総称とする。また、物理接続情報格納部12
は、ブロックの配置結果、ブロック間接続の配線結果、
各ネット/ブロックの性質を示す情報等からなる物理接
続情報を格納する。
ース(信号源あるいは電流源)出力端の駆動能力ごと、
かつ、ソース出力端から配線分岐点間の配線抵抗合計値
ごとに定義された電流密度制限値からなる電流密度制限
値情報を格納する。
続情報格納部11に格納された論理接続情報、物理接続
情報格納部12に格納された物理接続情報、および、電
流密度制限値格納部16に格納された電流密度制限値情
報を入力する。
報入力部13が入力した論理接続情報、および物理接続
情報を参照して、ネットの配線接続情報をトレースす
る。また、配線分岐点取得部15は、配線トレース部1
4で取得した配線接続情報を参照して、ネットの配線分
岐点を取得する。
接続情報入力部13が電流密度制限値格納部16より入
力した電流密度制限値情報を参照して、配線分岐点取得
部15で取得した配線分岐点における電流密度制限値を
取得する。
取得部15で取得した配線分岐点における電流密度値を
計算し、電流密度検証部19は、配線分岐点取得部15
で取得した配線分岐点での電流密度を検証する。そし
て、電流密度検証部19は、電流密度制限値取得部17
で取得した電流密度制限値と、電流密度計算部18で計
算した電流密度値とを比較して、電流密度値が電流密度
制限値を越えている場合、その配線分岐点では電流密度
超過エラーが起きているものと判定して、エラー情報を
検証結果格納部20に送る。
密度検証部19で判定された電流密度超過エラー情報を
格納する。そして、配線幅変更部21は、検証結果格納
部20に格納されたエラー情報を参照して、電流密度超
過エラーが起きていると判定されたネットについて、ソ
ース出力端と、電流密度超過エラーが起きている配線分
岐点とを接続する配線の幅を、エラーとならない幅に広
げる。
ション・エラー改善システムの各部の動作について、さ
らに詳細に説明する。論理/物理接続情報入力部13
は、論理接続情報格納部11に格納された論理接続情
報、物理接続情報格納部12に格納された物理接続情報
と各ネット/ブロックの性質を示す情報(電流密度計算
に必要な情報も含む)、および、電流密度制限値格納部
16に格納された電流密度制限値を入力する。
報入力部13が入力した論理接続情報、および物理接続
情報を参照して、ネットのソース側ブロック、ロード
(負荷)側ブロック、および、それらのブロック間を接
続する配線等の配線接続情報を取得する。
ース部14でトレースした配線接続情報を参照して、ネ
ットの配線分岐点を取得する。また、電流密度制限値取
得部17は、論理/物理接続情報入力部13で入力した
電流密度制限値の中から、配線分岐点取得部15で取得
した配線分岐点における電流密度制限値を取得する。
15で取得した配線分岐点での電流密度値を計算する。
ここでは、配線の接続関係をソース側からロード側方向
に調べて、ソース側に近い配線分岐点から順番に、電流
密度値を計算していく。
15で取得した配線分岐点での電流密度を検証する。す
なわち、電流密度検証部19は、電流密度制限値取得部
17で取得した電流密度制限値と、電流密度計算部18
で計算した電流密度値とを比較する。そして、この電流
密度値が電流密度制限値を越えている場合、電流密度検
証部19は、その配線分岐点では、電流密度超過エラー
が起きているものと判定して、エラー情報を検証結果格
納部20へ出力する。
証を終了後、電流密度超過エラーが起きている配線分岐
点がある場合、配線幅変更部21は、検証結果格納部2
0に格納されたエラー情報を参照して、ソース出力端と
電流密度超過エラーが起きている配線分岐点とを接続す
る配線の幅を、エラーが発生しない幅に広げる。
変化するので、当該ネットについて、再び、電流密度計
算部18において電流密度を計算し、電流密度検証部1
9で電流密度を検証し、さらに、配線幅変更部21にお
いて、電流密度超過エラーが起きている配線分岐点の配
線幅変更を行う。ここでは、これらの処理を、後述する
ように、電流密度超過エラーが起きている配線分岐点が
なくなるまで繰り返す。
グレーション・エラー改善システムの動作について詳細
に説明する。
成する配線の電流密度が大きい箇所において、エレクト
ロマイグレーションによる配線の溶断が生じる可能性が
大きくなる。また、配線の電流密度は、その配線を流れ
る電流値を配線の断面積で割ることにより計算できる。
岐点以降の配線には、電流が分散されて流れるため、ソ
ース出力端から分岐点を通過するに従って、配線を流れ
る電流は減少する。そのため、電流密度は配線分岐点、
および、配線の断面積の変化点において変化する。
で変更できるものとすると、電流密度は配線分岐点での
み変化することになる。
ション・エラー改善システムでは、電流密度の変化点で
ある配線分岐点での電流密度値と、あらかじめ設定し
た、エレクトロマイグレーションの影響による配線の溶
断が生じない最大電流密度値(電流密度制限値)とを比
較して、電流密度超過エラーを判定する。
点では、エレクトロマイグレーションによる配線の溶断
が生じる可能性が大きいため、ソース出力端とその配線
分岐点とを接続する配線の幅を広げることによって電流
密度を低減して、エレクトロマイグレーションによる配
線の溶断を防止する。
ける電流密度超過エラーの判定、および配線幅の変更処
理手順を示すフローチャートである。また、図3は、エ
ラーの判定および配線幅変更処理の対象となるネットの
例を示している。図2のステップA01において、論理
/物理接続情報入力部13は、論理接続情報格納部11
に格納された論理接続情報、物理接続情報格納部12に
格納された物理接続情報、および、電流密度制限値格納
部16に格納された電流密度制限値を入力する。入力さ
れた論理接続情報と物理接続情報は、図1に示すシステ
ムの各部によって参照される。
するブロック間の論理接続情報等があり、物理接続情報
としては、ブロックの配置結果、ブロック間接続の配線
結果、および、各ネット/ブロックの性質を示す情報等
がある。
置結果、および、ブロック間接続の配線結果は、ここで
は、従来のレイアウト手法を用いて配置配線処理を行っ
た結果とし、配線の電流密度は特に考慮していないもの
とする。また、各ネット/ブロックの性質を示す情報と
して、例えば、ネットの配線幅/高さ、配線単位面積当
たりの抵抗値/容量値、ブロックの端子抵抗値/容量値
等が記述されているものとする。
任意のネットについて、各配線分岐点での電流密度を検
証する。ここでは、図3に示すネット3を例に説明す
る。まず、配線トレース部14は、論理/物理接続情報
入力部13で入力した論理接続情報、および、物理接続
情報を参照する。そして、配線トレース部14は、ネッ
ト3が、ソース側ブロック31とロード側ブロック32
〜35とを接続する配線から構成され、ソース出力端
(A)、配線分岐点(B),(D),(F)、および、
ロード入力端(C),(E),(G),(H)が存在す
るという配線接続情報を取得する。
抗値や配線電流値等は、以下の一覧表に示すようになっ
ている。すなわち、 ソース出力端(A)の端子抵抗Rg1=0.07[KΩ] であり、 配 線 部 分 配線抵抗値[Ω]/電流値[A] ソース出力端(A)−配線接続点(B)間 Rw1=30.0 / Iw1=10.0 配線接続点(B)−ロード入力端(C)間 Rw2=30.0 / Iw2=10.0 配線接続点(B)−配線接続点(D)間 Rw3=20.0 / Iw3=6.0 配線接続点(D)−ロード入力端(E)間 Rw4=30.0 / Iw4=10.0 配線接続点(D)−配線接続点(F)間 Rw5=40.0 / Iw5=15.0 配線接続点(F)−ロード入力端(G)間 Rw6=30.0 / Iw6=10.0 配線接続点(F)−ロード入力端(H)間 Rw7=40.0 / Iw7=15.0 である。
情報を参照して、ソース側からロード側方向に配線の接
続関係を調べて、ソース側に近い配線分岐点から順に電
流密度を検証していく。このとき、ロード入力端も配線
分岐点とみなして、電流密度の検証の対象に含める。
線分岐点をソース側に近い順に列挙すると、配線分岐点
(B)→配線分岐点(D)→ロード入力端(C)→ロー
ド入力端(E)→配線分岐点(F)→ロード入力端
(G)→ロード入力端(H)となっている。なお、ここ
では、配線分岐点(B)で電流密度超過エラーが起きて
いるものとして説明する。
点取得部15は、未処理の配線分岐点の中で一番ソース
側に近いものを調べて、配線分岐点(B)を取得し、そ
の配線分岐点(B)における配線抵抗合計値Rtota
l(B)を計算する。なお、ここでは、配線抵抗合計値
は、ソース出力端と配線分岐点とを一筆書きで接続する
配線の抵抗値を合計したものとする。
ス出力端(A)と配線分岐点(B)とを接続する配線の
抵抗値Rw1は、上記の一覧表より30.0[Ω]であ
るから、配線抵抗合計値Rtotal(B)は30.0
[Ω]となる。
制限値取得部17は、配線分岐点(B)での電流密度制
限値Jlimit(B)を取得する。電流密度制限値
は、例えば、回路シミュレーションの実行結果等から決
定された、エレクトロマイグレーションの影響による配
線の溶断が生じない最大電流密度値であり、ソース出力
端の駆動能力毎、かつ、配線抵抗合計値毎に定義する。
また、ソース出力端の駆動能力は、端子抵抗で指定す
る。
ける電流密度制限値の定義の一例を示している。同図に
おいて、1行が1レコードであり、各レコードにそれぞ
れユニークなレコード番号nが付与されている。そし
て、以下の電流密度制限値選択条件(a),(b)を両
方とも満たすレコードの電流密度制限値Jlimit
(n)が、その配線分岐点での電流密度制限値になる。
ce_MIN(n)≦ソース出力端の駆動能力<駆動能
力最大値Resource_MAX(n) 条件(b):配線抵抗合計最小値Resist_MIN
(n)≦配線分岐点での配線抵抗合計値<配線抵抗最大
値Resist_MAX(n)
抵抗Rg1は、0.07[KΩ]であり、配線抵抗合計
値Rtotal(B)は、30.0[ Ω] であるから、
図4において、上記の条件(a),(b)両方を満たす
レコード番号は“8”となる。よって、この場合、レコ
ード番号8の電流密度制限値である30.0[A/mm
2 ]を、配線分岐点(B)での電流密度制限値Jlim
it(B)とする。
18は、配線分岐点(B)での電流密度値Jtotal
(B)を計算する。図3において、配線分岐点(B)を
流れる電流値は、配線分岐点(B)とロード入力端
(C),(E),(G),(H)とを接続する配線を流
れる電流値の合計となる。このため、これらの区間の配
線における電流値の合計を、配線分岐点(B)の断面積
で割ったものが、配線分岐点(B)での電流密度値Jt
otal(B)となる。
おける電流値が、Iw1〜Iw7であり、各ロード側ブ
ロック内の配線の電流密度値がIg1〜Ig4であるか
ら、これらの区間での電流値は、Iw2〜Iw7とIg
1〜Ig4との合計値、すなわち、70.0[A]とな
る。そこで、配線分岐点(B)の断面積を1[mm2]
すると、そこでの電流密度値Jtotal(B)は、7
0.0[A/mm2 ]となる。以上が、図2のステップ
A05で実行される処理である。
(B)での電流密度を検証する。すなわち、電流密度検
証部19は、電流密度制限値取得部17で取得した電流
密度制限値Jlimit(B)と、電流密度計算部18
で計算した電流密度値Jtotal(B)とを比較す
る。
電流密度制限値Jlimit(B)が30.0[A/m
m2 ]で、電流密度値Jtotal(B)が70.0
[A/mm2 ]であるから、電流密度値Jtotal
(B)は、電流密度制限値Jlimit(B)を越えて
いる。この結果から、電流密度検証部19は、配線分岐
点(B)において電流密度超過エラーが起きているもの
と判定して、検証結果格納部20にエラー情報を出力す
る(図2のステップA07)。
配線分岐点(B)の座標と端子抵抗Rg1、配線抵抗合
計値Rtotal(B)、電流密度値Jtotal
(B)、電流密度制限値Jlimit(B)等が出力さ
れる。そして、これらのエラー情報の出力後、ステップ
A08において、全配線分岐点におけるチェックが終了
したかどうかが判断される。
が終了した後、未処理の配線分岐点があれば、ステップ
A08での判定は“no”であるから、ステップA03
に戻り、次の配線分岐点の処理に移行する。
終了したならば、次に、配線分岐点取得部15は、未処
理の配線分岐点の中で一番ソース側に近いものを調べ
る。その結果、配線分岐点(D)が取得され、その配線
分岐点(D)での配線抵抗合計値Rtotal(D)を
計算する(ステップA03)。
3から明らかなように、ソース出力端(A)と配線分岐
点(B)を接続する配線の抵抗値Rw1(30.0
[Ω])と、配線分岐点(B)と配線分岐点(D)を接
続する配線の抵抗値Rw3(20.0[Ω])との合計
値である、50.0[Ω]となる。
制限値取得部17は、論理/物理接続情報入力部13で
入力された電流密度制限値の定義の中から、配線分岐点
(D)における電流密度制限値Jlimit(D)を取
得する。
(A)の端子抵抗Rg1は、0.07[KΩ]であり、
配線抵抗合計値Rtotal(D)は、上記のように5
0.0[Ω])であるから、図4より、上記の電流密度
制限値の選択条件(a),(b)を両方満たすレコード
番号は、“9”となる。よって、レコード番号9の電流
密度制限値60.0[A/mm2 ]を、配線分岐点
(D)での電流密度制限値Jlimit(D)とする。
計算部18は、配線分岐点(D)での電流密度値Jto
tal(D)を計算する。配線分岐点(D)を流れる電
流値は、配線分岐点(D)と、ロード入力端(E),
(G),(H)とを接続する配線を流れる電流値の合計
となる。そして、これらの区間の配線における電流値の
合計を、配線分岐点(D)の断面積で割ったものが、配
線分岐点(D)での電流密度値Jtotal(D)とな
る。
は、Iw4〜Iw7とIg2〜Ig4との合計値であ
る、53.0[A]となる。配線分岐点(D)の断面積
を1[mm2 ]すると、電流密度値Jtotal(D)
は、53.0[A/mm2 ]となる。
19による、配線分岐点(D)での電流密度の検証が行
われる。具体的には、電流密度検証部19は、電流密度
制限値取得部17で取得した電流密度制限値Jlimi
t(D)と、電流密度計算部18で計算した電流密度値
Jtotal(D)とを比較する。
(D)が、60.0[ A/mm2]で、電流密度値Jto
tal(D)が、53.0[A/mm2 ]であるから、
電流密度値Jtotal(D)は、電流密度制限値Jl
imit(D)を越えていないことが分かる(ステップ
A06で“no”)。
点(D)において電流密度超過エラーが起きていないも
のと判定する。そこで、ステップA08において、全配
線分岐点におけるチェックが終了したかどうかが判断さ
れ、その判断結果に応じて、次の配線分岐点の処理に移
る。
いなければ、上記の配線分岐点(B),(D)と同様
に、ロード入力端(C)、ロード入力端(E)、配線分
岐点(F)、ロード入力端(G)、ロード入力端(H)
についても、それぞれ電流密度の検証を順次、行う。な
お、上述したように、これらの配線分岐点((B)以
外)では、電流密度超過エラーは起きていないものとす
る。
たならば、次に、配線幅変更部21は、電流密度超過エ
ラーとなっている区間の配線幅を変更する。しかし、電
流密度超過エラーが起きている配線分岐点が存在しない
場合には、かかるネットの処理を終了して、次のネット
の処理に移る。
点が存在する場合、ステップA09での判定結果は“y
es”となるから、配線幅変更部21は、検証結果格納
部20に格納されたエラー情報を参照して、ソース出力
端とエラーとなっている配線分岐点とを接続する配線の
幅を、エラーとならない幅に広げる(ステップA1
0)。
電流密度超過エラーが起きているので、配線幅変更部2
1は、ソース出力端(A)と配線分岐点(B)とを接続
する配線の幅を広げる。そして、配線幅を変更すること
によって、電流密度も変化するので、配線幅の変更後、
再び、ネット3の各配線分岐点での電流密度の検証を行
い、変更後の配線幅で電流密度制限エラーが起きていな
いかを検証する。
ラーが起きている配線分岐点が存在しなくなるまで繰り
返す。その結果、電流密度制限エラーが起きている配線
分岐点が存在しなくなったならば、対象とするネットの
処理を終了して、次のネットの処理に移る(ステップA
11で“no”)。
トについて処理を行い、ステップA11での判定が“y
es”となったならば、全ネットの処理が終了したとし
て、本エラー判定および配線幅変更処理を終える。
ば、半導体集積回路のネットの配線分岐点毎に電流密度
値を計算して、これを電流密度制限値と比較することに
よりエレクトロマイグレーションの検証を行い、電流密
度超過を起こしている部分の配線のみを、例えば、最適
な配線幅に広げて電流密度低減を行うことで、エレクト
ロマイグレーションの影響による配線の溶断を未然に防
止することができ、そのための再配線も不要になる。
レイアウト設計において、電流密度過多によるエレクト
ロマイグレーションの影響で生じる配線の溶断を考慮に
入れて、その防止を図ることにつながる。
配線の溶断が、配線分岐点で生じる可能性が大きいこと
に着目して、ソース側からロード側方向に配線の接続関
係を調べて、ソース側に近い配線分岐点から順に電流密
度を検証し、ソース出力端とその配線分岐点とを接続す
る配線における電流密度を低減することで、エレクトロ
マイグレーションによる配線の溶断を防止するために、
効率的に電流密度過度な配線分岐点を発見できる。
ネットについて検証を行っているが、本発明は、これに
限定されるものではなく、例えば、任意のネットについ
てのみ検証を行ってもよい。また、任意のネットを除い
た全ネットについて、かかる検証を行うようにしてもよ
い。
半導体集積回路上の複数の機能ブロックを電気的に相互
に接続するための配線設計方法において、これら複数の
機能ブロック間における配線分岐点を得る第1の接続情
報取得ステップと、上記配線分岐点における電流密度を
求める第2の接続情報取得ステップと、上記電流密度が
所定の制限値を越えているか否かを判定するステップ
と、上記判定の結果をもとに、上記電流密度が上記制限
値を超過している配線分岐点を末端とする所定の配線部
分に対して電流密度を低減する処理を施すステップとを
備えることで、エレクトロマイグレーションの影響によ
る配線の溶断を生じやすい個所、あるいは、その可能性
のある個所を効率的かつ迅速に発見、修正して、かかる
溶断を未然に防止できる。
上の複数の機能ブロックを電気的に相互に接続するため
の配線設計装置において、これら複数の機能ブロック間
における配線分岐点を得る第1 の接続情報取得手段と、
上記配線分岐点における電流密度を求める第2の接続情
報取得手段と、上記電流密度が所定の制限値を越えてい
るか否かを判定する手段と、上記判定の結果をもとに、
上記電流密度が上記制限値を超過している配線分岐点を
末端とする所定の配線部分に対して電流密度を低減する
処理を施す手段とを備えることで、エレクトロマイグレ
ーションによる配線の溶断を生じやすい個所、溶断の可
能性のある個所を効率的、かつ迅速に発見、修正でき、
かかる溶断を未然に防止できるという効果がある。
記機能ブロックの信号源側から負荷側方向へ検索を行
い、信号源に近い順に上記電流密度の検証を行うこと
で、エレクトロマイグレーションによる配線の溶断を防
止するための、電流密度過度な配線分岐点の発見を効率
的に行える。
ーション・エラー改善システムの全体構成を示すブロッ
ク図である。
定、および配線幅の変更処理手順を示すフローチャート
である。
るネットの例を示す図である。
制限値の定義の一例を示す図である。
Claims (16)
- 【請求項1】 半導体集積回路上の複数の機能ブロック
を電気的に相互に接続するための配線設計方法におい
て、 前記複数の機能ブロック間における配線分岐点を得る第
1 の接続情報取得ステップと、 前記配線分岐点における電流密度を求める第2の接続情
報取得ステップと、 前記電流密度が所定の制限値を越えているか否かを判定
するステップと、 前記判定の結果をもとに、前記電流密度が前記制限値を
超過している配線分岐点を末端とする所定の配線部分に
対して電流密度を低減する処理を施すステップとを備え
ることを特徴とする配線設計方法。 - 【請求項2】 前記配線分岐点には、前記機能ブロック
の内、負荷として機能するブロックの入力端が含まれる
ことを特徴とする請求項1記載の配線設計方法。 - 【請求項3】 前記第2の接続情報取得ステップは、前
記配線分岐点について、前記機能ブロックの信号源側か
ら負荷側方向へ検索を行い、前記信号源に近い順に前記
電流密度の検証を行うことを特徴とする請求項2記載の
配線設計方法。 - 【請求項4】 前記所定の配線部分は、前記電流密度が
前記制限値を超過している配線分岐点と、その信号源方
向に位置する他の配線分岐点とで示される区間、また
は、前記電流密度が前記制限値を超過している配線分岐
点と、その信号源方向に位置する前記機能ブロックの出
力端とで示される区間であることを特徴とする請求項3
記載の配線設計方法。 - 【請求項5】 前記所定の制限値は、前記区間における
配線が溶断しない最大電流密度であることを特徴とする
請求項4記載の配線設計方法。 - 【請求項6】 前記最大電流密度は、前記区間の信号源
側に位置する前記機能ブロックの出力端の駆動能力、お
よび、当該区間の配線抵抗の合計値によって規定される
ことを特徴とする請求項5記載の配線設計方法。 - 【請求項7】 前記電流密度を低減する処理には、前記
配線部分の電気抵抗を低減する処理が含まれることを特
徴とする請求項1記載の配線設計方法。 - 【請求項8】 半導体集積回路上の複数の機能ブロック
を電気的に相互に接続するための配線設計装置におい
て、 前記複数の機能ブロック間における配線分岐点を得る第
1 の接続情報取得手段と、 前記配線分岐点における電流密度を求める第2の接続情
報取得手段と、 前記電流密度が所定の制限値を越えているか否かを判定
する手段と、 前記判定の結果をもとに、前記電流密度が前記制限値を
超過している配線分岐点を末端とする所定の配線部分に
対して電流密度を低減する処理を施す手段とを備えるこ
とを特徴とする配線設計装置。 - 【請求項9】 前記配線分岐点には、前記機能ブロック
の内、負荷として機能するブロックの入力端が含まれる
ことを特徴とする請求項8記載の配線設計装置。 - 【請求項10】 前記第2の接続情報取得手段は、前記
配線分岐点について、前記機能ブロックの信号源側から
負荷側方向へ検索を行い、前記信号源に近い順に前記電
流密度の検証を行うことを特徴とする請求項9記載の配
線設計装置。 - 【請求項11】 前記所定の配線部分は、前記電流密度
が前記制限値を超過している配線分岐点と、その信号源
方向に位置する他の配線分岐点とで示される区間、また
は、前記電流密度が前記制限値を超過している配線分岐
点と、その信号源方向に位置する前記機能ブロックの出
力端とで示される区間であることを特徴とする請求項1
0記載の配線設計装置。 - 【請求項12】 前記所定の制限値は、前記区間におけ
る配線が溶断しない最大電流密度であることを特徴とす
る請求項11記載の配線設計装置。 - 【請求項13】 前記最大電流密度は、前記区間の信号
源側に位置する前記機能ブロックの出力端の駆動能力、
および、当該区間の配線抵抗の合計値によって規定され
ることを特徴とする請求項12記載の配線設計装置。 - 【請求項14】 前記電流密度を低減する処理には、前
記配線部分の電気抵抗を低減する処理が含まれることを
特徴とする請求項8記載の配線設計装置。 - 【請求項15】 半導体集積回路上の複数の機能ブロッ
クを電気的に相互に接続するための配線設計方法を実行
するプログラムを記録したコンピュータ可読記録媒体に
おいて、 前記複数の機能ブロック間における配線分岐点を得るス
テップのプログラムコードと、 前記配線分岐点における電流密度を求めるステップのプ
ログラムコードと、 前記電流密度が所定の制限値を越えているか否かを判定
するステップのプログラムコードと、 前記判定の結果をもとに、前記電流密度が前記制限値を
超過している配線分岐点を末端とする所定の配線部分に
対して電流密度を低減する処理を施すステップのプログ
ラムコードとを備えることを特徴とするコンピュータ可
読記録媒体。 - 【請求項16】 半導体集積回路上の複数の機能ブロッ
クを電気的に相互に接続するための配線設計処理を実行
するプログラムにおいて、 前記複数の機能ブロック間における配線分岐点を得る処
理と、 前記配線分岐点における電流密度を求める処理と、 前記電流密度が所定の制限値を超えているか否かを判定
する処理と、 前記判定の結果をもとに、前記電流密度が前記制限値を
超過している配線分岐点を末端とする所定の配線部分に
対して電流密度を低減する処理とを実行させるためのプ
ログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001009075A JP3654190B2 (ja) | 2001-01-17 | 2001-01-17 | 配線設計方法および配線設計装置 |
US10/043,312 US6971082B2 (en) | 2001-01-17 | 2002-01-14 | Method and apparatus for revising wiring of a circuit to prevent electro-migration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001009075A JP3654190B2 (ja) | 2001-01-17 | 2001-01-17 | 配線設計方法および配線設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217296A true JP2002217296A (ja) | 2002-08-02 |
JP3654190B2 JP3654190B2 (ja) | 2005-06-02 |
Family
ID=18876616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001009075A Expired - Fee Related JP3654190B2 (ja) | 2001-01-17 | 2001-01-17 | 配線設計方法および配線設計装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6971082B2 (ja) |
JP (1) | JP3654190B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4596406B2 (ja) * | 2001-08-22 | 2010-12-08 | 富士通セミコンダクター株式会社 | 集積回路の回路ブロック間自動配線設計方法及び装置並びにこの方法を実施するためのプログラム |
US6944552B2 (en) * | 2003-06-25 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | System and method for detecting power deficiencies in a computer component |
JP2005267356A (ja) * | 2004-03-19 | 2005-09-29 | Nec Electronics Corp | レイアウト配線検証方法 |
US7200829B2 (en) * | 2004-06-24 | 2007-04-03 | International Business Machines Corporation | I/O circuit power routing system and method |
US7191425B1 (en) * | 2004-11-18 | 2007-03-13 | Sun Microsystems, Inc. | Method and apparatus for inserting extra tracks during library architecture migration |
US8219953B2 (en) * | 2008-01-17 | 2012-07-10 | Texas Instruments Incorporated | Budgeting electromigration-related reliability among metal paths in the design of a circuit |
US8108820B2 (en) * | 2008-09-11 | 2012-01-31 | International Business Machines Corporation | Enhanced conductivity in an airgapped integrated circuit |
US8205183B1 (en) * | 2009-09-18 | 2012-06-19 | Altera Corporation | Interactive configuration of connectivity in schematic diagram of integrated circuit design |
TW201222304A (en) * | 2010-11-30 | 2012-06-01 | Inventec Corp | Method for setting width of printed circuit board trace |
US8694936B1 (en) | 2013-01-08 | 2014-04-08 | International Business Machines Corporation | Terminal metal connection inspection |
US9607125B1 (en) * | 2015-01-09 | 2017-03-28 | Apple Inc. | Context-aware reliability checks |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379231A (en) * | 1992-05-29 | 1995-01-03 | University Of Texas System | Method and apparatus for simulating a microelectric interconnect circuit |
US5581475A (en) * | 1993-08-13 | 1996-12-03 | Harris Corporation | Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules |
US5737580A (en) * | 1995-04-28 | 1998-04-07 | International Business Machines Corporation | Wiring design tool improvement for avoiding electromigration by determining optimal wire widths |
JP3426911B2 (ja) | 1996-09-19 | 2003-07-14 | 株式会社東芝 | 半導体集積回路設計方法 |
JP2970567B2 (ja) * | 1997-01-08 | 1999-11-02 | 日本電気株式会社 | 配線電流密度低減システム |
JPH1197541A (ja) | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 |
JP3971033B2 (ja) * | 1998-07-28 | 2007-09-05 | 富士通株式会社 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体 |
JP4153095B2 (ja) * | 1998-08-07 | 2008-09-17 | 富士通株式会社 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 |
US6675139B1 (en) * | 1999-03-16 | 2004-01-06 | Lsi Logic Corporation | Floor plan-based power bus analysis and design tool for integrated circuits |
-
2001
- 2001-01-17 JP JP2001009075A patent/JP3654190B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-14 US US10/043,312 patent/US6971082B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3654190B2 (ja) | 2005-06-02 |
US6971082B2 (en) | 2005-11-29 |
US20020095643A1 (en) | 2002-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3183728B2 (ja) | 集積回路解析方法および装置 | |
JP2002217296A (ja) | 配線設計方法および配線設計装置 | |
CN112214960B (zh) | 一种兼顾集成电路时序的冗余金属填充方法及系统 | |
JP2000349161A (ja) | 電源配線設計方法、電源配線設計装置、及び、記録媒体 | |
EP3239865A1 (en) | Method for analyzing ir drop and electromigration of ic | |
CN115713060A (zh) | 时序违例修复方法、装置、服务器及可读存储介质 | |
US8381149B2 (en) | Timing analysis apparatus, timing analysis method, and timing analysis program | |
US7617463B2 (en) | Power supply method for semiconductor integrated circuit in test and CAD system for semiconductor integrated circuit | |
JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
US7117476B2 (en) | Determining feasibility of IC edits | |
JP2008210983A (ja) | 信頼性設計支援方法 | |
CN112749526A (zh) | 电源轨设计方法、装置及其非瞬时计算机可读介质 | |
JP2809166B2 (ja) | 高速遅延検証装置 | |
JP4124671B2 (ja) | 半導体集積回路設計装置 | |
JP2008158694A (ja) | バイパスコンデンサチェックシステム、方法および電子機器 | |
JP3130841B2 (ja) | 自動配置配線方法 | |
JP2998763B2 (ja) | 電子回路の布線設計装置 | |
JPH07121600A (ja) | 配線経路処理方法 | |
JP2005107556A (ja) | 半導体集積回路の配線処理方法 | |
JPH09198428A (ja) | プリント配線板設計変更処理方式 | |
JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
JPH0535822A (ja) | 配置設計方式 | |
JP2001176972A (ja) | 半導体集積回路のレイアウト方法 | |
JPH04151853A (ja) | 配線方法 | |
JPH05120380A (ja) | 配線処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |