JP2002215081A - 駆動回路、表示パネル、表示装置、および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ＶＲＡＭへの読み出しが書き込みを追い越さ
ないようにする。 【解決手段】内部タイミング制御回路６００は、読み出
しクロック信号ＣＫｒを生成する一方、立ち上がりエッ
ジが読み出しの基準となる開始パルスＹＤを外部に出力
する。外部タイミング制御回路７２０は、立ち上がりエ
ッジに先行する立ち下がりエッジを基準としてライトイ
ネーブル信号ＷＥを生成する。画像データ生成回路７４
０はライトイネーブル信号ＷＥに基づいて入力画像デー
タＤinをＶＲＡＭ４００に書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データの読み
出しが書き込みを追い越すのを防止するのに好適な駆動
回路、表示パネル、表示装置、および電子機器に関す
る。

【０００２】

【従来の技術】マトリクス型の表示パネルは、マトリク
ス状に配列された画素電極の各々にスイッチング素子が
設けられるとともに各スイッチング素子の一端が接続さ
れた複数のデータ線が設けられた素子基板と、走査線や
カラーフィルタなどが形成された対向基板と、両基板の
間に充填された液晶とを備えている。このような構成に
おいて、スイッチング素子として薄膜ダイオード（ＴＦ
Ｄ：Thin Film Diode）などの２端子型非線形素子を用
いたものがある。

【０００３】この表示パネルの各データ線に、表示階調
に応じてパルス幅変調されたデータ線信号を供給する一
方、各走査線にそれらを順次選択する走査線信号を供給
すると、各画素のスイッチング素子が表示階調に応じた
期間だけオン状態となり、液晶に電圧が印加される。こ
れにより、所望の階調表示が得られることになる。

【０００４】データ線駆動回路は、画像データに基づい
て上述したデータ線信号を生成するが、このデータ線駆
動回路の前段に書き込みと読み出しを同時に行うことが
できるＶＲＡＭを設けることがある。ＶＲＡＭからの画
像データの読み出しは、表示パネルに設けられた制御回
路によって制御される一方、外部装置はＶＲＡＭに対し
て画像データを書き込む。

【０００５】静止画を表示する場合には、ＶＲＡＭに記
憶された画像データを繰り返し読み出せばよいので、画
像データの生成処理を簡略化できる。これにより、シス
テム全体の消費電力を削減することが可能となる。

【０００６】

【発明が解決しようとする課題】ところで、ＶＲＡＭへ
の画像データの書き込みは外部装置が行う一方、ＶＲＡ
Ｍからの画像データの読み出しは内部の制御回路が行う
ため、書き込みと読み出しが同期していない。このた
め、読み出しアドレスが書き込みアドレスを追い越す場
合がある。このような場合、ある画面の途中から表示内
容が次画面に切り替わるので、不連続な画面が表示され
てしまい表示画像の品質が損なわれるといった問題があ
る。とくに、スイッチング素子を用いたアクティブマト
リックス型の表示装置の場合には、応答速度が早いた
め、大きな問題となる。

【０００７】本発明は、このような事情に鑑みてなされ
たもので、その目的とするところは、連続した画面を表
示するのに好適な駆動回路、表示装置、および、電子機
器を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係わる駆動回路は、複数の走査線と、複数
のデータ線と、前記複数の走査線と前記複数のデータ線
との各交差に対応して設けられた複数の画素を備える表
示パネルを駆動するものであって、画像データの書き込
みと読み出しとを非同期で行う記憶部と、前記記憶部か
ら読み出された画像データに基づいて、前記各データ線
を駆動するためのデータ信号を生成するデータ線駆動部
と、前記記憶部から前記画像データを読み出すための読
み出しクロック信号を生成するとともに、予め定められ
た前記画素に対応する前記画像データを前記記憶部から
読み出すタイミングを示すタイミング基準信号を生成し
て外部に出力する制御部とを備えることを特徴とする。

【０００９】この発明によれば、駆動回路はタイミング
基準信号を外部に出力するが、タイミング基準信号は、
所定の画素に対応する画像データの読み出しタイミング
を示すから、外部回路では、タイミング基準信号に基づ
いて、１フレームの先頭に対応する画像データの読み出
し開始タイミングを検知することができる。そして、外
部回路が、読み出し開始タイミングに対して余裕を持っ
て画像データを供給することにより、読み出しが書き込
みを追い越すことを防止することができる。

【００１０】また、本発明の駆動回路は、複数の走査線
と、複数のデータ線と、前記複数の走査線と前記複数の
データ線との各交差に対応して設けられた複数の画素を
備える表示パネルを駆動するものであって、画像データ
の書き込みと読み出しとを非同期で行う記憶部と、前記
記憶部から読み出された画像データに基づいて、前記各
データ線を駆動するためのデータ信号を生成するデータ
線駆動部と、前記画像データを読み出すための読み出し
クロック信号を生成するとともに、前記画像データの読
み出し開始タイミングに先行する書き込み開始タイミン
グを示す書き込み開始信号を生成して外部に出力する制
御部とを備えることを特徴とする。

【００１１】この発明によれば、駆動回路は書き込み開
始信号を出力するが、当該信号は読み出し開始タイミン
グに先行する書き込み開始タイミングを示すものである
から、外部回路は書き込み開始信号に従って画像データ
を供給することにより、書き込みを読み出しに先行して
開始することができる。

【００１２】ここで、前記書き込み開始信号は、パルス
の前エッジで書き込み開始を示し、かつ後エッジで読み
出し開始を示すものであってもよい。駆動回路において
は、読み出し開始を指示する開始パルスを生成するが、
この発明によれば、開始パルスと書き込み開始信号を兼
用することができ、新たに書き込み開始信号を生成する
必要がない。

【００１３】また、前記記憶部は１フレーム分の画像デ
ータを記憶し、前記書き込み開始タイミングから前記読
み出し開始タイミングまでの時間が、１フレーム分の画
像データを書き込むのに要する書き込み期間と１フレー
ム分の画像データを読み出すのに要する読み出し期間と
の差の時間より長いことが好ましい。書き込み開始タイ
ミングは読み出し開始タイミングより先行するから、こ
の条件の下に書き込みと読み出しを行えば、１フレーム
分の画像データの読み出しが終了する前に書き込みを必
ず終了させることができる。したがって、読み出しが書
き込みを追い越すことがない。

【００１４】次に、本発明の表示パネルは、複数の走査
線と、複数のデータ線と、前記複数の走査線と前記複数
のデータ線との各交差に対応して設けられた複数の画素
と、前記走査線を順次選択する走査線駆動回路と、タイ
ミング基準信号を生成する駆動回路を備え、前記タイミ
ング基準信号を外部に出力することを備えることを特徴
とする。この発明によれば、表示パネルに駆動回路を組
み込むことができるので、小型化を図ることができる。

【００１５】次に、本発明の表示装置は、上記表示パネ
ルと、前記タイミング基準信号に基づいて、前記記憶部
における前記画像データの読み出し開始タイミングに先
行する書き込み開始タイミングから前記画像データを生
成して前記表示パネルに供給する画像信号処理回路とを
備えたことを特徴とする。この発明によれば、記憶部か
らの読み出しに先行して画像データを表示パネルに供給
できるから、書き込みを読み出しに先行させることが可
能となる。

【００１６】さらに、前記画像信号処理回路は、前記画
像データに同期した書き込みクロック信号を生成し、当
該書き込みクロック信号の周波数は、前記読み出しクロ
ック信号の周波数よりも高いことが好ましい。この場
合、書き込みが読み出しに先行し、かつ、書き込みクロ
ック信号の周波数は読み出しクロック信号の周波数より
も高いので、読み出しが書き込みを追い越すことがな
い。

【００１７】ここで、前記記憶部は１フレーム分の画像
データを記憶し、前記画像信号処理回路は、前記画像デ
ータに同期した書き込みクロック信号を生成し、当該書
き込みクロック信号の周波数をｆｗ、前記読み出しクロ
ック信号の周波数をｆｒ、前記書き込み開始タイミング
から前記読み出し開始タイミングまでの時間をＴ、総画
素数をｋとしたとき、ｋ／ｆｒ−ｋ／ｆｗ＜Ｔが成り立
つことが好ましい。ｋ／ｆｒは１フレーム分の画像デー
タを読み出すために要する読み出し期間であり、ｋ／ｆ
ｗは１フレーム分の画像データを読み出すために要する
書き込み期間である。したがって、発明によれば、読み
出し期間と書き込み期間の差時間よりも長い時間、書き
込みを読み出しに先行させて開始することができるか
ら、１フレーム分の画像データの書き込みを読み出しに
先行させて終了させることができる。この結果、読み出
しが書き込みを追い越すことがない。

【００１８】次に、本発明の表示パネルは、複数の走査
線と、複数のデータ線と、前記複数の走査線と前記複数
のデータ線との各交差に対応して設けられた複数の画素
と、前記走査線を順次選択する走査線駆動回路と、書き
込み開始信号を生成する駆動回路を備え、前記書き込み
開始信号を外部に出力することが望ましい。この発明に
よれば、表示パネルに駆動回路を組み込むことができる
ので、小型化を図ることができる。

【００１９】次に、本発明に係る表示装置は、上記表示
パネルと、前記書き込み開始信号の指示する書き込み開
始タイミングから前記画像データを生成して前記表示パ
ネルに供給する画像信号処理回路とを備えたことを特徴
とする。この発明よれば、記憶部からの読み出しに先行
して画像データを表示パネルに供給できるから、書き込
みを読み出しに先行させることが可能となる。

【００２０】さらに、前記画像信号処理回路は、前記画
像データに同期した書き込みクロック信号を生成し、当
該書き込みクロック信号の周波数は、前記読み出しクロ
ック信号の周波数よりも高いことが好ましい。この場
合、書き込みが読み出しに先行し、かつ、書き込みクロ
ック信号の周波数は読み出しクロック信号の周波数より
も高いので、読み出しが書き込みを追い越すことがな
い。

【００２１】次に、本発明に係る電子機器は、上述した
表示装置を備えるものであって、例えば、携帯電話、携
帯端末、ディジタルスチルカメラの他にも、液晶テレビ
や、カーナビゲーション装置、ページャ、電子手帳、電
卓、ワードプロセッサ、ワークステーション、テレビ電
話、ＰＯＳ端末、タッチパネルを備えた機器等などが該
当する。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 ＜１．第１実施形態＞ ＜１−１：表示装置の全体構成＞はじめに、本発明の第
１実施形態に係る表示装置の電気的構成について説明す
る。図１は、この表示装置の電気的な構成を示すブロッ
ク図である。この図に示すように表示装置は、液晶パネ
ル１００、画像信号処理回路７００、および電源回路８
００を備える。

【００２３】このうち、液晶パネル１００の表示領域Ａ
には、ｎ本のデータ線（セグメント電極）２１２が列
（Ｙ）方向に延在して形成される一方、ｍ本の走査線
（コモン電極）３１２が行（Ｘ）方向に延在して形成さ
れるとともに、データ線２１２と走査線３１２との各交
差に対応して画素１１６が形成されている。さらに、各
画素１１６は、液晶層１１８と、スイッチング素子の一
例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）
２２０との直列接続からなる。

【００２４】また、液晶パネル１００のＹドライバ３５
０は、１チップのＩＣで構成され、一般には走査線駆動
回路と呼ばれる。Ｙドライバ３５０は、走査信号Ｙ１、
Ｙ２、……、Ｙｍを対応する走査線３１２に供給するも
のであって、詳細には、走査線３１２を１本毎に（１水
平走査期間毎に）順次選択する。

【００２５】この例のＸドライバ２５０は、１チップの
ＩＣで構成され、ＶＲＡＭ４００、データ線駆動回路５
００、および制御回路６００を備える。まず、ＶＲＡＭ
４００は書き込みと読み出しが非同期で動作する２ポー
トタイプのもので、総画素数ｋ（＝ｎ・ｍ）と一致する
数の記憶領域を備えており、各記憶領域に画像データが
記憶されるようになっている。すなわち、ＶＲＡＭ４０
０には、１フレーム分の画像データが記憶されることに
なる。以下の説明ではＶＲＡＭ４００に書き込む画像デ
ータを入力画像データＤin、ＶＲＡＭ４００から読み出
す画像データを出力画像データＤoutと称することにす
る。

【００２６】次に、データ線駆動回路５００は、Ｙドラ
イバ３５０により選択された走査線３１２に位置する画
素１１６に対し、表示内容に応じたデータ信号Ｘ１、Ｘ
２、……、Ｘｎを、それぞれ対応するデータ線２１２を
介して供給するものである。

【００２７】次に、制御回路６００は、第２マスターク
ロック信号を生成する発振回路を内蔵しており、第２マ
スタークロック信号に基づいて、Ｙドライバ３５０、Ｖ
ＲＡＭ４００、およびデータ線駆動回路５００に対し
て、各種制御信号やクロック信号などを供給して、これ
らを制御する。詳細には後述するが、制御回路６００
は、ＶＲＡＭ４００から出力画像データＤoutを読み出
すための読み出しクロック信号ＣＫｒと読み出しアドレ
ス信号ＡＤＲｒを生成し、これをＶＲＡＭ４００に供給
するようになっている。

【００２８】また、制御回路６００は、電源回路８００
から給電される電源電圧に基づいて、データ信号におけ
るデータ電圧および走査信号の非選択電圧として兼用さ
れる電圧±ＶD／２と、走査信号の選択電圧として用い
られる電圧±ＶSとをそれぞれ生成する。さらに、制御
回路６００は、ＶＲＡＭ４００から画像データを読み出
すタイミングの基準となる信号を生成し、これを画像信
号処理回路へ出力する。なお、本実施形態においては、
走査線３１２やデータ線２１２に印加される電圧の極性
は、データ線２１２に印加されるデータ電圧±ＶD／２
の中間電位を基準として高電位側を正とし、低電位側を
負としている。

【００２９】次に、画像信号処理回路７００は、入力画
像データＤinを生成するとともに、これをＶＲＡＭ４０
０に書き込むために用いる書き込みクロック信号ＣＫｗ
と書き込みアドレスＡＤＲｗ等を生成し、ＶＲＡＭ４０
０に供給するものである。

【００３０】＜１−２：液晶パネルの機械的構成＞次
に、本実施形態に係る液晶パネルの機械的な構成につい
て説明する。図２は、液晶パネル１００の全体構成を示
す斜視図である。この図に示されるように、液晶パネル
１００にあっては、素子基板２００と対向基板３００と
を互いに貼付した構成となっている。そして、素子基板
２００の対向面において対向基板３００から張り出した
一方の部分には、Ｘドライバ２５０がＣＯＧ（Chip On
Glass）技術により実装されるとともに、Ｘドライバ２
５０に各種信号を供給するためのＦＰＣ（Flexible Pri
nted Circuit）基板２６０の一端が接続される。同様
に、素子基板２００の対向面において対向基板３００か
ら張り出した他方の部分には、Ｙドライバ３５０がＣＯ
Ｇ技術により実装される。なお、ＦＰＣ基板２６０の他
端には、画像信号処理回路７００や電源回路８００（図
１参照）がそれぞれ接続される。

【００３１】ここで、Ｘドライバ２５０およびＹドライ
バ３５０における実装は、それぞれ、第１に、基板との
所定位置において、接着材中に導電性微粒子を均一に分
散させたフィルム状の異方性導電膜を挟持し、第２に、
ベアチップたるドライバを基板に加圧・加熱することに
より行われる。ＦＰＣ基板２６０の接続も同様にして行
われる。なお、Ｘドライバ２５０およびＹドライバ３５
０を、それぞれ素子基板２００および対向基板３００に
実装する替わりに、例えば、ＴＡＢ（Tape Automated B
onding）技術を用いて、ドライバが実装されたＴＣＰ
（Tape Carrier Package）を、基板の所定位置に設けら
れる異方性導電膜により電気的および機械的に接続する
構成としても良い。

【００３２】次に、液晶パネル１００における画素１１
６の詳細構成について説明する。図３は、その構造を示
す部分破断斜視図である。この図に示されるように、素
子基板２００の対向面には、ＩＴＯ（Indium Tin Oxid
e）などの透明導電体からなる画素電極２３４がＸ方向
およびＹ方向にマトリクス状に配列しており、このう
ち、同一列に配列する２４０個の画素電極２３４が、Ｙ
方向に延在するデータ線２１２の１本に、それぞれＴＦ
Ｄ２２０を介して接続されている。ここで、ＴＦＤ２２
０は、基板側からみると、タンタル単体やタンタル合金
などから形成され、データ線２１２から枝分かれした第
１の導電体２２２と、この第１の導電体２２２を陽極酸
化してなる絶縁体２２４と、クロム等などの第２の導電
体２２６とから構成されて、導電体／絶縁体／導電体の
サンドイッチ構造を採る。このため、ＴＦＤ２２０は、
電流−電圧特性が正負双方向にわたって非線形となるダ
イオードスイッチング特性を有することになる。

【００３３】また、絶縁体２０１は、素子基板２００の
上面に形成されて、透明性および絶縁性を有するもので
ある。この絶縁体２０１が形成される理由は、第２の導
電体２２６の堆積後における熱処理により、第１の導電
体２２２が剥離しないようにするため、および、第１の
導電体２２２に不純物が拡散しないようにするためであ
る。したがって、これらが問題とならない場合には、絶
縁体２０１は省略可能である。一方、対向基板３００の
対抗面には、ＩＴＯなどからなる走査線３１２が、デー
タ線２１２とは直交する行方向に延在し、かつ、画素電
極２３４の対向する位置に配列している。したがって、
走査線３１２は、画素電極２３４の対向電極として機能
することになる。

【００３４】そして、このような素子基板２００と対向
基板３００とは、基板周辺に沿って塗布されるシール剤
（図示省略）と、適切に散布されたスペーサ（図示省
略）とによって、一定の間隙を保っており、この閉空間
に例えば、ＴＮ（Twisted Nematic）型の液晶１０５が
封入されている。したがって、図１における液晶層１１
８は、データ線２１２と走査線３１２との交差におい
て、当該走査線３１２と、画素電極２３４と、両者の間
に位置する液晶１０５とで構成されることになる。

【００３５】ほかに、対向基板３００には、液晶パネル
１００の用途に応じて、例えば、ストライプ状や、モザ
イク状、トライアングル状等に配列されたカラーフィル
タが設けられ、それ以外の領域には遮光のためブラック
マトリクスが設けられる。くわえて、素子基板２００お
よび対向基板３００の各対向面には、それぞれ所定の方
向にラビング処理された配向膜などが設けられる一方、
各基板の背面には配向方向に応じた偏光子などがそれぞ
れ設けられる（いずれも図示省略）。

【００３６】＜１−３：ＶＲＡＭおよびその周辺回路＞
次に、図４はＶＲＡＭ４００とその周辺回路の構成を示
すブロック図であり、図５はＶＲＡＭ４００の動作を示
すタイミングチャートである。なお、上述したようにＶ
ＲＡＭ４００はｋ個の画像データを記憶する。

【００３７】まず、画像信号処理回路７００は、第１発
振回路７１０、外部タイミング制御回路７２０、書き込
みアドレスカウンタ７３０、および画像データ生成回路
７４０を備えている。第１発振回路７１０が第１マスタ
ークロック信号ＭＣＫ１を生成して外部タイミング制御
回路７２０に出力すると、外部タイミング制御回路７２
０は、第１マスタークロック信号ＭＣＫ１を所定の分周
比で分周して書き込みクロック信号ＣＫｗを生成する。

【００３８】また、外部タイミング制御回路７２０は、
制御回路６００からの開始パルスＹＤに基づいてリセッ
ト信号ＲＥＳＴとライトイネーブル信号ＷＥとを生成す
る。ここで、開始パルスＹＤは、所定期間だけローレベ
ルとなる信号であって、その立ち上がりエッジ（後エッ
ジ）を基準として１枚の画面表示処理が開始される。ま
た、ライトイネーブル信号ＷＥはハイレベルでアクティ
ブとなり、ＶＲＡＭ４００のライトイネーブル端子（図
示せず）と画像データ生成回路７４０へ供給される。

【００３９】ＶＲＡＭ４００は、常時、読み出し状態に
あり、また、ライトイネーブル端子の論理レベルがハイ
レベルのときに入力画像データＤinの書き込みを許可す
る一方、その論理レベルがローレベルのとき、書き込み
を不許可とする。画像データ生成回路７４０は、ライト
イネーブル信号ＷＥがハイレベルの期間中、書き込みク
ロック信号ＣＫｗに同期して入力画像データＤinを出力
する。

【００４０】図５に示すようにライトイネーブル信号Ｗ
Ｅは、開始パルスＹＤがローレベルになった後（時刻ｔ
０）、最初の書き込みクロック信号ＣＫｗの立ち上がり
エッジに同期してハイレベルとなり（時刻ｔ１）、書き
込みクロック信号ＣＫｗのｋ周期と一致する期間だけハ
イレベルを維持した後、ハイレベルからローレベルへ遷
移する（時刻ｔ４）。したがって、画像データ生成回路
７４０は、時刻ｔ２から時刻ｔ５までの書き込み期間Ｔ
ｗにおいて入力画像データＤinを出力する。

【００４１】また、図５に示すようにリセット信号ＲＥ
ＳＴは開始パルスＹＤがローレベルになった後（時刻ｔ
０）、最初の書き込みクロック信号ＣＫｗの立ち上がり
エッジに同期してハイレベルとなり（時刻ｔ１）、次の
立ち上がりエッジに同期してローレベルとなる（時刻ｔ
２）。

【００４２】書き込みアドレスカウンタ７３０は、同期
式のカウンタであって、書き込みクロック信号ＣＫｗの
立ち上がりエッジに同期してカウント値をインクリメン
トさせるとともに、リセット端子電圧がハイレベルのと
き書き込みクロック信号ＣＫｗの立ち上がりエッジに同
期してカウント値をリセットする。この書き込みアドレ
スカウンタ７３０のリセット端子には、上述したリセッ
ト信号ＲＥＳＴが供給される一方、書き込みアドレスカ
ウンタ７３０からはカウント値が書き込みアドレスＡＤ
Ｒｗとして出力される。

【００４３】リセット信号ＲＥＳＴは、時刻ｔ２におい
て書き込みクロック信号ＣＫｗの立ち上がりエッジに同
期してローレベルとなるから、このタイミングで書き込
みアドレスカウンタ７３０はリセットされる。したがっ
て、時刻ｔ２において、書き込みアドレスＡＤＲｗは
「０」となる。以後、書き込みアドレスＡＤＲｗは書き
込みクロック信号ＣＫｗに同期して順次インクリメント
されることになる。

【００４４】このようにして得られた入力画像データＤ
in、書き込みアドレスＡＤＲｗ、およびライトイネーブ
ル信号ＷＥがＶＲＡＭ４００に供給されると、書き込み
アドレスＡＤＲｗに対応する記憶領域に入力画像データ
Ｄinが書き込まれる。例えば、時刻ｔ２においては、Ａ
ＤＲｗ＝０に対応する先頭の記憶領域にデータｄ０が書
き込まれることになる。

【００４５】次に、制御回路６００は、第２発振回路６
１０、内部タイミング制御回路６２０、および読み出し
アドレスカウンタ６３０を備えている。第２発振回路６
１０が第２マスタークロック信号ＭＣＫ２を生成して内
部タイミング制御回路６２０に出力すると、内部タイミ
ング制御回路６２０は、第２マスタークロック信号ＭＣ
Ｋ２に基づいて上述した開始パルスＹＤを生成するとと
もに、第２マスタークロック信号ＭＣＫ２を所定の分周
比で分周して読み出しクロック信号ＣＫｒを生成する。
第２マスタークロック信号ＭＣＫ２は上述した第１マス
タークロック信号ＭＣＫ１と異なる第２発振回路６１０
によって生成されるから、読み出しクロック信号ＣＫｒ
と書き込みクロック信号ＣＫｗとは非同期となる。

【００４６】次に、読み出しアドレスカウンタ６３０
は、同期式のリングカウンタであって、読み出しクロッ
ク信号ＣＫｒの立ち上がりエッジをカウントし、カウン
ト値を読み出しアドレスＡＤＲｒとして出力する。この
カウント値は、開始パルスＹＤの立ち上がりエッジに同
期して「０」となるように調整されている。したがっ
て、時刻ｔ３においてＡＤＲｒ＝０となり対応する記憶
領域からデータｄ０が出力画像データＤoutとして読み
出される。以後、ｄ１、ｄ２、…、ｄk-1の順に読み出
される。

【００４７】ここで、書き込みクロック信号ＣＫｗの周
波数をｆｗ、読み出しクロック信号ＣＫｒの周波数をｆ
ｒとすれば、書き込み周波数ｆｗと読み出し周波数ｆｒ
の関係は、ｆｒ＜ｆｗとなっている。この例では、１フ
レーム当たりの画像データの総数はｋ個であるから、書
き込み期間はＴｗ＝ｋ／ｆｗとなり、読み出し期間はＴ
ｒ＝ｋ／ｆｒとなる。したがって、書き込み期間Ｔｗは
読み出し期間Ｔｒより常に短くなる。

【００４８】また、この例では、開始パルスＹＤをＸド
ライバ２５０から画像信号処理回路７００に出力するの
で、画像信号処理回路７００において、読み出し開始に
先行して書き込みを開始させることができる。具体的に
は、時刻ｔ１から入力画像データＤinの書き込みが開始
される一方、時刻ｔ３から出力画像データＤoutの読み
出しが開始される。すなわち、Ｘドライバ２５０は、開
始パルスＹＤを出力することによって、外部装置に対し
て、読み出し開始タイミング（開始パルスＹＤの後エッ
ジ）を知らせるとともに、これに先行する書き込み開始
タイミング（開始パルスＹＤの先エッジ）を知らせてい
る。

【００４９】このように、書き込み開始タイミングが読
み出し開始タイミングよりも先行し、かつ、書き込み期
間Ｔｗは読み出し期間Ｔｒより短いので、１フレーム分
の入力画像データＤinの書き込みを出力画像データＤou
tの読み出しに先行して終了させることができる。これ
により、読み出しが書き込みを追い越すことが原理的に
なくなり、高品質の画像を表示することが可能となる。

【００５０】＜１−４：データ線駆動回路＞次に、デー
タ線駆動回路５００の詳細について説明する。図６は、
このデータ線駆動回路５００の構成を示すブロック図で
ある。この図において、ラインメモリ５１０は、１ライ
ン分のＦＩＦＯで構成されており、ｎ個の出力ポートを
備えている。ラインメモリ５１０は、出力画像データＤ
outを読み出しクロック信号ＣＫｒに同期して順次転送
する。ラッチ回路５２０は、ラインメモリ５１０のｎ個
の出力ポートから出力されるデータを１水平走査期間毎
に供給されるラッチパルスＬＰでラッチする。これによ
り、点順次の出力画像データＤoutが線順次の画像デー
タに変換される。

【００５１】次に、ＰＷＭデコーダ５３０は、データ信
号を階調に応じてパルス幅変調するためのものであり、
データ信号Ｘ１〜Ｘｎの電圧を選択する電圧選択信号
を、画像データに応じて、交流駆動信号ＭＸとリセット
信号ＲＥＳと階調コードパルスＧＣＰとから各データ線
２１２毎に生成する。ここで、本実施形態において、デ
ータ線２１２に印加されるデータ信号の電圧は、＋ＶD
／２（正側データ電圧）、−ＶD／２（負側データ電
圧）の２値である。

【００５２】次に、セレクタ５４０は、ＰＷＭデコーダ
５３０による電圧選択信号によって指示される電圧を実
際に選択して、対応するデータ線２１２の各々に供給す
るものである。

【００５３】＜１−５：Ｙドライバ＞次に、Ｙドライバ
３５０の詳細について説明する。図７は、このＹドライ
バ３５０の構成を示すブロック図である。この図におい
て、シフトレジスタ３５０２は、走査線３１２に総数に
対応するｎビットシフトレジスタであり、１垂直走査期
間の最初に供給される開始パルスＹＤを、１水平走査期
間１Ｈの周期を有するクロック信号ＹＣＬＫにしたがっ
てシフトして、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍと
して順次出力するものである。ここで、転送信号ＹＳ
１、ＹＳ２、…、ＹＳｍは、それぞれ１行目、２行目、
…、ｍ行目の走査線３１２にそれぞれ１対１に対応する
ものであって、いずれかの転送信号がＨレベルになる
と、それに対応する走査線３１２を選択すべきであるこ
とを意味するものである。

【００５４】続いて、電圧選択信号形成回路３５０４
は、交流駆動信号ＭＹおよび転送信号ＹＳ１、ＹＳ２、
…、ＹＳｍから、走査線３１２に印加すべき電圧を定め
る電圧選択信号を、走査線３１２毎に対応して出力する
ものである。ここで、本実施形態において、走査線３１
２に印加される走査信号の電圧は、上述したように＋Ｖ
Ｓ（正極側選択電圧）、＋ＶＤ／２（正極側非選択電
圧）、−ＶＳ（負極側非選択電圧）、−ＶＤ／２（負極
側選択電圧）の４値である。非選択電圧は、選択電圧＋
ＶＳが印加された後では＋ＶＤ／２であり、選択電圧−
ＶＳが印加された後では−ＶＤ／２であって、直前の選
択電圧により一義的に定まっている。

【００５５】このため、電圧選択信号形成回路３５０４
は、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍのいずれかが
Ｈレベルになって、それに対応する走査線３１２の選択
が指示されると、当該走査線３１２への走査信号の電圧
レベルを、交流駆動信号ＭＹの信号レベルに対応した極
性の選択電圧とする。一方、転送信号ＹＳ１、ＹＳ２、
…、ＹＳｍのいずれかがローレベルになって、それに対
応する走査線３１２の非選択が指示されると、当該走査
線３１２への走査信号の電圧レベルを、直前の選択電圧
の極性と同一の極性を取る非選択電圧とする。

【００５６】そして、レベルシフタ３５０６は、電圧選
択信号形成回路３５０４によって出力される電圧選択信
号の電圧振幅を拡大するものである。そして、セレクタ
３５０８は、電圧振幅が拡大された電圧選択信号によっ
て指示される電圧を、実際に選択して、対応する走査線
３１２の各々に印加するものである。

【００５７】＜１−６：駆動方法＞ここで、液晶パネル
１００の駆動方法を説明する。ここでは４値駆動法（１
Ｈセレクト、１Ｈ反転）を一例として説明する。図８
は、この４値駆動法の波形例を示す図である。この駆動
法では、走査信号Ｙｊ（ｊは１からｍまでの自然数）と
して、１水平走査期間１Ｈに選択電圧＋ＶＳを印加した
後、保持期間に非選択電圧＋ＶＤ／２を印加して保持す
るとともに、前回の選択から１垂直走査期間（１フレー
ム）１Ｖ経過すると、今度は選択電圧−ＶＳを印加し
て、保持期間に非選択電圧−ＶＤ／２を印加して保持す
る、という動作を繰り返す一方、データ信号Ｘｉとして
電圧±ＶＤ／２のいずれかを印加する、というものであ
る。この際、ある走査線への走査信号Ｙｊとして選択電
圧＋ＶＳを印加すると、その次の走査線への走査信号Ｙ
ｊ＋１として選択電圧−ＶＳを印加する、というように
１水平走査期間１Ｈ毎に、選択電圧の極性を反転する動
作も行われる。

【００５８】この４値駆動法（１Ｈセレクト、１Ｈ反
転）におけるデータ信号Ｘｉの電圧は、選択電圧＋ＶＳ
を印加する場合であって、画素１１６をオン表示（例え
ば、ノーマリーホワイトモードにおいては黒色表示）と
するときには−ＶＤ／２となり、画素１１６をオフ表示
（ノーマリーホワイトモードにおいては白色表示）とす
るときには＋ＶＤ／２となる一方、選択電圧−ＶＳを印
加する場合であって、画素１１６をオン表示とするとき
には＋ＶＤ／２となり、画素１１６をオフ表示とすると
きには−ＶＤ／２となる。

【００５９】＜２．第２実施形態＞上述した第１実施形
態においては、開始パルスＹＤをＸドライバ２５０か
ら、入力画像データＤinを供給する画像信号処理回路７
００に出力し、開始パルスＹＤの立ち下がりエッジに同
期して入力画像データＤinの書き込みを開始した。

【００６０】これに対して第２本実施形態に係わる液晶
表示装置にあっては、画像処理回路７００の内部にタイ
マー回路を設け、開始パルスＹＤを遅延させて書き込み
開始パルスＷＳを生成し、これに同期して入力画像デー
タＤinの書き込みを開始する。

【００６１】図９は、開始パルスＹＤと書き込み開始パ
ルスＷＳの関係を示すタイミングチャートである。ただ
し、この例では、タイマー回路の遅延時間をＴｄとして
いる。ここで、時刻ｔ３から開始される読み出し期間Ｔ
ｒに着目すると、書き込み期間Ｔｗは、開始パルスＹＤ
の立ち下がりエッジ（時刻ｔ２）よりも更に先行する時
刻ｔ１から開始する。このため、十分な余裕をもって入
力画像データＤinの書き込みと出力画像データＤoutの
書き込みを行うことが可能となる。なお、タイマー回路
を制御回路６００に取り込み、Ｘドライバ２５０から書
き込み開始パルスＷＳを出力するようにしてもよい。

【００６２】＜３．変形例＞本発明は上述した第１およ
び第２実施形態に限定されるものではなく、例えば、以
下に述べる各種の変形が可能である。 （１）上述した各実施形態にあっては、Ｘドライバ２５
０から開始パルスＹＤを出力したが、本発明はこれに限
定されるものではなく、Ｘドライバ２５０から予め定め
られた画素に対応する出力画像データＤoutの読み出し
の基準となるタイミングを示すタイミング基準信号を出
力するのであれば、どのようなものであってもよい。ど
の画素に対応するかが既知であれば、外部装置におい
て、タイミング基準信号に基づいて読み出し開始タイミ
ングを知ることができ、それに先行させて入力画像デー
タＤinの書き込みを開始することができるからである。

【００６３】（２）また、上述した各実施形態において
は、書き込み周波数ｆｗと読み出し周波数ｆｒとの間に
はｆｗ＞ｆｒの関係があるとしたが、本発明はこれに限
定されるものではなく、読み出しが書き込みを追い越さ
ないように書き込み周波数ｆｗと読み出し周波数ｆｒを
設定するのであれば、それら大小関係は問わない。具体
的には、書き込み開始タイミングが読み出しタイミング
より時間Ｔだけ先行するものとすれば、以下の式が成り
立てばよい。 Ｔｒ−Ｔｗ＜Ｔ ｋ／ｆｒ−ｋ／ｆｗ＜Ｔ

【００６４】この場合には、書き込み周波数ｆｗが読み
出し周波数ｆｒよりも低くても、入力画像データＤinの
書き込みが出力画像データＤoutの読み出しより必ず先
に終了するので、読み出しが書き込みを追い越すことは
ない。

【００６５】（３）上述した各実施形態においては、図
１に示すように、ＴＦＤ２２０はデータ線２１２の側に
接続され、液晶層１１８が走査線３１２の側に接続され
ているが、これとは逆に、ＴＦＤ２２０が走査線３１２
の側に、液晶層１１８がデータ線２１２の側にそれぞれ
接続される構成でも良い。

【００６６】また、上述した液晶パネル１００における
ＴＦＤ２２０は、スイッチング素子の一例であり、他
に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Se
mi-Insulator）などを用いた素子や、これら素子を２つ
逆向きに直列接続または並列接続したものなどの二端子
型素子が適用可能であり、さらに、ＴＦＴ（Thin FilmT
ransistor：薄膜トランジスタ）や、絶縁ゲート型電界
効果トランジスタなどの三端子型素子が適用可能であ
る。

【００６７】ここで、スイッチング素子としてＴＦＴを
適用する場合には、例えば、素子基板２００の表面にシ
リコン薄膜を形成するとともに、この薄膜にソース、ド
レイン、チャネルを形成すれば良い。また、スイッチン
グ素子として絶縁ゲート型電界効果トランジスタを適用
する場合には、例えば、素子基板２００を半導体基板と
し、当該半導体基板表面にソース、ドレイン、チャネル
を形成すれば良いが、半導体基板が光透過性を有しない
ので、画素電極２３４をアルミニウムなどの金属からな
る反射電極から形成して、反射型として用いることにな
る。

【００６８】なお、スイッチング素子として三端子型素
子を適用する場合には、素子基板２００にデータ線２１
２および走査線３１２の一方だけではなく、双方を交差
させて形成しなければならないので、それだけ配線ショ
ートの可能性が高まる点、さらに、ＴＦＴ自体は、ＴＦ
Ｄよりも構成が複雑であるので、製造プロセスが複雑化
する点において、不利である。

【００６９】また、ＴＦＤやＴＦＴのようなスイッチン
グ素子を用いずに、ＳＴＮ（SuperTwisted Nematic）型
液晶を用いたパッシブ型液晶などにも適用可能である。
また、画素電極２３４を反射性金属から構成して、ある
いは、画素電極２３４の下側に反射層を別途形成して、
反射型として用いても良いし、さらには、当該反射層を
極めて薄く形成して半透過・半反射型として用いても良
い。

【００７０】さらに、上述した説明にあっては、電気光
学材料として液晶を用いた表示装置を例にとって説明し
たが、エレクトロルミネッセンスや、蛍光表示管、プラ
ズマディスプレイなど、電気光学効果により表示を行う
表示装置に適用可能である。すなわち、本発明は、上述
した表示装置と類似の構成を有するすべての表示装置に
適用なものである。

【００７１】＜４．電子機器＞次に、上述した液晶装置
を具体的な電子機器に用いた例のいくつかについて説明
する。 ＜その１：携帯電話機＞上述した表示装置を、携帯電話
の表示部に適用した例について説明する。図１０は、こ
の携帯電話機の構成を示す斜視図である。図において、
携帯電話２３００は、複数の操作ボタン２３０２のほ
か、受話口２３０４、送話口２３０６とともに、上述し
た液晶パネル１００を備えるものである。なお、この液
晶パネル１００の背面には、視認性を高めるためのバッ
クライトが設けられるが、外観には表れないので、図示
を省略している。

【００７２】＜その２：携帯端末＞上述した表示装置
を、携帯端末の表示部に適用した例について説明する。
図１１は、この携帯端末の構成を示す斜視図である。図
において、携帯端末２２００は、ＧＰＳアンテナ２２０
２、ジョグダイヤル２２０３、電源ボタン２２０４のほ
か、上述した液晶パネル１００を備えるものである。な
お、この液晶パネル１００の背面にも、視認性を高める
ためのバックライトが設けられるが、外観には表れない
ので、図示を省略している。 ＜その３：ディジタルスチルカメラ＞次に、上述した表
示装置をファインダに用いたディジタルスチルカメラに
ついて説明する。図１２は、このディジタルスチルカメ
ラの構成を示す斜視図であるが、外部機器との接続につ
いても簡易的に示すものである。

【００７３】通常のカメラは、被写体の光像によってフ
ィルムを感光するのに対し、ディジタルスチルカメラ２
４００は、被写体の光像をＣＣＤ（Charge Coupled Dev
ice）などの撮像素子により光電変換して撮像信号を生
成するものである。ここで、ディジタルスチルカメラ２
４００におけるケース２４０２の背面には、上述した液
晶パネル１００が設けられ、ＣＣＤによる撮像信号に基
づいて、表示を行う構成となっている。このため、液晶
パネル１００は、被写体を表示するファインダとして機
能する。また、ケース２４０２の前面側（図１３におい
ては裏面側）には、光学レンズやＣＣＤなどを含んだ受
光ユニット２４０４が設けられている。

【００７４】ここで、撮影者が液晶パネル１００に表示
された被写体像を確認して、シャッタボタン２４０６を
押下すると、その時点におけるＣＣＤの撮像信号が、回
路基板２４０８のメモリに転送・格納される。また、こ
のディジタルスチルカメラ２４００にあっては、ケース
２４０２の側面に、ビデオ信号出力端子２４１２と、デ
ータ通信用の入出力端子２４１４とが設けられている。
そして、図に示されるように、前者のビデオ信号出力端
子２４１２にはテレビモニタ２４２０が、また、後者の
データ通信用の入出力端子２４１４にはパーソナルコン
ピュータ２４３０が、それぞれ必要に応じて接続され
る。さらに、所定の操作によって、回路基板２４０８の
メモリに格納された撮像信号が、テレビモニタ２４２０
や、パーソナルコンピュータ２４３０に出力される構成
となっている。

【００７５】なお、電子機器としては、図１０の携帯電
話や、図１２の携帯端末、図１３のディジタルスチルカ
メラの他にも、液晶テレビや、ビューファインダ型のビ
デオテープレコーダ、カーナビゲーション装置、ページ
ャ、電子手帳、電卓、ワードプロセッサ、ワークステー
ション、テレビ電話、ＰＯＳ端末、タッチパネルを備え
た機器等などが挙げられる。そして、これらの各種電子
機器の表示部として、上述した表示装置が適用可能なの
は言うまでもない。

【００７６】

【発明の効果】以上説明したように本発明によれば、画
像データの読み出しが画像データの書き込みを追い越さ
ないようにできるので、連続した画面を表示する際に表
示画像の品質を向上させることができる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係る表示装置の電気
的な構成を示すブロック図である。

【図２】 同表示装置における液晶パネルの構成を示す
斜視図である。

【図３】 同液晶パネルの要部構成を摸式的に示す部分
破断斜視図である。

【図４】 同表示装置におけるＶＲＡＭとその周辺回路
の構成を示すブロック図である。

【図５】 同表示装置におけるＶＲＡＭの動作を示すタ
イミングチャートである。

【図６】 同表示装置におけるデータ線駆動回路の構成
を示すブロック図である。

【図７】 同表示装置におけるＹドライバの構成を示す
ブロック図である。

【図８】 同表示装置における４値駆動法の波形例を示
すタイミングチャートである。

【図９】 第２実施形態に係わる表示装置における開始
パルスと書き込み開始パルスの関係を示すタイミングチ
ャートである。

【図１０】 同表示装置を適用した電子機器の一例たる
携帯電話機の構成を示す斜視図である。

【図１１】 同表示装置を適用した電子機器の一例たる
携帯端末の構成を示す斜視図である。

【図１２】 同表示装置を適用した電子機器の一例たる
ディジタルスチルカメラの構成を示す斜視図である。

【符号の説明】

１００……液晶パネル １０５……液晶 １１６……画素 １１８……液晶層 ２００……素子基板 ２１２……データ線 ２２０……ＴＦＤ ２３４……画素電極 ２５０……Ｘドライバ ３００……対向基板 ３１２……走査線 ３５０……Ｙドライバ ２２００……パーソナルコンピュータ ２３００……携帯電話 ２４００……ディジタルスチルカメラ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA02 AA22 AC21 AF03 AF04 AF05 AF72 BB17 BC11 BC16 BF02 EC05 FA16 5C080 AA10 BB05 DD02 DD09 EE01 EE17 FF11 GG05 GG07 JJ02 JJ03 JJ04 JJ06 KK07

Claims (12)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ線と、前
   記複数の走査線と前記複数のデータ線との各交差に対応
   して設けられた複数の画素を備える表示パネルを駆動す
   るための駆動回路であって、 画像データの書き込みと読み出しとを非同期で行う記憶
   部と、 前記記憶部から読み出された画像データに基づいて、前
   記各データ線を駆動するためのデータ信号を生成するデ
   ータ線駆動部と、 前記記憶部から前記画像データを読み出すための読み出
   しクロック信号を生成するとともに、予め定められた前
   記画素に対応する前記画像データを前記記憶部から読み
   出すタイミングを示すタイミング基準信号を生成して外
   部に出力する制御部とを備えることを特徴とする駆動回
   路。
2. 【請求項２】 複数の走査線と、複数のデータ線と、前
   記複数の走査線と前記複数のデータ線との各交差に対応
   して設けられた複数の画素を備える表示パネルを駆動す
   るための駆動回路であって、 画像データの書き込みと読み出しとを非同期で行う記憶
   部と、 前記記憶部から読み出された画像データに基づいて、前
   記各データ線を駆動するためのデータ信号を生成するデ
   ータ線駆動部と、 前記画像データを読み出すための読み出しクロック信号
   を生成するとともに、前記画像データの読み出し開始タ
   イミングに先行する書き込み開始タイミングを示す書き
   込み開始信号を生成して外部に出力する制御部とを備え
   ることを特徴とする駆動回路。
3. 【請求項３】 前記書き込み開始信号は、パルスの前エ
   ッジで書き込み開始を示し、かつ後エッジで読み出し開
   始を示すことを特徴とする請求項２に記載の駆動回路。
4. 【請求項４】 前記記憶部は１フレーム分の画像データ
   を記憶し、 前記書き込み開始タイミングから前記読み出し開始タイ
   ミングまでの時間が、１フレーム分の画像データを書き
   込むのに要する書き込み期間と１フレーム分の画像デー
   タを読み出すのに要する読み出し期間との差の時間より
   長いことを特徴とする請求項２に記載の駆動回路。
5. 【請求項５】 複数の走査線と、 複数のデータ線と、 前記複数の走査線と前記複数のデータ線との各交差に対
   応して設けられた複数の画素と、 前記走査線を順次選択する走査線駆動回路と、 請求項１に記載した駆動回路とを備え、 前記タイミング基準信号を外部に出力することを備える
   ことを特徴とする表示パネル。
6. 【請求項６】 請求項５に記載した表示パネルと、 前記タイミング基準信号に基づいて、前記記憶部におけ
   る前記画像データの読み出し開始タイミングに先行する
   書き込み開始タイミングから前記画像データを生成して
   前記表示パネルに供給する画像信号処理回路とを備えた
   ことを特徴とする表示装置。
7. 【請求項７】 前記画像信号処理回路は、前記画像デー
   タに同期した書き込みクロック信号を生成し、当該書き
   込みクロック信号の周波数は、前記読み出しクロック信
   号の周波数よりも高いことを特徴とする請求項６に記載
   の表示装置。
8. 【請求項８】 前記記憶部は１フレーム分の画像データ
   を記憶し、 前記画像信号処理回路は、前記画像データに同期した書
   き込みクロック信号を生成し、 当該書き込みクロック信号の周波数をｆｗ、前記読み出
   しクロック信号の周波数をｆｒ、前記書き込み開始タイ
   ミングから前記読み出し開始タイミングまでの時間を
   Ｔ、総画素数をｋとしたとき、 ｋ／ｆｒ−ｋ／ｆｗ＜Ｔ が成り立つことを特徴とする請求項６に記載の表示装
   置。
9. 【請求項９】 複数の走査線と、 複数のデータ線と、 前記複数の走査線と前記複数のデータ線との各交差に対
   応して設けられた複数の画素と、 前記走査線を順次選択する走査線駆動回路と、 請求項２に記載した駆動回路を備え、 前記書き込み開始信号を外部に出力することを備えるこ
   とを特徴とする表示パネル。
10. 【請求項１０】 請求項９に記載した表示パネルと、 前記書き込み開始信号の指示する書き込み開始タイミン
    グから前記画像データを生成して前記表示パネルに供給
    する画像信号処理回路とを備えたことを特徴とする表示
    装置。
11. 【請求項１１】 前記画像信号処理回路は、前記画像デ
    ータに同期した書き込みクロック信号を生成し、当該書
    き込みクロック信号の周波数は、前記読み出しクロック
    信号の周波数よりも高いことを特徴とする請求項１０に
    記載の表示装置。
12. 【請求項１２】 請求項６または１０に記載の表示装置
    を備えることを特徴とする電子機器。