JP2002203807A - コンタクトホールの形成方法 - Google Patents

コンタクトホールの形成方法

Info

Publication number
JP2002203807A
JP2002203807A JP2000402130A JP2000402130A JP2002203807A JP 2002203807 A JP2002203807 A JP 2002203807A JP 2000402130 A JP2000402130 A JP 2000402130A JP 2000402130 A JP2000402130 A JP 2000402130A JP 2002203807 A JP2002203807 A JP 2002203807A
Authority
JP
Japan
Prior art keywords
opening pattern
contact hole
wiring
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000402130A
Other languages
English (en)
Inventor
Chigusa Yamane
千種 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000402130A priority Critical patent/JP2002203807A/ja
Publication of JP2002203807A publication Critical patent/JP2002203807A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 高アスペクト比のコンタクトホールのコンタ
クト抵抗を低くする。 【解決手段】 電極又は配線上の絶縁層(層間絶縁膜
2)に形成されたコンタクトホール用開口パターン3に
配線用金属を埋め込むコンタクトホールの形成方法にお
いて、コンタクトホール用開口パターン3に配線用金属
を埋め込む前に、該開口パターン3をフッ素を含むガス
を用いたプラズマエッチングで処理し、次いで、開口パ
ターン内に自然酸化膜が形成されないように酸素を含む
雰囲気に置き、その後、開口パターンの少なくとも底部
をTi等の埋め込み材料(Ti層5)でCVD法により
埋め込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に形成
されるアスペクト比(高さ/幅の比率)の高いコンタク
トホールにおいて、低く安定したコンタクト抵抗を得ら
れるようにする技術に関する。
【0002】
【従来の技術】従来、半導体装置におけるコンタクトホ
ールの形成は、概略、ウェットエッチング又はArスパ
ッタで電極又は配線層上の絶縁層にコンタクトホール用
開口パターンを形成し、その開口パターンにW等の配線
用金属を埋め込むことによりなされている。
【0003】このうち、ウェットエッチングは、エッチ
ング液としてHFを主原料にした溶液を用いる方法であ
り、プロセス的に安価であるのが特徴である。
【0004】一方、Arスパッタは、半導体装置の微細
化に伴い、高いアスペクト比が要求されるにしたがっ
て、採用が増加してきている。Arスパッタで使用する
スパッタ装置は、配線の成膜工程で使用するスパッタ装
置と共用できるため、Arスパッタによりコンタクトホ
ール用開口パターンを形成すると、同一装置で引き続き
配線用金属を埋め込むことが可能となる。
【0005】
【発明が解決しようとする課題】しかしながら、近年、
ULSIの微細化に伴い、さらにアスペクト比の高いコ
ンタクトホールが求められるようになり、従来のウェッ
トエッチングあるいはArスパッタにより形成したコン
タクトホールではコンタクト抵抗の上昇の問題が深刻化
している。
【0006】また、ウェットエッチングによる場合に
は、形成されるコンタクトホール用開口パターンが樽状
になるため、次のW等の金属を埋め込む工程で、十分な
埋め込みをすることができず、開口パターン内に「す」
が形成されてしまう。この「す」は、エレクトロマイグ
レーション(Electoron Migration)の悪化の原因ともな
る。また、ウェットエッチングにより形成される開口パ
ターンは、そのトップ径が大きいため、コンタクトホー
ル間の耐圧の確保が難しくなり、ショートの危険性もあ
る。
【0007】一方、Arスパッタで高いアスペクト比の
コンタクトホール用開口パターンを形成する場合、エッ
チング量が少ないとコンタクト抵抗を所定値以下にする
ことが難しく、エッチング量が過度に多いと、開口パタ
ーンの底部にダメージが与えられ、コンタクト抵抗が上
昇してしまう。この原因としては、エッチング量が過度
に少ない場合には開口パターンの底部の自然酸化による
酸化物をとりきれないためにコンタクト抵抗が上昇し、
また、反対にエッチング量が多すぎる場合には、開口パ
ターンの底部にスパッタされた物質が再度付着するた
め、あるいはプラズマダメージによる変質層によりコン
タクト抵抗が上昇するためと考えられる。
【0008】また、Arスパッタにおいても、エッチン
グ量が多すぎる場合には、開口パターンが樽状になり、
ウェットエッチングと同様の問題が生じる。
【0009】このため高アスペクト比のコンタクトホー
ルを低いコンタクト抵抗に形成するために、従来のAr
スパッタによる方法に対し、開口パターンを所期の形状
に形成し、かつコンタクト抵抗を低くできるように開口
パターン内を処理する技術が望まれている。
【0010】そこで本発明は、コンタクトホール用開口
パターンを、より少ないエッチング量で樽状にならない
ように形成し、アスペクト比を高くした場合にも安定的
に低いコンタクト抵抗を得られるようにする、新たなコ
ンタクトホールの形成方法を提供することを目的とす
る。
【0011】
【課題を解決するための手段】本発明者は、Arスパッ
タ等の公知の方法により形成したコンタクトホール用開
口パターンに対し、フッ素を含むガスを用いたプラズマ
エッチングを行い、次いでその開口パターンを酸素を含
む雰囲気におき、その開口パターンの底部に自然酸化膜
の形成に至らない極薄の酸素層を形成し、その後Ti等
の金属をCVD法で埋め込むと、まずフッ素を含むガス
を用いたプラズマエッチングにより、開口パターンの底
部に残る絶縁層を除去でき、開口パターンの形成に過度
のエッチングが不要となること、また、このプラズマエ
ッチング後に開口パターンを酸素を含む雰囲気におくこ
とにより、開口パターンをTi等でCVD法により埋め
込んだ後のコンタクト抵抗を安定的に低下させられるこ
とを見出した。このように、コンタクトホール用開口パ
ターンを、フッ素を含むガスを用いたプラズマエッチン
グで処理し、次いで酸素を含む雰囲気におき、Ti等で
埋め込むことによりなぜコンタクト抵抗が安定的に低下
するかは、必ずしも明らかではないが、フッ素を含むガ
スを用いたプラズマエッチングにより開口パターンの底
部にフッ素又はフッ素イオンが結合し、このフッ素又は
フッ素イオンが、開口パターンを酸素を含む雰囲気にお
くことにより容易に酸素とおき換わって酸素が単分子層
程度の極薄の均一な層を形成し、これがさらにCVDで
Ti等の金属と容易におき換わるためと考えられる。
【0012】即ち、本発明は、電極又は配線上の絶縁層
に形成されたコンタクトホール用開口パターンに配線用
金属を埋め込むコンタクトホールの形成方法において、
コンタクトホール用開口パターンに配線用金属を埋め込
む前に、該開口パターンをフッ素を含むガスを用いたプ
ラズマエッチングで処理し、次いで、開口パターン内に
自然酸化膜が形成されないように開口パターンを酸素を
含む雰囲気におき、その後、開口パターンの少なくとも
底部を、Ti、W、Mo又はこれらを含む金属もしくは
化合物から選ばれる埋め込み材料でCVD法により埋め
込むことを特徴とするコンタクトホールの形成方法を提
供する。
【0013】また、本発明は、電極又は配線上の絶縁層
にコンタクトホール用開口パターンを形成し、その開口
パターンに配線用金属を埋め込むことによりコンタクト
ホールを形成する工程を含む半導体装置の製造方法にお
いて、コンタクトホール用開口パターンに配線用金属を
埋め込む前に、該開口パターンをフッ素を含むガスを用
いたプラズマエッチングで処理し、次いで、開口パター
ン内に自然酸化膜が形成されないように開口パターンを
酸素を含む雰囲気におき、その後、開口パターンの少な
くとも底部を、Ti、W、Mo又はこれらを含む金属も
しくは化合物から選ばれる埋め込み材料でCVD法によ
り埋め込み、コンタクトホールを形成することを特徴と
する半導体装置の製造方法を提供する。
【0014】
【発明の実施の形態】本発明のコンタクトホールの形成
方法は、ポリSi、ポリサイド、W、WSi、WN等か
らなる電極又は配線上のSiO2、SiON、SiC、
SiOC等からなる絶縁層に、任意の方法で形成された
コンタクトホール用開口パターンを処理対象とする。
【0015】この場合、コンタクトホール用開口パター
ン自体の形成方法には特に制限はなく、公知のArスパ
ッタ、ClF3、NF3等を用いたプラズマエッチング等
とすることができる。中でも、高アスペクト比の開口パ
ターンを形成する点からNF 3を用いたプラズマエッチ
ングが好ましい。
【0016】本発明のコンタクトホールの形成方法で
は、まず、コンタクトホール用開口パターンをフッ素を
含むガスを用いたプラズマエッチングで処理する。これ
により、コンタクトホール用開口パターン形成時の絶縁
層の残渣あるいは、開口パターンの形成後、その底部に
自然酸化により形成された酸化物を除去する。
【0017】このプラズマエッチングのエッチングガス
としては、ClF3、NF3等を使用する。
【0018】プラズマエッチングの処理後、開口パター
ンを酸素を含む雰囲気におく。酸素を含む雰囲気として
は、酸素、酸素と窒素もしくは不活性ガスとの混合ガ
ス、大気などをあげることができる。
【0019】この場合、開口パターン内には自然酸化膜
が形成されることなく、酸素の単分子層程度の極薄の層
が形成されるように、例えば、開口パターンを室温で大
気中に放置する場合、その放置時間は、24時間以内と
することが好ましい。
【0020】また、プラズマエッチング後に開口パター
ンを酸素を含む雰囲気におく処理は、プラズマエッチン
グ装置内にこの雰囲気ガスを通すことにより行ってもよ
く、プラズマエッチング装置から取り出した後、開口パ
ターンを真空中におき、さらに酸素を含む雰囲気におく
ことのできる固有の装置により行ってもよい。あるいは
次工程のTi等の金属の埋め込みを行うCVD装置に酸
素を含む雰囲気ガスを通すことにより行ってもよい。
【0021】こうして開口パターンを酸素を含む雰囲気
に置いた後、開口パターンの少なくとも底部をTi、
W、Mo、これらを含む金属、又はTiNなどのこれら
を含む化合物から選ばれる埋め込み材料でCVD法によ
り埋め込む。これにより、開口パターンの底部の電極又
は配線とこれらTi等の埋め込み材料とを確実に低いコ
ンタクト結合させることができる。
【0022】この埋め込みは、開口パターンの全部に対
して行ってもよいが、少なくとも底部を埋め込み、さら
にW、Al含有金属等の所謂プラグ金属材料で埋め込ん
でもよい。
【0023】本発明の半導体装置の製造方法は、その製
造工程中に任意の方法でコンタクトホール用開口パター
ンを形成後、上述のような本発明のコンタクトホールの
形成方法を行うものである。
【0024】
【実施例】以下、図面を参照しつつ、本発明の実施例を
具体的に説明する。なお、各図中、同一符号は同一又は
同等の構成要素を表している。
【0025】実施例1 図1に示したように、シリコンウエハからなる半導体基
板1に形成されたシリコン酸化膜からなる層間絶縁膜2
に、ドライエッチングによりコンタクトホール用開口パ
ターン3(径0.3μm、深さ3μm)が形成されてい
るものを用意した。
【0026】この半導体基板1に対し、図2に示したプ
ラズマエッチング装置10を用いて、開口パターン3の
内壁4に図1(b)に示すようにプラズマエッチング処
理をした。
【0027】このプラズマエッチング装置10は、枚葉
処理方式のものであり、反応室11の底部にあって処理
基板(即ち、半導体基板1)を載置する下部電極12、
反応室11の外側側面にあってエッチング時にRF電圧
が印加されるコイル式上部電極13、エッチング用ガス
を反応室11に導入するガス導入口14からなる。
【0028】この場合、プラズマエッチングの条件は、
以下の通りとした。 エッチングガス:NF3 3sccm、He 47scc
m 圧力:7mTorr(0.93Pa) 周辺コイルパワー(RF):100W 下部電極パワー(RF):100W
【0029】次に、このプラズマエッチング装置10の
反応室11で、開口パターンの内壁4に図1(c)に示
すように酸素処理を行った。この場合の酸素処理は条件
は以下の通りとした。 O2ガス流量:100sccm N2ガス流量: 20sccm 圧力:20Torr(2700Pa) 基板温度:常温 処理時間:5分
【0030】次に、図1(d)に示すように、開口パタ
ーンにTi層5をCVD法により蒸着した(膜厚10n
m)。この場合の蒸着条件は以下の通りとした。 H2:3sLm He:2sLm Ar:5.5sLm TiCl4:50mgm 圧力:5Torr(665Pa)
【0031】引き続き、Wからなるプラグ金属膜6をC
VD法により形成して開口パターンを完全に埋め込み、
CMP研磨により平滑化し、さらにAl配線層をスパッ
タ法により蒸着し、それをパターニングすることにより
コンタクトホールとそれに接続したAl配線7を形成し
た。
【0032】実施例2 プラズマエッチングを以下の条件で行う以外は、実施例
1と同様にコンタクトホール及びそれに接続する配線を
形成した。 エッチングガス:ClF3 5sccm Ar 500sccm 圧力:7mTorr(0.93Pa) 周辺コイルパワー(RF):100W 下部電極パワー(RF):100W
【0033】実施例3 図3の装置20を用いて、実施例1とほぼ同様の条件で
コンタクトホールを形成した。
【0034】この場合、コンタクトホール用開口パター
ンが形成された半導体基板1は、カセット用ロードロッ
ク21から真空のロードロック室22に入れ、エッチン
グチャンバー23でプラズマエッチング処理を行い、次
いでロードロック室22を通って酸素処理チャンバー2
4に移して酸素処理を行い、その後ロードロック室22
を通ってCVDチャンバー25に移してTi層を成膜
し、さらにロードロック室22を通ってCVDチャンバ
ー26に移して窒化チタン層を成膜した。
【0035】実施例4 実施例3において、エッチングチャンバー23でプラズ
マエッチング処理を行い、引き続きそのチャンバーで酸
素処理を行う以外、実施例3と同様にしてコンタクトホ
ールを形成した。
【0036】実施例5 実施例3において、酸素処理を、酸素処理チャンバー2
4で行うのに代えて大気中20分間に放置することによ
り行う以外、実施例3と同様にしてコンタクトホールを
形成した。
【0037】得られたコンタクトホールのコンタクト抵
抗を測定したところ、5Ω/ヶであった。
【0038】実験例 実施例5において、大気中の放置時間を0分、20分、
32時間とした場合のコンタクト抵抗と出現確率(Cumu
lative Probability)(%)との関係を調べた。結果を図
4に示す。
【0039】同図から、放置時間差(即ち、NF3の酸
素との置換時間の差)により抵抗値に差のあることがわ
かる。
【0040】
【発明の効果】本発明のコンタクトホールの形成方法に
よれば、コンタクトホール用開口パターンを、より少な
いエッチング量で樽状にならないように形成し、アスペ
クト比を高くした場合においても安定的にコンタクト抵
抗を低くすることができる。
【図面の簡単な説明】
【図1】 実施例の方法の工程説明図である。
【図2】 プラズマエッチング装置の概念図である。
【図3】 実施例3で用いた装置の概念図である。
【図4】 コンタクト抵抗とCumulative Probability
(%)との関係図である。
【符号の説明】 1…半導体基板、 2…層間絶縁膜、 3…コンタクトホール用開口パターン、 4…開口パターンの内壁、 5…Ti層、 6…W層、 7…Al配線、 10…プラズマエッチング装置、
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/768 H01L 21/90 A C Fターム(参考) 4M104 AA01 BB14 DD15 DD16 DD18 DD22 DD28 DD37 DD43 FF13 FF22 HH13 HH16 5F004 DA07 DA17 DB00 DB03 FA08 5F033 HH08 JJ08 JJ18 JJ19 JJ20 KK01 KK04 KK19 KK28 KK34 MM07 NN06 PP06 PP15 QQ08 QQ09 QQ12 QQ15 QQ37 QQ48 QQ53 QQ73 RR02 RR04 RR08 XX02 XX09 XX31

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電極又は配線上の絶縁層に形成されたコ
    ンタクトホール用開口パターンに配線用金属を埋め込む
    コンタクトホールの形成方法において、コンタクトホー
    ル用開口パターンに配線用金属を埋め込む前に、該開口
    パターンをフッ素を含むガスを用いたプラズマエッチン
    グで処理し、次いで、開口パターン内に自然酸化膜が形
    成されないように開口パターンを酸素を含む雰囲気にお
    き、その後、開口パターンの少なくとも底部を、Ti、
    W、Mo又はこれらを含む金属もしくは化合物から選ば
    れる埋め込み材料でCVD法により埋め込むことを特徴
    とするコンタクトホールの形成方法。
  2. 【請求項2】 コンタクトホール用開口パターンを、フ
    ッ素を含むガスを用いたプラズマエッチングで形成し、
    引き続き該開口パターンを酸素を含む雰囲気におく請求
    項1記載のコンタクトホールの形成方法。
  3. 【請求項3】 電極又は配線上の絶縁層にコンタクトホ
    ール用開口パターンを形成し、その開口パターンに配線
    用金属を埋め込むことによりコンタクトホールを形成す
    る工程を含む半導体装置の製造方法において、コンタク
    トホール用開口パターンに配線用金属を埋め込む前に、
    該開口パターンをフッ素を含むガスを用いたプラズマエ
    ッチングで処理し、次いで、開口パターン内に自然酸化
    膜が形成されないように開口パターンを酸素を含む雰囲
    気におき、その後、開口パターンの少なくとも底部を、
    Ti、W、Mo又はこれらを含む金属もしくは化合物か
    ら選ばれる埋め込み材料でCVD法により埋め込み、コ
    ンタクトホールを形成することを特徴とする半導体装置
    の製造方法。
JP2000402130A 2000-12-28 2000-12-28 コンタクトホールの形成方法 Pending JP2002203807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000402130A JP2002203807A (ja) 2000-12-28 2000-12-28 コンタクトホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000402130A JP2002203807A (ja) 2000-12-28 2000-12-28 コンタクトホールの形成方法

Publications (1)

Publication Number Publication Date
JP2002203807A true JP2002203807A (ja) 2002-07-19

Family

ID=18866473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000402130A Pending JP2002203807A (ja) 2000-12-28 2000-12-28 コンタクトホールの形成方法

Country Status (1)

Country Link
JP (1) JP2002203807A (ja)

Similar Documents

Publication Publication Date Title
EP1041614B1 (en) Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US7314828B2 (en) Repairing method for low-k dielectric materials
US6433433B1 (en) Semiconductor device with misaligned via hole
US6383942B1 (en) Dry etching method
US6875702B2 (en) Plasma treatment system
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
US6143673A (en) Method for forming gap filling silicon oxide intermetal dielectric (IMD) layer formed employing ozone-tEOS
JP2000150641A (ja) 半導体装置の製造方法
JPH03248534A (ja) 半導体素子の製造方法
JPH113892A (ja) 半導体装置の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP3887123B2 (ja) ドライエッチング方法
JP2001358211A (ja) 半導体装置およびその製造方法
JP2002203807A (ja) コンタクトホールの形成方法
US6911374B2 (en) Fabrication method for shallow trench isolation region
US7488681B2 (en) Method for fabricating Al metal line
JP2004522315A (ja) 半導体構造
JP2004513508A (ja) 半導体基板においてアルミニウム充填バイア上にアルミニウムラインを形成する方法
JP2002158213A (ja) 半導体装置の製造方法
JP2001077193A (ja) コンタクトの形成方法
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
US6887767B2 (en) Method for manufacturing semiconductor device
JP3402937B2 (ja) 半導体装置の製造方法
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법