JP2002203392A - メモリ、書き込み装置、読み出し装置およびその方法 - Google Patents
メモリ、書き込み装置、読み出し装置およびその方法Info
- Publication number
- JP2002203392A JP2002203392A JP2001324150A JP2001324150A JP2002203392A JP 2002203392 A JP2002203392 A JP 2002203392A JP 2001324150 A JP2001324150 A JP 2001324150A JP 2001324150 A JP2001324150 A JP 2001324150A JP 2002203392 A JP2002203392 A JP 2002203392A
- Authority
- JP
- Japan
- Prior art keywords
- recording layer
- phase
- recording
- current pulse
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
しの容易な相変化メモリを提供すること。 【解決手段】 メモリ11は、電流パルスの印加による
温度上昇に起因して結晶相と非晶質相との間で可逆的な
相変化を起こすことにより情報を記録する第1の記録層
3と、第2の記録層5とを備える。第1の記録層3の結
晶化温度Tx1と第2の記録層5の結晶化温度Tx2との関
係が、Tx1<Tx2であり、第1の記録層3の結晶化時間
tx1と第2の記録層5の結晶化時間tx2との関係が、t
x1>tx2であり、第1の記録層3が非晶質相の場合の抵
抗値をRa1、第1の記録層3が結晶相の場合の抵抗値を
Rc1、第2の記録層5が非晶質相の場合の抵抗値を
Ra2、第2の記録層5が結晶相の場合の抵抗値をRc2と
すると、Ra1+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1+
Rc2が互いに異なる。
Description
との間で起こる可逆的な相変化を利用して情報を記憶す
る相変化メモリ、そのメモリに情報を書き込む書き込み
装置およびそのメモリに書き込まれた情報を読み出す読
み出し装置、およびその方法に関する。
情報を記録する、または消去することが可能な相変化メ
モリが知られている。相変化メモリに用いられる記録層
の材料は、電気エネルギーの印加による温度上昇に起因
して結晶相と非晶質相との間で可逆変化を生じる。通
常、結晶相の電気抵抗は低抵抗であり、非晶質相の電気
抵抗は高抵抗である。相変化メモリとは、このような結
晶相と非晶質相との間の電気抵抗の違いを利用して、2
値を記録する不揮発性メモリである。
大に伴い、さらに容量の大きいメモリが求められてい
る。相変化メモリの容量を増大するために、2値を記
録するメモリセルの面積を縮小し、このメモリセルをマ
トリクス状に配置すること(面密度の向上)、または
1つのメモリセルに多値の情報を記憶することが提案さ
れている。本明細書において、多値とは2よりも多い個
数の値をいう。
は、フォトリソグラフィー等の製造技術における微細化
プロセスに限界があり、相変化メモリの記憶容量を飛躍
的に大きくすることはできない。の1つのメモリセル
に多値の情報を記録する技術として、特表平11−51
0317に開示される従来技術が知られている。この従
来技術では、メモリセルの1つの記録層の抵抗値を段階
的に制御することによって、そのメモリセルに多値の情
報が記憶される。しかし、1つの記録層の相状態を段階
的に制御することは、結晶相と非晶質相の2つの相状態
を制御することに比べて非常に困難である。
れたものであって、多値の情報を記憶し、書き込みおよ
び読み出しの容易な相変化メモリ、その相変化メモリに
情報を書き込む書き込み装置、その相変化メモリに書き
込まれた情報を読み出す読み出し装置およびその方法を
提供することを目的とする。
電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第1の記録層と、電流パルスの印加による温
度上昇に起因して結晶相と非晶質相との間で可逆的な相
変化を起こすことにより情報を記録する第2の記録層と
を備えるメモリであって、前記第1の記録層の結晶化温
度Tx1と前記第2の記録層の結晶化温度Tx2との関係
が、Tx1<Tx2であり、前記第1の記録層の結晶化時間
tx1と前記第2の記録層の結晶化時間tx2との関係が、
tx1>tx2であり、前記第1の記録層が非晶質相の場合
の抵抗値をRa1、前記第1の記録層が結晶相の場合の抵
抗値をRc1、前記第2の記録層が非晶質相の場合の抵抗
値をRa2、前記第2の記録層が結晶相の場合の抵抗値を
Rc2とすると、Ra1+Ra2、Ra1+Rc2、Ra2+Rc1、
Rc1+Rc2が互いに異なり、これにより上記目的が達成
される。
0≦Tm1(℃)≦800を満たしてもよい。
0≦Tm2(℃)≦700を満たしてもよい。
係130≦Tx1(℃)≦230を満たしてもよい。
係160≦Tx2(℃)≦260を満たしてもよい。
係5≦tx1(ns)≦200を満たしてもよい。
係2≦tx2(ns)≦150を満たしてもよい。
Teの3つの元素を含み、前記第2の記録層が、(Sb
−Te)−M1を含み、ここでM1はAg、In、G
e、Sn、Se、Bi、Au、およびMnからなる群か
ら少なくとも1つ選択されてもよい。
記第2の記録層上に上部電極が堆積されてもよい。
電極が堆積されてもよい。
間に中間層が堆積されてもよい。
抗ra1は、1.0≦ra1(Ω・cm)≦1×107であ
ってもよい。
抗ra2は、2.0≦ra2(Ω・cm)≦2×107であ
ってもよい。
rc1は、1×10-3≦rc1(Ω・cm)≦1.0であっ
てもよい。
rc2は、1×10-3≦rc2(Ω・cm)≦1.0であっ
てもよい。
報を書き込む書き込み装置であって、前記メモリは、電
流パルスの印加による温度上昇に起因して結晶相と非晶
質相との間で可逆的な相変化を起こすことにより情報を
記録する第1の記録層と、電流パルスの印加による温度
上昇に起因して結晶相と非晶質相との間で可逆的な相変
化を起こすことにより情報を記録する第2の記録層とを
備えるメモリであって、前記第1の記録層の結晶化温度
Tx1と前記第2の記録層の結晶化温度Tx2との関係が、
Tx1<Tx2であり、前記第1の記録層の結晶化時間tx1
と前記第2の記録層の結晶化時間tx2との関係が、tx1
>tx2であり、前記第1の記録層が非晶質相の場合の抵
抗値をRa1、前記第1の記録層が結晶相の場合の抵抗値
をRc1、前記第2の記録層が非晶質相の場合の抵抗値を
Ra2、前記第2の記録層が結晶相の場合の抵抗値をRc2
とすると、Ra1+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1
+Rc2が互いに異なり、前記書き込み装置は、少なくと
も第1〜第3の電流パルスを発生させるパルス発生部
と、前記少なくとも第1〜第3の電流パルスを前記第1
の記録層および前記第2の記録層に印加する印加部とを
備え、前記パルス発生部は、前記第1の記録層を非結晶
相から結晶相に相変化させ、前記第2の記録層の相状態
を維持する場合には、Tx1≦T<Tx2なる温度Tおよび
tx1≦tなる時間tに相当する前記第1の電流パルスを
発生し、前記第1の記録層の相状態を維持し、前記第2
の記録層を非晶質相から結晶相に相変化させる場合に
は、Tx2≦Tなる温度Tおよびtx2≦t<tx1なる時間
tに相当する前記第2の電流パルスを発生し、前記第1
の記録層および前記第2の記録層を結晶相から非晶質相
に相変化させる場合には、前記第1および第2の記録層
の融点のうち低くない方の融点以上の温度に相当する前
記第3の電流パルスを発生し、これにより上記目的が達
成される。
ルス幅tc1は、それぞれ0.02≦Ic1(mA)≦10
および5≦tc1(ns)≦200であってもよい。
ルス幅tc2は、それぞれ0.05≦Ic2(mA)≦20
および2≦tc2(ns)≦150であってもよい。
ルス幅ta1は、それぞれ0.1≦I a1(mA)≦200
および1≦ta1(ns)≦100であってもよい。
よび前記第2の記録層を非晶質相から結晶相に相変化さ
せる場合に、Tx2≦Tなる温度Tおよびtx1≦tなる時
間tに相当する第4の電流パルスを発生してもよい。
パルス幅tc12は、それぞれ0.05≦Ic12(mA)≦
20および5≦tc12(ns)≦200であってもよ
い。
融点Tm1と前記第2の記録層の融点Tm2との関係がTm1
≠Tm2であり、前記融点Tm1またはTm2のうちの低い方
の融点を有する記録層を結晶相から非晶質相に相変化さ
せ、前記融点Tm1またはTm2のうちの高い方の融点を有
する記録層を結晶相に維持する場合に、前記低い方の融
点以上かつ前記高い方の融点未満の温度に相当する第5
の電流パルスを発生してもよい。
ルス幅ta2が、それぞれ0.05≦Ia2(mA)≦16
0および1≦ta2(ns)≦100であってもよい。
き込まれた情報を読み出す読み出し装置であって、前記
メモリは、電流パルスの印加による温度上昇に起因して
結晶相と非晶質相との間で可逆的な相変化を起こすこと
により情報を記録する第1の記録層と、電流パルスの印
加による温度上昇に起因して結晶相と非晶質相との間で
可逆的な相変化を起こすことにより情報を記録する第2
の記録層とを備えるメモリであって、前記第1の記録層
の結晶化温度Tx1と前記第2の記録層の結晶化温度Tx2
との関係が、Tx1<Tx2であり、前記第1の記録層の結
晶化時間tx1と前記第2の記録層の結晶化時間tx2との
関係が、tx1>tx2であり、前記第1の記録層が非晶質
相の場合の抵抗値をRa1、前記第1の記録層が結晶相の
場合の抵抗値をRc1、前記第2の記録層が非晶質相の場
合の抵抗値をRa2、前記第2の記録層が結晶相の場合の
抵抗値をRc2とすると、Ra1+Ra2、Ra1+Rc2、Ra2
+Rc1、Rc1+Rc2が互いに異なり、前記読み出し装置
は、電流パルスを前記第1および第2の記録層に印加す
る印加部と、前記第1および第2の記録層の抵抗の和を
測定する抵抗測定器と、前記抵抗の和が前記4つの異な
る抵抗の和のいずれに一致するかを判定する判定部とを
備え、これにより上記目的が達成される。
記録層の相変化を生じない大きさの振幅Irを有しても
よい。
≦0.02であってもよい。
による温度上昇に起因して結晶相と非晶質相との間で可
逆的な相変化を起こすことにより情報を記録するN個の
記録層(N>2、Nは自然数)を備えるメモリであっ
て、第mの記録層の結晶化温度をTxm(1≦m≦N)と
すると、前記N個の記録層のそれぞれの結晶化温度は、
関係Tx1<Tx2<…<Txm-1<Txm<Txm+1<…<TxN
を満たし、前記第mの記録層の結晶化時間をtxmとする
と、前記N個の記録層のそれぞれの結晶化時間は、関係
tx1>tx2>…>txm-1>txm>txm+1>…>txNを満
たし、前記N個の記録層の各記録層が非晶質相の場合の
抵抗値、および前記N個の記録層の各記録層が結晶相の
場合の抵抗値がすべて異なり、前記N個の記録層の抵抗
の和は、2 N個の異なる値をとり、これにより上記目的
が達成される。
報を書き込む書き込み装置であって、前記メモリは、電
流パルスの印加による温度上昇に起因して結晶相と非晶
質相との間で可逆的な相変化を起こすことにより情報を
記録するN個の記録層(N>2、Nは自然数)を備える
メモリであって、第mの記録層の結晶化温度をTxm(1
≦m≦N)とすると、前記N個の記録層のそれぞれの結
晶化温度は、関係Tx1<Tx2<…<Txm-1<Txm<T
xm+1<…<TxNを満たし、前記第mの記録層の結晶化時
間をtxmとすると、前記N個の記録層のそれぞれの結晶
化時間は、関係t x1>tx2>…>txm-1>txm>txm+1
>…>txNを満たし、前記N個の記録層の各記録層が非
晶質相の場合の抵抗値、および前記N個の記録層の各記
録層が結晶相の場合の抵抗値がすべて異なり、前記N個
の記録層の抵抗の和は、2N個の異なる値をとり、前記
書き込み装置は、少なくともN個の結晶化電流パルスお
よび非晶質化電流パルスを発生させるパルス発生部と、
前記少なくともN個の結晶化電流パルスおよび非晶質化
電流パルスを前記N個の記録層に印加する、印加部とを
備え、前記パルス発生部は、前記第mの記録層のみを非
晶質相から結晶相に相変化させ、前記第mの記録層を除
く記録層の相状態を維持する場合には、Txm≦Tx<T
x(m+1)なる温度Txおよびtxm≦tx<tx(m-1)なる時間
txに相当する結晶化電流パルスを発生し、前記N個の
記録層すべてを結晶相から非晶質相に相変化させる場合
には、前記N個の記録層の融点のうちもっとも高い融点
以上の温度に相当する前記非晶質化電流パルスを発生
し、これにより上記目的が達成される。
べてを非晶質相から結晶相に相変化させる場合に、TxN
≦Txなる温度Txおよびtx1≦txなる時間txに相当す
る電流パルスを発生してもよい。
うち第mの記録層から第(m+n−1)の記録層を非晶
質相から結晶相に相変化させる場合に、Tx(m+n-1)≦T
x<Tx(m+n)なる温度Txおよびtxm≦tx<tx(m-1)な
る時間txに相当する電流パルスを発生してもよい。
うち少なくとも1つの記録層のそれぞれが温度Tm以下
の融点を有し、前記N個の記録層の前記少なくとも1つ
の記録層を除く記録層のそれぞれが温度Tmよりも高い
融点を有し、前記少なくとも1つの記録層のそれぞれを
結晶相から非晶質相に相変化させ、前記少なくとも1つ
の記録層のそれぞれを除く記録層を結晶相に維持する場
合に、前記温度Tmに相当する電流パルスを発生しても
よい。
き込まれた情報を読み出す読み出し装置であって、前記
メモリは、電流パルスの印加による温度上昇に起因して
結晶相と非晶質相との間で可逆的な相変化を起こすこと
により情報を記録するN個の記録層(N>2、Nは自然
数)を備えるメモリであって、第mの記録層の結晶化温
度をTxm(1≦m≦N)とすると、前記N個の記録層の
それぞれの結晶化温度は、関係Tx1<Tx2<…<Txm-1
<Txm<Txm+1<…<TxNを満たし、前記第mの記録層
の結晶化時間をtxmとすると、前記N個の記録層のそれ
ぞれの結晶化時間は、関係tx1>tx2>…>txm-1>t
xm>txm+1>…>txNを満たし、前記N個の記録層の各
記録層が非晶質相の場合の抵抗値、および前記N個の記
録層の各記録層が結晶相の場合の抵抗値がすべて異な
り、前記N個の記録層の抵抗の和は、2N個の異なる値
をとり、前記読み出し装置は、電流パルスを前記N個の
記録層に印加する印加部と、前記N個の記録層の抵抗の
和を測定する抵抗測定器と、前記抵抗の和が前記2N個
の異なる抵抗の和のいずれに一致するかを判定する、判
定部とを備え、これにより上記目的が達成される。
報を書き込む書き込み方法であって、前記メモリは、電
流パルスの印加による温度上昇に起因して結晶相と非晶
質相との間で可逆的な相変化を起こすことにより情報を
記録する第1の記録層と、電流パルスの印加による温度
上昇に起因して結晶相と非晶質相との間で可逆的な相変
化を起こすことにより情報を記録する第2の記録層とを
備えるメモリであって、前記第1の記録層の結晶化温度
Tx1と前記第2の記録層の結晶化温度Tx2との関係が、
Tx1<Tx2であり、前記第1の記録層の結晶化時間tx1
と前記第2の記録層の結晶化時間tx2との関係が、tx1
>tx2であり、前記第1の記録層が非晶質相の場合の抵
抗値をRa1、前記第1の記録層が結晶相の場合の抵抗値
をRc1、前記第2の記録層が非晶質相の場合の抵抗値を
Ra2、前記第2の記録層が結晶相の場合の抵抗値をRc2
とすると、Ra1+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1
+Rc2が互いに異なり、前記書き込み方法は、少なくと
も第1〜第3の電流パルスを発生させる工程と、前記少
なくとも第1〜第3の電流パルスを前記第1の記録層お
よび前記第2の記録層に印加する工程とを包含し、前記
発生させる工程は、前記第1の記録層を非結晶相から結
晶相に相変化させ、前記第2の記録層の相状態を維持す
る場合には、Tx1≦T<Tx2なる温度Tおよびtx1≦t
なる時間tに相当する前記第1の電流パルスを発生し、
前記第1の記録層の相状態を維持し、前記第2の記録層
を非晶質相から結晶相に相変化させる場合には、Tx2≦
Tなる温度Tおよびtx2≦t<tx1なる時間tに相当す
る前記第2の電流パルスを発生し、前記第1の記録層お
よび前記第2の記録層を結晶相から非晶質相に相変化さ
せる場合には、前記第1および第2の記録層の融点のう
ち低くない方の融点以上の温度に相当する前記第3の電
流パルスを発生する、工程であり、これにより上記目的
が達成される。
き込まれた情報を読み出す読み出し方法であって、前記
メモリは、電流パルスの印加による温度上昇に起因して
結晶相と非晶質相との間で可逆的な相変化を起こすこと
により情報を記録する第1の記録層と、電流パルスの印
加による温度上昇に起因して結晶相と非晶質相との間で
可逆的な相変化を起こすことにより情報を記録する第2
の記録層とを備えるメモリであって、前記第1の記録層
の結晶化温度Tx1と前記第2の記録層の結晶化温度Tx2
との関係が、Tx1<Tx2であり、前記第1の記録層の結
晶化時間tx1と前記第2の記録層の結晶化時間tx2との
関係が、tx1>tx2であり、前記第1の記録層が非晶質
相の場合の抵抗値をRa1、前記第1の記録層が結晶相の
場合の抵抗値をRc1、前記第2の記録層が非晶質相の場
合の抵抗値をRa2、前記第2の記録層が結晶相の場合の
抵抗値をRc2とすると、Ra1+Ra2、Ra1+Rc2、Ra2
+Rc1、Rc1+Rc2が互いに異なり、前記読み出し方法
は、電流パルスを前記第1および第2の記録層に印加す
る工程と、前記第1および第2の記録層の抵抗の和を測
定する工程と、前記抵抗の和が前記4つの異なる抵抗の
和のいずれに一致するかを判定する工程とを包含し、こ
れにより上記目的が達成される。
報を書き込む書き込み方法であって、前記メモリは、電
流パルスの印加による温度上昇に起因して結晶相と非晶
質相との間で可逆的な相変化を起こすことにより情報を
記録するN個の記録層(N>2、Nは自然数)を備える
メモリであって、第mの記録層の結晶化温度をTxm(1
≦m≦N)とすると、前記N個の記録層のそれぞれの結
晶化温度は、関係Tx1<Tx2<…<Txm-1<Txm<T
xm+1<…<TxNを満たし、前記第mの記録層の結晶化時
間をtxmとすると、前記N個の記録層のそれぞれの結晶
化時間は、関係t x1>tx2>…>txm-1>txm>txm+1
>…>txNを満たし、前記N個の記録層の各記録層が非
晶質相の場合の抵抗値、および前記N個の記録層の各記
録層が結晶相の場合の抵抗値がすべて異なり、前記N個
の記録層の抵抗の和は、2N個の異なる値をとり、前記
書き込み方法は、少なくともN個の結晶化電流パルスお
よび非晶質化電流パルスを発生させる工程と、前記少な
くともN個の結晶化電流パルスおよび非晶質化電流パル
スを前記N個の記録層に印加する工程とを包含し、前記
発生させる工程は、前記第mの記録層のみを非晶質相か
ら結晶相に相変化させ、前記第mの記録層を除く記録層
の相状態を維持する場合には、Txm≦Tx<Tx (m+1)な
る温度Txおよびtxm≦tx<tx(m-1)なる時間txに相
当する結晶化電流パルスを発生し、前記N個の記録層す
べてを結晶相から非晶質相に相変化させる場合には、前
記N個の記録層の融点のうちもっとも高い融点以上の温
度に相当する前記非晶質化電流パルスを発生する、工程
であり、これにより上記目的が達成される。
き込まれた情報を読み出す読み出し方法であって、前記
メモリは、電流パルスの印加による温度上昇に起因して
結晶相と非晶質相との間で可逆的な相変化を起こすこと
により情報を記録するN個の記録層(N>2、Nは自然
数)を備えるメモリであって、第mの記録層の結晶化温
度をTxm(1≦m≦N)とすると、前記N個の記録層の
それぞれの結晶化温度は、関係Tx1<Tx2<…<Txm-1
<Txm<Txm+1<…<TxNを満たし、前記第mの記録層
の結晶化時間をtxmとすると、前記N個の記録層のそれ
ぞれの結晶化時間は、関係tx1>tx2>…>txm-1>t
xm>txm+1>…>txNを満たし、前記N個の記録層の各
記録層が非晶質相の場合の抵抗値、および前記N個の記
録層の各記録層が結晶相の場合の抵抗値がすべて異な
り、前記N個の記録層の抵抗の和は、2N個の異なる値
をとり、前記読み出し方法は、電流パルスを前記N個の
記録層に印加する工程と、前記N個の記録層の抵抗の和
を測定する工程と、前記抵抗の和が前記2N個の異なる
抵抗の和のいずれに一致するかを判定する工程とを包含
し、これにより上記目的が達成される。
によるメモリに接続された書き込み/読み出し装置の構
成を示す。書き込み/読み出し装置12は、メモリ11
に情報を書き込む、またはメモリ11に書き込まれた情
報を読み出す。
スを発生させるパルス発生部7と、メモリ11の抵抗を
測定する抵抗測定部8と、スイッチ9、10と、パルス
発生部7によって発生された電流パルスをメモリ11に
印加する印加部13と、抵抗測定部8によって測定され
たメモリ11の抵抗値を判定する判定部16とを含む。
された下部電極2と、下部電極2上に堆積された第1の
記録層3と、第1の記録層3上に堆積された中間層4
と、中間層4上に堆積された第2の記録層5と、第2の
記録層5上に堆積された上部電極6とを含む。
ト等の樹脂板、ガラス板、アルミナ(Al2O3)等のセ
ラミック板、Si板、Cu等の各種金属板等が用いられ
得るがこれらに限定されない。実施の形態1では、基板
1としてSi基板を用いた。下部電極2および上部電極
6としては、例えば、Al、Au、Ag、Cu、Pt、
Ti、W等の単体金属材料、およびこれらの組み合わせ
(合金材料)が用いられ得るが、第1の記録層3および
第2の記録層5に電気エネルギーを印加することができ
る任意の電極材料を用いることができる。中間層4は、
第1の記録層3と第2の記録層5との間で各記録層を構
成する原子が拡散することを防ぐために設けられる。中
間層4は好ましくは導電性であり、例えば、Al、A
u、Ag、Cu、Pt、Ti、W等の単体金属材料、お
よびこれらの組み合わせ(合金材料)が用いられ得る
が、これらに限定されない。実施の形態1では、下部電
極2、中間層4および上部電極6にPtを用いた。
6に代えて、第1の記録層3および第2の記録層5に電
流パルスを印加することが可能な任意の構成が採用され
得る。例えば、基板1が導電性である場合には、下部電
極2は省略され得る。中間層4は、第1の記録層3およ
び第2の記録層5の材質が、それらの間で互いに原子が
拡散しないような材質である場合には、省略してもよ
い。
料は、電流パルス等の電気エネルギーの印加による温度
上昇に起因して、結晶相と非晶質相との間で可逆的な相
変化を起こす材料である。第1の記録層3および第2の
記録層5の材料は、以下の条件1〜条件3を満たすよう
に選択される。
および第2の記録層5の結晶化温度Tx2の関係が、Tx1
<Tx2を満たす。本明細書において、結晶化温度とは、
記録層の材料が、非晶質相から結晶相に変化する温度を
いう。
および第2の記録層5の結晶化時間tx2の関係が、tx1
>tx2を満たす。本明細書において結晶化時間とは、記
録層の材料が、非晶質相から結晶相に変化するまでに要
する時間をいう。
場合の抵抗値をRa1、第1の記録層3が結晶相の場合の
抵抗値をRc1、第2の記録層5が非晶質相である場合の
抵抗値をRa2、第2の記録層5が結晶相である場合の抵
抗値をRc2とすると、Ra1+Ra2、Ra1+Rc2、Rc1+
Ra2、Rc1+Rc2が互いに異なる。
て、第1の記録層3の相状態と第2の記録層5の相状態
とをそれぞれ所望の状態(非晶質相または結晶相)に設
定することが可能になる。さらに、条件3が満たされる
ことによって、第1の記録層3の相状態と第2の記録層
5の相状態との組み合わせである4つの状態を区別して
検出することができる。従って、メモリ11の第1の記
録層3および第2の記録層5は、その4つの状態に対応
する4値(2ビット)の情報を担持することができる。
各記録層を結晶相と非晶質相との間でのみ制御すればよ
いので、1つの記録層の相状態を段階的に制御すること
に比べて制御が容易である。
しくは、130≦Tx1(℃)≦230である。第2の記
録層5の結晶化温度Tx2は、好ましくは、160≦Tx2
(℃)≦260である。第1の記録層3の結晶化時間t
x1は、好ましくは、5≦tx1(ns)≦200である。
第2の記録層5の結晶化時間tx2は、好ましくは、3≦
tx2(ns)≦150である。第1の記録層3が非晶質
相である場合の比抵抗ra1は、好ましくは、1.0≦r
a1(Ω・cm)≦1×107である。第2の記録層5が
非晶質相である場合の比抵抗ra2は、好ましくは、2.
0≦ra2(Ω・cm)≦2×107である。第1の記録
層3が結晶相である場合の比抵抗rc1は、好ましくは、
1×10-3≦rc1(Ω・cm)≦1.0である。第2の
記録層5が結晶相である場合の比抵抗rc2は、好ましく
は、1×10-3≦rc2(Ω・cm)≦1.0である。実
施の形態1において第1の記録層3および第2の記録層
5の融点Tm1、Tm2の関係は、Tm1>Tm2であるとする
が、これら融点の関係は任意であり得る。本実施の形態
1では、第1の記録層3および第2の記録層5の融点T
m1、Tm2は、それぞれ630℃および550℃である。
第1の記録層3の融点Tm1は、好ましくは、400≦T
m1(℃)≦800である。第2の記録層5の融点T
m2は、好ましくは、300≦Tm2(℃)≦700であ
る。
つの元素を含む。第2の記録層5は、(Sb−Te)−
M1で表される材料系を含み、ここでM1は、Ag、I
n、Ge、Sn、Se、Bi、AuおよびMnからなる
群から少なくとも1つ選択される。実施の形態1では、
第1の記録層3および第2の記録層5にそれぞれGe 8
Sb2Te11および(Sb0.7Te0.3)95Ge5を用い
た。
び第2の記録層5の結晶化温度Tx1、Tx2は、それぞれ
170℃および200℃であった。第1の記録層3およ
び第2の記録層5の結晶化時間tx1、tx2は、それぞれ
130nsおよび80nsであった。
は面積10μm×10μm、厚さ0.1μmであり、第
1の記録層3のGe8Sb2Te11は面積5μm×5μ
m、厚さ0.1μmであり、Pt中間層4は面積5μm
×5μm、厚さ0.1μmであり、第2の記録層5の
(Sb0.7Te0.3)95Ge5は面積5μm×5μm、厚
さ0.1μmであり、Pt上部電極6は面積5μm×5
μm、厚さ0.1μmであった。この構成において、第
1の記録層3および第2の記録層5が非晶質相の場合の
抵抗値Ra1、Ra2は、それぞれ1000Ωおよび150
0Ωであった。第1の記録層3および第2の記録層5が
結晶相の場合の抵抗値Rc1、Rc2は、それぞれ5Ωおよ
び10Ωであった。
態1〜状態4の4つの異なる状態を有する。状態1〜状
態4は、第1の記録層3および第2の記録層5の各相状
態(非晶質相と結晶相)の組み合わせである。表1は、
メモリ11のとり得る状態1〜4における第1の記録層
3および第2の記録層5の相状態と抵抗の和を示す。
る場合(状態1)、第1の記録層3の抵抗と第2の記録
層5の抵抗の和は、Ra1+Ra2となる。第1の記録層3
が結晶相であり、第2の記録層5が非晶質相である場合
(状態2)、第1の記録層3の抵抗と第2の記録層5の
抵抗の和は、Rc1+Ra2となる。第1の記録層3が非晶
質相であり、第2の記録層5が結晶相である場合(状態
3)、第1の記録層3の抵抗と第2の記録層5の抵抗の
和は、Ra1+Rc2となる。第1の記録層3と第2の記録
層5の両方が結晶相である場合(状態4)、第1の記録
層3の抵抗と第2の記録層5の抵抗の和は、Rc1+Rc2
となる。上述したように、各抵抗の和は状態1〜4で異
なっている。
S1101〜S1106に説明する。
ッタリング装置内に準備する。
t、Ti、W等の単体金属ターゲットまたはこれらの合
金金属ターゲットをArガス雰囲気中でスパッタリング
することにより下部電極2が堆積される。
素を含む合金ターゲットをArガス雰囲気、Krガス雰
囲気、Arガスと酸素ガスまたは窒素ガスのうち少なく
とも一方を含む反応性ガスとの混合ガス雰囲気、および
Krガスと反応性ガスとの混合ガス雰囲気からなる群か
ら選択される雰囲気中でスパッタリングすることによっ
て下部電極2上に第1の記録層3が堆積される。
t、Ti、W等の単体金属ターゲットまたはこれらの合
金金属ターゲットをArガス雰囲気中でスパッタリング
することにより中間層4が第1の記録層3上に堆積され
る。
れる材料系を含む(ここでM1は、Ag、In、Ge、
Sn、Se、Bi、AuおよびMnからなる群から少な
くとも1つ選択される)合金ターゲットをArガス雰囲
気、Krガス雰囲気、Arガスと酸素ガスまたは窒素ガ
スのうち少なくとも一方を含む反応性ガスとの混合ガス
雰囲気、およびKrガスと反応性ガスとの混合ガス雰囲
気からなる群から選択される雰囲気中でスパッタリング
することによって中間層4上に第2の記録層5が堆積さ
れる。
t、Ti、W等の単体金属ターゲットまたはこれらの合
金金属ターゲットをArガス雰囲気中でスパッタリング
することにより上部電極6が第2の記録層5上に形成さ
れる。
106において、下部電極2、第1の記録層3、中間層
4、第2の記録層5および上部電極6を堆積するため
に、スパッタリング装置を用いたが、各層を堆積するこ
とができる任意の薄膜堆積装置を用いることができる。
実施の形態1では、工程S1101においてSi基板1
の表面を窒素雰囲気中で窒化処理した。このようにして
作製された下部電極2および上部電極6のそれぞれにA
uリード線をボンディングし、印加部13を介して読み
出し/書き込み装置12に接続した。
びメモリ11に書き込まれた情報を消去する方法を説明
する。メモリ11への情報の書き込みおよび消去を行う
場合、スイッチ9が閉じられ、スイッチ10が開かれ
る。パルス発生部7は、第1の記録層3および第2の記
録層5の相状態を所望の相状態に変化させるために必要
な振幅とパルス幅を有する電流パルスを発生する。パル
ス発生部7によって発生された電流パルスは、印加部1
3を介して第1の記録層3と第2の記録層5とに印加さ
れる。
層5の相状態に関する状態遷移図である。
状態1から状態2、状態1から状態3、状態1から状態
4、状態2から状態3、状態2から状態4、状態3から
状態2、状態3から状態4、状態4から状態2および状
態4から状態3へ変化させる動作を書き込みと呼ぶ。一
方、状態2から状態1、状態3から状態1および状態4
から状態1へ変化させる動作を消去と呼ぶ。第1の記録
層3および第2の記録層5の相状態を所望の相状態に変
化させることによって、メモリ11に情報が書き込まれ
る、またはメモリ11に書き込まれた情報が消去され
る。
情報を書き込むおよび/または消去する方法を各工程ご
とに説明する。
3を状態4に変化させる場合、すなわち、第1の記録層
3を非結晶相から結晶相に相変化させ、第2の記録層5
の相状態を維持する場合には、パルス発生部7(図1)
は第1の電流パルスを発生し、印加部13(図1)を介
してその第1の電流パルスを第1の記録層3および第2
の記録層5に印加する。第1の電流パルスは、Tx1≦T
<Tx2なる温度Tおよびtx1<tなる時間tに相当する
電流パルスである。電流パルスの具体的な波形の例は、
図3を参照して後述される。
2を状態4に変化させる場合、すなわち、第1の記録層
の相状態を維持し、第2の記録層5を非晶質相から結晶
相に相変化させる場合には、パルス発生部7は第2の電
流パルスを発生し、印加部13を介してその第2の電流
パルスを第1の記録層3および第2の記録層5に印加す
る。第2の電流パルスは、Tx2≦Tなる温度Tおよびt
x2≦t<tx1なる時間tに相当する電流パルスである。
合、すなわち、第1の記録層3および第2の記録層5を
結晶相から非晶質相に相変化させる場合には、パルス発
生部7は第3の電流パルスを発生し、印加部13を介し
てその第3の電流パルスを第1の記録層3および第2の
記録層5に印加する。第3の電流パルスは、第1の記録
層3および第2の記録層5の融点のうち低くない方の融
点以上の温度に相当する電流パルスである。
合、すなわち、第1の記録層3および第2の記録層5を
非晶質相から結晶相に相変化させる場合には、パルス発
生部7は第4の電流パルスを発生し、印加部13を介し
てその第4の電流パルスを第1の記録層3および第2の
記録層5に印加する。第4の電流パルスは、Tx2≦Tな
る温度Tおよびtx1≦tなる時間tに相当する電流パル
スである。なお、工程S4は必須の工程ではない。なぜ
なら工程S4は、工程S2次いで工程S1、または工程
S1次いで工程S2を行うことによって代替され得るか
らである。図2には、工程S4が必須の工程でないこと
を示すために、工程S4に対応する状態遷移を表す矢印
が破線で示されている。
録層5の各融点Tm1、Tm2が、Tm1>Tm2を満たし、状
態4を状態2に変化させる場合、すなわち第1の記録層
3を結晶相に維持し、第2の記録層5を結晶相から非晶
質相に相変化させる場合には、パルス発生部7は第5の
電流パルスを発生し、印加部13を介してその第5の電
流パルスを第1の記録層3および第2の記録層5に印加
する。第5の電流パルスは、Tm2≦T<Tm1なる温度T
に相当する電流パルスである。工程S5は必須の工程で
はない。なぜなら工程S5は、工程S3次いで工程S1
を行うことによって代替され得るからである。図2に
は、工程S5が必須の工程でないことを示すために、工
程S5に対応する状態遷移を破線で示されている。な
お、第1の記録層3および第2の記録層5の各融点
Tm1、Tm2が、Tm1<Tm2を満たす場合には、Tm1≦T
<Tm2なる温度Tに相当する第5の電流パルスを第1の
記録層3および第2の記録層5に印加することによっ
て、状態4から状態3に変化させることができる。
記録層3および第2の記録層5の相状態を状態1〜状態
4の任意の状態から任意の状態に変化させることができ
る。例えば、状態2を状態1に変化させる場合には、工
程S2および工程S3を行えばよい。状態3を状態1に
変化させる場合には、工程S1および工程S3を行えば
よい。状態2を状態3に変化させる場合には、工程S
2、工程S3、次いで工程S2を行えばよい。状態3を
状態2に変化させる場合には、工程S1、工程S3、次
いで工程S1を行えばよい。状態4を状態3に変化させ
る場合には、工程S3、次いで工程S2を行えばよい。
在の相状態が既知である場合には、上記の各工程を組み
合わせることによって第1の記録層3および第2の記録
層5を所望の相状態に相変化させることができる。現在
の相状態(初期状態)は、図4を参照して説明される読
み出し方法を用いて知ることができる。なお、工程S2
次いで工程S1、または工程S1次いで工程S2を行う
ことによって、第1の記録層3および第2の記録層5の
相状態は、任意の状態から状態4に変化する。このよう
にして得られた状態4を初期状態として用いて、第1の
記録層3および第2の記録層5の相状態を所望の相状態
に相変化させてもよい。これによって、読み出し手順が
省略される。初期状態として使用することができる状態
は、状態4に限定されない。
スの波形について説明する。
るための種々の電流パルスの波形を示す。図1に示すパ
ルス発生部7は、種々のパルス振幅(印加電流値)およ
び種々のパルス幅(電流印加時間)を有する電流パルス
を発生する。
うに、第1の電流パルス21は、状態1を状態2に、ま
たは状態3を状態4に変化させる場合に第1の記録層3
および第2の記録層5に印加される電流パルスである。
第1の電流パルス21を第1の記録層3および第2の記
録層5に印加することによって、第1の記録層3および
第2の記録層5とは、ともに温度上昇し、tx1≦tなる
時間tの間、Tx1≦T<Tx2なる温度Tになる。実施の
形態1では、第1の電流パルス21のパルス振幅Ic1お
よびパルス幅tc1は、それぞれ2mAおよび150ns
に設定された。パルス振幅Ic1およびパルス幅tc1は、
好ましくは、それぞれ0.02≦Ic1(mA)≦10お
よび5≦tc1(ns)≦200である。第1の電流パル
ス21を第1の記録層3および第2の記録層5に印加す
ることによって、第1の記録層3のみが結晶化温度Tx1
および結晶化時間tx1を達成し、第1の記録層3は非晶
質相から結晶相へ相変化し、第2の記録層5は現在の相
状態を維持する。
よびtx1≦tなる時間tに相当する第1の電流パルス2
1を第1の記録層3および第2の記録層5に印加するこ
とによって、第1の記録層3を非結晶相から結晶相に相
変化させ、第2の記録層5の相状態を維持することがで
きる。
22は、状態1を状態3に、または状態2を状態4に変
化させる場合に第1の記録層3および第2の記録層5に
印加される電流パルスである。第2の電流パルス22を
第1の記録層3および第2の記録層5に印加することに
よって、第1の記録層3および第2の記録層5は、とも
に温度上昇し、tx2≦t<tx1なる時間tの間、Tx2≦
Tなる温度Tになる。実施の形態1では、第2の電流パ
ルス22のパルス振幅Ic2およびパルス幅tc2は、それ
ぞれ4mAおよび100nsに設定された。パルス振幅
Ic2およびパルス幅tc2は、好ましくは、それぞれ0.
05≦Ic2(mA)≦20および2≦t c2(ns)≦1
50である。このような第2の電流パルス22を第1の
記録層3および第2の記録層5に印加することによっ
て、第2の記録層5のみが結晶化温度Tx2および結晶化
時間tx2を達成し、第1の記録層3は現在の相状態を維
持し、第2の記録層5は非晶質相から結晶相へ相変化す
る。
x2≦t<tx1なる時間tに相当する第2の電流パルス2
2を第1の記録層3および第2の記録層5に印加するこ
とによって、第1の記録層の相状態を維持し、第2の記
録層を非晶質相から結晶相に相変化させることができ
る。
23は、状態4を状態1に変化させる場合に第1の記録
層3および第2の記録層5に印加される電流パルスであ
る。第3の電流パルス23を第1の記録層3および第2
の記録層5に印加することによって、第1の記録層3お
よび第2の記録層5は、ともに温度上昇し、両方の記録
層の低くない方の融点以上の温度Tになる。実施の形態
1では、第3の電流パルス23のパルス振幅Ia1および
パルス幅ta1は、それぞれ50mAおよび50nsに設
定された。パルス振幅Ia1およびパルス幅ta1は、好ま
しくは、それぞれ0.1≦Ia1(mA)≦200および
1≦ta1(ns)≦100である。このような第3の電
流パルス23を第1の記録層3および第2の記録層5に
印加することによって、第1の記録層3および第2の記
録層5の両方がそれらの低くない方の融点(実施の形態
1ではTm1=630℃)以上を達成し、ともに溶融され
た後に急冷され、その結果第1の記録層3および第2の
記録層5の両方が結晶相から非晶質相へ相変化する。第
3の電流パルス23のパルス振幅Ia1は、第1の記録層
3および第2の記録層5を非晶質相から結晶相へ相変化
させるために必要な電流値Ic1、Ic2と比較して大き
い。これは、第1の記録層3および第2の記録層5の結
晶化温度Tx1、Tx2よりも高い温度(Tm1=630℃)
を達成するためである。
記録層5の融点のうち低くない方の融点以上の温度に相
当する第3の電流パルス23を第1の記録層3および第
2の記録層5に印加することによって、第1の記録層3
および第2の記録層5を結晶相から非晶質相に相変化さ
せることができる。
き込み/読み出し装置12を用いて情報を書き込む際の
必須の電流パルスである。これら第1〜第3の電流パル
ス21〜23を組み合わせることによって、メモリ11
を任意の状態から別の任意の状態へ変化させることがで
きる。
24は、状態1を状態4に変化させる場合に第1の記録
層3および第2の記録層5に印加される電流パルスであ
る。第4の電流パルス24を第1の記録層3および第2
の記録層5に印加することによって、第1の記録層3お
よび第2の記録層5は、ともに温度上昇し、tx1≦tな
る時間tの間、Tx2≦Tなる温度Tになる。第4の電流
パルス24のパルス振幅Ic12およびパルス幅tc12は、
それぞれ第2の電流パルス22のパルス振幅I c2および
第1の電流パルス21のパルス幅tc1に等しい。実施の
形態1では、第4の電流パルス24のパルス振幅Ic12
およびパルス幅tc12は、それぞれ4mA(=Ic2)お
よび150ns(=tc1)に設定された。パルス振幅I
c12およびパルス幅tc12は、好ましくは、それぞれ0.
05≦Ic12(mA)≦20および5≦tc12(ns)≦
200である。このような第4の電流パルス24を第1
の記録層3および第2の記録層5に印加することによっ
て、第1の記録層3および第2の記録層5の両方が高い
方の結晶化温度Tx2および長い方の結晶化時間tx1を達
成し、第1の記録層3および第2の記録層5の両方が非
晶質相から結晶相へ相変化する。
x1≦tなる時間tに相当する第4の電流パルス24を第
1の記録層3および第2の記録層5に印加することによ
って、第1の記録層3および第2の記録層5を非晶質相
から結晶相に相変化させることができる。
必須の電流パルスではない。なぜなら、第4の電流パル
ス24の代わりに、第1の電流パルス21および第2の
電流パルス22が代替され得る。しかし、第1の電流パ
ルス21および第2の電流パルス22をメモリ11に印
加することに比較して、第4の電流パルス24をメモリ
11に印加することは、状態1を状態4へより短時間で
変化させることができるという利点を有する。
25は、第1の記録層3の融点Tm1および第2の記録層
5の融点Tm2の関係がTm1>Tm2であり、状態4を状態
2に変化させる場合に第1の記録層3および第2の記録
層5に印加される電流パルスである。第5の電流パルス
25を第1の記録層3および第2の記録層5に印加する
ことによって、第1の記録層3および第2の記録層5
は、ともに温度上昇し、Tm2≦T<Tm1なる温度Tにな
る。第5の電流パルス25のパルス振幅Ia2およびパル
ス幅ta2は、それぞれ30mAおよび50nsに設定さ
れた。パルス振幅Ia2およびパルス幅ta2は、好ましく
は、それぞれそれぞれ0.05≦Ia2(mA)≦160
および1≦ta2(ns)≦100である。このような第
5の電流パルス25を第1の記録層3および第2の記録
層5に印加することによって、第1の記録層3および第
2の記録層5は、第1の記録層3の融点には達しないが
第2の記録層5の融点(実施の形態1ではTm2=550
℃)以上に達する。従って第1の記録層3は結晶相を維
持し、第2の記録層5のみが溶融され、急冷されて結晶
相から非晶質相に相変化する。なお、第5の電流パルス
25は、第1の記録層3の融点Tm1および第2の記録層
5の融点Tm2の関係がTm1<Tm2の場合には、状態4を
状態3に変化させるために用いられ得る。
第2の記録層5の融点Tm2との関係がTm1≠Tm2である
場合に、低い方の融点以上かつ高い方の融点未満の温度
に相当する第5の電流パルス25を第1の記録層3およ
び第2の記録層5に印加することによって、低い方の融
点を有する記録層を結晶相から非晶質相に相変化させ、
高い方の融点を有する記録層を結晶相に維持することが
できる。
は、第1の記録層3と第2の記録層5の融点が異なる場
合に有用であるが、必須の電流パルスではない。なぜな
ら第5の電流パルスの代わりに、第3の電流パルス23
(または第2の電流パルス22)および第1の電流パル
ス21が代替され得る。しかし、第3の電流パルス23
(または第2の電流パルス22)および第1の電流パル
ス21をメモリ11に印加することに比較して、第5の
電流パルス25をメモリ11に印加することは、状態4
を状態2(または状態3)へより短時間で変化させるこ
とができるという利点を有する。
うち少なくとも2つ以上を組み合わせた電流パルス26
〜33について説明する。
の電流パルス23と第1の電流パルス21とを組み合わ
せた電流パルスである。状態4を状態2へ変化させる場
合、電流パルス26は、第5の電流パルス25の代わり
に用いられ得る。電流パルス26を第1の記録層3およ
び第2の記録層5に印加することによって、第1の記録
層3および第2の記録層5は、ともに温度上昇し、tx1
≦tなる時間tの間に、両方の記録層の低くない方の融
点以上の温度Tになり溶融され、その後、急冷されて、
Tx1≦T<Tx2なる温度Tになる。電流パルス26は、
振幅Ia1(実施の形態1ではIa1=50mA)に次いで
振幅Ic1(実施の形態1ではIc1=2mA)全体でtc1
(実施の形態1ではtc1=150ns)となるように設
定された。
電流パルスではない。なぜなら電流パルス26の代わり
に、第5の電流パルス25が代替され得る。しかし、第
5の電流パルス25をメモリ11に印加することに比較
して、電流パルス26をメモリ11に印加することは、
第1の記録層3および第2の記録層5の融点が等しい場
合であっても状態4を状態2へ変化させることができる
という利点を有する。
融点以上、次いでTx1≦T<Tx2なる温度Tを全体でt
x1<tなる時間tに相当する電流パルス26を第1の記
録層3および第2の記録層5に印加することによって、
第1の記録層3および第2の記録層5は、結晶相から非
晶質相に相変化した後、第1の記録層3を非晶質相から
結晶相に相変化させ、第2の記録層5を非晶質相に維持
することができる。すなわち、メモリ11は、状態4か
ら状態1を介して状態2へと変化する。
の電流パルス23と第2の電流パルス22を組み合わせ
た電流パルスである。状態4を状態3に変化させる場合
に、電流パルス27が用いられる。電流パルス27を第
1の記録層3および第2の記録層5に印加することによ
って、第1の記録層3および第2の記録層5は、ともに
温度上昇し、tx2≦t<tx1なる時間tの間、両方の記
録層の低くない方の融点以上の温度Tになり溶融され
る。その後急冷されて、Tx2≦Tなる温度Tになる。電
流パルス27は、振幅Ia1に次いで振幅Ic2(実施の形
態1ではIc2=4mA)全体でtc2(実施の形態1では
tc2=100ns)となるように設定された。
融点以上、次いでTx2≦Tなる温度Tを全体でtx2≦t
<tx1なる時間tに相当する電流パルス27を第1の記
録層3および第2の記録層5に印加することによって、
第1の記録層3および第2の記録層は、結晶相から非晶
質相に相変化した後、第1の記録層3を非晶質相に維持
し、第2の記録層5を非晶質相から結晶相に相変化させ
ることができる。すなわち、メモリ11は、状態4から
状態1を介して状態3へと変化する。
の電流パルス21と第3の電流パルス23とを組み合わ
せた電流パルスである。状態3を状態1に変化させる場
合に、電流パルス28が用いられる。電流パルス28を
第1の記録層3および第2の記録層5に印加することに
よって、第1の記録層3および第2の記録層5は、とも
に温度上昇し、tx1≦tなる時間tの間、Tx1≦T<T
x2なる温度Tになり、次いで両方の記録層の低くない方
の融点以上の温度Tになる。電流パルス28は、振幅I
c1、パルス幅tc1に次いで振幅Ia1、パルス幅ta1(実
施の形態1ではta1=50ns)となるように設定され
た。
よびtx1≦tなる時間t、次いで第1の記録層3および
第2の記録層5の融点のうち低くない方の融点以上の温
度に相当する電流パルス28を第1の記録層3および第
2の記録層5に印加することによって、第1の記録層3
を非晶質相から結晶相に相変化させ、第2の記録層5を
結晶相に維持し、次いで両方の記録層の結晶相を非晶質
相に相変化させることができる。すなわち、メモリ11
の状態は、状態3から状態4を介して状態1へと変化す
る。
の電流パルス22と第3の電流パルス23とを組み合わ
せた電流パルスである。状態2を状態1に変化させる場
合に、電流パルス29が用いられる。電流パルス29を
第1の記録層3および第2の記録層5に印加することに
よって、第1の記録層3および第2の記録層5は、とも
に温度上昇し、tx2≦t<tx1なる時間tの間、Tx2≦
Tなる温度Tになり、次いで両方の記録層の低くない方
の融点以上の温度Tになる。電流パルス29は、振幅I
c2、パルス幅tc2に次いで振幅Ia1、パルス幅ta1とな
るように設定された。
x2≦t<tx1なる時間t、次いで第1の記録層3および
第2の記録層5の融点のうち低くない方の融点以上の温
度に相当する電流パルス29を第1の記録層3および第
2の記録層5に印加することによって、第1の記録層3
を結晶相に維持し、第2の記録層5を非晶質相から結晶
相に相変化させ、次いで両方の記録層の結晶相を非晶質
相に相変化させることができる。すなわち、メモリ11
の状態は、状態2から状態4を介して状態1へと変化す
る。
の電流パルスと第3の電流パルスとを組み合わせた電流
パルスである。状態2または状態3を状態1に変化させ
る場合に、電流パルス30が用いられる。電流パルス3
0は、電流パルス28および電流パルス29の代わりに
用いることができる。電流パルス30を第1の記録層3
および第2の記録層5に印加することによって、第1の
記録層3および第2の記録層5は、ともに温度上昇し、
tx1≦tなる時間tの間、Tx2≦Tなる温度Tになり、
次いで両方の記録層の低くない方の融点以上の温度Tに
なる。電流パルス30は、振幅Ic2、パルス幅tc1に次
いで、振幅Ia1、パルス幅ta1となるように設定され
た。
x1≦tなる時間t、次いで第1の記録層3および第2の
記録層5の融点のうち低くない方の融点以上の温度に相
当する電流パルス30を第1の記録層3および第2の記
録層5に印加することによって、第1の記録層3および
第2の記録層5の各々が結晶相または非晶質相のいずれ
の相状態であっても、第1の記録層3および第2の記録
層5をともに結晶相に相変化させ、次いで両方の記録層
の結晶相を非晶質相に相変化させることができる。すな
わち、メモリ11の状態は、状態2または状態3を状態
4を介して状態1へと変化する。
の電流パルス22と電流パルス27(第3の電流パルス
23と第2の電流パルス22との組み合わせ)とを組み
合わせた電流パルスである。状態2を状態3に変化させ
る場合に、電流パルス31が用いられる。電流パルス3
1を第1の記録層3および第2の記録層5に印加するこ
とによって、第1の記録層3および第2の記録層5は、
ともに温度上昇し、t x2≦t<tx1なる時間tの間、T
x2≦Tなる温度Tになり、次いでtx2≦t<t x1なる時
間tの間、両方の記録層の低くない方の融点以上の温度
Tになり、その後急冷されて、Tx2≦Tなる温度Tにな
る。電流パルス31は振幅Ic2、パルス幅tc2、次いで
振幅Ia1、振幅Ic2全体でtc2となるように設定され
た。
x2≦t<tx1なる時間t、次いでt x2≦t<tx1なる時
間tの間、両方の記録層の低くない方の融点以上の温度
Tその後Tx2≦Tなる温度Tに相当する電流パルス31
を第1の記録層3および第2の記録層5に印加すること
によって、第1の記録層3を結晶相に維持し、第2の記
録層5を非晶質相から結晶相に相変化させ、次いで第1
の記録層3および第2の記録層5を結晶相から非晶質相
に相変化させる。その後第1の記録層3を非晶質相に維
持し、第2の記録層5を非晶質相から結晶相に相変化さ
せることができる。すなわち、メモリ11の状態は、状
態2から状態4次いで状態1を介して状態3へと変化す
る。
の電流パルス21と第5の電流パルス25とを組み合わ
せた電流パルスである。状態3を状態2に変化させる場
合に、電流パルス32が用いられる。電流パルス32を
第1の記録層3および第2の記録層5に印加することに
よって、第1の記録層3および第2の記録層5は、とも
に温度上昇し、tx1≦tなる時間tの間、Tx1≦T<T
x2なる温度Tになり、次いでTm2なる温度Tになる。電
流パルス32は、振幅Ic1、パルス幅tc1、次いで振幅
Ia2(実施の形態1ではIa2=30mA)、パルス幅t
a2(実施の形態1ではta2=50ns)となるように設
定された。
よびtx1≦tなる時間t、次いでT m2なる温度Tに相当
する電流パルス32を第1の記録層3および第2の記録
層5に印加することによって、第1の記録層3を非晶質
相から結晶相に相変化させ、第2の記録層5を結晶相に
維持し、次いで第1の記録層3を結晶相に維持し、第2
の記録層5を結晶相から非晶質相に相変化させることが
できる。すなわち、メモリ11の状態は、状態3から状
態4を介して状態2へと変化する。
の電流パルス21と電流パルス26(第3の電流パルス
23と第1の電流パルス21との組み合わせ)とを組み
合わせた電流パルスである。状態3を状態2に変化させ
る場合、電流パルス33が、電流パルス32の代わりに
用いられ得る。電流パルス33を第1の記録層3および
第2の記録層5に印加することによって、第1の記録層
3および第2の記録層5は、ともに温度上昇し、tx1≦
tなる時間tの間、Tx1≦T<Tx2なる温度Tになり、
次いでtx1≦tなる時間tの間に、両方の記録層の低く
ない方の融点以上の温度Tになり溶融され、その後急冷
されて、Tx1≦T<Tx2なる温度Tになる。電流パルス
33は、振幅Ic1、パルス幅tc1、次いで振幅Ia1、振
幅Ic1全体でtc1となるように設定された。
よびtx1≦tなる時間t、その後両方の記録層の低くな
い方の融点以上、次いでTx1≦T<Tx2なる温度Tを全
体でtx1≦tなる時間tに相当する電流パルス33を第
1の記録層3および第2の記録層5に印加することによ
って、第1の記録層3を非晶質相から結晶相に相変化さ
せ、第2の記録層5を結晶相に維持し、次いで第1の記
録層3および第2の記録層5を結晶相から非晶質相に相
変化させる。その後第1の記録層3を非晶質相から結晶
相に相変化させ、第2の記録層5を非晶質相に維持する
ことができる。すなわち、メモリ11の状態は、状態3
から状態4次いで状態1を介して状態2へと変化する。
は、一旦状態4を介して所望の状態へ変化している。こ
れは、第1の記録層3または第2の記録層5のいずれか
一方が非晶質相(高抵抗状態)である場合、印加された
電流パルスの電気エネルギーの大部分が、非晶質相であ
る記録層で消費されるので、他方の結晶相(低抵抗状
態)のみを非晶質相に相変化させるために必要な電気エ
ネルギーを結晶相である記録層に印加できないためであ
る。従って、一旦両方の記録層を結晶相に相変化させ、
次いでその両方の記録層を非晶質相に相変化させるよう
に、電流パルス28〜33は設定されている。
によれば、3つの電流パルスおよび3つの電流パルスの
組み合わせを用いることで、第1の記録層3および第2
の記録層5の相状態を結晶相と非晶質相との間で制御
し、第1の記録層3および第2の記録層5の任意の相状
態から所望の相状態へ相変化させることができる。
出す方法を説明する。メモリ11に書き込まれた情報を
読み出す際には、図1に示すスイッチ10が閉じられ、
書き込み/読み出し装置12が印加部13を介してメモ
リ11に接続される。抵抗測定部8は、第1の記録層3
および第2の記録層5に電流パルスIrを印加し、その
際に下部電極2(図1)と上部電極6(図1)との間に
発生する電位差に基づいて、第1の記録層3および第2
の記録層5の抵抗値(第1の記録層3の抵抗値と第2の
記録層5の抵抗値との和)を検出する。電流パルスIr
は、抵抗測定部8が発生する代わりに、パルス発生部7
が発生してもよい。この場合には、スイッチ9が閉じら
れる。電流パルスIrは、第1の記録層3および第2の
記録層5の相変化が生じない大きさの振幅およびパルス
幅を有する。電流パルスIrは、好ましくは、Ir(m
A)≦0.02である。
し装置を用いたメモリ11に書き込まれた情報を読み出
す方法を示すフローチャートである。以下、図4を参照
しながら、メモリ11に書き込まれた情報を読み出す方
法を各工程ごとに説明する。
記録層5に電流パルスIrを印加部13を介して印加す
る。
3および第2の記録層5の抵抗の和を測定する。
抗の和が、状態1〜4のいずれの状態の第1の記録層3
および第2の記録層5の抵抗の和に一致するかを判定す
る。これにより、メモリ11に書き込まれた情報が読み
出される。
き込み/読み出し装置12が、書き込みと読み出しの機
能を兼ね備えるものとして説明した。しかしながら、書
き込み/読み出し装置12は、書き込み(および消去)
と読み出しとのいずれかのみを行うように構成されてい
てもよい。書き込み/読み出し装置12が、書き込み
(および消去)のみを行う場合には、抵抗測定器8およ
び判定部16は省略され得る。この場合には、書き込み
/読み出し装置12は、メモリ11への情報の書き込み
(および消去)装置として機能する。書き込み/読み出
し装置12が、読み出しのみを行う場合には、パルス発
生部7は省略してもよい。また、書き込み/読み出し装
置12が、書き込み(および消去)と読み出しの機能を
切り換えるためのスイッチ9、10は、手動で切り換え
られてもよいし、書き込み/読み出し装置12の外部か
ら与えられるコマンドに基づいて、スイッチ9、10を
制御する制御部が設けられていてもよい。
のみが用いられていた。しかし、複数のメモリ11をマ
トリクス状に配置した構成を採用してもよい。
配置した記憶装置と記憶装置に接続された外部回路の構
成を示す。図1に示す構成要素と同一の構成要素には同
一の参照符号を付し、これらについての詳細な説明は省
略する。
測定部8、スイッチ9および10と、判定部16と、制
御部51とを含む。記憶装置58は、ロウデコーダおよ
びカラムデコーダを含む印加部13と、ビット線52
と、ワード線53と、複数のメモリ11から構成される
メモリアレイ55とを含む。
し動作のいずれの動作を行うかを示すコマンド等の制御
情報をライン56を介してそれぞれパルス発生部7およ
び抵抗測定部8に送る。パルス発生部7および抵抗測定
部8のそれぞれは、受け取った制御情報に応じて、スイ
ッチ9およびスイッチ10の開閉を行い、書き込み動作
または読み出し動作を行う。制御部51はまた、メモリ
アレイ55のうちどのメモリ11に電流パルスを印加す
るかを示すアドレス情報をライン57を介して印加部1
3に送る。
コーダはそれぞれ、受け取ったアドレス情報によって指
定されるメモリ11のワード線53およびビット線52
を指定する。次いで、指定されたメモリ11に電流パル
スが印加されて、書き込み動作または読み出し動作が行
われる。
リクス状に配置することによって、記憶装置の記憶容量
を増大させることができる。
リ11を構成する記録層が2層の場合を説明した。しか
し、メモリ11を構成する記録層の数は、2に限定され
ない。実施の形態2では、メモリを構成する記録層がN
層(N>2、Nは自然数)の場合を説明する。
メモリ60を示す。図1に示す構成要素と同一の構成要
素には同一の参照符号を付し、これらについての詳細な
説明は省略する。メモリ60は、基板1と、下部電極2
と、第1〜第N−1の中間層61と、N個の記録層62
と、上部電極6とを含む。
間層4と同様に、N個の記録層62間で各記録層を構成
する原子が拡散することを防ぐために設けられる。第1
〜第N−1の中間層61は好ましくは導電性であり、A
l、Au、Ag、Cu、Pt、Ti、W等の単体金属材
料、およびこれらの組み合わせ(合金材料)が挙げられ
るが、これらに限定されない。
6に代えて、N個の記録層62に電流パルスを印加する
ことが可能な任意の構成が採用され得る。例えば、基板
1が導電性である場合には、下部電極2は省略され得
る。第1〜第N−1の中間層61は、N個の記録層62
の材質が、それらの間で互いに原子が拡散しないような
材質である場合には、省略してもよい。
などの電気エネルギーの印加による温度上昇に起因して
結晶相と非晶質相との間で可逆的な相変化を起こす材料
から構成される。N個の記録層62の材料は、以下の条
件1〜条件3を満たすように選択される。
≦m≦N)の記録層の結晶化温度T xmは、関係Tx1<T
x2<…<Txm-1<Txm<Txm+1<…<TxNを満たす。
録層の結晶化時間txmは、関係tx1>tx2>…>txm-1
>txm>txm+1>…>txNを満たす。
相の場合の抵抗値、およびN個の記録層の各記録層が結
晶相の場合の抵抗値がすべて異なり、N個の記録層の抵
抗の和は、2N個の異なる値をとる。
て、N個の記録層62のそれぞれの相状態を所望の状態
(非晶質相または結晶相)に設定することが可能にな
る。さらに、条件3が満たされることによって、N個の
記録層62のそれぞれの相状態の組み合わせである2N
個の状態を区別して検出することができる。2N個の状
態に対応する2N値(すなわちNビット)の情報を担持
することができる。各記録層を結晶相と非晶質相との間
でのみ制御すればよいので、1つの記録層の相状態を段
階的に制御することに比べて制御が容易である。
に示すメモリ11の代わりに用いられる。図1に示す書
き込み/読み出し装置12をメモリ60への情報の書き
込みおよびメモリ60に書き込まれた情報の読み出しに
用いる。
または結晶相のいずれかの状態をとることによって、メ
モリ60は2N個の状態のいずれかをとる。状態1は、
N個の記録層62すべてが非晶質相である状態とする。
状態2Nは、N個の記録層62すべてが結晶相である状
態とする。状態1から任意の状態へ変化させる動作を書
き込みと呼ぶ。一方、状態1を除く任意の状態から状態
1へ変化させる動作を消去と呼ぶ。N個の記録層62の
相状態を所望の相状態に変化させることによって、メモ
リ60に情報が書き込まれるおよび/またはメモリ60
に書き込まれた情報が消去される。
メモリ60に書き込まれた情報を消去する方法を説明す
る。
を行う場合、スイッチ9が閉じられ、スイッチ10が開
かれる。パルス発生部7は、N個の記録層62の相状態
を所望の相状態に変化させるために必要な振幅とパルス
幅とを有する電流パルスを発生する。電流パルスは、印
加部13を介してN個の記録層62に印加される。
させるための種々の電流パルスの波形を示す。
晶化電流パルス70は、第mの記録層のみを非晶質相か
ら結晶相に相変化させる場合に、N個の記録層62に印
加される電流パルスである。1≦m≦Nなるmのそれぞ
れについて、結晶化電流パルスが存在する。結晶化電流
パルス70をN個の記録層62に印加することによっ
て、N個の記録層62すべてが温度上昇し、txm≦tx
<tx(m-1)なる時間txの間、Txm≦Tx<Tx(m+1)なる
温度Txになる。振幅Icmおよびパルス幅tcmを有する
結晶化電流パルス70をN個の記録層62に印加するこ
とによって、第mの記録層のみが、第mの記録層の結晶
化温度Txmおよび結晶化時間txmを達成し、非晶質相か
ら結晶相に相変化する。
度Txおよびtxm≦tx<tx(m-1)なる時間txに相当す
る結晶化電流パルス70を印加部13を介してN個の記
録層62に印加することによって、第mの記録層のみを
非晶質相から結晶相に相変化させ、第mの記録層を除く
記録層の相状態を維持することができる。なお、上述し
た関係txm≦tx<tx(m-1)は、m=1の場合には、関
係tx1≦txと読みかえられる。また、m=Nの場合に
は、関係Txm≦Tx<Tx(m+1)は、TxN≦Txと読みかえ
られる。
非晶質化電流パルス71は、メモリ60の状態を状態2
Nから状態1に変化させる場合、N個の記録層62に印
加される電流パルスである。非晶質化電流パルス71を
N個の記録層62に印加することによって、N個の記録
層62のすべてが、温度上昇し、N個の記録層62の融
点のうちもっとも高い融点以上の温度になる。振幅I
aN+1およびパルス幅taN +1を有する非晶質化電流パルス
71をN個の記録層62に印加することによって、N個
の記録層62のすべてが融点Tm1を達成し溶融される。
その後急冷されて、結晶相から非晶質相に相変化する。
っとも高い融点以上の温度に相当する非晶質化電流パル
ス71を印加部13を介してN個の記録層62に印加す
ることによって、N個の記録層62のすべてを結晶相か
ら非晶質相に相変化させることができる。
録層のそれぞれについての結晶化電流パルス70をメモ
リ60に順次印加することにより、任意の状態にあるメ
モリ60を状態2Nに変化させることができる。また、
状態2Nにあるメモリ60に非晶質化電流パルス71を
印加することにより、メモリ60を状態1に変化させる
ことができる。さらに、状態1にあるメモリ60に、結
晶相に相変化させることが所望されるN個の記録層62
のうちの1つ以上の記録層についての結晶化電流パルス
70を順次印加することにより、メモリ60を状態1か
ら任意の状態に変化させることができる。このように、
結晶化電流パルス70および/または非晶質化電流パル
ス71を単独または組み合わせて用いることにより、2
N個の状態のうち任意の状態にあるメモリ60を任意の
別の状態へ変化させることができる。
の記録層62のうち第mの記録層から第(m+n−1)
の記録層を非晶質相から結晶相に相変化させる場合に、
N個の記録層62に印加部13を介して印加される電流
パルスである。電流パルス72をN個の記録層62に印
加することによって、N個の記録層62のすべてが、温
度上昇し、txm≦tx<tx(m-1)なる時間tx間、T
x(m+n-1)≦Tx<Tx(m+n)なる温度Txになる。振幅I
c(m+n-1)およびパルス幅tcmを有する電流パルス72を
N個の記録層62に印加することによって、第m〜第
(m+n−1)の記録層が結晶化温度Tx(m+n-1)および
結晶化時間txmを達成し、非晶質相から結晶相に相変化
する。
なる温度Txおよびtxm≦tx<tx(m -1)なる時間txに
相当する電流パルス72を印加部13を介してN個の記
録層62に印加することによって、N個の記録層62の
うち第m〜第(m+n−1)の記録層を非晶質相から結
晶相に相変化させることができる。
い。なぜなら、結晶化電流パルス70をメモリ60に順
次印加することによっても、第m〜第(m+n−1)の
記録層を非晶質相から結晶相に相変化させることができ
るからである。しかし、結晶化電流パルス70をメモリ
60に順次印加することに比較して、電流パルス72を
メモリ60に印加することは、第m〜第(m+n−1)
の記録層をより短時間で非晶質相から結晶相に相変化さ
せることができるという利点を有する。
1を状態2Nに変化させる場合、印加部13を介してN
個の記録層62に印加される電流パルスである。電流パ
ルス73をN個の記録層62に印加することによって、
N個の記録層62のすべてが、温度上昇し、tx1≦tx
なる時間txの間、TxN≦Txなる温度Txになる。振幅
IcNおよびパルス幅tc1を有する電流パルス73をN個
の記録層62に印加することによって、N個の記録層6
2のすべてが結晶化温度TxNおよび結晶化時間t x1を達
成し、非晶質相から結晶相に相変化する。
tx1≦txなる時間txに相当する電流パルス73をN個
の記録層62に印加することによって、N個の記録層6
2すべてを非晶質相から結晶相に相変化させることがで
きる。
い。なぜなら、結晶化電流パルス70をメモリ60に順
次印加することによっても、N個の記録層62のすべて
を非晶質相から結晶相に相変化させることができるから
である。しかし、結晶化電流パルス70をメモリ60に
順次印加することに比較して、電流パルス73をメモリ
60に印加することは、状態1を状態2Nにより短時間
で変化させることができるという利点を有する。
パルス73と非晶質化電流パルス71とを組み合わせた
電流パルスである。このような電流パルス74は、N個
の記録層62のうち少なくとも1つの記録層が非晶質相
であり、メモリ60を状態1に変化させる場合に、印加
部13を介してN個の記録層62に印加される電流パル
スである。電流パルス74をN個の記録層62に印加す
ることによって、N個の記録層62のすべてが、温度上
昇し、tx1≦txなる時間txの間、Tx≧TxNなる温度
Txになり、次いでN個の記録層62のうち最も融点の
高い温度になる。振幅IcNおよびパルス幅tc1、次いで
振幅IaN+1およびパルス幅taN+1を有する電流パルス7
4をN個の記録層62に印加することによって、N個の
記録層62のすべてが結晶化温度TxNおよび結晶化時間
tx1を達成し、非晶質相から結晶相に相変化する。次い
で、N個の記録層62のすべてが、N個の記録層62の
各融点のうち最も高い融点以上に達し溶融し、急冷され
て結晶相から非晶質相に相変化する。
い。なぜなら、結晶化電流パルス70をメモリ60に順
次印加して、N個の記録層62を状態2Nに変化させ、
次いで非晶質化電流パルス71をメモリ60に印加する
ことによっても、状態2Nから状態1に変化することが
できるからである。しかし、結晶化電流パルス70をメ
モリ60に順次印加し、非晶質化電流パルス71を印加
することに比較して、電流パルス74をメモリ60に印
加することは、状態2Nを除く任意の状態から状態1に
より短時間で変化させることができるという利点を有す
る。
の記録層62のうち少なくとも1つの記録層のそれぞれ
が温度Tm以下の融点を有し、N個の記録層のうちの少
なくとも1つの記録層を除く記録層のそれぞれが温度T
mよりも高い融点を有し、少なくとも1つの記録層のそ
れぞれを結晶相から非晶質相に相変化させ、少なくとも
1つの記録層のそれぞれを除く記録層を結晶相に維持す
る場合に、N個の記録層62に印加される電流パルスで
ある。電流パルス75をN個の記録層62に印加するこ
とによって、N個の記録層62すべてが、温度上昇し、
少なくとも1つの記録層のそれぞれが温度Tmとなる。
振幅Icmおよびパルス幅tamを有する電流パルス75を
N個の記録層62に印加することによって、温度Tm以
下の融点を有する少なくとも1つの記録層のそれぞれの
みが温度Tmを達成し、結晶相から非晶質相に相変化す
る。
ち最も低い融点以上かつN個の記録層62のうち最も高
い融点未満となるように任意に選択され得る。このよう
に温度Tmを選択することにより、N個の記録層62を
温度Tm以下の融点を有する少なくとも1つの記録層か
らなる低融点側のグループと、温度Tmより高い融点を
有する少なくとも1つの記録層からなる高融点側のグル
ープとに分けることができる。温度Tmに相当する電流
パルス75をN個の記録層62に印加することによっ
て、低融点側のグループに含まれる記録層のそれぞれを
結晶相から非晶質相に相変化させることができる。
点が異なる場合に有用であるが、必須の電流パルスでは
ない。なぜなら電流パルス75の代わりに、非晶質化電
流パルス71および結晶化電流パルス70をメモリ60
に順次印加することによっても、N個の記録層62のう
ち所望の記録層のみを結晶相に相変化させることができ
るからである。しかし、非晶質化電流パルス71および
結晶化電流パルス70をメモリ60に印加することに比
較して、電流パルス75をメモリ60に印加すること
は、メモリ60をより短時間でN個の記録層62のうち
所望の記録層のみを結晶相に相変化させることができる
という利点を有する。
ある場合には、上記の結晶化電流パルス70と非晶質化
電流パルス71とを組み合わせることによって、N個の
記録層62を所望の相状態に相変化させることができ
る。現在の相状態(初期状態)は、図8を参照して説明
される読み出し方法を用いて知ることができる。なお、
m=1〜Nのそれぞれについての結晶化電流パルス70
をメモリ60に順次印加することによって(あるいは、
電流パルス73をメモリ60に印加することによっ
て)、メモリ60の状態は、任意の状態から状態2Nに
変化する。このようにして得られた状態2Nを初期状態
として用いて、N個の記録層62の相状態を所望の相状
態に相変化させてもよい。これによって、読み出し手順
が省略される。初期状態として使用することができる状
態は、状態2Nに限定されない。
出す方法を説明する。読み出し方法は、実施の形態1に
おいて図4を参照して説明された読み出し方法と同様で
ある。メモリ60に書き込まれた情報を読み出す際に
は、図1に示すスイッチ10が閉じられ、書き込み/読
み出し装置12が印加部13を介してメモリ60に接続
される。抵抗測定部8は、N個の記録層62に電流パル
スIrを印加し、その際に下部電極2(図1)と上部電
極6(図1)との間に発生する電位差に基づいて、N個
の記録層62の抵抗値(N個の記録層62のそれぞれの
抵抗値の和)を検出する。電流パルスIrは、N個の記
録層62が相変化しない大きさの振幅およびパルス幅を
有する。
し装置12を用いたメモリ60に書き込まれた情報を読
み出す方法を示すフローチャートである。以下、図8を
参照しながら、メモリ60に書き込まれた情報を読み出
す方法を各工程について説明する。
スIrを印加部13を介して印加する。
62の抵抗の和を測定する。
抗の和が、状態1〜2Nのいずれの状態のN個の記録層
62の抵抗の和に一致するかを判定する。これにより、
メモリ60に書き込まれた情報が読み出される。
ようにマトリクス状に配置し、記憶装置の記憶容量を増
大させることもまた可能である。
が、第1〜第Nの記録層の順で堆積されていた。しかし
ながら、第1〜第Nの記録層は、任意の順番(例えば、
ランダムな順番)で堆積されてもよい。
よる温度上昇に起因して結晶相と非晶質相との間で可逆
的な相変化を起こすことにより情報を記録する第1の記
録層と、電流パルスの印加による温度上昇に起因して結
晶相と非晶質相との間で可逆的な相変化を起こすことに
より情報を記録する第2の記録層とを備える。第1の記
録層の結晶化温度Tx1と第2の記録層の結晶化温度Tx2
との関係が、Tx1<Tx2であり、第1の記録層の結晶化
時間tx1と第2の記録層の結晶化時間tx2との関係が、
tx1>tx2を満たすので、第1の記録層の相状態と第2
の記録層の相状態とをそれぞれ所望の状態(非晶質相ま
たは結晶相)に設定することが可能になる。さらに、第
1の記録層が非晶質相の場合の抵抗値をRa1、第1の記
録層が結晶相の場合の抵抗値をRc1、第2の記録層が非
晶質相の場合の抵抗値をRa2、第2の記録層が結晶相の
場合の抵抗値をRc2とすると、Ra1+Ra2、Ra1+
Rc2、R a2+Rc1、Rc1+Rc2が互いに異なるので、第
1の記録層の相状態と第2の記録層の相状態との組み合
わせである4つの状態を区別して検出することができ
る。第1の記録層および第2の記録層の相状態を結晶相
と非晶質相との間で制御するだけなので、制御が容易で
ある。なお、このようなメモリは、2つの記録層の限定
されず、2つより多くの記録層を用いた場合にも同様の
効果が得られる。
み出し装置の構成を示す図
する状態遷移図
の電流パルスの波形を示す図
たメモリに書き込まれた情報を読み出す方法を示すフロ
ーチャート
装置と記憶装置に接続された外部回路の構成を示す図
の電流パルスの波形を示す図
たメモリに書き込まれた情報を読み出す方法を示すフロ
ーチャート
Claims (36)
- 【請求項1】 電流パルスの印加による温度上昇に起因
して結晶相と非晶質相との間で可逆的な相変化を起こす
ことにより情報を記録する第1の記録層と、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第2の記録層とを備えるメモリであって、 前記第1の記録層の結晶化温度Tx1と前記第2の記録層
の結晶化温度Tx2との関係が、Tx1<Tx2であり、 前記第1の記録層の結晶化時間tx1と前記第2の記録層
の結晶化時間tx2との関係が、tx1>tx2であり、 前記第1の記録層が非晶質相の場合の抵抗値をRa1、前
記第1の記録層が結晶相の場合の抵抗値をRc1、前記第
2の記録層が非晶質相の場合の抵抗値をRa2、前記第2
の記録層が結晶相の場合の抵抗値をRc2とすると、Ra1
+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1+Rc2が互いに
異なる、メモリ。 - 【請求項2】 前記第1の記録層の融点Tm1は、関係4
00≦Tm1(℃)≦800を満たす、請求項1に記載の
メモリ。 - 【請求項3】 前記第2の記録層の融点Tm2は、関係3
00≦Tm2(℃)≦700を満たす、請求項1に記載の
メモリ。 - 【請求項4】 前記第1の記録層の結晶化温度Tx1は、
関係130≦Tx1(℃)≦230を満たす、請求項1に
記載のメモリ。 - 【請求項5】 前記第2の記録層の結晶化温度Tx2は、
関係160≦Tx2(℃)≦260を満たす、請求項1に
記載のメモリ。 - 【請求項6】 前記第1の記録層の結晶化時間tx1は、
関係5≦tx1(ns)≦200を満たす、請求項1に記
載のメモリ。 - 【請求項7】 前記第2の記録層の結晶化時間tx2は、
関係2≦tx2(ns)≦150を満たす、請求項1に記
載のメモリ。 - 【請求項8】 前記第1の記録層は、Ge、Sb、およ
びTeの3つの元素を含み、前記第2の記録層が、(S
b−Te)−M1を含み、ここでM1はAg、In、G
e、Sn、Se、Bi、Au、およびMnからなる群か
ら少なくとも1つ選択される、請求項1に記載のメモ
リ。 - 【請求項9】 前記第1の記録層は基板上に堆積され、
前記第2の記録層上に上部電極が堆積される、請求項1
に記載のメモリ。 - 【請求項10】 前記基板と前記第1の記録層との間に
下部電極が堆積される、請求項9に記載のメモリ。 - 【請求項11】 前記第1の記録層と前記第2の記録層
との間に中間層が堆積される、請求項1に記載のメモ
リ。 - 【請求項12】 前記第1の記録層が非晶質相の場合の
比抵抗ra1は、1.0≦ra1(Ω・cm)≦1×107
である、請求項1に記載のメモリ。 - 【請求項13】 前記第2の記録層が非晶質相の場合の
比抵抗ra2は、2.0≦ra2(Ω・cm)≦2×107
である、請求項1に記載のメモリ。 - 【請求項14】 前記第1の記録層が結晶相の場合の比
抵抗rc1は、1×10-3≦rc1(Ω・cm)≦1.0で
ある、請求項1に記載のメモリ。 - 【請求項15】 前記第2の記録層が結晶相の場合の比
抵抗rc2は、1×10-3≦rc2(Ω・cm)≦1.0で
ある、請求項1に記載のメモリ。 - 【請求項16】 メモリに情報を書き込む書き込み装置
であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第1の記録層と、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第2の記録層とを備えるメモリであって、 前記第1の記録層の結晶化温度Tx1と前記第2の記録層
の結晶化温度Tx2との関係が、Tx1<Tx2であり、 前記第1の記録層の結晶化時間tx1と前記第2の記録層
の結晶化時間tx2との関係が、tx1>tx2であり、 前記第1の記録層が非晶質相の場合の抵抗値をRa1、前
記第1の記録層が結晶相の場合の抵抗値をRc1、前記第
2の記録層が非晶質相の場合の抵抗値をRa2、前記第2
の記録層が結晶相の場合の抵抗値をRc2とすると、Ra1
+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1+Rc2が互いに
異なり、 前記書き込み装置は、 少なくとも第1〜第3の電流パルスを発生させるパルス
発生部と、 前記少なくとも第1〜第3の電流パルスを前記第1の記
録層および前記第2の記録層に印加する印加部とを備
え、前記パルス発生部は、 前記第1の記録層を非結晶相から結晶相に相変化させ、
前記第2の記録層の相状態を維持する場合には、Tx1≦
T<Tx2なる温度Tおよびtx1≦tなる時間tに相当す
る前記第1の電流パルスを発生し、 前記第1の記録層の相状態を維持し、前記第2の記録層
を非晶質相から結晶相に相変化させる場合には、Tx2≦
Tなる温度Tおよびtx2≦t<tx1なる時間tに相当す
る前記第2の電流パルスを発生し、 前記第1の記録層および前記第2の記録層を結晶相から
非晶質相に相変化させる場合には、前記第1および第2
の記録層の融点のうち低くない方の融点以上の温度に相
当する前記第3の電流パルスを発生する、書き込み装
置。 - 【請求項17】 前記第1の電流パルスの振幅Ic1およ
びパルス幅tc1は、それぞれ0.02≦Ic1(mA)≦
10および5≦tc1(ns)≦200である、請求項1
6に記載の書き込み装置。 - 【請求項18】 前記第2の電流パルスの振幅Ic2およ
びパルス幅tc2は、それぞれ0.05≦Ic2(mA)≦
20および2≦tc2(ns)≦150である、請求項1
6に記載の書き込み装置。 - 【請求項19】 前記第3の電流パルスの振幅Ia1およ
びパルス幅ta1は、それぞれ0.1≦Ia1(mA)≦2
00および1≦ta1(ns)≦100である、請求項1
6に記載の書き込み装置。 - 【請求項20】 前記パルス発生部は、前記第1の記録
層および前記第2の記録層を非晶質相から結晶相に相変
化させる場合に、Tx2≦Tなる温度Tおよびtx1≦tな
る時間tに相当する第4の電流パルスを発生する、請求
項16に記載の書き込み装置。 - 【請求項21】 前記第4の電流パルスの振幅Ic12お
よびパルス幅tc12は、それぞれ0.05≦Ic12(m
A)≦20および5≦tc12(ns)≦200である、
請求項20に記載の書き込み装置。 - 【請求項22】 前記パルス発生部は、前記第1の記録
層の融点Tm1と前記第2の記録層の融点Tm2との関係が
Tm1≠Tm2であり、前記融点Tm1またはTm2のうちの低
い方の融点を有する記録層を結晶相から非晶質相に相変
化させ、前記融点Tm1またはTm2のうちの高い方の融点
を有する記録層を結晶相に維持する場合に、前記低い方
の融点以上かつ前記高い方の融点未満の温度に相当する
第5の電流パルスを発生する、請求項16に記載の書き
込み装置。 - 【請求項23】 前記第5の電流パルスの振幅Ia2およ
びパルス幅ta2が、それぞれ0.05≦Ia2(mA)≦
160および1≦ta2(ns)≦100である、請求項
22に記載の書き込み装置。 - 【請求項24】 メモリに書き込まれた情報を読み出す
読み出し装置であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第1の記録層と、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第2の記録層とを備えるメモリであって、 前記第1の記録層の結晶化温度Tx1と前記第2の記録層
の結晶化温度Tx2との関係が、Tx1<Tx2であり、 前記第1の記録層の結晶化時間tx1と前記第2の記録層
の結晶化時間tx2との関係が、tx1>tx2であり、 前記第1の記録層が非晶質相の場合の抵抗値をRa1、前
記第1の記録層が結晶相の場合の抵抗値をRc1、前記第
2の記録層が非晶質相の場合の抵抗値をRa2、前記第2
の記録層が結晶相の場合の抵抗値をRc2とすると、Ra1
+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1+Rc2が互いに
異なり、 前記読み出し装置は、 電流パルスを前記第1および第2の記録層に印加する印
加部と、 前記第1および第2の記録層の抵抗の和を測定する抵抗
測定器と、 前記抵抗の和が前記4つの異なる抵抗の和のいずれに一
致するかを判定する判定部とを備える、読み出し装置。 - 【請求項25】 前記電流パルスは、前記第1および第
2の記録層の相変化を生じない大きさの振幅Irを有す
る、請求項24に記載の読み出し装置。 - 【請求項26】 前記電流パルスの振幅Irは、Ir(m
A)≦0.02である、請求項25に記載の読み出し装
置。 - 【請求項27】 電流パルスの印加による温度上昇に起
因して結晶相と非晶質相との間で可逆的な相変化を起こ
すことにより情報を記録するN個の記録層(N>2、N
は自然数)を備えるメモリであって、 第mの記録層の結晶化温度をTxm(1≦m≦N)とする
と、前記N個の記録層のそれぞれの結晶化温度は、関係
Tx1<Tx2<…<Txm-1<Txm<Txm+1<…<TxNを満
たし、 前記第mの記録層の結晶化時間をtxmとすると、前記N
個の記録層のそれぞれの結晶化時間は、関係tx1>tx2
>…>txm-1>txm>txm+1>…>txNを満たし、 前記N個の記録層の各記録層が非晶質相の場合の抵抗
値、および前記N個の記録層の各記録層が結晶相の場合
の抵抗値がすべて異なり、前記N個の記録層の抵抗の和
は、2N個の異なる値をとる、メモリ。 - 【請求項28】 メモリに情報を書き込む書き込み装置
であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録するN個の記録層(N>2、Nは自然数)を備え
るメモリであって、 第mの記録層の結晶化温度をTxm(1≦m≦N)とする
と、前記N個の記録層のそれぞれの結晶化温度は、関係
Tx1<Tx2<…<Txm-1<Txm<Txm+1<…<TxNを満
たし、 前記第mの記録層の結晶化時間をtxmとすると、前記N
個の記録層のそれぞれの結晶化時間は、関係tx1>tx2
>…>txm-1>txm>txm+1>…>txNを満たし、 前記N個の記録層の各記録層が非晶質相の場合の抵抗
値、および前記N個の記録層の各記録層が結晶相の場合
の抵抗値がすべて異なり、前記N個の記録層の抵抗の和
は、2N個の異なる値をとり、 前記書き込み装置は、 少なくともN個の結晶化電流パルスおよび非晶質化電流
パルスを発生させるパルス発生部と、 前記少なくともN個の結晶化電流パルスおよび非晶質化
電流パルスを前記N個の記録層に印加する、印加部とを
備え、前記パルス発生部は、 前記第mの記録層のみを非晶質相から結晶相に相変化さ
せ、前記第mの記録層を除く記録層の相状態を維持する
場合には、Txm≦Tx<Tx(m+1)なる温度Txおよびtxm
≦tx<tx(m-1)なる時間txに相当する結晶化電流パル
スを発生し、 前記N個の記録層すべてを結晶相から非晶質相に相変化
させる場合には、前記N個の記録層の融点のうちもっと
も高い融点以上の温度に相当する前記非晶質化電流パル
スを発生する、書き込み装置。 - 【請求項29】 前記パルス発生部は、前記N個の記録
層すべてを非晶質相から結晶相に相変化させる場合に、
TxN≦Txなる温度Txおよびtx1≦txなる時間txに相
当する電流パルスを発生する、請求項28に記載の書き
込み装置。 - 【請求項30】 前記パルス発生部は、前記N個の記録
層のうち第mの記録層から第(m+n−1)の記録層を
非晶質相から結晶相に相変化させる場合に、Tx(m+n-1)
≦Tx<Tx(m+n)なる温度Txおよびtxm≦tx<t
x(m-1)なる時間txに相当する電流パルスを発生する、
請求項28に記載の書き込み装置。 - 【請求項31】 前記パルス発生部は、前記N個の記録
層のうち少なくとも1つの記録層のそれぞれが温度Tm
以下の融点を有し、前記N個の記録層の前記少なくとも
1つの記録層を除く記録層のそれぞれが温度Tmよりも
高い融点を有し、前記少なくとも1つの記録層のそれぞ
れを結晶相から非晶質相に相変化させ、前記少なくとも
1つの記録層のそれぞれを除く記録層を結晶相に維持す
る場合に、前記温度Tmに相当する電流パルスを発生す
る、請求項28に記載の書き込み装置。 - 【請求項32】 メモリに書き込まれた情報を読み出す
読み出し装置であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録するN個の記録層(N>2、Nは自然数)を備え
るメモリであって、 第mの記録層の結晶化温度をTxm(1≦m≦N)とする
と、前記N個の記録層のそれぞれの結晶化温度は、関係
Tx1<Tx2<…<Txm-1<Txm<Txm+1<…<TxNを満
たし、 前記第mの記録層の結晶化時間をtxmとすると、前記N
個の記録層のそれぞれの結晶化時間は、関係tx1>tx2
>…>txm-1>txm>txm+1>…>txNを満たし、 前記N個の記録層の各記録層が非晶質相の場合の抵抗
値、および前記N個の記録層の各記録層が結晶相の場合
の抵抗値がすべて異なり、前記N個の記録層の抵抗の和
は、2N個の異なる値をとり、 前記読み出し装置は、 電流パルスを前記N個の記録層に印加する印加部と、 前記N個の記録層の抵抗の和を測定する抵抗測定器と、 前記抵抗の和が前記2N個の異なる抵抗の和のいずれに
一致するかを判定する、判定部とを備える、読み出し装
置。 - 【請求項33】 メモリに情報を書き込む書き込み方法
であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第1の記録層と、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第2の記録層とを備えるメモリであって、 前記第1の記録層の結晶化温度Tx1と前記第2の記録層
の結晶化温度Tx2との関係が、Tx1<Tx2であり、 前記第1の記録層の結晶化時間tx1と前記第2の記録層
の結晶化時間tx2との関係が、tx1>tx2であり、 前記第1の記録層が非晶質相の場合の抵抗値をRa1、前
記第1の記録層が結晶相の場合の抵抗値をRc1、前記第
2の記録層が非晶質相の場合の抵抗値をRa2、前記第2
の記録層が結晶相の場合の抵抗値をRc2とすると、Ra1
+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1+Rc2が互いに
異なり、 前記書き込み方法は、 少なくとも第1〜第3の電流パルスを発生させる工程
と、 前記少なくとも第1〜第3の電流パルスを前記第1の記
録層および前記第2の記録層に印加する工程とを包含
し、前記発生させる工程は、 前記第1の記録層を非結晶相から結晶相に相変化させ、
前記第2の記録層の相状態を維持する場合には、Tx1≦
T<Tx2なる温度Tおよびtx1≦tなる時間tに相当す
る前記第1の電流パルスを発生し、 前記第1の記録層の相状態を維持し、前記第2の記録層
を非晶質相から結晶相に相変化させる場合には、Tx2≦
Tなる温度Tおよびtx2≦t<tx1なる時間tに相当す
る前記第2の電流パルスを発生し、 前記第1の記録層および前記第2の記録層を結晶相から
非晶質相に相変化させる場合には、前記第1および第2
の記録層の融点のうち低くない方の融点以上の温度に相
当する前記第3の電流パルスを発生する、工程である、
書き込み方法。 - 【請求項34】 メモリに書き込まれた情報を読み出す
読み出し方法であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第1の記録層と、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録する第2の記録層とを備えるメモリであって、 前記第1の記録層の結晶化温度Tx1と前記第2の記録層
の結晶化温度Tx2との関係が、Tx1<Tx2であり、 前記第1の記録層の結晶化時間tx1と前記第2の記録層
の結晶化時間tx2との関係が、tx1>tx2であり、 前記第1の記録層が非晶質相の場合の抵抗値をRa1、前
記第1の記録層が結晶相の場合の抵抗値をRc1、前記第
2の記録層が非晶質相の場合の抵抗値をRa2、前記第2
の記録層が結晶相の場合の抵抗値をRc2とすると、Ra1
+Ra2、Ra1+Rc2、Ra2+Rc1、Rc1+Rc2が互いに
異なり、 前記読み出し方法は、 電流パルスを前記第1および第2の記録層に印加する工
程と、 前記第1および第2の記録層の抵抗の和を測定する工程
と、 前記抵抗の和が前記4つの異なる抵抗の和のいずれに一
致するかを判定する工程とを包含する、読み出し方法。 - 【請求項35】 メモリに情報を書き込む書き込み方法
であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録するN個の記録層(N>2、Nは自然数)を備え
るメモリであって、 第mの記録層の結晶化温度をTxm(1≦m≦N)とする
と、前記N個の記録層のそれぞれの結晶化温度は、関係
Tx1<Tx2<…<Txm-1<Txm<Txm+1<…<TxNを満
たし、 前記第mの記録層の結晶化時間をtxmとすると、前記N
個の記録層のそれぞれの結晶化時間は、関係tx1>tx2
>…>txm-1>txm>txm+1>…>txNを満たし、 前記N個の記録層の各記録層が非晶質相の場合の抵抗
値、および前記N個の記録層の各記録層が結晶相の場合
の抵抗値がすべて異なり、前記N個の記録層の抵抗の和
は、2N個の異なる値をとり、 前記書き込み方法は、 少なくともN個の結晶化電流パルスおよび非晶質化電流
パルスを発生させる工程と、 前記少なくともN個の結晶化電流パルスおよび非晶質化
電流パルスを前記N個の記録層に印加する工程とを包含
し、前記発生させる工程は、 前記第mの記録層のみを非晶質相から結晶相に相変化さ
せ、前記第mの記録層を除く記録層の相状態を維持する
場合には、Txm≦Tx<Tx(m+1)なる温度Txおよびtxm
≦tx<tx(m-1)なる時間txに相当する結晶化電流パル
スを発生し、 前記N個の記録層すべてを結晶相から非晶質相に相変化
させる場合には、前記N個の記録層の融点のうちもっと
も高い融点以上の温度に相当する前記非晶質化電流パル
スを発生する、工程である、書き込み方法。 - 【請求項36】 メモリに書き込まれた情報を読み出す
読み出し方法であって、 前記メモリは、 電流パルスの印加による温度上昇に起因して結晶相と非
晶質相との間で可逆的な相変化を起こすことにより情報
を記録するN個の記録層(N>2、Nは自然数)を備え
るメモリであって、 第mの記録層の結晶化温度をTxm(1≦m≦N)とする
と、前記N個の記録層のそれぞれの結晶化温度は、関係
Tx1<Tx2<…<Txm-1<Txm<Txm+1<…<TxNを満
たし、 前記第mの記録層の結晶化時間をtxmとすると、前記N
個の記録層のそれぞれの結晶化時間は、関係tx1>tx2
>…>txm-1>txm>txm+1>…>txNを満たし、 前記N個の記録層の各記録層が非晶質相の場合の抵抗
値、および前記N個の記録層の各記録層が結晶相の場合
の抵抗値がすべて異なり、前記N個の記録層の抵抗の和
は、2N個の異なる値をとり、 前記読み出し方法は、 電流パルスを前記N個の記録層に印加する工程と、 前記N個の記録層の抵抗の和を測定する工程と、 前記抵抗の和が前記2N個の異なる抵抗の和のいずれに
一致するかを判定する工程とを包含する、読み出し方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001324150A JP4025527B2 (ja) | 2000-10-27 | 2001-10-22 | メモリ、書き込み装置、読み出し装置およびその方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-328555 | 2000-10-27 | ||
JP2000328555 | 2000-10-27 | ||
JP2001324150A JP4025527B2 (ja) | 2000-10-27 | 2001-10-22 | メモリ、書き込み装置、読み出し装置およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002203392A true JP2002203392A (ja) | 2002-07-19 |
JP4025527B2 JP4025527B2 (ja) | 2007-12-19 |
Family
ID=26602909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001324150A Expired - Fee Related JP4025527B2 (ja) | 2000-10-27 | 2001-10-22 | メモリ、書き込み装置、読み出し装置およびその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4025527B2 (ja) |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274055A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 記憶素子のための貯蔵セル、ならびに相変化記憶素子及びその形成方法 |
JP2004311729A (ja) * | 2003-04-08 | 2004-11-04 | Mitsubishi Materials Corp | 電気抵抗が高い相変化記録膜 |
JP2004311015A (ja) * | 2003-04-04 | 2004-11-04 | Samsung Electronics Co Ltd | 低電流高速相変化メモリ素子及びその駆動方法 |
JP2004311728A (ja) * | 2003-04-08 | 2004-11-04 | Mitsubishi Materials Corp | 電気抵抗が高い相変化記録膜 |
US6888745B2 (en) | 2002-12-05 | 2005-05-03 | Sharp Kabushiki Kaisha | Nonvolatile memory device |
JP2005521245A (ja) * | 2002-03-14 | 2005-07-14 | マイクロン テクノロジー インコーポレイテッド | 可変抵抗材料セルの製造方法 |
JP2006295168A (ja) * | 2005-04-06 | 2006-10-26 | Samsung Electronics Co Ltd | 多値抵抗体メモリ素子とその製造及び動作方法 |
US7149103B2 (en) | 2003-12-30 | 2006-12-12 | Samsung Electronics Co., Ltd. | Set programming methods and write driver circuits for a phase-change memory array |
KR100706805B1 (ko) | 2006-01-27 | 2007-04-12 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조 방법 |
US7242605B2 (en) | 2003-09-25 | 2007-07-10 | Samsung Electronics Co., Ltd. | Phase-change memory device and method that maintains the resistance of a phase-change material in a reset state within a constant resistance range |
US7274586B2 (en) | 2004-03-05 | 2007-09-25 | Samsung Electronics Co., Ltd. | Method for programming phase-change memory array to set state and circuit of a phase-change memory device |
US7315469B2 (en) | 2004-05-08 | 2008-01-01 | Samsung Electronics Co., Ltd. | Control of set/reset pulse in response to peripheral temperature in PRAM device |
JP2008507151A (ja) * | 2004-07-19 | 2008-03-06 | マイクロン テクノロジー,インコーポレイテッド | 抵抗可変メモリ・ディバイスと製造方法 |
US7397681B2 (en) | 2005-03-24 | 2008-07-08 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having enhanced bit line and/or word line driving capability |
JP2008532285A (ja) * | 2005-02-23 | 2008-08-14 | マイクロン テクノロジー, インク. | SnSeベースの限定リプログラマブルセル |
US7425735B2 (en) | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
JP2008294207A (ja) * | 2007-05-24 | 2008-12-04 | Gunma Univ | メモリ素子、メモリセル、及びメモリセルアレイ |
US7462900B2 (en) | 2003-02-24 | 2008-12-09 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including nitrogen and/or silicon |
JP2009503897A (ja) * | 2005-08-02 | 2009-01-29 | マイクロン テクノロジー, インク. | 相変化メモリセル及び形成方法 |
JP2009026364A (ja) * | 2007-07-18 | 2009-02-05 | Toshiba Corp | 抵抗変化メモリ装置のデータ書き込み方法 |
WO2009050969A1 (en) * | 2007-10-17 | 2009-04-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2009530817A (ja) * | 2006-03-17 | 2009-08-27 | マイクロン テクノロジー, インク. | 低消費電力相変化メモリとその形成方法 |
US7646633B2 (en) | 2007-03-02 | 2010-01-12 | Elpida Memory, Inc. | Method for programming phase-change memory and method for reading date from the same |
US7667218B2 (en) | 2004-12-01 | 2010-02-23 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
JP2010529580A (ja) * | 2007-05-31 | 2010-08-26 | マイクロン テクノロジー, インク. | 複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法 |
US7817464B2 (en) | 2006-05-19 | 2010-10-19 | Samsung Electronics Co., Ltd. | Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same |
JP2011150774A (ja) * | 2009-11-30 | 2011-08-04 | Numonyx Bv | 多次元のメモリ状態により特徴付けられる記憶された多ビットのデータ |
US8396335B2 (en) | 2009-01-22 | 2013-03-12 | Elpida Memory, Inc. | Solid-state memory and semiconductor device |
US8487345B2 (en) | 2008-04-01 | 2013-07-16 | Kabushiki Kaisha Toshiba | Information recording and reproducing device |
US8530314B2 (en) | 2008-10-30 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Solid-state memory manufacturing method |
JP2013236079A (ja) * | 2012-05-07 | 2013-11-21 | Feng-Chia Univ | 超薄型多層構造相変化メモリ素子 |
US9129673B2 (en) | 2009-03-04 | 2015-09-08 | National Institute Of Advanced Industrial Science And Technology | Superlattice recording layer for a phase change memory |
US9153315B2 (en) | 2007-08-31 | 2015-10-06 | National Institute Of Advanced Industrial Science And Technology | Solid memory |
US9224460B2 (en) | 2007-08-31 | 2015-12-29 | National Institute Of Advanced Industrial Science And Technology | Solid memory |
KR20190062130A (ko) * | 2017-11-28 | 2019-06-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 신규의 상 변화 랜덤 액세스 메모리 디바이스 |
JP7513361B2 (ja) | 2019-12-11 | 2024-07-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ドリフトのない相変化メモリ |
-
2001
- 2001-10-22 JP JP2001324150A patent/JP4025527B2/ja not_active Expired - Fee Related
Cited By (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4824278B2 (ja) * | 2002-03-14 | 2011-11-30 | マイクロン テクノロジー, インク. | 可変抵抗材料セル及びその製造方法 |
JP2005521245A (ja) * | 2002-03-14 | 2005-07-14 | マイクロン テクノロジー インコーポレイテッド | 可変抵抗材料セルの製造方法 |
US6888745B2 (en) | 2002-12-05 | 2005-05-03 | Sharp Kabushiki Kaisha | Nonvolatile memory device |
US7425735B2 (en) | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
US7462900B2 (en) | 2003-02-24 | 2008-12-09 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including nitrogen and/or silicon |
US7704787B2 (en) | 2003-02-24 | 2010-04-27 | Samsung Electronics Co., Ltd. | Methods for fabricating phase changeable memory devices |
US7615401B2 (en) | 2003-02-24 | 2009-11-10 | Samsung Electronics Co., Ltd. | Methods of fabricating multi-layer phase-changeable memory devices |
US7943918B2 (en) | 2003-02-24 | 2011-05-17 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
JP2004274055A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 記憶素子のための貯蔵セル、ならびに相変化記憶素子及びその形成方法 |
JP2004311015A (ja) * | 2003-04-04 | 2004-11-04 | Samsung Electronics Co Ltd | 低電流高速相変化メモリ素子及びその駆動方法 |
JP2004311729A (ja) * | 2003-04-08 | 2004-11-04 | Mitsubishi Materials Corp | 電気抵抗が高い相変化記録膜 |
JP2004311728A (ja) * | 2003-04-08 | 2004-11-04 | Mitsubishi Materials Corp | 電気抵抗が高い相変化記録膜 |
US7242605B2 (en) | 2003-09-25 | 2007-07-10 | Samsung Electronics Co., Ltd. | Phase-change memory device and method that maintains the resistance of a phase-change material in a reset state within a constant resistance range |
US7149103B2 (en) | 2003-12-30 | 2006-12-12 | Samsung Electronics Co., Ltd. | Set programming methods and write driver circuits for a phase-change memory array |
US7480167B2 (en) | 2003-12-30 | 2009-01-20 | Samsung Electronics Co., Ltd. | Set programming methods and write driver circuits for a phase-change memory array |
US7274586B2 (en) | 2004-03-05 | 2007-09-25 | Samsung Electronics Co., Ltd. | Method for programming phase-change memory array to set state and circuit of a phase-change memory device |
US7315469B2 (en) | 2004-05-08 | 2008-01-01 | Samsung Electronics Co., Ltd. | Control of set/reset pulse in response to peripheral temperature in PRAM device |
JP2011258971A (ja) * | 2004-07-19 | 2011-12-22 | Micron Technology Inc | 抵抗可変メモリ・ディバイスおよび製造方法 |
JP2008507151A (ja) * | 2004-07-19 | 2008-03-06 | マイクロン テクノロジー,インコーポレイテッド | 抵抗可変メモリ・ディバイスと製造方法 |
US7667218B2 (en) | 2004-12-01 | 2010-02-23 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
US8101936B2 (en) | 2005-02-23 | 2012-01-24 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
JP2008532285A (ja) * | 2005-02-23 | 2008-08-14 | マイクロン テクノロジー, インク. | SnSeベースの限定リプログラマブルセル |
US7397681B2 (en) | 2005-03-24 | 2008-07-08 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having enhanced bit line and/or word line driving capability |
JP2006295168A (ja) * | 2005-04-06 | 2006-10-26 | Samsung Electronics Co Ltd | 多値抵抗体メモリ素子とその製造及び動作方法 |
JP2009503897A (ja) * | 2005-08-02 | 2009-01-29 | マイクロン テクノロジー, インク. | 相変化メモリセル及び形成方法 |
KR100706805B1 (ko) | 2006-01-27 | 2007-04-12 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조 방법 |
JP2009530817A (ja) * | 2006-03-17 | 2009-08-27 | マイクロン テクノロジー, インク. | 低消費電力相変化メモリとその形成方法 |
US8173988B2 (en) | 2006-03-17 | 2012-05-08 | Micron Technology, Inc. | Reduced power consumption phase change memory and methods for forming the same |
US7817464B2 (en) | 2006-05-19 | 2010-10-19 | Samsung Electronics Co., Ltd. | Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same |
US7646633B2 (en) | 2007-03-02 | 2010-01-12 | Elpida Memory, Inc. | Method for programming phase-change memory and method for reading date from the same |
JP2008294207A (ja) * | 2007-05-24 | 2008-12-04 | Gunma Univ | メモリ素子、メモリセル、及びメモリセルアレイ |
JP2010529580A (ja) * | 2007-05-31 | 2010-08-26 | マイクロン テクノロジー, インク. | 複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法 |
JP2009026364A (ja) * | 2007-07-18 | 2009-02-05 | Toshiba Corp | 抵抗変化メモリ装置のデータ書き込み方法 |
US8184470B2 (en) | 2007-07-18 | 2012-05-22 | Kabushiki Kaisha Toshiba | Resistance change memory device and programming method thereof |
US9153315B2 (en) | 2007-08-31 | 2015-10-06 | National Institute Of Advanced Industrial Science And Technology | Solid memory |
US9224460B2 (en) | 2007-08-31 | 2015-12-29 | National Institute Of Advanced Industrial Science And Technology | Solid memory |
WO2009050969A1 (en) * | 2007-10-17 | 2009-04-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8259489B2 (en) | 2007-10-17 | 2012-09-04 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device generating different write pulses to vary resistances |
US8487345B2 (en) | 2008-04-01 | 2013-07-16 | Kabushiki Kaisha Toshiba | Information recording and reproducing device |
US8530314B2 (en) | 2008-10-30 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Solid-state memory manufacturing method |
US8396335B2 (en) | 2009-01-22 | 2013-03-12 | Elpida Memory, Inc. | Solid-state memory and semiconductor device |
US9129673B2 (en) | 2009-03-04 | 2015-09-08 | National Institute Of Advanced Industrial Science And Technology | Superlattice recording layer for a phase change memory |
JP2011150774A (ja) * | 2009-11-30 | 2011-08-04 | Numonyx Bv | 多次元のメモリ状態により特徴付けられる記憶された多ビットのデータ |
JP2013236079A (ja) * | 2012-05-07 | 2013-11-21 | Feng-Chia Univ | 超薄型多層構造相変化メモリ素子 |
KR20190062130A (ko) * | 2017-11-28 | 2019-06-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 신규의 상 변화 랜덤 액세스 메모리 디바이스 |
KR102146760B1 (ko) | 2017-11-28 | 2020-08-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 신규의 상 변화 랜덤 액세스 메모리 디바이스 |
JP7513361B2 (ja) | 2019-12-11 | 2024-07-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ドリフトのない相変化メモリ |
Also Published As
Publication number | Publication date |
---|---|
JP4025527B2 (ja) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4025527B2 (ja) | メモリ、書き込み装置、読み出し装置およびその方法 | |
US6809401B2 (en) | Memory, writing apparatus, reading apparatus, writing method, and reading method | |
EP1617437B1 (en) | Phase change memory device and programming and controlling methods | |
JP4641692B2 (ja) | 相変化記憶要素をプログラミングする方法 | |
CN102082227B (zh) | 相变化材料降低重新结晶时间的方法 | |
JP5384653B2 (ja) | 不揮発性メモリの連続的なプログラミング | |
CN102754160B (zh) | 具有不同于感测放大器电路的页寄存器和存储器阵列下方的感测放大器接口的3d存储器装置 | |
KR101317808B1 (ko) | 메모리장치 및 반도체집적회로 | |
JP4958244B2 (ja) | 半導体装置 | |
US20090046495A1 (en) | Nonvolatile semiconductor memory device | |
TWI406281B (zh) | 可以電氣地寫入與抹除之記憶媒體及相關方法 | |
US8338813B2 (en) | Bit-erasing architecture for seek-scan probe (SSP) memory storage | |
US8250293B2 (en) | Data exchange in resistance changing memory for improved endurance | |
TW200839765A (en) | Information recording/reproducing device | |
TW201250687A (en) | Three dimensional memory system with column pipeline | |
JP2007149170A (ja) | 不揮発性メモリ回路及びその駆動方法 | |
US20090268505A1 (en) | Method of Operating an Integrated Circuit, and Integrated Circuit | |
US20220199159A1 (en) | Pcram analog programming by a gradual reset cooling step | |
JP4791454B2 (ja) | 電気素子およびメモリ装置 | |
CN101022120A (zh) | 用于阈值压控相变随机存取存储器的编程方法 | |
KR101317754B1 (ko) | 상 변화 메모리 장치 | |
JP2007109875A (ja) | 記憶素子,メモリ装置,半導体集積回路 | |
US20080247217A1 (en) | Integrated circuit, memory cell array, memory module, method of operating an integrated circuit, and computing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |