JP2008507151A - 抵抗可変メモリ・ディバイスと製造方法 - Google Patents
抵抗可変メモリ・ディバイスと製造方法 Download PDFInfo
- Publication number
- JP2008507151A JP2008507151A JP2007522567A JP2007522567A JP2008507151A JP 2008507151 A JP2008507151 A JP 2008507151A JP 2007522567 A JP2007522567 A JP 2007522567A JP 2007522567 A JP2007522567 A JP 2007522567A JP 2008507151 A JP2008507151 A JP 2008507151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chalcogenide
- memory device
- tin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000005387 chalcogenide glass Substances 0.000 claims abstract description 140
- 238000000034 method Methods 0.000 claims abstract description 80
- 239000011669 selenium Substances 0.000 claims description 52
- 239000000956 alloy Substances 0.000 claims description 49
- 229910045601 alloy Inorganic materials 0.000 claims description 49
- 229910052709 silver Inorganic materials 0.000 claims description 48
- 239000004332 silver Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 239000010937 tungsten Substances 0.000 claims description 22
- 229910052718 tin Inorganic materials 0.000 claims description 16
- QIHHYQWNYKOHEV-UHFFFAOYSA-N 4-tert-butyl-3-nitrobenzoic acid Chemical compound CC(C)(C)C1=CC=C(C(O)=O)C=C1[N+]([O-])=O QIHHYQWNYKOHEV-UHFFFAOYSA-N 0.000 claims description 14
- 229910052711 selenium Inorganic materials 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- MFIWAIVSOUGHLI-UHFFFAOYSA-N selenium;tin Chemical compound [Sn]=[Se] MFIWAIVSOUGHLI-UHFFFAOYSA-N 0.000 claims description 13
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 12
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 7
- 229910001887 tin oxide Inorganic materials 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 230000003750 conditioning effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910021645 metal ion Inorganic materials 0.000 claims 1
- 238000005054 agglomeration Methods 0.000 abstract description 5
- 230000002776 aggregation Effects 0.000 abstract description 5
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 209
- 239000004065 semiconductor Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- KDSXXMBJKHQCAA-UHFFFAOYSA-N disilver;selenium(2-) Chemical compound [Se-2].[Ag+].[Ag+] KDSXXMBJKHQCAA-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- -1 silver ions Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 150000001787 chalcogens Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052699 polonium Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- GNWCVDGUVZRYLC-UHFFFAOYSA-N [Se].[Ag].[Ag] Chemical compound [Se].[Ag].[Ag] GNWCVDGUVZRYLC-UHFFFAOYSA-N 0.000 description 1
- 229910052946 acanthite Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 231100001231 less toxic Toxicity 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 description 1
- 229940056910 silver sulfide Drugs 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- UQMCSSLUTFUDSN-UHFFFAOYSA-N sulfanylidenegermane Chemical compound [GeH2]=S UQMCSSLUTFUDSN-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/90—Bulk effect device making
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Glass Compositions (AREA)
Abstract
【構成】抵抗可変メモリ・ディバイスのアグロメレーション防止および温度安定性を実現する方法および装置である。一実施形態によれば，少なくとも１つの錫−カルコゲナイド層と少なくとも１つのカルコゲナイド・ガラス層とが近接した抵抗可変メモリ・ディバイスが提供される。この発明はさらに，そのようなメモリ・ディバイスの形成方法に関する。
【選択図】図１
【選択図】図１
Description
この発明は，抵抗可変材料を用いて形成されるランダム・アクセス・メモリ（ＲＡＭ）ディバイスの分野に関する。
プログラマブル導電性ランダム・アクセス・メモリ（ＰＣＲＡＭ＝Programmable Conductive Random Access Memory）素子を含む抵抗可変メモリ素子（resistance variable memory element）について，その半揮発性および不揮発性ランダム・アクセス・メモリ・ディバイスとしての適性についての研究が行われてきた。典型的なＰＣＲＡＭディバイスが米国特許第6,348,365号（Moore，Giltonら）に開示されている。
典型的なＰＣＲＡＭディバイスでは，銀などの導電性材料がカルコゲナイド・ガラス（chalcogenide glass）に混ぜられる。カルコゲナイド・ガラスの抵抗を，安定した高抵抗状態および低抵抗状態にプログラムすることが可能である。プログラムされていないＰＣＲＡＭディバイスは，一般に高抵抗状態にある。書き込み動作では，カルコゲナイド・ガラスの両端に電圧電位を印加し，導電経路を形成することによって，ＰＣＲＡＭディバイスが低抵抗状態にプログラムされる。そのＰＣＲＡＭディバイスを読み出すには，プログラムするのに必要な電圧より低い電圧パルスを印加し，メモリ・ディバイスの両端の抵抗の高い，低いを検知して，オン状態，オフ状態を特定する。
ＰＣＲＡＭディバイスのプログラムされた低抵抗状態は，電圧電位を除去してから，ある不確定な期間（一般には，数時間から数週間の範囲）にわたってそのまま維持することが可能であるが，なんらかのリフレッシュを行うことが有用である。ＰＣＲＡＭディバイスをその高抵抗状態に戻すには，ディバイスを低抵抗状態に書き込むときに用いたのとほぼ同じ大きさの逆電圧電位を印加する。この場合も，この高抵抗状態は，電圧電位が除去された後，半揮発性または不揮発性の形で維持される。したがって，そのようなディバイスは，別々の２つの論理状態（すなわち，少なくとも１ビットのデータ）を定義することが可能な，少なくとも２つの抵抗状態を有する抵抗可変メモリとして動作することが可能である。
一例示的ＰＣＲＡＭディバイスは，セレン化ゲルマニウム（germanium selenide）（すなわち，GexSe100-x）カルコゲナイド・ガラス（chalcogenide glass）を主要素（バックボーン：backbone）として用いる。先行技術では，セレン化ゲルマニウム・ガラスには銀（Ag）およびセレン化銀（silver selenide）（Ag2+/-xSe）を混入させる。
本願発明者のこれまでの研究対象は，銀−金属層およびカルコゲナイド・ガラス層と組み合わせたセレン化銀または硫化銀（silver sulfide）の層として，銀−カルコゲナイド（silver-chalcogenide）材料を混入させたＰＣＲＡＭディバイスであった。先行技術のメモリ・ディバイスの銀−カルコゲナイド材料は，銀イオンがその中に入っていく，カルコゲナイド・ガラス層を通る導電チャネルの形成を促進するのに好適であるが，銀の使用には不利な点があるので，他の非銀ベース（non-silver-based）のカルコゲナイド材料が望ましい場合がある。たとえば，銀含有化合物／合金（silver-containing compounds／alloys）（Ag2Seなど）の使用は，ＰＣＲＡＭディバイスの階層化（layering）におけるアグロメレーション（agglomeration）の問題につながる可能性があり，銀カルコゲナイド・ベースのディバイスは，（たとえば，２６０℃以上にもなる）高い処理温度に耐えることができない。錫（Sn）は，GexSe100-x内の熱移動度が銀より低く，錫−カルコゲナイド（tin-chalcogenide）は，銀−カルコゲナイドより毒性が少ない。
SnSe（セレン化錫）（tin selenide）の薄膜を横切って電圧電位を印加した状態で，その薄膜をスイッチング・ディバイスとして使用する研究が行われてきた。その結果，580ÅのSnSe膜が，Snリッチ（Sn-rich）材料（たとえば，デンドライト（dendrite））を形成して５〜１５Ｖの電位を印加すると，高抵抗状態（ＭΩ単位で測定可能）と低抵抗状態（ｋΩ単位で測定可能）との間の不揮発性スイッチング（non-volatile swiching）を示すことがわかっている。さらに，カルコゲナイド・ガラスであるGexSe100-xガラスにSnを加え，カルコゲナイド・ガラスを横切って十分高い電位（たとえば，＞４０Ｖ）を印加するとメモリ・スイッチングが行われることが分っている。しかしながら，そのようなスイッチング電位は高すぎ，実現可能なメモリ・ディバイスとして実用的ではない。
この発明は，抵抗可変メモリ・ディバイスおよび抵抗可変メモリ・ディバイスの形成方法を提供する。
一例示的実施形態では，この発明は，第１のカルコゲナイド・ガラス層と，それに近接した少なくとも１層の錫−カルコゲナイド（tin-chalcogenide）層（たとえば，Sn1+/-xSe（ここで，ｘは約１と約０との間））とを備えるスタック（stack）を有するメモリ・ディバイスを提供する。第１のカルコゲナイド・ガラス層と錫−カルコゲナイド層とを備えた層のスタック（stack of layers）は，２つの導電層または電極の間に形成される。この発明の他の例示的実施形態では，同様のメモリ・ディバイス・スタックが，複数のカルコゲナイド・ガラス層と，任意選択の金属層（optional metal layer）とを含むことが可能である。この発明は，温度許容度（temperature tolerance）が改善されたＰＣＲＡＭディバイスの構造と，そのようなディバイスの形成方法とを提供する。
添付図面と関連した以下の詳細な説明から，この発明の前述のならびに他の特徴および利点がよりよく理解されるであろう。
以下の詳細な説明では，この発明の各種の具体的な実施形態を参照する。それらの実施形態は，当業者であればこの発明を実施することができるように，十分に詳しく説明される。他の実施形態を用いることも可能であること，ならびに，この発明の趣旨または範囲から逸脱することなく，様々な構造的，論理的および電気的変更を施すことが可能であることを理解されたい。
以下の説明で用いる「基板（substrate）」という用語は，露出した基板面を有する半導体基板を含む（しかし，これには限定されない）任意の支持構造物（supporting structure）を含むことが可能である。半導体基板は，シリコン・オン・インシュレータ（ＳＯＩ（＝silicon-on-insulator）），シリコン・オン・サファイア（ＳＯＳ（＝silicon-on-sapphire）），ドープおよび非ドープ（doped and undoped）半導体，基礎半導体土台（base semiconductor foundation）に支持されたシリコンのエピタキシャル層，および他の半導体構造物を含むことを理解されたい。以下の説明において半導体基板またはウェハを参照した際には，基礎半導体または土台の中または上に領域（region）または接合（junction）を形成するために，その前のプロセス・ステップ（previous process steps）を利用している場合がある。基板は，半導体ベース（semiconductor-based）である必要はなく，集積回路を支持するのに好適な任意の支持構造物であってよく，そのような支持構造物として，金属（metal），合金（alloy），ガラス，ポリマー，セラミックおよび他の任意の当該技術分野において周知である支持材料があるが，これらに限定されない。
「銀（silver）」という用語は，元素の銀だけを含むのではなく，他の微量金属（trace metal）を含有する銀，または半導体業界において周知である他の金属との様々な合金状態にある銀も含む（そのような銀合金が導電性があり，かつ銀の物理的および電気的特性が不変のままである限りにおいて）ことを意図したものである。
「錫（tin）」という用語は，元素の錫だけを含むのではなく，他の微量金属を含有する錫，または半導体業界において周知である他の金属との様々な合金状態にある錫も含む（そのような錫合金が導電性があり，かつ錫の物理的および電気的特性が不変のままである限りにおいて）ことを意図したものである。
「錫−カルコゲナイド（tin-chalcogenide）」という用語は，錫（tin）とカルコゲン（chalcogen）（たとえば，硫黄（Ｓ），セレン（Se），テルル（Te），ポロニウム（Po）および酸素（Ｏ））の様々な合金（alloy），化合物（compound）および混合物（mixture）を含むことを意図したものであり，錫がわずかに過剰または不足しているいくつかの種（species）を含む。たとえば，錫−カルコゲナイドの種であるセレン化錫（tin selenide）は，一般式Sn1+/-xSeで表される。この発明のディバイスは，SnとSeの特定の化学量論比（stoichiometric ratio）によって限定されるものではないが，典型的には，Sn1+/-xSe種を含む（ｘの範囲は約１と約０との間）。
「カルコゲナイド・ガラス（chalcogenide glass）」という用語は，周期表のVIA族（第１６族）の元素の少なくとも１つを有するガラスを含むことを意図したものである。VIA族の元素（たとえば，Ｏ，Ｓ，Se，Te，およびPo）は，カルコゲン（chalcogen）とも呼ばれる。
以下，各図面を参照しながらこの発明を説明する。各図面は，例示的実施形態を示したものであり，図面全体を通して同じ参照符号は，同じ特徴を示している。図１は，この発明に従って構築された例示的実施形態であるメモリ・ディバイス１００を示している。図１に示したディバイス１００は基板１０によって支持されている。基板１０のすぐ上でなくてもよいが，基板１０の上には導電性アドレス線１２があり，導電性アドレス線１２は，図示されたディバイス１００と，図示されたディバイス１００がその一部であるメモリ・アレイの一部である他の複数の同様なディバイスとの相互接続として機能する。基板１０とアドレス線１２との間に任意選択の絶縁層（図示せず）を組み込むことが可能であり，基板１０が半導体ベースのものであれば，その絶縁層を組み込むことが好ましい場合がある。導電性アドレス線１２は，相互接続線を提供するのに有効であることが当該技術分野において周知である任意の材料であってよく，そのような材料として，ドープされたポリシリコン，銀（Ag），金（Au），銅（Cu），タングステン（Ｗ），ニッケル（Ni），アルミニウム（Al），白金（Pt），チタン（Ti），その他の材料などがある。アドレス線１２の上には，第１の電極１６があり，第１の電極１６は，やはりアドレス線１２の上にある絶縁層１４の中でその範囲が定められる。この電極１６はカルコゲナイド・ガラスに移動しない任意の導電性材料でよいが，タングステン（Ｗ）であることが好ましい。絶縁層１４は，銀イオンを移動させないものでなければならず，絶縁性窒化物（窒化シリコン（Si3N4）など），低誘電率材料，絶縁ガラスまたは絶縁ポリマーであってよいが，そのような材料に限定されない。
メモリ素子，すなわち情報を記憶するメモリ・ディバイス１００の一部分が第１の電極１６の上に形成される。図１に示した実施形態では，カルコゲナイド・ガラス，好ましくはセレン化ゲルマニウム（GexSe100-x）の層１８が，第１の電極１６の上に設けられる。セレン化ゲルマニウムの化学量論的組成は，約Ge20Se80から約Ge43Se57の範囲であることが好ましく，約Ge40Se60であることが最も好ましい。カルコゲナイド・ガラス層１８の厚さは，約１００Åから約１０００Åであることが好ましく，約３００Åであることが最も好ましい。層１８は，ガラスの単一層である必要はなく，化学量論的組成が同じか，または異なるカルコゲナイド・ガラスの複数の副層（sub-layers）から構成してもよい。このカルコゲナイド・ガラス層１８は，下層の電極１６と電気的に接触している。
カルコゲナイド・ガラス層１８の上には，錫−カルコゲナイド，好ましくはセレン化錫（Sn1+/-xSe，ここでｘの範囲は約１から約０の間である）の層２０がある。ここでのセレンを他のカルコゲナイド材料（硫黄，酸素，テルルなど）に置き換えることも可能である。錫−カルコゲナイド層２０の厚さは約５００Åであることが好ましいが，その厚さはある程度は下層のカルコゲナイド・ガラス層１８の厚さに依存する。錫−カルコゲナイド層２０と下層のカルコゲナイド・ガラス層１８の厚さの比は，約５：１から約１：１の間になければならず，約2.5：１がより好ましい。
図１をさらに参照すると，錫−カルコゲナイド層２０の上に金属層２２が設けられ，その金属としては銀（Ag）が好ましい。この金属層２２の厚さは約５００Åでなければならない。この銀（または他の金属）の層２２はメモリ・ディバイスのスイッチング動作を助ける。金属層２２の上には第２の電極２４がある。第２の電極２４は，第１の電極１６と同じ材料から作られることが可能であるが，そうである必要はない。図１に示した例示的実施形態では，第２の電極２４はタングステン（Ｗ）であることが好ましい。このディバイスは絶縁層２６によって絶縁することができる。
この発明の実施形態に従って構築されたディバイス，特にカルコゲナイド・ガラス層（たとえば，層１８）に近接して配置されたセレン化錫層（たとえば，層２０）を有するディバイスは，改善された温度許容度（temperature tolerance）を示す。
図１に示した実施形態によれば，完成したメモリ・ディバイス１００において，錫−カルコゲナイド層２０はセレン化錫の供給源となり，このセレン化錫は，メモリ・ディバイス１００を形成した後のコンディショニング・ステップにおいて，カルコゲナイド・ガラス層１８に混入される。具体的には，コンディショニング・ステップは，ディバイス１００のメモリ素子構造物の両端に電位を印加することを含み，それによって錫−カルコゲナイド層２０のセレン化錫がカルコゲナイド・ガラス層１８に混入するようにし，これによってカルコゲナイド・ガラス層１８を貫通する導電チャネルが形成される。その後のプログラミングにおいて，導電チャネルに入るかまたはその導電チャネルから出るという銀イオンの移動が導電路を形成し，これによってメモリ・ディバイス１００の両端に検出可能な抵抗可変が起こる。
ＰＣＲＡＭディバイスでは，図示した錫−カルコゲナイド層２０の代わりに，セレン化銀などの銀−カルコゲナイドが用いられてきた。比較的厚い銀の層が（電極または金属層として）セレン化銀の上に直接スパッタリングされると，銀とセレン化銀との境界面において銀のアグロメレーション（agglomeration）が典型的に発生することがわかっていた。メモリ・ディバイスの製造過程において，そのようなアグロメレーションが次のプロセスにおいて問題を起こす可能性がある。そのような部分に銀−カルコゲナイド層の代わりに錫−カルコゲナイド層２０を用いると，銀のアグロメレーションが防止され，かつ導電チャネルの形成に関しては，先行技術において銀−カルコゲナイドを用いた場合と少なくとも同等の効果が得られる。
さらに，この発明のこの実施形態および他の実施形態において，層２０のような錫−カルコゲナイド層を用いると，結果として得られるディバイス１００の温度安定性が向上する。たとえば，この発明に従って錫−カルコゲナイド層を組み込んだディバイスは，プロセス時に２６０℃のアニール温度に５分間耐えることが可能である。銀−カルコゲナイド層を利用するＰＣＲＡＭディバイスはこの温度ステップに耐えることができない。
図２は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０１を示している。メモリ・ディバイス１０１は，図１のメモリ・ディバイス１００との類似点を多く有し，同じ参照符号で示された層は，図１に示された実施形態に関して説明されたものと同じ材料で，同じ厚さであることが好ましい。ディバイス１００とディバイス１０１との主な相違点は，任意選択（optional）の第２のカルコゲナイド・ガラス層１８ａおよび任意選択の第３のカルコゲナイド・ガラス層１８ｂがディバイス１０１に追加されることである。
任意選択の第２のカルコゲナイド・ガラス層１８ａは，錫−カルコゲナイド層２０の上に形成され，Ge40Se60であることが好ましく，厚さが約１５０Åであることが好ましい。この任意選択の第２のカルコゲナイド・ガラス層１８ａの上に金属層２２があり，金属層２２は銀（Ag）であることが好ましく，厚さは約５００Åであることが好ましい。金属層２２の上に任意選択の第３のカルコゲナイド・ガラス層１８ｂがあり，第３のカルコゲナイド・ガラス層１８ｂはGe40Se60であることが好ましく，厚さは約１００Åであることが好ましい。任意選択の第３のカルコゲナイド・ガラス層１８ｂは，次の電極形成のための密着層（adhesion layer）を提供する。図１の層１８の場合と同様に，層１８ａおよび１８ｂは必ずしも単一層である必要はなく，複数の副層から構成されてもよい。さらに，任意選択の第２および第３のカルコゲナイド層１８ａおよび１８ｂは，第１のカルコゲナイド・ガラス層１８と異なるカルコゲナイド・ガラスであってもよく，互いに異なるカルコゲナイド・ガラスであってもよい。この用途に有用と考えられる他のカルコゲナイド・ガラスとして，硫化ゲルマニウム（GeS）や，ゲルマニウム（Ge），銀（Ag）およびセレン（Se）の組み合わせがあるが，これらに限定されるものではない。
任意選択の第３のカルコゲナイド・ガラス層１８ｂの上には第２の電極２４があり，第２の電極２４は，前に挙げた実施形態に関して前述したようにスタックに移動してメモリ動作を変えてしまう材料（たとえば，CuまたはAg）を除く，任意の導電性材料でよい。第２の電極２４はタングステン（Ｗ）であることが好ましい。
前述の実施形態はこの発明の例示的実施形態であるが，図３〜１０に示した他の例示的実施形態も使用可能である。図３に示した例示的実施形態では（図面間で同じ参照符号は同じ特徴を示す），メモリ・ディバイス１０２は，アドレス線１２とは独立の第１の電極１６を組み込んでいない。メモリ・ディバイス１０２は，組み合わされたアドレス線および電極構造物１２／１６を利用しており，それによって，図１〜２に示された実施形態より，多少シンプルな設計と，多少ステップ数が少ない製造とが可能である。アドレス線および電極構造物１２／１６は，第１の電極１６に関して前述した材料と同じ材料であってよい。
図４は，主として第２の電極２４の位置によって範囲が定まる（規定される）メモリ・ディバイス１０３を示している。メモリ素子の下部の層，すなわち，カルコゲナイド・ガラス層１８，錫−カルコゲナイド層２０および金属層２２は，組み合わされたアドレス線および電極構造物１２／１６ならびに基板１０の上に形成されたブランケット層（blanket layers）である。これに代えて，図１に示したメモリ・ディバイス１００の場合と同様に，下層アドレス線１２とは独立の第１の電極１６を用いることが可能である。第２の電極２４の位置によって，コンディショニング・ステップにおいて導電チャネルを形成する位置，およびメモリ・ディバイス１０３の動作時における導電路の位置が定まる（規定される）。すなわち，第２の電極２４の位置がメモリ・ディバイス１０３の位置を規定する。
図５に示した例示的実施形態では（図面間で同じ参照符号は同じ特徴を示す），メモリ素子は，アドレス線および電極構造物１２／１６の上の絶縁層１４の中に形成されたバイア（路）（via）２８内に作製される。メモリ素子の各層，すなわち，カルコゲナイド・ガラス層１８，錫−カルコゲナイド層２０および金属層２２，ならびに第２の電極２４は，絶縁層１４および基板１０の上の，アドレス線および電極構造物１２／１６の上のバイア２８の中に適合するように堆積される。層１８，２０，２２および２４は，バイア２８の上にパターン形成されてスタックの範囲を定め（規定され），エッチングされることにより完全なメモリ・ディバイス１０４が形成される。これに代えて，下層アドレス線１２とは独立の第１の電極１６を用いることも可能である。さらなる代替として，この独立した電極を，カルコゲナイド・ガラス層１８を形成する前にバイア２８の中に形成することも可能である。
図６は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０５を示している。メモリ・ディバイス１０５は，図１のメモリ・ディバイス１００との類似点を多く有し，同一の参照符号で示された層は，図１に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。ディバイス１０５は基板１０によって支持され，アドレス線１２の上にある。ディバイス１０５は，第１の電極１６を有し，第１の電極１６の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。この例示的実施形態では，第２の電極２４は，錫−カルコゲナイド層２０の上に位置し，セルを低導電率から高導電率（高抵抗から低抵抗）にスイッチングするために利用可能な金属（銀など）を含む。
図７は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０６を示している。メモリ・ディバイス１０６は，図１のメモリ・ディバイス１００および図２のメモリ・ディバイス１０１との類似点を多く有し，同一の参照符号で示された層は，図１および２に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図７のディバイス１０６は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０６は，第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。金属層２２（銀が好ましい）が錫−カルコゲナイド層２０の上に位置する。金属層２２の上に第２のカルコゲナイド・ガラス層１８ａが位置する。これは第１のカルコゲナイド・ガラス層１８と同じ材料であってよい。第２のカルコゲナイド・ガラス層１８ａの上には第２の電極２４がある。
図８は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０７を示している。メモリ・ディバイス１０７は，図１のメモリ・ディバイス１００との類似点を多く有し，同一の参照符号で示された層は，図１に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図８のディバイス１０７は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０７は，第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。錫−カルコゲナイド層２０の上に合金制御層（alloy-control layer）２１があり，合金制御層２１はセレン（Se）または酸化錫（SnO）であることが好ましい。合金制御層２１の厚さは約１００Åから約３００Åであり，約１００Åであることが好ましい。金属層２２（銀が好ましい）が合金制御層２１の上に位置する。金属層２２の上には第２の電極２４がある。合金制御層２１を（錫−カルコゲナイド層２０の上または下に）追加することによって，ＰＣＲＡＭセルの電気的性能が向上する。
ＰＣＲＡＭスタック内の錫が過剰であると，ＰＣＲＡＭセルのスイッチングが妨げられる可能性がある。これは，少なくともいくぶんかは，Agがスイッチングに関与することを妨げるAg／Sn合金が形成されるためである。過剰Sn（またはSn2+もしくはSn4+）が形成されてディバイス性能が損なわれるのを避けるために，ＰＣＲＡＭスタックを，SeまたはSnOの合金制御層２１をもって，異なる２つの場所，すなわち錫−カルコゲナイド層２０の上と錫−カルコゲナイド層２０の下に形成することが可能である。これらは，いずれの場合も，良好な電気的スイッチングを示す。しかしながら，最良のスイッチングが見られるのは，図８に示すように，好ましいSnSeの錫−カルコゲナイド層２０がカルコゲナイド・ガラス層１８と直接接触し，合金制御層２１が錫−カルコゲナイド層２０の上にあるディバイスにおいてである。
スイッチング時に（好ましい錫−カルコゲナイド層２０のSeがカルコゲナイド・ガラス層１８構造物に移動して導電路を形成したときに）Sn（またはSn2+もしくはSn4+）が解放されると，合金制御層２１の過剰SeまたはSnOが，そのSnと相互作用して，SnがAgと合金を形成すること，またはSnがカルコゲナイド・ガラス層１８に移動することを妨げると考えられている。
性能向上には，データ保持および場合によってサイクリング，ならびにオフ状態のリード・ディスターブ（read disturb）の低減が含まれる。リード・ディスターブとは，ディバイスがオフ状態にプログラムされているときに，読み出しを複数回行うとディバイスがオンになる傾向のことである。
図９は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０８を示している。メモリ・ディバイス１０８は，図１のメモリ・ディバイス１００，図２のメモリ・ディバイス１０１および図８のメモリ・ディバイス１０７と多くの類似点を有し，同じ参照符号で示された層は，図１，２および８に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図９のディバイス１０８は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０８は，第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。錫−カルコゲナイド層２０の上に合金制御層２１が設けられる。合金制御層２１の上に第２のカルコゲナイド・ガラス層１８ａが位置し，これは第１のカルコゲナイド・ガラス層１８と同じ材料であってよい。金属層２２（銀が好ましい）が，第２のカルコゲナイド・ガラス層１８ａの上に位置する。金属層２２の上には，第３のカルコゲナイド・ガラス層１８ｂがあり，これは最初の２つのカルコゲナイド・ガラス層１８および１８ｂと同じ材料であってよい。第３のカルコゲナイド・ガラス層１８ｂの上には，第２の電極２４がある。
図１０は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０９を示している。メモリ・ディバイス１０９は，図１のメモリ・ディバイス１００，図２のメモリ・ディバイス１０１，図８のメモリ・ディバイス１０７および図９のメモリ・ディバイス１０８と多くの類似点を有し，同じ参照符号で示された層は，図１，２，８および９に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図１０のディバイス１０９は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０８は第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有する。カルコゲナイド・ガラス層１８の上に合金制御層２１が設けられる。合金制御層２１の上に錫−カルコゲナイド層２０がある。錫−カルコゲナイド層２０の上に，第２のカルコゲナイド・ガラス層１８ａが位置し，これは第１のカルコゲナイド・ガラス層１８と同じ材料であってよい。金属層２２（銀が好ましい）が，第２のカルコゲナイド・ガラス層１８ａの上に位置する。金属層２２の上には，第３のカルコゲナイド・ガラス層１８ｂがあり，これは最初の２つのカルコゲナイド・ガラス層１８および１８ｂと同じ材料であってよい。第３のカルコゲナイド・ガラス層１８ｂの上には第２の電極２４がある。
図１１〜１４は，図１に示したメモリ・ディバイス１００の作製時のウェハの断面図である。図１１〜１４に示したプロセス・ステップは図１のメモリ・ディバイス１００に最も具体的に言及しているが，説明される方法および手法は，メモリ・ディバイス１０１〜１０９の作製にも使用可能であり，このことは，当業者であれば本明細書を読むことにより理解されよう。
図１１に示すように，基板１０が用意される。前述のように，基板１０は半導体ベースの材料，または他の当該技術分野において周知である支持構造物として有効な材料であってよい。必要に応じて，基板１０の上に任意選択の絶縁層（図示せず）を形成することが可能であり，任意選択の絶縁層は，窒化シリコンまたは他の当該技術分野において用いられる絶縁材料であってよい。基板１０（または必要に応じて，任意選択の絶縁層）の上に，導電性アドレス線１２が形成される。これは，導電材料（たとえば，ドープされたポリシリコン，アルミニウム，白金，銀，金，ニッケルなどがあるが，タングステンが好ましい）を堆積させ，（たとえば，フォトリソグラフィ手法によって）１つまたは複数の導電線をパターンニングし，エッチングによりアドレス線１２を規定することによって行われる。導電材料の堆積は，当該技術分野で周知である任意の手法（たとえば，スパッタリング，化学気相成長，プラズマ化学気相成長，蒸着，プレーティングなど）によって行うことが可能である。
さらに図１１を参照すると，アドレス線１２の上に絶縁層１４が形成される。この層１４は，窒化シリコン，低誘電率材料，または他の多くの当該技術分野において周知である，銀イオンを移動させない絶縁物であってよく，当該技術分野において周知である任意の方法によって堆積可能である。絶縁層内に開口部１４ａが，たとえばフォトリソグラフィ手法およびエッチング手法によって作られ，それによって，下層アドレス線１２の一部が露出する。絶縁層１４の上，開口部１４ａ内およびアドレス線１２の上に，導電性材料（タングステン（Ｗ）が好ましい）が形成される。次に，化学機械研磨ステップを利用して，絶縁層１４の上から導電性材料を除去し，アドレス線１２の上に導電性材料を第１の電極１６として残し，ウェハを平坦化することが可能である。
図１２は，プロセスの後続段階における図１１のウェハの断面図である。メモリ・ディバイス１００（図１）を構成する一連の各層が，ウェハの上にブランケット堆積している。第１の電極１６および絶縁層１４の上に，カルコゲナイド・ガラス層１８が，好ましい厚さ（約３００Å）で形成される。カルコゲナイド・ガラス層１８は，Ge40Se60であることが好ましい。このカルコゲナイド・ガラス層１８の堆積は，四水素化ゲルマニウム（GeH4）ガスおよび二水素化セレン（SeH2）ガスを用いる蒸発手法または化学気相成長法など，任意の好適な方法によって達成可能である。しかしながら，好ましい手法は，所望の化学量論的組成を有するセレン化ゲルマニウム・ターゲットからのスパッタリング，または適切な比率のゲルマニウムおよびセレンの同時スパッタリングを利用する手法である。
さらに図１２を参照すると，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０が形成される。錫−カルコゲナイド層２０は，セレン化錫（Sn1+/-xSe，ｘの範囲は約１と約０の間）であることが好ましい。物理気相堆積法，化学気相堆積法，同時蒸着法，スパッタリング，または他の当該技術分野において既知である手法を用いて，層２０を，好ましい厚さ（約５００Å）まで堆積させることが可能である。この場合も，層２０の厚さは，ある程度は層１８の厚さに基づいて選択され，錫−カルコゲナイド層２０とその下のカルコゲナイド・ガラス層１８との厚さの比は，約５：１から約１：１であることが好ましく，約2.5：１であることがより好ましい。図１１〜１４に関連して説明したプロセス・ステップを，図２〜１０に示した実施形態に従うディバイスの形成に適合させることが可能なので，ディバイス１０７〜１０９において示した合金制御層２１を，錫−カルコゲナイド層２０のいずれかの側に近接させて形成することが可能であることに注目されたい。
さらに図１２を参照すると，錫−カルコゲナイド層２０の上に金属層２２が形成される。金属層２２は銀（Ag）であるか，少なくとも銀を含むことが好ましく，好ましい厚さ，約３００Åで形成される。金属層２２は，当該技術分野において周知である任意の手法で堆積させることが可能である。
さらに図１２を参照すると，金属層２２の上に，導電性材料を第２の電極２４として堆積する。この場合も，この導電性材料は導電性電極として好適な任意の材料であってよいが，タングステンであることが好ましい。しかしながら，他の材料（たとえば，窒化チタンまたはタンタルなど）を用いることも可能である。
次に図１３を参照すると，フォトレジスト層３０を一番上の電極２４の層の上に堆積し，マスキングおよびパターンニングし，メモリ・ディバイス１００のスタックの範囲を規定する。ここでメモリ・ディバイス１００は，メモリ・アレイの中の複数の同様なメモリ・ディバイスのうちの１つにすぎない。エッチング・ステップによって，層１８，２０，２２および２４の部分が除去される。このとき絶縁層１４がエッチングストップとして用いられ，図１３に示すようなスタックが残る。次に，フォトレジスト３０が除去され，図１４に示すように，実質的に完全なメモリ・ディバイス１００が残る。ディバイス１００の上に絶縁層２６を形成して，図１に示したような構造物を実現することが可能である。この絶縁ステップに続いて，当該技術分野において周知であるように，メモリ・ディバイス１００がその一部である集積回路の他の回路（たとえば，論理回路，センス増幅器など）との接続が形成される。
コンディショニング・ステップでは，所与の継続時間および大きさの電圧パルスを印加して，錫−カルコゲナイド層２０の材料をカルコゲナイド・ガラス層１８に混入させて，カルコゲナイド・ガラス層１８内に導電チャネルを形成する。この導電チャネルは，メモリ・ディバイス１００の動作中に導電路をサポートする。
前述の各実施形態は，この発明による可能な抵抗可変メモリ・ディバイス構造物（たとえば，ＰＣＲＡＭ）（それはメモリ・アレイの一部になりうる）のほんのいくつかの形成に言及したものである。しかしながら，この発明は，この発明の趣旨の範囲内で，メモリ・アレイとして作製可能であり，メモリ素子アクセス回路との動作が可能な他のメモリ構造物の形成も想定していることを理解されたい。
図１５は，この発明に従って製造された抵抗可変メモリ・ディバイス（たとえば，ディバイス１００〜１０９）を採用するメモリ回路４４８（たとえば，ＰＣＲＡＭディバイス）を含む典型的なプロセッサ・システム４００を示している。コンピュータ・システムのようなプロセッサ・システムは，一般に，中央処理装置（ＣＰＵ）４４４（たとえば，マイクロプロセッサ，ディジタル信号プロセッサまたは他のプログラム可能なディジタル論理ディバイス）を備え，ＣＰＵ４４４は，バス４５２経由で入出力（I/O）ディバイス４４６と通信する。メモリ回路４４８は，典型的にはメモリコントローラを通してバス４５２を経由しＣＰＵ４４４と通信する。
コンピュータ・システムの場合，プロセッサ・システムは，フロッピー・ディスク・ドライブ４５４やコンパクト・ディスク（ＣＤ）ＲＯＭドライブ４５６のような周辺装置を含むことが可能であり，これらの周辺装置もバス４５２経由でＣＰＵ４４４と通信する。メモリ回路４４８は，１つまたは複数の抵抗可変メモリ・ディバイス（たとえば，ディバイス１００）を含む集積回路として構築されることが好ましい。必要に応じて，メモリ回路４４８とプロセッサ（たとえば，ＣＰＵ４４４）とを単一の集積回路の形で組み合わせることが可能である。
図１６ａ〜１７ｂは，図２に示した例示的実施形態による構造を有する実際のディバイスを用いた実験から得られた結果に関するグラフである。テストしたディバイスは，一番下にタングステン電極（たとえば，層１６）を有し，一番下の電極の上にGe40Se60の第１の３００Å層（たとえば，層１８）を有し，そのGe40Se60層の上にSnSeの５００Å層（たとえば，層２０）を有し，そのSnSｅ層の上にGe40Se60の第２の１５０Å層（たとえば，層１８ａ）を有し，その第２のGe40Se60層の上に銀（Ag）の５００Å層（たとえば，層２２）を有し，その銀の層の上にGe40Se60の第３の１００Å層（たとえば，層１８ｂ）を有し，一番上にタングステン電極（たとえば，層２４）を有する。これらのディバイスに対する実験を，電気的プロービングを用いて各ディバイスを動作させて実施した。第１のプローブを一番上の電極（たとえば，層２４）に配置し，第２のプローブを一番下の電極（たとえば，層１６）に配置した。そして，２つのプローブの間に電位を印加した。これらのテストしたディバイスには，これまでのＰＣＲＡＭディバイスに対して温度特性の改善が見られた。たとえば，プロセスが２６０℃の温度で５分間のアニールを含む場合，アレイは，その動作するメモリ・ディバイスにおいて少なくとも９０％の歩留りを示した。９０％の歩留まりは，測定した全数のうちの動作するディバイスの割合を意味する。測定した１００個ごとのディバイスのうち，約９０個がアニールなしで室温で動作するメモリ・ディバイスであり，２６０℃のアニールの後では，１００個のうち約９０個が動作した。したがって，統計的には，アニールの後でも，動作するディバイスの総数は変わらない。
図１６ａおよび１６ｂのグラフは，ＤＣ電圧掃引に応答してディバイスがスイッチングする様子を示している。図１６ａは，ＤＣスイッチングのＩ−Ｖ（電流対電圧）トレースである。この図によれば，テストしたディバイスは，書き込み電圧掃引中に約０．２Ｖで低導電率状態から高導電率状態に切り替わっている。図１６ｂに示したＤＣスイッチングのＩ−Ｖトレースでは，ＤＣ電圧掃引中に，３μＡ未満の電流を用いた場合に，約−０．５Ｖでディバイスが消去されるか，または高導電率状態から低導電率状態に切り替わっている。
図１７ａのグラフは，時間に対する連続波のディバイス応答電圧のトレースであり，テストしたディバイスが，ディバイスの両端の連続波信号に対して応答する様子を示している。正電圧側では，ディバイスは低抵抗状態にプログラムされ，入力信号に「追従」する。負電圧側では，ディバイスは，消去されるか，またはプログラムされて高抵抗状態になるまでは，入力信号に「追従」する。図１７ｂは，入力電圧とメモリ・ディバイスの両端電圧との関係のグラフである。図に示すように，この例における「しきい値電圧」は，ディバイスが高導電率状態に切り替わる約0.4Ｖと，ディバイスが低導電率状態に切り替わる約−0.3Ｖである。
ここまでの記載および図面は，この発明の特徴および利点を実現する例示的実施形態の説明に過ぎないと考えていただきたい。この発明の趣旨および範囲から逸脱することなく，特定のプロセス条件および構造物に対する修正や置換を行うことが可能である。したがって，この発明は，先述の記載および図面によって限定されると見られるべきではなく，添付の特許請求項の範囲によってのみ限定される。
Claims (109)
- 第１の電極と，
第２の電極と，
前記第１の電極と前記第２の電極との間のカルコゲナイド・ガラス層と，
前記カルコゲナイド・ガラス層と前記第２の電極との間の錫−カルコゲナイド層と
を備える抵抗可変メモリ・ディバイス。 - 前記錫−カルコゲナイド層と前記第２の電極との間に金属含有層をさらに備える，請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記金属含有層と前記第２の電極との間に第２のカルコゲナイド・ガラス層をさらに備える，請求項２に記載の抵抗可変メモリ・ディバイス。
- 前記金属含有層が銀を含む請求項２に記載の抵抗可変メモリ・ディバイス。
- 前記第１の電極がタングステンを含む請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記第２の電極が，前記錫−カルコゲナイド層の上にあり，かつ銀を含む，請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記カルコゲナイド・ガラス層がセレン化ゲルマニウムを含む請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記セレン化ゲルマニウムがGe40Se60を含む請求項７に記載の抵抗可変メモリ・ディバイス。
- 前記錫−カルコゲナイド層がセレン化錫を含む請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記第２の電極がタングステンを含む請求項１に記載の抵抗可変メモリ・ディバイス。
- 合金制御層をさらに備える請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層がセレンを含む請求項１１に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層が酸化錫を含む請求項１１に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層が前記錫−カルコゲナイド層の上にある請求項１１に記載の抵抗可変メモリ・ディバイス。
- 前記錫−カルコゲナイド層と前記第２の電極との間の第２のカルコゲナイド・ガラス層と，
前記第２のカルコゲナイド・ガラス層と前記第２の電極との間の金属含有層と，
前記金属含有層と前記第２の電極との間の第３のカルコゲナイド・ガラス層と
をさらに備える請求項１に記載の抵抗可変メモリ・ディバイス。 - 前記カルコゲナイド・ガラス層，前記第２のカルコゲナイド・ガラス層および前記第３のカルコゲナイド・ガラス層がGe40Se60を含み，前記金属含有層が銀を含む，請求項１５に記載の抵抗可変メモリ・ディバイス。
- 前記第１の電極がタングステンを含み，前記第２の電極がタングステンを含む，請求項１６に記載の抵抗可変メモリ・ディバイス。
- 約２６０℃で約５分間のアニールに耐え，その後にメモリ・ディバイスとして動作することが可能な，請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記カルコゲナイド・ガラス層および前記錫−カルコゲナイド層がバイア内に設けられる，請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記第２の電極が前記メモリ・ディバイスの基板上の位置を定める請求項１に記載の抵抗可変メモリ・ディバイス。
- ＰＣＲＡＭディバイスである請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記カルコゲナイド・ガラス層が導電チャネルをその内部に有する請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記導電チャネルが前記錫−カルコゲナイド層からの材料を含む請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記カルコゲナイド・ガラス層内に導電路が形成されると，低抵抗メモリ状態にプログラムされる，請求項１に記載の抵抗可変メモリ・ディバイス。
- 前記導電路が錫および銀のうちの少なくともいずれか一方を含む請求項２４に記載の抵抗可変メモリ・ディバイス。
- 合金制御層をさらに含む請求項１５に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層がセレンを含む請求項２６に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層が酸化錫を含む請求項２６に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層が前記錫−カルコゲナイド層の上にある請求項２６に記載の抵抗可変メモリ・ディバイス。
- 前記合金制御層が前記錫−カルコゲナイド層の下にある請求項２６に記載の抵抗可変メモリ・ディバイス。
- 基板と，
前記基板の上の導電アドレス線と，
前記導電アドレス線の上の第１の電極と，
前記第１の電極の上の第１のカルコゲナイド・ガラス層と，
前記第１のカルコゲナイド・ガラス層の上の錫−カルコゲナイド層と，
前記錫−カルコゲナイド層の上の第２のカルコゲナイド・ガラス層と，
前記第２のカルコゲナイド・ガラス層の上の銀層と，
前記銀層の上の第３のカルコゲナイド・ガラス層と，
前記第３のカルコゲナイド・ガラス層の上の第２の電極と
を備えるメモリ・ディバイス。 - 前記第１の電極がタングステンを含む請求項３１に記載のメモリ・ディバイス。
- 前記第１のカルコゲナイド・ガラス層がGe40Se60を含む請求項３１に記載のメモリ・ディバイス。
- 前記錫−カルコゲナイド層がSn1+/-xSeを含み，ここでｘは約１と約０の間である，請求項３１に記載のメモリ・ディバイス。
- 前記第２のカルコゲナイド・ガラス層がGe40Se60を含む請求項３１に記載のメモリ・ディバイス。
- 前記第３のカルコゲナイド・ガラス層がGe40Se60を含む請求項３１に記載のメモリ・ディバイス。
- 前記第２の電極がタングステンを含む請求項３１に記載のメモリ・ディバイス。
- 前記第２の電極が錫を含む請求項３１に記載のメモリ・ディバイス。
- 前記第１の電極がタングステンを含み，前記第１のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含み，前記錫−カルコゲナイド層がセレン化錫を含み，前記第２のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含み，前記第３のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含み，前記第２の電極がタングステンおよび錫のうちのいずれか一方を含む，請求項３１に記載のメモリ・ディバイス。
- 前記第１のカルコゲナイド・ガラス層が，前記錫−カルコゲナイド層からの材料を含む導電チャネルを有する，請求項３１に記載のメモリ・ディバイス。
- 前記導電チャネルが金属イオンを組み込んで導電路を形成する請求項４０に記載のメモリ・ディバイス。
- ＰＣＲＡＭである請求項３１に記載のメモリ・ディバイス。
- 合金制御層をさらに含む請求項３１に記載のメモリ・ディバイス。
- 前記合金制御層がセレンを含む請求項４３に記載のメモリ・ディバイス。
- 前記合金制御層が酸化錫を含む請求項４３に記載のメモリ・ディバイス。
- 前記合金制御層が前記錫−カルコゲナイド層の上にある請求項４３に記載のメモリ・ディバイス。
- 前記合金制御層が前記錫−カルコゲナイド層の下にある請求項４３に記載のメモリ・ディバイス。
- プロセッサと，
メモリ・ディバイスとを備え，前記メモリ・ディバイスが，第１の電極と，前記第１の電極の上の第１のカルコゲナイド・ガラス層と，前記第１のカルコゲナイド・ガラス層の上の錫−カルコゲナイド層と，前記錫−カルコゲナイド層の上の第２の電極とを含む，
プロセッサ・システム。 - 前記メモリ・ディバイスがさらに，前記錫−カルコゲナイド層と前記第２の電極との間に設けられる銀含有層および錫含有層のうちのいずれか一方を含む，請求項４８に記載のプロセッサ・システム。
- 前記第１のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含む請求項４８に記載のプロセッサ・システム。
- 前記錫−カルコゲナイド層がセレン化錫を含む請求項４８に記載のプロセッサ・システム。
- 前記第２の電極がタングステンを含む請求項４８に記載のプロセッサ・システム。
- 前記メモリ・ディバイスがさらに合金制御層を含む請求項４８に記載のプロセッサ・システム。
- 前記メモリ・ディバイスがさらに，
前記錫−カルコゲナイド層の上の第２のカルコゲナイド・ガラス層と，
前記第２のカルコゲナイド・ガラス層の上の銀含有層と，
前記銀含有層の上の第３のカルコゲナイド・ガラス層とを含む，
請求項４８に記載のプロセッサ・システム。 - 前記第１のカルコゲナイド・ガラス層，前記第２のカルコゲナイド・ガラス層および前記第３のカルコゲナイド・ガラス層がGe40Se60を含む，請求項５４に記載のプロセッサ・システム。
- 前記メモリ・ディバイスが，約２６０℃で約５分間のアニールに耐え，その後にメモリ・ディバイスとして動作することが可能である，請求項４８に記載のプロセッサ・システム。
- 前記メモリ・ディバイスがＰＣＲＡＭである請求項４８に記載のプロセッサ・システム。
- 前記カルコゲナイド・ガラス層が導電チャネルをその内部に有する，請求項４８に記載のプロセッサ・システム。
- 前記導電チャネルが前記錫−カルコゲナイド層からの材料を含む請求項５８に記載のプロセッサ・システム。
- 前記カルコゲナイド・ガラス層内に導電路が形成されると，前記メモリ・ディバイスが低抵抗メモリ状態にプログラムされる，請求項４８に記載のプロセッサ・システム。
- 前記導電路が錫および銀のうちの少なくともいずれか一方を含む請求項６０に記載のプロセッサ・システム。
- 抵抗可変メモリ・ディバイスの形成方法であって，
基板を準備し，
前記基板の上に第１の電極を設け，
前記基板の上に第２の電極を設け，
前記第１の電極と前記第２の電極との間に第１のカルコゲナイド・ガラス層を形成し，そして
前記第１のカルコゲナイド・ガラス層と前記第２の電極との間に錫−カルコゲナイド層を形成する，
方法。 - 前記第１の電極と電気的に接続されたアドレス線をさらに設ける請求項６２に記載の方法。
- 前記アドレス線と前記第１の電極とが同じ層である請求項６３に記載の方法。
- 前記第１の電極がタングステンを含む請求項６２に記載の方法。
- 前記第２の電極がタングステンを含む請求項６２に記載の方法。
- 前記第２の電極が銀を含む請求項６２に記載の方法。
- 前記錫−カルコゲナイド層と前記第２の電極との間に金属含有層をさらに形成する請求項６２に記載の方法。
- 前記錫−カルコゲナイド層と前記第２の電極との間に第２のカルコゲナイド・ガラス層をさらに形成する請求項６８に記載の方法。
- 前記金属含有層が銀を含む請求項６８に記載の方法。
- 合金制御層をさらに設ける請求項６２に記載の方法。
- 前記合金制御層がセレンを含む請求項７１に記載の方法。
- 前記合金制御層が酸化錫を含む請求項７１に記載の方法。
- 前記合金制御層が前記錫−カルコゲナイド層の上にある請求項７１に記載の方法。
- 前記合金制御層が前記錫−カルコゲナイド層の下にある請求項７１に記載の方法。
- 前記錫−カルコゲナイド層と前記第２の電極との間に第２のカルコゲナイド・ガラス層をさらに形成する請求項６２に記載の方法。
- 前記第２のカルコゲナイド・ガラス層と前記第２の電極との間に第３のカルコゲナイド・ガラス層をさらに形成する請求項７６に記載の方法。
- 前記第２のカルコゲナイド・ガラス層および前記第３のカルコゲナイド・ガラス層のうちの少なくともいずれか一方がセレン化ゲルマニウムを含む，請求項７７に記載の方法。
- 前記第２のカルコゲナイド・ガラス層と前記第３のカルコゲナイド・ガラス層との間に金属含有層をさらに形成する請求項７７に記載の方法。
- 前記金属含有層が銀を含む請求項７９に記載の方法。
- 前記第１のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含む請求項６２に記載の方法。
- 前記セレン化ゲルマニウムの化学量論的組成が約Ge40Se60である請求項８１に記載の方法。
- 前記錫−カルコゲナイド層がセレン化錫を含む請求項６２に記載の方法。
- 前記セレン化錫の化学量論的組成がSn1+/-xSeであり，ｘの範囲が約１から約０である，請求項８３に記載の方法。
- コンディショニング・ステップにより，前記第１のカルコゲナイド・ガラス層内に導電チャネルを形成する請求項６２に記載の方法。
- 前記コンディショニング・ステップが，前記第１のカルコゲナイド・ガラス層および前記錫−カルコゲナイド層を横切って電圧パルスを印加することを含む，請求項８５に記載の方法。
- 前記導電チャネルに導電路を形成する請求項８５に記載の方法。
- 前記第１のカルコゲナイド・ガラス層が前記第１の電極の上に形成される請求項６２に記載の方法。
- 前記第１のカルコゲナイド・ガラス層および前記錫−カルコゲナイド層をブランケット堆積する，請求項６２に記載の方法。
- 前記第１のカルコゲナイド・ガラス層および前記錫−カルコゲナイド層をエッチングして垂直スタックを形成する，請求項６２に記載の方法。
- 前記第１のカルコゲナイド・ガラス層および前記錫−カルコゲナイド層をバイア内に形成する，請求項６２に記載の方法。
- 合金制御層をさらに設ける請求項７７に記載の方法。
- 前記合金制御層がセレンを含む請求項９２に記載の方法。
- 前記合金制御層が酸化錫を含む請求項９２に記載の方法。
- 前記合金制御層が前記錫−カルコゲナイド層の上にある請求項９２に記載の方法。
- 前記合金制御層が前記錫−カルコゲナイド層の下にある請求項９２に記載の方法。
- 抵抗可変メモリ・ディバイスの形成方法であって，
基板を設け，
前記基板の上に導電アドレス線を形成し，
前記アドレス線および前記基板の上に第１の絶縁層を形成し，
前記第１の絶縁層に開口部を形成し，前記開口部において前記アドレス線の一部を露出させ，
前記アドレス線の上の前記開口部内に第１の電極層を形成し，
前記第１の電極の上に第１のカルコゲナイド・ガラス層を形成し，
前記第１のカルコゲナイド・ガラス層の上に錫−カルコゲナイド層を形成し，
前記錫−カルコゲナイド層の上に第２のカルコゲナイド・ガラス層を形成し，
前記第２のカルコゲナイド・ガラス層の上に金属層を形成し，
前記金属層の上に第３のカルコゲナイド・ガラス層を形成し，
前記第３のカルコゲナイド・ガラス層の上に第２の電極層を形成し，
前記第１の電極層の上に，前記第１のカルコゲナイド・ガラス層，前記錫−カルコゲナイド層，前記第２のカルコゲナイド・ガラス層，前記金属層，前記第３のカルコゲナイド・ガラス層および前記第２の電極層によるスタックをエッチングにより形成する
方法。 - 前記第１，第２および第３のカルコゲナイド・ガラス層がGe40Se60を含む請求項９７に記載の方法。
- 前記錫−カルコゲナイド層がSn1+/-xSeを含み，ここでｘの範囲は約１から約０の間である，請求項９７に記載の方法。
- 前記第１の電極層がタングステンを含む請求項９７に記載の方法。
- 前記金属層が銀を含む請求項９７に記載の方法。
- 前記第２の電極がタングステンを含む請求項９７に記載の方法。
- 前記第１のカルコゲナイド・ガラス層内に導電チャネルを形成する請求項９７に記載の方法。
- 前記導電チャネルに導電路を形成する請求項１０３に記載の方法。
- 合金制御層をさらに設ける請求項９７に記載の方法。
- 前記合金制御層がセレンを含む請求項１０５に記載の方法。
- 前記合金制御層が酸化錫を含む請求項１０５に記載の方法。
- 前記合金制御層が前記錫−カルコゲナイド層の上にある請求項１０５に記載の方法。
- 前記合金制御層が前記錫−カルコゲナイド層の下にある請求項１０５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/893,299 | 2004-07-19 | ||
| US10/893,299 US7190048B2 (en) | 2004-07-19 | 2004-07-19 | Resistance variable memory device and method of fabrication |
| PCT/US2005/024899 WO2006019845A1 (en) | 2004-07-19 | 2005-07-14 | Resistance variable memory device and method of fabrication |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011175686A Division JP5364762B2 (ja) | 2004-07-19 | 2011-08-11 | 抵抗可変メモリ・ディバイスおよび製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008507151A true JP2008507151A (ja) | 2008-03-06 |
| JP5107037B2 JP5107037B2 (ja) | 2012-12-26 |
Family
ID=35285580
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007522567A Active JP5107037B2 (ja) | 2004-07-19 | 2005-07-14 | 抵抗可変メモリ・ディバイスと製造方法 |
| JP2011175686A Active JP5364762B2 (ja) | 2004-07-19 | 2011-08-11 | 抵抗可変メモリ・ディバイスおよび製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011175686A Active JP5364762B2 (ja) | 2004-07-19 | 2011-08-11 | 抵抗可変メモリ・ディバイスおよび製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (4) | US7190048B2 (ja) |
| EP (1) | EP1769507B1 (ja) |
| JP (2) | JP5107037B2 (ja) |
| KR (1) | KR100917095B1 (ja) |
| CN (1) | CN100530432C (ja) |
| AT (1) | ATE450042T1 (ja) |
| DE (1) | DE602005017899D1 (ja) |
| TW (1) | TWI293509B (ja) |
| WO (1) | WO2006019845A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008001989A (ja) * | 2006-06-23 | 2008-01-10 | Qimonda Ag | スパッタ堆積装置およびスパッタ堆積方法 |
| JP2009503897A (ja) * | 2005-08-02 | 2009-01-29 | マイクロン テクノロジー， インク． | 相変化メモリセル及び形成方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190048B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Resistance variable memory device and method of fabrication |
| US7326950B2 (en) | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
| DE102004054558A1 (de) * | 2004-11-11 | 2006-05-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, hergestellte Speicherzelle sowie daraus aufgebautes Speicherbauelement |
| US7317200B2 (en) * | 2005-02-23 | 2008-01-08 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
| US7274034B2 (en) * | 2005-08-01 | 2007-09-25 | Micron Technology, Inc. | Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication |
| US7767992B2 (en) * | 2005-08-09 | 2010-08-03 | Ovonyx, Inc. | Multi-layer chalcogenide devices |
| US7381982B2 (en) * | 2005-08-26 | 2008-06-03 | Macronix International Co., Ltd. | Method for fabricating chalcogenide-applied memory |
| US20070045606A1 (en) * | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
| US8188454B2 (en) * | 2005-10-28 | 2012-05-29 | Ovonyx, Inc. | Forming a phase change memory with an ovonic threshold switch |
| US7692272B2 (en) * | 2006-01-19 | 2010-04-06 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
| US20080073751A1 (en) * | 2006-09-21 | 2008-03-27 | Rainer Bruchhaus | Memory cell and method of manufacturing thereof |
| WO2008088599A2 (en) * | 2006-10-19 | 2008-07-24 | Boise State University | Forced ion migration for chalcogenide phase change memory device |
| US7977722B2 (en) * | 2008-05-20 | 2011-07-12 | Seagate Technology Llc | Non-volatile memory with programmable capacitance |
| US7786463B2 (en) * | 2008-05-20 | 2010-08-31 | Seagate Technology Llc | Non-volatile multi-bit memory with programmable capacitance |
| KR100983175B1 (ko) * | 2008-07-03 | 2010-09-20 | 광주과학기술원 | 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 |
| KR100990215B1 (ko) * | 2008-07-17 | 2010-10-29 | 한국전자통신연구원 | 상변화 메모리 소자 및 그 제조 방법 |
| US8238146B2 (en) * | 2008-08-01 | 2012-08-07 | Boise State University | Variable integrated analog resistor |
| US8467236B2 (en) | 2008-08-01 | 2013-06-18 | Boise State University | Continuously variable resistor |
| US7825479B2 (en) * | 2008-08-06 | 2010-11-02 | International Business Machines Corporation | Electrical antifuse having a multi-thickness dielectric layer |
| US8809829B2 (en) * | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US20110079709A1 (en) * | 2009-10-07 | 2011-04-07 | Campbell Kristy A | Wide band sensor |
| US8284590B2 (en) | 2010-05-06 | 2012-10-09 | Boise State University | Integratable programmable capacitive device |
| US8227785B2 (en) * | 2010-11-11 | 2012-07-24 | Micron Technology, Inc. | Chalcogenide containing semiconductors with chalcogenide gradient |
| CN102832338B (zh) * | 2012-09-06 | 2015-10-07 | 中国科学院上海微系统与信息技术研究所 | 一种限制结构相变存储器及其制作方法 |
| US20140293676A1 (en) * | 2013-03-03 | 2014-10-02 | Adesto Technologies Corporation | Programmable impedance memory elements and corresponding methods |
| KR101431656B1 (ko) * | 2013-04-05 | 2014-08-21 | 한국과학기술연구원 | 저머늄 및 셀레늄을 이용한 칼코지나이드 스위칭 소자 및 그 제조방법 |
| US10403680B2 (en) | 2015-03-31 | 2019-09-03 | Sony Semiconductor Solutions Corporation | Switch device and storage unit |
| WO2016174644A1 (en) | 2015-04-30 | 2016-11-03 | Eton Solutions Limited | Power supply control |
| US9583703B2 (en) | 2015-06-01 | 2017-02-28 | Boise State University | Tunable variable resistance memory device |
| US9583699B2 (en) | 2015-06-01 | 2017-02-28 | Boise State University | Tunable variable resistance memory device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203392A (ja) * | 2000-10-27 | 2002-07-19 | Matsushita Electric Ind Co Ltd | メモリ、書き込み装置、読み出し装置およびその方法 |
| WO2003019691A2 (en) * | 2001-08-29 | 2003-03-06 | Micron Technology, Inc. | Manufacturing of non-volatile resistance variable devices and programmable memory cells |
| US20030045054A1 (en) * | 2001-08-29 | 2003-03-06 | Campbell Kristy A. | Method of forming non-volatile resistance variable devices, method of forming a programmable memory cell of memory circuitry, and a non-volatile resistance variable device |
| WO2003079443A2 (en) * | 2002-03-14 | 2003-09-25 | Micron Technology, Inc. | Manufacturing methods for resistance variable material cells |
| US20040042265A1 (en) * | 2002-08-29 | 2004-03-04 | Moore John T. | Method and apparatus for controlling metal doping of a chalcogenide memory element |
| US20040043245A1 (en) * | 2002-08-29 | 2004-03-04 | Moore John T. | Method to control silver concentration in a resistance variable memory element |
| WO2004025640A1 (ja) * | 2002-09-13 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体とその製造方法 |
Family Cites Families (157)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3271591A (en) | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
| US3622319A (en) | 1966-10-20 | 1971-11-23 | Western Electric Co | Nonreflecting photomasks and methods of making same |
| US3868651A (en) | 1970-08-13 | 1975-02-25 | Energy Conversion Devices Inc | Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure |
| US3743847A (en) | 1971-06-01 | 1973-07-03 | Motorola Inc | Amorphous silicon film as a uv filter |
| US4267261A (en) | 1971-07-15 | 1981-05-12 | Energy Conversion Devices, Inc. | Method for full format imaging |
| US3980505A (en) * | 1973-09-12 | 1976-09-14 | Buckley William D | Process of making a filament-type memory semiconductor device |
| US3961314A (en) | 1974-03-05 | 1976-06-01 | Energy Conversion Devices, Inc. | Structure and method for producing an image |
| US3966317A (en) | 1974-04-08 | 1976-06-29 | Energy Conversion Devices, Inc. | Dry process production of archival microform records from hard copy |
| US4177474A (en) | 1977-05-18 | 1979-12-04 | Energy Conversion Devices, Inc. | High temperature amorphous semiconductor member and method of making the same |
| JPS5565365A (en) | 1978-11-07 | 1980-05-16 | Nippon Telegr & Teleph Corp <Ntt> | Pattern forming method |
| DE2901303C2 (de) | 1979-01-15 | 1984-04-19 | Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen | Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung |
| US4312938A (en) | 1979-07-06 | 1982-01-26 | Drexler Technology Corporation | Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer |
| US4269935A (en) | 1979-07-13 | 1981-05-26 | Ionomet Company, Inc. | Process of doping silver image in chalcogenide layer |
| US4316946A (en) | 1979-12-03 | 1982-02-23 | Ionomet Company, Inc. | Surface sensitized chalcogenide product and process for making and using the same |
| US4499557A (en) | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
| US4405710A (en) | 1981-06-22 | 1983-09-20 | Cornell Research Foundation, Inc. | Ion beam exposure of (g-Gex -Se1-x) inorganic resists |
| US4737379A (en) | 1982-09-24 | 1988-04-12 | Energy Conversion Devices, Inc. | Plasma deposited coatings, and low temperature plasma method of making same |
| US4545111A (en) | 1983-01-18 | 1985-10-08 | Energy Conversion Devices, Inc. | Method for making, parallel preprogramming or field programming of electronic matrix arrays |
| US4608296A (en) | 1983-12-06 | 1986-08-26 | Energy Conversion Devices, Inc. | Superconducting films and devices exhibiting AC to DC conversion |
| US4795657A (en) | 1984-04-13 | 1989-01-03 | Energy Conversion Devices, Inc. | Method of fabricating a programmable array |
| US4673957A (en) | 1984-05-14 | 1987-06-16 | Energy Conversion Devices, Inc. | Integrated circuit compatible thin film field effect transistor and method of making same |
| US4843443A (en) | 1984-05-14 | 1989-06-27 | Energy Conversion Devices, Inc. | Thin film field effect transistor and method of making same |
| US4668968A (en) | 1984-05-14 | 1987-05-26 | Energy Conversion Devices, Inc. | Integrated circuit compatible thin film field effect transistor and method of making same |
| US4769338A (en) | 1984-05-14 | 1988-09-06 | Energy Conversion Devices, Inc. | Thin film field effect transistor and method of making same |
| US4670763A (en) | 1984-05-14 | 1987-06-02 | Energy Conversion Devices, Inc. | Thin film field effect transistor |
| US4678679A (en) | 1984-06-25 | 1987-07-07 | Energy Conversion Devices, Inc. | Continuous deposition of activated process gases |
| US4646266A (en) | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| US4637895A (en) | 1985-04-01 | 1987-01-20 | Energy Conversion Devices, Inc. | Gas mixtures for the vapor deposition of semiconductor material |
| US4664939A (en) | 1985-04-01 | 1987-05-12 | Energy Conversion Devices, Inc. | Vertical semiconductor processor |
| US4710899A (en) | 1985-06-10 | 1987-12-01 | Energy Conversion Devices, Inc. | Data storage medium incorporating a transition metal for increased switching speed |
| US4671618A (en) | 1986-05-22 | 1987-06-09 | Wu Bao Gang | Liquid crystalline-plastic material having submillisecond switch times and extended memory |
| US4766471A (en) | 1986-01-23 | 1988-08-23 | Energy Conversion Devices, Inc. | Thin film electro-optical devices |
| US4818717A (en) | 1986-06-27 | 1989-04-04 | Energy Conversion Devices, Inc. | Method for making electronic matrix arrays |
| US4728406A (en) | 1986-08-18 | 1988-03-01 | Energy Conversion Devices, Inc. | Method for plasma - coating a semiconductor body |
| US4845533A (en) | 1986-08-22 | 1989-07-04 | Energy Conversion Devices, Inc. | Thin film electrical devices with amorphous carbon electrodes and method of making same |
| US4809044A (en) | 1986-08-22 | 1989-02-28 | Energy Conversion Devices, Inc. | Thin film overvoltage protection devices |
| US4788594A (en) | 1986-10-15 | 1988-11-29 | Energy Conversion Devices, Inc. | Solid state electronic camera including thin film matrix of photosensors |
| US4853785A (en) | 1986-10-15 | 1989-08-01 | Energy Conversion Devices, Inc. | Electronic camera including electronic signal storage cartridge |
| US4847674A (en) | 1987-03-10 | 1989-07-11 | Advanced Micro Devices, Inc. | High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
| US4800526A (en) | 1987-05-08 | 1989-01-24 | Gaf Corporation | Memory element for information storage and retrieval system and associated process |
| US4891330A (en) | 1987-07-27 | 1990-01-02 | Energy Conversion Devices, Inc. | Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements |
| US4775425A (en) | 1987-07-27 | 1988-10-04 | Energy Conversion Devices, Inc. | P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same |
| US5272359A (en) | 1988-04-07 | 1993-12-21 | California Institute Of Technology | Reversible non-volatile switch based on a TCNQ charge transfer complex |
| GB8910854D0 (en) | 1989-05-11 | 1989-06-28 | British Petroleum Co Plc | Semiconductor device |
| US5159661A (en) * | 1990-10-05 | 1992-10-27 | Energy Conversion Devices, Inc. | Vertically interconnected parallel distributed processor |
| US5314772A (en) | 1990-10-09 | 1994-05-24 | Arizona Board Of Regents | High resolution, multi-layer resist for microlithography and method therefor |
| JPH0770731B2 (ja) | 1990-11-22 | 1995-07-31 | 松下電器産業株式会社 | 電気可塑性素子 |
| US5414271A (en) | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
| US5534712A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
| US5166758A (en) | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
| US5296716A (en) | 1991-01-18 | 1994-03-22 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5536947A (en) | 1991-01-18 | 1996-07-16 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom |
| US5335219A (en) | 1991-01-18 | 1994-08-02 | Ovshinsky Stanford R | Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
| US5596522A (en) | 1991-01-18 | 1997-01-21 | Energy Conversion Devices, Inc. | Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
| US5341328A (en) | 1991-01-18 | 1994-08-23 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life |
| US5534711A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5406509A (en) | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5128099A (en) | 1991-02-15 | 1992-07-07 | Energy Conversion Devices, Inc. | Congruent state changeable optical memory material and device |
| US5219788A (en) | 1991-02-25 | 1993-06-15 | Ibm Corporation | Bilayer metallization cap for photolithography |
| JP2794348B2 (ja) * | 1991-06-21 | 1998-09-03 | キヤノン株式会社 | 記録媒体、その製造方法、情報処理装置 |
| US5177567A (en) | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| US5359205A (en) | 1991-11-07 | 1994-10-25 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
| US5238862A (en) | 1992-03-18 | 1993-08-24 | Micron Technology, Inc. | Method of forming a stacked capacitor with striated electrode |
| KR940004732A (ko) | 1992-08-07 | 1994-03-15 | 가나이 쯔또무 | 패턴 형성 방법 및 패턴 형성에 사용하는 박막 형성 방법 |
| US5350484A (en) | 1992-09-08 | 1994-09-27 | Intel Corporation | Method for the anisotropic etching of metal films in the fabrication of interconnects |
| DE4318825C1 (de) * | 1993-06-07 | 1994-06-09 | Continental Ag | Fahrzeugluftreifen |
| US5818749A (en) | 1993-08-20 | 1998-10-06 | Micron Technology, Inc. | Integrated circuit memory device |
| BE1007902A3 (nl) | 1993-12-23 | 1995-11-14 | Philips Electronics Nv | Schakelelement met geheugen voorzien van schottky tunnelbarriere. |
| US5505719A (en) * | 1994-06-30 | 1996-04-09 | Mcneil-Ppc, Inc. | Multilayered absorbent structures |
| US5500532A (en) | 1994-08-18 | 1996-03-19 | Arizona Board Of Regents | Personal electronic dosimeter |
| JP2643870B2 (ja) | 1994-11-29 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US6676900B1 (en) * | 1994-12-09 | 2004-01-13 | Therox, Inc. | Method for the preparation and delivery of gas-enriched fluids |
| US5543737A (en) | 1995-02-10 | 1996-08-06 | Energy Conversion Devices, Inc. | Logical operation circuit employing two-terminal chalcogenide switches |
| WO1996041381A1 (en) | 1995-06-07 | 1996-12-19 | Micron Technology, Inc. | A stack/trench diode for use with a multi-state material in a non-volatile memory cell |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US5751012A (en) | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| US5869843A (en) | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5789758A (en) | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| US5714768A (en) | 1995-10-24 | 1998-02-03 | Energy Conversion Devices, Inc. | Second-layer phase change memory array on top of a logic device |
| US5694054A (en) | 1995-11-28 | 1997-12-02 | Energy Conversion Devices, Inc. | Integrated drivers for flat panel displays employing chalcogenide logic elements |
| US5591501A (en) | 1995-12-20 | 1997-01-07 | Energy Conversion Devices, Inc. | Optical recording medium having a plurality of discrete phase change data recording points |
| US6653733B1 (en) * | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5687112A (en) | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US5851882A (en) | 1996-05-06 | 1998-12-22 | Micron Technology, Inc. | ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask |
| US5761115A (en) | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
| US5814527A (en) | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5825046A (en) | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
| US6087674A (en) | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
| US5846889A (en) | 1997-03-14 | 1998-12-08 | The United States Of America As Represented By The Secretary Of The Navy | Infrared transparent selenide glasses |
| US5998066A (en) | 1997-05-16 | 1999-12-07 | Aerial Imaging Corporation | Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass |
| US6031287A (en) | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US5933365A (en) | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
| US6011757A (en) | 1998-01-27 | 2000-01-04 | Ovshinsky; Stanford R. | Optical recording media having increased erasability |
| US5912839A (en) | 1998-06-23 | 1999-06-15 | Energy Conversion Devices, Inc. | Universal memory element and method of programming same |
| US6141241A (en) | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
| US6388324B2 (en) * | 1998-08-31 | 2002-05-14 | Arizona Board Of Regents | Self-repairing interconnections for electrical circuits |
| US6635914B2 (en) * | 2000-09-08 | 2003-10-21 | Axon Technologies Corp. | Microelectronic programmable device and methods of forming and programming the same |
| US6825489B2 (en) * | 2001-04-06 | 2004-11-30 | Axon Technologies Corporation | Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same |
| US6487106B1 (en) * | 1999-01-12 | 2002-11-26 | Arizona Board Of Regents | Programmable microelectronic devices and method of forming and programming same |
| US6177338B1 (en) * | 1999-02-08 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | Two step barrier process |
| US6072716A (en) | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
| US6143604A (en) | 1999-06-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM) |
| US6350679B1 (en) * | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6914802B2 (en) * | 2000-02-11 | 2005-07-05 | Axon Technologies Corporation | Microelectronic photonic structure and device and method of forming the same |
| US6563164B2 (en) * | 2000-09-29 | 2003-05-13 | Ovonyx, Inc. | Compositionally modified resistive electrode |
| US6339544B1 (en) * | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
| US6555860B2 (en) * | 2000-09-29 | 2003-04-29 | Intel Corporation | Compositionally modified resistive electrode |
| US6567293B1 (en) * | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
| US6950331B2 (en) * | 2000-10-31 | 2005-09-27 | The Regents Of The University Of California | Organic bistable device and organic memory cells |
| US6653193B2 (en) * | 2000-12-08 | 2003-11-25 | Micron Technology, Inc. | Resistance variable device |
| US6696355B2 (en) * | 2000-12-14 | 2004-02-24 | Ovonyx, Inc. | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| US6534781B2 (en) * | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
| US6531373B2 (en) * | 2000-12-27 | 2003-03-11 | Ovonyx, Inc. | Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements |
| US6687427B2 (en) * | 2000-12-29 | 2004-02-03 | Intel Corporation | Optic switch |
| US6727192B2 (en) * | 2001-03-01 | 2004-04-27 | Micron Technology, Inc. | Methods of metal doping a chalcogenide material |
| US6348365B1 (en) * | 2001-03-02 | 2002-02-19 | Micron Technology, Inc. | PCRAM cell manufacturing |
| US6734455B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
| US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
| US6673700B2 (en) * | 2001-06-30 | 2004-01-06 | Ovonyx, Inc. | Reduced area intersection between electrode and programming element |
| US6514805B2 (en) * | 2001-06-30 | 2003-02-04 | Intel Corporation | Trench sidewall profile for device isolation |
| US6511867B2 (en) * | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Utilizing atomic layer deposition for programmable device |
| US6511862B2 (en) * | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Modified contact for programmable devices |
| US6951805B2 (en) * | 2001-08-01 | 2005-10-04 | Micron Technology, Inc. | Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry |
| US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
| US6737312B2 (en) * | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
| US6955940B2 (en) * | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
| US20030047765A1 (en) * | 2001-08-30 | 2003-03-13 | Campbell Kristy A. | Stoichiometry for chalcogenide glasses useful for memory devices and method of formation |
| US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US6646902B2 (en) * | 2001-08-30 | 2003-11-11 | Micron Technology, Inc. | Method of retaining memory state in a programmable conductor RAM |
| US6507061B1 (en) * | 2001-08-31 | 2003-01-14 | Intel Corporation | Multiple layer phase-change memory |
| EP2112659A1 (en) * | 2001-09-01 | 2009-10-28 | Energy Convertion Devices, Inc. | Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| US6690026B2 (en) * | 2001-09-28 | 2004-02-10 | Intel Corporation | Method of fabricating a three-dimensional array of active media |
| US6566700B2 (en) * | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| US6545907B1 (en) * | 2001-10-30 | 2003-04-08 | Ovonyx, Inc. | Technique and apparatus for performing write operations to a phase change material memory device |
| US6576921B2 (en) * | 2001-11-08 | 2003-06-10 | Intel Corporation | Isolating phase change material memory cells |
| US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
| US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
| US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| US7151273B2 (en) * | 2002-02-20 | 2006-12-19 | Micron Technology, Inc. | Silver-selenide/chalcogenide glass stack for resistance variable memory |
| US6809362B2 (en) | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| WO2003079463A2 (en) * | 2002-03-15 | 2003-09-25 | Axon Technologies Corporation | Programmable structure, an array including the structure, and methods of forming the same |
| US6671710B2 (en) * | 2002-05-10 | 2003-12-30 | Energy Conversion Devices, Inc. | Methods of computing with digital multistate phase change materials |
| US7015494B2 (en) * | 2002-07-10 | 2006-03-21 | Micron Technology, Inc. | Assemblies displaying differential negative resistance |
| US6918382B2 (en) * | 2002-08-26 | 2005-07-19 | Energy Conversion Devices, Inc. | Hydrogen powered scooter |
| US6856002B2 (en) * | 2002-08-29 | 2005-02-15 | Micron Technology, Inc. | Graded GexSe100-x concentration in PCRAM |
| US6867996B2 (en) | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Single-polarity programmable resistance-variable memory element |
| US6795338B2 (en) * | 2002-12-13 | 2004-09-21 | Intel Corporation | Memory having access devices using phase change material such as chalcogenide |
| US6813178B2 (en) * | 2003-03-12 | 2004-11-02 | Micron Technology, Inc. | Chalcogenide glass constant current device, and its method of fabrication and operation |
| JP4254293B2 (ja) * | 2003-03-25 | 2009-04-15 | 株式会社日立製作所 | 記憶装置 |
| US7190048B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Resistance variable memory device and method of fabrication |
| US7326950B2 (en) * | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
| US7317200B2 (en) * | 2005-02-23 | 2008-01-08 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
-
2004
- 2004-07-19 US US10/893,299 patent/US7190048B2/en active Active
-
2005
- 2005-07-14 WO PCT/US2005/024899 patent/WO2006019845A1/en active Application Filing
- 2005-07-14 CN CNB2005800308295A patent/CN100530432C/zh active Active
- 2005-07-14 DE DE602005017899T patent/DE602005017899D1/de active Active
- 2005-07-14 EP EP05772169A patent/EP1769507B1/en active Active
- 2005-07-14 JP JP2007522567A patent/JP5107037B2/ja active Active
- 2005-07-14 KR KR1020077003843A patent/KR100917095B1/ko active IP Right Grant
- 2005-07-14 AT AT05772169T patent/ATE450042T1/de not_active IP Right Cessation
- 2005-07-19 TW TW094124377A patent/TWI293509B/zh active
-
2006
- 2006-08-29 US US11/511,312 patent/US7348209B2/en active Active
-
2007
- 2007-02-01 US US11/700,912 patent/US7282783B2/en active Active
-
2008
- 2008-02-01 US US12/068,108 patent/US7868310B2/en active Active
-
2011
- 2011-08-11 JP JP2011175686A patent/JP5364762B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203392A (ja) * | 2000-10-27 | 2002-07-19 | Matsushita Electric Ind Co Ltd | メモリ、書き込み装置、読み出し装置およびその方法 |
| WO2003019691A2 (en) * | 2001-08-29 | 2003-03-06 | Micron Technology, Inc. | Manufacturing of non-volatile resistance variable devices and programmable memory cells |
| US20030045054A1 (en) * | 2001-08-29 | 2003-03-06 | Campbell Kristy A. | Method of forming non-volatile resistance variable devices, method of forming a programmable memory cell of memory circuitry, and a non-volatile resistance variable device |
| WO2003079443A2 (en) * | 2002-03-14 | 2003-09-25 | Micron Technology, Inc. | Manufacturing methods for resistance variable material cells |
| US20040042265A1 (en) * | 2002-08-29 | 2004-03-04 | Moore John T. | Method and apparatus for controlling metal doping of a chalcogenide memory element |
| US20040043245A1 (en) * | 2002-08-29 | 2004-03-04 | Moore John T. | Method to control silver concentration in a resistance variable memory element |
| WO2004025640A1 (ja) * | 2002-09-13 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体とその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009503897A (ja) * | 2005-08-02 | 2009-01-29 | マイクロン テクノロジー， インク． | 相変化メモリセル及び形成方法 |
| JP2008001989A (ja) * | 2006-06-23 | 2008-01-10 | Qimonda Ag | スパッタ堆積装置およびスパッタ堆積方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7190048B2 (en) | 2007-03-13 |
| KR100917095B1 (ko) | 2009-09-15 |
| CN101019191A (zh) | 2007-08-15 |
| WO2006019845A1 (en) | 2006-02-23 |
| US20080164456A1 (en) | 2008-07-10 |
| US20060012008A1 (en) | 2006-01-19 |
| US7348209B2 (en) | 2008-03-25 |
| EP1769507A1 (en) | 2007-04-04 |
| US7868310B2 (en) | 2011-01-11 |
| JP2011258971A (ja) | 2011-12-22 |
| ATE450042T1 (de) | 2009-12-15 |
| US20060289851A1 (en) | 2006-12-28 |
| JP5107037B2 (ja) | 2012-12-26 |
| KR20070034116A (ko) | 2007-03-27 |
| DE602005017899D1 (de) | 2010-01-07 |
| EP1769507B1 (en) | 2009-11-25 |
| JP5364762B2 (ja) | 2013-12-11 |
| CN100530432C (zh) | 2009-08-19 |
| TW200620649A (en) | 2006-06-16 |
| US7282783B2 (en) | 2007-10-16 |
| TWI293509B (en) | 2008-02-11 |
| US20070138598A1 (en) | 2007-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107037B2 (ja) | 抵抗可変メモリ・ディバイスと製造方法 | |
| JP5327576B2 (ja) | ＳｎＳｅベースの限定リプログラマブルセル | |
| US7220982B2 (en) | Amorphous carbon-based non-volatile memory | |
| US7723713B2 (en) | Layered resistance variable memory device and method of fabrication | |
| EP1738421B1 (en) | Layered resistance variable memory device and method of fabrication | |
| US7274034B2 (en) | Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication | |
| US7304368B2 (en) | Chalcogenide-based electrokinetic memory element and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110613 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110620 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110714 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5107037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |