JP2002190583A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 キャパシタの上部電極と、それより下層にあ
る導電部のそれぞれに対して形成されるコンタクトホールが、上
部電極を突き抜けるのを防止し、所望のコンタクトを得
ることができる半導体装置を得る。 【解決手段】 シリコン基板100上に形成された第1のＷ
プラグ126と、これ覆う第１および第２の層間絶縁膜118、
119と、これら層間絶縁膜内に形成され、上部電極124がポ
リシリコン膜にて成るキャパシタと、上部電極124上に形
成された保護膜131と、キャパシタを覆うように形成され
た第３の層間絶縁膜150と、これを貫通して上部電極124
とコンタクトをとるための第１のコンタクトホール161と、各層間
絶縁膜118、119、150を貫通して第１のＷプラグ126とコン
タクトをとるための第２のコンタクトホール160とを備え、保護膜
131は各コンタクトホール161、160を形成する場合のエッチンク゛レートが
各層間絶縁膜118、119、150のエッチンク゛レートより低い材質にて
なるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、キャパシタの上
部電極と、それより下層にある導電部に対してそれぞれ
コンタクトをとるため、深さの異なるコンタクトホール
を１度に形成する場合、上部電極におけるコンタクトホ
ール形成領域において、コンタクトホールが上部電極を
突き抜けるのを防止し、各コンタクトホールにおいて所
望のコンタクトを得ることができる半導体装置および半
導体装置の製造方法に関するものである。

【０００２】

【従来の技術】一般的な半導体装置の１例として、ＤＲ
ＡＭセル部には、そのキャパシタの容量を稼ぐために、
例えば１〜２μｍ程度の高さを有する円筒型の電極構造
がポリシリコン膜にて形成され、絶縁膜を挟んで、ポリ
シリコン膜にて形成された上部対向電極にて覆われてい
る。一方、ＬＯＧＩＣ部にはそのような構造は存在しな
い。

【０００３】図２２は従来の半導体装置の構成を示す断
面図で、図面上左側をＤＲＡＭセル部、右側をＤＲＡＭ
周辺に存在するＬＯＧＩＣ部にて示している。また、図
２２は問題点を明確にするために問題の現象が生じてい
るものについて示している。図において、２００はＰ型
のシリコン基板、２０１はボトムＮウェル、２０２はＰ
ウェル、２０３はＮ^-領域、２０４はＮ⁺高濃度のソース
／ドレイン領域、２０５はＬＯＧＩＣ部側のソース／ド
レイン領域２０４上に形成されたＣｏＳｉ₂膜、２０６
は素子間を分離するための分離絶縁膜である。

【０００４】２０７はゲート絶縁膜、２０８、２０９は
ゲート電極を構成するためのリンがドープされたポリシ
リコン膜およびタングステンシリサイド膜、２１０はゲ
ート電極上に形成された酸化膜、２１２、２１３はゲー
ト電極２１０の側壁に形成された酸化膜および窒化膜、
２１５はゲート電極を覆うように形成されたＢＰＳＧ
膜、２１４はＤＲＡＭセル部のゲート電極間のＮ^-領域
２０３にコンタクトをとるために形成され、リンがドー
プされたポリシリコン膜にて成る導電膜である。

【０００５】２１６、２１７はＢＰＳＧ膜２１５上に順
次形成された窒化膜および酸化膜、２２５、２２６はＬ
ＯＧＩＣ部のソース／ドレイン領域２０４上にコンタク
トをとるために形成されＴｉＮ／Ｔｉ膜にて成るバリア
メタル膜および第１のＷプラグ、２１８は第１のＷプラ
グ２２６を覆うように形成された酸化膜にて成る第１の
層間絶縁膜、２２０、２２１は導電膜２１４にコンタク
トをとるために形成された窒化膜およびリンがドープさ
れたポリシリコン膜である。

【０００６】２１９は酸化膜にて成る第２の層間絶縁
膜、２２２、２２３、２２４はポリシリコン膜２２１に
接続されたキャパシタを構成するもので、リンがドープ
されたポリシリコン膜にて成る下部電極、ゲート窒化
膜、リンがドープされたポリシリコン膜にて成る上部電
極、２５０は上部電極２２４を覆うように形成された酸
化膜にて成る第３の層間絶縁膜である。

【０００７】２２７ａ、２２８ａは第１のＷプラグ２２
６にコンタクトをとるために形成されたＴｉＮ／Ｔｉ膜
にて成るバリアメタル膜および第２のＷプラグ、２２７
ｂ、２２８ｂは上部電極２２４にコンタクトをとるため
に形成されたＴｉＮ／Ｔｉ膜にて成るバリアメタル膜お
よび第３のＷプラグ、２２９、２３０は第２のＷプラグ
２２８上に形成されたＡｌＣｕ膜およびＴｉＮ／Ｔｉ膜
である。

【０００８】

【発明が解決しようとする課題】従来の半導体装置は上
記のように構成され、キャパシタのその複雑な構造上、
上部電極２２４にはポリシリコン膜が使用され形成され
ている。このため、上部電極と、その下層に存在する第
１のＷプラグ２２６とに、同時にコンタクトホールを形
成し、コンタクトを得ようとすると、各層間の層間絶縁
膜と、上部電極とのエッチングレートの差が小さく、上
部電極上に形成されるはずのコンタクトホールが図２２
のＡにて示すように上部電極を突き抜けてしまう場合が
ある。

【０００９】そして、コンタクトホールに形成される上
部のＷプラグの底部と上部電極との底面接触がとれなく
なり、Ｗプラグの側壁と上部電極の突き抜け部とのコン
タクトとなるためコンタクト抵抗が上昇し、コンタクト
ホールで所望のコンタクトを得ることができないという
問題点があった。

【００１０】また、コンタクトホールの深さが安定的に
形成されないため、ホールのボトムサイズや形状も安定
的に形成されず、バリアメタル膜の付着性に劣化が生
じ、延いては、Ｗプラグの剥がれの一因となり、コンタ
クトホールで所望のコンタクトを得ることができないと
いう問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためなされたもので、１度に深さの異なるコンタクトホ
ールを形成する場合、上部電極の突き抜け不良を防止
し、コンタクトホールにおいて所望の接続を得ることが
できる半導体装置および半導体装置の製造方法得ること
を目的とする。

【００１２】

【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、半導体基板上に形成された導電部と、
導電部を覆うように形成された下層層間絶縁膜と、下層
層間絶縁膜内に形成され、上部電極がポリシリコン膜に
て成るキャパシタと、上部電極上に形成された保護膜
と、キャパシタを覆うように形成された上層層間絶縁膜
と、上層層間絶縁膜を貫通して上部電極とコンタクトを
とるための第１のコンタクトホールと、上層層間絶縁膜
および下層層間絶縁膜を貫通して導電部とコンタクトを
とるための第２のコンタクトホールとを備え、保護膜は
各コンタクトホールを形成する場合のエッチングレート
が両層間絶縁膜のエッチングレートより低い材質にてな
るものである。

【００１３】また、この発明に係る請求項２の半導体装
置は、請求項１において、両層間絶縁膜がシリコン酸化
膜にて成り、保護膜がシリコン窒化膜または金属膜にて
成るものである。

【００１４】また、この発明に係る請求項３の半導体装
置は、請求項２において、保護膜が金属膜を有する場
合、金属膜は第１のコンタクトホールを形成する領域お
よびその近傍のみに形成するものである。

【００１５】また、この発明に係る請求項４の半導体装
置は、請求項２において、保護膜が金属膜を有する場
合、金属膜は上部電極の全面に形成するものである。

【００１６】また、この発明に係る請求項５の半導体装
置は、請求項１ないし請求項４のいずれかにおいて、上
層層間絶縁膜内にてアライメントマークを形成する場
合、アライメントマーク形成領域の下層層間絶縁膜上
に、上部電極と保護膜とを残存させ、上部電極上にまた
は保護膜上に至るアライメントマーク用の開口部を形成
するものである。

【００１７】また、この発明に係る請求項６の半導体装
置の製造方法は、半導体基板上に形成された導電部を覆
うように下層層間絶縁膜を形成し、下層層間絶縁膜に上
部電極がポリシリコン膜にて成り、上部電極上に保護膜
を備えたキャパシタを形成し、キャパシタを覆うように
上層層間絶縁膜を形成し、上層層間絶縁膜上にパターニ
ングされたレジスト膜を形成し、レジスト膜をマスクと
して、上層層間絶縁膜貫通して上部電極とコンタクトを
とるための第１のコンタクトホールと、上層層間絶縁膜
および下層層間絶縁膜を貫通して導電部とコンタクトを
とるための第２のコンタクトホールとを形成し、各コン
タクトホールを形成する場合の保護膜のエッチングレー
トが両層間絶縁膜のエッチングレートより低いものであ
る。

【００１８】また、この発明に係る請求項７の半導体装
置の製造方法は、請求項６において、両層間絶縁膜をシ
リコン酸化膜で形成し、保護膜をシリコン窒化膜または
金属膜にて形成するものである。

【００１９】また、この発明に係る請求項８の半導体装
置の製造方法は、請求項７において、保護膜に金属膜を
有する場合の金属膜の形成工程は、上部電極を形成した
後で上層層間絶縁膜を形成する前に、上部電極上に金属
膜を形成し、上部電極と金属膜とを反応させて金属シリ
サイド膜を形成し、金属膜の内、未反応部分を除去して
残存する金属シリサイド膜にて金属膜を形成するもので
ある。

【００２０】また、この発明に係る請求項９の半導体装
置の製造方法は、請求項８において、金属シリサイド膜
の形成工程は、上部電極上に第１のコンタクトホールを
形成する領域およびその近傍のみを開口するようにパタ
ーニングされた絶縁膜を形成し、絶縁膜上を覆う金属膜
を形成して行うものである。

【００２１】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態について説明する。図１はこの発明の実施の
形態１の半導体装置の構成を示す断面図で、図面上左側
のＤＲＡＭセル部、右側をＤＲＡＭ周辺に存在するＬＯ
ＧＩＣ部にて示している。図において、１００はＰ型の
シリコン基板、１０１はボトムＮウェル、１０２はＰウ
ェル、１０３はＮ^-型のＬＤＤ領域、１０４はＮ⁺高濃度
のソース／ドレイン領域、１０５はＬＯＧＩＣ部側のソ
ース／ドレイン領域１０４上に形成されたＣｏＳｉ
₂膜、１０６は素子間を分離するための分離絶縁膜であ
る。

【００２２】１０７はゲート絶縁膜、１０８、１０９は
ゲート電極を構成するためのリンがドープされたポリシ
リコン膜およびタングステンシリサイド膜、１１０はゲ
ート電極上に形成された酸化膜、１１２、１１３はゲー
ト電極１１０の側壁に形成された酸化膜および窒化膜、
１１５はゲート電極を覆うように形成されたＢＰＳＧ
膜、１１４はＤＲＡＭ部のゲート電極間のＮ^-領域１０
３にコンタクトをとるために形成され、リンがドープさ
れたポリシリコン膜にて成る導電膜である。

【００２３】１１６、１１７はＢＰＳＧ膜１１５上に順
次形成された窒化膜および酸化膜、１２５、１２６はＬ
ＯＧＩＣ部のソース／ドレイン領域１０４上にコンタク
トをとるために形成されＴｉＮ／Ｔｉ膜にて成るバリア
メタル膜および導電部としての第１のＷプラグ、１１８
は第１のＷプラグ１２６を覆うように形成された酸化膜
にて成る下層層間絶縁膜としての第１の層間絶縁膜、１
２０、１２１は導電膜１１４にコンタクトをとるために
形成された窒化膜およびリンがドープされたポリシリコ
ン膜である。

【００２４】１１９は酸化膜にて成る下層層間絶縁膜と
しての第２の層間絶縁膜、１２２、１２３、１２４はポ
リシリコン膜１２１に接続されたキャパシタを構成する
もので、リンがドープされたポリシリコン膜にて成る下
部電極、ゲート窒化膜、リンがドープされたポリシリコ
ン膜にて成る上部電極、１３１は上部電極１２４上に形
成されたシリコン窒化膜にて成る保護膜で、下層層間絶
縁膜および後述する上層層間絶縁膜をエッチングする場
合のエッチングレートが低い材質にてなる。１５０は上
部電極１２４を覆うように形成され、酸化膜にて成る上
層層間絶縁膜としての第３の層間絶縁膜である。

【００２５】１６０は上層層間絶縁膜としての第３の層
間絶縁膜１５０および下層層間絶縁膜としての第１およ
び第２の層間絶縁膜１１８、１１９を貫通して導電部と
しての第１のＷプラグ１２６にコンタクトとるための第
２のコンタクトホール、１２７、１２８は第２のコンタ
クトホール１６０内にて第１のＷプラグ１２６にコンタ
クトをとるＴｉＮ／Ｔｉ膜にて成るバリアメタル膜およ
び第２のＷプラグである。

【００２６】１６１は上層層間絶縁膜としての第３の層
間絶縁膜１５０および保護膜１３１を貫通して上部電極
１２４にコンタクトをとるための第１のコンタクトホー
ル、１２７ｂ、１２８ｂは第１のコンタクトホール１６
１内にて上部電極１２４にコンタクトをとるＴｉＮ／Ｔ
ｉ膜にて成るバリアメタル膜および第３のＷプラグ、１
２９、１３０は第２のＷプラグ１２８上に形成されたＡ
ｌＣｕ膜およびＴｉＮ／Ｔｉ膜である。

【００２７】次に上記のように構成された実施の形態１
の半導体装置の製造方法について説明する。ここでは、
キャパシタ形成前までの工程においては、従来よりの周
知の方法にて形成する場合と同様であるため、キャパシ
タの上部電極形成時からについて説明する。また各図に
おいては、半導体装置の製造方法を説明するための必要
箇所のみを示し説明する。まず、上部電極用のリンがド
ープされたポリシリコン膜１２４ａを積層した後、その
ポリシリコン膜１２４ａ上に保護膜１３１ａを積層する
（図２（ａ））。

【００２８】次に、上部電極のパターニングと保護膜の
パターニングとを同時に行い、上部電極１２４と、この
上部電極１２４上に保護膜１３１を形成する（図２
（ｂ））。次に、酸化膜を成膜して、ＣＭＰ法により平
坦化して第３の層間絶縁膜１５０を形成する（図２
（ｃ））。次に、コンタクトホールを形成するためのパ
ターニングされたレジスト膜１３２を写真製版処理によ
り形成する（図２（ｄ））。

【００２９】次に、レジスト膜１３２をマスクとして、
上層層間絶縁膜および下層層間絶縁膜をエッチングす
る。ここでは、各層間絶縁膜がシリコン酸化膜、保護膜
がシリコン窒化膜にて形成されているためエッチングレ
ート比は１：３程度となる。よって、各層間絶縁膜をエ
ッチングしている間に、保護膜は徐々にエッチングさ
れ、第２のコンタクトホール１６０の形成時には、第１
のコンタクトホール１６１もほぼ同時に形成されている
（図３（ａ））。尚、保護膜が残存してる場合を考慮し
て、保護膜のエッチング工程を行うことも考えられる。

【００３０】次に、バリアメタル膜１２７を形成する
（図３（ｂ））。次に、第２のＷプラグ１２８ａ、１２
８ｂを形成する（図３（ｃ））。次に、ＡｌＣｕ膜１２
９を成膜する（図３（ｄ））。次に、ＴｉＮ／Ｔｉ膜１
３０を成膜し、パターニングして図１に示すように半導
体装置を形成する。

【００３１】上記のように構成された実施の形態１の半
導体装置は、上部電極上に保護膜を備えているので、上
部電極と、上部電極よりも下層に存在する導電部（第１
のＷプラグ）とにコンタクトをとるためのコンタクトホ
ールを同時に形成しても、第１のコンタクトホールが上
部電極を突き抜けることなく形成することができ、各コ
ンタクトホールにおいて所望のコンタクトを得ることが
できる。

【００３２】実施の形態２．図４はこの発明の実施の形
態２における半導体装置の構成を示す断面図である。図
において、上記実施の形態１と同様の部分は同一符号を
付して説明を省略する。１３３は上部電極１２４上の全
面に形成された保護膜で、金属膜としての例えばＴｉＮ
膜（チタンナイトライド膜）にて形成されており、各層
間絶縁膜（シリコン酸化膜）をエッチングする際のエッ
チングレート比が１：１０程度となり、各層間絶縁膜を
エッチング際に、保護膜がエッチングされることはほと
んどなくなる。

【００３３】次に上記のように構成された実施の形態２
の半導体装置の製造方法について説明する。まず、上部
電極用のリンがドープされたポリシリコン膜１２４ａを
積層した後、そのポリシリコン膜１２４ａ上に保護膜１
３３ａを積層する（図５（ａ））。次に、写真製版処理
によりパターニングされたレジスト膜１８０を形成する
（図５（ｂ））。次に、レジスト膜１８０をマスクとし
て、保護膜１３３をパターニングして形成する（図５
（ｃ））。次に、レジスト膜１８０をマスクとして、上
部電極１２４をパターニングして形成する（図５
（ｄ））。

【００３４】次に、レジスト膜１８０を除去する。次
に、酸化膜を成膜して、ＣＭＰ法により平坦化して第３
の層間絶縁膜１５０を形成する（図６（ａ））。次に、
コンタクトホールを形成するためのパターニングされた
レジスト膜１３２を写真製版処理により形成する（図６
（ｂ））。次に、レジスト膜１３２をマスクとして、上
層層間絶縁膜および下層層間絶縁膜をエッチングする。

【００３５】ここでは、各層間絶縁膜がシリコン酸化
膜、保護膜がＴｉＮ膜にて形成されているためエッチン
グレート比は１：１０程度となる。よって、各層間絶縁
膜をエッチングしている間に、保護膜はほとんどエッチ
ングされない。そして、第２のコンタクトホール１６０
の形成時には、第１のコンタクトホール１６１も同時に
形成されている（図３（ａ））。この場合、保護膜は金
属膜にて形成されているため、保護膜上にてコンタクト
をとることにより、上部電極とコンタクトをとることと
なる。

【００３６】次に、バリアメタル膜１２７を形成する
（図７（ａ））。次に、第２のＷプラグ１２８ａ、１２
８ｂを形成する（図７（ｂ））。次に、ＡｌＣｕ膜１２
９を成膜する（図７（ｃ））。次に、ＴｉＮ／Ｔｉ膜１
３０を成膜し、パターニングして図４に示すように半導
体装置を形成する。

【００３７】上記のように構成された実施の形態２の半
導体装置は、上部電極上の保護膜を金属膜にて形成して
いるため、上部電極と、上部電極よりも下層に存在する
導電部とにコンタクトとるためのコンタクトホールを同
時に形成しても、第１のコンタクトホールが上部電極を
突き抜けることは確実に防止でき、各コンタクトホール
において所望のコンタクトを確実に得ることができる。
さらに、ポリシリコン膜にて成る上部電極上全面に金属
膜にて成る保護膜を備えたので、保護膜も上部電極の一
部として機能し、上部電極のシート抵抗を低減すること
ができる。

【００３８】実施の形態３．図８はこの発明の実施の形
態３における半導体装置の構成を示す断面図である。図
において、上記各実施の形態と同様の部分は同一符号を
付して説明を省略する。１３４は上部電極１２４上の全
面に形成された保護膜で、金属膜としての金属シリサイ
ド膜にて形成されており、各層間絶縁膜（シリコン酸化
膜）をエッチングする際のエッチングレート比が１：１
０程度となり、各層間絶縁膜をエッチング際に、保護膜
がエッチングされることはほとんどなくなる。

【００３９】次に上記のように構成された実施の形態３
の半導体装置の製造方法について説明する。まず、上部
電極用のリンがドープされたポリシリコン膜を積層した
後、パターニングして上部電極１２４を形成する（図９
（ａ））。次に、上部電極１２４上に高融点金属膜１３
５（ＴｉＮ／Ｃｏ膜）を積層する（図９（ｂ））。次
に、例えば４３０℃で９０秒のランプアニールによる熱
処理を施し、高融点金属膜１３５のＣｏの内の、上部電
極１２４と接触している箇所は、上部電極１２４のポリ
シリコン膜のシリコンと反応し、金属シリサイド膜（Ｃ
ｏＳｉ膜）にて成る保護膜１３４となる。よって、この
保護膜１３４は上部電極１２４上のみに形成される（図
９（ｃ））。

【００４０】次に、高融点金属膜の未反応部分は例えば
硝酸／酢酸／燐酸の混合水溶液にて除去し、上部電極以
外の部分の高融点金属膜は除去させることとなる（図９
（ｄ））。次に、例えば８５０℃で３０秒のランプアニ
ールによる熱処理を施し保護膜１３４を確実なものとし
て形成する。次に、酸化膜を成膜して、ＣＭＰ法により
平坦化して第３の層間絶縁膜１５０を形成する（図１０
（ａ））。次に、コンタクトホールを形成するためのパ
ターニングされたレジスト膜１３２を写真製版処理によ
り形成する（図１０（ｂ））。次に、レジスト膜１３２
をマスクとして、上層層間絶縁膜および下層層間絶縁膜
をエッチングする。

【００４１】ここでは、各層間絶縁膜がシリコン酸化
膜、保護膜が金属シリサイド膜にて形成されているため
エッチングレート比は１：１０程度となる。よって、各
層間絶縁膜をエッチングしている間に、保護膜はほとん
どエッチングされない。そして、第２のコンタクトホー
ル１６１の形成時には、第１のコンタクトホール１６０
も同時に形成されている（図１０（ｃ））。この場合、
保護膜は金属膜にて形成されているため、保護膜上にて
コンタクトをとることにより、上部電極とコンタクトを
とることとなる。

【００４２】次に、バリアメタル膜１２７を形成する
（図１０（ａ））。次に、第２のＷプラグ１２８ａ、１
２８ｂを形成する（図１１（ａ））。次に、ＡｌＣｕ膜
１２９を成膜する（図１１（ｂ））。次に、ＴｉＮ／Ｔ
ｉ膜１３０を成膜し、パターニングして図８に示すよう
に半導体装置を形成する。

【００４３】上記のように構成された実施の形態３の半
導体装置は、上記実施の形態２と同様の効果を奏するの
はもちろんのこと、高融点の金属膜と上部電極とを反応
させることにより保護膜を形成しているため、保護膜を
パターニングするためのエッチング工程が必要なくプロ
セスの簡素化を図ることができる。尚、ここでは高融点
金属膜を上部電極と反応させて、金属シリサイド膜を形
成する例を示したが、これと限られることはなく上部電
極と反応して金属シリサイド膜を形成することができる
金属膜であればいずれの金属膜を用いてもよいことは言
うまでもない。

【００４４】実施の形態４．図１２はこの発明の実施の
形態４における半導体装置の構成を示す断面図である。
図において、上記各実施の形態と同様の部分は同一符号
を付して説明を省略する。１３６は上部電極１２４上の
第１のコンタクトホールが形成される領域およびその近
傍のみに形成された保護膜で、金属膜としての金属シリ
サイド膜にて形成されており、各層間絶縁膜（シリコン
酸化膜）をエッチングする際のエッチングレート比が
１：１０程度となり、各層間絶縁膜をエッチング際に、
保護膜がエッチングされることはほとんどなくなる。

【００４５】次に上記のように構成された実施の形態４
の半導体装置の製造方法について説明する。まず、上部
電極用のリンがドープされたポリシリコン膜を積層した
後、パターニングして上部電極１２４を形成する（図１
３（ａ））。次に、上部電極１２４上に絶縁膜１５０ａ
を積層する（図１３（ｂ））。次に、絶縁膜１５０ａ上
に写真製版処理により第１のコンタクトホールが形成さ
れる領域およびその領域およびその近傍が開口されるよ
うにパターニングされたレジスト膜１８１を形成する
（図１３（ｃ））。

【００４６】次に、レジスト膜１８１をマスクとして、
絶縁膜１５０ａをエッチングし、上部電極１２４の内、
第１のコンタクトホールが形成される領域およびその近
傍が露出される。次に、レジスト膜１８１を除去する
（図１３（ｄ））。次に、絶縁膜１５０ａ上に高融点金
属膜１３７（ＴｉＮ／Ｃｏ膜）を積層する（図１４
（ａ））。次に、例えば４３０℃で９０秒のランプアニ
ールによる熱処理を施し、高融点金属膜１３７のＣｏの
内の、上部電極１２４と接触している箇所は、上部電極
１２４のポリシリコン膜のシリコンと反応し、金属シリ
サイド膜（ＣｏＳｉ膜）にて成る保護膜１３６となる。
よって、この保護膜１３６は露出している上部電極１２
４上のみに形成される。

【００４７】次に、高融点金属膜の未反応部分は例えば
硝酸／酢酸／燐酸の混合水溶液にて除去し、上部電極上
以外の部分の高融点金属膜は除去し、保護膜１３４のみ
を残存させる（図１４（ｂ））。次に、酸化膜を成膜し
て、ＣＭＰ法により平坦化して、第３の層間絶縁膜１５
０を形成する（図１４（ｃ））。この際、先ほど形成し
ている絶縁膜１５０ａは第３の層間絶縁膜１５０の一部
として利用されることとなる。次に、コンタクトホール
を形成するためのパターニングされたレジスト膜１３２
を写真製版処理により形成する（図１４（ｄ））。次
に、レジスト膜１３２をマスクとして、上層層間絶縁膜
および下層層間絶縁膜をエッチングする。

【００４８】ここでは、各層間絶縁膜がシリコン酸化
膜、保護膜が金属シリサイド膜にて形成されているため
エッチングレート比は１：１０程度となる。よって、各
層間絶縁膜をエッチングしている間に、保護膜はほとん
どエッチングされない。そして、第２のコンタクトホー
ル１６０の形成時には、第１のコンタクトホール１６１
も同時に形成されている（図１５（ａ））。この場合、
保護膜は金属膜にて形成されているため、保護膜上にて
コンタクトをとることにより、上部電極とコンタクトを
とることとなる。

【００４９】次に、バリアメタル膜１２７を形成する
（図１５（ｂ））。次に、第２のＷプラグ１２８ａ、１
２８ｂを形成する（図１５（ｃ））。次に、ＡｌＣｕ膜
１２９を成膜する（図１５（ｄ））。次に、ＴｉＮ／Ｔ
ｉ膜１３０を成膜し、パターニングして図１２に示すよ
うに半導体装置を形成する。

【００５０】上記のように構成された実施の形態４の半
導体装置は、上記各実施の形態と同様の効果を奏するの
はもちろんのこと、金属膜を有する保護膜を上部電極の
第１のコンタクトホールが形成される領域およびその近
傍のみに備えるようにしているため、金属による金属汚
染やシリサイド化によるストレスなどが懸念される場
合、その事項を最小限にとどめることができる。

【００５１】実施の形態５．図１６はこの発明の実施の
形態５における半導体装置の構成を示す断面図である。
図において、上記各実施の形態と同様の部分は同一符号
を付して説明を省略する。１３８は保護膜１３４を覆う
ように形成されたシリコン窒化膜である。

【００５２】次に上記のように構成された実施の形態５
の半導体装置の製造方法について説明する。まず、上部
電極用のリンがドープされたポリシリコン膜を積層した
後、パターニングして上部電極１２４を形成する（図１
７（ａ））。次に、上部電極１２４上に高融点金属膜１
３５（ＴｉＮ／Ｃｏ膜）を積層する（図１７（ｂ））。
次に、例えば４３０℃で９０秒のランプアニールによる
熱処理を施し、高融点金属膜１３５のＣｏの内の、上部
電極１２４と接触している箇所は、上部電極１２４のポ
リシリコン膜のシリコンと反応し、金属シリサイド膜
（ＣｏＳｉ膜）にて成る保護膜１３６となる。よって、
この保護膜１３６は上部電極１２４上のみに形成される
（図１７（ｃ））。

【００５３】次に、高融点金属膜の未反応部分は例えば
硝酸／酢酸／燐酸の混合水溶液にて除去し、上部電極以
外の部分の高融点金属膜が除去され、再び例えば８５０
℃で３０秒のランプアニールによる熱処理を施し、保護
膜１３４を確実なものとして形成する（図１７
（ｄ））。次に、保護膜１３４を覆うようにシリコン窒
化膜１３８を形成する（図１８（ａ））。次に、酸化膜
を成膜して、ＣＭＰ法により平坦化して第３の層間絶縁
膜１５０を形成する。

【００５４】次に、コンタクトホールを形成するための
パターニングされたレジスト膜１３２を写真製版処理に
より形成する（図１８（ｂ））。次に、レジスト膜１３
２をマスクとして、上層層間絶縁膜および下層層間絶縁
膜をエッチングする。

【００５５】まず、第３の層間絶縁膜１５０をエッチン
グする（図１８（ｃ））。次に、シリコン窒化膜１３７
をエッチングする（図１９（ａ））。次に、下層層間絶
縁膜をエッチングする。この際、各層間絶縁膜がシリコ
ン酸化膜、保護膜が金属シリサイド膜にて形成されてい
るためエッチングレート比は１：１０程度となる。よっ
て、各層間絶縁膜をエッチングしている間に、保護膜は
ほとんどエッチングされない。そして、第２のコンタク
トホール１６１の形成時には、第１のコンタクトホール
１６０も同時に形成されている（図１９（ｂ））。この
場合、保護膜は金属膜にて形成されているため、保護膜
上にてコンタクトをとることにより、上部電極とコンタ
クトをとることとなる。

【００５６】次に、バリアメタル膜１２７を形成する
（図１９（ｃ））。次に、第２のＷプラグ１２８ａ、１
２８ｂを形成する（図２０（ａ））。次に、ＡｌＣｕ膜
１２９を成膜する（図２０（ｂ））。次に、ＴｉＮ／Ｔ
ｉ膜１３０を成膜し、パターニングして図１６に示すよ
うに半導体装置を形成する。

【００５７】上記のように構成された実施の形態５の半
導体装置は、上記各実施の形態と同様の効果を奏するの
はもちろんのこと、金属膜にて成る保護膜上にシリコン
窒化膜が形成され、保護膜の酸化を防止することができ
る。そのことにより、保護膜による上部電極のシート抵
抗の低減効果をより一層確実に得ることができる。

【００５８】実施の形態６．図２１はこの発明の実施の
形態６の半導体装置の構成を示す断面図で、アライメン
トマークが形成される領域部分を示したものである。他
の領域には周知の通り、上記各実施の形態にて示したよ
うな、ＤＲＡＭセル部およびＬＯＧＩＣ部などが存在す
る。

【００５９】図において、１６２はアライメントマーク
を形成するための開口部で、上記各実施の形態の第１の
コンタクトホールと同様に形成されている（ただし、図
２１においては、上記実施の形態２の場合を参考に示し
ている。）。そして、アライメントマーク１６２の下部
に、第１のコンタクトホールの下部と同様に、上部電極
１２４と保護膜１３４と（ただし、他の部分とは電気的
に接続されていない。）が残存している。

【００６０】上記のように構成された実施の形態６によ
れば、アライメントマークを第１のコンタクトホールと
同様に形成することができるため、アライメントマーク
を確実に良好な形状にて形成することができる。よっ
て、上部のＡｌＣｕ膜１２９のパターニングをレジスト
膜１４０にて行う場合など、このアライメントマークが
使用でき、ＡｌＣｕ膜１２９を所望のパターンにて形成
することができる。

【００６１】

【発明の効果】以上のように、この発明の請求項１によ
れば、半導体基板上に形成された導電部と、導電部を覆
うように形成された下層層間絶縁膜と、下層層間絶縁膜
内に形成され、上部電極がポリシリコン膜にて成るキャ
パシタと、上部電極上に形成された保護膜と、キャパシ
タを覆うように形成された上層層間絶縁膜と、上層層間
絶縁膜貫通して上部電極にコンタクトをとるための第１
のコンタクトホールと、上層層間絶縁膜および下層層間
絶縁膜を貫通して導電部にコンタクトをとるための第２
のコンタクトホールとを備え、保護膜は各コンタクトホ
ールを形成する場合のエッチングレートが両層間絶縁膜
のエッチングレートより低い材質にてなるので、第１の
コンタクトホールにおける上部電極とのコンタクトを良
好にとることができる半導体装置を提供することが可能
となる。

【００６２】また、この発明の請求項２によれば、請求
項１において、両層間絶縁膜がシリコン酸化膜にて成
り、保護膜がシリコン窒化膜または金属膜にて成るの
で、第１のコンタクトホールにおける上部電極とのコン
タクトを確実に良好にとることができる半導体装置を提
供することが可能となる。

【００６３】また、この発明の請求項３によれば、請求
項２において、保護膜が金属膜を有する場合、金属膜は
第１のコンタクトホールを形成する領域およびその近傍
のみに形成するので、金属汚染を最小限にとどめること
ができる半導体装置を提供することが可能となる。

【００６４】また、この発明の請求項４によれば、請求
項２において、保護膜が金属膜を有する場合、金属膜は
上部電極の全面に形成するので、上部電極のシート抵抗
を低減することができる半導体装置を提供することが可
能となる。

【００６５】また、この発明の請求項５によれば、請求
項１ないし請求項４のいずれかにおいて、上層層間絶縁
膜内にてアライメントマークを形成する場合、アライメ
ントマーク形成領域の下層層間絶縁膜上に、上部電極と
保護膜とを残存させ、上部電極上にまたは保護膜上に至
るアライメントマーク用の開口部を形成するので、良好
なアライメントマークを得ることができる半導体装置を
提供することが可能となる。

【００６６】また、この発明の請求項６によれば、半導
体基板上に形成された導電部を覆うように下層層間絶縁
膜を形成し、下層層間絶縁膜に上部電極がポリシリコン
膜にて成り、上部電極上に保護膜を備えたキャパシタを
形成し、キャパシタを覆うように上層層間絶縁膜を形成
し、上層層間絶縁膜上にパターニングされたレジスト膜
を形成し、レジスト膜をマスクとして、上層層間絶縁膜
を貫通して上部電極にコンタクトをとるための第１のコ
ンタクトホールと、上層層間絶縁膜および下層層間絶縁
膜を貫通して導電部にコンタクトをとるための第２のコ
ンタクトホールとを形成し、各コンタクトホールを形成
する場合の保護膜のエッチングレートが両層間絶縁膜の
エッチングレートより低いものであるので、第１のコン
タクトホールが上部電極の貫通するのを防止することが
できる半導体装置の製造方法を提供することが可能とな
る。

【００６７】また、この発明の請求項７によれば、請求
項６において、両層間絶縁膜をシリコン酸化膜で形成
し、保護膜をシリコン窒化膜または金属膜にて形成する
ので、第１のコンタクトホールが上部電極の貫通するの
を確実に防止することができる半導体装置の製造方法を
提供することが可能となる。

【００６８】また、この発明の請求項８によれば、請求
項７において、保護膜に金属膜を有する場合の金属膜の
形成工程は、上部電極を形成した後で上層層間絶縁膜を
形成する前に、上部電極上に金属膜を形成し、上部電極
と金属膜とを反応させて金属シリサイド膜を形成し、金
属膜の内、未反応部分を除去して残存する金属シリサイ
ド膜にて金属膜を形成するので、保護膜の形成を簡素化
することができる半導体装置の製造方法を提供すること
が可能となる。

【００６９】また、この発明の請求項９によれば、請求
項８において、金属シリサイド膜の形成工程は、上部電
極上に第１のコンタクトホールを形成する領域およびそ
の近傍のみを開口するようにパターニングされた絶縁膜
を形成し、絶縁膜上を覆う金属膜を形成して行うので、
保護膜を第１のコンタクトホールの形成領域およびその
近傍のみに容易に形成することができる半導体装置の製
造方法を提供することが可能となる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体装置の
構成を示す断面図である。

【図２】 図１に示した半導体装置の製造方法を示す断
面図である。

【図３】 図１に示した半導体装置の製造方法を示す断
面図である。

【図４】 この発明の実施の形態２による半導体装置の
構成を示す断面図である。

【図５】 図４に示した半導体装置の製造方法を示す断
面図である。

【図６】 図４に示した半導体装置の製造方法を示す断
面図である。

【図７】 図４に示した半導体装置の製造方法を示す断
面図である。

【図８】 この発明の実施の形態３による半導体装置の
構成を示す断面図である。

【図９】 図８に示した半導体装置の製造方法を示す断
面図である。

【図１０】 図８に示した半導体装置の製造方法を示す
断面図である。

【図１１】 図８に示した半導体装置の製造方法を示す
断面図である。

【図１２】 この発明の実施の形態４による半導体装置
の構成を示す断面図である。

【図１３】 図１２に示した半導体装置の製造方法を示
す断面図である。

【図１４】 図１２に示した半導体装置の製造方法を示
す断面図である。

【図１５】 図１２に示した半導体装置の製造方法を示
す断面図である。

【図１６】 この発明の実施の形態５による半導体装置
の構成を示す断面図である。

【図１７】 図１６に示した半導体装置の製造方法を示
す断面図である。

【図１８】 図１６に示した半導体装置の製造方法を示
す断面図である。

【図１９】 図１６に示した半導体装置の製造方法を示
す断面図である。

【図２０】 図１６に示した半導体装置の製造方法を示
す断面図である。

【図２１】 この発明の実施の形態６による半導体装置
の構成を示す断面図である。

【図２２】 従来の問題点を示した半導体装置の構成を
示す断面図である。

【符号の説明】

１００ シリコン基板、１１８ 第１の層間絶縁膜、１
１９ 第２の層間絶縁膜、１２４ 上部電極、１２６
第１のＷプラグ、１３１，１３３，１３４，１３６ 保
護膜、１３５，１３７ 高融点金属膜、１５０ 第３の
層間絶縁膜、１５０ａ 絶縁膜、１６０ 第２のコンタ
クトホール、１６１ 第１のコンタクトホール、１６２
開口部。

フロントページの続き Ｆターム(参考） 5F033 HH04 HH09 HH18 HH28 HH33 JJ04 JJ18 JJ19 JJ33 KK04 KK25 KK33 LL04 MM05 MM07 MM08 NN06 NN07 QQ08 QQ09 QQ39 QQ48 QQ59 QQ65 QQ70 QQ73 QQ82 RR04 RR06 RR15 TT08 VV10 VV16 XX00 XX10 5F083 AD31 JA35 JA36 JA39 JA40 JA53 JA56 KA19 KA20 MA03 MA04 MA05 MA06 MA16 MA17 MA19 MA20 PR06 PR34 PR40 PR42 PR47 PR52 ZA12

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された導電部と、上
   記導電部を覆うように形成された下層層間絶縁膜と、上
   記下層層間絶縁膜内に形成され、上部電極がポリシリコ
   ン膜にて成るキャパシタと、上記上部電極上に形成され
   た保護膜と、上記キャパシタを覆うように形成された上
   層層間絶縁膜と、上記上層層間絶縁膜を貫通して上記上
   部電極とコンタクトをとるための第１のコンタクトホー
   ルと、上記上層層間絶縁膜および上記下層層間絶縁膜を
   貫通して上記導電部とコンタクトをとるための第２のコ
   ンタクトホールとを備え、上記保護膜は上記各コンタク
   トホールを形成する場合のエッチングレートが上記両層
   間絶縁膜のエッチングレートより低い材質にてなること
   を特徴とする半導体装置。
2. 【請求項２】 両層間絶縁膜がシリコン酸化膜にて成
   り、保護膜がシリコン窒化膜または金属膜にて成ること
   を特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 保護膜が金属膜を有する場合、上記金属
   膜は第１のコンタクトホールを形成する領域およびその
   近傍のみに形成することを特徴とする請求項２に記載の
   半導体装置。
4. 【請求項４】 保護膜が金属膜を有する場合、上記金属
   膜は上部電極の全面に形成することを特徴とする請求項
   ２に記載の半導体装置。
5. 【請求項５】 上層層間絶縁膜内にてアライメントマー
   クを形成する場合、上記アライメントマーク形成領域の
   下層層間絶縁膜上に、上部電極と保護膜とを残存させ、
   上記上部電極上または上記保護膜上に至る上記アライメ
   ントマーク用の開口部を形成することを特徴とする請求
   項１ないし請求項４のいずれかに記載の半導体装置。
6. 【請求項６】 半導体基板上に形成された導電部を覆う
   ように下層層間絶縁膜を形成する工程と、上記下層層間
   絶縁膜に上部電極がポリシリコン膜にて成り、上記上部
   電極上に保護膜を備えたキャパシタを形成する工程と、
   上記キャパシタを覆うように上層層間絶縁膜を形成する
   工程と、上記上層層間絶縁膜上にパターニングされたレ
   ジスト膜を形成する工程と、上記レジスト膜をマスクと
   して、上記上層層間絶縁膜を貫通して上記上部電極にコ
   ンタクトをとるための第１のコンタクトホールと、上記
   上層層間絶縁膜および上記下層層間絶縁膜を貫通して上
   記導電部にコンタクトをとるための第２のコンタクトホ
   ールとを形成する工程とを備え、上記各コンタクトホー
   ルを形成する場合の上記保護膜のエッチングレートが上
   記両層間絶縁膜のエッチングレートより低いことを特徴
   とする半導体装置の製造方法。
7. 【請求項７】 両層間絶縁膜をシリコン酸化膜で形成
   し、保護膜をシリコン窒化膜または金属膜にて形成する
   ことを特徴とする請求項６に記載の半導体装置の製造方
   法。
8. 【請求項８】 保護膜に金属膜を有する場合の上記金属
   膜の形成工程は、上部電極を形成した後で上層層間絶縁
   膜を形成する前に、上記上部電極上に金属膜を形成し、
   上記上部電極と上記金属膜とを反応させて金属シリサイ
   ド膜を形成し、上記金属膜の内、未反応部分を除去して
   残存する上記金属シリサイド膜にて上記金属膜を形成す
   ることを特徴とする請求項７に記載の半導体装置の製造
   方法。
9. 【請求項９】 金属シリサイド膜の形成工程は、上部電
   極上に第１のコンタクトホールを形成する領域とその近
   傍のみを開口するようにパターニングされた絶縁膜を形
   成し、上記絶縁膜上を覆う金属膜を形成して行うことを
   特徴とする請求項８に記載の半導体装置の製造方法。