JP2002176083A - 線幅測定用素子 - Google Patents
線幅測定用素子Info
- Publication number
- JP2002176083A JP2002176083A JP2000376558A JP2000376558A JP2002176083A JP 2002176083 A JP2002176083 A JP 2002176083A JP 2000376558 A JP2000376558 A JP 2000376558A JP 2000376558 A JP2000376558 A JP 2000376558A JP 2002176083 A JP2002176083 A JP 2002176083A
- Authority
- JP
- Japan
- Prior art keywords
- line width
- wiring
- resistance
- measuring
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】線幅測定用素子を用いた電気的な線幅測定にお
いて、配線長を増大することなく、配線抵抗のばらつき
影響を低減可能な線幅測定用素子を提供する。 【解決手段】本発明の線幅測定用素子は、複数の配線と
４つの触針用端子と４本の引き出し線とを備えており、
各々の配線が引き出し線を用いて並列に接続されてい
る。並列配線の本数を増大することにより、配線長を延
長することなく配線抵抗のばらつき影響を低減できる。
いて、配線長を増大することなく、配線抵抗のばらつき
影響を低減可能な線幅測定用素子を提供する。 【解決手段】本発明の線幅測定用素子は、複数の配線と
４つの触針用端子と４本の引き出し線とを備えており、
各々の配線が引き出し線を用いて並列に接続されてい
る。並列配線の本数を増大することにより、配線長を延
長することなく配線抵抗のばらつき影響を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製品の線幅測
定技術に関し、特に試料の表面の端子に電極を接触させ
ることにより測定した抵抗の値を用いて試料の線幅を求
める、電気的な線幅測定方法に関する。
定技術に関し、特に試料の表面の端子に電極を接触させ
ることにより測定した抵抗の値を用いて試料の線幅を求
める、電気的な線幅測定方法に関する。
【０００２】
【従来の技術】従来の電気的な線幅測定法は、文献（El
ectrical Linewidth Test StructuresFaｆbricated in
Monocrystalline Films for Reference−Material Appl
ications :IEEE TRANSACTIONS ON SEMICONDUCTOR MANUF
ACTURING,Vol.11,No2,pp182−193,MAY 1998）に示され
るように、配線抵抗測定部と、シート抵抗測定部とによ
り構成される線幅測定用の素子が用いられてきた。線幅
測定用素子の測定は、自動測定に対応するため規則的に
並べられた触針用端子を用いて行われ、素子は触針用端
子に囲まれた領域に配置される。
ectrical Linewidth Test StructuresFaｆbricated in
Monocrystalline Films for Reference−Material Appl
ications :IEEE TRANSACTIONS ON SEMICONDUCTOR MANUF
ACTURING,Vol.11,No2,pp182−193,MAY 1998）に示され
るように、配線抵抗測定部と、シート抵抗測定部とによ
り構成される線幅測定用の素子が用いられてきた。線幅
測定用素子の測定は、自動測定に対応するため規則的に
並べられた触針用端子を用いて行われ、素子は触針用端
子に囲まれた領域に配置される。
【０００３】配線抵抗測定部において、線幅の測定対象
となる配線は１本であるが、露光処理における近接効果
を考慮するため、配線の近傍には電気測定には用いない
補助パターンが配置されることもある。
となる配線は１本であるが、露光処理における近接効果
を考慮するため、配線の近傍には電気測定には用いない
補助パターンが配置されることもある。
【０００４】配線の線幅は、配線抵抗と、配線の近傍で
測定したシート抵抗から求める。なお配線抵抗の測定は
接触抵抗の影響を低減するため、４探針法で行う。
測定したシート抵抗から求める。なお配線抵抗の測定は
接触抵抗の影響を低減するため、４探針法で行う。
【０００５】
【発明が解決しようとする課題】従来の電気的な線幅測
定法は、シート抵抗測定部と配線抵抗測定部とでシート
抵抗が同一であることを仮定している。しかし実際には
配線の膜厚や膜質の不均一性により、配線近傍の微小領
域においてもシート抵抗にはばらつきがある。このため
線幅が同一の寸法に加工されている配線においても抵抗
にばらつきが生じ、線幅の測定誤差が生じるという問題
がある。
定法は、シート抵抗測定部と配線抵抗測定部とでシート
抵抗が同一であることを仮定している。しかし実際には
配線の膜厚や膜質の不均一性により、配線近傍の微小領
域においてもシート抵抗にはばらつきがある。このため
線幅が同一の寸法に加工されている配線においても抵抗
にばらつきが生じ、線幅の測定誤差が生じるという問題
がある。
【０００６】このような問題の解決手段として、配線抵
抗測定部の配線長を延長しする方法が考えられる。抵抗
が大きくなることにより抵抗ばらつきの影響が相対的に
低減するが、素子の配置に必要な面積が増大するという
問題がある。
抗測定部の配線長を延長しする方法が考えられる。抵抗
が大きくなることにより抵抗ばらつきの影響が相対的に
低減するが、素子の配置に必要な面積が増大するという
問題がある。
【０００７】本発明は、電気的な線幅測定におけるこの
ような問題に対して、配線長を延長することなく、配線
抵抗のばらつき影響を低減する線幅測定用素子を提供す
るものである。
ような問題に対して、配線長を延長することなく、配線
抵抗のばらつき影響を低減する線幅測定用素子を提供す
るものである。
【０００８】
【課題を解決するための手段】本発明の線幅測定用素子
は、複数の配線と複数の触針用端子と複数の引き出し線
とを備えており、各々の配線が引き出し線を用いて並列
に接続されていることを特徴とする、配線抵抗測定部を
備えている。
は、複数の配線と複数の触針用端子と複数の引き出し線
とを備えており、各々の配線が引き出し線を用いて並列
に接続されていることを特徴とする、配線抵抗測定部を
備えている。
【０００９】また本発明の線幅測定用素子では、４探針
法を用いて複数の配線の並列抵抗を測定する。これによ
り、シート抵抗のばらつきによる抵抗の測定誤差が平均
化され、測定誤差を低減することができる。
法を用いて複数の配線の並列抵抗を測定する。これによ
り、シート抵抗のばらつきによる抵抗の測定誤差が平均
化され、測定誤差を低減することができる。
【００１０】
【発明の実施の形態】本発明の線幅測定用素子の実施例
を図面を用いて説明する。
を図面を用いて説明する。
【００１１】図１（ａ）は、本発明の線幅測定用素子の
一例を示す平面図である。図中の点線で囲まれた領域１
１１は、線幅測定用素子の配置領域を示している。また
線幅測定用素子はシート抵抗測定部１０１と、配線抵抗
測定部１０２と、触針用端子１０３〜１１０と、により
構成されている。
一例を示す平面図である。図中の点線で囲まれた領域１
１１は、線幅測定用素子の配置領域を示している。また
線幅測定用素子はシート抵抗測定部１０１と、配線抵抗
測定部１０２と、触針用端子１０３〜１１０と、により
構成されている。
【００１２】シート抵抗測定部１０１にはＶａｎ ｄｅ
ｒ Ｐａｕｗのシート抵抗用素子を用いる。測定には４
つの触針用端子１０３〜１０６を用い、各触針用端子に
接続された配線が十字に交差した部分のシート抵抗を測
定する。シート抵抗は隣り合う２つの触針用端子の間に
電流を流したときの、残りの２つの触針用端子の電位差
から求めることができる。なおシート抵抗用素子として
配線長や線幅などの形状パラメータが既知の配線を用
い、配線抵抗と前記形状パラメータからシート抵抗を求
めてもよい。
ｒ Ｐａｕｗのシート抵抗用素子を用いる。測定には４
つの触針用端子１０３〜１０６を用い、各触針用端子に
接続された配線が十字に交差した部分のシート抵抗を測
定する。シート抵抗は隣り合う２つの触針用端子の間に
電流を流したときの、残りの２つの触針用端子の電位差
から求めることができる。なおシート抵抗用素子として
配線長や線幅などの形状パラメータが既知の配線を用
い、配線抵抗と前記形状パラメータからシート抵抗を求
めてもよい。
【００１３】配線抵抗測定部１０２は、電圧測定用端子
１０７、１０８と、電流出力用端子１０９と、アース用
端子１１０とを備えている。図１（ｂ）は配線抵抗測定
部１０２の拡大図である。配線１１２の線幅Ｗが測定対
象である。配線１１２は複数本配列されており、引き出
し線１１３、１１４が接続されている。引き出し線１１
３は電圧測定用端子１０７、１０８に、引き出し線１１
４は電流出力用端子１０９と、アース用端子１１０に接
続されており、複数の配線はこれらの引き出し線により
並列接続されている。
１０７、１０８と、電流出力用端子１０９と、アース用
端子１１０とを備えている。図１（ｂ）は配線抵抗測定
部１０２の拡大図である。配線１１２の線幅Ｗが測定対
象である。配線１１２は複数本配列されており、引き出
し線１１３、１１４が接続されている。引き出し線１１
３は電圧測定用端子１０７、１０８に、引き出し線１１
４は電流出力用端子１０９と、アース用端子１１０に接
続されており、複数の配線はこれらの引き出し線により
並列接続されている。
【００１４】図２は、本発明の配線抵抗測定部の断面構
造の一例を示す図である。本発明の配線抵抗測定部はシ
リコン基板２０１と、シリコン基板上に形成されたシリ
コン窒化膜またはシリコン酸化膜などの絶縁膜２０２
と、絶縁膜上に形成された測定対象の配線２０３と、配
線上および配線の間に生成されたシリコン酸化膜などの
絶縁膜２０４により構成されている。ここで測定対象の
配線２０３は、多層構造となっていてもよい。例えばゲ
ート配線にみられるような、下層がポリシリコン（Ｐｏ
ｌｙ−Ｓｉ）２０５、上層がタングステンシリサイド
（ＷＳi２）２０６である構造なども、本発明に含まれ
る。
造の一例を示す図である。本発明の配線抵抗測定部はシ
リコン基板２０１と、シリコン基板上に形成されたシリ
コン窒化膜またはシリコン酸化膜などの絶縁膜２０２
と、絶縁膜上に形成された測定対象の配線２０３と、配
線上および配線の間に生成されたシリコン酸化膜などの
絶縁膜２０４により構成されている。ここで測定対象の
配線２０３は、多層構造となっていてもよい。例えばゲ
ート配線にみられるような、下層がポリシリコン（Ｐｏ
ｌｙ−Ｓｉ）２０５、上層がタングステンシリサイド
（ＷＳi２）２０６である構造なども、本発明に含まれ
る。
【００１５】図３は、本発明の線幅測定用素子のショッ
ト内配置の例を示す図である。以下、半導体製品のスク
ライブ領域に線幅測定用素子を配置した例について説明
する。ただしショットとは、１回の露光処理でパターン
が形成される領域を示す。またスクライブ領域とは同一
ウエハ上に形成された製品を切り分ける際に用いられる
領域を示す。
ト内配置の例を示す図である。以下、半導体製品のスク
ライブ領域に線幅測定用素子を配置した例について説明
する。ただしショットとは、１回の露光処理でパターン
が形成される領域を示す。またスクライブ領域とは同一
ウエハ上に形成された製品を切り分ける際に用いられる
領域を示す。
【００１６】ショット３０１は、製品領域３０２と、ス
クライブ領域３０３とにより構成され、スクライブ領域
は線幅測定用素子３０４と、その他の検査用素子３０５
などが配置されている。ここでショット内の位置と線幅
との関係を解析するため、線幅測定用素子はショット内
の異なる位置に複数配置してもよい。また露光処理にお
ける近接効果などを解析するため、同一ショット内に配
線幅や配線間隔が異なる線幅測定用素子を複数配置して
もよい。
クライブ領域３０３とにより構成され、スクライブ領域
は線幅測定用素子３０４と、その他の検査用素子３０５
などが配置されている。ここでショット内の位置と線幅
との関係を解析するため、線幅測定用素子はショット内
の異なる位置に複数配置してもよい。また露光処理にお
ける近接効果などを解析するため、同一ショット内に配
線幅や配線間隔が異なる線幅測定用素子を複数配置して
もよい。
【００１７】図４は、本発明の線幅測定用素子のショッ
ト内配置に関する他の例を示す図であるショット４０１
は、様々な電気特性評価用素子や検査用パターンで構成
される評価素子配置領域４０２と、スクライブ領域４０
３とにより構成される。線幅測定用素子４０４は評価素
子配置領域４０２またはスクライブ領域４０３に、他の
電気特性評価用素子４０５などと並べて配置する。ここ
でショット内の位置と線幅との関係を解析するため、線
幅測定用素子４０４はショット内の異なる位置に複数配
置してもよい。また露光処理における近接効果などを解
析するため、配線幅や配線間隔が異なる線幅測定用素子
を複数配置してもよい。
ト内配置に関する他の例を示す図であるショット４０１
は、様々な電気特性評価用素子や検査用パターンで構成
される評価素子配置領域４０２と、スクライブ領域４０
３とにより構成される。線幅測定用素子４０４は評価素
子配置領域４０２またはスクライブ領域４０３に、他の
電気特性評価用素子４０５などと並べて配置する。ここ
でショット内の位置と線幅との関係を解析するため、線
幅測定用素子４０４はショット内の異なる位置に複数配
置してもよい。また露光処理における近接効果などを解
析するため、配線幅や配線間隔が異なる線幅測定用素子
を複数配置してもよい。
【００１８】本発明の線幅測定用素子を用いて、配線の
線幅を求める方法について説明する。線幅の導出には、
配線抵抗測定部１０１の配線の並列抵抗Ｒpと、配線の
長さＷと、配線の本数Ｎと、シート抵抗測定部１０２の
シート抵抗ρとを用いる。
線幅を求める方法について説明する。線幅の導出には、
配線抵抗測定部１０１の配線の並列抵抗Ｒpと、配線の
長さＷと、配線の本数Ｎと、シート抵抗測定部１０２の
シート抵抗ρとを用いる。
【００１９】まず配線の並列抵抗を測定する方法につい
て、図５を用いて説明する。図５は配線抵抗測定部の等
価回路を示す図である。配線抵抗測定部は、Ｎ本の配線
抵抗５０１と触針用端子５０２〜５０５により構成され
ている。測定は触針用端子５０５と５０２の間に直流電
流を流し、このときの触針用端子５０３および５０４の
電圧を測定する、いわゆる４探針法で行う。このように
して測定した触針用端子５０３と５０４の電位差△Ｖと
配線に流した電流Iとを用いて、オームの法則により配
線の並列抵抗Ｒpを求めることができる。
て、図５を用いて説明する。図５は配線抵抗測定部の等
価回路を示す図である。配線抵抗測定部は、Ｎ本の配線
抵抗５０１と触針用端子５０２〜５０５により構成され
ている。測定は触針用端子５０５と５０２の間に直流電
流を流し、このときの触針用端子５０３および５０４の
電圧を測定する、いわゆる４探針法で行う。このように
して測定した触針用端子５０３と５０４の電位差△Ｖと
配線に流した電流Iとを用いて、オームの法則により配
線の並列抵抗Ｒpを求めることができる。
【００２０】図６は、本発明の線幅測定用素子を用い
た、線幅測定アルゴリズムを示す図である。線幅Ｗは、
シート抵抗測定部のシート抵抗ρ６０１と、配線の並列
抵抗Ｒp６０２と、配線の長さＬ６０３と、配線の本数
Ｎ６０４とを用いて、線幅算出式６０５により求めるこ
とができる。
た、線幅測定アルゴリズムを示す図である。線幅Ｗは、
シート抵抗測定部のシート抵抗ρ６０１と、配線の並列
抵抗Ｒp６０２と、配線の長さＬ６０３と、配線の本数
Ｎ６０４とを用いて、線幅算出式６０５により求めるこ
とができる。
【００２１】このような電気的な線幅測定法では、シー
ト抵抗測定部と配線抵抗測定部とでシート抵抗が同一で
あることを仮定している。しかし実際には配線の膜厚や
膜質の不均一性により、配線近傍の微小領域においても
シート抵抗にはばらつきがある。このため線幅が同一の
寸法に加工されている配線においても抵抗にばらつきが
生じ、線幅の測定誤差が生じるという問題がある。本発
明は、配線の本数を増加することにより、抵抗ばらつき
の影響を低減するものである。
ト抵抗測定部と配線抵抗測定部とでシート抵抗が同一で
あることを仮定している。しかし実際には配線の膜厚や
膜質の不均一性により、配線近傍の微小領域においても
シート抵抗にはばらつきがある。このため線幅が同一の
寸法に加工されている配線においても抵抗にばらつきが
生じ、線幅の測定誤差が生じるという問題がある。本発
明は、配線の本数を増加することにより、抵抗ばらつき
の影響を低減するものである。
【００２２】図７は本発明の効果を示す図である。並列
配線を構成する各々の配線の抵抗をＲSとすると、前記
シート抵抗のばらつきにより、ＲsはばらつきδＲsをも
つ。
配線を構成する各々の配線の抵抗をＲSとすると、前記
シート抵抗のばらつきにより、ＲsはばらつきδＲsをも
つ。
【００２３】またＲpを配線Ｎ本の並列抵抗、δＲpを並
列抵抗のばらつきとすると、配線の本数とばらつき影響
の関係は、式７０１に示される。ただし配線１本の抵抗
のばらつき影響をδＲs／Ｒs、配線Ｎ本の並列抵抗のば
らつき影響をδＲp／Ｒpで定義した。
列抵抗のばらつきとすると、配線の本数とばらつき影響
の関係は、式７０１に示される。ただし配線１本の抵抗
のばらつき影響をδＲs／Ｒs、配線Ｎ本の並列抵抗のば
らつき影響をδＲp／Ｒpで定義した。
【００２４】式７０１より、配線１本の抵抗ばらつき影
響（δＲs／Ｒs）対して、配線Ｎ本の並列抵抗のばらつ
き影響（δＲp／Ｒp）はＮ1／2に低減される。
響（δＲs／Ｒs）対して、配線Ｎ本の並列抵抗のばらつ
き影響（δＲp／Ｒp）はＮ1／2に低減される。
【００２５】グラフ７０２は本発明の効果を示したもの
である。縦軸は、配線が１本の場合のばらつき影響（δ
Ｒs／Ｒs）に対する、配線Ｎ本の並列抵抗のばらつき影
響（δＲp／Ｒp）の相対値を示しており、横軸は配線の
本数を示している。グラフ７０２に示すように、並列配
線では配線の本数を増大させることにより、抵抗のばら
つき影響を低減することができる。
である。縦軸は、配線が１本の場合のばらつき影響（δ
Ｒs／Ｒs）に対する、配線Ｎ本の並列抵抗のばらつき影
響（δＲp／Ｒp）の相対値を示しており、横軸は配線の
本数を示している。グラフ７０２に示すように、並列配
線では配線の本数を増大させることにより、抵抗のばら
つき影響を低減することができる。
【００２６】図８は、本発明の他の実施例を示す、配線
抵抗測定部の平面図である。本発明の配線抵抗測定部は
複数の直線状の配線８０１と電流出力用端子８０２と、
アース用端子８０３と、電圧測定用端子８０４、８０５
と、引き出し線８０６とを備えている。測定対象は配線
８０１の線幅Ｗ８０８である。
抵抗測定部の平面図である。本発明の配線抵抗測定部は
複数の直線状の配線８０１と電流出力用端子８０２と、
アース用端子８０３と、電圧測定用端子８０４、８０５
と、引き出し線８０６とを備えている。測定対象は配線
８０１の線幅Ｗ８０８である。
【００２７】配線８０１と引き出し線８０６は異なる層
で形成されており、コンタクトホール８０７により接続
されている。すなわち配線８０１は引き出し線８０６に
より並列に接続されており、測定は図１（ｂ）に示した
配線抵抗測定部と同様の方法で行うことができる。
で形成されており、コンタクトホール８０７により接続
されている。すなわち配線８０１は引き出し線８０６に
より並列に接続されており、測定は図１（ｂ）に示した
配線抵抗測定部と同様の方法で行うことができる。
【００２８】図９は、本発明の他の実施例を示す、配線
抵抗測定部の平面図である。拡散層９０１はボロンやリ
ンなどの不純物が注入されているＳi基板の領域を示し
ており、シリコン基板に埋め込まれた酸化膜９０８によ
り絶縁された直線状の拡散層が、複数本平行に配置され
ている。測定対象は拡散層９０１の幅Ｗ９０９である。
さらに配線抵抗測定部は、電流出力用端子９０２と、ア
ース用端子９０３と、電圧測定用端子９０４、９０５
と、引き出し線９０６とを備えており、拡散層９０１と
引き出し線９０６は異なる層で形成され、コンタクトホ
ール９０８により接続されている。すなわち拡散層９０
１は引き出し線９０６により並列に接続されており、測
定は図１−２に示した配線抵抗測定部と同様の方法で行
うことができる。
抵抗測定部の平面図である。拡散層９０１はボロンやリ
ンなどの不純物が注入されているＳi基板の領域を示し
ており、シリコン基板に埋め込まれた酸化膜９０８によ
り絶縁された直線状の拡散層が、複数本平行に配置され
ている。測定対象は拡散層９０１の幅Ｗ９０９である。
さらに配線抵抗測定部は、電流出力用端子９０２と、ア
ース用端子９０３と、電圧測定用端子９０４、９０５
と、引き出し線９０６とを備えており、拡散層９０１と
引き出し線９０６は異なる層で形成され、コンタクトホ
ール９０８により接続されている。すなわち拡散層９０
１は引き出し線９０６により並列に接続されており、測
定は図１−２に示した配線抵抗測定部と同様の方法で行
うことができる。
【００２９】
【発明の効果】従来の線幅測定用素子は、配線長を延長
することなく配線抵抗のばらつき影響を低減することが
課題であった。本発明の線幅測定用素子によれば、並列
配線の本数を増大することにより、上記課題を解決する
ことができる。
することなく配線抵抗のばらつき影響を低減することが
課題であった。本発明の線幅測定用素子によれば、並列
配線の本数を増大することにより、上記課題を解決する
ことができる。
【図１】（ａ）は本発明の線幅測定用素子を示す平面
図、（ｂ）は本発明の線幅測定用素子の配線抵抗測定部
の拡大図。
図、（ｂ）は本発明の線幅測定用素子の配線抵抗測定部
の拡大図。
【図２】本発明の線幅測定用素子の断面構造の一例を示
す図。
す図。
【図３】本発明の線幅測定用素子のショット内配置
（１）を示す図。
（１）を示す図。
【図４】本発明の線幅測定用素子のショット内配置
（２）を示す図。
（２）を示す図。
【図５】本発明の配線測定部の等価回路を示す図。
【図６】本発明の線幅測定用素子を用いた、線幅測定ア
ルゴリズムを示す図。
ルゴリズムを示す図。
【図７】本発明の線幅測定用素子の効果を示す図。
【図８】本発明の線幅測定用素子の第２実施例を示す平
面図。
面図。
【図９】本発明の線幅測定用素子の第３実施例を示す平
面図。
面図。
１０１…測定対象の配線（平面図）、２０３…測定対象
の配線（断面図）、３０１…製品のショット、４０１…
電気特性評価用素子および検査用パターンで構成される
ショット、５０１…配線の抵抗、６０５…線幅の算出
式、７０２…配線の本数と抵抗の測定誤差を示す曲線、
８０１…測定対象の配線（平面図）、９０１…測定対象
の拡散層（平面図）。
の配線（断面図）、３０１…製品のショット、４０１…
電気特性評価用素子および検査用パターンで構成される
ショット、５０１…配線の抵抗、６０５…線幅の算出
式、７０２…配線の本数と抵抗の測定誤差を示す曲線、
８０１…測定対象の配線（平面図）、９０１…測定対象
の拡散層（平面図）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G028 AA03 BB01 BC02 BF10 CG02 MS00 4M106 AA07 AA11 AB12 AB15 BA14 CA10 DH16 DJ19
Claims (3)
- 【請求項１】 シート抵抗測定部と、配線抵抗測定部
と、により構成される線幅測定用素子であって、線幅測
定部が複数の触針用端子と、複数の引き出し線と、複数
の直線の配線と、により構成されており、複数の直線の
配線が同じ間隔で配置されており、引き出し線を用いて
電気的に並列に接続されていることを特徴とする、線幅
測定用素子。 - 【請求項２】 請求項１の線幅測定用の素子の線幅測定
部において、配線と引き出し線が異なる層で形成されて
いて、コンタクトホールにより接続されていることを特
徴とする、電気的な線幅測定用の素子。 - 【請求項３】 請求項１の線幅測定用の素子の線幅測定
部において、配線が不純物の拡散層で形成されており、
拡散層と引き出し線とが異なる層で形成されていて、コ
ンタクトホールにより接続されていることを特徴とす
る、電気的な線幅測定用の素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000376558A JP2002176083A (ja) | 2000-12-06 | 2000-12-06 | 線幅測定用素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000376558A JP2002176083A (ja) | 2000-12-06 | 2000-12-06 | 線幅測定用素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002176083A true JP2002176083A (ja) | 2002-06-21 |
Family
ID=18845403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000376558A Pending JP2002176083A (ja) | 2000-12-06 | 2000-12-06 | 線幅測定用素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002176083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253436B2 (en) | 2003-07-25 | 2007-08-07 | Matsushita Electric Industrial Co., Ltd. | Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device |
-
2000
- 2000-12-06 JP JP2000376558A patent/JP2002176083A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253436B2 (en) | 2003-07-25 | 2007-08-07 | Matsushita Electric Industrial Co., Ltd. | Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5845816B2 (ja) | 導線特性測定方法 | |
| KR101252885B1 (ko) | 기판 상의 도전층에 대한 전기 응답을 최적화하기 위한방법 및 장치 | |
| JP3358070B2 (ja) | チップ抵抗器およびその抵抗値調整方法 | |
| US5543633A (en) | Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
| US6150669A (en) | Combination test structures for in-situ measurements during fabrication of semiconductor devices | |
| US20050027476A1 (en) | Method for detecting and monitoring defects | |
| KR101303970B1 (ko) | 기판 상의 일 세트의 도전층에 대한 전기 응답을최적화하기 위한 방법 및 장치 | |
| US6383827B1 (en) | Electrical alignment test structure using local interconnect ladder resistor | |
| JP2007221006A (ja) | 抵抗体を有する抵抗器及び抵抗器による抵抗値検査方法 | |
| JP2002176083A (ja) | 線幅測定用素子 | |
| JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
| US7710130B2 (en) | Volume resistivity measurement apparatus for dielectric layer of electrostatic chuck and measurement method using the apparatus | |
| CN113777405A (zh) | 测试方法 | |
| JPH04223355A (ja) | 集積回路エレクトロマイグレーションモニター | |
| JP2001318127A (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| KR101820675B1 (ko) | 다층 저항식 다점 온도측정 웨이퍼 센서 및 그 제조방법 | |
| JP4770578B2 (ja) | 評価用試料およびその製造方法、ならびに評価方法 | |
| JP2020085668A (ja) | 磁気センサ | |
| JPH036661B2 (ja) | ||
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 | |
| JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 | |
| JPH0855892A (ja) | 配線抵抗測定用半導体装置 | |
| KR101746558B1 (ko) | 다층 저항식 다점 온도측정 웨이퍼 센서 및 그 제조방법 | |
| JPH07105428B2 (ja) | 導体膜の膜質試験方法 | |
| CN114823630A (zh) | 一种电迁移测试结构 |