JP2002158439A - Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 - Google Patents
Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体Info
- Publication number
- JP2002158439A JP2002158439A JP2000350221A JP2000350221A JP2002158439A JP 2002158439 A JP2002158439 A JP 2002158439A JP 2000350221 A JP2000350221 A JP 2000350221A JP 2000350221 A JP2000350221 A JP 2000350221A JP 2002158439 A JP2002158439 A JP 2002158439A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- shape
- procedure
- mounting
- volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
- B23K3/06—Solder feeding devices; Solder melting pans
- B23K3/0607—Solder feeding devices
- B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
実装後におけるはんだ形状不良を二次実装前に評価する
BGA実装時におけるはんだ形状評価方法及びBGA実
装時におけるはんだ形状評価装置及びBGA実装時にお
けるはんだ形状評価プログラムを収納したコンピュータ
読み取り可能な記録媒体に関する。 【解決手段】 はんだボール6及びこれを接合するのに
用いられる全てのはんだ体積Vを求め、このはんだ体積
V及びランド17の半径bに基づき球面液滴形状を演算
し、この球面液滴形状に基づき当該球面液滴を横断した
ときにおける径寸法とテープ開口16の開口径TDとが
等しくなる球面液滴形状上の同径位置を求め、この同径
位置から球面液滴形状の先端位置までの離間距離(T
1)を求める第3の手順とを有する。そして、テープ2
のテープ厚T2と、前記の如く求められた離間距離T1
との比(T1/T2)を求め、この比(T1/T2)か
ら予め求められている二元マップからはんだボール6の
形状を評価する。
Description
Array)の二次実装後におけるはんだ形状不良を二次実
装前に評価するBGA実装時におけるはんだ形状評価方
法及びBGA実装時におけるはんだ形状評価装置及びB
GA実装時におけるはんだ形状評価プログラムを収納し
たコンピュータ読み取り可能な記録媒体に関する。
に対応でき、しかも低コストなパッケージ構造を有した
半導体装置が求められている。
化されたFBGA(Fine pitch BallGrid Array)タイプ
の半導体装置が開発され、各種の電子機器に使用され、
注目されるようになってきている。また、FBGAタイ
プの半導体装置の中でも、基板としてテープを用いるこ
とにより、更なるファインピッチ化を図ったものもあ
る。 このようにファインピッチ化された半導体装置に
おいても、実装基板に対して高い信頼性を持って実装す
る必要がある。
んだボールの形状評価がある。このはんだボールの形状
評価は、半導体装置を実装基板に実装した場合における
はんだボールの形状を評価するものである。上記のよう
にはんだボールがファインピッチ化すると、このボール
形状の評価も困難になる。よって、ボール形状の評価を
容易かつ確実に行なう方法が望まれている。
造を有する半導体装置1を示している。同図に示す半導
体装置1は、大略するとテープ2,半導体チップ4,は
んだボール6,及び封止樹脂8等により構成されてい
る。
成されており、その表面2aには電極パターン10,ボ
ンディングパッド12が形成されると共に、半導体チッ
プ4が搭載される。電極パターン10及びボンディング
パッド12は、テープ2に銅膜を形成した後、エッチン
グ等により所定のパターンに形成したものである。ま
た、電極パターン10とボンディングパッド12は、図
示しない配線パターンにより電気的に接続されている。
ド12との間には、ワイヤ14が配設されている。これ
により、半導体チップ4と電極パターン10は、ワイヤ
14,ボンディングパッド12,及び配線パターンを介
して電気的に接続された構成となっている。更に、ま
た、テープ2の電極パターン10と対向する位置には、
テープ2を貫通するテープ開口16が形成されている。
ール6が配設されている。このはんだボール6は、前記
したテープ開口16の形成位置に配設されており、この
テープ開口16を介して電極パターン10に接合された
構成とされている。即ち、はんだボール6は電極パター
ン10に接合することにより、テープ2に固定された構
成とされている。
接合する方法としては、先ず電パターン10,テープ開
口16が形成されたテープ2を表裏逆とした後、テープ
開口16内にボール接合用半田ペースト13(図5参
照)を配設する。そして、このテープ開口16に配設さ
れたボール接合用半田ペースト13上に球状のはんだボ
ール6を載置し、次に加熱処理を行なうことによりはん
だボール6及びボール接合用半田ペースト13を溶融す
る。続いて、冷却処理を行なうことによりはんだを硬化
させ、これによりはんだボール6を電極パターン10に
固着させる。この際、はんだはテープ開口16内にも形
成される。
ボール6は電極パターン10に接合される。尚、はんだ
ボール6のテープ開口16より外部に突出した部分は、
溶融時に発生する表面張力により自然に球状に形成され
る。
装基板3に実装するには、図2(A)に示すように、実
装基板3に形成されているランド17に印刷用等により
実装用はんだペースト19を配設しておき、その上では
んだボール6とランド17とを位置決めしつつ、半導体
装置1を実装基板3上に載置する。実装用はんだペース
ト19ははんだ粒と共に粘性を有する有機剤が混入され
ており、この有機剤が接着剤の機能を奏して半導体装置
1は実装基板3に仮止めされる。
基板3をリフロー炉に通し加熱処理を行なう。これによ
り、はんだボール6及び実装用はんだペースト19内の
はんだ粒は溶融し、また実装用はんだペースト19に含
まれる有機剤は気化する。これにより、はんだボール6
とランド17ははんだ付けされ、半導体装置1は実装基
板3に実装される。
に半導体装置1を実装基板3に実装した際、はんだボー
ル6が適正にランド17に接合されない場合がある。こ
れについて、図2を用いて説明する。前記したように、
半導体装置1を実装基板3に実装するには、図2(A)
に示すように、ランド17に実装用はんだペースト19
を配設しておき、その上ではんだボール6とランド17
とを実装用はんだペースト19により仮止めしてリフロ
ー処理を行なう。これにより、はんだボール6及び実装
用はんだペースト19内のはんだ粒は溶融する。
16の大きさ、はんだの総量,及びランド17の大きさ
等の選定が不適正であると、図2(B)に示すようには
んだの多くがランド17側に流れ、はんだボール6がテ
ープ開口16内においてくびれた状態となる不良(以
下、これをくびれ不良という)が発生したり、また、図
2(C)に示すようにはんだボール6が電極パターン1
0から離脱してしまう不良(以下、これをオープン不良
という)が発生したりする。
半導体装置1の実装時に発生すると、実装信頼性は大き
く低下する。このため、半導体装置1を実装基板3に実
装した際のはんだボール6の形状評価を行なうことが行
なわれている。
体装置1を実装基板3に実装した後、目視或いはX線写
真等を用いて評価を行なっていた。従って、従来のはん
だ形状評価方法では、実装前にはんだ形状の評価を行な
うことができないため、不良が発生した場合には新たに
はんだボール6を異なる大きさのものに取り替え、その
上で再び実装して評価を行い、これをはんだ形状が適正
となるまで繰り返し行なう必要があった。
大な時間を要するという問題点があった。また、上記の
ようにはんだ形状の評価は目視或いはX線写真等を用い
ていたため、評価精度が低いという問題点もあった。
あり、はんだ形状評価を実装前に正確かつ短時間で行な
いうるBGA実装時におけるはんだ形状評価方法及びB
GA実装時におけるはんだ形状評価装置及びBGA実装
時におけるはんだ形状評価プログラムを収納したコンピ
ュータ読み取り可能な記録媒体を提供することを目的と
する。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
た実装基板に対し、基板に形成された基板開口にはんだ
ボールが配設されたBGA構造の半導体装置を実装した
際、前記ランドにはんだ付けされる前記はんだボールの
形状を評価するBGA実装時におけるはんだ形状評価方
法であって、はんだボール及び該はんだボールを接合す
るために用いられる全てのはんだのはんだ体積(V)を
求める第1の手順と、該第1の手順で求められた前記は
んだ体積(V)及び前記ランドの半径(b)に基づき、
球面液滴形状を演算する第2の手順と、該第2の手順で
求められた球面液滴形状に基づき、当該球面液滴を横断
したときにおける径寸法と、前記基板開口の開口径(T
D)とが等しくなる前記球面液滴形状上の同径位置を求
め、該同径位置から前記球面液滴形状の先端位置までの
離間距離(T1)を求める第3の手順と、前記基板の厚
さ(T2)と前記第3の手順で求められた離間距離(T
1)との比(T1/T2)を求める第4の手順と、該第
4の手順で求められた比(T1/T2)に基づき前記は
んだボールの形状を評価する第5の手順とを有すること
を特徴とするものである。
載のBGA実装時におけるはんだ形状評価方法におい
て、前記はんだボールに発生するボイドの体積を求める
第5の手順と、該第5の手順で求められた前記ボイドの
体積に基づき、前記基板の厚さ(T2)を補正する第6
の手順を設け、かつ、前記第5の手順と前記第6の手順
を、少なくとも前記第4の手順実施前に実施することを
特徴とするものである。
たは2記載のBGA実装時におけるはんだ形状評価方法
において、前記第1の手順における前記はんだ体積
(V)は、前記基板開口に前記はんだボール接合時に配
設されるはんだペーストに含まれるはんだの体積(V
1)と、前記はんだボールのはんだ体積(V2)と、前
記半導体装置の実装時に前記ランドに配設されるはんだ
ペーストに含まれるはんだの体積(V3)とを加算した
値(V1+V2+V3)であることを特徴とするもので
ある。
至3のいずれかに記載のBGA実装時におけるはんだ形
状評価方法において、前記第5の手順で前記比(T1/
T2)に基づき前記はんだボールの形状を評価する際、
予め実験で求められている前記比(T1/T2)と不良
発生状態とが関連付けられた二元マップを用いて評価を
行なうことを特徴とするものである。
成された実装基板に対し、基板に形成された基板開口に
はんだボールが配設されたBGA構造の半導体装置を実
装した際、前記ランドにはんだ付けされる前記はんだボ
ールの形状を評価するBGA実装時におけるはんだ形状
評価装置であって、はんだボール及び該はんだボールを
接合するために用いられる全てのはんだのはんだ体積を
求めるはんだ体積演算手段と、該はんだ体積演算手段で
求められた前記はんだ体積に基づき、球面液滴形状を演
算する球面液滴形状演算手段と、該球面液滴形状演算手
段で求められた球面液滴形状に基づき、当該球面液滴を
横断したときにおける径寸法と、前記基板開口の開口径
(TD)とが等しくなる前記球面液滴形状上の同径位置
を求め、該同径位置から前記球面液滴形状の先端位置ま
での離間距離(T1)を演算する離間距離演算手段と、
前記基板の厚さ(T2)と前記第3の手順で求められた
離間距離(T1)との比(T1/T2)を求める比演算
手段と、該比演算手段で求められた比(T1/T2)に
基づき前記はんだボールの形状を評価する評価手段とを
有することを特徴とするものである。
載のBGA実装時におけるはんだ形状評価装置におい
て、前記はんだボールに発生するボイドの体積を求める
体積演算手段と、該第5の手順で求められた前記ボイド
の体積に基づき、前記基板の厚さ(T2)を補正する補
正手段とを設け、かつ、前記体積演算手段と前記補正手
段を、少なくとも前記比演算手段の実施前に実施するこ
とを特徴とするものである。
たは6記載のBGA実装時におけるはんだ形状評価装置
において、前記体積演算手段における前記はんだ体積
(V)の演算は、前記基板開口に前記はんだボール接合
時に配設されるはんだペーストに含まれるはんだの体積
(V1)と、前記はんだボールのはんだ体積(V2)
と、前記半導体装置の実装時に前記ランドに配設される
はんだペーストに含まれるはんだの体積(V3)とを加
算(V1+V2+V3)する処理であることを特徴とす
るものである。
至7のいずれかに記載のBGA実装時におけるはんだ形
状評価装置において、前記評価手段が前記比(T1/T
2)に基づき前記はんだボールの形状を評価する際、予
め実験で求められている前記比(T1/T2)と不良発
生状態とが関連付けられた二元マップを用いて評価を行
なうことを特徴とするものである。
成された実装基板に対し、基板に形成された基板開口に
はんだボールが配設されたBGA構造の半導体装置を実
装した際、前記ランドにはんだ付けされる前記はんだボ
ールの形状評価をコンピュータに行なわれるためのBG
A実装時におけるはんだ形状評価プログラムを収納した
コンピュータ読み取り可能な記録媒体であって、前記B
GA実装時におけるはんだ形状評価プログラムは、はん
だボール及び該はんだボールを接合するために用いられ
る全てのはんだのはんだ体積(V)を求める第1の手順
と、該第1の手順で求められた前記はんだ体積(V)及
び前記ランドの半径(b)に基づき、球面液滴形状を演
算する第2の手順と、該第2の手順で求められた球面液
滴形状に基づき、当該球面液滴を横断したときにおける
径寸法と、前記基板開口の開口径(TD)とが等しくな
る前記球面液滴形状上の同径位置を求め、該同径位置か
ら前記球面液滴形状の先端位置までの離間距離(T1)
を求める第3の手順と、前記基板の厚さ(T2)と前記
第3の手順で求められた離間距離(T1)との比(T1
/T2)を求める第4の手順と、該第4の手順で求めら
れた比(T1/T2)に基づき前記はんだボールの形状
を評価する第5の手順とを有することを特徴とするもの
である。
9記載のBGA実装時におけるはんだ形状評価プログラ
ムを収納したコンピュータ読み取り可能な記録媒体にお
いて、前記BGA実装時におけるはんだ形状評価プログ
ラムは、前記はんだボールに発生するボイドの体積を求
める第5の手順と、該第5の手順で求められた前記ボイ
ドの体積に基づき、前記基板の厚さ(T2)を補正する
第6の手順とを更に有し、かつ、前記第5の手順と前記
第6の手順は、少なくとも前記第4の手順が実施される
前に実施されることを特徴とするものである。
ば、全てのはんだのはんだ体積(V),ランドの半径
(b),基板開口の開口径(TD)等の予め測定可能な
パラメータに基づき、所定の演算処理によりはんだ形状
の評価を行なうため、実際にはんだボールを実装基板に
実装することなく、評価を行なうことができる。よっ
て、実装前において、はんだ形状評価を正確かつ短時間
で行なうことが可能となる。
によれば、はんだボールに存在するボイドを基板の厚さ
に反映させることにより補正するため、はんだボールに
ボイドが存在していたといても、はんだ形状評価を正確
に行なうことができる。
第1の手順における前記はんだ体積(V)は、基板開口
にはんだボール接合時に配設されるはんだペーストに含
まれるはんだの体積(V1)と、はんだボールのはんだ
体積(V2)と、半導体装置の実装時にランドに配設さ
れるはんだペーストに含まれるはんだの体積(V3)と
を加算した値(V1+V2+V3)として求めることが
できる。
第5の手順で前記比(T1/T2)に基づきはんだボー
ルの形状を評価する際、予め実験で求められている比
(T1/T2)と不良発生状態とが関連付けられた二元
マップを用いて評価を行なうことにより、簡単な処理で
確実にはんだ形状の評価を行なうことができる。
て図面と共に説明する。 尚、以下の説明において、図
1及び図2に示した構成と同一構成については同一符号
を付して説明するものとする。
装時におけるはんだ形状評価装置20(以下、はんだ形
状評価装置という)を示している。はんだ形状評価装置
20は、主制御部21,入出力制御部22,入力装置2
3,表示装置24,出力装置25,及び記憶装置26等
により構成されている。
て構成されており、記憶装置26に格納されたはんだ形
状評価プログラムに従ってはんだ形状評価処理を行な
う。また、入出力装置22は、後述する各装置23〜2
6と主制御部21との間で情報の授受を行なうための制
御処理を行なう。入力装置23は、例えばキーボードで
あり、はんだ形状評価処理に必要とされる各種パラメー
タの入力処理等を行なう。
種パラメータの入出力処理及びはんだ形状評価に必要な
各種情報を表示する。出力装置25は、例えばプリンタ
ーであり、はんだ形状の評価処理結果を印字するのに用
いる。更に、記憶装置26は、図4に示すはんだ形状評
価プログラム、及び後述するはんだ形状判定値とテープ
厚比との関係を示す二元マップ(図9参照)当が格納さ
れている。尚、図4に示すはんだ形状評価プログラム
は、本発明に係る記録媒体に収納されており、記憶装置
26にはこの記録媒体から読み込まれたはんだ形状評価
プログラムが格納される。
ログラムに基づき実行するはんだ形状評価処理につい
て、図4乃至図9を用いて説明する。
と、ステップ10(図では、ステップをSと略称する)
において、はんだ形状評価装置20の操作者は入力装置
23を用いて、テープ2の厚さT2(以下、テープ厚と
いう),テープテープ開口16の半径径寸法TD(以
下、テープ開口径という),実装基板3に形成されたラ
ンド17の径寸法b(以下、実装基板ランド径とい
う),はんだボール6の半径寸法BD(以下、はんだボ
ール径という),実装用はんだペースト19の厚さM
T,(以下、ペースト厚という)の入力処理を行なう。
b,BD,MTは、実際にはんだボール6を実装基板3
に実装する前に予め判っているパラメータである。この
各入力パラメータT2,TD,b,BD,MTは、入出
力制御部22を介して主制御部21に送信される。
主制御部21は入力された各入力パラメータT2,T
D,b,BD,MTに基づき、はんだ体積Vの演算処理
を実施する。このはんだ体積Vは,図5に示されるよう
に、はんだボール6を電極パターン10に接合する時に
テープ開口16に配設されるボール接合用はんだペース
ト13に含まれるはんだの体積(V1)と、はんだボー
ル6のはんだ体積(V2)と、実装時にランド17に配
設される実装用はんだペースト19に含まれるはんだの
体積(V3)とを加算した値(V1+V2+V3)とし
て求められる。
3は,次式により求められる。
9の半径と、実装基板ランド径bは等しいものとして説
明する。
処理が終了すると、続いて主制御部21は、ステップ1
2において、はんだ球面液滴形状を計算する。ここで、
はんだ球面液滴形状とは、はんだ体積Vのはんだをラン
ド17に溶融し接合させた場合の形状である。
る。同図に示すように、はんだ球面液滴形状はランド1
7と接合する部位においてはランド17の形状に沿った
形状(図中矢印A−A視した場合には円形)であり、そ
の上部ははんだ溶融時に発生する表面張力により球形状
となる。尚、以下の説明において、はんだ球面液滴形状
を有したはんだを液滴形状はんだ6Aというものとす
る。
し、はんだ球面液滴形状とランド17が接する外周縁に
おける接触角度をθとすると、はんだ球面液滴形状は上
記の式により求められるはんだ体積Vと、実装基板ラ
ンド径bに基づき、下式のように表すことができる。
すると、続いてステップ13において、ステップ12で
求められた球面液滴形状に基づき、当該球面液滴を横断
したときにおける径寸法と、テープ開口径TDとが等し
くなる球面液滴形状上の同径位置を求め、この同径位置
から球面液滴形状の先端位置までの離間距離T1を求め
る処理を行なう。このステップ13の処理について、図
6及び図7を用いて説明する。ステップ13の処理は、
図6示すはんだ球面液滴形状を有する液滴形状はんだ6
Aの上部より、直径TDのテープ開口16を有したテー
プ2を被せた際(図7に示す状態)、テープ開口16が
液滴形状はんだ6Aと当接する位置(図7に矢印Bで示
す)から液滴形状はんだ6Aの先端部までの鉛直方向の
離間距離T1を求めることと等価である。
式は容易に求めることができ、またテープ開口16の直
径寸法TDも既知の値であるため、図7に矢印Bで示す
位置の座標は容易に求めることができる。従って、テー
プ開口16が液滴形状はんだ6Aと当接する位置Bから
液滴形状はんだ6Aの先端部までの離間距離T1も、容
易に求めることができる。
められた離間距離T1と、テープ2のテープ厚T2との
比を求める。以下、この離間距離T1とテープ厚T2と
の比(T1/T2)をテープ厚比というものとする。
(T1/T2)とオープン不良の発生率(ボール落ち発
生率)との関係を求めた実験について説明する。本発明
者は、量産品である半導体装置1を用い、テープ厚比
(T1/T2)の異なる各種半導体装置を実装基板に実
装し、そのときに発生するボール落ち発生率を求めた。
その結果を図8に示す。同図では、縦軸にボール落ち発
生率を取り、横軸にテープ厚比を取っている。
がわずかに発生し、テープ厚比が小さくなるほど、ボー
ル落ち発生率が増加していることが判る。即ち、同図よ
り、テープ厚比を用いてボール落ち発生の評価(即ち、
はんだ形状評価)が行なえることが実証された。
た、各テープ厚比に対するはんだ形状評価を示す二元マ
ップである。本実施例では、(T1/T2)≧1.0で
ある場合には、図8に示すようにはんだ形状が不良とな
りボール落ちが発生することがないため、判定としてA
Aの評価とした。これに対し、(T1/T2)<0.3
である場合には、図8に示すようにはんだ形状の不良が
頻繁となりボール落ちが多数発生するため、判定として
Dの評価とした。また、AAの評価とDの評価の間に、
A〜Cの3段階の評価を加え、合計で6段階評価とし
た。このAA〜Dで示されるはんだ形状評価は、テープ
厚比(T1/T2)をパラメータとすることにより、図
9に示す二元マップから得ることができる。
ップ15において、ステップ14で求められたテープ厚
比(T1/T2)に基づき記憶装置26に格納されてい
る図9に示す二元マップから、当該テープ厚比(T1/
T2)に対応する評価を選定する。そして、ステップ1
5で求められたはんだ形状評価の結果は、ステップ16
においては出力装置25に表示されると共に、出力装置
25から出力される。これにより、図4に示すはんだ形
状評価処理は終了する。
状評価処理は、全てのはんだのはんだ体積V,実装基板
ランド径b,テープ開口径TD等の予め測定可能なパラ
メータに基づき、所定の演算処理によりはんだ形状の評
価を行なうため、実際にはんだボール6を実装基板3に
実装することなく評価を行なうことができる。よって、
実装前において、はんだ形状評価を正確かつ短時間で行
なうことが可能となる。また、設計段階で実装時におけ
るオープン不良、くびれ不良等の不良発生を実装前に評
価することが可能となるため、オープン不良、くびれ不
良等の発生のない信頼性の高い半導体装置1を設計段階
で実現することができる。
(気泡)が発生することが知られており、このボイドが
はんだボール6内に存在すると、オープン不良及びくび
れ不良が発生し易くなる。これについて、図10を用い
て説明する。
ール6を実装基板3に実装する様子を示している。図1
0(A)に示すように、はんだボール6内にボイド15
が存在する場合、リフローにより加熱処理がされはんだ
ボール6及び実装用はんだペースト19が溶融すると、
気泡であるボイド15は、図10(B)に示すように、
溶融したはんだ内を上方に向け移動を開始する。
部に放出されると、この放出部はテープ開口16内であ
るため、図10(C)に示すようにテープ開口16内に
おける空隙部が増大し、またこれに伴いはんだボール6
は下方に向け押し出されることとなる。即ち、ボイド1
5がテープ開口16内に放出されることにより、テープ
開口16内におけるはんだボール6は、いっそうくびれ
た状態となる。従って、ボイド15がはんだボール6内
に存在すると、図10(C),(D)に示すように、オ
ープン不良及びくびれ不良が発生し易くなる。
は、このボイド15の影響をはんだ形状評価処理に反映
させることが必要である。ボイド15の影響をはんだ形
状評価処理に反映させるには、先ず予めはんだボール6
に発生するボイド15の体積(V4)を求めておく。こ
のボイド15の発生個数及びその体積は経験的に知られ
ており、よって既知の値である。また、正確に実施する
ためには、はんだボール6のX線写真を取ることによ
り、直接的にボイド15の体積V4を求めることとして
もよい。
積V4は、図4に示すステップ14において、基板の厚
さ(T2)を補正するのに用いられる。即ち、前記した
ように気泡であるボイド15がテープ開口16内に放出
されると、ボイド15の放出が無い場合にくらべ、テー
プ開口16内の空隙は増大する。
の体積V4分だけ、テープ開口16の高さ(即ち、テー
プ厚T1)が増加(ΔT2だけ増加)したとみなすこと
により、ボイド15が存在していても、前記した図9の
二元マップを用いてはんだ形状の評価を行なうことが可
能となる。尚、ここでΔT2は、下式で示すことができ
る。
ープ2のテープ厚T2に反映させる補正することによ
り、はんだボール6にボイド15が存在していたといて
も、はんだ形状評価を正確に行なうことが可能となる。
1/T2)に基づきはんだ形状評価を行なう構成とした
が、はんだ形状評価はテープ厚比(T1/T2)に限ら
ず、体積比によってもはんだ形状の評価を行なうことは
可能である。ここで、体積比とは、図7に示すB−B線
で示す位置より上部に位置する液滴形状はんだ6Aの体
積V1と、テープ開口16の体積V2との比(V1/V
2)として求められる。また、液滴形状はんだ6Aの体
積V1、及びテープ開口16の体積V2は、下式により
求めることができる。
種々の効果を実現することかできる。
よれば、実際にはんだボールを実装基板に実装すること
なく評価を行なうことができるため、実装前においては
んだ形状評価を正確かつ短時間で行なうことが可能とな
る。これにより、設計段階で実装時におけるオープン不
良、くびれ不良等の不良発生を実装前に評価することが
可能となり、よってオープン不良、くびれ不良等の発生
のない信頼性の高い半導体装置を実現することができ
る。
0記載の発明によれば、はんだボールにボイドが存在し
ていたといても、はんだ形状評価を正確に行なうことが
できる。
れば、予め実験で求められている比(T1/T2)と不
良発生状態とが関連付けられた二元マップを用いて評価
を行なうため、簡単な処理で確実にはんだ形状の評価を
行なうことができる。
適用する半導体装置の一例を示す図である。
めの図である。
構成図である。
実施するはんだ形状評価処理を示すフローチャートであ
る。
めの図である。
めの図である。
めの図である。
図である。
マップを示す図である。
る現象を説明するための図である。
価処理を説明するための図である。
Claims (10)
- 【請求項1】 ランドが形成された実装基板に対し、基
板に形成された基板開口にはんだボールが配設されたB
GA構造の半導体装置を実装した際、前記ランドにはん
だ付けされる前記はんだボールの形状を評価するBGA
実装時におけるはんだ形状評価方法であって、 はんだボール及び該はんだボールを接合するために用い
られる全てのはんだのはんだ体積(V)を求める第1の
手順と、 該第1の手順で求められた前記はんだ体積(V)及び前
記ランドの半径(b)に基づき、球面液滴形状を演算す
る第2の手順と、 該第2の手順で求められた球面液滴形状に基づき、当該
球面液滴を横断したときにおける径寸法と、前記基板開
口の開口径(TD)とが等しくなる前記球面液滴形状上
の同径位置を求め、該同径位置から前記球面液滴形状の
先端位置までの離間距離(T1)を求める第3の手順
と、 前記基板の厚さ(T2)と前記第3の手順で求められた
離間距離(T1)との比(T1/T2)を求める第4の
手順と、 該第4の手順で求められた比(T1/T2)に基づき前
記はんだボールの形状を評価する第5の手順とを有する
ことを特徴とするBGA実装時におけるはんだ形状評価
方法。 - 【請求項2】 請求項1記載のBGA実装時におけるは
んだ形状評価方法において、 前記はんだボールに発生するボイドの体積を求める第5
の手順と、 該第5の手順で求められた前記ボイドの体積に基づき、
前記基板の厚さ(T2)を補正する第6の手順を設け、 かつ、前記第5の手順と前記第6の手順を、少なくとも
前記第4の手順実施前に実施することを特徴とするBG
A実装時におけるはんだ形状評価方法。 - 【請求項3】 請求項1または2記載のBGA実装時に
おけるはんだ形状評価方法において、 前記第1の手順における前記はんだ体積(V)は、 前記基板開口に前記はんだボール接合時に配設されるは
んだペーストに含まれるはんだの体積(V1)と、 前記はんだボールのはんだ体積(V2)と、 前記半導体装置の実装時に前記ランドに配設されるはん
だペーストに含まれるはんだの体積(V3)とを加算し
た値(V1+V2+V3)であることを特徴とするBG
A実装時におけるはんだ形状評価方法。 - 【請求項4】 請求項1乃至3のいずれかに記載のBG
A実装時におけるはんだ形状評価方法において、 前記第5の手順で前記比(T1/T2)に基づき前記は
んだボールの形状を評価する際、 予め実験で求められている前記比(T1/T2)と不良
発生状態とが関連付けられた二元マップを用いて評価を
行なうことを特徴とするBGA実装時におけるはんだ形
状評価方法。 - 【請求項5】 ランドが形成された実装基板に対し、基
板に形成された基板開口にはんだボールが配設されたB
GA構造の半導体装置を実装した際、前記ランドにはん
だ付けされる前記はんだボールの形状を評価するBGA
実装時におけるはんだ形状評価装置であって、 はんだボール及び該はんだボールを接合するために用い
られる全てのはんだのはんだ体積を求めるはんだ体積演
算手段と、 該はんだ体積演算手段で求められた前記はんだ体積に基
づき、球面液滴形状を演算する球面液滴形状演算手段
と、 該球面液滴形状演算手段で求められた球面液滴形状に基
づき、当該球面液滴を横断したときにおける径寸法と、
前記基板開口の開口径(TD)とが等しくなる前記球面
液滴形状上の同径位置を求め、該同径位置から前記球面
液滴形状の先端位置までの離間距離(T1)を演算する
離間距離演算手段と、 前記基板の厚さ(T2)と前記第3の手順で求められた
離間距離(T1)との比(T1/T2)を求める比演算
手段と、 該比演算手段で求められた比(T1/T2)に基づき前
記はんだボールの形状を評価する評価手段と、 を有することを特徴とするBGA実装時におけるはんだ
形状評価装置。 - 【請求項6】 請求項5記載のBGA実装時におけるは
んだ形状評価装置において、 前記はんだボールに発生するボイドの体積を求める体積
演算手段と、 該第5の手順で求められた前記ボイドの体積に基づき、
前記基板の厚さ(T2)を補正する補正手段とを設け、 かつ、前記体積演算手段と前記補正手段を、少なくとも
前記比演算手段の実施前に実施することを特徴とするB
GA実装時におけるはんだ形状評価装置。 - 【請求項7】 請求項5または6記載のBGA実装時に
おけるはんだ形状評価装置において、 前記体積演算手段における前記はんだ体積(V)の演算
は、 前記基板開口に前記はんだボール接合時に配設されるは
んだペーストに含まれるはんだの体積(V1)と、 前記はんだボールのはんだ体積(V2)と、 前記半導体装置の実装時に前記ランドに配設されるはん
だペーストに含まれるはんだの体積(V3)とを加算
(V1+V2+V3)する処理であることを特徴とする
BGA実装時におけるはんだ形状評価装置。 - 【請求項8】 請求項5乃至7のいずれかに記載のBG
A実装時におけるはんだ形状評価装置において、 前記評価手段が前記比(T1/T2)に基づき前記はん
だボールの形状を評価する際、予め実験で求められてい
る前記比(T1/T2)と不良発生状態とが関連付けら
れた二元マップを用いて評価を行なうことを特徴とする
BGA実装時におけるはんだ形状評価装置。 - 【請求項9】 ランドが形成された実装基板に対し、基
板に形成された基板開口にはんだボールが配設されたB
GA構造の半導体装置を実装した際、前記ランドにはん
だ付けされる前記はんだボールの形状評価をコンピュー
タに行なわれるためのBGA実装時におけるはんだ形状
評価プログラムを収納したコンピュータ読み取り可能な
記録媒体であって、 前記BGA実装時におけるはんだ形状評価プログラム
は、 はんだボール及び該はんだボールを接合するために用い
られる全てのはんだのはんだ体積(V)を求める第1の
手順と、 該第1の手順で求められた前記はんだ体積(V)及び前
記ランドの半径(b)に基づき、球面液滴形状を演算す
る第2の手順と、 該第2の手順で求められた球面液滴形状に基づき、当該
球面液滴を横断したときにおける径寸法と、前記基板開
口の開口径(TD)とが等しくなる前記球面液滴形状上
の同径位置を求め、該同径位置から前記球面液滴形状の
先端位置までの離間距離(T1)を求める第3の手順
と、 前記基板の厚さ(T2)と前記第3の手順で求められた
離間距離(T1)との比(T1/T2)を求める第4の
手順と、 該第4の手順で求められた比(T1/T2)に基づき前
記はんだボールの形状を評価する第5の手順とを有する
ことを特徴とするBGA実装時におけるはんだ形状評価
プログラムを収納したコンピュータ読み取り可能な記録
媒体。 - 【請求項10】 請求項9記載のBGA実装時における
はんだ形状評価プログラムを収納したコンピュータ読み
取り可能な記録媒体において、 前記BGA実装時におけるはんだ形状評価プログラム
は、 前記はんだボールに発生するボイドの体積を求める第5
の手順と、 該第5の手順で求められた前記ボイドの体積に基づき、
前記基板の厚さ(T2)を補正する第6の手順とを更に
有し、 かつ、前記第5の手順と前記第6の手順は、少なくとも
前記第4の手順が実施される前に実施されることを特徴
とするBGA実装時におけるはんだ形状評価プログラム
を収納したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000350221A JP4502496B2 (ja) | 2000-11-16 | 2000-11-16 | Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 |
US09/811,573 US6564987B2 (en) | 2000-11-16 | 2001-03-20 | Method, apparatus and computer readable medium for evaluating configuration of solder external terminals of a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000350221A JP4502496B2 (ja) | 2000-11-16 | 2000-11-16 | Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002158439A true JP2002158439A (ja) | 2002-05-31 |
JP4502496B2 JP4502496B2 (ja) | 2010-07-14 |
Family
ID=18823488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000350221A Expired - Fee Related JP4502496B2 (ja) | 2000-11-16 | 2000-11-16 | Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6564987B2 (ja) |
JP (1) | JP4502496B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6543114B2 (en) * | 2001-03-08 | 2003-04-08 | Axsun Technologies, Inc. | Manufacturing system using solder self-alignment with optical component deformation fine alignment |
US6808959B2 (en) * | 2001-05-24 | 2004-10-26 | Nec Electronics Corporation | Semiconductor device having reinforced coupling between solder balls and substrate |
JP2005244035A (ja) * | 2004-02-27 | 2005-09-08 | Renesas Technology Corp | 半導体装置の実装方法、並びに半導体装置 |
US20060086773A1 (en) * | 2004-10-27 | 2006-04-27 | Sanftleben Henry M | Technique for optical inspection system verification |
JP4402717B2 (ja) * | 2005-03-16 | 2010-01-20 | パナソニック株式会社 | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 |
US7951700B2 (en) * | 2005-04-06 | 2011-05-31 | Panasonic Corporation | Flip chip mounting method and bump forming method |
US20110057307A1 (en) * | 2009-09-10 | 2011-03-10 | Topacio Roden R | Semiconductor Chip with Stair Arrangement Bump Structures |
WO2013038406A1 (en) * | 2011-09-12 | 2013-03-21 | Xwinsys Ltd. | A method and a system for recognizing voids in a bump |
US9123860B2 (en) * | 2012-08-01 | 2015-09-01 | Flextronics Ap, Llc | Vacuum reflow voiding rework system |
CN109526149B (zh) * | 2018-11-08 | 2021-04-06 | 东莞市华庄电子有限公司 | 一种识别及屏蔽不良品的加工方法以及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124594A (ja) * | 1998-10-20 | 2000-04-28 | Fujitsu Ltd | パッドへのはんだ付着方法 |
JP2000164637A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 実装部寿命予測方法及びはんだ形状 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0660878B2 (ja) * | 1987-06-25 | 1994-08-10 | 株式会社日立製作所 | 多層プリント基板におけるスルーホールボイド検査方法とその装置 |
US5621811A (en) * | 1987-10-30 | 1997-04-15 | Hewlett-Packard Co. | Learning method and apparatus for detecting and controlling solder defects |
US5058178A (en) * | 1989-12-21 | 1991-10-15 | At&T Bell Laboratories | Method and apparatus for inspection of specular, three-dimensional features |
US5184516A (en) * | 1991-07-31 | 1993-02-09 | Hughes Aircraft Company | Conformal circuit for structural health monitoring and assessment |
US5320250A (en) * | 1991-12-02 | 1994-06-14 | Asymptotic Technologies, Inc. | Method for rapid dispensing of minute quantities of viscous material |
JP3051279B2 (ja) * | 1993-05-13 | 2000-06-12 | シャープ株式会社 | バンプ外観検査方法およびバンプ外観検査装置 |
US5827951A (en) * | 1995-04-21 | 1998-10-27 | Sandia National Laboratories | Solderability test system |
US5617209A (en) * | 1995-04-27 | 1997-04-01 | View Engineering, Inc. | Method and system for triangulation-based, 3-D imaging utilizing an angled scaning beam of radiant energy |
US5843808A (en) * | 1996-01-11 | 1998-12-01 | Asat, Limited | Structure and method for automated assembly of a tab grid array package |
US5882720A (en) * | 1996-02-01 | 1999-03-16 | Mpm Corporation | Monitoring deposited pads |
US5902495A (en) * | 1996-10-22 | 1999-05-11 | International Business Machines Corporation | Method and apparatus for establishing a solder bond to a solder ball grid array |
JP3534583B2 (ja) * | 1997-01-07 | 2004-06-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US5862973A (en) * | 1997-01-30 | 1999-01-26 | Teradyne, Inc. | Method for inspecting solder paste in printed circuit board manufacture |
JP3848723B2 (ja) * | 1997-03-31 | 2006-11-22 | 株式会社日立製作所 | 半導体装置の実装構造体及びその検査方法 |
US6118540A (en) * | 1997-07-11 | 2000-09-12 | Semiconductor Technologies & Instruments, Inc. | Method and apparatus for inspecting a workpiece |
US6151406A (en) * | 1997-10-09 | 2000-11-21 | Cognex Corporation | Method and apparatus for locating ball grid array packages from two-dimensional image data |
US6173070B1 (en) * | 1997-12-30 | 2001-01-09 | Cognex Corporation | Machine vision method using search models to find features in three dimensional images |
US6426642B1 (en) * | 1999-02-16 | 2002-07-30 | Micron Technology, Inc. | Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts |
US6359367B1 (en) * | 1999-12-06 | 2002-03-19 | Acuson Corporation | Micromachined ultrasonic spiral arrays for medical diagnostic imaging |
US6337122B1 (en) * | 2000-01-11 | 2002-01-08 | Micron Technology, Inc. | Stereolithographically marked semiconductors devices and methods |
JP4346054B2 (ja) * | 2000-01-18 | 2009-10-14 | 栄修 永田 | ハンダ付け方法およびハンダ付け装置 |
US6496270B1 (en) * | 2000-02-17 | 2002-12-17 | Gsi Lumonics, Inc. | Method and system for automatically generating reference height data for use in a three-dimensional inspection system |
US6326698B1 (en) * | 2000-06-08 | 2001-12-04 | Micron Technology, Inc. | Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices |
-
2000
- 2000-11-16 JP JP2000350221A patent/JP4502496B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-20 US US09/811,573 patent/US6564987B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124594A (ja) * | 1998-10-20 | 2000-04-28 | Fujitsu Ltd | パッドへのはんだ付着方法 |
JP2000164637A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 実装部寿命予測方法及びはんだ形状 |
Also Published As
Publication number | Publication date |
---|---|
US20020084308A1 (en) | 2002-07-04 |
US6564987B2 (en) | 2003-05-20 |
JP4502496B2 (ja) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6109507A (en) | Method of forming solder bumps and method of forming preformed solder bumps | |
US6551917B2 (en) | Method of locating conductive spheres utilizing screen and hopper of solder balls | |
JP4746841B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2002158439A (ja) | Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 | |
US6122177A (en) | Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability | |
US20040108135A1 (en) | Circuit board, mounting structure of ball grid array, electro-optic device and electronic device | |
CN114603225A (zh) | 一种增加预成型锡块的焊锡工艺 | |
Blackwell | Surface mount technology | |
Geiger et al. | Package stacking in SMT for 3D PCB assembly | |
US20080266825A1 (en) | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board | |
KR20000076544A (ko) | 표면실장부품 장착기 | |
JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
JP2006005163A (ja) | 半導体装置及びその実装検査方法 | |
JP3178401B2 (ja) | パッケージのbga型電極の形成および接続方法 | |
CN215243656U (zh) | 一种用于矩形bga的锡膏印刷网板及锡膏印刷装置 | |
JP2006066413A (ja) | 導電性ボールの搭載方法及び搭載装置並びにバンプ形成方法及びバンプ形成装置 | |
CN216930414U (zh) | 一种电路板模组及车载设备 | |
JPH1154999A (ja) | Bga等の実装位置確認用治具及び位置決め方法 | |
JP5473666B2 (ja) | X線検査方法及びx線検査装置 | |
JP2010033593A (ja) | 半導体集積回路装置の製造方法 | |
KR19990004363A (ko) | 솔더 공급용기구 및 이를 이용한 솔더링 방법 | |
CN116887535A (zh) | 封装焊盘尺寸的确定方法、装置和电子设备 | |
JP2002313998A (ja) | 半導体装置 | |
JPH02165633A (ja) | 半導体装置の製造方法 | |
JP2001313464A (ja) | ろう付け材電極の濡れ性評価基板、評価装置及び評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |