JP2002156944A - 発光素子駆動回路 - Google Patents

発光素子駆動回路

Info

Publication number
JP2002156944A
JP2002156944A JP2000353903A JP2000353903A JP2002156944A JP 2002156944 A JP2002156944 A JP 2002156944A JP 2000353903 A JP2000353903 A JP 2000353903A JP 2000353903 A JP2000353903 A JP 2000353903A JP 2002156944 A JP2002156944 A JP 2002156944A
Authority
JP
Japan
Prior art keywords
current
voltage
light emitting
emitting element
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000353903A
Other languages
English (en)
Inventor
Masanobu Omura
昌伸 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000353903A priority Critical patent/JP2002156944A/ja
Publication of JP2002156944A publication Critical patent/JP2002156944A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 簡単な回路構成で高速パルス動作の応答性を
十分に確保でき、有機EL素子への注入電流の減少に伴
う輝度低下の問題を解決し、耐リーク特性においても有
利な電流管理ができる発光素子駆動回路を提供する。 【解決手段】 発光素子に電流が注入される点をAと
し、Aに流れ込む電流を電流Ixとし、Aから流れ出す
電流をI1とし、発光素子に流れる電流を電流Idと
し、電流IdによってAに発生する電圧を電圧Vdと
し、電流Ixの相関電流Ix’、および、電流I1の相
関電流I1’より、電流Idの相関電流Id’を検出
し、電流Id’が所望の発光輝度を実現できる電流Io
と等しくなるように、電流Ixあるいは電流I1を制御
することで、電圧Vdを制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、有機エレクトロル
ミネッセンス素子を用いた表示装置あるいは発光システ
ムに使用する発光素子駆動回路に関する。
【0002】
【従来の技術】有機エレクトロルミネッセンス素子(以
下、「有機EL素子」という。)は、陽極と陰極で発光
層となる有機膜を挟む構成をしており、陽極より正孔
を、陰極より電子をそれぞれ注入し発光させる電荷注入
型の発光素子である。
【0003】有機EL素子の駆動方法としては、定電圧
駆動と定電流駆動とに大別される。しかし、有機EL素
子を定電圧駆動した場合、発光駆動の時間経過とともに
抵抗成分が増大して電流が流れなくなり、輝度が低下し
てしまうという問題がある。
【0004】また、有機EL素子を定電流駆動した場
合、上記問題を緩和できるが、マトリックス上に配置さ
れた有機EL素子を単純マトリックス駆動した場合、電
極から注入された電荷は、まず、配線の寄生容量などに
充電されるため、高速なパルス駆動ができない。これ
は、PWM変調で輝度の階調性を持たせようとした場
合、狭パルス領域で輝度の線形性を崩してしまう、ある
いは点灯しない、といった問題を起す。
【0005】これらの問題を回避する方法として、特開
平9−232074号公報では、図3に示す構成で、次
の走査線への切替り時にすべての走査線を一旦同じ電位
にリセットする方法を提案している。この方法では、駆
動回路に多くのスイッチを必要とし、回路規模が大きく
なってしまう。なお、この回路構成の詳細な動作説明は
省略する。
【0006】したがって、回路規模が小さく高速動作が
可能な駆動方法としては、定電圧駆動が有利である。し
かしながら、先述した輝度低下の問題を解決しなけれな
らない。この問題を解決する方法として、特開平11−
8064号公報では、図4に示す構成でEL素子に流れ
る電流を検出し、検出結果をフィードバックして定電圧
源の電圧(駆動電圧)を制御する方法が考えられる。
【0007】図4において、駆動電圧制御回路41から
の出力は、電流検出用の抵抗42を介して、第1、第2
のスイッチ回路SW1、SW2の電源ソース側に接続さ
れる。第3、第4のスイッチ回路SW3、SW4の電源
ソース側は、SW1、SW2と別の電源に接続されてい
る。SW1からSW4の他方はGNDに接続されてい
る。SW1の出力Lx1、SW2の出力Lx2、SW3
の出力Ly1、SW4の出力Ly2はマトリックス構造
を形成しており、Lx1とLy1の交差した点に第1の
有機EL素子D11、Lx2とLy1の交差した点に第
2の有機EL素子D12、Lx1とLy2の交差した点
に第3の有機EL素子D21、Lx2とLy2の交差し
た点に第4の有機EL素子D22がある。
【0008】そして、例えばD11のみを点灯させたい
場合、SW1のX1とSW3のY1Bを導通にし、SW
2のX2BとSW4のY2を導通状態にする。電流検出
用の抵抗42の両端はそれぞれ電圧演算増幅器43の+
極側と−極側に接続され、その出力は前述した駆動電圧
制御回路41にフィードバックされ、所望の電流が流れ
るように駆動電圧を制御する。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
方法では、駆動電圧制御回路41と有機EL素子との間
に直列に抵抗42を挿入して有機EL素子に流れる電流
を検出するため、高速パルス動作の応答性が不十分であ
る。さらに、幾つものスイッチ(SW)が同時にONす
ることにより、大電流が流れて抵抗42での電圧降下が
起こっても回路が安定に動作させるためには抵抗値を小
さくしなければならない。すなわち、発生する電圧差が
小さくても精度よく電流検出し、電源電圧を制御できる
電圧演算増幅器および制御回路を用意しなければならな
いという問題がある。
【0010】また、有機EL素子は、特に定電圧領域に
おいてリーク電流が存在するため、定電流駆動した場
合、発光しきい値電圧を超えたところでの駆動ができ
ず、発光できないという問題もある。
【0011】本発明の目的は、上記課題に鑑み、簡単な
回路構成で高速パルス動作の応答性を十分に確保でき、
有機EL素子への注入電流の減少に伴う輝度低下の問題
を解決し、耐リーク特性においても有利な電流管理がで
きる発光素子駆動回路を提供することにある。
【0012】
【課題を解決するための手段】上記の目的を達成すべ
く、本発明の発光素子駆動回路は、注入電流量によって
発光素子の発光輝度を制御する駆動回路において、発光
素子に電流が注入される点をAとし、Aに流れ込む電流
を電流Ixとし、Aから流れ出す電流をI1とし、発光
素子に流れる電流を電流Idとし、電流IdによってA
に発生する電圧を電圧Vdとし、電流Ixの相関電流I
x’、および、電流I1の相関電流I1’より、電流I
dの相関電流Id’を検出し、電流Id’が所望の発光
輝度を実現できる電流Ioと等しくなるように、電流I
xあるいは電流I1を制御することで、電圧Vdを制御
することを特徴とする。
【0013】また、本発明の発光素子駆動回路は、注入
電流量によって発光素子の発光輝度を制御する駆動回路
において、第1の電流Ixと第2の電流I1で第1のチ
ャージポンプを形成し、第1のチャージポンプ端に発光
素子を接続し、第3の電流Ix’と第4の電流I1’で
第2のチャージポンプを形成し、第2のチャージポンプ
端に第5の電流Iyを接続した構成を少なくとも有し、
電流Ix’は電流Ixの相関電流であり、電流I1’は
電流I1の相関電流であり、第1のチャージポンプ端に
発生する電圧Vd1と第2のチャージポンプ端に発生す
る電圧Vd2が等しくなるように、電流Iyを制御し、
電流Iyから発光素子に流れる電流Idの相関電流Iz
を発生させ、電流Izが所望の発光輝度を示す電流の代
表値と等しくなるように、電流Ixあるいは電流I1に
対してフィードバック制御することで、電圧Vd1を制
御することを特徴とする。
【0014】上記本発明の発光素子駆動回路をより具体
的に説明する。
【0015】第1の電流Ixと第2の電流I1は第1の
チャージポンプを形成し、この第1のチャージポンプ端
に有機EL素子を接続して電流Ixと電流I1の差電流
で有機EL素子が駆動される。また、第3の電流Ix’
と第4の電流I1’4は第2のチャージポンプを形成
し、この第2のチャージポンプ端に第5の電流Iyを接
続した構成を有する。ここで、電流Ix’は電流Ixの
相関電流、例えば電流Ixを複製した電流であり、電流
I1’は電流I1の相関電流、例えば電流I1を複製し
た電流である。そして、第2のチャージポンプ端に発生
する電圧Vd2が第1のチャージポンプ端に発生する電
圧Vd1と等しくなるように電流Iyを制御すると、電
流Iyには発光素子に流れる駆動電流Idと等しい電流
値を発生させることができる。さらに、例えば電流Iy
を複製することで発光素子に流れる電流Idの相関電流
Izを発生させ、この電流Izを電流電圧変換回路を用
いて電圧Vxに変換し、この電圧Vxが所望の電流値の
相当する基準電圧Vrと等しくなるように電流Ixを可
変することで電圧Vd1を制御する。
【0016】また、チャージポンプを更に多段に設けた
別の具体例を挙げると、第1の電流Ixと第2の電流I
1は第1のチャージポンプを形成し、この第1のチャー
ジポンプ端に有機EL素子を接続して電流Ixと電流I
1の差電流で有機EL素子が駆動される。また、第3の
電流Ix’と第4の電流I1’は第2のチャージポンプ
を形成し、この第2のチャージポンプ端に第5の電流I
x”と第6の電流I1”を接続する。ここで、電流I
x’は電流Ixの相関電流、例えば電流Ixを複製した
電流であり、電流I1’および電流I1”は電流I1の
相関電流、例えば電流I1を複製した電流である。そし
て、第2のチャージポンプ端に発生する電圧Vd2が第
1のチャージポンプ端に発生する電圧Vd1と等しくな
るように電流Ix”を制御する。また、第7の電流I
x”’と第8の電流I1”’は第3のチャージポンプを
形成し、この第3のチャージポンプ端に第9の電流Iy
を接続する。ここで、電流Ix”’は電流Ix”の相関
電流、例えば電流Ix”を複製した電流であり、電流I
1”’は電流I1の相関電流、例えば電流I1を複製し
た電流である。そして、第3のチャージポンプ端に発生
する電圧Vd3が第1のチャージポンプ端に発生する電
圧Vd1と等しくなるように電流Iyを制御する構成を
有することで、電流Iyには電流Id1と等しい電流値
を発生させることができる。さらに、例えば電流Iyを
複製することで発光素子に流れる電流Idの相関電流I
zを発生させ、この電流Izを電流電圧変換回路を用い
て電圧Vxに変換し、この電圧Vxが所望の電流値の相
当する基準電圧Vrと等しくなるように電流Ixを可変
することで電圧Vd1を制御する。
【0017】以上説明した構成を有する本発明の発光素
子駆動回路によれば、有機EL素子に対して直列に電流
検出回路を設けた構成になっていないので、高速応答性
を十分に確保でき、有機EL素子に注入される電流の現
象に伴う輝度低下の問題を解決することができる。ま
た、電流検出回路で発生する電圧降下が駆動電圧の上限
を決めることなく、電源電圧近傍まで駆動電圧を制御す
ることができる。さらに、発光しきい値電圧を超えたと
ころで駆動電圧を与えることができるので、リーク電流
による発光しないといった問題をも回避することができ
る。
【0018】また、本発明の発光素子駆動回路において
は、発光素子が有機EL素子であることが好ましく、ま
た、駆動回路の一部となるオペアンプをMOSトランジ
スタで構成することも好ましい。
【0019】
【発明の実施の形態】以下、本発明の実施形態を具体的
な実施例に基づいて説明するが、本発明はこれらの実施
例に限定されるものではない。
【0020】
【実施例】〔実施例1〕図1は、本実施例の有機EL素
子駆動回路を示す構成図である。
【0021】図1において、細線で囲んだAブロックは
制御部であり、Bブロックは出力部であり、Cブロック
は電流検出部、Dブロックは有機発光素子アレイエリア
(スイッチを含む)である。
【0022】まず、Aブロックの構成について説明す
る。
【0023】1はUP/DOWNカウンターで、COM
Pの出力Vcが“H”の時、駆動電圧を制御するデジタ
ル信号Dxを1LSB加算し、Vcが“L”のとき、デ
ジタル信号Dxを1LSB減算する。
【0024】2は第1の選択スイッチ回路SW1であ
り、制御信号SELによってA側あるいはB側を選択す
る。SW1のA側はサンプリング動作期間時に選択され
るものであり、B側はホールド動作期間時に選択される
ものである。サンプリング期間、ホールド期間について
は後述する。UP/DOWNカウンター1の出力信号D
oはSW1のA側に接続されている。
【0025】4はADコンバータであり、Bブロック
(制御部)からの電圧信号Vdをデジタル信号Dxに変
換する。デジタル信号Dxは、SRAM5に格納される
とともに、UP/DOWNカウンター1の初期値及び演
算回路Calc.6に接続されている。演算回路Cal
c.6はDブロック(発光素子アレイエリア)を例えば
上から下に走査したとき、配線による電圧降下分を補正
するためにある。
【0026】次に、Bブロック(出力部)の構成につい
て説明する。
【0027】AブロックのSW1からの出力はDAコン
バータ3によりアナログ信号Vrdに変換される。この
信号Vrdは、第1のオペアンプAMP1の−極側に入
力され、AMP1の出力は第1のPchMOSトランジ
スタMP1のゲートを制御する。MP1のソースは電源
電圧VDDに接続され、ドレインは第1のNchMOS
トランジスタMN1のドレインに接続されチャージポン
プを構成している。
【0028】MN1のソースは、GNDに接続されてい
る。MN1のゲートは定電圧VG1で制御されており、
MN1は定電流源を構成している。
【0029】MP1のドレインとMN1のドレインとの
接続点(本願明細書で言うところの「発光素子に電流が
注入される点」若しくは「第1のチャージポンプ端」)
の電圧Vdは、AMP1の+極側に接続され、この電圧
Vdが有機EL素子の駆動電圧となり、Dブロックに供
給される。さらに電圧Vdは、AブロックのADコンバ
ータ4にも接続されている。ここで、MP1のドレイン
電流をIx、MN1のドレイン電流をI1、Dブロック
で消費される電流(発光素子に流れる電流)をIdとす
る。
【0030】Bブロックでは、Aブロックから出力され
た電圧Vrdに基づいて、次式(1)が成り立つように
駆動電圧Vdが制御される。 Ix=I1+Id …(1)
【0031】次に、Cブロック(電流検出部)の構成に
ついて説明する。
【0032】第2のPchMOSトランジスタMP2の
ゲートは、MP1のゲートと同じ信号で制御されてい
る。MP2のドレインは第2のNchMOSトランジス
タMN2のドレインに接続されている。MN2のソース
はGNDに、ゲートはMN1のゲート信号と同じ電圧で
制御されている。すなわち、それぞれMP1、MN1の
複製を作り、チャージポンプを構成している。したがっ
て、MP2のドレイン電流もIxとなり、MN2のドレ
イン電流もI1となる。
【0033】MP2のドレインとMN2のドレインとの
接続点に発生する電圧をVd2とする。この接続点に
は、第3のNchMOSトランジスタMN3のドレイン
が接続されている。MN3のソースはGNDに、ゲート
は第2のオペアンプAMP2によって制御されている。
ここで、MN3のドレイン電流をId2とする。
【0034】AMP2の+極にはVd2が、−極にはV
dが入力され、AMP2はVd2=Vdとなるように、
MN3のゲート電圧を制御する。また、AMP2の出力
は第4のNchMOSトランジスタMN4のゲートも制
御しており、MN4のソースはGNDに、ドレインには
抵抗R1が接続されている。
【0035】MP2のドレインとMN2のドレインとの
接続点に発生する電圧Vd2は、AMP2によって制御
されているので、安定状態においては、次式(2)が成
立する。 Ix=I1+Id2 …(2)
【0036】(1)式および(2)式より、Id=Id
2となる。また、MN4はMN3の複製を作っているの
で、MN3のドレイン電流はMN4のドレイン電流でも
ある。この電流を抵抗R1により電圧変換し、COMP
の+極側に入力される。尚、COMPの−極側には、基
準電圧Vrが入力されている。
【0037】以上の構成により、駆動電源電圧VDDと
有機EL素子との間に抵抗を挿入しなくても、Dブロッ
クで消費される電流(発光素子に流れる電流)Idを抽
出することができる。また、Vd2=Vdとなるように
フィードバック制御しているので、MP1とMN1、M
P2とMN2でのアーリー効果による電流演算の誤差を
無視することができる。
【0038】さらに、図1には示していないが制御の安
定性を十分に確保するために、Vd2の点に適度な容量
を付加する場合もある。ただし、十分に大きな容量を付
加すると、ループ遅延を発生させ、逆に動作不安定に陥
ることがあるので注意しなければならない。
【0039】Dブロック(有機発光素子アレイエリア)
の構成は、従来の構成と基本的に同じであり、スイッチ
SW1、SW2、SW3、SW4の電源ソース側には出
力部から出力された電圧Vdが供給されている。電圧V
dとGNDの間には、デカップ用のコンデンサC1が付
加されている。ここで、例えば、D11のみを点灯駆動
したい場合は、X1にはLow信号を、X2にはHig
h信号を、Y1にはHigh信号を、Y2にはLow信
号を入力する。
【0040】次に、本実施例の動作について説明する。
【0041】本実施例は、有機EL素子に流れる電流I
dを検出して、その検出結果に基づいて駆動電圧Vdを
制御する。その際、電流検出条件として、各走査ライン
に対して、何個の有機EL素子を発光させ、どの位の輝
度を得るかを決めておく必要があり、この条件のもとで
電流検出を行う。これはユーザが決定する。
【0042】制御信号SELにより、制御部AのSW1
はA側が選択されている。基準電圧Vrには、所望の輝
度に相当する、あるいは所望の電流に相当する基準電圧
が入力される。この電圧VrとVxを比較して、コンパ
レータ出力が“H”であれば、制御部のUP/DOWN
カウンター1がデジタル信号Dxを1LSBカウントア
ップして、電圧Vrdを大きくする。Vrdが大きくな
ると、出力部Bでは、Vrd=VdとなるようにMP1
のゲート電圧が制御される。Vdの電圧上昇に伴い、有
機EL素子に流れる電流Idも大きくなり、これに従い
検出電流Id2(電流Idの相関電流)も大きくなる。
また、コンパレータ出力が“L”であれば、制御部Aの
UP/DOWNカウンター1がデジタル信号Dxを1L
SBカウントダウンして、電圧Vrdを小さくする。V
rdが小さくなれば、出力部Bでは、Vd=Vrdとな
るようにMP1のゲート電圧を制御し、有機EL素子に
所望の電流が流れるように駆動電圧Vdを制御する。
【0043】上記説明は、サンプリング期間時のみの動
作説明である。
【0044】本実施例でのサンプリング動作は、第1番
目の走査ライン(図中Ly1)と最終走査ライン(図示
していない)の2ラインで行うことが望ましい。これ
は、各フレーム(ディスプレイ表示等において)ごとに
行うことができる。ただし、この2ラインはサンプリン
グ部であり表示部として使用できない。
【0045】この方法を説明すると、第1ライン目と最
終ライン目で決定されたVd1、Vdnを制御部AのAD
コンバータ4を介してデジタルデータに変換し、SRA
M5にそれぞれ記憶される。これは、図面上でいうと縦
方向に伸びる配線(Lx1,Lx2,…)の抵抗成分に
よる電圧降下分を補正するためである。一般的には、こ
のラインには透明電極(ITO)を使用しており、透明
電極の比抵抗を考えると、配線による電圧降下は無視で
きない。第1ライン目はサンプリング動作を行い、2ラ
イン目から(最終ライン−1)まではホールド動作(制
御部AのSW1はB側を選択)で行う。そのときの各ラ
インの駆動電圧Vrdは、第1ライン目で得られたVd
1と最終ライン目で得られたVdnを元に制御部内演算部
6で演算して決定する。
【0046】本実施例の構成ではMOSトランジスタで
説明したが、パイポーラトランジスタでも構成上問題な
い。だたし、電源電圧近傍まで駆動電圧を制御可能にす
るならば、MOSトランジスタで構成したほうが望まし
い。なお、本実施例は、出力部Bで発生させた電流I
x、I1を電流検出部Cで複製しており、その精度が直
接電流検出精度につながるが、LSIで本実施例の実現
を考えたとき、各トランジスタの特性の相対精度によっ
て決定されるものであり、きわめて簡単に且つ高精度に
複製することができる。
【0047】本実施例が示す構成は、有機EL素子を2
次元に配置したもの、すなわち、表示ディスプレイを意
識しているが、この構成は、1次元に配置したもの、例
えばプリンタヘッドにも十分に応用することができる。
【0048】〔実施例2〕図2は、本実施例の有機発光
素子駆動回路を示す構成図である。
【0049】実施例1では、電源電圧VDDを基準電位
として検出された電流を電圧信号(Vx)に変換した。
一方、本実施例は、GNDを基準電位として検出された
電流を電圧信号に変換する構成である。
【0050】図2において、細線で囲んだAブロックは
制御部であり、Bブロックは出力部であり、Cブロック
は電流検出部である。Bブロックから出力されている電
圧Vd1には、第1の実施例に示したDブロックが接続
されるが、本図では省略している。また、Aブロックお
よびBブロックは、実施例1と同じ構成なので詳細な説
明を省き、Cブロックについてのみ説明する。
【0051】第2のPchMOSトランジスタMP2と
第2のNchMOSトランジスタMN2は、出力部Bに
あるMP1,MN1の複製であり、MP2とMN2でチ
ャージポンプを構成し、そのチャージポンプ点に発生す
る電圧をVd2とする。Vd2の点には、第3のNch
MOSトランジスタMN3のドレインが接続され、MN
3のソースはGNDに、ゲートは、MN1、MN2と同
一の定電圧VG1によって定電流源を構成している。さ
らに、Vd2の点には、第3のPchMOSトランジス
タMP3のドレインが接続されており、MP3のソース
は電源電圧VDDに、ゲートは第2のオペアンプAMP
2の出力によってVd2=Vd1となるように制御され
ている。AMP2の+極側には電圧Vd2が入力され、
−側には電圧Vd1が入力されている。
【0052】MP2のドレイン電流をIx、MN2およ
びMN3のドレイン電流をI1とすると、MP3のドレ
イン電流Iyは以下の式になる。 Iy=2×I1−Ix =2×I1―(I1+Id) =I1−Id
【0053】AMP2の出力は、第4のPchMOSト
ランジスタMP4のゲートをも制御しており、MP3の
ドレイン電流IyをMP4のドレイン電流に複製してい
る。MP4のソースはVDDに、ドレインは第4のNc
hMOSトランジスタMN4のドレインに接続されてい
る。MN4のソースはGNDに、ゲートはVG1に接続
されている。MN4はMN1、MN2、MN3と同様に
定電流源を構成している。またMP4、MN4もチャー
ジポンプ構成になっており、チャージポンプ端に発生す
る電圧をVd3とする。
【0054】さらに、Vd3の点には、第5のPchM
OSトランジスタMP5のドレインが接続されている。
MN5のソースはVDDに、ゲートは第3のオペアンプ
AMP3によって、Vd3=Vd1となるように制御さ
れている。AMP3の+極側にはVd3が、−極側には
Vd1が入力されている。
【0055】MP4のドレイン電流をIy、MN4のド
レイン電流をI1とすると、MP5のドレイン電流Iz
は以下の式になる。 Iz=I1−Iy =I1−(I1−Id) =Id
【0056】AMP3の出力は、第6のPchMOSト
ランジスタMP6のゲートをも制御しており、MP5の
ドレイン電流Iz(=Id)を複製している。MP6の
ソースはVDDに、ドレインは抵抗R1に接続されてお
り、抵抗R1のもう一方はGNDに接続している。した
がって、MP6に流れるドレイン電流によって有機EL
素子が消費する電流Idを検出することができる。
【0057】また、抵抗R1によって、MP6に流れる
ドレイン電流を電圧信号Vxにしている。この電圧信号
VxはコンパレータCOMPの−極に入力され、+極に
は所望の輝度に相当する、あるいは、所望の電流に相当
する基準電圧Vrが入力されている。
【0058】なお、MP1とMN1、MP2とMN2、
MP3とMN3のチャージポンプ端は全て電圧Vd1と
なるように制御されているので、アーリー効果による電
流演算の誤差を無視することができ、精度よく電流を検
出できる。また、図2には示していないが制御の安定性
を十分に確保するために、Vd2およびVd3の点に適
度な容量を付加する場合もある。ただし、大きすぎる容
量は、ループ遅延を招き不安定動作を引き起こす原因に
なるかもしれないので注意しなければならない。
【0059】本実施例の動作の基本的な概念は実施例1
と同じであり、説明は省略する。
【0060】本実施例のように、GNDを基準電位とし
て検出された電流Izを電圧信号(Vx)に変換し、こ
のVxを用いてフィードバック制御することで、発光素
子に電流が注入される点の電圧Vd1を制御するため、
実施例1に比べて運用し易いものとなる。
【0061】
【発明の効果】以上説明したように、本発明の発光素子
駆動回路によれば、電流検出回路を有機EL素子に対し
て直列に挿入した構成になっていないので、高速パルス
動作の応答性を十分に確保でき、有機EL素子に注入さ
れる電流の減少に伴う輝度低下の問題を解決することが
できる。
【0062】また、リーク電流による発光しないといっ
た問題を回避することができ、耐リーク特性において有
利な電流管理を行うことができる。
【0063】また、駆動回路の一部を構成するオペアン
プとしてMOSトランジスタを使用した場合、駆動電圧
を電源電圧近傍まで使用することができ、特別な半導体
プロセスを用いることなく、安定に回路を動作させるこ
とができる。この構成は、LSI化においては非常に簡
単に実現することができる。
【図面の簡単な説明】
【図1】実施例1の有機EL素子駆動回路を示す構成図
である。
【図2】実施例2の有機EL素子駆動回路を示す構成図
である。
【図3】従来の有機EL素子駆動回路の一例を示す構成
図である。
【図4】従来の有機EL素子駆動回路の別の例を示す構
成図である。
【符号の説明】
1 UP/DOWNカウンター 2 選択スイッチ回路 3 D/Aコンバータ 4 A/Dコンバータ 5 SRAM D11、D12、D21、D22 有機EL素子 A 制御回路制御部 B 制御回路出力部 C 電流検出部 D 有機発光素子部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 注入電流量によって発光素子の発光輝度
    を制御する駆動回路において、 発光素子に電流が注入される点をAとし、 Aに流れ込む電流を電流Ixとし、 Aから流れ出す電流をI1とし、 発光素子に流れる電流を電流Idとし、 電流IdによってAに発生する電圧を電圧Vdとし、 電流Ixの相関電流Ix’、および、電流I1の相関電
    流I1’より、電流Idの相関電流Id’を検出し、 電流Id’が所望の発光輝度を実現できる電流Ioと等
    しくなるように、電流Ixあるいは電流I1を制御する
    ことで、電圧Vdを制御することを特徴とする発光素子
    駆動回路。
  2. 【請求項2】 注入電流量によって発光素子の発光輝度
    を制御する駆動回路において、 第1の電流Ixと第2の電流I1で第1のチャージポン
    プを形成し、 第1のチャージポンプ端に発光素子を接続し、 第3の電流Ix’と第4の電流I1’で第2のチャージ
    ポンプを形成し、 第2のチャージポンプ端に第5の電流Iyを接続した構
    成を少なくとも有し、 電流Ix’は電流Ixの相関電流であり、 電流I1’は電流I1の相関電流であり、 第1のチャージポンプ端に発生する電圧Vd1と第2の
    チャージポンプ端に発生する電圧Vd2が等しくなるよ
    うに、電流Iyを制御し、 電流Iyから発光素子に流れる電流Idの相関電流Iz
    を発生させ、 電流Izが所望の発光輝度を示す電流の代表値と等しく
    なるように、電流Ixあるいは電流I1に対してフィー
    ドバック制御することで、電圧Vd1を制御することを
    特徴とする発光素子駆動回路。
  3. 【請求項3】 発光素子が有機エレクトロルミネッセン
    ス素子であることを特徴とする請求項1または2に記載
    の発光素子駆動回路。
  4. 【請求項4】 駆動回路の一部となるオペアンプをMO
    Sトランジスタで構成したことを特徴とする請求項1乃
    至3のいずれかに記載の発光素子駆動回路。
JP2000353903A 2000-11-21 2000-11-21 発光素子駆動回路 Withdrawn JP2002156944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000353903A JP2002156944A (ja) 2000-11-21 2000-11-21 発光素子駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353903A JP2002156944A (ja) 2000-11-21 2000-11-21 発光素子駆動回路

Publications (1)

Publication Number Publication Date
JP2002156944A true JP2002156944A (ja) 2002-05-31

Family

ID=18826582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000353903A Withdrawn JP2002156944A (ja) 2000-11-21 2000-11-21 発光素子駆動回路

Country Status (1)

Country Link
JP (1) JP2002156944A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536771A (ja) * 2002-08-21 2005-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
JP2006106666A (ja) * 2004-09-30 2006-04-20 Lg Electron Inc 有機電界発光表示装置の駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536771A (ja) * 2002-08-21 2005-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
JP2006106666A (ja) * 2004-09-30 2006-04-20 Lg Electron Inc 有機電界発光表示装置の駆動装置

Similar Documents

Publication Publication Date Title
JP5010030B2 (ja) 表示装置及びその制御方法
US7019719B2 (en) Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator
JP5536134B2 (ja) 表示装置及びその制御方法
JP5738910B2 (ja) 表示装置、電子装置及び駆動方法
JP5347033B2 (ja) Elサブピクセルにおけるelエミッターの特徴の変動を補償する方法
JP5592434B2 (ja) 電源供給装置、これを含む表示装置、及びその駆動方法
US8354983B2 (en) Display and compensation circuit therefor
JP4266682B2 (ja) 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
TWI257600B (en) Standard voltage generation circuit, display driving circuit, display apparatus, and generation method of standard voltage
JP4243760B2 (ja) 発光ダイオード用駆動回路
US20050012698A1 (en) Drive method and drive device of a light emitting display panel
JP3773664B2 (ja) 駆動制御装置、モジュール、および、複合モジュール
TW586104B (en) Organic EL drive circuit and organic EL display device using the same
US20080158112A1 (en) Drive Circuit, Display Apparatus Using Drive Circuit, and Evaluation Method of Drive Circuit
JP2008521033A (ja) アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法
WO2011092768A1 (ja) 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
KR20120076215A (ko) 유기전계발광표시장치
JP2011002605A (ja) 表示駆動装置及びその駆動方法
JP4247913B2 (ja) 補償回路、基準電圧駆動回路及び基準電圧駆動回路の補償方法
US7420529B2 (en) Organic EL panel drive circuit and organic EL display device
JP2005156859A (ja) 自発光表示パネルの駆動装置および駆動方法
JP2002156944A (ja) 発光素子駆動回路
JP2004356118A (ja) レーザーパワー制御回路
JP2003005712A (ja) 表示装置及び表示パネルの駆動方法
JPH1130771A (ja) 液晶表示装置の駆動電圧発生装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205