JP2002153067A - 高力率コンバータ及びその制御方法 - Google Patents
高力率コンバータ及びその制御方法Info
- Publication number
- JP2002153067A JP2002153067A JP2000341074A JP2000341074A JP2002153067A JP 2002153067 A JP2002153067 A JP 2002153067A JP 2000341074 A JP2000341074 A JP 2000341074A JP 2000341074 A JP2000341074 A JP 2000341074A JP 2002153067 A JP2002153067 A JP 2002153067A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- value
- current value
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000009499 grossing Methods 0.000 claims abstract description 16
- 230000010354 integration Effects 0.000 claims description 39
- 238000007599 discharging Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 昇圧整流回路への入力電流に、内部回路から
のノイズによるひずみを起こさせず、ほぼ力率１とする
制御を行う高力率コンバータを提供する提供する。 【解決手段】 本願発明によるコンバータは、交流が電
流制御インダクタ2を介して供給されるダイオードブリ
ッジのダイオードDx,Dyと並列に接続されたスイッチ素
子X,Yと、平滑コンデンサCdとから成る昇圧整流回路1
と、昇圧整流回路に入る実交流電流値を測定するインダ
クタ電流検出器11と、昇圧整流回路1からの直流電流を
測定する出力電圧検出回路7と、昇圧整流回路1からの直
流電圧を測定する出力電圧検出回路8と、直流電流，直
流電圧，基準正弦波波形に基づき、交流の目標電流値を
求める入力電流指令値決定回路10と、目標電流値，実交
流電流値の誤差を求め、誤差を積分時間Tsで積分し、こ
の積分値を出力する積分回路13と、積分値によりスイッ
チ素子X,Yをオン／オフ制御する制御回路Cとから構成さ
れている。
のノイズによるひずみを起こさせず、ほぼ力率１とする
制御を行う高力率コンバータを提供する提供する。 【解決手段】 本願発明によるコンバータは、交流が電
流制御インダクタ2を介して供給されるダイオードブリ
ッジのダイオードDx,Dyと並列に接続されたスイッチ素
子X,Yと、平滑コンデンサCdとから成る昇圧整流回路1
と、昇圧整流回路に入る実交流電流値を測定するインダ
クタ電流検出器11と、昇圧整流回路1からの直流電流を
測定する出力電圧検出回路7と、昇圧整流回路1からの直
流電圧を測定する出力電圧検出回路8と、直流電流，直
流電圧，基準正弦波波形に基づき、交流の目標電流値を
求める入力電流指令値決定回路10と、目標電流値，実交
流電流値の誤差を求め、誤差を積分時間Tsで積分し、こ
の積分値を出力する積分回路13と、積分値によりスイッ
チ素子X,Yをオン／オフ制御する制御回路Cとから構成さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、直流電源における
正弦波入力単相整流回路等に使用されるスイッチング型
の高力率コンバータに関する。
正弦波入力単相整流回路等に使用されるスイッチング型
の高力率コンバータに関する。
【０００２】
【従来の技術】通常、家電製品及び通信機器などでは、
直流電源が使用される場合が多く、商用交流から直流を
得るために、近年では半導体による整流回路、なかんず
く、ダイオードブリッジとトランジスタとにより構成さ
れた混合型ブリッジが用いられている。ここで、家電製
品や産業用電源機器は高調波発生源であるため、力率及
び波形を向上させるため、上記混合型ブリッジに対して
入力する入力電流の正弦波化が必要となっている。した
がって、上記混合型ブリッジへの入力電流を正弦波化す
るために、この混合型ブリッジの、例えばトランジスタ
Ｘ，Ｙをオン／オフする手法として、ＰＷＭ法が用いら
れている。例えば、この種の方式としては、図１２(a)
に示す三角波比較方式と、図１２(b)に示すヒステリシ
スコンパレータ方式のトランジスタＸ，Ｙの制御回路が
提案されている。
直流電源が使用される場合が多く、商用交流から直流を
得るために、近年では半導体による整流回路、なかんず
く、ダイオードブリッジとトランジスタとにより構成さ
れた混合型ブリッジが用いられている。ここで、家電製
品や産業用電源機器は高調波発生源であるため、力率及
び波形を向上させるため、上記混合型ブリッジに対して
入力する入力電流の正弦波化が必要となっている。した
がって、上記混合型ブリッジへの入力電流を正弦波化す
るために、この混合型ブリッジの、例えばトランジスタ
Ｘ，Ｙをオン／オフする手法として、ＰＷＭ法が用いら
れている。例えば、この種の方式としては、図１２(a)
に示す三角波比較方式と、図１２(b)に示すヒステリシ
スコンパレータ方式のトランジスタＸ，Ｙの制御回路が
提案されている。
【０００３】図１２(a)は、イギリス電気学会論文誌(IE
E PROCEEDINGS-B, Vol.138, No.5,SEPTEMBER 1991),"No
velfull bridge semicontrolled switch mode rectifie
r"by S.Maniasに掲載されたものである。ここで、図１
２(a)の制御回路は、電流誤差Δ(t)（＝ｉLp(t)−ｊ
(t))と三角キャリア波とを比較し、交流系統と交直変換
器との連結点電圧ｖi(t)が下記条件の場合、対応するト
ランジスタＸ及びトランジスタＹを制御する。例えば、
上記制御回路は、ｖi(t)≧０のとき、トランジスタＸを
ＯＮとし、トランジスタＹをＯＦＦとし、ｖi(t)＜０の
とき、トランジスタＸをＯＦＦとし、トランジスタＹを
ＯＮとするよう制御信号を出力する。一方、図１２
（b）の制御回路は、電気学会誌(T.IEE Japan, Vol.115
-D, No.2, 1995),”ハーフブリッジ型ＰＷＭコンバータ
のキャパシタ容量の低減”に掲載されたもので、図１２
(a)のキャリア波比較部分で示すヒステリシスコンパレ
ータに置き換わったもので、その他は同じ動作により、
トランジスタＸ及びトランジスタＹを制御し、複合ブリ
ッジへの入力電流の正弦波化を行っている。
E PROCEEDINGS-B, Vol.138, No.5,SEPTEMBER 1991),"No
velfull bridge semicontrolled switch mode rectifie
r"by S.Maniasに掲載されたものである。ここで、図１
２(a)の制御回路は、電流誤差Δ(t)（＝ｉLp(t)−ｊ
(t))と三角キャリア波とを比較し、交流系統と交直変換
器との連結点電圧ｖi(t)が下記条件の場合、対応するト
ランジスタＸ及びトランジスタＹを制御する。例えば、
上記制御回路は、ｖi(t)≧０のとき、トランジスタＸを
ＯＮとし、トランジスタＹをＯＦＦとし、ｖi(t)＜０の
とき、トランジスタＸをＯＦＦとし、トランジスタＹを
ＯＮとするよう制御信号を出力する。一方、図１２
（b）の制御回路は、電気学会誌(T.IEE Japan, Vol.115
-D, No.2, 1995),”ハーフブリッジ型ＰＷＭコンバータ
のキャパシタ容量の低減”に掲載されたもので、図１２
(a)のキャリア波比較部分で示すヒステリシスコンパレ
ータに置き換わったもので、その他は同じ動作により、
トランジスタＸ及びトランジスタＹを制御し、複合ブリ
ッジへの入力電流の正弦波化を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た図１２(a)及び図１２(b)の制御回路による昇圧整流回
路の制御方式は、いずれも波形ひずみを起こすことが指
摘されており、完全に入力電流に対して正弦波化する制
御を保証するものではない。さらに、平成６年に資源エ
ネルギー庁による高調波ガイドラインの導入に伴い、高
調波が少なく、シンプルで扱いやすいスイッチング型の
整流回路(Switch Mode Rectifier)が必要とされてきて
いる。
た図１２(a)及び図１２(b)の制御回路による昇圧整流回
路の制御方式は、いずれも波形ひずみを起こすことが指
摘されており、完全に入力電流に対して正弦波化する制
御を保証するものではない。さらに、平成６年に資源エ
ネルギー庁による高調波ガイドラインの導入に伴い、高
調波が少なく、シンプルで扱いやすいスイッチング型の
整流回路(Switch Mode Rectifier)が必要とされてきて
いる。
【０００５】そこで、商用交流に対して、上記昇圧整流
回路への入力電流をほぼ力率１とするスイッチングアル
ゴリズムが考案されている（特願平９−１５１１６３４
号公報）。制御方法としては、まず、パルス発生器２か
ら出力された一定の周期的な検出タイミングにより、連
系点における実交流電流ｉLp(t)を検出し、この実交流
電流ｉLp(t)と、正弦波交流電流に対する目標関数とを
比較する。そして、上記実交流電流と上記目標関数との
差である誤差関数を導出し、上記検出タイミングにおい
て得られた目標関数の値，及び誤差関数の値に基づき、
所定制御時間後にパルス幅変換器１により、ゲート信号
を各トランジスタに供給してＯＮ／ＯＦＦ制御を行う。
すなわち、上記制御方法は、上記誤差関数の符号に応じ
て、連系点における実交流電流が目標関数に追従するよ
うに制御を行い、入力電流をほぼ力率１とする制御が行
える。しかしながら、上記制御方法は、上記検出タイミ
ングにおいて、実交流電流を検出するときに、実際に
は、検出される実交流電流値に家電製品や通信機器等の
内部回路からのノイズが重畳され、ノイズフィルタを通
したとしても正確な値が得られずに、却って入力電流に
ひずみを起こさせてしまう欠点がある。
回路への入力電流をほぼ力率１とするスイッチングアル
ゴリズムが考案されている（特願平９−１５１１６３４
号公報）。制御方法としては、まず、パルス発生器２か
ら出力された一定の周期的な検出タイミングにより、連
系点における実交流電流ｉLp(t)を検出し、この実交流
電流ｉLp(t)と、正弦波交流電流に対する目標関数とを
比較する。そして、上記実交流電流と上記目標関数との
差である誤差関数を導出し、上記検出タイミングにおい
て得られた目標関数の値，及び誤差関数の値に基づき、
所定制御時間後にパルス幅変換器１により、ゲート信号
を各トランジスタに供給してＯＮ／ＯＦＦ制御を行う。
すなわち、上記制御方法は、上記誤差関数の符号に応じ
て、連系点における実交流電流が目標関数に追従するよ
うに制御を行い、入力電流をほぼ力率１とする制御が行
える。しかしながら、上記制御方法は、上記検出タイミ
ングにおいて、実交流電流を検出するときに、実際に
は、検出される実交流電流値に家電製品や通信機器等の
内部回路からのノイズが重畳され、ノイズフィルタを通
したとしても正確な値が得られずに、却って入力電流に
ひずみを起こさせてしまう欠点がある。
【０００６】本発明はこのような背景の下になされたも
ので、家電製品や通信機器等の内部回路からのノイズに
よるひずみを入力電流に起こさせず、昇圧整流回路への
入力電流をほぼ力率１とする制御を行うことが可能な高
力率コンバータを提供する事にある。
ので、家電製品や通信機器等の内部回路からのノイズに
よるひずみを入力電流に起こさせず、昇圧整流回路への
入力電流をほぼ力率１とする制御を行うことが可能な高
力率コンバータを提供する事にある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の高力率コンバータは、交流がインダ
クタ（例えば、電流制御インダクタ２）を介して供給さ
れるダイオードブリッジ（第１及び第２の実施形態では
ダイオードＤ1，Ｄ2，Ｄx，Ｄy、第３の実施形態ではダ
イオードＤU，ＤV）と、該ダイオードブリッジにおける
所定のダイオード（第１及び第２の実施形態ではダイオ
ードＤx，Ｄy、第３の実施形態ではダイオードＤU，Ｄ
V）と並列に接続されたスイッチ素子（第１及び第２の
実施形態ではスイッチ素子Ｘ，Ｙ、第３の実施形態では
スイッチ素子Ｕ，Ｖ）と、平滑コンデンサ（第１及び第
２の実施形態ではコンデンサＣd、第３の実施形態では
ＣU，ＣV）とから構成された昇圧整流回路（第１の実施
形態では昇圧整流回路１、第２の実施形態では昇圧整流
回路１Ｂ、第３の実施形態では昇圧整流回路１Ｃ）と、
前記ダイオードブリッジに入力される前記交流の実交流
電流値を測定する第１の測定回路（インダクタ電流検出
器１１）と、前記昇圧整流回路から出力される直流電流
を測定する第２の測定回路（出力電流検出回路８）と、
前記昇圧整流回路から出力される直流電圧を測定する第
３の測定回路（出力電圧検出回路７）と、前記直流電
流，前記直流電圧，及び前記交流の正弦波に同期した基
準正弦波波形に基づいて、該交流の目標電流値を算出す
る目標値演算回路（入力電流指令値決定回路１０）と、
前記目標電流値と前記実交流電流値との差の誤差を求
め、この誤差を所定の積分時間において積分し、この積
分結果として積分値を出力する誤差積分回路（積分回路
１３）と、この積分値に基づいて前記スイッチ素子をオ
ン／オフ制御するスイッチ素子制御回路（制御回路Ｃ）
とを具備することを特徴とする。
め、請求項１記載の高力率コンバータは、交流がインダ
クタ（例えば、電流制御インダクタ２）を介して供給さ
れるダイオードブリッジ（第１及び第２の実施形態では
ダイオードＤ1，Ｄ2，Ｄx，Ｄy、第３の実施形態ではダ
イオードＤU，ＤV）と、該ダイオードブリッジにおける
所定のダイオード（第１及び第２の実施形態ではダイオ
ードＤx，Ｄy、第３の実施形態ではダイオードＤU，Ｄ
V）と並列に接続されたスイッチ素子（第１及び第２の
実施形態ではスイッチ素子Ｘ，Ｙ、第３の実施形態では
スイッチ素子Ｕ，Ｖ）と、平滑コンデンサ（第１及び第
２の実施形態ではコンデンサＣd、第３の実施形態では
ＣU，ＣV）とから構成された昇圧整流回路（第１の実施
形態では昇圧整流回路１、第２の実施形態では昇圧整流
回路１Ｂ、第３の実施形態では昇圧整流回路１Ｃ）と、
前記ダイオードブリッジに入力される前記交流の実交流
電流値を測定する第１の測定回路（インダクタ電流検出
器１１）と、前記昇圧整流回路から出力される直流電流
を測定する第２の測定回路（出力電流検出回路８）と、
前記昇圧整流回路から出力される直流電圧を測定する第
３の測定回路（出力電圧検出回路７）と、前記直流電
流，前記直流電圧，及び前記交流の正弦波に同期した基
準正弦波波形に基づいて、該交流の目標電流値を算出す
る目標値演算回路（入力電流指令値決定回路１０）と、
前記目標電流値と前記実交流電流値との差の誤差を求
め、この誤差を所定の積分時間において積分し、この積
分結果として積分値を出力する誤差積分回路（積分回路
１３）と、この積分値に基づいて前記スイッチ素子をオ
ン／オフ制御するスイッチ素子制御回路（制御回路Ｃ）
とを具備することを特徴とする。
【０００８】請求項２記載の高力率コンバータは、前記
スイッチ素子制御回路が、前記積分時間を経過した時点
において、前記積分値を予め設定されたしきい値と比較
して、前記スイッチ素子をオン／オフ制御し、前記イン
ダクタに電気エネルギーを蓄積または放出して、前記実
交流電流値を前記目標電流値となるよう制御することを
特徴とする。請求項３記載の高力率コンバータは、前記
スイッチ素子制御回路が、前記スイッチ素子のオン／オ
フ制御を行うデータを、前記積分時間の間ラッチするフ
リップフロップを具備することを特徴とする。
スイッチ素子制御回路が、前記積分時間を経過した時点
において、前記積分値を予め設定されたしきい値と比較
して、前記スイッチ素子をオン／オフ制御し、前記イン
ダクタに電気エネルギーを蓄積または放出して、前記実
交流電流値を前記目標電流値となるよう制御することを
特徴とする。請求項３記載の高力率コンバータは、前記
スイッチ素子制御回路が、前記スイッチ素子のオン／オ
フ制御を行うデータを、前記積分時間の間ラッチするフ
リップフロップを具備することを特徴とする。
【０００９】請求項４記載の高力率コンバータは、前記
誤差積分回路が、誤差を所定の係数で除算した値を積分
して、この積分結果を積分値として出力することを特徴
とする。請求項５記載の高力率コンバータは、前記スイ
ッチング制御回路が、前記実交流電流値を前記目標電流
値となる制御において、正弦波における制御の位置が、
正弦波の正の半サイクルであるのか負の半サイクルであ
るのかを判定する極性判定回路を具備することを特徴と
する。
誤差積分回路が、誤差を所定の係数で除算した値を積分
して、この積分結果を積分値として出力することを特徴
とする。請求項５記載の高力率コンバータは、前記スイ
ッチング制御回路が、前記実交流電流値を前記目標電流
値となる制御において、正弦波における制御の位置が、
正弦波の正の半サイクルであるのか負の半サイクルであ
るのかを判定する極性判定回路を具備することを特徴と
する。
【００１０】請求項６記載の高力率コンバータの制御方
法は、ダイオードブリッジと、該ダイオードブリッジに
おける所定のダイオードと並列に接続されたスイッチ素
子と、平滑コンデンサとから構成された昇圧整流回路
に、交流がインダクタを介して供給される第１の過程
と、前記ダイオードブリッジに入力される前記交流の実
交流電流値を測定する第２の過程と、前記昇圧整流回路
から出力される直流電流を測定する第３の過程と、前記
昇圧整流回路から出力される直流電圧を測定する第４の
過程と、前記直流電流，前記直流電圧，及び前記交流の
正弦波に同期した基準正弦波波形に基づいて、該交流の
目標電流値を算出する第５の過程と、前記目標電流値と
前記実交流電流値との差の誤差を求め、この誤差を所定
の積分時間のにおいて積分して積分値を出力する第６の
過程と、前記積分値に基づいて、前記スイッチ素子をオ
ン／オフ制御する第７の過程とを有することを特徴とす
る。
法は、ダイオードブリッジと、該ダイオードブリッジに
おける所定のダイオードと並列に接続されたスイッチ素
子と、平滑コンデンサとから構成された昇圧整流回路
に、交流がインダクタを介して供給される第１の過程
と、前記ダイオードブリッジに入力される前記交流の実
交流電流値を測定する第２の過程と、前記昇圧整流回路
から出力される直流電流を測定する第３の過程と、前記
昇圧整流回路から出力される直流電圧を測定する第４の
過程と、前記直流電流，前記直流電圧，及び前記交流の
正弦波に同期した基準正弦波波形に基づいて、該交流の
目標電流値を算出する第５の過程と、前記目標電流値と
前記実交流電流値との差の誤差を求め、この誤差を所定
の積分時間のにおいて積分して積分値を出力する第６の
過程と、前記積分値に基づいて、前記スイッチ素子をオ
ン／オフ制御する第７の過程とを有することを特徴とす
る。
【００１１】請求項６記載の高力率コンバータの制御方
法は、前記第７の過程が、前記スイッチ素子制御回路に
より、前記積分時間を経過した時点において、前記積分
値を予め設定されたしきい値と比較する過程と、前記ス
イッチ素子をオン／オフ制御し、前記インダクタに電気
エネルギーを蓄積または放出して、前記実交流電流値を
前記目標電流値となるよう制御する過程を有することを
特徴とする。
法は、前記第７の過程が、前記スイッチ素子制御回路に
より、前記積分時間を経過した時点において、前記積分
値を予め設定されたしきい値と比較する過程と、前記ス
イッチ素子をオン／オフ制御し、前記インダクタに電気
エネルギーを蓄積または放出して、前記実交流電流値を
前記目標電流値となるよう制御する過程を有することを
特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。 ＜第１の実施形態＞図１は本発明の第１の実施形態によ
る高力率コンバータの構成を示すブロック図である。こ
の図において、昇圧整流回路１は、電流制御インダクタ
ンスＬpを介して、単相交流電圧源３から単相交流が供
給され、この単相交流を昇圧整流して、出力端子Ａ及び
出力端子Ｂから直流電圧を出力する。交流フィルタ４
は、昇圧整流回路１側からの不用意なノイズを単相交流
電圧源３の系に与えないように設けられている。
施形態について説明する。 ＜第１の実施形態＞図１は本発明の第１の実施形態によ
る高力率コンバータの構成を示すブロック図である。こ
の図において、昇圧整流回路１は、電流制御インダクタ
ンスＬpを介して、単相交流電圧源３から単相交流が供
給され、この単相交流を昇圧整流して、出力端子Ａ及び
出力端子Ｂから直流電圧を出力する。交流フィルタ４
は、昇圧整流回路１側からの不用意なノイズを単相交流
電圧源３の系に与えないように設けられている。
【００１３】昇圧整流回路１は、ダイオードＤ1，ダイ
オードＤ2，ダイオードＤx及びダイオードＤyのダイオ
ードブリッジと、平滑コンデンサＣdから構成されてい
る。ここで、ダイオードＤxとダイオードＤyとには、各
々並列にスイッチ素子Ｘ，スイッチ素子Ｙが接続されて
いる。すなわち、可制御及び非可制御主アームを持つブ
リッジ接続とされている。これらのスイッチ素子Ｘ，Ｙ
は、例えば、トランジスタ等で構成される。また、平滑
コンデンサＣdに代えて、２次電池であっても使用可能
であるが、２次電池の場合には装置外に設置されること
はない。出力電圧検出回路７は、出力電圧検出器５から
の電圧データに基づき、出力端子Ａと出力端子との間の
電圧値ＥDを求める（検出する）。出力電流検出回路８
は、出力電流検出器６からの電流データに基づき、出力
端子Ａと出力端子との間の電流値ＩDを求める（検出す
る）。正弦波出力器９は、単相交流電圧源３から供給さ
れる単相交流に同期した基準正弦波を出力する。
オードＤ2，ダイオードＤx及びダイオードＤyのダイオ
ードブリッジと、平滑コンデンサＣdから構成されてい
る。ここで、ダイオードＤxとダイオードＤyとには、各
々並列にスイッチ素子Ｘ，スイッチ素子Ｙが接続されて
いる。すなわち、可制御及び非可制御主アームを持つブ
リッジ接続とされている。これらのスイッチ素子Ｘ，Ｙ
は、例えば、トランジスタ等で構成される。また、平滑
コンデンサＣdに代えて、２次電池であっても使用可能
であるが、２次電池の場合には装置外に設置されること
はない。出力電圧検出回路７は、出力電圧検出器５から
の電圧データに基づき、出力端子Ａと出力端子との間の
電圧値ＥDを求める（検出する）。出力電流検出回路８
は、出力電流検出器６からの電流データに基づき、出力
端子Ａと出力端子との間の電流値ＩDを求める（検出す
る）。正弦波出力器９は、単相交流電圧源３から供給さ
れる単相交流に同期した基準正弦波を出力する。
【００１４】入力電流指令値決定回路１０は、この基準
正弦波，前記電圧値ＥD及び電流値ＩDに基づき、目標関
数ｊ(t)を生成する。この目標関数ｊ(t)は、力率１また
は遅れあるいは進みの正弦波であり、前記電圧値ＥD及
び電流値ＩD（すなわち、コンバータの出力する電力）
に対応して入力される単相交流の各時刻の電流値の目標
値を示す。ここで、入力電流指令値決定回路１０は、整
流装置の場合、図２に示す構成をしている。この場合、
時刻ｔでの負荷電流（出力電流）をＩD(t)[A]，昇圧整
流回路１の直流電圧の設定値をＶD[V]とする。なお、こ
こで、ＶD≧２(1/2)・ＥAの場合のみを考慮し、すなわ
ち、昇圧整流回路１は昇圧型整流装置である。ＥAは、
単相交流の電圧の実効値である。また、連系点における
実交流電流ｉLp(t)の目標力率角をθ[rad]（π／２≧θ
＞０）とする。ここで言う連系点とは、単相交流系統
と、家電製品や産業機器等との昇圧整流回路が連系され
ている点を示している。
正弦波，前記電圧値ＥD及び電流値ＩDに基づき、目標関
数ｊ(t)を生成する。この目標関数ｊ(t)は、力率１また
は遅れあるいは進みの正弦波であり、前記電圧値ＥD及
び電流値ＩD（すなわち、コンバータの出力する電力）
に対応して入力される単相交流の各時刻の電流値の目標
値を示す。ここで、入力電流指令値決定回路１０は、整
流装置の場合、図２に示す構成をしている。この場合、
時刻ｔでの負荷電流（出力電流）をＩD(t)[A]，昇圧整
流回路１の直流電圧の設定値をＶD[V]とする。なお、こ
こで、ＶD≧２(1/2)・ＥAの場合のみを考慮し、すなわ
ち、昇圧整流回路１は昇圧型整流装置である。ＥAは、
単相交流の電圧の実効値である。また、連系点における
実交流電流ｉLp(t)の目標力率角をθ[rad]（π／２≧θ
＞０）とする。ここで言う連系点とは、単相交流系統
と、家電製品や産業機器等との昇圧整流回路が連系され
ている点を示している。
【００１５】連系点電圧位相検出回路２４は、ＰＬＬ(P
hase Locked Loop)などにより、連系点の電圧位相を検
出する。演算器２８は、この電圧位相及び目標力率角θ
に基づき、２(1/2)sin(ωt-θ)［V］の電圧値を算出す
る。１次遅れ回路２６は、加算器２２により、直流電圧
の設定値ＶDから出力電圧ＥDを差し引いた値「ＶD−Ｅ
D」に基づき、フィードバック項の（ＶD−ＥD）・（Ｋ
／（１＋Ｔ1・Ｓ））を生成する。１次遅れ回路２７
は、直流電圧の設定値ＶD及び負荷電流ＩDが乗算器２３
により乗算された結果の値「ＶD・ＩD」に基づき、フィ
ードフォワード項のＶD・ＩD／ＥA・cos（１＋Ｔ2・
Ｓ）を生成する。そして、連系点電圧位相検出回路２４
は、上述したフィードバック項及びフィードフォワード
項を加算器２５により加算し、この加算結果に演算器２
８において求められた２(1/2)sin(ωt-θ)を、乗算器２
９により乗算することで、この乗算結果として目標関数
ｊ(t)を以下に示す式（１）として求める。
hase Locked Loop)などにより、連系点の電圧位相を検
出する。演算器２８は、この電圧位相及び目標力率角θ
に基づき、２(1/2)sin(ωt-θ)［V］の電圧値を算出す
る。１次遅れ回路２６は、加算器２２により、直流電圧
の設定値ＶDから出力電圧ＥDを差し引いた値「ＶD−Ｅ
D」に基づき、フィードバック項の（ＶD−ＥD）・（Ｋ
／（１＋Ｔ1・Ｓ））を生成する。１次遅れ回路２７
は、直流電圧の設定値ＶD及び負荷電流ＩDが乗算器２３
により乗算された結果の値「ＶD・ＩD」に基づき、フィ
ードフォワード項のＶD・ＩD／ＥA・cos（１＋Ｔ2・
Ｓ）を生成する。そして、連系点電圧位相検出回路２４
は、上述したフィードバック項及びフィードフォワード
項を加算器２５により加算し、この加算結果に演算器２
８において求められた２(1/2)sin(ωt-θ)を、乗算器２
９により乗算することで、この乗算結果として目標関数
ｊ(t)を以下に示す式（１）として求める。
【数１】
【００１６】図１に戻り、インダクタ電流検出器１１
は、電流制御インダクタ２にながれる実交流電流値ｉLp
(t)を検出して出力する。オペアンプ１２は、実交流電
流値ｉLp(t)と目標関数ｊ(t)とを各々電圧に変換し、こ
れらの電圧の差、すなわち誤差値Δ(t)に係数「１／
ｘ」を乗算して、乗算結果の値Δ(t)／ｘを積分回路１
３へ出力する。積分回路１３は、所定の積分時間Ｔs
（＝ｔn+1−ｔn＝ｔn+2−ｔn+1＝…）の間、入力される
値Δ(t)／ｘを積分し、値Δ(t)／ｘを∫Δ(t)／ｘとし
て、コンパレータ１４へ出力する。ここで用いられてい
る係数ｘは、Δ(t)を積分時間Ｔsの間で連続して積分す
ると、論理回路の電源電圧値を越えてしまうので、積分
値がどの積分時間においても同様の値（論理回路の電源
電圧値）となるように各誤差値Δ(t)を除算するために
用いられ、追従誤差ＥCに対して、積分値が適切な電圧
レベルとなるように調整して設定される。
は、電流制御インダクタ２にながれる実交流電流値ｉLp
(t)を検出して出力する。オペアンプ１２は、実交流電
流値ｉLp(t)と目標関数ｊ(t)とを各々電圧に変換し、こ
れらの電圧の差、すなわち誤差値Δ(t)に係数「１／
ｘ」を乗算して、乗算結果の値Δ(t)／ｘを積分回路１
３へ出力する。積分回路１３は、所定の積分時間Ｔs
（＝ｔn+1−ｔn＝ｔn+2−ｔn+1＝…）の間、入力される
値Δ(t)／ｘを積分し、値Δ(t)／ｘを∫Δ(t)／ｘとし
て、コンパレータ１４へ出力する。ここで用いられてい
る係数ｘは、Δ(t)を積分時間Ｔsの間で連続して積分す
ると、論理回路の電源電圧値を越えてしまうので、積分
値がどの積分時間においても同様の値（論理回路の電源
電圧値）となるように各誤差値Δ(t)を除算するために
用いられ、追従誤差ＥCに対して、積分値が適切な電圧
レベルとなるように調整して設定される。
【００１７】コンパレータ１４は、入力される∫Δ(t)
／ｘと、追従誤差ＥCと比較し、この比較結果として、
ＥC＞∫Δ(t)／ｘのとき「Ｈ」レベル、ＥC＜∫Δ(t)／
ｘのとき「Ｌ」レベルを出力する。追従誤差ＥCは、本
発明が昇圧整流回路１へ入力される単相交流の電流値を
目標関数ｊ(t)に対して追従させていくときの基準レベ
ルとして使用するものである。そのため、この追従誤差
ＥCは、目標関数ｊ(t)に対する追従制御の動作におい
て、目標関数ｊ(t)に対する制御において、越えてはい
けない絶対誤差ｊeを超えずに制御する値に予め設定さ
れている。すなわち、制御回路Ｃの各回路による遅延，
スイッチ素子Ｘ及びＹのスイッチング速度や電流制御イ
ンダクタ２の制御遅れ等により、実際に、積分値∫Δ
(t)／ｘと追従誤差ＥCとの比較結果により、コンバータ
１に入力される交流電流の実交流電流の電流値を制御す
るまでに要する時間の分だけ、交流電流の電流値の増減
が行われるため、この増減により絶対誤差ｊeを越えな
い値に調整して設定する必要がある。これにより、本発
明の制御のタイミングチャートである図３に示すよう
に、目標関数ｊ(t)をｊ(t)±ｊeの範囲で制御すること
が可能となる。
／ｘと、追従誤差ＥCと比較し、この比較結果として、
ＥC＞∫Δ(t)／ｘのとき「Ｈ」レベル、ＥC＜∫Δ(t)／
ｘのとき「Ｌ」レベルを出力する。追従誤差ＥCは、本
発明が昇圧整流回路１へ入力される単相交流の電流値を
目標関数ｊ(t)に対して追従させていくときの基準レベ
ルとして使用するものである。そのため、この追従誤差
ＥCは、目標関数ｊ(t)に対する追従制御の動作におい
て、目標関数ｊ(t)に対する制御において、越えてはい
けない絶対誤差ｊeを超えずに制御する値に予め設定さ
れている。すなわち、制御回路Ｃの各回路による遅延，
スイッチ素子Ｘ及びＹのスイッチング速度や電流制御イ
ンダクタ２の制御遅れ等により、実際に、積分値∫Δ
(t)／ｘと追従誤差ＥCとの比較結果により、コンバータ
１に入力される交流電流の実交流電流の電流値を制御す
るまでに要する時間の分だけ、交流電流の電流値の増減
が行われるため、この増減により絶対誤差ｊeを越えな
い値に調整して設定する必要がある。これにより、本発
明の制御のタイミングチャートである図３に示すよう
に、目標関数ｊ(t)をｊ(t)±ｊeの範囲で制御すること
が可能となる。
【００１８】上記比較結果は、フリップフロップ１５の
データ入力端子Ｄへ出力されるとともに、インバータ１
７により反転されて、反転されたレベルとしてフリップ
フロップ１６のデータ入力端子Ｄへ供給される。また、
フリップフロップ１５及びフリップフロップ１６のクロ
ック端子ＣＫに、ラッチクロック発信回路１８から、一
定周期Ｔs毎に出力される、所定の幅のラッチクロック
ＣＬＫが入力されており、フリップフロップ１５及びフ
リップフロップ１６は、ラッチクロックＣＬＫの立ち上
がりエッジにおいて、入力端子Ｄに入力されているデー
タをラッチする。また、フリップフロップ１５のリセッ
ト端子ＣＬＲに、コンパレータ１９からリセット信号Ｒ
ＥＳが入力され、リセット信号ＲＥＳが「Ｌ」レベルの
場合、フリップフロップ１５はラッチされているデータ
をリセットし、「Ｌ」レベルを出力する。一方、フリッ
プフロップ１６のリセット端子ＣＬＲに、コンパレータ
１９からリセット信号ＲＥＳが、インバータ２０により
反転された後入力され、リセット信号ＲＥＳが「Ｈ」レ
ベルの場合、フリップフロップ１５はラッチされている
データをリセットし、「Ｌ」レベルを出力する。
データ入力端子Ｄへ出力されるとともに、インバータ１
７により反転されて、反転されたレベルとしてフリップ
フロップ１６のデータ入力端子Ｄへ供給される。また、
フリップフロップ１５及びフリップフロップ１６のクロ
ック端子ＣＫに、ラッチクロック発信回路１８から、一
定周期Ｔs毎に出力される、所定の幅のラッチクロック
ＣＬＫが入力されており、フリップフロップ１５及びフ
リップフロップ１６は、ラッチクロックＣＬＫの立ち上
がりエッジにおいて、入力端子Ｄに入力されているデー
タをラッチする。また、フリップフロップ１５のリセッ
ト端子ＣＬＲに、コンパレータ１９からリセット信号Ｒ
ＥＳが入力され、リセット信号ＲＥＳが「Ｌ」レベルの
場合、フリップフロップ１５はラッチされているデータ
をリセットし、「Ｌ」レベルを出力する。一方、フリッ
プフロップ１６のリセット端子ＣＬＲに、コンパレータ
１９からリセット信号ＲＥＳが、インバータ２０により
反転された後入力され、リセット信号ＲＥＳが「Ｈ」レ
ベルの場合、フリップフロップ１５はラッチされている
データをリセットし、「Ｌ」レベルを出力する。
【００１９】コンパレータ１９は、基準正弦波の電圧レ
ベルと接地電位（０Ｖ）とを比較し、基準正弦波が正の
半サイクルの場合、リセット信号ＲＥＳを「Ｈ」レベル
で出力し、基準正弦波が負の半サイクルの場合、リセッ
ト信号ＲＥＳを「Ｌ」レベルで出力する。すなわち、基
準正弦波が正のサイクルの場合、フリップフロップ１５
が利用可能状態となり、基準正弦波が負のサイクルの場
合、フリップフロップ１６が利用可能状態となる。遅延
回路２１は、ラッチクロックＣＬＫを時間Ｔｄ遅延させ
て、積分回路１３へ出力し、積分回路１３はこの遅延さ
れたラッチクロックＣＬＫのパルスにより、積分してき
た積分値をリセットする。
ベルと接地電位（０Ｖ）とを比較し、基準正弦波が正の
半サイクルの場合、リセット信号ＲＥＳを「Ｈ」レベル
で出力し、基準正弦波が負の半サイクルの場合、リセッ
ト信号ＲＥＳを「Ｌ」レベルで出力する。すなわち、基
準正弦波が正のサイクルの場合、フリップフロップ１５
が利用可能状態となり、基準正弦波が負のサイクルの場
合、フリップフロップ１６が利用可能状態となる。遅延
回路２１は、ラッチクロックＣＬＫを時間Ｔｄ遅延させ
て、積分回路１３へ出力し、積分回路１３はこの遅延さ
れたラッチクロックＣＬＫのパルスにより、積分してき
た積分値をリセットする。
【００２０】次に、図１，２，３，４及び５を参照し、
第１の実施形態の動作例を説明する。以下の図３のタイ
ミングチャートによる動作例の説明は、例えば、図１の
回路が定常状態において動作していると仮定し、また、
単相交流の正の半サイクルの部分について説明する。こ
のとき、リセット信号ＲＥＳは、正の半サイクルのた
め、「Ｈ」レベルで出力されている。このとき、目標関
数ｊ(t)に対して追従する基準値の関数は、ｊ(t)＋ＥC
である。また、フリップフロップ１５の出力する制御信
号Ｓxが「Ｈ」レベルのため、スイッチ素子Ｘはオン状
態であり、図４に示すの経路において、電流が流れて
おり、電流制御インダクタ２に電気エネルギーが蓄積さ
れる状態となっており、実交流電流ｉLp(t)が増加して
いる。このとき、フリップフロップ１６の出力する制御
信号Ｓｙが「Ｌ」レベルのため、スイッチ素子Ｙはオフ
状態である。
第１の実施形態の動作例を説明する。以下の図３のタイ
ミングチャートによる動作例の説明は、例えば、図１の
回路が定常状態において動作していると仮定し、また、
単相交流の正の半サイクルの部分について説明する。こ
のとき、リセット信号ＲＥＳは、正の半サイクルのた
め、「Ｈ」レベルで出力されている。このとき、目標関
数ｊ(t)に対して追従する基準値の関数は、ｊ(t)＋ＥC
である。また、フリップフロップ１５の出力する制御信
号Ｓxが「Ｈ」レベルのため、スイッチ素子Ｘはオン状
態であり、図４に示すの経路において、電流が流れて
おり、電流制御インダクタ２に電気エネルギーが蓄積さ
れる状態となっており、実交流電流ｉLp(t)が増加して
いる。このとき、フリップフロップ１６の出力する制御
信号Ｓｙが「Ｌ」レベルのため、スイッチ素子Ｙはオフ
状態である。
【００２１】時刻ｔnにおいて、コンパレータ１４は、
積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比
較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レベルを
出力している。このとき、ラッチクロック発信回路１８
がラッチクロックＣＬＫを「Ｈ」レベルとするため、フ
リップフロップ１５は「Ｌ」レベルのデータをラッチ
し、出力端子Ｑから「Ｌ」レベルの制御信号Ｓxを出力
する。これによりスイッチ素子Ｘは、オン状態からオフ
状態に遷移する。これにより、電流制御インダクタ２
は、の経路を通り、蓄積した電気エネルギーをダイオ
ードＤ1を介して出力端子Ａ側へ供給する。そして、実
交流電流ｉLp(t)は、徐々に減少し、目標関数ｊ(t)に対
して近づいていく。次に、時刻ｔn＋Ｔdにおいて、積分
回路１３に遅延されたラッチクロック信号ＣＬＫの
「Ｈ」レベルのパルスが入力され、積分値としての∫Δ
(t)／ｘが「０」にリセットされる。
積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比
較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レベルを
出力している。このとき、ラッチクロック発信回路１８
がラッチクロックＣＬＫを「Ｈ」レベルとするため、フ
リップフロップ１５は「Ｌ」レベルのデータをラッチ
し、出力端子Ｑから「Ｌ」レベルの制御信号Ｓxを出力
する。これによりスイッチ素子Ｘは、オン状態からオフ
状態に遷移する。これにより、電流制御インダクタ２
は、の経路を通り、蓄積した電気エネルギーをダイオ
ードＤ1を介して出力端子Ａ側へ供給する。そして、実
交流電流ｉLp(t)は、徐々に減少し、目標関数ｊ(t)に対
して近づいていく。次に、時刻ｔn＋Ｔdにおいて、積分
回路１３に遅延されたラッチクロック信号ＣＬＫの
「Ｈ」レベルのパルスが入力され、積分値としての∫Δ
(t)／ｘが「０」にリセットされる。
【００２２】次に、時刻ｔn+1において、コンパレータ
１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差Ｅ
Cとを比較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レ
ベルを出力している。このため、制御信号Ｓxが「Ｌ」
レベルから変化しないため、スイッチ素子Ｘがオフ状態
のままであり、電流制御インダクタ２は、の経路を通
り、蓄積した電気エネルギーをダイオードＤ1を介して
出力端子Ａ側へ供給しており、実交流電流ｉLp(t)は、
さらに、目標関数ｊ(t)に近づいていく。そして、時刻
ｔn+1＋Ｔdにおいて、積分回路１３に遅延されたラッチ
クロック信号ＣＬＫの「Ｈ」レベルのパルスが入力さ
れ、積分値としての∫Δ(t)／ｘが「０」にリセットさ
れる。
１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差Ｅ
Cとを比較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レ
ベルを出力している。このため、制御信号Ｓxが「Ｌ」
レベルから変化しないため、スイッチ素子Ｘがオフ状態
のままであり、電流制御インダクタ２は、の経路を通
り、蓄積した電気エネルギーをダイオードＤ1を介して
出力端子Ａ側へ供給しており、実交流電流ｉLp(t)は、
さらに、目標関数ｊ(t)に近づいていく。そして、時刻
ｔn+1＋Ｔdにおいて、積分回路１３に遅延されたラッチ
クロック信号ＣＬＫの「Ｈ」レベルのパルスが入力さ
れ、積分値としての∫Δ(t)／ｘが「０」にリセットさ
れる。
【００２３】次に、時刻ｔn+2において、コンパレータ
１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差Ｅ
Cとを比較し、ＥCの方が大きいため、「Ｈ」レベルを出
力している。このとき、ラッチクロック発信回路１８が
ラッチクロックＣＬＫを「Ｈ」レベルとするため、フリ
ップフロップ１５は「Ｈ」レベルのデータをラッチし、
出力端子Ｑから「Ｈ」レベルの制御信号Ｓxを出力す
る。これによりスイッチ素子Ｘは、オフ状態からオン状
態に遷移する。これにより、電流制御インダクタ２は、
の経路を通り、電流制御インダクタ２へ電気エネルギ
ーを蓄積し始める。そして、電流制御インダクタ２に電
気エネルギーを蓄積させるために、実交流電流ｉLp(t)
は、徐々に増加し、目標関数ｊ(t)から離れていく。次
に、時刻ｔn+2＋Ｔdにおいて、積分回路１３に遅延され
たラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが
入力され、積分値としての∫Δ(t)／ｘが「０」にリセ
ットされる。以上説明した処理が、ラッチクロックＣＬ
Ｋの出力タイミングに応じて、順次繰り返される。
１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差Ｅ
Cとを比較し、ＥCの方が大きいため、「Ｈ」レベルを出
力している。このとき、ラッチクロック発信回路１８が
ラッチクロックＣＬＫを「Ｈ」レベルとするため、フリ
ップフロップ１５は「Ｈ」レベルのデータをラッチし、
出力端子Ｑから「Ｈ」レベルの制御信号Ｓxを出力す
る。これによりスイッチ素子Ｘは、オフ状態からオン状
態に遷移する。これにより、電流制御インダクタ２は、
の経路を通り、電流制御インダクタ２へ電気エネルギ
ーを蓄積し始める。そして、電流制御インダクタ２に電
気エネルギーを蓄積させるために、実交流電流ｉLp(t)
は、徐々に増加し、目標関数ｊ(t)から離れていく。次
に、時刻ｔn+2＋Ｔdにおいて、積分回路１３に遅延され
たラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが
入力され、積分値としての∫Δ(t)／ｘが「０」にリセ
ットされる。以上説明した処理が、ラッチクロックＣＬ
Ｋの出力タイミングに応じて、順次繰り返される。
【００２４】また、交流波形が負の半サイクルになる
と、入力電流指令値決定回路１０には、正弦波出力器９
から負の半サイクルの基準正弦波が入力されるため、負
の半サイクルに対応した目標関数ｊ(t)が生成され、オ
ペアンプ１２へ出力される。このとき、目標関数ｊ(t)
に対して追従する基準値の関数は、ｊ(t)−ＥCである。
他の動作は、フリップフロップ１５が制御信号Ｓxをス
イッチ素子Ｘへ出力する代わりに、フリップフロップ１
６が制御信号Ｓyをスイッチ素子Ｙへ出力することとな
り、制御の基準値以外全く同様の処理が行われる。ま
た、負の半サイクルの場合、リセット信号ＲＥＳが
「Ｌ」レベルであり、フリップフロップ１５の出力する
制御信号Ｓxが「Ｌ」レベルのため、スイッチ素子Ｘは
オフ状態である。
と、入力電流指令値決定回路１０には、正弦波出力器９
から負の半サイクルの基準正弦波が入力されるため、負
の半サイクルに対応した目標関数ｊ(t)が生成され、オ
ペアンプ１２へ出力される。このとき、目標関数ｊ(t)
に対して追従する基準値の関数は、ｊ(t)−ＥCである。
他の動作は、フリップフロップ１５が制御信号Ｓxをス
イッチ素子Ｘへ出力する代わりに、フリップフロップ１
６が制御信号Ｓyをスイッチ素子Ｙへ出力することとな
り、制御の基準値以外全く同様の処理が行われる。ま
た、負の半サイクルの場合、リセット信号ＲＥＳが
「Ｌ」レベルであり、フリップフロップ１５の出力する
制御信号Ｓxが「Ｌ」レベルのため、スイッチ素子Ｘは
オフ状態である。
【００２５】ここで、ＥCが∫Δ(t)／ｘより小さいと
き、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子
Ｙがオン状態とされ、電流制御インダクタ２に電気エネ
ルギーが蓄積されることにより、の経路を電流が流
れ、これにより、徐々に入力される交流電流が増加す
る。一方、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓ
yが「Ｌ」レベルとなり、スイッチ素子Ｙがオフ状態と
され、電流制御インダクタ２から電気エネルギーが放出
されることにより、の経路を電流が流れ、これによ
り、徐々に入力される交流電流が減少する。
き、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子
Ｙがオン状態とされ、電流制御インダクタ２に電気エネ
ルギーが蓄積されることにより、の経路を電流が流
れ、これにより、徐々に入力される交流電流が増加す
る。一方、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓ
yが「Ｌ」レベルとなり、スイッチ素子Ｙがオフ状態と
され、電流制御インダクタ２から電気エネルギーが放出
されることにより、の経路を電流が流れ、これによ
り、徐々に入力される交流電流が減少する。
【００２６】上述した第１の実施形態のコンバータは、
ラッチクロック発信回路１８からのラッチクロックＣＬ
Ｋの一定の周期的な出力タイミングにより、連系点にお
ける実交流電流ｉLp(t)を検出し、この実交流電流ｉLp
(t)と、正弦波交流電流に対する目標関数ｊ(t)とを比較
し、これらの誤差値Δ(t)を導出し、この値を積分時間
Ｔsの間で積分し、この積分値∫Δ(t)／ｘと追従誤差Ｅ
Cとの比較結果により、各スイッチ素子をオン／オフ制
御し、電流制御インダクタ２に電気エネルギーの充放電
を行うことで、入力される交流電流の制御を行うため、
連系点における実交流電流ｉLp(t)が目標関数ｊ(t)に対
して、ｊ(t)±ｊeの範囲内で制御を行うことができ、入
力電流をほぼ力率１とする制御が行える。さらに、上記
コンバータは、積分期間Ｔsの間に、実交流電流値ｉLp
(t)に対して、家電製品や通信機器等の内部回路からの
ノイズが配線にのり、測定された実交流電流ｉLp(t)の
数値にこのノイズ重畳されても、積分期間Ｔsの間に互
いにノイズ同士がキャンセルして、評価値として正確な
積分値（連系点における実際の測定値としての実交流電
流ｉLp(t)を積分した値）が得られ、ノイズフィルタを
使用しなくとも、入力される交流電流の波形をひずませ
ずに目標関数ｊ(t)に対して追従させて制御することが
可能である。すなわち、本発明によれば、上述した第１
の実施形態によるコンバータは、抵抗負荷に対する電流
供給と同様に、交流側を所定の正弦波に保ちつつ、直流
出力を一定値に制御することが可能である。
ラッチクロック発信回路１８からのラッチクロックＣＬ
Ｋの一定の周期的な出力タイミングにより、連系点にお
ける実交流電流ｉLp(t)を検出し、この実交流電流ｉLp
(t)と、正弦波交流電流に対する目標関数ｊ(t)とを比較
し、これらの誤差値Δ(t)を導出し、この値を積分時間
Ｔsの間で積分し、この積分値∫Δ(t)／ｘと追従誤差Ｅ
Cとの比較結果により、各スイッチ素子をオン／オフ制
御し、電流制御インダクタ２に電気エネルギーの充放電
を行うことで、入力される交流電流の制御を行うため、
連系点における実交流電流ｉLp(t)が目標関数ｊ(t)に対
して、ｊ(t)±ｊeの範囲内で制御を行うことができ、入
力電流をほぼ力率１とする制御が行える。さらに、上記
コンバータは、積分期間Ｔsの間に、実交流電流値ｉLp
(t)に対して、家電製品や通信機器等の内部回路からの
ノイズが配線にのり、測定された実交流電流ｉLp(t)の
数値にこのノイズ重畳されても、積分期間Ｔsの間に互
いにノイズ同士がキャンセルして、評価値として正確な
積分値（連系点における実際の測定値としての実交流電
流ｉLp(t)を積分した値）が得られ、ノイズフィルタを
使用しなくとも、入力される交流電流の波形をひずませ
ずに目標関数ｊ(t)に対して追従させて制御することが
可能である。すなわち、本発明によれば、上述した第１
の実施形態によるコンバータは、抵抗負荷に対する電流
供給と同様に、交流側を所定の正弦波に保ちつつ、直流
出力を一定値に制御することが可能である。
【００２７】＜第２の実施形態＞第２の実施形態のコン
バータの第１のコンバータと異なる部分は、昇圧整流回
路１Ｂの構成が昇圧整流回路１の構成と異なる点であ
る。図６に示すように、昇圧整流回路１Ｂは、第１の実
施形態の昇圧整流回路１と同様に、ダイオードＤ1，ダ
イオードＤ2，ダイオードＤx及びダイオードＤyのダイ
オードブリッジと、平滑コンデンサＣdから構成されて
いる。ここで、ダイオードＤxとダイオードＤyとにも、
同様に、各々並列にスイッチ素子Ｘ，Ｙが接続されてい
る。すなわち、可制御及び非可制御主アームを持つブリ
ッジ接続とされている。これらのスイッチ素子Ｘ，Ｙ
は、例えば、トランジスタ等で構成される。しかしなが
ら、昇圧整流回路１Ｂは、昇圧整流回路１に対して、ダ
イオードＤ1の位置と、ダイオードＤyの位置とが入れ替
わった構成となっている。また、平滑コンデンサＣdに
代えて、２次電池であっても使用可能であるが、２次電
池の場合には装置外に設置されることはない。
バータの第１のコンバータと異なる部分は、昇圧整流回
路１Ｂの構成が昇圧整流回路１の構成と異なる点であ
る。図６に示すように、昇圧整流回路１Ｂは、第１の実
施形態の昇圧整流回路１と同様に、ダイオードＤ1，ダ
イオードＤ2，ダイオードＤx及びダイオードＤyのダイ
オードブリッジと、平滑コンデンサＣdから構成されて
いる。ここで、ダイオードＤxとダイオードＤyとにも、
同様に、各々並列にスイッチ素子Ｘ，Ｙが接続されてい
る。すなわち、可制御及び非可制御主アームを持つブリ
ッジ接続とされている。これらのスイッチ素子Ｘ，Ｙ
は、例えば、トランジスタ等で構成される。しかしなが
ら、昇圧整流回路１Ｂは、昇圧整流回路１に対して、ダ
イオードＤ1の位置と、ダイオードＤyの位置とが入れ替
わった構成となっている。また、平滑コンデンサＣdに
代えて、２次電池であっても使用可能であるが、２次電
池の場合には装置外に設置されることはない。
【００２８】図７及び図８に示す第２の実施形態の動作
としても、第１の実施形態と全く同様であり、異なる点
は、ダイオードＤ1の位置と、ダイオードＤyの位置とが
入れ替わった構成のため、電流制御インダクタ２の電気
エネルギーの蓄積／放出する電流経路が以下のように変
更されたのみである。まず、図７に示す正の半サイクル
において、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓ
xが「Ｈ」レベルとなり、スイッチ素子Ｘがオン状態と
され、電流制御インダクタ２に電気エネルギーが蓄積さ
れることにより、の経路を電流が流れ、これにより、
徐々に入力される交流電流が増加する。一方、ＥCが∫
Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」レベル
となり、スイッチ素子Ｘがオフ状態とされ、電流制御イ
ンダクタ２から電気エネルギーが放出されることによ
り、の経路を電流が流れ、これにより、徐々に入力さ
れる交流電流が減少する。
としても、第１の実施形態と全く同様であり、異なる点
は、ダイオードＤ1の位置と、ダイオードＤyの位置とが
入れ替わった構成のため、電流制御インダクタ２の電気
エネルギーの蓄積／放出する電流経路が以下のように変
更されたのみである。まず、図７に示す正の半サイクル
において、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓ
xが「Ｈ」レベルとなり、スイッチ素子Ｘがオン状態と
され、電流制御インダクタ２に電気エネルギーが蓄積さ
れることにより、の経路を電流が流れ、これにより、
徐々に入力される交流電流が増加する。一方、ＥCが∫
Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」レベル
となり、スイッチ素子Ｘがオフ状態とされ、電流制御イ
ンダクタ２から電気エネルギーが放出されることによ
り、の経路を電流が流れ、これにより、徐々に入力さ
れる交流電流が減少する。
【００２９】また、図８に示す負の半サイクルにおい
て、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが
「Ｈ」レベルとなり、スイッチ素子Ｙがオン状態とさ
れ、電流制御インダクタ２に電気エネルギーが蓄積され
ることにより、の経路を電流が流れ、これにより、徐
々に入力される交流電流が増加する。一方、ＥCが∫Δ
(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルと
なり、スイッチ素子Ｙがオフ状態とされ、電流制御イン
ダクタ２から電気エネルギーが放出されることにより、
の経路を電流が流れ、これにより、徐々に入力される
交流電流が減少する。上述した、第２の実施形態による
コンバータの効果も、第１の実施形態のコンバータの効
果と同様である。
て、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが
「Ｈ」レベルとなり、スイッチ素子Ｙがオン状態とさ
れ、電流制御インダクタ２に電気エネルギーが蓄積され
ることにより、の経路を電流が流れ、これにより、徐
々に入力される交流電流が増加する。一方、ＥCが∫Δ
(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルと
なり、スイッチ素子Ｙがオフ状態とされ、電流制御イン
ダクタ２から電気エネルギーが放出されることにより、
の経路を電流が流れ、これにより、徐々に入力される
交流電流が減少する。上述した、第２の実施形態による
コンバータの効果も、第１の実施形態のコンバータの効
果と同様である。
【００３０】＜第３の実施形態＞第３の実施形態のコン
バータの第１のコンバータと異なる部分は、第２の実施
形態と同様に、昇圧整流回路１Ｃの構成が昇圧整流回路
１の構成と異なり、正弦波入出力単相倍電圧交直変換回
路として構成されている点である。図９に示すように、
昇圧整流回路１Ｃは、直列に接続されたダイオードＤU
及びダイオードＤVの各々に、並列にスイッチ素子Ｕ，
スイッチ素子Ｖが接続されている。また、昇圧整流回路
１Ｃにおいて、直列に接続された平滑コンデンサＣU及
び平滑コンデンサＣVが、上記直列に接続されたダイオ
ードＤU及びダイオードＤVと、並列に接続されている。
また、平滑コンデンサＣU，平滑コンデンサＣd各々に代
えて、２次電池であっても使用可能であるが、２次電池
の場合には装置外に設置されることはない。
バータの第１のコンバータと異なる部分は、第２の実施
形態と同様に、昇圧整流回路１Ｃの構成が昇圧整流回路
１の構成と異なり、正弦波入出力単相倍電圧交直変換回
路として構成されている点である。図９に示すように、
昇圧整流回路１Ｃは、直列に接続されたダイオードＤU
及びダイオードＤVの各々に、並列にスイッチ素子Ｕ，
スイッチ素子Ｖが接続されている。また、昇圧整流回路
１Ｃにおいて、直列に接続された平滑コンデンサＣU及
び平滑コンデンサＣVが、上記直列に接続されたダイオ
ードＤU及びダイオードＤVと、並列に接続されている。
また、平滑コンデンサＣU，平滑コンデンサＣd各々に代
えて、２次電池であっても使用可能であるが、２次電池
の場合には装置外に設置されることはない。
【００３１】図１０及び図１１に示す第３の実施形態の
動作としても、第１及び第２の実施形態と全く同様であ
り、異なる点は、単相交流を入力して倍電圧として出力
するため、平滑コンデンサＣU及び平滑コンデンサCVが
直列に接続された構成のため、電流制御インダクタ２の
電気エネルギーの蓄積／放出する電流経路が以下のよう
に変更されたのみである。まず、図１０に示す正の半サ
イクルにおいて、ＥCが∫Δ(t)／ｘより大いとき、制御
信号Ｓxが「Ｈ」レベルとなり、スイッチ素子Ｖがオン
状態とされ、電流制御インダクタ２に電気エネルギーが
蓄積されることにより、Ｏの経路を電流が流れ、これに
より、徐々に入力される交流電流が増加する。一方、Ｅ
Cが∫Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」
レベルとなり、スイッチ素子Ｖがオフ状態とされ、電流
制御インダクタ２から電気エネルギーが放出されること
により、Ｐの経路を電流が流れ、これにより、徐々に入
力される交流電流が減少する。
動作としても、第１及び第２の実施形態と全く同様であ
り、異なる点は、単相交流を入力して倍電圧として出力
するため、平滑コンデンサＣU及び平滑コンデンサCVが
直列に接続された構成のため、電流制御インダクタ２の
電気エネルギーの蓄積／放出する電流経路が以下のよう
に変更されたのみである。まず、図１０に示す正の半サ
イクルにおいて、ＥCが∫Δ(t)／ｘより大いとき、制御
信号Ｓxが「Ｈ」レベルとなり、スイッチ素子Ｖがオン
状態とされ、電流制御インダクタ２に電気エネルギーが
蓄積されることにより、Ｏの経路を電流が流れ、これに
より、徐々に入力される交流電流が増加する。一方、Ｅ
Cが∫Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」
レベルとなり、スイッチ素子Ｖがオフ状態とされ、電流
制御インダクタ２から電気エネルギーが放出されること
により、Ｐの経路を電流が流れ、これにより、徐々に入
力される交流電流が減少する。
【００３２】また、図１１に示す負の半サイクルにおい
て、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが
「Ｈ」レベルとなり、スイッチ素子Ｕがオン状態とさ
れ、電流制御インダクタ２に電気エネルギーが蓄積され
ることにより、Ｑの経路を電流が流れ、これにより、徐
々に入力される交流電流が増加する。一方、ＥCが∫Δ
(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルと
なり、スイッチ素子Ｕがオフ状態とされ、電流制御イン
ダクタ２から電気エネルギーが放出されることにより、
Ｒの経路を電流が流れ、これにより、徐々に入力される
交流電流が減少する。上述した、第３の実施形態による
コンバータの効果も、第１及び第２の実施形態のコンバ
ータの効果と同様である。なお、上述してきた説明にお
ける電流制御インダクタとしては、トランスの漏れイン
ダクタンスや配線のインダクタンスなどの寄生インダク
タンスを利用することもできる。
て、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが
「Ｈ」レベルとなり、スイッチ素子Ｕがオン状態とさ
れ、電流制御インダクタ２に電気エネルギーが蓄積され
ることにより、Ｑの経路を電流が流れ、これにより、徐
々に入力される交流電流が増加する。一方、ＥCが∫Δ
(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルと
なり、スイッチ素子Ｕがオフ状態とされ、電流制御イン
ダクタ２から電気エネルギーが放出されることにより、
Ｒの経路を電流が流れ、これにより、徐々に入力される
交流電流が減少する。上述した、第３の実施形態による
コンバータの効果も、第１及び第２の実施形態のコンバ
ータの効果と同様である。なお、上述してきた説明にお
ける電流制御インダクタとしては、トランスの漏れイン
ダクタンスや配線のインダクタンスなどの寄生インダク
タンスを利用することもできる。
【００３３】
【発明の効果】本願発明によれば、一定周期毎に、この
周期における交流電流値と目標電流値との差である誤差
を積分器により積分して、この積分値が予め設定された
しきい値を越えるか否かにより、昇圧整流回路のスイッ
チ素子をオン／オフ制御して、インダクタに電気エネル
ギーを蓄積・放出することにより、連系点から入力され
る交流電流を上記目標電流値とする制御を行うため、ノ
イズフィルタを使用しなくとも、入力される交流電流の
波形をひずませずに目標電流値（目標関数ｊ(t)）に対
して追従させて制御することが可能である。すなわち、
本発明によれば、上述した第１〜第３の実施形態による
コンバータは、抵抗負荷に対する電流供給と同様に、交
流側を所定の正弦波に保ちつつ、直流出力を一定値に制
御することが可能である。
周期における交流電流値と目標電流値との差である誤差
を積分器により積分して、この積分値が予め設定された
しきい値を越えるか否かにより、昇圧整流回路のスイッ
チ素子をオン／オフ制御して、インダクタに電気エネル
ギーを蓄積・放出することにより、連系点から入力され
る交流電流を上記目標電流値とする制御を行うため、ノ
イズフィルタを使用しなくとも、入力される交流電流の
波形をひずませずに目標電流値（目標関数ｊ(t)）に対
して追従させて制御することが可能である。すなわち、
本発明によれば、上述した第１〜第３の実施形態による
コンバータは、抵抗負荷に対する電流供給と同様に、交
流側を所定の正弦波に保ちつつ、直流出力を一定値に制
御することが可能である。
【図１】 本発明の第１の実施形態によるコンバータの
構成を示すブロック図である。
構成を示すブロック図である。
【図２】 図１における入力電流指令値決定回路１０の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】 本発明の第１の実施形態及び第２の実施形態
の動作例を示すタイミングチャートである。
の動作例を示すタイミングチャートである。
【図４】 第１の実施形態のコンバータにおいて、正の
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
【図５】 第１の実施形態のコンバータにおいて、負の
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
【図６】 本発明の第２の実施形態によるコンバータの
構成を示すブロック図である。
構成を示すブロック図である。
【図７】 第２の実施形態のコンバータにおいて、正の
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
【図８】 第２の実施形態のコンバータにおいて、負の
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
半サイクルにおける、電流制御インダクタ２の電気エネ
ルギーの蓄積／放出する電流経路を示す概念図である。
【図９】 本発明の第３の実施形態によるコンバータの
構成を示すブロック図である。
構成を示すブロック図である。
【図１０】 第３の実施形態のコンバータにおいて、正
の半サイクルにおける、電流制御インダクタ２の電気エ
ネルギーの蓄積／放出する電流経路を示す概念図であ
る。
の半サイクルにおける、電流制御インダクタ２の電気エ
ネルギーの蓄積／放出する電流経路を示す概念図であ
る。
【図１１】 第３の実施形態のコンバータにおいて、負
の半サイクルにおける、電流制御インダクタ２の電気エ
ネルギーの蓄積／放出する電流経路を示す概念図であ
る。
の半サイクルにおける、電流制御インダクタ２の電気エ
ネルギーの蓄積／放出する電流経路を示す概念図であ
る。
【図１２】 従来例によるコンバータにおけるスイッチ
素子の制御回路を示すブロック図である。
素子の制御回路を示すブロック図である。
１，１Ｂ，１Ｃ 昇圧整流回路 ２ 電流制御インダクタ ３ 単相交流電圧源 ４ 交流フィルタ ５ 出力電圧検出器 ６ 出力電流検出器 ７ 出力電圧検出回路 ８ 出力電流検出回路 ９ 正弦波出力器 １０ 入力電流指令値決定回路 １１ インダクタ電流検出器 １２ オペアンプ １３ 積分回路 １４，１９ コンパレータ １５，１６ フリップフロップ １７，２０ インバータ １８ ラッチクロック発信回路 ２１ 遅延回路 ２２，２５ 加算器 ２３，２９ 乗算器 ２４ 連系点（受電源）電圧位相検出回路 ２６，２７ 一次遅れ回路 ２８ 演算器 Ｃｄ，ＣU，ＣV 平滑コンデンサ Ｄ1，Ｄ2，Ｄx，Ｄy，ＤU，ＤV ダイオード Ｘ，Ｙ，Ｕ，Ｖ スイッチ素子
フロントページの続き (72)発明者 斉藤 亮治 東京都豊島区高田１丁目18番１号 オリジ ン電気株式会社内 (72)発明者 大島 正明 神奈川県横浜市鶴見区江ヶ崎町４番１号 東京電力株式会社電力技術研究所内 Ｆターム(参考） 5H006 AA02 CA00 CA02 CA07 CA12 CA13 CB02 CB08 CC02 DA02 DC02
Claims (7)
- 【請求項１】 交流がインダクタを介して供給されるダ
イオードブリッジと、該ダイオードブリッジにおける所
定のダイオードと並列に接続されたスイッチ素子と、平
滑コンデンサとから構成された昇圧整流回路と、 前記ダイオードブリッジに入力される前記交流の実交流
電流値を測定する第１の測定回路と、 前記昇圧整流回路から出力される直流電流を測定する第
２の測定回路と、 前記昇圧整流回路から出力される直流電圧を測定する第
３の測定回路と、 前記直流電流，前記直流電圧，及び前記交流の正弦波に
同期した基準正弦波波形に基づいて、該交流の目標電流
値を算出する目標値演算回路と、 前記目標電流値と前記実交流電流値との誤差を求め、こ
の誤差を所定の積分時間において積分し、この積分結果
として積分値を出力する誤差積分回路と、 この積分値に基づいて前記スイッチ素子をオン／オフ制
御するスイッチ素子制御回路とを具備することを特徴と
する高力率コンバータ。 - 【請求項２】 前記スイッチング制御回路が、前記積分
時間を経過した時点において、前記積分値を予め設定さ
れたしきい値と比較して、前記スイッチ素子をオン／オ
フ制御し、前記インダクタに電気エネルギーを蓄積また
は放出して、前記実交流電流値を前記目標電流値となる
よう制御することを特徴とする請求項１に記載の高力率
コンバータ。 - 【請求項３】 前記スイッチング制御回路が、前記スイ
ッチ素子のオン／オフ制御を行うデータを、前記積分時
間の間ラッチするフリップフロップを具備することを特
徴とする請求項１または請求項２に記載の高力率コンバ
ータ。 - 【請求項４】 前記誤差積分回路が、誤差を所定の係数
で除算した値を積分して、この積分結果を積分値として
出力することを特徴とする請求項１から請求項３のいず
れかに記載の高力率コンバータ。 - 【請求項５】 前記スイッチング制御回路が、前記実交
流電流値を前記目標電流値となる制御において、正弦波
における制御の位置が、正弦波の正の半サイクルである
のか負の半サイクルであるのかを判定する極性判定回路
を具備することを特徴とする請求項１から請求項４のい
ずれかに記載の高力率コンバータ。 - 【請求項６】 ダイオードブリッジと、該ダイオードブ
リッジにおける所定のダイオードと並列に接続されたス
イッチ素子と、平滑コンデンサとから構成された昇圧整
流回路に、交流がインダクタを介して供給される第１の
過程と、 前記ダイオードブリッジに入力される前記交流の実交流
電流値を測定する第２の過程と、 前記昇圧整流回路から出力される直流電流を測定する第
３の過程と、 前記昇圧整流回路から出力される直流電圧を測定する第
４の過程と、 前記直流電流，前記直流電圧，及び前記交流の正弦波に
同期した基準正弦波波形に基づいて、該交流の目標電流
値を算出する第５の過程と、 前記目標電流値と前記実交流電流値との誤差を求め、こ
の誤差を所定の積分時間において積分して積分値を出力
する第６の過程と、 前記積分値に基づいて、前記スイッチ素子をオン／オフ
制御する第７の過程とを有することを特徴とする高力率
コンバータの制御方法。 - 【請求項７】 前記第７の過程が、前記スイッチ素子制
御回路により、前記積分時間を経過した時点において、
前記積分値を予め設定されたしきい値と比較する過程
と、前記スイッチ素子をオン／オフ制御し、前記インダ
クタに電気エネルギーを蓄積または放出して、前記実交
流電流値を前記目標電流値となるよう制御する過程を有
することを特徴とする請求項６に記載の高力率コンバー
タの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341074A JP3676220B2 (ja) | 2000-11-08 | 2000-11-08 | 高力率コンバータ及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341074A JP3676220B2 (ja) | 2000-11-08 | 2000-11-08 | 高力率コンバータ及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002153067A true JP2002153067A (ja) | 2002-05-24 |
| JP3676220B2 JP3676220B2 (ja) | 2005-07-27 |
Family
ID=18815870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341074A Expired - Fee Related JP3676220B2 (ja) | 2000-11-08 | 2000-11-08 | 高力率コンバータ及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3676220B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008125310A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| JP2008125314A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| JP2008125311A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| JP2008125312A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| WO2020157922A1 (ja) * | 2019-01-31 | 2020-08-06 | 国立大学法人東北大学 | 直流電源及び電力システム |
| CN111684701A (zh) * | 2018-02-07 | 2020-09-18 | 沃思电子埃索斯有限责任两合公司 | 获取电能的装置以及具有这种装置的能量发生器 |
| KR20210032794A (ko) * | 2019-09-17 | 2021-03-25 | 인천대학교 산학협력단 | 정전압 출력이 가능한 무선 전력 수신용 정류기 |
-
2000
- 2000-11-08 JP JP2000341074A patent/JP3676220B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008125310A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| JP2008125314A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| JP2008125311A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| JP2008125312A (ja) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | スイッチング電源装置 |
| CN111684701A (zh) * | 2018-02-07 | 2020-09-18 | 沃思电子埃索斯有限责任两合公司 | 获取电能的装置以及具有这种装置的能量发生器 |
| WO2020157922A1 (ja) * | 2019-01-31 | 2020-08-06 | 国立大学法人東北大学 | 直流電源及び電力システム |
| KR20210032794A (ko) * | 2019-09-17 | 2021-03-25 | 인천대학교 산학협력단 | 정전압 출력이 가능한 무선 전력 수신용 정류기 |
| KR102303822B1 (ko) * | 2019-09-17 | 2021-09-16 | 인천대학교 산학협력단 | 정전압 출력이 가능한 무선 전력 수신용 정류기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3676220B2 (ja) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3969390B2 (ja) | スイッチング電源装置 | |
| US8493757B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
| US8503205B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
| RU2484572C2 (ru) | Системы и способы управления работой ипб | |
| US8503204B2 (en) | Power converter circuit | |
| WO2020115800A1 (ja) | 電力変換装置 | |
| JPH09224376A (ja) | 電力変換方法及び電力変換装置 | |
| CN111332143A (zh) | 用于功率因数校正器(pfc)的可变零电压切换(zvs)混合控制器 | |
| CN107710588B (zh) | 转换设备以及对其进行控制的方法 | |
| JP2007174866A (ja) | 系統連系インバータ装置 | |
| JP3676220B2 (ja) | 高力率コンバータ及びその制御方法 | |
| Davoodnezhad et al. | A fully digital hysteresis current controller for current regulation of grid connected PV inverters | |
| JPWO2016020980A1 (ja) | 電力変換装置 | |
| JP5950970B2 (ja) | 電力変換装置 | |
| JP3992652B2 (ja) | ３相入力充電装置 | |
| Nguyen et al. | A simple grid-voltage-sensorless control scheme for PFC boost converters | |
| JP2011229347A (ja) | 電力変換装置 | |
| Rufer et al. | Control of the actively balanced capacitive voltage divider for a five-level NPC inverter-estimation of the intermediary levels currents | |
| JP2001314086A (ja) | Ａｃ−ｄｃコンバータ | |
| JP6598874B2 (ja) | 電力変換装置 | |
| JP6113248B1 (ja) | 電力変換装置 | |
| JP2001145357A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3513384B2 (ja) | 電力変換装置 | |
| KR20150006307A (ko) | 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법 | |
| JP3295929B2 (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |