JP2002135588A - 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置 - Google Patents

画像読み取り装置及び該画像読み取り装置を備えた画像処理装置

Info

Publication number
JP2002135588A
JP2002135588A JP2000326980A JP2000326980A JP2002135588A JP 2002135588 A JP2002135588 A JP 2002135588A JP 2000326980 A JP2000326980 A JP 2000326980A JP 2000326980 A JP2000326980 A JP 2000326980A JP 2002135588 A JP2002135588 A JP 2002135588A
Authority
JP
Japan
Prior art keywords
adjustment
value
image reading
image
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000326980A
Other languages
English (en)
Inventor
Osamu Inage
修 稲毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000326980A priority Critical patent/JP2002135588A/ja
Publication of JP2002135588A publication Critical patent/JP2002135588A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 アナログ画像信号処理手段の調整に要する時
間を短縮化し、ユーザに不快感を与えない画像読み取り
装置を提供する。 【解決手段】 CPU29はCCD21からの2系統
(偶数、奇数画素)の画像信号の各系統毎のオフセット
レベルを検出回路27より得て、差分調整回路32、オ
フセットレベル調整回路25への調整値を決定し、同時
に調整値の設定を行なう。同時に設定するので、差分と
オフセットレベルの調整を並行して行い、安定したオフ
セットレベルが検出できるまでの設定時の待ち時間を差
分、オフセットレベル毎に費さないので、調整時間が短
縮される。検出結果を基に目標値に調整するための設定
値を変化させ、再びオフセット値を検出するサイクルを
繰り返すが、再設定は調整されていない調整回路につい
てのみ行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画像読み取り装置
及び該画像読み取り装置を装備した画像処理装置(スキ
ャナ、複写機、ファクシミリ等)に関し、電源オン時及
び低電力運転状態で待機するモードからの電源復帰時に
行う画像読み取り装置における調整値の設定の効率化を
図ることにより、短い時間で使用状態に立ち上げること
を可能とした画像処理装置に関する。
【0002】
【従来の技術】最近、環境保護、省エネルギーが取り上
げられ、複写機の設計においても、エナジースター、Z
ESM等の省エネルギーを目標として提唱されている規
格に適合させるための努力が続けられている。これらの
規格は省エネルギーを目的とし、待機状態(主電源オン
後、使用されない状態が所定の時間経ったときに一部の
電源供給を停止し、復帰指令を待つ状態)にある時、消
費エネルギーに制限を設けたものである。現在、複写機
で実施されている待機時における省エネモードは、消費
電力の大きい定着ヒータをはじめ、操作パネル等の電源
をオフするか、あるいは低電力運転への切り替えを行っ
ている。また、スキャナ部においては、電源を一括して
オフすることが一般的である。電源オフ状態及び待機状
態にある複写機を使用する場合、電源をオン状態に戻し
たり、低電力運転から通常運転状態に戻し、使用可能な
状態になるまでユーザを待たせていた。この待ち時間は
ユーザにとっては実際以上に長く感じられ、ストレスを
与えることにつながっていた。
【0003】
【発明が解決しようとする課題】ところで、従来、スキ
ャナ部については、電源オフ状態から使用状態への復帰
時(なお、スキャナ部は省エネ待機時に電源オフとする
ので、複写機の電源オフ状態から電源をオンし、使用状
態へ立ち上げる時と変わりない状態にあるので、立ち上
げ時と復帰時の動作は同じである)に、得られたアナロ
グ画像信号が精度良くデジタル画像信号に変換されるよ
うに、 ・ アナログ画像信号を程よい大きさに増幅するための
増幅率の調整。 ・ 黒レベルを最適な値とするためのオフセットレベル
の調整。 を行っている。上記の調整の中、オフセットレベルの調
整は、調整の為の設定値を変えながら、主走査の期間の
始めにあるOPB(Optical Black)画素領域でサンプ
リングされた所定ライン分のデータ(デジタル値)を読
み取り、読み取り値にもとづいて、計算式から最適と思
われる設定値を決定し、その設定値に従いアナログ回路
を制御することにより行っていた。この調整は、設定値
を変えながら、その都度、データの読み取りを行うが、
その過程にアナログ処理が含まれるため、出力データが
安定するまでの処理時間が長く掛かり、しかも、この調
整を完了させるために、複数の項目の調整が必要になる
場合、従来では、各項目毎にシリアルに処理を行ってい
るために、さらに処理時間を長引かせる結果となって現
れている。このように、従来技術においては、使用可能
な状態になるまでに上記した調整処理を行うために要す
る時間が含まれ、ユーザをより長く待たせる結果につな
がると言う不具合があった。本発明は、電源オン時及び
省エネ待機状態からの復帰時に複数の調整項目の調整を
必要とする画像読み取り装置において、アナログ画像信
号処理手段における調整に要する時間が長期化するとい
う上述の従来の問題点に鑑みてなされたものであって、
その目的は、調整に要する時間を短縮化し、ユーザに不
快感を与えない画像読み取り装置及び該画像読み取り装
置を備えた画像処理装置(スキャナ、複写機、ファクシ
ミリ等)を提供することにある。
【0004】
【課題を解決するための手段】請求項1の発明は、処理
特性を可変設定し得るアナログ信号処理手段の複数段に
より処理された読み取り画像信号を検出し、検出値と各
段のアナログ信号処理手段の出力に対し定めた目標値と
の差を求め、求めた差をなくす方向に設定を変えること
により各段のアナログ信号処理手段の処理特性を調整す
る手段を備えた画像読み取り装置において、前記調整手
段は、各段のアナログ信号処理手段の処理特性を調整す
るための設定を同時に行う手段を備えることを特徴とす
る画像読み取り装置である。
【0005】請求項2の発明は、請求項1に記載された
画像読み取り装置において、前記調整手段は、複数段の
アナログ信号処理手段のいずれかが先に目標値に調整さ
れた場合には、調整されたアナログ信号処理手段につい
ての再設定を行わずに、目標値に調整されていないアナ
ログ信号処理手段についてのみ調整値の再設定を行う手
段を備えることを特徴とするものである。
【0006】請求項3の発明は、請求項1又は2に記載
された画像読み取り装置において、画像読み取り手段が
複数系統の読み取り画像信号を出力する場合に、前記複
数段のアナログ信号処理手段を複数系統間におけるオフ
セットレベルの差分を変化させる手段及び複数系統にお
けるオフセットレベルの平均値を変化させる手段とし、
前記調整手段によりオフセットレベルの差分及びオフセ
ットレベルの平均値を調整するようにしたことを特徴と
するものである。
【0007】請求項4の発明は、請求項3に記載された
画像読み取り装置において、前記調整手段は、同時に各
段のアナログ信号処理手段へ設定値を設定してから安定
した動作状態になるまでの時間として定めた時間の経過
後に、該設定値に応じて処理された画像信号を検出する
手段を備えることを特徴とするものである。
【0008】請求項5の発明は、請求項3又は4に記載
された画像読み取り装置において、前記画像読み取り手
段の画像変換にCCDを用いる場合、オフセットレベル
の平均値をCCDのオプティカルブラック画素の変換出
力より求めることを特徴とするものである。
【0009】請求項6の発明は、請求項1乃至5のいず
れかに記載された画像読み取り装置を備えたことを特徴
とする画像処理装置である。
【0010】
【発明の実施の形態】本発明を添付する図面とともに示
す以下の実施例に基づき説明する。図1は、本発明の実
施例に係る画像読み取り装置の概略構成を示す。なお、
この実施例に示す画像読み取り装置は、スキャナ、複写
機、ファクシミリ等の画像処理装置の画像読み取り部と
して装備することにより該画像処理装置を構成し得るも
のである。図1において、原稿は原稿台1に載せられる
と、ADF(オートドキュメントフィーダ)と称せられ
る原稿自動送り装置2により画像読取装置の上部に配置
されたコンタクトガラス3上に搬送され、浮かないよう
に抑えられ、この位置で原稿の読み取りが行われる。な
お、ADF2を使用せずにコンタクトガラス3に原稿を
圧板と称せられる原稿押さえ部材によってマニュアルで
セットすることも可能である。コンタクトガラス3の端
部に主走査方向(図1の面に垂直の方向)の読み取り領
域にわたる大きさの白基準板11(均一濃度のほぼ白色
の板部材)が配置され、後述する画像処理部10におけ
るシェーディング補正時の補正データを得るために利用
される。
【0011】光源4からの照明光は、白基準板11面或
いはコンタクトガラス4の原稿載置面を所定の角度で照
射し、原稿或いは白基準板11面からの反射光をその面
の画像情報を担った読み取り光として得る。白基準板或
いは原稿からの反射光は、3枚のミラー、即ち第1ミラ
ー5、第2ミラー6、第3ミラー7により結像レンズ8
へ導かれ、結像レンズ8により光電変換素子としてCC
Dを備えたセンサボードユニット(以下「SBU」と記
す)9の受光面に入射し、結像される。原稿及び白基準
板11の読み取り面を光源(ランプ)4からの照明光に
より走査するために、光源4と第1ミラー5及び第2ミ
ラー6と第3ミラー7は、各々キャリッジ(図示せず)
に搭載して第1走行体12及び第2走行体13を形成
し、各走行体12,13をモータ13により駆動するこ
とにより、読み取り面とSBU9のCCD間距離を一定
に保ちながら副走査方向(図示の矢印方向)に往復移動
する。SBU9では、CCDにより入射光量に対応した
電圧をアナログ画像信号として検出し、所定の処理を行
った後に、デジタル画像信号として画像処理部10に転
送される。
【0012】図2は本発明の実施例に係る画像読み取り
回路の概略ブロック図を示す。図2には、原稿面を読み
取りCCD21で変換された画像データから、画像処
理、プロッタ部35で再生画像を紙出力するための作像
データを生成するまでの画像データの処理回路、電源回
路及びこれらの回路の動作を制御するCPU29による
制御回路が示されている。図2を参照して、回路の構成
及び動作について、以下に説明する。CCD21は原稿
からの反射光をアナログ画像信号に変換する。なお、図
2ではCCD21からの出力は2系統の場合を記載して
いるが、高速タイプのCCDでは4系統の出力タイプも
存在するが、このような場合にも本実施例に示される回
路を各々の出力に適用することにより実施し得る。本実
施例においては、2系統出力(1系統は偶数番目の画素
について処理する系統:Ech(Even channel)、もう
1系統は奇数番目の画素について処理する系統:Och
(Odd channel))の場合について述べる。CCD21か
らのアナログ画像信号は、偶数画素処理系統:Ech、
奇数画素処理系統:Ochの2系統に分かれてそれぞ
れ、バッファ22e,22oでドライブされてサンプリ
ング回路23e,23oにてサンプルホールドされ、リ
セットノイズ等の高周波成分が除去される。ゲインアン
プ24e,24oはそれぞれ、コントロール端子に印加
される電圧Vge,Vgoにてゲインを制御出来るアン
プである。制御電圧Vge,Vgoは、白ピーク検出回
路30(後述)の検出値によってCPU29で生成され
る設定値をD/Aコンバータ31を介して印加する。ゲ
インアンプ24e,24oの特性は、ゲインを制御する
電圧Vge,Vgoとゲインは、図3に例示するような
関係にあり、CCD21の微小信号を増幅する。
【0013】オフセット差分調整回路32は、奇数画素
処理系統:Ochに組み込まれており、そのコントロー
ル端子に印加される電圧Veoによって偶数画素処理系
統:Echのオフセットレベルに対してOchのそれを
増減できる。オフセット差分調整回路32の特性は、そ
の1例を図4に示すように、オフセットを制御する電圧
VeoとEchに対するOchのオフセット量はリニア
な関係にある。オフセット差分調整回路32は、コント
ロール端子に印加される電圧Veoに対してOPB(Op
tical Black)画素領域でサンプリングされた読み取り
信号データが出力する期間のゲインアンプ出力が釣り合
うようにコンデンサに電位をクランプする。即ち、信号
のタイミングチャートの1例を表す図6に示すように、
図6のクランプパルスXCLP期間のEchとOchゲ
インアンプ出力が釣り合うように、オフセット差分調整
回路32におけるコンデンサに電位をクランプする。こ
の動作においては、コンデンサの電位が確定するまでの
応答時間が必要になる。
【0014】マルチプレクサ33は2系統(偶数画素処
理系統:Ech、奇数画素処理系統:Och)で処理さ
れてきたアナログ画像信号を偶数、奇数、偶数、奇数の
順番に合成して1系統にする合成部である。オフセット
レベル調整回路25は、コントロール端子に印加される
電圧Vofにてマルチプレクサ33の出力アナログ画像
信号にオフセットを付与する機能を有する。オフセット
レベル調整回路25の特性は、その1例を図5に示すよ
うに、オフセットを制御する電圧Vofとオフセット量
はリニアな関係にある。オフセットレベル調整回路25
はコントロール端子に印加される電圧Vofに対して図
6のクランプパルスXCLP期間のマルチプレクサ出力
が釣り合うように、オフセットレベル調整回路25にお
けるコンデンサに電位をクランプする。この動作におい
ては、コンデンサの電位が確定するまでの応答時間が必
要になる。また、クランプパルスXCLP期間にて2系
統(偶数画素処理系統:Ech、奇数画素処理系統:O
ch)のマルチプレクサ出力に差異が有る場合,両者の
中間値がコントロール端子に印加される電圧Vofにな
る様にクランプ電位を決定する。よって、2系統(偶数
画素処理系統:Ech、奇数画素処理系統:Och)の
マルチプレクサ出力に差異が有る場合でも両者の平均値
はオフセット差分調整電圧Veoに依存せず、オフセッ
トレベル調整電圧Vofにのみ依存することになる。
【0015】上記したVge,Vgo,Veo,Vof
は、CPU29がD/Aコンバータ31を操作して決定
する電圧である。例えば、D/Aコンバータ31が8ビ
ットであれば、CPU29は0〜255のいずれかの値
をD/Aコンバータ31に対して設定し、対応した電圧
を出力する。D/Aコンバータ31の設定値が1変化し
た時のデジタル画像データの変化量は約0.2LSB程
度となる様な系としている。A/Dコンバータ26は、
入力されるアナログ画像信号を上限基準値、下限基準値
に基づいて所定の分解能(例えば、8bit)でデジタ
ル画像信号に変換する。A/Dコンバータ26の精度を
十分に出すように動作させる為には、入力されるアナロ
グ画像信号がA/Dコンバータ26の上限基準値と下限
基準値の間を広く使って変化する(ダイナミックレンジ
を大きくする)様にゲインアンプ24e,24oでのゲ
イン量とオフセットレベル調整回路25、オフセット差
分調整回路32でのオフセット量を調整する必要があ
る。
【0016】オフセットレベル検出回路27はA/Dコ
ンバータ26のデジタル画像信号出力を受け、xopb
信号(図6参照)にて指示されるCCD21におけるO
PB(Optical Black)画素の範囲に対応した期間にそ
の画像信号の出力レベルを偶数画素処理系統:Ech、
奇数画素処理系統:Och毎に取り込んで保存する機能
を有する。保存されるオフセットレベルは複数のOPB
画素を取り込んだ各々のchの平均値である。CPU2
9はオフセットレベル検出回路27にアクセスすること
により最新のXOPB期間(図6参照)での平均値を得
る事が出来る。本実施例では、XOPB期間は32画素
(Ech,Och各々16画素づつ)になっており、X
OPB期間は1ラインに1回発生するので1ラインで取
り込むデータ数は32画素となる。CPU29はオフセ
ットレベル検出回路27より読み取った値を基に、偶数
画素処理系統:Ech、奇数画素処理系統:Och間の
オフセットレベルの差分、およびch間の平均値を演算
して求めることが出来、調整時にD/Aコンバータ31
への設定値を算出、設定を行う(後述のフローチャート
参照)。また、CCD21におけるOPB(Optical Bl
ack)画素は、外部と光学的に遮蔽された状態にあり、
光学的ノイズの影響を受けることがないので、OPB画
素出力を用いてch間のオフセットレベルの平均値を求
める場合に、誤りの少ない安定したデータが得られるこ
とになる。ノイズによる誤ったデータを取り込むと、フ
ィードバック(ループ)動作を何度も繰り返すことにな
り、調整に長い時間を要することになるが、OPB画素
を用いることによりこの点が回避され、調整時間の短縮
化に寄与する。
【0017】オフセットレベル減算回路28は、画像読
み取り時に、CCD21の有効画素(図6参照)が入力
された際にオフセットレベル検出回路27に保存された
値を減算する回路である。黒レベル減算回路28の画像
信号出力は、黒レベルの変動が補正されている。白ピー
ク検出回路30は、黒レベル減算回路28のデジタル画
像信号出力を受け、範囲指定信号xlgate信号にて
指示されるCCD21の有効画素の範囲に対応した期間
にその画像信号のピーク値を保存する回路である。図6
に示すように、1走査期間の有効画素の範囲毎にサンプ
リングされ、A/D変換され出力されたデジタル画像信
号をxlgate信号により取り出し、その間のピーク
値を検出し、保存するという動作を行う。この時検出さ
れた白ピーク値はCPU29に送られ、後記するゲイン
アンプ24e,24oのゲイン調整に用いる。シェーデ
ィングデータFIFO35は、白基準板11を読み取っ
た値を各画素毎に平均化等の処理を行いながら順次保存
するメモリであり、保存されたデータをシェーディング
補正に用いる。シェーディング補正回路34は、画像を
読み取ったデジタル画像データをシェーディングデータ
FIFO35に保存されている基準白板データをもとに
補正演算を行い、画像処理・プロッタ部36に適正な画
像データを出力する。
【0018】次に、上記した画像読み取り装置における
電源投入時、及び待機(省電力)状態からの復帰時に行
うアナログ画像信号処理特性の調整動作に係わる実施例
について述べる。本発明の実施例を述べるに先立ち、従
来行われていたアナログ画像信号処理特性の調整動作に
ついて説明する。従来、この調整動作は、図11のフロ
ーチャートにその手順を示すように、調整すべき項目と
して調整項目A,B,Cの3種類が有る場合、それぞれ
の項目の調整を順次、即ち項目毎にシリアルに実行し
(S31〜33)、全ての項目が終了した時点で、調整
終了としていた。図12は、各調整項目A,B,Cにつ
いて実行する処理手順の概要を示している。図12に示
すように、処理の始めに、調整項目X(X=A又はB又
はC)についての初期設定を行なう(S41)。この
後、調整が完了するまで、調整値の設定を変化させなが
らその設定値における出力データを読み取るループ処理
を行う。フローチャートにおいては、調整項目Xの現設
定値による出力データの読み取り(手順を後述)を行い
(S42)、読み取ったデータ値と目標とする調整規格
値を対比させ、調整が完了したか否かを判断する(S4
3)。調整が不充分と判断した場合は、新たな調整値を
算出し、調整手段にその調整値を設定する(S45)。
他方、調整完了と判断した場合は、調整値をメモリに保
存する等の調整終了に関わる処理を行なう(S44)。
【0019】図13は、図12におけるステップS42
で実行する処理手順をより詳しく示している。図12の
ステップS42→S43→S45→S42のループ処理
におけるステップS45にて調整手段に新たな調整値を
設定してから、設定した調整値による出力データを取り
こむ際に、読み取るべき出力が安定するまで待たなけれ
ばならない。それは、通常の例では、図12のステップ
S41,S44,S45における処理時間は各々数ms
であるのに対し、ステップS45→S42間での処理時
間は数10msといった具合に他の処理時間に対して長
くかかるという理由による。図13に示すデータ読み取
りのフローでは、出力データが安定するまで待ってデー
タを取り込むステップを行う(S51)。もし、安定前
にデータを取りこむと調整設定値に対応したデータを得
たことにはならないので、誤判断して調整完了する場合
があったり、調整の収束方向とは逆の値を得て発散して
しまうことがあり得る。図9(S45)にて調整手段に
新たな調整値を設定してから図10(S52)でデータ
を取りこむに際して読み取るべき出力データが安定する
までの数10ms待たなければならない。もし、安定前
にデータを取りこむと調整設定値に対応したデータを得
たことにはならないので誤判断して調整完了する場合が
あったり、調整の収束方向とは逆の値を得て発散してし
まうことがあり得る。図11に示す従来例では、図12
及び図13のフローチャートに示された上述の手順を各
調整項目A,B,C毎に調整が完了するまで実行し、そ
の都度、出力データが安定するまでの数10msの待ち
時間を含む処理時間を要することになって、調整時間が
長くかかってしまっていた。
【0020】本発明は、上記した従来例の処理時間の短
縮化を図ろうとするものである。そのため、本発明で
は、出力データが安定するまで待つ時間を含むために、
処理時間が長くかかる、調整値の算出・設定からデータ
読み取りまでの処理ステップ(従来例においては図12
のステップS45〜S42)の処理回数を少なくて済む
構成としている。図7は、本発明に係わるアナログ画像
信号処理特性の調整処理における動作手順を例示する。
図7の調整処理のフローでは、各項目の調整を項目毎に
行わずに、即ちデータ読み取りを項目毎に間に挟まず
に、各調整項目の調整値の算出、設定を同時期に行うこ
とにより、データ読み取りを1度にして、そのの処理回
数を少なくて済むようにしている。図7のフローを参照
すると、調整に必要な画像読み取り装置の各部への初期
設定を行い(S61)、その後に、調整項目A,B,C
のうち調整が完了していないものについてのみ出力デー
タを読み取る(S62)。次に、調整項目A,B,C各
々についてステップS62で読み取ったデータ値と目標
とする調整規格値を対比させ、調整が完了したか否かを
判断し(S63,S65,S67)、調整完了条件にな
ったか確認し、調整完了条件を満たさない場合には、調
整目標値の算出、調整手段への設定を行なう(S64,
S66,S68)。このステップS63〜68の処理で
は、各項目の処理を同時期に行い、従来のように各項目
の処理の間にデータ読み取りを行うという手順をとらな
い。
【0021】この後、調整項目A,B,Cについて全て
の調整が完了したか否かをチェックし(S69)、完了
していれば、調整値をメモリする等の終了処理を行なっ
て調整を終了する(S70)。チェックの結果、調整項
目A,B,Cのうちのいずれかが未完了の場合には、ス
テップS62に戻って、調整項目A,B,Cのうち調整
が完了していないものについてのみ出力データを読み取
り、上記したステップS63〜68の処理を行い調整が
完了するまで、処理を繰り返す。この実施例の手順によ
ると、ステップS69からS62に至る待ち時間は、図
12に示す従来のステップS45からS42に至る待ち
時間と同等であるが、図7の場合は調整項目A,B,C
についてまとめて行なっているので、待ち時間を必要と
するステップを行う回数が少なくて済む。これにより図
11,12の場合と比較して全体の調整時間は短くて済
む。
【0022】次に、画像読み取り装置における電源投入
時、及び待機(省電力)状態からの復帰時に行うアナロ
グ画像信号処理特性の調整動作に係わる他の実施例につ
いて述べる。ここに示す実施例は、フセット(黒レベ
ル)調整動作の調整時間の短縮化を図る発明の実施例に
係わる。図8は、本実施例に係わるオフセット調整の動
作手順の1例を示すフローチャートである。図8を参照
すると、このフローは、画像読み取り装置の電源SWの
オン時に行う手順で、先ず、CPU29は画像読み取り
装置の初期設定を行う(S2)。初期設定としては、以
下の内容の設定が主としてなされる。 ・ CCD21を駆動する為の各種パルスのタイミング
設定。 ・ サンプリング回路23のサンプリングパルスのタイ
ミング設定。 ・ XOPB(図6参照)のタイミング設定。 ・ ゲインアンプ24のゲインVge,Vgoの初期値
設定。 ・ オフセット差分調整回路32の差分調整値Veoの
初期設定。 ・ オフセットレベル調整回路25のオフセットレベル
調整値Vofの初期設定。 ・ フラグ類のリセット(Feo=0,Fofs=
0)。 ・ ループカウンタのリセット(i=0)。 なお、上記の3つのタイミング設定は、図示していない
タイミング信号生成回路(図示せず)にて、これらの値
がコントローラブルになっている場合であって、回路の
構成によっては必ずしも必要ではない。
【0023】次に、偶数画素処理系統:Ech、奇数画
素処理系統:Och間のオフセットの差分調整およびオ
フセットレベル調整の為のループ回数iが予め定めた所
定値に達したか否かをチェックする(S2)。チェック
の結果、所定値以下の場合には調整の為に、ステップS
3以降の手順に進み、所定値以上の場合は、異常処理の
手順(後述するステップS20以降の処理)に進む。調
整を実行する場合、D/Aコンバータ31に設定値をセ
ット(後述するステップS9,S16参照)してから所
定時間の経過を確認する(S3)。CPU29は、オフ
セットレベル調整を行うにあたり、特性値であるオフセ
ットレベル値をオフセットレベル検出回路27より読み
取る。ここで読み取られる値は、偶数画素処理系統:E
ch、奇数画素処理系統:Och各々のCCD21のオ
プティカルブラック画素のうちXOPB信号期間(図6
参照)で指示される画素の平均値であり、各々読み取り
値をDbke、Dbkoとする(S4)。
【0024】次に、偶数画素処理系統:Ech、奇数画
素処理系統:Och間のオフセットの差分調整が終了し
ているか、即ちFeo=1であるか否かをチェックし
(S5)、調整が済んでいない場合、CPU29はステ
ップS4で取り込んだ“偶数画素処理系統:Ech、奇
数画素処理系統:Och間のオフセットレベル値より差
分Deo(=Dbke−Dbko)を求める(S6)。
求めた差分Deoが目標値範囲内に入っているか否か、
即ち|Deo|<Deoaが成り立つか否かをチェック
し(S7)、目標値範囲内に入っている場合、CPU2
9は、前回D/Aコンバータ31に設定していた値Ds
eoと、ステップS6にて求めた差分Deoより、次に
D/Aコンバータ31に設定すべき値Dseoを算出
(S8)し、算出した値DseoをD/Aコンバータ3
1に設定する(S9)。他方、ステップS7で求めた差
分Deoが目標値範囲内に入っていない場合、CPU2
9は、偶数画素処理系統:Ech、奇数画素処理系統:
Och間のオフセットの差分調整が終了したことを示す
フラグFeoをセット、即ちFeo←1とした(S1
0)後、D/Aコンバータ31に設定されていた値Ds
eoをNVRAM(不揮発性メモリ)に保存する(S1
1)。
【0025】次にオフセットレベル調整に移行し、偶数
画素処理系統:Ech、奇数画素処理系統:Och間の
オフセットレベル調整が終了しているか、即ちFofs
=1であるか否かをチェックし(S12)、調整が済ん
でいない場合、CPU29はステップS4で取り込んだ
“偶数画素処理系統:Ech、奇数画素処理系統:Oc
h間のオフセットレベル値:Dbke、Dbkoより平
均値Dofs(=(Dofse+Dofso)/2)を
求める(S13)。求めた平均値Dofsが目標値範囲
内に入っているか否か、即ちDofsa<Dofs<D
ofsa+nが成り立つか否かをチェックし(S1
4)、目標値範囲内に入っている場合、CPU29は、
前回D/Aコンバータ31に設定していた値Dsofs
と、ステップS13にて求めた平均値Dofsより、次
にD/Aコンバータ31に設定すべき値Dsofsを算
出(S15)し、算出した値DsofsをD/Aコンバ
ータ31に設定する(S16)。他方、ステップS14
で求めた平均値Dofsが目標値範囲内に入っていない
場合、CPU29は、偶数画素処理系統:Ech、奇数
画素処理系統:Och間のオフセットレベル調整が終了
したことを示すフラグFofsをセット、即ちFofs
←1とした(S17)後、D/Aコンバータ31に設定
されていた値DsofsをNVRAM(不揮発性メモ
リ)に保存する(S18)。この後、Ech、Och間
のオフセットの差分の調整、オフセットレベル調整とも
に終了したか、即ちFofs*Feo=1であるか否か
をチェックし(S19)、両方終了している場合、処理
を終了させる。このとき、少なくとも一方が未終了であ
る場合、ステップS2に戻り再調整を行う。
【0026】ループ回数チェックを行うステップS2に
おいて回数iが所定値に達したときの処理手順を説明す
る。所定値に達したときには今回の調整が失敗したこと
を意味するので、代わりの調整値を設定する処理を行
う。フローでは、Ech、Och間のオフセットの差分
の調整、オフセットレベル調整を並行に行っており、い
ずれかの調整が完了している場合もあるので、先ず差分
の調整が終了しているか否かをチェックする(S2
0)。終了していないときには、終了フラグFeoが立
たず、即ちFeo=1ではないから、この場合、差分の
調整が規定回数以内に調整が終了しなかったことを示す
タイムアウトフラグ:Ftout_eoをセットする
(S21)。その後、NVRAMに保存されている差分
の前回調整設定値を読み出し、D/Aコンバータ31に
設定する(S22)。なお、終了フラグFeoが立ち、
調整が終了しているときには、ステップS21,S22
をパスする。続いて、オフセットレベル調整が終了して
いるか否かをチェックする(S23)。 終了していな
いときには、終了フラグFofsが立たず、即ちFof
s=1ではないから、この場合、オフセットレベル調整
が規定回数以内に調整が終了しなかったことを示すタイ
ムアウトフラグ:Ftout_ofsをセットする(S
24)。その後、NVRAMに保存されているオフセッ
トレベル調整の前回調整設定値を読み出し、D/Aコン
バータ31に設定する(S25)。なお、終了フラグF
ofsが立ち、調整が終了しているときには、ステップ
S24,S25をパスする。
【0027】上記図8〜10の実施例のフローに示すよ
うに、オフセット関連の調整項目として、Ech、Oc
h間のオフセットの差分の調整、オフセットレベル調整
の2種類があり、いずれも、D/Aコンバータ31に値
(Veo、Vof)を設定してからアナログ的に必要な
電位が確定する迄に所定時間を必要とする処理が含まれ
る場合、従来例のように2種類の調整項目をシリアルに
(差分調整終了→レベル調整)実行すると、D/Aコン
バータに値を設定してから、出力データ(オフセット
値)の読み取りのトータルの待ち時間が嵩むことにな
る。本発明では、実施例のフローに示すように、2種類
の調整項目をパラレルに実行することにより、待ち時間
を約半分にすることで調整時間の短縮化を図ることを可
能にしている。また、D/Aコンバータ31に値を設定
してから所定時間経過以前に出力オフセット値を読み取
ると、クランプ電位が確定する前に読み取ることになる
ので、意図したD/Aコンバータ設定値でのアウトプッ
トとしてのオフセット値を読み取ったことにならず、次
回設定するD/Aコンバータ設定値は誤ったものにな
り、調整時間が長引く結果になりかねない。そのような
ことがないように、本発明のの実施例では、図8のステ
ップS3に示すように、D/Aコンバータ31に値を設
定してから所定時間経過後に出力オフセット値を読み取
ることにし、安定した出力を得るようにしている。
【0028】
【発明の効果】(1) 請求項1の発明に対応する効果 複数段のアナログ画像信号処理手段の特性を調整する
際、同時に複数段のアナログ画像信号処理手段への設定
値を設定するようにしたことにより、複数段の調整を並
行して行い、安定した画像信号出力が検出できるまでの
設定時の待ち時間を複数の各段毎に費さないので、調整
時間の短縮が図れ、ユーザの待ち時間を短縮することが
可能となる。 (2) 請求項2の発明に対応する効果 上記(1)の効果に加えて、複数段のいずれかが先に目
標値に調整された場合に、調整されたアナログ画像信号
処理手段についての再設定を行わずに、目標値に調整さ
れていない処理段についてのみ調整値の再設定を行うよ
うにしたことにより、さらに調整時間の短縮化を図るこ
とが可能となる。
【0029】(3) 請求項3の発明に対応する効果 、画像読み取り手段が複数系統の読み取り画像信号を出
力する場合に、調整手段により複数系統間におけるオフ
セットレベルの差分及び複数系統におけるオフセットレ
ベルの平均値の調整に本発明を適用するようにしたこと
により、偶数、奇数画素信号等の複数系統の読み取り画
像信号を出力する画像読み取り装置において、上記
(1)、(2)の効果を具現化することができる。 (4) 請求項4の発明に対応する効果 上記(3)の効果に加えて、同時に複数段のアナログ画
像信号処理手段へ設定値を設定してから安定した動作状
態になるまでの時間として定めた時間の経過後に、該設
定値に応じて処理された画像信号をチェックすることに
より、安定したオフセットレベルを得ることができ、
又、このようにして得たオフセットレベルに基づいて処
理を行うことにより、処理が長期化することを回避する
ことが可能となる。 (5) 請求項5の発明に対応する効果 上記(3)、(4)の効果に加えて、オフセットレベル
の平均値はCCDのオプティカルブラック画素より求め
るので、光学的ノイズの影響を受けることがないので、
誤り(ノイズ)の少ない安定したデータが得られ、ノイ
ズによる誤ったデータを取り込んだ場合、フィードバッ
ク(ループ)動作を何度も繰り返すことになり、調整に
長い時間を要することになるが、このような動作が回避
される。また、オプティカルブラック画素を用いない従
来の方式(ランプ消灯時の画素出力による)に比べて処
理に要するメモリを節約することが可能になる。 (6) 請求項6の発明に対応する効果 上記(1)〜(5)の効果を複写機、ファクシミリ、ス
キャナ、及び上記の複合機、或いは画像データを蓄積す
るファイリング装置等の画像処理装置において実現する
ことができ、画像処理装置の処理を高速化し、性能を向
上させることが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施例に係る画像読み取り装置の概
略構成を示す。
【図2】 本発明の実施例に係る画像読み取り回路の概
略ブロック図を示す。
【図3】 ゲインアンプの特性を表すグラフで、ゲイン
制御量(Vge,Vgo)とゲインの関係を示す。
【図4】 オフセット差分調整回路の特性を表すグラフ
で、オフセット制御量(Veo)とオフセット量の関係
を示す。
【図5】 オフセットレベル調整回路の特性を表すグラ
フで、オフセット制御量(Vof)とオフセット量の関
係を示す。
【図6】 オフセット差分調整とオフセットレベル調整
に係わる信号の関係を示すタイミングチャートの1例で
ある。
【図7】 本発明に係わるアナログ画像信号処理特性の
調整処理における動作手順を例示するフローチャートで
ある。
【図8】 本発明に係わるオフセット調整処理における
動作手順を例示するフローチャート(その1部)であ
る。
【図9】 本発明に係わるオフセット調整処理における
動作手順を例示するフローチャート(その1部)であ
る。
【図10】 本発明に係わるオフセット調整処理におけ
る動作手順を例示するフローチャート(その1部)であ
る。
【図11】 アナログ画像信号処理特性の調整動作の手
順を示すフローチャートである。
【図12】 図11の各調整項目A,B,Cについて実
行する処理手順の概要を示すフローチャートである。
【図13】 図12のデータ読み取りステップの処理手
順をより詳しく示したフローチャートである。
【符号の説明】
9…センサボードユニット、 10…画像処理部、2
1…CCD、 24e,24o…ゲイ
ンアンプ、25…オフセットレベル調整回路、26…A
/Dコンバータ、27…オフセットレベル検出回路、2
8…オフセットレベル減算回路、29…CPU、
30…白ピーク検出回路、31…D/Aコ
ンバータ、 34…シェーディング補正回路、3
5…シェーディングデータFIFO、36…画像処理、
プロッタ部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 処理特性を可変設定し得るアナログ信号
    処理手段の複数段により処理された読み取り画像信号を
    検出し、検出値と各段のアナログ信号処理手段の出力に
    対し定めた目標値との差を求め、求めた差をなくす方向
    に設定を変えることにより各段のアナログ信号処理手段
    の処理特性を調整する手段を備えた画像読み取り装置に
    おいて、前記調整手段は、各段のアナログ信号処理手段
    の処理特性を調整するための設定を同時に行う手段を備
    えることを特徴とする画像読み取り装置。
  2. 【請求項2】 請求項1に記載された画像読み取り装置
    において、前記調整手段は、複数段のアナログ信号処理
    手段のいずれかが先に目標値に調整された場合には、調
    整されたアナログ信号処理手段についての再設定を行わ
    ずに、目標値に調整されていないアナログ信号処理手段
    についてのみ調整値の再設定を行う手段を備えることを
    特徴とする画像読み取り装置。
  3. 【請求項3】 請求項1又は2に記載された画像読み取
    り装置において、画像読み取り手段が複数系統の読み取
    り画像信号を出力する場合に、前記複数段のアナログ信
    号処理手段を複数系統間におけるオフセットレベルの差
    分を変化させる手段及び複数系統におけるオフセットレ
    ベルの平均値を変化させる手段とし、前記調整手段によ
    りオフセットレベルの差分及びオフセットレベルの平均
    値を調整するようにしたことを特徴とする画像読み取り
    装置。
  4. 【請求項4】 請求項3に記載された画像読み取り装置
    において、前記調整手段は、同時に各段のアナログ信号
    処理手段へ設定値を設定してから安定した動作状態にな
    るまでの時間として定めた時間の経過後に、該設定値に
    応じて処理された画像信号を検出する手段を備えること
    を特徴とする画像読み取り装置。
  5. 【請求項5】 請求項3又は4に記載された画像読み取
    り装置において、前記画像読み取り手段の画像変換にC
    CDを用いる場合、オフセットレベルの平均値をCCD
    のオプティカルブラック画素の変換出力より求めること
    を特徴とする画像読み取り装置。
  6. 【請求項6】 請求項1乃至5のいずれかに記載された
    画像読み取り装置を備えたことを特徴とする画像処理装
    置。
JP2000326980A 2000-10-26 2000-10-26 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置 Pending JP2002135588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000326980A JP2002135588A (ja) 2000-10-26 2000-10-26 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326980A JP2002135588A (ja) 2000-10-26 2000-10-26 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置

Publications (1)

Publication Number Publication Date
JP2002135588A true JP2002135588A (ja) 2002-05-10

Family

ID=18804086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326980A Pending JP2002135588A (ja) 2000-10-26 2000-10-26 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置

Country Status (1)

Country Link
JP (1) JP2002135588A (ja)

Similar Documents

Publication Publication Date Title
JP2007158663A (ja) アナログ画像信号のオフセット調整方法
JPH10224616A (ja) 画像読取装置
JP3954258B2 (ja) 画像読取装置および複写機
JP2002135588A (ja) 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置
JP3828296B2 (ja) 画像読取装置
JP3494462B2 (ja) 信号処理装置
JP2003259223A (ja) 撮像システム
JP2010103911A (ja) 画像読取装置
JP5817312B2 (ja) 画像読取装置および画像形成装置
JP2006229527A (ja) 画像読取装置
JP3778402B2 (ja) 画像読取装置
JP3604931B2 (ja) 画像読取装置、シェーディング補正方法及び記憶媒体
JP3973667B2 (ja) 画像読取装置
JPH06197220A (ja) 画像読取装置
JP4022458B2 (ja) 画像読取装置
JP2822674B2 (ja) 画像読取装置
JP4178749B2 (ja) 固体撮像装置
JPH03255780A (ja) 原稿読取装置
JP2009284155A (ja) 画像読取装置及び画像形成装置
JP3830001B2 (ja) 画像形成装置
JP3948694B2 (ja) 画像読取装置及び該画像読取装置を備えた画像処理装置
JP5293353B2 (ja) 画像読取装置および画像形成装置
JP2003333335A (ja) 画像処理装置
JP2001036742A (ja) 画像読取装置
JPH0810894B2 (ja) 画像読取装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070201