JP2002134796A - Ｂｉ−Ｔｅ系半導体素子およびＢｉ−Ｔｅ系熱電モジュール - Google Patents

Abstract

(57)【要約】 【課題】 Ｂｉ−Ｔｅ系半導体と電極をはんだを用いて
接合し、低コストかつ強固で高い信頼性を有するＢｉ−
Ｔｅ系熱電モジュールを提供する。 【解決手段】 複数のｐ型Ｂｉ−Ｔｅ系半導体およびｎ
型Ｂｉ−Ｔｅ系半導体（３）と、一対のｐ型Ｂｉ−Ｔｅ
系半導体およびｎ型Ｂｉ−Ｔｅ系半導体の下面にＳｎ系
はんだ層を介して接続された複数の下部電極（２）と、
下部電極が接続する対とは異なる他の一対のｐ型Ｂｉ−
Ｔｅ系半導体およびｎ型Ｂｉ−Ｔｅ系半導体の上面にＳ
ｎ系はんだ層を介して接続された複数の上部電極（４）
とを具備し、複数のｐ型Ｂｉ−Ｔｅ系半導体およびｎ型
Ｂｉ−Ｔｅ系半導体が直列または並列に接続された構造
を有するＢｉ−Ｔｅ系熱電モジュールにおいて、Ｓｎ系
はんだ層の組成が、一般式Ｓｎ−Ｘ（ここで、ＸはαＢ
ｉ、βＳｂまたはαＢｉ＋βＳｂであり、αは５０ｗｔ
％以下、βは１０ｗｔ％以下である）で表される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は熱電発電および熱電
冷却などの熱電変換技術に応用されるＢｉ−Ｔｅ系半導
体素子およびＢｉ−Ｔｅ系熱電モジュールに関する。

【０００２】

【従来の技術】熱電モジュールとして、ペルチェ効果を
利用した熱電冷却モジュールやゼーベック効果を利用し
た熱電発電モジュールが知られている。

【０００３】熱電冷却モジュールは、熱電半導体に電流
を流すことによって、ｐ型熱電半導体ではホールが、ｎ
型熱電半導体では電子が熱の輸送媒体となる現象（ペル
チェ効果）を利用し、いくつかの熱電半導体を接続して
電流を流してモジュールの一端を冷却端（冷却面）とし
て用いるものである。

【０００４】熱電発電モジュールは、熱電半導体の両端
に温度差を与えたとき、ｐ型熱電半導体ではホールが、
ｎ型熱電半導体では電子が輸送媒体となって熱を拡散す
る現象（ゼーベック効果）を利用し、いくつかの熱電半
導体を接続してモジュールの両端に温度差を生じさせて
電力を取り出すものである。

【０００５】上述したような熱電モジュールを作製する
際には、複数の熱電半導体同士を電気的に接合するため
にはんだを介して金属電極を接合する。このような構造
を有する熱電モジュールを使用する際には、モジュール
内部に温度差が生じるため、はんだ接合部に繰り返して
応力が印加される。このため、はんだ接合部は欠陥が少
なく接合強度が強固である必要がある。

【０００６】従来より、Ｂｉ−Ｔｅ系半導体はＳｎを含
有するはんだを介して電極と接合されている。しかし、
Ｂｉ−Ｔｅ系半導体は、はんだとの反応制御が困難であ
り、はんだが付きにくい、かつ剥がれやすいという問題
がある。

【０００７】また、Ｂｉ−Ｔｅ系半導体表面にＮｉなど
の金属層をメッキして、その上にはんだを介して電極と
接合することも行われている。しかし、この方法では、
Ｂｉ−Ｔｅ系半導体へのＮｉメッキ工程を追加する必要
があり、コスト高を招いている。しかも、Ｎｉメッキ層
とＢｉ−Ｔｅ系半導体の間で剥離を生じる場合もあり、
信頼性にも問題が生じるおそれがある。

【０００８】

【発明が解決しようとする課題】本発明の目的は、はん
だの組成および厚さを調整することにより、接合部を強
固で高い信頼性を有するものとし、さらにはＢｉ−Ｔｅ
系半導体へのメッキ工程を省略し、Ｂｉ−Ｔｅ系半導体
とはんだとを直接接合でき、低コストかつ強固で高い信
頼性を有するＢｉ−Ｔｅ系半導体素子およびＢｉ−Ｔｅ
系熱電モジュールを提供することにある。

【０００９】

【課題を解決するための手段】本発明のＢｉ−Ｔｅ系半
導体素子は、Ｂｉ−Ｔｅ系半導体にＳｎ系はんだ層を介
して電極を接合したＢｉ−Ｔｅ系半導体素子において、
前記Ｓｎ系はんだ層の組成が、一般式 Ｓｎ−Ｘ （ここで、ＸはαＢｉ、βＳｂまたはαＢｉ＋βＳｂで
あり、αは５０ｗｔ％以下、βは１０ｗｔ％以下であ
る）で表されることを特徴とする。

【００１０】本発明のＢｉ−Ｔｅ系熱電モジュールは、
複数のｐ型Ｂｉ−Ｔｅ系半導体およびｎ型Ｂｉ−Ｔｅ系
半導体と、一対のｐ型Ｂｉ−Ｔｅ系半導体およびｎ型Ｂ
ｉ−Ｔｅ系半導体の下面にＳｎ系はんだ層を介して接続
された複数の下部電極と、前記下部電極が接続する対と
は異なる他の一対のｐ型Ｂｉ−Ｔｅ系半導体およびｎ型
Ｂｉ−Ｔｅ系半導体の上面にＳｎ系はんだ層を介して接
続された複数の上部電極とを具備し、前記複数のｐ型Ｂ
ｉ−Ｔｅ系半導体およびｎ型Ｂｉ−Ｔｅ系半導体が直列
または並列に接続された構造を有するＢｉ−Ｔｅ系熱電
モジュールにおいて、前記Ｓｎ系はんだ層の組成が、一
般式 Ｓｎ−Ｘ （ここで、ＸはαＢｉ、βＳｂまたはαＢｉ＋βＳｂで
あり、αは５０ｗｔ％以下、βは１０ｗｔ％以下であ
る）で表されることを特徴とする。

【００１１】本発明においては、前記Ｓｎ系はんだ層の
厚さが７５〜２００μｍであることが好ましい。

【００１２】本発明においては、前記Ｂｉ−Ｔｅ系半導
体と前記Ｓｎ系はんだ層との間にＳｎとＴｅを含む反応
層が形成されていることが好ましい。

【００１３】

【発明の実施の形態】代表的なＢｉ−Ｔｅ系熱電半導体
としては、Ｂｉ₂Ｔｅ₃の金属間化合物が知られている。
多くの場合、性能を向上させるために、Ｂｉ₂Ｔｅ₃と、
Ｓｂ₂Ｔｅ₃、Ｓｂ₂Ｓｅ₃、Ｂｉ₂Ｓｅ₃などの金属間化合
物を混合した状態で利用される。また、ｐ型／ｎ型に制
御するために、Ｔｅ，Ｐｂ，Ｓｎ／ＳｂＩ₃，ＨｇＩ₂，
ＳｂＢｒ₃，ＨｇＢｒ₂，ＳｂＣｌ₃，ＨｇＣｌ₂，ＡｇＩ
などが微量に添加されることが多い。これらを総称して
Ｂｉ−Ｔｅ系熱電半導体またはＢｉ−Ｔｅ系合金と呼
ぶ。

【００１４】Ｓｎ系はんだとはＳｎを主成分とするはん
だをいう。Ａｇ，Ｂｉ，Ｓｂをそれぞれ添加した、Ｓｎ
−Ａｇ系、Ｓｎ−Ｂｉ系、Ｓｎ−Ｓｂ系はんだなどがあ
る。たとえば、Ｓｎ−Ｂｉ系はんだとは、ＳｎとＢｉを
主成分とするはんだを意味する。

【００１５】本発明においては、Ｂｉ−Ｔｅ系半導体に
Ｓｎ−Ｘ（ＸはαＢｉ、βＳｂまたはαＢｉ＋βＳｂで
あり、αは５０ｗｔ％以下、βは１０ｗｔ％以下であ
る）で表されるはんだを介して電極を接合することによ
り、Ｂｉ−Ｔｅ系半導体とＳｎ−Ｘで表されるはんだと
の間にＳｎ−Ｔｅを主成分とする反応層が形成され、強
固な接合に寄与する。

【００１６】本発明において、Ｓｎ−αＢｉはんだを用
いる場合、信頼性の観点から、Ｂｉ添加量（α）を５０
ｗｔ％以下、好ましくは１０ｗｔ％以下、より好ましく
は５ｗｔ％未満、さらに好ましくは１ｗｔ％以下、最も
好ましくは０．３ｗｔ％未満とする。一方、Ｂｉ添加量
（α）の下限は０．１ｗｔ％以上とすることが好まし
い。

【００１７】本発明において、Ｓｎ−βＳｂはんだを用
いる場合、信頼性の観点から、Ｓｂ添加量（β）を１０
ｗｔ％以下、好ましくは５ｗｔ％未満、最も好ましくは
０．５ｗｔ％未満とする。一方、Ｓｂ添加量（β）の下
限は０．１ｗｔ％以上とすることが好ましい。

【００１８】本発明において、Ｓｎ−αＢｉ−βＳｂ系
はんだを用いる場合、Ｂｉ添加量（α）を１０ｗｔ％以
下、Ｓｂ添加量（β）を５ｗｔ％未満とすることが好ま
しい。一方、ＢｉおよびＳｂの合計添加量（α＋β）は
０．１ｗｔ％以上とすることが好ましい。

【００１９】本発明においては、空隙の少ない良好なは
んだ接合部を得るためには、上記のようなＳｎ−Ｘはん
だ層の厚さを７５〜２００μｍ、より好ましくは７５〜
１２５μｍ、最も好ましくは７５〜１００μｍとする。

【００２０】

【実施例】以下、本発明を実施例に基づいて説明する。
ｐ型Ｂｉ−Ｔｅ系半導体およびｎ型Ｂｉ−Ｔｅ系半導体
は以下のようにして作製した。

【００２１】（Ｂｉ₂Ｔｅ₃）_22.5（Ｓｂ₂Ｔｅ₃）_77.5＋
５ｗｔ％Ｔｅの組成となるように各成分を混合して溶融
した後に粉砕し、ｐ型Ｂｉ−Ｔｅ系半導体の粉末を作製
した。

【００２２】（Ｂｉ₂Ｔｅ₃）₉₅（Ｂｉ₂Ｓｅ₃）₅＋０．
１ｗｔ％ＳｂＩ₃の組成となるように各成分を混合して
溶融した後に粉砕し、ｎ型Ｂｉ−Ｔｅ系半導体の粉末を
作製した。

【００２３】上記のｐ型またはｎ型のＢｉ−Ｔｅ系半導
体の粉末を用い、下記の条件でコールドプレスを行い、
それぞれブロック状の成形体（焼結体）を作製した。
１．４ｍｍ×１．４ｍｍ×２．４ｍｍのダイス内に原料
粉末を充填し、室温または３００℃程度の温間にて５０
０〜５００００ｋｇｆ／ｃｍ²（典型的には１０００ｋ
ｇｆ／ｃｍ²）でプレス成形した。ダイスより１．４ｍ
ｍ×１．４ｍｍ×２．４ｍｍのブロック状の成形体試料
を取り出した。この成形体試料を真空、減圧、Ａｒ、Ｎ
₂などの不活性雰囲気中において４００〜６００℃で焼
結して焼結体を得た。なお、焼結は水素中などの還元雰
囲気で行ってもよい。このような方法で得られた焼結体
の空隙率は５ｖｏｌ％以下であった。得られた焼結体
は、加工を施さずに焼結したままの状態ではんだ付けに
供した。成形方法は上述の方法が好ましいが、溶製法や
ホットプレスを用いた焼結法によってインゴットを作製
し、所定のサイズになるように切断、研削加工を行って
Ｂｉ−Ｔｅ系半導体を作製する場合にも効果がある。

【００２４】Ｂｉ−Ｔｅ系半導体のはんだ付けは以下の
ようにして行った。所定の組成を有するはんだ合金を粉
砕して粉末状とし、可塑性を付与するために松脂（まつ
やに）などの有機材料をバインダーとして混練し、はん
だペーストを調製した。このはんだペーストを金属電極
に塗布し、１．４ｍｍ×１．４ｍｍ×２．４ｍｍのＢｉ
−Ｔｅ焼結体の１．４ｍｍ×１．４ｍｍの面と金属電極
との間にはんだペーストを設けた状態で、窒素置換され
たリフロー炉内を連続的に搬送して加熱し、はんだを溶
融させて接合した。はんだの溶融温度（雰囲気温度）は
はんだの合金成分によって適宜調整される。

【００２５】具体的には、図１および図２に示すような
熱電モジュールを作製した。図１（Ａ）に示すように、
厚さ１ｍｍのＡｌからなる金属基板１上に、アルミナセ
ラミックスの粒子を分散させた厚さ２００μｍのエポキ
シ系の樹脂層を介して、厚さ４００μｍのＣｕからなる
下部電極２を固着した。下部電極２の上面にはＮｉメッ
キを形成してもよいし、形成しなくてもよい。

【００２６】金属基板１としては、耐食性、熱伝導性、
成形性の点でアルミニウムが特に優れている。金属基板
１の厚さは１０μｍ〜１０ｍｍが好ましく、１００μｍ
〜２ｍｍがより好ましい。金属基板１が薄すぎると成形
性が悪くなり、厚すぎると熱伝導性が悪くなる。樹脂層
としてはエポキシ系以外にもポリイミド系のものを用い
ることができるが、エポキシ系のものの方が低価格で成
形が容易である点で有利である。樹脂層全体の厚さは１
〜５００μｍが好ましく、５０〜３００μｍがより好ま
しい。樹脂層が薄すぎると成形が困難になり、厚すぎる
と熱伝導性が低下してモジュールの性能が低下する。実
際に、Ａｌ基板／樹脂層の厚さを５００μｍ／８０μｍ
とした場合でも後述する結果と同様な結果が得られてい
る。

【００２７】一方、上記のようにして作製したｐ型およ
びｎ型のＢｉ−Ｔｅ系半導体の焼結体を複数用意した。
また、厚さ５００μｍのＣｕ板の両面にＮｉメッキを施
した後、切断して上部電極４を作製した。なお、上部電
極４のＮｉメッキも必ずしも設ける必要はない。

【００２８】図１（Ａ）に示す下部電極２上にはんだペ
ーストを介して図１（Ｂ）に示すようにｐ型およびｎ型
のＢｉ−Ｔｅ系半導体３を載せた。さらに、図１（Ｃ）
に示すようにｐ型およびｎ型のＢｉ−Ｔｅ系半導体３上
にはんだペーストを介して上部電極４を載せた。このモ
ジュールを窒素置換されたリフロー炉内を連続的に搬送
して加熱し、はんだを溶融させて接合した。はんだ工程
時の雰囲気は大気中であっても、減圧、真空、還元性ガ
ス雰囲気中、不活性ガス雰囲気中であっても同様の効果
が得られるが、コストと性能の安定性の面から窒素雰囲
気が最も好ましい。図２は図１（ｃ）のII−II線に沿う
断面図である。

【００２９】このようにして作製されたモジュールにつ
いて下記の評価を行った。 （１）接合部の評価 ここで、はんだ接合部とは、溶融凝固したはんだ層と、
はんだとＢｉ−Ｔｅ系半導体との反応層、およびはんだ
と電極との反応層とを含む。ただし、はんだと電極との
反応層は極端に薄いため、以下の説明では考慮していな
い。したがって、以下の説明でいう反応層とは、はんだ
とＢｉ−Ｔｅ系半導体との間の反応層である。はんだと
Ｂｉ−Ｔｅ系半導体との間の反応層は、はんだ材よりも
たらされた成分（Ａ）とＢｉ−Ｔｅ系半導体よりもたら
された成分（Ｂ）が相互に拡散または反応することによ
って形成される層で、成分（Ａ）と成分（Ｂ）をともに
含む層である。さらに詳しくは、ＳｎとＴｅを主たる成
分とし、Ｂｉ−Ｔｅ系半導体よりもたらされるＢｉ、Ｓ
ｂなどを含む場合が多い。反応層の成分の構成は、Ｂｉ
−Ｔｅ系半導体の組成、はんだ材の組成、反応の条件な
どによって適宜選択可能である。また、溶融凝固したは
んだ層とは、はんだ付け工程において溶融した後、その
後の冷却過程で凝固したとみなされる層のことで、溶融
凝固したはんだ層は、反応前のはんだ材を主たる成分と
するか、または反応前のはんだ材と同一組成である場合
が多い。

【００３０】モジュールを切断して切断面を研磨し、光
学顕微鏡、電子顕微鏡（ＳＥＭ）、分析装置（ＥＰＭ
Ａ）を用いた観察により、はんだ層の空隙率、はんだ層
の厚さおよび反応層の厚さを調べた。上述したようには
んだ層の厚さとは溶融凝固したはんだ層のみの厚さであ
り、反応層の厚さとははんだとＢｉ−Ｔｅ系半導体との
間の反応層のみの厚さである。なお、空隙率は、はんだ
接合部の切断面の光学顕微鏡写真を撮り、溶融凝固した
はんだ層に存在する欠陥（空隙）の面積率を測定するこ
とにより決定した。

【００３１】（２）通電サイクル試験 モジュール全体を無風の自然冷却状態に保持し、３．０
Ｗ×１５０秒間の通電と１５０秒間の通電停止を１サイ
クルとして、２００サイクル後にモジュールの内部抵抗
を測定した。

【００３２】なお、下記の実施例２の表２に示すＳｂ添
加量５ｗｔ％のＳｎ−Ｓｂ系はんだを用いた場合に関し
ては、３．５Ａ×９０秒間の通電と２７０秒間の通電停
止を１サイクルとして、１００サイクル後にモジュール
の内部抵抗を測定した。

【００３３】試験前と比較した内部抵抗の増加率に基づ
いて以下のように評価した。増加率が４％未満のものを
「丸」、４％以上５％未満のものを「三角」、５％以上
のものを「バツ」とした。

【００３４】（３）温度サイクル試験 −４０℃×１０分間の冷却と８５℃×１０分間の加熱を
１サイクルとして、５００サイクル後にモジュールの内
部抵抗を測定した。試験前と比較した内部抵抗の増加率
に基づいて以下のように評価した。増加率が４％未満の
ものを「丸」、４％以上５％未満のものを「三角」、５
％以上のものを「バツ」とした。

【００３５】（実施例１）はんだとしてＢｉ添加量の異
なるＳｎ−Ｂｉ系はんだを用いた場合の評価結果を表１
に示す。表１において、Ｂｉ添加量が０のものは、本来
はＳｎ１００％を意味するが、実質的には不可避成分と
して０．１ｗｔ％程度の不純物が含まれている。Ｓｎ
（１００％）はんだを使用する場合は、純度を９９％以
上９９．９９％以下とすることが好ましく、９９．５％
以上９９．９％以下とすることがより好ましい。純度が
低いと空隙率を安定的に少なく制御することが困難にな
り、純度が高いとコスト高になる。

【００３６】

【表１】

【００３７】ｐ型およびｎ型のＢｉ−Ｔｅ系半導体とは
んだとの間にＳｎとＴｅを主とする反応層（Ｂｉが含ま
れることがある）が形成され、強固な接合に寄与してい
る。

【００３８】表１から、Ｓｎ−Ｂｉ系はんだ中のＢｉ添
加量については以下のようなことがいえる。Ｂｉを添加
することではんだ付け工程においてはんだの溶融温度を
下げることができコストを下げられる等の効果がある
が、添加量が多すぎると空隙率が増加するなどの不具合
を生じる場合がある。Ｂｉ添加量が５０ｗｔ％以下、好
ましくは１０ｗｔ％以下で耐久性が向上し、Ｂｉ添加量
が５ｗｔ％未満、好ましくは１ｗｔ％以下でさらに耐久
性が向上する。Ｂｉ添加量が０．３ｗｔ％未満では反応
層の厚さが減少し、さらに信頼性が向上する。しかし、
Ｂｉ添加量が低すぎる場合、例えば０．００５ｗｔ％以
下では低温で脆化するおそれがあるので、温度条件など
の使用条件に応じて０．００５ｗｔ％以上とすることが
好ましく、０．０５ｗｔ％以上とすることがより好まし
く、０．１ｗｔ％以上とすることがさらに好ましい。

【００３９】（実施例２）はんだとしてＳｂ添加量の異
なるＳｎ−Ｓｂ系はんだを用いた場合の評価結果を表２
に示す。表２において、Ｓｂ添加量が０のものは、本来
はＳｎ１００％を意味するが、実質的には不可避成分と
して０．１ｗｔ％程度の不純物が含まれている。また、
Ｓｎ−５ｗｔ％Ｓｂのはんだを用いた場合のみ、上述し
たように他のはんだを用いた場合と異なる通電サイクル
テストを行っている。

【００４０】

【表２】

【００４１】ｐ型およびｎ型のＢｉ−Ｔｅ系半導体とは
んだとの間にＳｎとＴｅを主とする反応層（Ｓｂおよび
Ｂｉが含まれることがある）が形成され、強固な接合に
寄与している。ただし、Ｓｎ−５ｗｔ％Ｓｂのはんだを
用いた場合には、ｐ型Ｂｉ−Ｔｅ半導体との反応層中に
ボイド様の欠陥が存在していた。

【００４２】表２から、Ｓｎ−Ｓｂ系はんだ中のＳｂ添
加量については以下のようなことがいえる。Ｓｂを添加
することではんだ付け工程においてはんだの溶融温度を
下げることができコストを下げられる等の効果がある
が、添加量が多すぎると空隙率が増加するなどの不具合
を生じる場合がある。Ｓｂ添加量が１０ｗｔ％以下で良
好な接合部が得られ、Ｓｂ添加量が５ｗｔ％未満で耐久
性が向上する。Ｓｂ添加量が０．５ｗｔ％未満では反応
層の厚さが減少し、さらに信頼性が向上する。しかし、
Ｓｂ添加量が低すぎる場合、低温で脆化するおそれがあ
るので、温度条件などの使用条件に応じて０．１ｗｔ％
以上とすることが好ましく、０．３ｗｔ％以上とするこ
とがより好ましい。

【００４３】（実施例３）はんだとしてＢｉ添加量およ
びＳｂ添加量の異なるＳｎ−Ｂｉ−Ｓｂ系はんだを用い
た場合の評価結果を表３に示す。

【００４４】

【表３】

【００４５】ｐ型およびｎ型のＢｉ−Ｔｅ系半導体とは
んだとの間にＳｎとＴｅを主とする反応層（Ｓｂおよび
Ｂｉが含まれることがある）が形成され、強固な接合に
寄与している。なお、Ｓｎ−２．５ｗｔ％Ｂｉ−２．５
ｗｔ％Ｓｂのはんだを用いた場合、ｐ型Ｂｉ−Ｔｅ半導
体との反応層の厚さは表２のＳｎ−５ｗｔ％Ｓｂのはん
だを用いた場合と同じであるが、ボイド様の欠陥は観察
されず、より強固に接合されていた。ＳｂはＢｉに比較
してｎ型Ｂｉ−Ｔｅ系半導体に対する反応性が高いの
で、ＳｎにＢｉおよびＳｂを複合的に添加することによ
り両者の特徴を生かして反応を制御し、より強固な接合
部を形成することが可能である。Ｓｎ−Ｂｉ−Ｓｂ系は
んだを用いた場合、Ｂｉ添加量は１０ｗｔ％以下、Ｓｂ
添加量は５ｗｔ％未満とすることが好ましい。一方、Ｂ
ｉおよびＳｂの合計添加量は０．１ｗｔ％以上とするこ
とが好ましい。

【００４６】実施例１〜３の結果から、反応層の厚さに
関しては以下のような結論を導くことができる。すなわ
ち、反応層が全く存在しないか非常に薄い場合には未接
合部が発生して接合強度が低下するため、ある程度の厚
さの反応層が存在することが必要である。一方、反応層
が厚くなりすぎると、接合部の強度が低下したり、半導
体の性能を阻害することがある。また、反応層の種類に
よって適切な反応層の厚さは異なるので、適宜調整する
ことが好ましい。

【００４７】ＳｎとＴｅを主たる成分とする反応層で
は、厚さが０．１μｍ以上で４０μｍ未満であれば強
度、性能を損なうことなく、良好な接合を実現できる。
さらに、厚さが１μｍ以下であればより信頼性の高い接
合部を形成できる。この反応層中にＢｉおよび／または
Ｓｂが含有されていればより良好な接合を実現できる。

【００４８】（実施例４）はんだとしてＳｎ−５ｗｔ％
Ｂｉを用い、はいだペーストの印刷厚さを０．１〜１．
０ｍｍ、はんだ付け温度を２３０〜３００℃の範囲で変
化させてモジュールを作製した。

【００４９】複数のモジュールを作製した後にモジュー
ルの切断面を観察し、１１８個のはんだ接合部につい
て、はんだ厚さ（反応層を含まない溶融凝固したはんだ
層のみの厚さ）と反応層を含まない溶融凝固したはんだ
層中の空隙率を測定した。

【００５０】表４に、はんだ厚さを２５μｍごとに区切
って分類するとともに、空隙率を５％ごとに区切って分
類した結果を示す。表４の評価は、各はんだ厚さにおい
て空隙率が１０％以下である接合部の割合が８０％以上
の場合「二重丸」、７０〜８０％の場合「丸」、６０〜
７０％の場合「三角」、６０％以下の場合「バツ」とし
た。

【００５１】

【表４】

【００５２】表４から、はんだ厚さが７５〜２００μｍ
の場合には空隙率が１０％以下の接合部がほとんどであ
り良好なはんだ接合部が得られている。また、はんだ厚
さが７５〜１２５μｍの場合に空隙率が１０％以下の接
合部がさらに増えてより良好なはんだ接合部が得られ、
はんだ厚さが７５〜１００μｍの場合にもっとも良好な
はんだ接合部が得られている。

【００５３】本発明では、Ｂｉ−Ｔｅ系半導体にメッキ
などを施さずに直接はんだ材を接合する際にコスト低
減、信頼性の向上などの点について特に効果が大きい
が、Ｂｉ−Ｔｅ系半導体とはんだ材との間にメッキなど
の連続する層を設ける場合においても同様に適用が可能
であり強固で高い信頼性を有する接合部が得られる。

【００５４】

【発明の効果】以上詳述したように本発明によれば、は
んだの組成および厚さを調整することにより、接合部を
強固で高い信頼性を有するものとし、さらにはＢｉ−Ｔ
ｅ系半導体へのメッキ工程を省略し、Ｂｉ−Ｔｅ系半導
体とはんだとを直接接合でき、低コストかつ強固で高い
信頼性を有するＢｉ−Ｔｅ系半導体素子およびＢｉ−Ｔ
ｅ系熱電モジュールを提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例におけるＢｉ−Ｔｅ系熱電モジ
ュールの製造方法を工程順に示す平面図。

【図２】本発明の実施例において作製されたＢｉ−Ｔｅ
系熱電モジュールの断面図。

【符号の説明】

１…金属基板 ２…下部電極 ３…Ｂｉ−Ｔｅ系半導体 ４…上部電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】 Ｂｉ−Ｔｅ系半導体にＳｎ系はんだ層を
   介して電極を接合したＢｉ−Ｔｅ系半導体素子におい
   て、前記Ｓｎ系はんだ層の組成が、一般式 Ｓｎ−Ｘ （ここで、ＸはαＢｉ、βＳｂまたはαＢｉ＋βＳｂで
   あり、αは５０ｗｔ％以下、βは１０ｗｔ％以下であ
   る）で表されることを特徴とするＢｉ−Ｔｅ系半導体素
   子。
2. 【請求項２】 前記Ｓｎ系はんだ層の厚さが７５〜２０
   ０μｍであることを特徴とする請求項１に記載のＢｉ−
   Ｔｅ系半導体素子。
3. 【請求項３】 前記Ｂｉ−Ｔｅ系半導体と前記Ｓｎ系は
   んだ層との間にＳｎとＴｅを含む反応層が形成されてい
   ることを特徴とする請求項１または２に記載のＢｉ−Ｔ
   ｅ系半導体素子。
4. 【請求項４】 複数のｐ型Ｂｉ−Ｔｅ系半導体およびｎ
   型Ｂｉ−Ｔｅ系半導体と、一対のｐ型Ｂｉ−Ｔｅ系半導
   体およびｎ型Ｂｉ−Ｔｅ系半導体の下面にＳｎ系はんだ
   層を介して接続された複数の下部電極と、前記下部電極
   が接続する対とは異なる他の一対のｐ型Ｂｉ−Ｔｅ系半
   導体およびｎ型Ｂｉ−Ｔｅ系半導体の上面にＳｎ系はん
   だ層を介して接続された複数の上部電極とを具備し、前
   記複数のｐ型Ｂｉ−Ｔｅ系半導体およびｎ型Ｂｉ−Ｔｅ
   系半導体が直列または並列に接続された構造を有するＢ
   ｉ−Ｔｅ系熱電モジュールにおいて、前記Ｓｎ系はんだ
   層の組成が、一般式 Ｓｎ−Ｘ （ここで、ＸはαＢｉ、βＳｂまたはαＢｉ＋βＳｂで
   あり、αは５０ｗｔ％以下、βは１０ｗｔ％以下であ
   る）で表されることを特徴とするＢｉ−Ｔｅ系熱電モジ
   ュール。
5. 【請求項５】 前記Ｓｎ系はんだ層の厚さが７５〜２０
   ０μｍであることを特徴とする請求項４に記載のＢｉ−
   Ｔｅ系熱電モジュール。
6. 【請求項６】 前記Ｂｉ−Ｔｅ系半導体と前記Ｓｎ系は
   んだ層との間にＳｎとＴｅを含む反応層が形成されてい
   ることを特徴とする請求項４または５に記載のＢｉ−Ｔ
   ｅ系熱電モジュール。