JP2002132495A

JP2002132495A - 指数変換の方法および装置

Info

Publication number: JP2002132495A
Application number: JP2000319124A
Authority: JP
Inventors: Shozo Nitta; 昌三新田
Original assignee: Burr Brown Japan Inc
Current assignee: Burr Brown Japan Inc
Priority date: 2000-10-19
Filing date: 2000-10-19
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】リニアリティ（対数で）の高い指数変換特性
を備えた指数変換方法を提供する。【解決手段】第１の値を表す複数のビットから成る第
１の二進ワードの複数のビットを、上位ビット・グルー
プＢＧ_Uと下位ビット・グループＢＧ_Lとに分割する。次
に、上位ビット・グループＢＧ_Uを指数関数の指数情報
（Ｓ）として使用し、かつ下位ビット・グループＢＧ_L
を指数関数の仮数情報（｛１＋（Ｍ／２^L）｝）として
使用することにより、第１二進ワードを、第１の値を変
数とする指数関数値を近似的に表す第２の二進ワードに
変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル的あるい
はデジタル演算によって指数（逆対数）変換を行う方法
および装置に関するものである。

【０００２】

【従来の技術】従来、ＣＣＤイメージセンサのアナログ
・フロントエンド信号処理においては、アナログのＰＧ
Ａ（programmable gain amplifier）が用いられ、この
アナログＰＧＡによって、ＣＣＤイメージセンサからの
出力信号に対し、人間の視覚の明るさに対する特性に従
い、指数（逆対数）変換処理を行っている。詳細には、
この指数変換処理は、アナログの指数（逆対数）増幅器
又は指数（逆対数）減衰器を用い、そして画面の平均の
明るさに応じて輝度信号のゲインを可変させるようにし
ている。すなわち、指数増幅器は、指数関数のゲインカ
ーブ、言い換えれば対数でリニアなゲインカーブをもつ
ように設計している。

【０００３】また、コンピュータ等における計算におい
ては、このような指数変換のためのゲインカーブ特性
は、ルックアップ・テーブルを用いてデジタル的に得た
り、あるいはテーラー展開により数学的に厳密に得ると
いう方法もある。

【０００４】

【発明が解決しようとする課題】しかし、アナログ回路
で構成された上記の指数増幅器は、ゲインカーブ特性の
良いものを設計するのが容易ではなく、またそのゲイン
カーブが素子の値、特性等により定まるため、それら素
子の製造上のバラツキに対する依存性が高い、という問
題がある。また、製造上の素子のバラツキに対するこの
高い依存性のため、ゲインカーブが、直線（対数で）か
ら大きくずれることがあり、これによりＰＧＡの歩留ま
りが低下するという問題がある。

【０００５】また、テーラー展開を使用する数学的厳密
計算は、近似計算で十分な用途に対してはコストの上
昇、変換速度の低下を招く等の問題がある。さらに、ル
ックアップ・テーブルを使用する方法では、ＲＯＭのよ
うなメモリを必要とするため、Ａ／Ｄコンバータのよう
なＩＣチップ上にＲＯＭを実現する場合、技術上および
コスト上の問題が生じる。すなわち、技術上の問題とし
ては、ＲＯＭへの書込作業が必要であり、また書き込ん
だら、ＲＯＭの書き直しができないことである。また、
コスト上の問題としては、メモリを作成するスペースが
チップ上に必要となり結果、チップ面積が大きくなり、
このことは、ひいてはＩＣチップ全体の歩留まりの低下
並びにコスト上昇を招くことになる。

【０００６】したがって、本発明の目的は、リニアリテ
ィ（対数で）の高い指数変換特性を備えた指数変換方法
および装置を提供することである。また、本発明の別の
目的は、低コストで実現できる指数変換の方法および装
置を提供することである。

【０００７】さらに、本発明の別の目的は、上記の指数
変換法を用いたゲイン乗算の方法および装置を提供する
ことである。

【０００８】

【課題を解決するための手段】上記の目的を実現するた
め、本発明による、第１の値を表す複数のビットから成
る第１のワードを、該第１の値を変数とする指数関数値
を近似的に表す第２のワードに変換する指数変換方法
は、イ）前記第１ワードの前記複数のビットを、上位ビ
ット・グループと下位ビット・グループとに分割する分
割ステップと、ロ）前記上位ビット・グループを前記指
数関数の指数情報として、前記下位ビット・グループを
前記指数関数の仮数情報として発生する変換情報発生ス
テップと、を含むこと、を特徴とする。さらに、本発明
の指数変換方法は、前記指数情報と前記仮数情報を使用
して、前記第１ワードを前記第２ワードに変換する変換
ステップを含むことができる。

【０００９】本発明によれば、前記第１と第２のワード
は、二進ワードとすることができる。この場合、前記変
換情報発生ステップは、イ）前記複数のビットとは独立
の所定の値をもつ基準ビットを定めるステップと、ロ）
前記基準ビットの下位ビットとして前記下位ビット・グ
ループを付加して仮数ワードを形成するステップと、を
含み、前記変換ステップは、イ）前記仮数ワードを前記
指数情報にしたがってシフトすることにより、前記指数
関数値を構成する前記第２ワードを形成するステップ、
を含むことができる。

【００１０】本発明による指数変換方法は、ビデオ信号
またはオーディオ信号のゲインを制御するために使用す
ることができる。また、本発明による指数変換方法は、
自動的に行うようにすることができる。この場合、指数
変換方法は、デジタルＰＧＡあるいはコンピュータを使
用して自動的に行うようにすることができる。

【００１１】また、本発明による、入力デジタル信号に
対し、ゲインコードに応答してゲインを乗算する乗算方
法は、イ）指数関数的に増大するゲインを指定するため
のゲインコードを受けるステップと、ロ）上記の指数変
換方法により、前記第１ワードとしての前記ゲインコー
ドから前記ゲインを表す情報を発生するステップと、
ハ）前記入力デジタル信号に前記ゲインを表す情報をデ
ジタル的に乗算するステップと、から成る。さらに、本
発明の乗算方法は、前記ゲインを表す情報を、前記指数
情報と前記仮数情報とで構成することができる。

【００１２】また、本発明による、第１の値を表す複数
のビットから成る第１の二進ワードを、該第１の値を変
数とする指数関数値を近似的に表す第２の二進ワードに
変換する指数変換装置は、イ）前記第１二進ワードの前
記複数のビットを受け、上位ビット・グループと下位ビ
ット・グループとに分割する分割手段と、ロ）前記分割
手段からの前記上位ビット・グループを前記指数関数の
指数情報として、前記分割手段からの前記下位ビット・
グループを前記指数関数の仮数情報を発生する発生手段
と、を含むこと、を特徴とする。さらに、本発明の指数
変換装置は、前記指数情報と前記仮数情報を受けそして
これらを使用して、前記第１二進ワードを前記第２二進
ワードに変換する変換手段を含むことができる。

【００１３】本発明によれば、前記発生手段は、イ）前
記上位ビット・グループを受けて、この上位ビット・グ
ループの値を演算することによって指数値を得る指数値
演算手段と、ロ）前記下位ビット・グループを受けて、
所定の値を有する基準ビットの小数点以下に前記下位ビ
ット・グループを追加して仮数ワードを形成する仮数形
成手段と、を含み、前記変換手段は、イ）前記指数値と
前記仮数ワードとから前記指数関数の値である前記第２
二進ワードを形成するようにできる。

【００１４】本発明によれば、前記第１と第２のワード
は、二進ワードとすることができる。この場合、前記変
換手段は、イ）前記仮数ワードを受けるシフトレジスタ
手段と、ロ）前記指数値を受け、前記シフトレジスタ手
段内での前記仮数ワードのシフト動作を制御する制御ロ
ジック手段と、を含むようにできる。

【００１５】さらに、本発明によれば、指数変換装置
は、デジタルＰＧＡで構成したり、コンピュータで構成
したりすることができる。また、本発明による、入力デ
ジタル信号に対しゲインを乗算する乗算装置は、イ）指
数関数的に増大するゲインを指定するためのゲインコー
ドを受ける入力端子と、ロ）前記第１二進ワードとして
の前記ゲインコードから前記ゲインを表す情報を発生す
る上記の指数変換装置であって、前記ゲインコードは前
記第１二進ワードとする、前記の指数変換装置と、ハ）
前記入力デジタル信号に前記ゲインを表す情報をデジタ
ル的に乗算する乗算手段と、から成る。さらに、本発明
の乗算装置は、前記ゲインを表す情報を、前記指数情報
と前記仮数情報とで構成することができる。

【００１６】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して詳細に説明する。図１は、本発明に
よる指数変換法の原理を示す図である。本発明のこの指
数変換法では、Ｘビットの二進ワードが表す二進数を、
以下の式

【００１７】

【数１】Ｇ＝Ｇ₀・２^S・｛１＋（Ｍ／２^L）｝（１）にしたがって指数変換することにより指数変換値Ｇを発
生する。ここで、２：この指数変換に使用する指数関数の底（本例では、
２進数であるため、２である）Ｕ：所定の上位ビット数Ｌ：下位ビット数（＝Ｘ−Ｕ）Ｓ：指数関数の指数であって、ビット数Ｕの上位ビット
・グループが表す十進値Ｍ：ビット数Ｌの下位ビット・グループが表す十進値Ｇ₀：初期値を定める指数変換値の任意の係数（図示例
では、１としている）。以下に詳細に説明するように、本発明の指数変換法で
は、二進ワードのＸビットの上位Ｕビットを指数関数の
指数値、すなわち指数Ｓの値として、そして下位Ｌビッ
トを、仮数情報として、具体的には仮数の小数部分、す
なわちＭとして使用することにより、所与の二進ワード
を近似的に指数関数値に変換する。

【００１８】次に、図１を参照して、本発明の指数変換
法について、その１例を用いて具体的に説明する。尚、
図示例では、例示の二進ワードは、“１０１１１０１０
０１”であり、この場合は、Ｘ＝１０、Ｕ＝３、Ｌ＝７
である。簡単のため、本例では、Ｇ₀＝１とする。先ず
初めに、図１の（１）における点線で示すように、Ｘビ
ットすなわち１０ビットのこの二進ワードを、上位３ビ
ットの上位ビット・グループＢＧ_Uすなわち“１０１”
と、下位７ビットの下位ビット・グループＢＧ_Lすなわ
ち“１１０１００１”とに分割する。また、概念的に示
したように、上位ビット・グループＢＧ_Uの十進数の値
Ｓを算出する。この場合、二進の上位ビット・グループ
“１０１”の十進値Ｓ＝５である。

【００１９】次に、図１の（２）に示すように、下位ビ
ット・グループＢＧ_Lを、上位ビット・グループＢＧ_Uか
ら分離して、これの最下位ビットの右に小数点を置く。
これにより、式１のＭが形成される。この操作は、後述
のように、例えばレジスタ中の適切なビット位置への取
り込みにより行うことができる。

【００２０】次に、図１の（３）に示すように、下位ビ
ット・グループＢＧ_Lの小数点を、下位ビット・グルー
プＢＧ_Lに対し相対的に、下位ビット数Ｌだけ左側にシ
フトさせる。本例では、Ｌ＝７ビットだけシフトさせ
る。この操作は、例えば、下位ビット・グループＢＧ_L
の右シフトにより行うことができる。これにより、下位
ビット・グループＢＧ_Lの最上位ビットの左に小数点が
移るため、下位ビット・グループＢＧ_Lは、小数とな
る。これは、式１の（Ｍ／２^L）に相当し、仮数の小数
部分をとなる。尚、小数点の７ビットの左シフトが２^L
での除算に相当している。さらに、この小数に対し、整
数の“１”である基準ビットを付加する。この基準ビッ
ト“１”は、隠しビットとも呼ぶことができる。この付
加により、式１の｛１＋（Ｍ／２^L）が形成されて、仮
数ワードが完成する。

【００２１】次に、図１の（４）に示すように、今形成
した仮数ワードの小数点を、この仮数ワードに対し相対
的に、Ｓビットだけ右側にシフトさせる。本例の場合、
５ビットだけ右シフトする。これは、式１の２^Sの乗算
に相当する。この操作は、例えばシフトレジスタにおけ
る左シフトにより実現することができる。このようにし
て、指数変換が終了し、この指数変換後の二進ワード
“１１１０１０．０１”が得られる。尚、この二進ワー
ドは、小数を含んでいるが、この小数は、必要に応じて
省略することもできる。

【００２２】以上の簡単な操作により、線形である二進
ワードを変数とする指数関数値の二進ワードに近似変換
することができる。上述の変換処理は、比較的簡単な二
進演算処理により実現できるため、精密な計算が必要と
されず、しかも比較的高速の演算が望まれるような用途
においては有利である。

【００２３】次に、図２−図４を参照して、本発明の指
数変換処理をグラフを使って説明する。図２は、入力コ
ードすなわち入力二進ワードと、これを入力とする式１
の２ ^Sと｛１＋（Ｍ／２^L）の値を示すグラフである。
尚、左の縦軸には２^Sの値を、そして右の縦軸には｛１
＋（Ｍ／２^L）｝の値を示している。このグラフも、同
じくＸ＝１０、Ｕ＝３、Ｌ＝７の場合について示してい
る。したがって、入力コードの十進値が１２８（二進の
“００１０００００００”に相当），２５６（“０１０
０００００００”に相当），３８４（“０１１００００
０００”に相当）、５１２（“１０００００００００”
に相当）…のとき、Ｓが１，２，３，４…となるため、
２^Sの値は、ステップ状にではあるが指数関数的に１，
２，４，８…と上昇する。一方、仮数部分の値は、下位
ビット・グループの十進値の最小値と最大値が０と１２
７であるため、Ｍ／２^Lは、０（＝０／１２８）から
０．９９２１９（＝１２７／１２８）との間で変化し、
したがって、仮数の値は、１．０と１．９９２１９との
間で、のこぎり波状に周期的に変化する。指数変換値
は、これら双方の値を乗算して得られる。

【００２４】図３には、図２に示した２^Sと｛１＋（Ｍ
／２^L）の双方の乗算により得られた指数変換値のグラ
フを示している。図から分かるように、入力コードが
０，１２８，２５６，３８４，５１２…における指数関
数カーブ上の離散的な値を、直線補間した部分線形近似
の指数関数カーブとなっている。

【００２５】図４は、図３のカーブを、縦軸を対数スケ
ールで示している。図示のように、指数関数の離散値間
では多少湾曲が残るが、対数でほぼリニアなカーブとな
っていることが分かる。

【００２６】尚、入力コードすなわち入力二進ワードの
上位ビット・グループのビット数Ｕを増減させるように
ビット分割を行う場合、例えばビット数Ｕを増やすよう
にビット分割を行うと、離散値の間隔すなわちセグメン
ト内のポイント数が減少する一方で、指数変換値の可変
できる値のスパンが増大する。但し、ビット分割を変更
しても、部分線形近似カーブの理想的な指数関数カーブ
に対する誤差は変化しない。

【００２７】上記の例の説明においては、二進法で指数
変換を行うこと、すなわち底を２とすることを前提に説
明したが、本発明のこの指数変換方法は、三進数その他
のＮ進法の数値表現形式においても実現でき、このこと
は、当業者には明かである。また、初期値Ｇ₀は１とし
たが、その他の適当な任意の値とすることができる。そ
の場合、上記の乗算処理に変更を加えることにより、あ
るいは別個の乗算処理を追加することによって行うこと
ができる。

【００２８】次に、図５を参照して、本発明の上述の指
数変換方法を実施する１実施形態による指数（逆対数）
変換装置について説明する。図５にブロック図で示した
この指数変換装置Ａは、図示のように、Ｘビットの二進
ワードから成る入力コードＣ _INを受けて、この入力コー
ドを指数変換して出力コードＣ_OUTを発生するため、大
きく分けて、ビット分割部１と、変換情報発生部３と、
変換部４とから構成している。ビット分割部１は、入力
コードＣ_INを受けるためのＸビットのレジスタ１０から
成っている。このレジスタ１０は、上位のＵビットから
成る上位ビット・グループＣ_Uを出力する上位レジスタ
段１００と、残りの下位のＬビットから成る下位ビット
・グループＣ_Lを出力する下位レジスタ段１０２と、を
有している。これら２つのレジスタ段により、図１
（１）に示したように、入力コードＣ _INを２つのビット
・グループに分割する。

【００２９】次の変換情報発生部３は、図示のように、
指数値演算部３０と、仮数形成部３２とから成ってい
る。詳しくは、指数値演算部３０は、アップ／ダウン・
カウンタ３００から成り、これは、レジスタ１０の上位
レジスタ段１００からの上位ビット・グループＣ_Uを受
けるロード端子を有し、また、このカウンタは、変換部
４からの制御信号を受ける入力端子と、そしてカウント
出力を発生する出力端子とを有している。これにより、
カウンタ３００は、以下に詳細に説明するように、この
上位ビット・グループの十進値であるＳを形成するよう
に動作する。変換部４からの上記の制御信号には、アッ
プ／ダウン・カウントのカウント方向の指定、カウント
動作の開始および停止に関するものが含まれる。

【００３０】一方、仮数形成部３２は、（Ｌ＋１）ビッ
トのレジスタ段から成るレジスタ３２０から成り、これ
は、１ビットのＭＳＢレジスタ段３２００と、そして残
りのＬビットの下位レジスタ段３２０２とを有してい
る。下位レジスタ段３２０２は、レジスタ１０の下位レ
ジスタ段１０２からの出力Ｃ_Lを受ける一方、ＭＳＢレ
ジスタ段３２００は、常に二進“１”にセットされてい
る。これら２つのレジスタ段３２００と３２０２とは、
図１（３）に示したように、合わさって、指数変換にお
ける仮数を形成し、出力にこの仮数ワードＣ_LXを発生す
る。尚、小数点は、ＭＳＢ段３２００と下位レジスタ段
３２０２の最上位との間にあると考える。

【００３１】次に、変換部４は、シフトレジスタ４０
と、制御ロジック４２とから成っている。シフトレジス
タ４０は、レジスタ３２０からの仮数ワードＣ_LXを受け
るロード端子を有している。このシフトレジスタ４０
は、さらに、右／左（Ｒ／Ｌ）シフト指定入力を有して
いる。一方、制御ロジック４２は、アップ／ダウン・カ
ウンタ３００からのカウント出力を受ける入力端子と、
そしてアップ／ダウン・カウンタ３００の動作を制御す
るための上述の制御信号を発生する出力端子と、を有し
ている。また、制御ロジック４２は、さらに別の出力と
して、シフトレジスタの動作に使用するクロックＣＬＫ
を発生する出力と、シフトレジスタ４０の右シフト
（Ｒ）、左シフト（Ｌ）を指定する動作モード出力ＭＯ
とを有している。また、この動作モード出力では、シフ
トレジスタ４０並びにアップ／ダウン・カウンタ３００
のデータ・ロード等の制御も行う（図示せず）。詳細に
は、制御ロジック４２は、上位レジスタ段１００からカ
ウンタ３００へロードさせる動作と、このロードされた
値をカウンタ３００の出力端子から受けそしてこのカウ
ントに基づいてカウント方向を指定する動作と、カウン
トを開始させる動作と、カウンタ３００のカウント値を
目標カウント値と比較する動作と、カウントの開始から
この比較による一致までの間クロックＣＬＫをシフトレ
ジスタ４０に出力する動作とを行う。上記の目標カウン
ト値とは、通常はカウント０であるが、オフセットを使
用する場合には、そのオフセット分だけずれた値までで
ある。本実施形態では、このオフセットは、前述の式１
の初期値Ｇ₀を実現するのに使用し、これよって１未満
の指数変換値を得ることができる。

【００３２】次に、変換情報発生部３と変換部４の動作
について、以下に具体的に説明する。先ず初めに、Ｇ₀
を以下の式で表す。

【００３３】

【数２】Ｇ₀＝２^H （２）ここで、Ｈは、０を含む正または負の整数。Ｈ＝０のと
き、Ｇ₀＝２⁰＝１となり、オフセット＝０となる。この
オフセット値のときの動作を最初に説明する。この場
合、上述の例におけるＣ_U＝“１０１”のとき、この上
位３ビットがアップ／ダウン・カウンタ３００にロード
されると、制御ロジック４２は、カウンタ３００の出力
からこのカウント“１０１”を検知し、そして次に、以
下の式にしたがって、カウント方向判定値Ｓ’と、目標
カウント値Ｔとを計算する。

【００３４】

【数３】Ｓ’＝Ｓ＋Ｈ（３）Ｔ＝−Ｈ（４）ここで、Ｓ’が正のときは、ダウンカウント方向を示
し、そして負のときはアップカウント方向を示す。本例
の場合、Ｓ₁₀＝５，Ｈ₁₀＝０であるため、Ｓ’₁₀＝５、
すなわち正であってダウンカウント方向を示す。これは
また、シフトレジスタ４０の左シフトを示す。この例の
場合、目標カウント値Ｔ₂＝“０００”である。したが
って、制御ロジック４２は、カウンタ３００にダウンカ
ウントさせる一方で、カウンタ３００から出力されるカ
ウントが目標カウント値Ｔ₂＝“０００”に一致するま
でクロックを発生し、一致したときにクロックの出力を
止める。一致するまでに発生するクロックは、シフトレ
ジスタ４０を左シフトさせる。本例の場合、カウンタ３
００は、“１０１”から“０００”までダウンカウント
するため、５個のクロックＣＬＫがシフトレジスタ４０
に供給され、この結果、５ビットの左シフトが生じて２
⁵の乗算が行われる。これにより、図１（４）に示した
ような結果がシフトレジスタにおいて得られ、そしてこ
れが、出力コードＣ_OUTとして発生する。

【００３５】次に、オフセットが非ゼロの場合について
説明する。仮に、Ｇ₀＝２^-2、すなわち、Ｈ₁₀＝−２と
し、そして上位ビット・グループは同じくＣ_U＝“１０
１”とする。この場合、Ｓ₁₀＝５，Ｈ₁₀＝−２であるた
め、Ｓ’₁₀＝３、すなわち正であってダウンカウント方
向を示し、またシフトレジスタ４０の左シフトを示す。
目標カウント値Ｔ₂＝“０１０”である。この場合、カ
ウンタ３００は、“１０１”から“０１０”までダウン
カウントし、制御ロジック４２から発生するクロックＣ
ＬＫの数は３個となり、３ビットの左シフトが生じ、２
³の乗算が行われる。一方、Ｃ_U＝“０００”となった場
合、Ｓ₁₀＝０，Ｈ₁₀＝−２であるため、Ｓ’₁₀＝−２、
すなわち負であってアップカウント方向を示し、またシ
フトレジスタ４０の右シフトを示す。目標カウント値Ｔ
₂はＨの絶対値に０を加算したものであるため、Ｔ₂＝
“０１０”となる。この場合、カウンタ３００は、“０
００”から“０１０”までアップカウントし、そして制
御ロジック４２から発生するクロックＣＬＫの数は２個
となるため、２ビットの右シフトが生じ、２^-2の乗算が
行われる。

【００３６】以上に説明したように、図５のこの指数変
換装置Ａは、極めて簡単な回路構成で、デジタル演算を
使用してデジタル的に指数変換処理を行うことができ、
従来のアナログ回路で行う場合のような素子のバラツキ
による影響を受けることはない。

【００３７】尚、図５に示した指数変換装置は、図示の
ように、別々のレジスタ、カウンタ、シフトレジスタ等
を使って実現する代わりに、デジタルＰＧＡを使用して
実現することもできる。同様に、図示の回路構成は、単
にマイクロコンピュータを含むコンピュータのプログラ
ムによっても実施することができる。

【００３８】次に、図６を参照して、本発明の指数変換
装置を利用したゲイン乗算装置Ｂについて説明する。こ
のゲイン乗算装置Ｂは、指数変換装置Ａで得た乗数を、
入力される被乗数Ｊに乗算して乗算結果Ｋを発生する乗
算装置５を有している。被乗数Ｊの例としては、ＣＣＤ
イメージセンサからの信号のようなビデオ信号またはオ
ーディオ信号である。このゲイン乗算装置Ｂの別の入力
は、ゲインコードであり、これは、上記のようなビデオ
信号またはオーディオ信号に乗算すべき、指数関数的に
増大するゲインを指定し、そしてこのゲインは、乗数と
して作用する。ゲインコードは、例えば、ビデオ信号の
１フレームにおける平均の輝度に反比例した信号とする
ことができる。この場合、平均輝度が低くなる、すなわ
ち画面が暗くなると、乗数として作用するゲインを指数
関数的に増大させることによってビデオ信号の平均輝度
を上昇させ、画面をより明るくするようにする。これ
は、人間の視覚、聴覚等の感覚は、指数関数的であり、
対数でリニアな特性が要求されるからである。本発明の
指数変換装置を使えば、リニアなゲインコードから指数
関数的に増減するゲインを簡単に得ることができる。
図７は、前述の例（Ｘ＝１０、Ｕ＝３、Ｌ＝７）でのゲ
インコードである入力コードと、Ｓ，Ｍ等の数値例を表
にして示している。また、この表には、線形スケールの
ゲインＧ（Ｘ）に加え、ｄＢ表示のゲインＧ（ｄＢ）
と、ゲイン・ステップ（Delta）も示している。

【００３９】図８は、別の実施形態の乗算装置Ｃを示し
ている。この実施形態では、指数変換装置Ａ’には、指
数情報発生部と仮数情報発生部とを設けて、最終的な指
数変換値であるゲインではなく、指数情報Ｓを表す二進
ワードと仮数情報｛１＋（Ｍ／２^L）｝を表す二進ワー
ドとを出力するようにしている。尚、指数情報発生部
は、図５の制御ロジック４２の出力から発生されるクロ
ックＣＬＫをカウントする回路で構成でき、そして、仮
数情報発生部は、レジスタ３２０の出力をそのまま発生
するもので構成できる。また、乗算装置５’は、シフト
演算器５０と乗算器５２とで構成している。シフト演算
器５０は、被乗数Ｊに対し指数変換装置Ａ’からの指数
情報ワードをシフト操作によって乗算し、その結果であ
る（２^S・Ｊ）を出力する。この出力値に対し、次の乗
算器５２は、指数変換装置Ａ’からの仮数情報ワードを
乗算して、最終的な乗算結果Ｋを発生する。このような
構成によっても、図６と同等のゲイン乗算を行うことが
できる。

【００４０】

【発明の効果】以上に詳細に説明した本発明の指数変換
法によれば、簡単なデジタル演算処理によってデジタル
的な指数変換を行うことができる。これにより、線形性
の良くないアナログ回路、あるいはＲＯＭのようなメモ
リを使わずに指数変換を実現することができる。また、
近似的な指数変換を実行するため、変換を比較的高速に
することもできる。さらに、デジタル演算処理によるデ
ジタル的な指数変換により、製品の歩留まりが向上し、
コスト低減をもたらすことができる。

【図面の簡単な説明】

【図１】本発明による指数変換法の原理を示す図。

【図２】図１の本発明の指数変換法を説明するための、
入力コードすなわち入力二進ワードと、これを入力とす
る２^S（左の縦軸）と｛１＋（Ｍ／２^L）｝（右の縦軸）
の値を示すグラフ。

【図３】図２に示した２^Sと｛１＋（Ｍ／２^L）｝の双方
の乗算により得られた指数変換値のグラフ。

【図４】図３のカーブを縦軸を対数スケールで示したグ
ラフ。

【図５】本発明の指数変換方法を実施する１実施形態の
指数変換装置のブロック図。

【図６】本発明の指数変換装置を利用したゲイン乗算装
置を示すブロック図。

【図７】１例（Ｘ＝１０、Ｕ＝３、Ｌ＝７）の入力コー
ドすなわちゲインコードと、そのときのＳ，Ｍ等の数値
例を示す図表。

【図８】本発明の指数変換装置を利用したゲイン乗算装
置の別の実施形態を示すブロック図。

【符号の説明】

Ａ、Ａ’：指数変換装置１：ビット分割部３：変換情報発生部４：変換部１０：レジスタ３０：指数値演算部３２：仮数形成部Ｂ、Ｃ：ゲイン乗算装置５、５’：乗算装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年１０月２７日（２０００．１０．
２７）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図５】

【図２】

【図３】

【図４】

【図６】

【図８】

【図７】

Claims

【特許請求の範囲】

【請求項１】第１の値を表す複数のビットから成る第１
のワードを、該第１の値を変数とする指数関数値を近似
的に表す第２のワードに変換する指数変換方法であっ
て、イ）前記第１ワードの前記複数のビットを、上位ビット
・グループと下位ビット・グループとに分割する分割ス
テップと、ロ）前記上位ビット・グループを前記指数関数の指数情
報として、前記下位ビット・グループを前記指数関数の
仮数情報として発生する変換情報発生ステップと、を含
むこと、を特徴とする指数変換方法。
【請求項２】請求項１記載の指数変換方法であって、さ
らに、前記指数情報と前記仮数情報を使用して、前記第１ワー
ドを前記第２ワードに変換する変換ステップと、を含む
こと、を特徴とする指数変換方法。
【請求項３】請求項１または２のいずれかに記載の方法
において、前記第１と第２のワードは、二進ワードであ
ること、を特徴とする指数変換方法。
【請求項４】請求項３記載の方法において、前記変換情報発生ステップは、イ）前記複数のビットとは独立の所定の値をもつ基準ビ
ットを定めるステップと、ロ）前記基準ビットの下位ビットとして前記下位ビット
・グループを付加して仮数ワードを形成するステップ
と、を含み、前記変換ステップは、イ）前記仮数ワードを前記指数情報にしたがってシフト
することにより、前記指数関数値を構成する前記第２ワ
ードを形成するステップ、を含むこと、を特徴とする指
数変換方法。
【請求項５】請求項１から４のいずれかに記載の方法で
あって、該方法を、ビデオ信号またはオーディオ信号の
ゲインを制御するために使用すること、を特徴とする指
数変換方法。
【請求項６】請求項１から５のいずれかに記載の方法で
あって、該方法を自動的に行うこと、を特徴とする指数
変換方法。
【請求項７】請求項６記載の方法であって、該方法を、
デジタルＰＧＡを使用して自動的に行うこと、を特徴と
する指数変換方法。
【請求項８】請求項６記載の方法であって、該方法を、
コンピュータを使用して自動的に行うこと、を特徴とす
る指数変換方法。
【請求項９】入力デジタル信号に対し、ゲインコードに
応答してゲインを乗算する乗算方法であって、イ）指数関数的に増大するゲインを指定するためのゲイ
ンコードを受けるステップと、ロ）請求項１から８のいずれかに記載の指数変換方法に
より、前記第１ワードとしての前記ゲインコードから前
記ゲインを表す情報を発生するステップと、ハ）前記入力デジタル信号に前記ゲインを表す情報をデ
ジタル的に乗算するステップと、から成る乗算方法。
【請求項１０】請求項９記載の乗算方法において、前記ゲインを表す情報は、前記指数情報と前記仮数情報
とであること、を特徴とする乗算方法。
【請求項１１】第１の値を表す複数のビットから成る第
１の二進ワードを、該第１の値を変数とする指数関数値
を近似的に表す第２の二進ワードに変換する指数変換装
置であって、イ）前記第１二進ワードの前記複数のビットを受け、上
位ビット・グループと下位ビット・グループとに分割す
る分割手段と、ロ）前記分割手段からの前記上位ビット・グループを前
記指数関数の指数情報として、前記分割手段からの前記
下位ビット・グループを前記指数関数の仮数情報を発生
する変換情報発生手段と、を含むこと、を特徴とする指
数変換装置。
【請求項１２】請求項１１記載の指数変換装置であっ
て、さらに、前記指数情報と前記仮数情報を受けそしてこれらを使用
して、前記第１二進ワードを前記第２二進ワードに変換
する変換手段と、を含むこと、を特徴とする指数変換装
置。
【請求項１３】請求項１１または１２のいずれかに記載
の装置において、前記変換情報発生手段は、イ）前記上位ビット・グループを受けて、この上位ビッ
ト・グループの値を演算することによって指数値を得る
指数値演算手段と、ロ）前記下位ビット・グループを受けて、所定の値を有
する基準ビットの小数点以下に前記下位ビット・グルー
プを追加して仮数ワードを形成する仮数形成手段と、を
含み、前記変換手段は、前記指数値と前記仮数ワードとから前
記指数関数の値である前記第２二進ワードを形成するこ
と、を特徴とする指数変換装置。
【請求項１４】請求項１３記載の装置において、前記変換手段は、イ）前記仮数ワードを受けるシフトレジスタ手段と、ロ）前記指数値を受け、前記シフトレジスタ手段内での
前記仮数ワードのシフト動作を制御する制御ロジック手
段と、を含むこと、を特徴とする指数変換装置。
【請求項１５】請求項１１から１４のいずれかに記載の
装置であって、前記装置をデジタルＰＧＡで構成したこ
と、を特徴とする指数変換装置。
【請求項１６】請求項１１から１４のいずれかに記載の
装置であって、前記装置をコンピュータで構成したこ
と、を特徴とする指数変換装置。
【請求項１７】入力デジタル信号に対しゲインを乗算す
る乗算装置であって、イ）指数関数的に増大するゲインを指定するためのゲイ
ンコードを受ける入力端子と、ロ）前記第１二進ワードとしての前記ゲインコードから
前記ゲインを表す情報を発生する請求項１１から１６の
いずれかに記載の指数変換装置であって、前記ゲインコ
ードは前記第１二進ワードとする、前記の指数変換装置
と、ハ）前記入力デジタル信号に前記ゲインを表す情報をデ
ジタル的に乗算する乗算手段と、から成る乗算装置。
【請求項１８】請求項１７記載の乗算装置において、前記ゲインを表す情報は、前記指数情報と前記仮数情報
とであること、を特徴とする乗算装置。