CN115208403B - 一种逐次逼近型adc电路及adc转换器、芯片 - Google Patents

Abstract

本发明涉及ADC电路技术领域，公开了一种逐次逼近型ADC电路及ADC转换器、芯片，DAC电路根据所述加减计数器输出的计数值产生基准电压信号；模拟比较器将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果；所述加减计数器输出计数值并发送至所述DAC电路；当对第三次及之后输入的测量电压信号进行转换时，通过所述差值取绝对值电路对前两次的转换结果计算差值的绝对值；所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间，从而降低功耗。

Description

一种逐次逼近型ADC电路及ADC转换器、芯片

技术领域

本发明涉及ADC电路技术领域，公开了一种逐次逼近型ADC电路及ADC转换器、芯片。

背景技术

在SOC芯片中，尤其是传感器相关领域的SOC芯片中，需要用逐次逼近型模数转换电路即ADC电路将模拟信号转换为数字信号，再进行滤波等其他信号处理。其中，逐次逼近型ADC电路是应用非常广泛的模/数转换电路，它包括1个比较器、1个D /A数模转换器即DAC电路、1个逐次逼近寄存器和1个逻辑控制单元，优点是结构简单，功耗低，成本低。

一般逐次逼近型模数转换电路的转换时间是采样时间+N个转换时钟周期；其中，采样时间至少为1个时钟周期，N值至少为1，采样时间的时钟周期和转换时钟周期相对应；逐次逼近型模数转换电路是将采样输入信号与已知电压不断进行比较，从最高位开始比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数，比如精度为12的ADC转换时间需要12个时钟周期。

随着便携式设备尤其是一些可穿戴设备的兴起，人们对集成电路的低功耗要求越来越高，ADC转换器作为SOC产品的一个重要模块，它的低功耗设计显得日益重要。我们日常使用的很多传感器信号是缓慢变化的，比如人的心电信号、环境温度、湿度等，这些缓慢变化的信号每两次采样之间的变化很小，甚至只变化一个LSB（最低有效位）或者不变化，这个时候采用固定的转换周期进行转换就让功耗白白浪费。

为此，其中一个现有技术中提出了基于信号自相关的逐次转换电路，该方法根据两次采样数据的相关性，如果两次采样数值差别不大，对于N位的A/D转换器，就只进行M（M<N）位的AD转换，因此降低了转换功耗。但是该方法在原有逐次逼近型模数转换电路基础上增加了很多模拟电路，包括额外的采样保持器、模拟减法器、绝对值模块、过零比较器，还多了一个模拟比较器，整个设计非常复杂。专利中也没有说明如何合理的选择M的值，M的值也不能灵活地进行变化。

另一个现有技术中通过比较最近n次数据输出码进行记录，并识别出所述数字输出码相同的最高位，在下一次比较的初始值中，从相同的最高位之后的bit开始比较，这种方法提高了转换速度，降低了功耗，但是这种方法灵活性不够，而且降低功耗的效果也不理想，比如按照上述方法，假设一个8位的ADC，前面三次转换结果是0111 XXXX而且最近的上次转换结果是0111 1111，当前转换结果应该为1000 0000（只比上次转换结果大了1个LSB），那么按照专利的方法，当前这次转换需要重新从MSB（最高有效位）开始进行转换，也浪费了功耗。

发明内容

本发明的目的在于克服现有ADC电路设计功耗浪费的问题，提供了一种逐次逼近型ADC电路及ADC转换器、芯片。

为了实现上述目的，本发明提供一种逐次逼近型ADC电路，包括DAC电路、模拟比较器、差值取绝对值电路和加减计数器；

所述DAC电路用于根据所述加减计数器输出的计数值产生基准电压信号并将所述基准电压信号发送至所述模拟比较器；

所述模拟比较器用于接收测量电压信号并将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果并发送至所述加减计数器；

所述加减计数器用于输出计数值并发送至所述DAC电路，当收到所述模拟比较器输出的比较结果时，所述加减计数器根据所述比较结果和本个转换时钟周期的步长对上个转换时钟周期输出的计数值进行相应的加减运算并将运算得到的计数值发送至所述DAC电路；

所述差值取绝对值电路用于根据每次转换过程中所述模拟比较器输出的比较结果得到对应测量电压信号的转换结果，对前两次的转换结果计算差值的绝对值并将差值的绝对值发送至所述加减计数器；

其中，当依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器初始设定的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应；

当对第三次及之后输入的测量电压信号进行转换时，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数和每个转换时钟周期的步长，所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间。

作为一种可实施方式，所述差值取绝对值电路和所述加减计数器都为数字电路。

作为一种可实施方式，所述DAC电路的电压输出端连接所述模拟比较器的负输入端，所述模拟比较器的正输入端连接测量电压信号输入端，所述模拟比较器的输出端连接所述加减计数器的第一输入端，所述加减计数器的输出端连接所述DAC电路的输入端和所述差值取绝对值电路的输入端，所述差值取绝对值电路的第一输出端连接所述加减计数器的第二输入端。

作为一种可实施方式，当所述测量电压信号大于所述基准电压信号时，所述模拟比较器输出的比较结果为高电平，当所述测量电压信号小于所述基准电压信号时，所述模拟比较器输出的比较结果为低电平；

当所述加减计数器接收到的比较结果为高电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的加法运算，并将加法运算得到的计数值发送至所述DAC电路；当所述加减计数器接收到的比较结果为低电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的减法运算，并将减法运算得到的计数值发送至所述DAC电路。

作为一种可实施方式，设定所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应具体包括：当选择的ADC位数为N位，设定所述加减计数器的转换时钟周期个数为N个，其中，转换时钟周期个数至少为1；第1个到第N个转换时钟周期的步长依次为2^(N-1)、2^(N-2)、2^(N-3)、…、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。

作为一种可实施方式，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数具体包括：当选择的ADC位数为N位且N大于等于6时，当所述差值的绝对值大于等于2^(N-1)时，设定对应的转换时钟周期个数为N个，当所述差值的绝对值大于等于2^(N-2)且小于2^(N-1)时，设定对应的转换时钟周期个数为N-1个，当所述差值的绝对值大于等于2^(N-3)且小于2^(N-2)时，设定对应的转换时钟周期个数为N-2个，当所述差值的绝对值大于等于2^(N-4)且小于2^(N-3)时，设定对应的转换时钟周期个数为N-3个，当所述差值的绝对值大于等于2^(N-5)且小于2^(N-4)时，设定对应的转换时钟周期个数为N-4个，依次类推，直到当所述差值的绝对值小于等于2^1时，设定对应的转换时钟周期个数为1个；其中，转换时钟周期的个数至少为1。

作为一种可实施方式，当转换时钟周期个数为N个时，第1个到第N个转换时钟周期的步长依次为2^(N-1)、2^(N-2)、2^(N-3)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-1个时，第1个到第N-1个转换时钟周期的步长依次为2^(N-2)、2^(N-3)、2^(N-4)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-2个时，第1个到第N-2个转换时钟周期的步长依次为2^(N-3)、2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-3个时，第1个到第N-3个转换时钟周期的步长依次为2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-4个时，第1个到第N-4个转换时钟周期的步长依次为2^(N-5)、2^(N-6)、…、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。

作为一种可实施方式，对输入的测量电压信号按照对应的转换时钟周期个数进行转换时，所述加减计数器初始输出的计数值等于第一个转换时钟周期的步长。

作为一种可实施方式，当ADC位数为N位，对应N个转换时钟周期，对应的第一个转换时钟周期的步长为2^(N-1)，依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器初始输出的计数值为2^(N-1)。

相应的，本发明还提供一种ADC转换器，包括所述的逐次逼近型ADC电路。

相应的，本发明还提供一种芯片，包括所述的逐次逼近型ADC电路。

本发明的有益效果：本发明公开了一种逐次逼近型ADC电路及ADC转换器、芯片，DAC电路根据所述加减计数器输出的计数值产生基准电压信号；模拟比较器将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果；所述加减计数器输出计数值并发送至所述DAC电路；当对第三次及之后输入的测量电压信号进行转换时，通过所述差值取绝对值电路对前两次的转换结果计算差值的绝对值；所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间，从而降低功耗；可以根据测量电压信号灵活地设置加减计数器的转换时钟周期个数和每个转换时钟周期的步长，从而自适应的设置转换时间，对于缓慢变化的输入信号，转换时间远小于现有ADC转换器的转换时间，而且使用模拟器件少，可以让数字电路工作在更低的工作电压，从而最大程度的降低功耗。

附图说明

图1为本发明实施例的逐次逼近型ADC电路连接示意图；

图2为本发明实施例的逐次逼近型ADC电路中差值取绝对值电路的计算流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，本实施例提供一种技术方案：一种逐次逼近型ADC电路，包括DAC电路300、模拟比较器E1、差值取绝对值电路200和加减计数器100；

所述DAC电路用于根据所述加减计数器输出的计数值产生基准电压信号并将所述基准电压信号发送至所述模拟比较器；

所述模拟比较器用于接收测量电压信号并将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果并发送至所述加减计数器；

所述加减计数器用于输出计数值并发送至所述DAC电路，当收到所述模拟比较器输出的比较结果时，所述加减计数器根据所述比较结果和本个转换时钟周期的步长对上个转换时钟周期输出的计数值进行相应的加减运算并将运算得到的计数值发送至所述DAC电路；

所述差值取绝对值电路用于根据每次转换过程中所述模拟比较器输出的比较结果得到对应测量电压信号的转换结果，对前两次的转换结果计算差值的绝对值并将差值的绝对值发送至所述加减计数器；

其中，当依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应；

当对第三次及之后输入的测量电压信号进行转换时，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数和每个转换时钟周期的步长，所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间，从而降低功耗。

在本实施例中，差值取绝对值电路和加减计数器为数字电路。

如图1所示，所述DAC电路300的电压输出端连接所述模拟比较器E1的负输入端，所述模拟比较器E1的正输入端连接测量电压信号输入端VIN，所述模拟比较器E1的输出端连接所述加减计数器100的第一输入端，所述加减计数器100的输出端连接所述DAC电路300的输入端和所述差值取绝对值电路200的输入端，所述差值取绝对值电路200的第一输出端连接所述加减计数器100的第二输入端。

具体的，如图2所示，在对一次输入的测量电压信号进行转换时的每个转换时钟周期内，所述DAC电路300通过电压输出端将根据加减计数器输出的计数值产生的基准电压信号发送至连接所述模拟比较器E1的负输入端，所述测量电压信号通过测量电压信号输入端VIN发送至所述模拟比较器E1的正输入端，所述模拟比较器E1对输入的基准电压信号和测量电压信号进行比较，得到比较结果，再通过所述模拟比较器E1的输出端将比较结果发送至所述加减计数器100的第一输入端，所述加减计数器100根据本次转换时钟周期的步长和比较结果对上次从所述加减计数器100输出到DAC电路的计数值进行相应的加法运算或者减法运算，运算得到计数值后通过所述加减计数器100的输出端发送至所述DAC电路300的输入端，用于下一个时钟周期；而在转换过程中，所述差值取绝对值电路200通过所述差值取绝对值电路的输入端获取本次转换的转换时钟个数信息，通过判断本次转换具体经过了几个时钟周期来判断本次转换是否结束，当判断为是即本次转换对应的几个时钟周期都结束后，一次转换结束，所述差值取绝对值电路200保存根据所述模拟比较器输出的比较结果得到的转换结果；再在得到对下一次输入的测量电压信号进行转换得到的转换结果后，所述差值取绝对值电路200根据得到的两次转换结果，计算两次转换结果的差值的绝对值，再通过所述差值取绝对值电路200的第一输出端将差值的绝对值发送至所述加减计数器100的第二输入端，由所述加减计数器100对下次转换的转换时钟周期个数和每个转换时钟周期的步长进行调整。

进一步的，当对第一次输入的测量电压信号进行转换时，会预先设定与用户选择的ADC位数相对应的转换时钟周期个数和每个转换时钟周期的步长进行转换，其中，用户选择的ADC位数根据具体应用需求定，可以为8位到12位等等，本实施例不做限定；而每在一个转换时钟周期内，所述加减计数器都会输出一个计数值，而且，所述差值取绝对值电路会对所述加减计数器进行的转换时钟周期进行判断，判断是否已经全部转换结束，当转换结束时，所述差值取绝对值电路保存对应第一次转换的转换结果；

再对第二次输入的测量电压信号进行转换，此时还是设定与用户选择的ADC转换位数相对应的转换时钟周期个数和每个转换时钟周期的步长进行转换，得到对应第二次转换的转换结果；所述差值取绝对值电路保存对应第二次转换的转换结果后，计算第一次和第二次转换结果的差值的绝对值；其中，所述转换结果为二进制数；

例如，用户选择的ADC位数为5位时，则第一次和第二次对应的转换时钟周期个数都为5个，当两次转换的5个时钟周期的转换都结束后，所述差值取绝对值电路会分别保存第一次和第二次的转换结果，比如当前保存的这次即第二次ADC转换的转换结果是11111，上次保存的即第一次的转换结果是00100，那么所述差值取绝对值电路计算得到：11111-00100=11011，二进制11011对应的十进制就是27，则第一次和第二次转换结果的差值的绝对值即为27；所述加减计数器则根据得到的差值的绝对值即27调整对第三次输入的测量电压信号进行转换时的转换时钟周期个数和每个转换时钟周期的步长，再进行第三次转换；

也就是说，在第三次对输入的测量电压信号进行转换时，所述加减计数器直接根据设定的转换时钟周期个数和每个转换时钟周期的步长进行转换，得到对应第三次转换的转换结果；按照上述规律，当对第四次以及之后输入的测量电压信号进行转换时的转换时钟周期个数和每个转换时钟周期的步长，则也是通过所述差值取绝对值电路计算得到前两次转换结果的差值的绝对值后，所述加减计数器根据差值的绝对值进行调整后得到的。

在本实施例中，将所述测量电压信号和输入的基准电压信号进行比较得到比较结果，所述加减计数器根据所述比较结果和本个转换时钟周期的步长对上个转换时钟周期输出的计数值进行相应的加减运算并将运算得到的计数值发送至所述DAC电路具体包括：当所述测量电压信号大于所述基准电压信号时，所述模拟比较器输出的比较结果为高电平，当所述测量电压信号小于所述基准电压信号时，所述模拟比较器输出的比较结果为低电平；

当所述加减计数器接收到的比较结果为高电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的加法运算，并将加法运算得到的计数值发送至所述DAC电路；当所述加减计数器接收到的比较结果为低电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的减法运算，并将减法运算得到的计数值发送至所述DAC电路。

需要说明的是，所述加减计数器对上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的加法运算，并将加法运算得到的计数值发送至所述DAC电路；以及，所述加减计数器对上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的减法运算，并将减法运算得到的计数值发送至所述DAC电路的这两个计算过程中，是在每个转换时钟周期内的计算过程；通过依次在每个时钟周期内进行计算后，得到的转换结果为二进制数，而得到二进制数的具体的计算方式可以直接根据现有逐次逼近型的计算规律进行，本实施例不做具体描述。

在本实施例中，设定所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应具体包括：当选择的ADC位数为N位，设定所述加减计数器的转换时钟周期个数为N个，其中，转换时钟周期个数至少为1；第1个到第N个转换时钟周期的步长依次为2^(N-1)、2^(N-2)、2^(N-3)、2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。

例如，当选择的ADC位数为5位，则对应的所述加减计数器的转换时钟周期个数为5个，则第1个到第5个转换时钟周期的步长依次为2^4、2^3、 2^2、2^1、2^0，即16、8、4、2、1。

作为一种例子，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数具体包括：当选择的ADC位数为N位且N大于等于6时，当所述差值的绝对值大于等于2^(N-1)时，设定对应的转换时钟周期个数为N个，当所述差值的绝对值大于等于2^(N-2)且小于2^(N-1)时，设定对应的转换时钟周期个数为N-1个，当所述差值的绝对值大于等于2^(N-3)且小于2^(N-2)时，设定对应的转换时钟周期个数为N-2个，当所述差值的绝对值大于等于2^(N-4)且小于2^(N-3)时，设定对应的转换时钟周期个数为N-3个，当所述差值的绝对值大于2^(N-5)且小于2^(N-4)时，设定对应的转换时钟周期个数为N-4个，依次类推，直到当所述差值的绝对值小于等于2^1时，设定对应的转换时钟周期个数为1个；其中，转换时钟周期的个数至少为1。

进一步的，当转换时钟周期个数为N个且N大于等于6时，第1个到第N个转换时钟周期的步长依次为2^(N-1)、2^(N-2)、2^(N-3)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-1个时，第1个到第N-1个转换时钟周期的步长依次为2^(N-2)、2^(N-3)、2^(N-4)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-2个时，第1个到第N-2个转换时钟周期的步长依次为2^(N-3)、2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-3个时，第1个到第N-3个转换时钟周期的步长依次为2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-4个时，第1个到第N-4个转换时钟周期的步长依次为2^(N-5)、2^(N-6)、…、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。

需要说明的是，上面所取的转换时钟周期个数和每个时钟周期的步长的值，只是本实施例说明的一种例子，但在其他实施例中，可以根据信号的特性使用各种算法灵活的设置转换时钟周期个数和步长，使转换次数最少。

例如：以ADC位数为5位为例，即N=5，前两次ADC转换的转换结果相减，取绝对值，如果大于等于16，则后面的转换需要5个转换时钟周期完成，第一个转换时钟周期至第五个转换时钟周期步长分别为16、8、4、2、1，如果前两次ADC的转换结果大于等于8小于16，则后面的转换需要4个转换时钟周期完成，第一个转换时钟周期至第四个转换时钟周期的步长分别为8、4、2、1，如果大于等于4小于8，则后面的转换需要3个转换时钟周期完成，第一个转换时钟周期至第三个转换时钟周期的步长分别为4、2、1；如果大于等于2小于4，后面的转换需要2个转换时钟周期完成，步长分别为2、1；如果小于等于1，后面的转换需要1个转换时钟周期完成，步长为1。

比如第二次ADC转换的转换结果是11111，第一次的转换结果是00100，那么所述差值取绝对值电路计算11111-00100=11011，二进制11011对应的十进制就是27，得到差值的绝对值为27，满足大于等于16的条件，因此，后面的转换设定为5个转换时钟周期；

而当得到差值的绝对值在例如大于等于2小于4或者小于1的区间内时，则可以得知输入的测量电压信号与上一次输入的相比是缓慢变化的，本实施例对于缓慢变化的输入信号，后续使用的转换时钟周期个数少，如当差值的绝对值大于等于2小于4时，后面的转换只需要2个转换时钟周期完成且步长分别为2、1；最终使得转换时间远小于现有ADC转换器的转换时间。

在本实施例中，对输入的测量电压信号按照对应的转换时钟周期个数进行转换时，所述加减计数器初始输出的计数值等于第一个转换时钟周期的步长。

例如，当ADC位数为N位，对应N个转换时钟周期，对应的第一个转换时钟周期的步长为2^(N-1)，依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器的初始输出的计数值为2^(N-1)；比如当N为5时，对应的第一个转换时钟周期的步长为16，所述加减计数器初始输出的计数值默认为16；

而当依次对第三次及之后输入的测量电压信号进行转换时，所述加减计数器的初始输出的计数值为对应的转换时钟周期个数内对应的第一个转换时钟周期的步长；比如，当对第三次输入的测量电压信号进行转换时，设定的转换时钟周期个数为3个，对应的第一个转换时钟周期的步长为4，则所述加减计数器初始输出的计数值为4。

本发明实施例提供了一种逐次逼近型ADC电路，可以根据测量电压信号灵活地设置加减计数器的转换时钟周期个数和每个转换时钟周期的步长，从而自适应的设置转换时间，对于缓慢变化的输入信号，转换时间远小于现有ADC转换器的转换时间，而且使用模拟器件少，可以让数字电路工作在更低的工作电压，从而最大程度的降低功耗。

基于同一发明构思，本发明实施例还提供一种ADC转换器，包括所述的逐次逼近型ADC电路。

基于同一发明构思，本发明实施例还提供一种芯片，包括所述的逐次逼近型ADC电路。

本发明虽然己以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种逐次逼近型ADC电路，其特征在于，包括DAC电路、模拟比较器、差值取绝对值电路和加减计数器；

所述DAC电路用于根据所述加减计数器输出的计数值产生基准电压信号并将所述基准电压信号发送至所述模拟比较器；

所述模拟比较器用于接收测量电压信号并将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果并发送至所述加减计数器；

所述加减计数器用于输出计数值并发送至所述DAC电路，当收到所述模拟比较器输出的比较结果时，所述加减计数器根据所述比较结果和本个转换时钟周期的步长对上个转换时钟周期输出的计数值进行相应的加减运算并将运算得到的计数值发送至所述DAC电路；

所述差值取绝对值电路用于根据每次转换过程中所述模拟比较器输出的比较结果得到对应测量电压信号的转换结果，对前两次的转换结果计算差值的绝对值并将差值的绝对值发送至所述加减计数器；

其中，当依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应；

当对第三次及之后输入的测量电压信号进行转换时，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数和每个转换时钟周期的步长，所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间。

2.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，所述差值取绝对值电路和所述加减计数器都为数字电路。

3.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，所述DAC电路的电压输出端连接所述模拟比较器的负输入端，所述模拟比较器的正输入端连接测量电压信号输入端，所述模拟比较器的输出端连接所述加减计数器的第一输入端，所述加减计数器的输出端连接所述DAC电路的输入端和所述差值取绝对值电路的输入端，所述差值取绝对值电路的第一输出端连接所述加减计数器的第二输入端。

4.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，当所述测量电压信号大于所述基准电压信号时，所述模拟比较器输出的比较结果为高电平，当所述测量电压信号小于所述基准电压信号时，所述模拟比较器输出的比较结果为低电平；

当所述加减计数器接收到的比较结果为高电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的加法运算，并将加法运算得到的计数值发送至所述DAC电路；当所述加减计数器接收到的比较结果为低电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的减法运算，并将减法运算得到的计数值发送至所述DAC电路。

5.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，设定所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应具体包括：当选择的ADC位数为N位，设定所述加减计数器的转换时钟周期个数为N个，其中，转换时钟周期个数至少为1；第1个到第N个转换时钟周期的步长依次为2^(N-1)、2^(N-2)、2^(N-3)、…、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。

6.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数具体包括：当选择的ADC位数为N位且N大于等于6时，当所述差值的绝对值大于等于2^(N-1)时，设定对应的转换时钟周期个数为N个，当所述差值的绝对值大于等于2^(N-2)且小于2^(N-1)时，设定对应的转换时钟周期个数为N-1个，当所述差值的绝对值大于等于2^(N-3)且小于2^(N-2)时，设定对应的转换时钟周期个数为N-2个，当所述差值的绝对值大于等于2^(N-4)且小于2^(N-3)时，设定对应的转换时钟周期个数为N-3个，当所述差值的绝对值大于等于2^(N-5)且小于2^(N-4)时，设定对应的转换时钟周期个数为N-4个，依次类推，直到当所述差值的绝对值小于等于2^1时，设定对应的转换时钟周期个数为1个；其中，转换时钟周期的个数至少为1。

7.根据权利要求6所述的逐次逼近型ADC电路，其特征在于，当转换时钟周期个数为N个时，第1个到第N个转换时钟周期的步长依次为2^(N-1)、2^(N-2)、2^(N-3)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-1个时，第1个到第N-1个转换时钟周期的步长依次为2^(N-2)、2^(N-3)、2^(N-4)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-2个时，第1个到第N-2个转换时钟周期的步长依次为2^(N-3)、2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-3个时，第1个到第N-3个转换时钟周期的步长依次为2^(N-4) 、2^(N-5)、…、2^0，按此规律依次得到每个转换时钟周期的步长；当转换时钟周期个数为N-4个时，第1个到第N-4个转换时钟周期的步长依次为2^(N-5)、2^(N-6)、…、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。

8.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，对输入的测量电压信号按照对应的转换时钟周期个数进行转换时，所述加减计数器初始输出的计数值等于第一个转换时钟周期的步长。

9.根据权利要求8所述的逐次逼近型ADC电路，其特征在于，当ADC位数为N位，对应N个转换时钟周期，对应的第一个转换时钟周期的步长为2^(N-1)，依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器初始输出的计数值为2^(N-1)。

10.一种ADC转换器，其特征在于，包括如权利要求1-9任一项所述的逐次逼近型ADC电路。

11.一种芯片，其特征在于，包括如权利要求1-9任一项所述的逐次逼近型ADC电路。

Images