JP2002132401A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JP2002132401A JP2002132401A JP2000330015A JP2000330015A JP2002132401A JP 2002132401 A JP2002132401 A JP 2002132401A JP 2000330015 A JP2000330015 A JP 2000330015A JP 2000330015 A JP2000330015 A JP 2000330015A JP 2002132401 A JP2002132401 A JP 2002132401A
- Authority
- JP
- Japan
- Prior art keywords
- processing system
- data processing
- power supply
- circuit
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本体とオプション回路のどちらが電源オフと
なっても、動作している回路の入力端子が不定となら
ず、安定して動作させる。 【解決手段】 本体１のＭＰＵ３と、オプション回路２
のＤＰＲＡＭ４間を接続する信号線Ｓ１、Ｓ２、Ｓ３
を、抵抗Ｒ１、Ｒ２、Ｒ３と、ダイオードＤ１、Ｄ２を
介して本体側電源ＭＶcc、オプション回路用電源ＳＶcc
に接続し、プルアップしておく。
なっても、動作している回路の入力端子が不定となら
ず、安定して動作させる。 【解決手段】 本体１のＭＰＵ３と、オプション回路２
のＤＰＲＡＭ４間を接続する信号線Ｓ１、Ｓ２、Ｓ３
を、抵抗Ｒ１、Ｒ２、Ｒ３と、ダイオードＤ１、Ｄ２を
介して本体側電源ＭＶcc、オプション回路用電源ＳＶcc
に接続し、プルアップしておく。
Description
【０００１】
【発明の属する技術分野】この発明は、本体にオプショ
ン回路を接続してなるデータ処理システムに関する。
ン回路を接続してなるデータ処理システムに関する。
【０００２】
【従来の技術】従来、所定の機能を持つ本体装置に、更
に機能アップのため、特定の機能を持つオプション回路
を接続するデータ処理システムがある。この種のデータ
処理システムでは、本体とオプション回路は、それぞれ
独立系の電源を有し、データ線、信号線等で接続されて
いる。
に機能アップのため、特定の機能を持つオプション回路
を接続するデータ処理システムがある。この種のデータ
処理システムでは、本体とオプション回路は、それぞれ
独立系の電源を有し、データ線、信号線等で接続されて
いる。
【０００３】
【発明が解決しようとする課題】上記した従来のデータ
処理システムでは、本体とオプション回路を接続してい
る場合、いずれかが異常、例えば電源がオフとなった場
合、もう一方の入力端子の電位が不定となり、動作して
いる回路側が誤動作を生じるという問題がある。
処理システムでは、本体とオプション回路を接続してい
る場合、いずれかが異常、例えば電源がオフとなった場
合、もう一方の入力端子の電位が不定となり、動作して
いる回路側が誤動作を生じるという問題がある。
【０００４】この発明は上記問題点に着目してなされた
ものであって、本体とオプション回路のどちらかの電源
がオフになった状態でも、動作している回路の入力端子
が不定となることなく、安定して動作し得るデータ処理
システムを提供することを目的としている。
ものであって、本体とオプション回路のどちらかの電源
がオフになった状態でも、動作している回路の入力端子
が不定となることなく、安定して動作し得るデータ処理
システムを提供することを目的としている。
【０００５】
【課題を解決するための手段】この発明のデータ処理シ
ステムは、本体とオプション回路とを信号線で接続して
なる処理システムにおいて、これら信号線を抵抗を介し
て電源に接続し、プルアップしている。
ステムは、本体とオプション回路とを信号線で接続して
なる処理システムにおいて、これら信号線を抵抗を介し
て電源に接続し、プルアップしている。
【０００６】このデータ処理システムでは、本体とオプ
ション回路のいずれか一方の電源が断しても、本体とオ
プション回路間に接続される信号線は、プルアップされ
ているので、他方の動作している回路の入力端子が不定
となることはない。
ション回路のいずれか一方の電源が断しても、本体とオ
プション回路間に接続される信号線は、プルアップされ
ているので、他方の動作している回路の入力端子が不定
となることはない。
【０００７】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態であるデータ処理システムの回路接続図である。こ
の実施形態データ処理システムは、本体１と、オプショ
ン回路２とから構成されている。本体１のＭＰＵ３と、
オプション回路２のＤＰＲＡＭ４は、互いに制御信号を
授受するために、ＣＳバー信号端子、ＲＤバー信号端
子、ＷＲバー信号端子を有し、それぞれ信号線Ｓ１、Ｓ
２、Ｓ３によって互いに接続されている。
明をさらに詳細に説明する。図１は、この発明の一実施
形態であるデータ処理システムの回路接続図である。こ
の実施形態データ処理システムは、本体１と、オプショ
ン回路２とから構成されている。本体１のＭＰＵ３と、
オプション回路２のＤＰＲＡＭ４は、互いに制御信号を
授受するために、ＣＳバー信号端子、ＲＤバー信号端
子、ＷＲバー信号端子を有し、それぞれ信号線Ｓ１、Ｓ
２、Ｓ３によって互いに接続されている。
【０００８】信号線Ｓ１は抵抗Ｒ１を介して、信号線Ｓ
２は抵抗Ｒ２を介して、信号線Ｓ３は抵抗Ｒ３を介し
て、更に共通的にダイオードＤ１を介して本体１側の電
源ＭＶ ccに接続されるとともに、共通的にダイオードＤ
２を介してオプション回路２の電源ＳＶccに接続され、
プルアップされている。
２は抵抗Ｒ２を介して、信号線Ｓ３は抵抗Ｒ３を介し
て、更に共通的にダイオードＤ１を介して本体１側の電
源ＭＶ ccに接続されるとともに、共通的にダイオードＤ
２を介してオプション回路２の電源ＳＶccに接続され、
プルアップされている。
【０００９】ダイオードＤ１、Ｄ２は、直列接続の態様
で互いに逆極性で、本体１側の電源ＭＶccとオプション
回路２側の電源ＳＶcc間に接続されている。なお、ＭＰ
Ｕ３とＤＰＲＡＭ４は、他にデータ線等が接続されてい
るが、ここでは図示を省略している。
で互いに逆極性で、本体１側の電源ＭＶccとオプション
回路２側の電源ＳＶcc間に接続されている。なお、ＭＰ
Ｕ３とＤＰＲＡＭ４は、他にデータ線等が接続されてい
るが、ここでは図示を省略している。
【００１０】この実施形態データ処理システムでは、本
体１とオプション回路２が接続されていて、両者が動作
状態にあるときは、信号線Ｓ１、Ｓ２、Ｓ３によって、
所要に応じた信号の授受がなされる。
体１とオプション回路２が接続されていて、両者が動作
状態にあるときは、信号線Ｓ１、Ｓ２、Ｓ３によって、
所要に応じた信号の授受がなされる。
【００１１】一方の回路、例えばオプション回路２の電
源ＳＶccが断すると、当然ＤＰＲＡＭ４に電源が供給さ
れないので、不動作となる。しかし、信号線Ｓ１、Ｓ
２、Ｓ３は本体１側の電源ＭＶcc、抵抗Ｒ１、Ｒ２、Ｒ
３でプルアップされているので、ＭＰＵ３のＣＳバー信
号端子、ＲＤバー信号端子、ＷＲバー信号端子は、不定
となることはない。したがって、ＭＰＵ３は安定した動
作を維持する。ダイオードＤ１とは逆極性のダイオード
Ｄ２が抵抗Ｒ１、Ｒ２、Ｒ３の共通接続点と電源ＳＶcc
間に接続されているので、電源ＭＶccが電源ＳＶcc側に
回り込むことはない。
源ＳＶccが断すると、当然ＤＰＲＡＭ４に電源が供給さ
れないので、不動作となる。しかし、信号線Ｓ１、Ｓ
２、Ｓ３は本体１側の電源ＭＶcc、抵抗Ｒ１、Ｒ２、Ｒ
３でプルアップされているので、ＭＰＵ３のＣＳバー信
号端子、ＲＤバー信号端子、ＷＲバー信号端子は、不定
となることはない。したがって、ＭＰＵ３は安定した動
作を維持する。ダイオードＤ１とは逆極性のダイオード
Ｄ２が抵抗Ｒ１、Ｒ２、Ｒ３の共通接続点と電源ＳＶcc
間に接続されているので、電源ＭＶccが電源ＳＶcc側に
回り込むことはない。
【００１２】本体１の電源ＭＶccが断し、オプション回
路２が動作している場合もプルアップ用の電源がＳＶcc
となるだけであり、上記と同様に考えることができる。
路２が動作している場合もプルアップ用の電源がＳＶcc
となるだけであり、上記と同様に考えることができる。
【００１３】
【発明の効果】この発明によれば、本体とオプション回
路を結ぶ信号線を抵抗を介して電源に接続し、プルアッ
プしているので、どちらの電源がオフになった状態でも
動作している回路の入力端子が不定となることがなく、
安心して動作させることができる。
路を結ぶ信号線を抵抗を介して電源に接続し、プルアッ
プしているので、どちらの電源がオフになった状態でも
動作している回路の入力端子が不定となることがなく、
安心して動作させることができる。
【図１】この発明の一実施形態であるデータ処理システ
ムの回路接続図である。
ムの回路接続図である。
１ 本体 ２ オプション回路 ３ ＭＰＵ ４ ＤＰＲＡＭ Ｓ１、Ｓ２、Ｓ３ 信号線 Ｒ１、Ｒ２、Ｒ３ 抵抗 Ｄ１、Ｄ２ ダイオード ＭＶcc 本体側電源 ＳＶcc オプション回路用電源
Claims (3)
- 【請求項１】本体とオプション回路とを信号線で接続し
てなるデータ処理システムにおいて、 これら信号線を抵抗を介して電源に接続し、プルアップ
しておくことを特徴とするデータ処理システム。 - 【請求項２】前記信号線は、本体とオプション回路のい
ずれの電源によってもプルアップされることを特徴とす
る請求項１記載のデータ処理システム。 - 【請求項３】前記本体とオプション回路の電源間に、回
り込み防止用の、互いに逆極性の一対のダイオードを接
続したことを特徴とする請求項２記載のデータ処理シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330015A JP2002132401A (ja) | 2000-10-30 | 2000-10-30 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330015A JP2002132401A (ja) | 2000-10-30 | 2000-10-30 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002132401A true JP2002132401A (ja) | 2002-05-10 |
Family
ID=18806600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330015A Pending JP2002132401A (ja) | 2000-10-30 | 2000-10-30 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002132401A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8108561B2 (en) | 2007-08-20 | 2012-01-31 | Canon Kabushiki Kaisha | Apparatus that prevent a malfunction of the circuit and reduce power consumption |
-
2000
- 2000-10-30 JP JP2000330015A patent/JP2002132401A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8108561B2 (en) | 2007-08-20 | 2012-01-31 | Canon Kabushiki Kaisha | Apparatus that prevent a malfunction of the circuit and reduce power consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002132401A (ja) | データ処理システム | |
| JPH02246561A (ja) | 通信装置間の障害検出方式 | |
| US6833732B2 (en) | Output signal circuit capable of automatically detecting polarity | |
| JPS599319Y2 (ja) | カ−ドモジユ−ル插入監視装置 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPS6346660B2 (ja) | ||
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JPH02138612A (ja) | バスドライブ回路 | |
| JP2020202694A (ja) | インバータ装置 | |
| JP4507777B2 (ja) | 電源制御装置 | |
| KR200147132Y1 (ko) | 통신장치 | |
| JP2002350475A (ja) | 負電圧監視回路 | |
| JPH0333566Y2 (ja) | ||
| JPS5847454Y2 (ja) | 誤動作防止回路 | |
| US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
| JP2008182453A (ja) | プルアップ抵抗内蔵の電子回路を有する電子機器 | |
| JPS62128087A (ja) | 磁気バブルメモリカセツト装置 | |
| JPH0744523A (ja) | Ｏｔｐマイコン | |
| JP2002351751A (ja) | ポート制御方法 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPS59108993U (ja) | 故障表示装置 | |
| JPH0677747A (ja) | インターフェース回路 | |
| JPS59215122A (ja) | トランジスタ回路 | |
| JPS645339B2 (ja) | ||
| JPH04175673A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |