JP2020202694A - インバータ装置 - Google Patents

Abstract

【課題】活線状態でオプション装置を着脱する際に、装置の故障をより確実に防止できるインバータ装置を提供する。【解決手段】実施形態のインバータ装置は、オプション装置が着脱可能に接続される接続部と、前記オプション装置に供給する電源を生成する電源回路と、前記電源回路と前記接続部との間に配置され、前記オプション装置に対する電源の供給，遮断を行う電源供給部と、前記オプション装置に対する電源の供給を制御するための情報が格納される不揮発性メモリと、この不揮発性メモリに格納される情報の設定を行う情報設定部と、前記不揮発性メモリに格納された情報に基づいて前記電源供給部を制御するＣＰＵとを備える。【選択図】図１

Description

本発明の実施形態は、オプション装置が着脱可能に接続されるインバータ装置に関する。

インバータ装置にオプション装置を接続する場合や逆に取り外す場合には、通常はインバータ装置からオプション装置に供給される電源を遮断した状態で行う。特許文献１では、同様の関係にある２つの装置間を接続するコネクタ部分において、電源線の長さと信号線の長さとを変えることで、装置の取付時には信号線よりも電源線が遅く繋がり、取り外す際には信号線よりも電源線が早く切り離される構成を採用している。

特許第３６９９７２９号公報

しかしながら、例えばオプション装置を取付ける際には、インバータ装置のコネクタとオプション装置のコネクタとの接続が傾いた状態で行われることがある。そのため、特許文献１の構成では、コネクタ間の信号接続に時間差が生じた場合に、必ずしも信号線より電源線が遅く接続されるという保証がなかった。また、オプション装置の取り外し作業を行う際も同様に、信号線より電源線が早く切断されるという保証がなかった。
そこで、活線状態でオプション装置を着脱する際に、装置の故障をより確実に防止できるインバータ装置を提供する。

実施形態のインバータ装置は、オプション装置が着脱可能に接続される接続部と、
前記オプション装置に供給する電源を生成する電源回路と、
前記電源回路と前記接続部との間に配置され、前記オプション装置に対する電源の供給，遮断を行う電源供給部と、
前記オプション装置に対する電源の供給を制御するための情報が格納される不揮発性メモリと、
この不揮発性メモリに格納される情報の設定を行う情報設定部と、
前記不揮発性メモリに格納された情報に基づいて前記電源供給部を制御するＣＰＵとを備える。

第１実施形態であり、オプション装置が接続されるインバータ装置の構成を示す機能ブロック図 ＣＰＵの処理内容を示すフローチャート（その１） ＣＰＵの処理内容を示すフローチャート（その２） 第２実施形態であり、オプション装置が接続されるインバータ装置の構成を示す機能ブロック図 ＣＰＵの処理内容を示すフローチャート（その１） ＣＰＵの処理内容を示すフローチャート（その２） 第３実施形態であり、オプション装置が接続されるインバータ装置の構成を示す機能ブロック図 第４実施形態であり、オプション装置が接続されるインバータ装置の構成を示す機能ブロック図 第５実施形態であり、オプション装置が接続されるインバータ装置の構成を示す機能ブロック図 不揮発性メモリに記憶される電源供給情報の一例を示す図 各確認信号に対応するオプション装置のタイプを示す図 ＣＰＵの処理内容を示すフローチャート 第６実施形態であり、ＣＰＵの処理内容を示すフローチャート

（第１実施形態）
図１に示すように、本実施形態のインバータ装置１は、電源回路２，電源供給回路３，ＣＰＵ４，不揮発性メモリ５及び設定部６を備えている。設定部６は、ユーザがインバータ装置１の各種設定を行うために入力操作を行う各種キーやダイヤル等を備えている。ＣＰＵ４は、不揮発性メモリ５に対してデータの書込みや読み出しを行う。また、ＣＰＵ４は、電源供給回路３に対して電源供給信号１０を出力する。電源供給回路３は、その電源供給信号１０に応じて電源回路２が生成した電源をオプション装置１１に供給するか否かを決定する。電源供給回路３は電源供給部に相当する。

インバータ装置１はコネクタ７を備えている。オプション装置１１はコネクタ１２を備えており、コネクタ１２が上記のコネクタ７に接続されることで、オプション装置１１はインバータ装置１に電気的に接続される。その状態で、インバータ装置１より電源線８及びグランド線９を介して電源が供給されるとオプション装置１１が動作する。コネクタ７は接続部に相当する。コネクタ７及び１２の電気的接続は、図示しない信号線を介して行われる。

不揮発性メモリ５には、オプション装置１１への電源供給を制御するための情報が記憶されている。以下、前記情報を電源供給情報と称する。ＣＰＵ４は、不揮発性メモリ５より電源供給情報を読み出してオプション装置１１に電源を供給するか否かを決定する。また、ユーザは、設定部６により不揮発性メモリ５の電源供給情報を書き換え可能となっている。設定部６は情報設定部に相当する。

次に、本実施形態の作用について図２Ａ，図２Ｂを参照して説明する。尚、不揮発性メモリ５に書き込まれている電源供給情報の初期値は「電源供給停止」となっている。図２Ａに示すように、インバータ装置１に電源が投入されると、ＣＰＵ４は、不揮発性メモリ５から電源供給情報を読み出し（Ｓ１）、当該情報が「電源供給許可」であるか否かを判断する（Ｓ２）。上述のように初期値は「電源供給停止」であるから（ＮＯ）、ＣＰＵ４は、電源供給回路３に与える電源供給信号１０をインアクティブレベルにする。これにより、オプション装置１１に対する電源の供給は、電源供給回路３により阻止されて無効となる（Ｓ４）。

ユーザが電源供給情報を「電源供給許可」に変更していれば、ＣＰＵ４は、次回はステップＳ２において「ＹＥＳ」と判断することになり、電源供給回路３に与える電源供給信号１０をアクティブレベルにする。これにより、オプション装置１１に対する電源の供給が開始され、オプション装置１１が動作する（Ｓ３）。

また、図２Ｂに示すように、ユーザが設定部６を介して電源供給情報を入力することで（Ｓ５）電源供給情報が変更されていれば（Ｓ６；ＹＥＳ）、ＣＰＵ４は、変更された電源供給情報を不揮発性メモリ５に書き込んで記憶させる（Ｓ７）。それから、ステップＳ５に戻る。尚、電源供給情報がユーザにより変更されていなければ（Ｓ６；ＮＯ）そのままステップＳ５に戻る。

例えば電源供給情報が「電源供給許可」であり、インバータ装置１からオプション装置１１に電源の供給を行っている状態から、オプション装置１１をインバータ装置１から取り外す際に、ユーザは電源供給情報を「電源供給停止」に変更する。すると、ＣＰＵ４は、電源供給回路３に与える電源供給信号１０をインアクティブレベルにするので、オプション装置１１に対する電源の供給は、電源供給回路３により阻止されて無効となる（Ｓ４）。

以上のように本実施形態によれば、インバータ装置１は、オプション装置１１が着脱可能に接続されるコネクタ７，オプション装置１１に供給する電源を生成する電源回路２，電源回路２とコネクタ７との間に配置され、オプション装置１１に対する電源の供給，遮断を行う電源供給回路３を備える。

不揮発性メモリ５には電源供給情報が格納され、ユーザは設定部６により、不揮発性メモリ５に格納される電源供給情報の設定を行う。そして、ＣＰＵ４は、不揮発性メモリ５に格納された電源供給情報に基づいて、電源供給回路３を介したオプション装置１１への電源供給を制御する。このように構成すれば、インバータ装置１からオプション装置１１に対して電源の供給を開始するタイミングを、ＣＰＵ４がアクティブに制御できる。

具体的には、不揮発性メモリ５には、初期値としてオプション装置１１に対する電源の供給を停止する情報が格納されるので、インバータ装置１とオプション装置１１との電気的接続が不完全な状態で、オプション装置１１に電源が供給されることを確実に阻止できる。したがって、オプション装置１１に故障が発生することを防止できる。

また、インバータ装置１からオプション装置１１に電源の供給を行っている状態から、オプション装置１１をインバータ装置１から取り外す場合は、ユーザが電源供給情報を「電源供給停止」に設定することで、オプション装置１１に対する電源の供給は電源供給回路３により阻止されて無効となるので、オプション装置１１安全に取り外す状態にできる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第２実施形態のインバータ装置２１は、ＣＰＵ４に替わるＣＰＵ２２を備えている。ＣＰＵ２２は、出力ポートより、信号線２３を介してオプション装置３１との接続状態を確認するための確認信号を出力する。その確認信号は、コネクタ７及び１２を介してオプション装置３１に伝達される。オプション装置３１側では、入力された確認信号をそのままインバータ装置２１に送り返すように、コネクタ１２の２つの端子が短絡線３２により短絡されている。

インバータ装置２１側では、オプション装置３１より送り返された確認信号が、信号線２４を介してＣＰＵ２２の入力ポートに与えられる。そして、信号線２４は、プルダウン抵抗２５を介してグランドにプルダウンされている。

次に、第２実施形態の作用について図４を参照して説明する。インバータ装置２１に電源が投入されると、ＣＰＵ２２は、先ず出力ポートより確認信号をアクティブレベルであるハイレベルにして出力する（Ｓ１１）。それから、確認信号が送り返される入力ポートのレベルを読み込む（Ｓ１２）。

インバータ装置２１とオプション装置３１とがコネクタ７及び１２を介して接続されていれば、前記入力ポートのレベルはハイになっているので、ＣＰＵ２２は「確認信号有り」と判断して（Ｓ１３；ＹＥＳ）ステップＳ１に移行する。一方、インバータ装置２１とオプション装置３１とが接続されていなければ、信号線２４はプルダウンされているので前記入力ポートのレベルはロウになる。したがって、ステップＳ１３では「ＮＯ」と判断することになり、ステップＳ１１に戻る。

尚、図４Ａに示すように、ステップＳ１１〜Ｓ１３は、ステップＳ２，Ｓ３の間に配置しても良い。この場合、ＣＰＵ２２は「確認信号有り」と判断すると（Ｓ１３；ＹＥＳ）ステップＳ３に移行する。ＣＰＵ２２が「確認信号無し」と判断した場合は（Ｓ１３；ＮＯ）、ステップＳ１に移行しても良いしステップＳ４に移行しても良い。後者の場合は、電源供給を無効にする効果も得られる。

以上のように第２実施形態によれば、コネクタ７に、ＣＰＵ２２が確認信号を出力する出力ポートに接続される端子と、この端子より出力された確認信号がオプション装置３１側を経由して入力され、ＣＰＵ２２の入力ポートに接続される端子とを備える。これにより、ＣＰＵ２２は、インバータ装置２１とオプション装置３１とがコネクタ７及び１２を介して接続されている状態を予め確認してから、ステップＳ１の実行に移行することができる。

尚、ステップＳ１３における判断の誤動作を防ぐため、確認信号にフィルタを介しても良い。この場合、例えば確認信号の情報が複数回同じであった場合にのみ、確認信号の判断を行うようにする。
また、確認信号をアクティブレベルであるハイレベルにして出力した後（Ｓ１１）、確認信号が送り返される入力ポートのレベルを読み込むまでに（Ｓ１２）、十分な時間を確保するための遅延処理をステップＳ１２に持たせても良い。
ＣＰＵ２２が「確認信号無し」と判断した場合（Ｓ１３；ＮＯ）、ＣＰＵ２２により異常を検出したとして、外部に表示等を行ってもよい。また、この時、図４の処理を中止しても良い。

（第３実施形態）
図５に示す第３実施形態のインバータ装置２６は、第２実施形態のインバータ装置２１に対し、ＡＮＤゲート２７を加えたものである。ＡＮＤゲート２７の入力端子の一方には、ＣＰＵ２２からの電源供給信号１０が入力され、入力端子の他方は信号線２４に接続されている。そして、電源供給回路３には、電源供給信号１０がＡＮＤゲート２７を介して入力される。

このように構成すれば、インバータ装置２６とオプション装置３１とが接続されていなければ、信号線２４がロウレベルとなるので、たとえＣＰＵ２２が電源供給信号１０をアクティブレベルにして出力した場合でも、電源供給回路３には、電源供給信号１０の入力がＡＮＤゲート２７により阻止される。したがって、ＣＰＵ２２の動作状態が、例えばノイズ等の影響を受けて異常となった場合でも、電源供給回路３に対する電源供給信号１０の入力をハードウェアにより阻止できる。

（第４実施形態）
図６に示す第４実施形態のインバータ装置４１は第２実施形態の構成を拡張したもので、ＣＰＵ４２は、信号線２３を介して出力した確認信号がオプション装置５１側で送り返されて入力されるポートを、複数例えば３つ備えている。信号線２４に加えて、信号線４３，４４が追加されており、これらはそれぞれプルダウン抵抗４５，４６によりプルダウンされている。コネクタ７Ａは、ＣＰＵ４２の３つの入力ポートに対応する入力端子を備えている。

オプション装置５１では、短絡線５２によりコネクタ１２Ａの何れの端子間を短絡するかを選択的に決定でき、例えば図６では、確認信号を信号線４３を介して送り返すように短絡線５２が接続されている。これにより、ＣＰＵ４２は確認信号を出力することで、信号線２４，４３，４４の何れがハイレベルを示すかによって、接続されているオプション装置５１の種類を判別できる。例えば、オプション装置５１がインバータ装置４１用の装置でないと判断した際には、電源を供給しないように制御すること等が可能になる。

（第５実施形態）
図７に示す第５実施形態のインバータ装置６１は、インバータ装置４１に３つの電源回路２（１）〜２（３）と、これらに対応する３つの電源供給回路３（１）〜３（３）とを加えたものである。尚、これらの組を４つ以上備えていても良いし、２つでも良い。電源回路２（１）〜２（３）は、それぞれ異なる電圧，例えばそれぞれ５Ｖ，１２Ｖ，１５Ｖの電源を生成する。ＣＰＵ６２は、電源供給信号１０（１）〜１０（３）によって電源供給回路３（１）〜３（３）を個別に制御する。

コネクタ７Ｂ及び１２Ｂは、上記の３種類の電源をオプション装置６４に供給するために電源端子を３組備えている。また、ＣＰＵ６２は、電源制御シーケンス部６３を有している。尚、第５実施形態では、不揮発性メモリ５には、図８に示す電源供給情報が記憶されている。

次に、第５実施形態の作用について説明する。図９に示すように、第５実施形態では、ステップＳ１，Ｓ２の実行後にステップＳ１１〜Ｓ１３を実行する。そして、ステップＳ１３で「ＹＥＳ」と判断すると、ＣＰＵ６２の電源制御シーケンス部６３は、図８Ｂに従って信号線２４，４３，４４の何れがハイレベルを示したかに基づき、インバータ装置６１に接続されているオプション装置６４のタイプＡ，Ｂ，Ｃを判別する。そして、対応する電源供給情報を不揮発性メモリ５より読み出すと（Ｓ１４）、対応する電源処理に分岐する（Ｓ１５）。

電源供給情報は、各タイプに応じた電源の供給順番を示すものである。尚、図８Ａでは、電源の種類を（ｎ≦９９）個に拡張している。図中の「電源１」，「電源２」，「電源３」，…が電源の種類，すなわち電源回路２（１），２（２），２（３）を示しており、その下の数字が各オプションに対応した電源供給の順番を示す。電源種類の最大値は「９８」であるから、順番「９９」は以降に供給する電源が存在しないことを意味する。例えば、タイプＡであれば、電源回路２（１），２（２）の順で電源を投入して処理を終了する。タイプＢであれば、電源回路２（２），２（１），２（３）の順で電源を投入して処理を終了する。

ステップＳ１６（１）〜Ｓ１６（ｍ）は、電源の供給順番に対応している。タイプＡであれば、ステップＳ１６（１）で電源回路２（１）からの５Ｖ電源を供給し、ステップＳ１６（２）で電源回路２（２）からの１２Ｖ電源を供給した後ステップＳ１７で「終了」となり、「ＹＥＳ」と判断してステップＳ１に移行する。タイプＢであれば、ステップＳ１６（１）で電源回路２（２）からの電源を供給し、ステップＳ１６（２）で電源回路２（１）からの電源を供給し、ステップＳ１６（３）で電源回路２（３）からの１５Ｖ電源を供給した後ステップＳ１７で「終了」となる。

また、ステップＳ２又はＳ１３で「ＮＯ」と判断すると、全ての電源供給信号を無効として全ての電源供給を遮断する（Ｓ１８）。

以上のように第５実施形態によれば、それぞれ電源電圧が異なる３種類の電源回路２（１）〜２（３）と、これらに対応して設けられる３つの電源供給回路３（１）〜３（３）と備え、ＣＰＵ６２は、コネクタ７Ｂの３つの入力端子の何れかを介して入力される確認信号に応じて、オプション装置６４に対する複数の電源の供給状態を個別に制御する。これにより、オプション装置６４のタイプに応じて、電源の供給順番を決定できる。

（第６実施形態）
図１０に示す第６実施形態は第２実施形態の変形であり、ステップＳ１３で「ＮＯ」と判断すると、ステップＳ７と同様の処理を行った後（Ｓ１９）、不揮発性メモリ５に電源供給信号を無効出力とするように電源供給情報を書込んで設定する（Ｓ２０）。これにより、オプション装置３１をインバータ装置２１に接続する際に、電源が供給されない状態となることを確実に設定できる。尚、第６実施形態においても、ステップＳ１３における判断の誤動作を防ぐため確認信号にフィルタを介しても良い。

（その他の実施形態）
第６実施形態を第５実施形態に適用しても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

図面中、１はインバータ装置、２は電源回路、３は電源供給回路、４はＣＰＵ、５は不発性メモリ、６は設定部、７はコネクタ、１１はオプション装置、２１はインバータ装置、２２はＣＰＵ、２３，２４は信号線、２６はインバータ装置、３１はオプション装置、４１はインバータ装置、４３，４４は信号線、５１はオプション装置、５２は短絡線、６１はインバータ装置、６４はオプション装置を示す。

Claims (7)

1. オプション装置が着脱可能に接続される接続部と、
   前記オプション装置に供給する電源を生成する電源回路と、
   前記電源回路と前記接続部との間に配置され、前記オプション装置に対する電源の供給，遮断を行う電源供給部と、
   前記オプション装置に対する電源の供給を制御するための情報が格納される不揮発性メモリと、
   この不揮発性メモリに格納される情報の設定を行う情報設定部と、
   前記不揮発性メモリに格納された情報に基づいて前記電源供給部を制御するＣＰＵとを備えるインバータ装置。
2. 前記不揮発性メモリには、初期値として前記オプション装置に対する電源の供給を停止する情報が格納されている請求項１記載のインバータ装置。
3. 前記接続部は、前記ＣＰＵが確認信号を出力する出力ポートに接続される出力端子と、
   この出力端子より出力された確認信号が前記オプション装置側を経由して入力され、前記ＣＰＵの入力ポートに接続される入力端子とを備える請求項１又は２記載のインバータ装置。
4. 前記接続部の入力端子は、前記電源供給部にも接続され、
   前記電源供給部は、前記入力端子がインアクティブレベルであれば、前記ＣＰＵによる制御に関わらず、前記オプション装置に対する電源の供給を遮断する請求項３記載のインバータ装置。
5. 前記接続部は、前記出力端子より出力された確認信号がそれぞれ異なるオプション装置側を経由して入力され、前記ＣＰＵの複数の入力ポートに個別に接続される複数の入力端子を備える請求項３又は４記載のインバータ装置。
6. それぞれ電源電圧が異なる複数の電源回路と、
   これら複数の電源回路に対応して設けられる複数の電源供給部と備え、
   前記ＣＰＵは、前記複数の入力端子の何れかを介して入力される確認信号に応じて、前記オプション装置に対する複数の電源の供給状態を個別に制御する請求項５記載のインバータ装置。
7. 前記ＣＰＵは、前記確認信号の入力が確認できなければ、前記不揮発性メモリに、前記オプション装置への電源供給を遮断する情報を書込む請求項３から６の何れか一項に記載のインバータ装置。

Images