JP2002132236A - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JP2002132236A
JP2002132236A JP2000324682A JP2000324682A JP2002132236A JP 2002132236 A JP2002132236 A JP 2002132236A JP 2000324682 A JP2000324682 A JP 2000324682A JP 2000324682 A JP2000324682 A JP 2000324682A JP 2002132236 A JP2002132236 A JP 2002132236A
Authority
JP
Japan
Prior art keywords
interpolation
switch
video
signal
interpolation coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000324682A
Other languages
English (en)
Other versions
JP3752991B2 (ja
Inventor
Takeshi Sakai
武 坂井
Takaaki Matono
孝明 的野
Haruki Takada
春樹 高田
Katsunobu Kimura
勝信 木村
Akira Hasegawa
亮 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000324682A priority Critical patent/JP3752991B2/ja
Publication of JP2002132236A publication Critical patent/JP2002132236A/ja
Application granted granted Critical
Publication of JP3752991B2 publication Critical patent/JP3752991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】画像拡大だけでなく画像縮小も可能とし、さら
に拡大および縮小倍率も細かく設定可能として、サイズ
変換後の映像に高画質にした映像表示装置を提供する。 【解決手段】映像サイズを変換する映像サイズ変換処理
回路の補間係数発生回路は、拡大・縮小率を設定する拡
大・縮小率設定回路(24)と、所定のオフセット値を設定
するオフセット値設定回路(23)と、該オフセット値設定
回路の出力(3)が一方の入力端子(d)に入力されるスイッ
チ(21)と、該スイッチ(21)の出力を遅延して補間係数と
して出力する遅延回路(25)と、該遅延回路(25)の出力と
前記拡大・縮小率設定回路(24)とを加算して前記スイッ
チの他方の入力端子(c)に出力する加算器(28)とを有す
る。そして、この加算器(28)からの桁上信号を用いて前
記スイッチ(21)の切換制御を行うようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、映像信号の画素数
を変換(画像拡大または画像縮小)して映像サイズを変
換する補間処理を映像表示装置に係り、特に、線形/非
線型補間処理のそれぞれに適した補間係数を与える補間
係数発生回路を備えた映像表示装置に関する。
【0002】
【従来の技術】映像信号の画素数を変換する場合、例え
ば特開平11−215362号公報に記載されているよ
うなものが知られている。また、特開平7−95540
号公報には、補間係数の発生方法について記載されてい
る。
【0003】図2は、画素数変換(画像拡大)して映像
サイズを拡大もしくは縮小するための映像サイズ変換処
理回路の、従来技術を示すブロック図である。同図で、
1はアナログ映像信号をAD(Analog Digi
talの略)変換したディジタル映像信号の入力端子、
2は入力端子1からの映像信号に同期したドットクロッ
クφ1の入力端子、4はクロックφ1の2倍の周波数を
持つクロックφ2の入力端子、6は補間係数発生手段、
7は映像信号の出力端子、12は補間処理回路、13は
入力画素を一画素分遅延させる遅延回路、14、15は
増幅器、16は出力レジスタ、17は加算器、18はス
イッチ、19は図形抽出回路である。以下従来技術につ
いて、図2を用いて説明する。
【0004】まず、映像信号を入力端子1から補間処理
回路12内の遅延回路13および増幅器14、図形抽出
回路19、スイッチ18の端子aに供給する。遅延回路
13では、入力端子2からのクロックφ1に同期して1
画素分の映像信号を書き込み、読み出して1画素分遅延
した映像信号を増幅器15に供給する。
【0005】一方、補間係数発生手段6では補間処理に
必要な係数(M,N)を発生し、それぞれ補間処理回路
12内の増幅器15に係数Mを、増幅器14に係数Nを
供給する。
【0006】増幅器14では遅延回路13の前の映像信
号、すなわち現画素(n画素目)の映像信号をN倍し、
増幅器15では遅延回路13の後の映像信号、すなわち
1画素前(n−1画素目)の映像信号をM倍して加算器
17に供給する。加算器17では、増幅器14および1
5からの出力を加算し、(n−1画素目の映像信号)×
M+(n画素目の映像信号)×Nの演算により映像信号
に補間処理を施して、スイッチ18の端子bに供給す
る。
【0007】一方、図形抽出回路19では入力端子2か
らのクロックφ1に同期して、入力端子1からの映像信
号から線画部分を抽出し、その結果をスイッチ18に供
給する。ここで図形抽出回路19の線画抽出は公知技術
であるため、詳細説明は省略する。
【0008】スイッチ18では図形抽出回路19が、線
画であると判定した場合は端子aを選択し入力端子1か
らの映像信号Aを、線画でないと判定した場合は端子b
を選択し加算器17からの映像信号A‘を出力レジスタ
16に供給する。出力レジスタ16では、入力端子4か
らのクロックφ2に同期して出力端子7に拡大された映
像信号出力を供給する。入力端子1からの映像信号に同
期したドットクロックφ1の2倍の周波数であるクロッ
クφ2を出力レジスタ16のクロックとすることによ
り、映像信号が水平方向に2倍に拡大処理されたことに
なる。
【0009】以上が画像を水平方向に2倍拡大した場合
であるが、同図で、入力端子2を端子1からの映像信号
に同期したラインクロックφ1の入力端子、入力端子4
をラインクロックφ1の2倍の周波数を持つラインクロ
ックφ2の入力端子、遅延回路13をラインメモリに置
き換えることにより画像を垂直方向にも2倍拡大するこ
とができる。
【0010】このように映像信号が、線画の場合、すな
わち空間周波数の高い場合は補間処理を施さない映像信
号を、線画でない場合、すなわち空間周波数の低い場合
は補間処理を施した映像信号を出力することにより、2
倍拡大時の線画部分のボケ感を解消しつつ、線画でない
部分には補間処理による自然な画質となるように処理し
ている。
【0011】
【発明が解決しようとする課題】上記従来技術では、画
像拡大時の線画部分のボケ感を解消する方法であり、一
般に拡大倍率は整数倍となる。
【0012】このため、例えばパーソナルコンピュータ
のVGA(水平640画素*垂直480画素)モードの
元画像からXGA(水平1024画素*垂直768画
素)モード相当の画像に拡大する場合、水平方向および
垂直方向とも1.6倍となり整数倍とはならないため、
例えば1倍に拡大(拡大しない)した場合にはXGAモ
ードの画素数を十分生かしきれず、また、2倍に拡大し
た場合には元画像が欠落してしまうという問題がある。
【0013】また、画像を拡大する場合だけであるの
で、例えば上記とは逆の変換に相当するXGAモードの
元画像からVGAモードの画像に変換するといった画像
を縮小する場合には対応できない。
【0014】本発明の目的は、映像信号が線画である
(空間周波数が高い)場合とそうでない(空間周波数が
低い)場合とに応じて、それぞれの場合に適した映像拡
大だけでなく映像縮小をも可能とし、さらに拡大および
縮小倍率を各々の場合に応じて適切に設定可能にして高
画質な映像を得ることが可能な映像表示装置を提供する
ことにある。
【0015】
【課題を解決するための手段】上記目的を達成するため
の、本発明に係る映像表示装置は、補間処理のための補
間係数を発生する補間係数発生回路に、線形補間処理を
実行させるための線形補間係数発生手段と、非線形補間
処理を実行させるための非線形補間係数発生手段とを設
け、入力映像信号が第1の空間周波数を持つ場合は前記
線形補間係数を選択し、前記映像信号が前記第1の空間
周波数より高い第2の空間周波数を持つ場合は前記非線
型補間係数を選択して補間処理を行うようにしたことを
特徴とするものである。
【0016】上記補間係数発生回路は、具体的には、拡
大・縮小率を設定する拡大・縮小率設定回路と、所定の
オフセット値を設定するオフセット値設定回路と、該オ
フセット値設定回路の出力が一方の入力端子に入力され
るスイッチと、該スイッチの出力を遅延して前記補間係
数として出力する遅延回路と、該遅延回路の出力と前記
拡大・縮小率設定回路とを加算して前記スイッチの他方
の入力端子に出力する加算器とを含み、該加算器からの
桁上信号を用いて前記スイッチの切換制御を行うように
構成されている。
【0017】また、前記加算器による加算の結果、桁上
信号の発生に関わらず、前記スイッチの他方の入力端子
に入力される信号を線型補間処理用の非線型補間係数と
して選択し、桁上信号が発生した場合には前記スイッチ
の一方の入力される信号を、また桁上信号が発生しない
場合には、前記一方の入力端子に入力される信号を非線
形補間処理用の非線形補間係数として選択するように前
記スイッチの切換制御を行うようにしている。
【0018】また、前記加算器からの桁上信号を、前記
スイッチの切換制御用の信号として該スイッチに供給す
るか否かを切換える別のスイッチを更にもうけてもよ
い。更に、前記別のスイッチを、外部からの指示により
切換制御するようにしてもよい。
【0019】更にまた、線形補間処理と非線型補間処理
とを、該映像表示装置が備えるディスプレイの画面上で
行えるようにしてもよい。その場合は、ディスプレイの
画面上に補間処理の選択を行うためのOSD画面を表示
し、該OSD画面から所望の処理モードを選択し得るよ
うにすることが好ましい。
【0020】このように、本発明による補間係数発生回
路は、加算器の桁上信号を利用して線形補間係数と非線
形補間係数とを切替え発生させるので、基本の線形補間
係数発生手段に小規模の回路追加とわずかのコストアッ
プで、線形補間係数と非線型補間係数のいずれかを選択
出力する補間係数発生回路を実現することが出来る利点
もある。
【0021】
【発明の実施の形態】以下本発明に係る補間係数発生回
路について図を用いて説明する。図1は、本発明の一実
施形態を示すもので、映像信号中の、水平もしくは垂直
方向に隣接する少なくとも2つの画素から補間処理によ
り新たな画素を作成して水平及び/または垂直方向に映
像サイズを変換する(映像を拡大もしくは縮小する)映
像サイズ変換処理回路のブロック図を示す。同図で、3
はスイッチ11の切替制御信号の入力端子、6は第1の
補間係数発生手段、8は第2の補間係数発生手段、10
は前記第1と第2の補間係数発生手段6,8とスイッチ
11とからなる補間係数発生回路、その他のブロックに
ついては図2と同じ機能であるので同一符号で示してあ
る。
【0022】同図で、スイッチ11の端子aに第1の補
間係数発生手段6からの係数(M,N)を、端子bに第
2の補間係数発生手段8からの係数(M‘,N’)を供
給する。スイッチ11では、入力端子3からの切替制御
信号に応じて、係数を切替え、補間処理回路12に供給
する。補間処理回路12の動作は、図2の説明と同様で
ある。
【0023】ここで、補間係数発生回路10から上記補
間処理回路12への補間係数の与え方(アルゴリズム)
について、図3、図4を用いて画像拡大する場合を説明
する。図3は元画像を8/5倍に拡大しつつ、線形補間
処理を施した場合の画素位置を示している。同図でAに
示すような入力信号が供給された場合に、例えば、1番
目の画素(1o)が3/8倍され、2番目の画素(2
o)が5/8倍されて、それぞれ加算され、同図Bに示
すような画素(2n)が形成される。同様にして、2番
目の画素(2o)の6/8倍と3番目の画素(3o)の
2/8倍、2番目の画素(2o)の1/8倍と3番目の
画素(3o)の7/8倍、3番目の画素(3o)の4/
8倍と4番目の画素(4o)の4/8倍、4番目の画素
(4o)の7/8倍と5番目の画素(5o)の1/8
倍、4番目の画素(4o)の2/8倍と5番目の画素
(5o)の6/8倍、5番目の画素(5o)の5/8倍
と6番目の画素(6o)の3/8倍、5番目の画素(5
o)の0倍と6番目の画素(6o)の1倍、……がそれ
ぞれ加算され、画素(3n)、(4n)、(5n)、
(6n)、(7n)、(8n)、(9n)、……が形成
される。
【0024】従って、入力信号の画素の周期は(1o)
〜(5o)の5画素であり、出力信号の画素の周期は
(1n)〜(8n)の8画素であるため、映像信号を8
/5倍したことになる。
【0025】ここで、前記図3のBに示す出力信号の画
素に相当する補間画素を作成するための2つの画素に与
える補間係数を(M,N)とする。ただし、Mは前記補
間画素を作成する2つの画素のうち左にある画素の補間
係数、Nは前記2つの画素のうち右にある画素の補間係
数を表す。
【0026】図3のように8/5倍を実現するには、各
画素に与える補間係数(M,N)は、(0,1)、(3
/8,5/8)、(6/8,2/8)、(1/8,7/
8)、(4/8,4/8)、(7/8,1/8)、(2
/8,6/8)、(5/8,3/8)という系列を繰り
返せば良い。即ち、前のM値に3/8を逐次加算し、桁
上があれば少数点以下を新たなM値とすれば良い。この
ような補間係数系列による補間を一般に「線形補間処
理」と呼んでいる。M+Nは1である。
【0027】ここで、例えば、補間画素(5n)は補間
画素(5n)の1つ左の画素(3o)とこの画素(3
o)の1つ右の画素(4o)から作成される。これよ
り、補間画素は作成される補間画素の1つ左にある画素
とこの画素の1つ右の画素から作成される。こうして得
られた前記補間係数系列により、線形補間処理された画
素を作成できる。
【0028】図3のような線形補間方式の場合、自然画
のような空間周波数の低い画像には有効であるが、例え
ば同図のように、白と黒が1ドットごとに存在する空間
周波数の高い画像を8/5倍拡大すると、映像レベルの
周期が元画像の2ドットとは異なる16ドットとなって
しまい、これが縞模様となって現れる違和感のある画質
となってしまう。従って、図3のような線形補間方式
は、一般に自然画のような空間周波数の低い画像に適し
ている。
【0029】次に、図3の場合とは異なる前記補間処理
回路12への係数の与え方(アルゴリズム)について図
4を用いて説明する。同図は元画像を3/2倍に拡大し
つつ、図3に示した線形補間処理とは異なる補間処理を
施した場合の画素位置を示している。同図でAに示すよ
うな入力信号が供給された場合に、例えば、1番目の画
素(1o)が1/2倍され、2番目の画素(2o)が1
/2倍されて、それぞれ加算され、同図Bに示すような
走査線(2n)が形成される。同様にして、2番目の画
素(2o)の1倍と3番目の画素(3o)の0倍、2番
目の画素(2o)の0倍と3番目の画素(3o)の1
倍、3番目の画素(3o)の1/2倍と4番目の画素
(4o)の1/2倍、4番目の画素(4o)の1倍と5
番目の画素(5o)の0倍、4番目の画素(4o)の0
倍と5番目の画素(5o)の1倍、5番目の画素(5
o)の1/2倍と6番目の画素(6o)の1/2倍、…
…がそれぞれ加算され、画素(3n)、(4n)、(5
n)、(6n)、(7n)、(8n)、……が形成され
る。
【0030】従って、入力信号の画素の周期は(1o)
〜(2o)の2画素であり、出力信号の画素の周期は
(1n)〜(3n)の3画素であるため、映像信号を3
/2倍したことになる。
【0031】ここで、前記出力信号の画素に相当する補
間画素を作成するための2つの画素に与える補間係数を
(M‘,N’)とする。ただし、M‘は前記補間画素を
作成する2つの画素のうち左にある画素の補間係数、
N’は前記2つの画素のうち右にある画素の補間係数を
表す。
【0032】図3と同様に、図4のような3/2倍を実
現するには、各画素に与える補間係数(M‘,N’)
は、(0,1)、(1/2,1/2)、(1,0)とい
う系列を繰り返せば良い。即ち、前のM‘値に1/2よ
りわずかに小さい値(例えば2047/2048)を逐
次加算し、桁上があれば数0を新たなM’値として、後
述するように前記系列を近似して実現すれば良い。この
ような補間係数系列による補間処理について一般的表現
は与えられてないが、以下便宜上「線形補間」に対極す
ると言う意味で、補間係数を「非線形補間係数」、それ
を用いた補間処理を「非線形補間処理」と呼ぶことにす
る。こうして得られた上記の補間係数系列により、図3
の線形補間とは異なる非線形補間処理された画素を作成
できる。
【0033】図4のような非線形補間方式の場合、図3
の線形補間に対して、拡大率が8/5倍から3/2倍に
減少するが、映像レベルの周期が16ドットから3ドッ
トと元画像の2ドットに近づくため、白と黒が1ドット
ごとに存在する空間周波数の高い画像に対しては、図3
のような画質の違和感は解消される。
【0034】従って、図4のような非線形補間方式は、
一般に白と黒が1ドットごとに存在する空間周波数の高
い画像に適している。
【0035】以上のように、図3の線形補間方式は、線
形補間により拡大倍率を無段階で設定でき、自然画のよ
うな空間周波数の低い画像には、自然な画質を得られる
利点がある反面、空間周波数の高い画像に対しては、元
画像にない低い周期の縞模様が現れるといった欠点があ
る。
【0036】一方、図4の非線形補間方式は、線画のよ
うな空間周波数の高い画像に対しては違和感のない画質
が得られるという利点がある反面、拡大倍率を細かく設
定できない欠点や、ゆるやかにレベルが上昇・下降する
ような空間周波数の低い画像には、元画像にない段差が
現れるといった欠点がある。
【0037】本発明による前記補間係数(M,N),
(M’,N’)の補間処理回路12への供給動作につい
て、図1に示す一実施形態で説明する。以下述べる動作
は、後述する図5,図6に示す縮小の場合にも同様に適
用できる。尚、第1の補間係数(M,N)である線形補
間係数を発生する第1補間係数発生手段を線形補間係数
発生手段、第2の補間係数(M’,N’)である非線形
補間係数を発生する第2補間係数発生手段を非線形補間
係数発生手段と以下呼ぶことにする。
【0038】図1において、スイッチ11は、線形補間
係数発生手段6から線形補間係数(M,N)が、非線形
補間係数発生手段8から非線形補間係数(M’,N’)
が供給され、入力端子3からの切替制御信号に応じて補
間係数(M,N)、(M’,N’)を切替えて、補間処
理回路12に出力する。
【0039】この時、線形補間係数発生手段6は図3の
ような線形補間係数を発生し、非線形補間係数発生手段
8は図4のような非線形補間係数を発生して、スイッチ
11に供給する。入力端子3からの切替制御信号によ
り、スイッチ11は、元画像の空間周波数が低い場合に
はスイッチ11の端子aを選択し、線形補間係数発生手
段6からの線形補間係数を、元画像の空間周波数が高い
場合には、スイッチ11の端子bを選択し、非線形補間
係数発生手段8からの非線形補間係数を補間処理回路1
2に供給することにより、高画質な画像を得ることがで
きる。
【0040】尚、前記非線型補間係数発生手段8の構成
については、後述する。
【0041】以上、水平方向の拡大について説明した
が、線形補間係数発生手段6および非線形補間係数発生
手段8からの補間係数(M,N)、(M’,N’)をラ
イン毎に与える係数とし、遅延回路13をラインメモリ
に置き換えることにより画像を垂直方向にも拡大するこ
とができる。
【0042】次に、図3、図4とは逆変換に相当する画
像縮小する場合の、補間係数発生回路10から前記補間
処理回路12への補間係数の与え方(アルゴリズム)に
ついて説明する。図5は元画像を5/8倍に縮小しつ
つ、線形補間処理を施した場合の画素位置を示してい
る。
【0043】図5でAに示すような入力信号が供給され
た場合に、例えば、1番目の画素(1n)が1倍され、
2番目の画素(2n)が0倍されて、それぞれ加算さ
れ、同図Bに示すような走査線(1o)が形成される。
同様にして、2番目の画素(2n)の2/5倍と3番目
の画素(3n)の3/5倍、4番目の画素(4n)の4
/5倍と5番目の画素(5n)の1/5倍、5番目の画
素(5n)の1/5倍と6番目の画素(6n)の4/5
倍、7番目の画素(7n)の3/5倍と8番目の画素
(8n)の2/5倍、……がそれぞれ加算され、画素
(2o)、(3o)、(4o)、(5o)、……が形成
される。
【0044】従って、入力信号の画素の周期は(1n)
〜(8n)の8画素であり、出力信号の画素の周期は
(1o)〜(5o)の5画素であるため、映像信号を5
/8倍したことになる。
【0045】ここで、上記出力信号の画素に相当する補
間画素を作成するための2つの画素に与える線形補間係
数を(M,N)とする。ただし、Mは前記補間画素を作
成する2つの画素のうち左にある画素の補間係数、Nは
前記2つの画素のうち右にある画素の補間係数を表す。
【0046】図5のように5/8倍を実現するには、各
画素に与える線形補間係数(M,N)は、(1,0)、
(2/5,3/5)、(4/5,1/5)、(1/5,
4/5)、(3/5,2/5)という系列を繰り返せば
良い。即ち、前のN値に3/5を逐次加算し、桁上があ
れば少数点以下を新たなN値とすれば良い。M+Nは1
である。
【0047】ここで、例えば、補間画素(5o)は補間
画素(5o)の1つ左の画素(7n)とこの画素(7
n)の1つ右の画素(8n)から作成される。これよ
り、補間画素は作成される補間画素の1つ左にある画素
とこの画素の1つ右の画素から作成される。こうして得
られた前記の補間係数系列により、線形補間処理された
画素を作成できる。
【0048】図5のような線形補間方式の場合、自然画
のような空間周波数の低い画像には有効であるが、例え
ば同図のように、白と黒が1ドットごとに存在する空間
周波数の高い画像を5/8倍縮小すると、映像レベルの
周期が元画像の2ドットとは異なる5ドットとなってし
まい、これが縞模様となって現れる違和感のある画質と
なってしまう。従って、図5のような線形補間方式は、
一般に自然画のような空間周波数の低い画像に適してい
る。
【0049】次に、図5の場合とは異なる上記補間処理
回路12への補間係数の与え方(アルゴリズム)につい
て図6を用いて説明する。同図は元画像を2/3倍に縮
小しつつ、図5に示した線形補間処理とは異なる非線形
補間処理を施した場合の画素位置を示している。同図で
Aに示すような入力信号が供給された場合に、例えば、
1番目の画素(1n)が1倍され、2番目の画素(2
n)が0倍されて、それぞれ加算され、同図Bに示すよ
うな走査線(1o)が形成される。同様にして、2番目
の画素(2n)の0倍と3番目の画素(3n)の1倍、
4番目の画素(4n)の1倍と5番目の画素(5n)の
0倍、5番目の画素(5n)の0倍と6番目の画素(6
n)の1倍、7番目の画素(7n)の1倍と8番目の画
素(8n)の0倍、8番目の画素(8n)の0倍と9番
目の画素(9n)の1倍、……がそれぞれ加算され、画
素(2o)、(3o)、(4o)、(5o)、(6
o)、……が形成される。
【0050】従って、入力信号の画素の周期は(1n)
〜(3n)の3画素であり、出力信号の画素の周期は
(1o)〜(2o)の2画素であるため、映像信号を2
/3倍したことになる。
【0051】ここで、前記出力信号の画素に相当する補
間画素を作成するための2つの画素に与える非線形補間
係数を(M‘,N’)とする。ただし、M‘は前記補間
画素を作成する2つの画素のうち左にある画素の補間係
数、N’は前記2つの画素のうち右にある画素の補間係
数を表す。
【0052】図5と同様に、図6のような2/3倍を実
現するには、各画素に与える非線形補間係数(M‘,
N’)は、(1,0)、(0,1)という系列を繰り返
せば良い。即ち、前のN‘値に1よりわずかに小さい値
(例えば4095/4096)を逐次加算し、桁上があ
れば数0を新たなN’値として、後述するように前記系
列を近似して実現すれば良い。こうして得られた上記の
補間係数系列により、図5の線形補間とは異なる非線形
補間処理された画素を作成できる。
【0053】図6のような非線形補間方式の場合、図5
の線形補間に対して、縮小率が5/8倍から2/3倍に
増加するが、補間後の映像レベルの周期が5ドットから
4ドットと元画像の2ドットに近づくため、白と黒が1
ドットごとに存在する空間周波数の高い画像に対して
は、図5のような画質の違和感は解消される。従って、
図6のような非線形補間方式は、一般に白と黒が1ドッ
トごとに存在する空間周波数の高い画像に適している。
【0054】以上のように、図5の線形補間方式は、線
形補間により縮小倍率を無段階で設定でき、自然画のよ
うな空間周波数の低い画像には、自然な画質を得られる
利点がある反面、空間周波数の高い画像に対しては、元
画像にない低い周期の縞模様が現れるといった欠点があ
る。
【0055】一方、図6の非線形補間方式は、線画のよ
うな空間周波数の高い画像に対しては違和感のない画質
が得られるという利点がある反面、縮小倍率を細かく設
定できない欠点や、ゆるやかにレベルが上昇・下降する
ような空間周波数の低い画像には、元画像にない段差が
現れるといった欠点がある。
【0056】本発明による縮小の場合の補間係数(M,
N)、(M’,N’)の補間処理回路12への供給動作
は、図1により前述した拡大の場合と同様であり、説明
を省略する。
【0057】いままでは、画像の水平方向の拡大と縮小
および垂直方向の拡大と縮小の場合の補間係数発生につ
いて個々に述べたが、実際の画像の拡大,縮小は画像の
歪みをなくすため水平と垂直の両方向に拡大,縮小をお
こなう。これに対応するには、例えば拡大の場合は、水
平方向の拡大補間処理と垂直方向の拡大補間処理を縦続
接続すれば容易に実現できることは明らかである。
【0058】また、最近では表示装置としてプラズマデ
ィスプレイ(以下PDPと略す)が市販されているが、
このPDPでは水平1024画素/垂直512ラインで
ある。例えば、SVGAの画像(水平800画素/垂直
600ライン)をPDPで表示するには、水平方向は拡
大し垂直方向は縮小とする必要がある。この場合も含め
て対応するには、水平方向の拡大補間処理と縮小補間処
理および垂直方向の拡大補間処理と縮小補間処理とを縦
続接続する構成とすればよいこともまた明らかである。
例えば水平方向の拡大と垂直方向の縮小の場合は、水平
方向の縮小倍率と垂直方向の拡大倍率をともに1とし、
水平方向の拡大倍率と垂直方向の縮小倍率を所望の倍率
にすればよい。勿論この例は構成の一例であって他の構
成例も考えることができるのは明らかである。このよう
に補間処理回路を構成することにより、水平方向の拡大
または縮小と垂直方向の拡大または縮小の組みあわせが
可能となる。
【0059】図7に図1で示した本発明に係る補間係数
発生回路10の別の一実施形態を示す。同図で、21、
26はスイッチ、22、27は補間係数の出力端子、2
3はオフセット値設定回路、24は拡大・縮小率設定回
路、25は映像信号に同期したドットクロック(図示せ
ず)により一クロック分入力を遅延させる遅延回路、2
8は加算器、29は減算器、30は線形補間係数発生回
路、31はオフセット値供給回路である。
【0060】同図で、オフセット値設定回路23は所定
のオフセット設定値をスイッチ21の一方の入力端子で
ある端子bに供給する。一方、拡大・縮小率設定回路2
4は拡大・縮小率に応じた拡大・縮小設定値を加算器2
8に供給する。加算器28は拡大・縮小設定値と遅延回
路25からの出力信号を分岐して得られた帰還値とを加
算し、少数点以下をスイッチ21の他方の入力端子であ
る端子cに出力する。桁上出力があれば桁上出力を別の
スイッチ26に出力する。その一方で、別のスイッチ2
6は、入力端子3に入力される外部からの切替制御信号
によって、オン・オフの動作を行い、オンの場合には加
算器28からの桁上出力があればその桁上出力をスイッ
チ21に供給し、オフの場合にはスイッチ21には何も
供給しない。スイッチ21は、別のスイッチ26を介し
て加算器28の桁上出力を受けると、拡大・縮小設定値
が入力される端子c側からオフセット設定値が入力され
る端子d側に切換制御されるように構成されている。
【0061】ここで、入力端子3からの切替制御信号に
より、別のスイッチ26がオフになっている場合、加算
器28は、遅延回路25で保持されている前画素の値と
拡大・縮小率設定回路24からの拡大・縮小設定値とを
加算して新たな値に更新し、画素が進むごとに、スイッ
チ21を経由して、遅延回路25に入力する。前記遅延
回路25は出力信号を加算器28に帰還するとともに、
出力信号を補間係数として、出力端子27に補間係数系
列を出力する。さらに、減算器29では、数1と遅延回
路25からの出力との減算を行い、数1から遅延回路2
5の出力を減算した結果を出力端子22に供給する。
【0062】ここで、画像拡大の場合、前述した補間係
数系列(M,N)のMが出力端子27から出力される補
間係数に、Nが出力端子22から出力される補間係数に
相当する。
【0063】例えば、図3のような線形補間を用いた8
/5倍拡大の場合は前記オフセット値設定回路23の設
定値を0、拡大・縮小率設定回路24の設定値を3/8
に設定し、スイッチ26がオフとなる切替制御信号を入
力端子3に供給する。尚、当然のことながら補間係数発
生回路10では、始めに遅延回路25は0にリセットさ
れる。この場合、補間係数系列(M,N)は、(0,
1)、(3/8,5/8)、(6/8,2/8)、(1
/8,7/8)、(4/8,4/8)、(7/8,1/
8)、(2/8,6/8)、(5/8,3/8)、……
となる。
【0064】従って、図7により、図3のような線形補
間係数(M,N)を発生することができる。
【0065】次に、入力端子3からの切替制御信号によ
り、別のスイッチ26がオンになっている場合、加算器
28で桁上がりが発生した瞬間に、スイッチ21がオフ
セット設定値が入力される端子d側に切替わり、遅延回
路25には、オフセット値設定回路23の設定値が供給
される。その他の動作については、前述したスイッチ2
6がオフになっている場合と同様である。
【0066】例えば、図4のような非線形補間を用いた
3/2倍拡大の場合は前記オフセット値設定回路23の
設定値を0、拡大・縮小率設定回路24の設定値を20
47/4096に設定し、スイッチ26がオンとなる切
替制御信号を入力端子3に供給する。この場合、補間係
数系列(M‘,N’)は、(0,1)、(2047/4
096,2049/4096)、(4094/409
6,2/4096)、……となり、図4の(0,1)、
(1/2,1/2)、(1,0)、……に近似できる。
【0067】即ち、図7に示す実施形態では、入力端子
3からの切替制御信号により図1で示した線形補間係数
(M,N)と非線形補間係数(M‘,N’)とを出力端子2
7と22から切替えて出力することができる。
【0068】尚、図1の非線形補間係数発生手段8は、
図7においてスイッチ26を短絡し、オフセット値設定
回路23の設定値を0とすることにより実現(一実現例)
出来ることは上記図4での3/2倍拡大の場合と後述す
る図6での2/3倍縮小の場合の説明で明白である。
【0069】同様に、画像縮小の場合について説明す
る。前述した画像拡大の場合と同様に動作し、前述した
補間係数系列(M,N)のMが出力端子22から出力さ
れる補間係数に、Nが出力端子27から出力される補間
係数に相当する。
【0070】例えば、図5のような線形補間を用いた5
/8倍縮小の場合は前記オフセット値設定回路23の設
定値を0、拡大・縮小率設定回路24の設定値を3/5
に設定し、スイッチ26がオフとなる切替制御信号を入
力端子3に供給する。この場合、線形補間係数系列
(M,N)は、(1,0)、(2/5,3/5)、(4
/5,1/5)、(1/5,4/5)、(3/5,2/
5)、……となる。
【0071】次に、図6のような非線形補間を用いた2
/3倍縮小の場合は前記オフセット値設定回路23の設
定値を0、拡大・縮小率設定回路24の設定値を409
5/4096に設定し、スイッチ26がオンとなる切替
制御信号を入力端子3に供給する。この場合、補間係数
系列(M‘,N’)は、(1,0)、(1/4096,
4095/4096)、……となり、図6の(1,
0)、(0,1)、……に近似できる。
【0072】このように、図7の実施形態では補間係数
の発生方法を変えることにより、補間処理を変えられる
ため、映像信号に応じて入力端子3からの切替制御信号
によりスイッチ26を切替えて補間係数の発生方法を変
え、高画質な画像を得ることができる。
【0073】次に、本発明による補間係数切替方法つい
て図8、9を用いて説明する。
【0074】図8は本発明による補間係数切替方法を示
す図、図9は補間係数切替の設定操作例を示す図であ
る。
【0075】図8において、51は操作パネル上のキ−
を操作した場合のキ−操作信号の入力端子、52はシス
テム全体の演算制御手段であるマイクロコンピュ−タ
(以下マイコンと略す)、53はOn Screen D
isplay(以下OSDと略す)用の表示デ−タを内
蔵したROMで、スイッチ54を制御してOSD表示を
補間処理回路12からの補間処理された映像信号に挿入
する。55はスッチ54から映像信号を受けてCRTや
LCD等のディスプレイに表示する駆動回路を含むディ
スプレイである。その他のブロックについては図1と同
じ機能であるので同一符号で示してある。
【0076】図9において、60はディスプレイ55
(図8)の画面、61は操作パネルの一部を示し、調整キ
−である−,+キ−と画面60にOSD画面を表示させ
る画面表示キ−とモ−ド設定の選択キ−である<キ−,>
キ−とからなる。
【0077】まず、操作パネルの画面表示キ−を操作す
ると、マイコン52は入力端子51からのキ−操作信号
を受け、ROM53にOSD制御信号を供給する。RO
M53では、マイコン52からのOSD制御信号の状態
に応じたOSDデータ(OSDDATA)とOSDブラ
ンキング信号(OSDBLK)を作成しスイッチ54に
供給する。スイッチ54は、ROM53からのOSDブ
ランキング信号の状態に応じて、補間処理回路12から
の補間処理された映像信号かROM53からのOSDデ
ータに切替え、補間処理回路12からの映像信号にOS
D表示を挿入した映像信号をディスプレイ55に供給す
る。ディスプレイ55の画面60には、マイコン52か
らのOSD制御信号に対応したOSDが表示される。画
面表示キ−を操作すると通常表示する最初のOSD表示
がなされるが、ここでは便宜上、線形補間係数と非線形
補間係数とを切替え設定する“PICTURE MOD
E”設定画面(画面表示の(1)から(13)はモ−ド
設定を示し、(1)でPICTURE MODEを表
示)が表示されているものとする。見ている映像がコン
ピュ−タの白黒の文字表示画面の場合(空間周波数の高
い画像に相当)、モ−ドが“PICTURE”の時には
“+”キ−で“DRAW”モ−ドを選択すると、マイコ
ン52は、入力端子3に係数切替制御信号を供給し補間
係数発生回路10に非線形補間係数を発生させ、補間処
理回路12で非線形補間処理をさせる。このようにOS
D画面を見て、映像に適した補間係数を選択できる。
尚、設定画面が“PICTURE MODE”でない場
合は、選択キ−で“PICTURE MODE”である
(1)を選択し、上記のように調整キ−で“PICTU
RE”モ−ドか“DRAW”モ−ドを設定する。
【0078】
【発明の効果】本発明によれば、補間係数を映像の種類
に応じて切替えることにより、自然画のような空間周波
数の低い画像には、拡大・縮小倍率を無段階で設定で
き、自然な画質を得られ、線画のような空間周波数の高
い画像に対しては違和感のない拡大・縮小された画質が
得られる。また、本発明による補間係数発生回路は、前
記したように線形補間係数発生手段の加算手段の後にオ
フセット値供給手段を挿入する構成で、桁上信号を利用
して線形補間係数と非線形補間係数とを切替え発生させ
るので、基本の線形補間係数発生手段に小規模の回路追
加とわずかのコストアップで実現することが出来る利点
もある。
【図面の簡単な説明】
【図1】本発明に係る映像表示装置の映像サイズ変換処
理回路の一実施形態を示すブロック図
【図2】従来技術の映像サイズ変換処理回路を示すブロ
ック図
【図3】本発明の一補間処理を用いた画像拡大動作の説
明図
【図4】本発明の他の補間処理を用いた画像拡大動作の
説明図
【図5】本発明の一補間処理を用いた画像縮小動作の説
明図
【図6】本発明の他の補間処理を用いた画像縮小動作の
説明図
【図7】本発明の補間係数発生回路10の実施例を示す
ブロック図
【図8】本発明の補間処理方法の説明図
【図9】本発明の補間方法の設定操作例をOSD画面を
使用して行う場合の一例を示す図
【符号の説明】
1…映像信号の入力端子、6、8…補間係数発生手段、
10…補間係数発生回路、11、18、21,26、5
4…スイッチ、12…補間処理回路、13、25…遅延
回路、17、28…加算器、27、22…補間係数の出
力端子、23…オフセット値設定回路、24…拡大・縮
小率設定回路、29…減算器、30…線形補間係数発生
回路、31…オフセット値供給回路、52…マイコン、
53…ROM、55…ディスプレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 春樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディアシステ ム事業部内 (72)発明者 木村 勝信 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディアシステ ム事業部内 (72)発明者 長谷川 亮 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディアシステ ム事業部内 Fターム(参考) 5C025 AA28 BA28 CA11 DA05 5C082 AA01 BA13 BA20 CA21 CA33 CA34 CA40 CA84 CB03 CB05 MM10

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】映像信号中の、水平もしくは垂直方向に隣
    接する少なくとも2つの画素から補間処理により新たな
    画素を作成して水平及び/または垂直方向に映像サイズ
    を変換する映像サイズ変換処理手段を備えた映像表示装
    置において、 前記映像サイズ変換処理手段を制御するための補間係数
    を発生する補間係数発生回路を有し、該補間係数発生回
    路は、前記映像サイズ変換処理手段に線形補間処理を実
    行させるための線形補間係数発生手段と、前記映像サイ
    ズ変換処理手段に非線形補間処理を実行させるための非
    線形補間係数発生手段とを含み、前記映像信号が第1の
    空間周波数を持つ場合は前記線形補間係数を選択し、前
    記映像信号が前記第1の空間周波数より高い第2の空間
    周波数を持つ場合は前記非線型補間係数を選択して補間
    処理を行うようにしたことを特徴とする映像表示装置。
  2. 【請求項2】映像信号中の、水平もしくは垂直方向に隣
    接する少なくとも2つの画素から補間処理により新たな
    画素を作成して水平及び/または垂直方向に映像サイズ
    を変換する映像サイズ変換処理手段を備えた映像表示装
    置において、 前記映像サイズ変換処理手段を制御するための補間係数
    を発生する補間係数発生回路を有し、該補間係数発生回
    路は、拡大・縮小率を設定する拡大・縮小率設定回路
    と、所定のオフセット値を設定するオフセット値設定回
    路と、該オフセット値設定回路の出力が一方の入力端子
    に入力されるスイッチと、該スイッチの出力を遅延して
    前記補間係数として出力する遅延回路と、該遅延回路の
    出力と前記拡大・縮小率設定回路とを加算して前記スイ
    ッチの他方の入力端子に出力する加算器とを含み、該加
    算器からの桁上信号を用いて前記スイッチの切換制御を
    行うようにしたことを特徴とする映像表示装置。
  3. 【請求項3】前記加算器による加算の結果、桁上信号が
    発生した場合に、前記一方の入力端子に入力される信号
    を選択し、桁上信号が発生しない場合は前記他方の入力
    端子に入力される信号を選択するように前記スイッチの
    切換制御を行うことを特徴とする請求項2に記載の映像
    表示装置。
  4. 【請求項4】前記桁上信号の発生に関わらず、前記スイ
    ッチの他方の入力端子に入力される信号を前記映像サイ
    ズ変換処理手段に線形補間処理を実行させるための線形
    補間係数として用い、前記桁上信号が発生した場合に
    は、前記スイッチの一方の入力端子に入力される信号
    を、前記桁上信号が発生していない場合には、前記スイ
    ッチの他方の入力端子に入力される信号を前記映像サイ
    ズ変換処理手段に非線形補間処理を実行させるための非
    線形補間係数として用いることを特徴とする請求項3に
    記載の映像表示装置。
  5. 【請求項5】前記映像サイズ変換処理手段は、前記映像
    信号が第1の空間周波数を持つ場合に前記線形補間処理
    を実行し、前記映像信号が第1の空間周波数よりも高い
    第2の空間周波数を持つ場合に前記非線形補間処理を実
    行することを特徴とする請求項4に記載の映像表示装
    置。
  6. 【請求項6】前記加算器からの桁上信号を、前記スイッ
    チの切換制御用の信号として該スイッチに供給するか否
    かを切換える別のスイッチを更に有することを特徴とす
    る請求項2に記載の映像表示装置。
  7. 【請求項7】前記別のスイッチを、外部からの指示によ
    り切換制御するようにしたことを特徴とする請求項6に
    記載の映像表示装置。
  8. 【請求項8】前記補間係数発生回路は、更に、前記遅延
    回路の出力を第1の補間係数Mとして出力する第1の出
    力端子と、(1−M)の減算をして第2の補間係数Nを
    得る減算器と、該減算器により得られた第2の補間係数
    Nを出力する第2の出力端子とを含むことを特徴とする
    請求項1に記載の映像表示装置。
  9. 【請求項9】映像信号中の、水平もしくは垂直方向に隣
    接する少なくとも2つの画素から補間処理により新たな
    画素を作成して水平及び/または垂直方向に映像サイズ
    を変換する映像サイズ変換処理手段と、該映像サイズ変
    換手段により得られた信号に基づき映像の表示を行うデ
    ィスプレイを備えた映像表示装置において、 前記映像サイズ変換処理手段は、線形補間処理モードと
    非線型補間処理モードとを有し、該処理モードの選択が
    前記ディスプレイの画面上で行えるようにしたことを特
    徴とする映像表示装置。
  10. 【請求項10】前記ディスプレイに、前記補間処理の選
    択を行うためのOSD画面を表示し、該OSD画面から
    所望の処理モードを選択し得るようにしたことを特徴と
    する映像表示装置。
JP2000324682A 2000-10-19 2000-10-19 映像表示装置 Expired - Fee Related JP3752991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000324682A JP3752991B2 (ja) 2000-10-19 2000-10-19 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000324682A JP3752991B2 (ja) 2000-10-19 2000-10-19 映像表示装置

Publications (2)

Publication Number Publication Date
JP2002132236A true JP2002132236A (ja) 2002-05-09
JP3752991B2 JP3752991B2 (ja) 2006-03-08

Family

ID=18802165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000324682A Expired - Fee Related JP3752991B2 (ja) 2000-10-19 2000-10-19 映像表示装置

Country Status (1)

Country Link
JP (1) JP3752991B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477654B1 (ko) * 2002-07-16 2005-03-22 삼성전자주식회사 재생 영상 선택 장치 및 그 방법
JP2012527005A (ja) * 2009-05-13 2012-11-01 ティーピー ビジョン ホールディング ビー ヴィ 表示装置およびそのための方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477654B1 (ko) * 2002-07-16 2005-03-22 삼성전자주식회사 재생 영상 선택 장치 및 그 방법
JP2012527005A (ja) * 2009-05-13 2012-11-01 ティーピー ビジョン ホールディング ビー ヴィ 表示装置およびそのための方法

Also Published As

Publication number Publication date
JP3752991B2 (ja) 2006-03-08

Similar Documents

Publication Publication Date Title
US5557342A (en) Video display apparatus for displaying a plurality of video signals having different scanning frequencies and a multi-screen display system using the video display apparatus
JP4646446B2 (ja) 映像信号処理装置
US6219020B1 (en) Liquid crystal display control device
JPH1042204A (ja) 映像信号処理装置
WO2006025121A1 (ja) 画像処理装置、画像処理方法、および画像表示装置
JPH0775014A (ja) 映像表示装置、マルチ画面表示システム及び拡大処理回路
JP3685668B2 (ja) マルチスクリーン用画面合成装置
JP2002132236A (ja) 映像表示装置
JP2011109280A (ja) 画像処理装置および画像処理方法
JP5199535B2 (ja) 平面型表示装置
JP2001159887A (ja) 映像信号処理装置
JPH03186076A (ja) 画像情報制御方法及び装置
JP2005107437A (ja) 液晶表示装置
JP4466117B2 (ja) 画像合成装置
JPH10322626A (ja) Pdp表示装置
JP4392531B2 (ja) 画像信号の処理装置および処理方法並びに画像表示装置
JP2000020713A (ja) 画像処理装置および投写型表示装置
JP2000098962A (ja) 固定画素表示装置および固定画素表示方法
JP3146808B2 (ja) テレビジョン受像機
JPH1185139A (ja) 表示画像変換装置
JP2822979B2 (ja) オーバレイ表示のサイズ変更方法と該変更方法を用いた画像処理装置
JP2004165828A (ja) グラフィックスデータの処理装置
JP2000020709A (ja) 映像信号処理装置
JP2001251591A (ja) アスペクト比変換回路
JP3388974B2 (ja) 圧縮伸長可変回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350