JP2002131398A - 電圧発生器 - Google Patents
電圧発生器Info
- Publication number
- JP2002131398A JP2002131398A JP2000326952A JP2000326952A JP2002131398A JP 2002131398 A JP2002131398 A JP 2002131398A JP 2000326952 A JP2000326952 A JP 2000326952A JP 2000326952 A JP2000326952 A JP 2000326952A JP 2002131398 A JP2002131398 A JP 2002131398A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- precision
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 高速高精度に電圧を発生できる電圧発生器を
実現することを目的にする。 【解決手段】 本発明は電圧を発生する電圧発生器に改
良を加えたものである。本装置は、電圧を発生する第１
の電圧発生部と、電圧を発生する第２の電圧発生部と、
この第２の電圧発生部の電圧を減衰する減衰器と、第１
の電圧発生部の出力と減衰器の出力とを加算し、出力す
る加算器とを有することを特徴とする装置である。
実現することを目的にする。 【解決手段】 本発明は電圧を発生する電圧発生器に改
良を加えたものである。本装置は、電圧を発生する第１
の電圧発生部と、電圧を発生する第２の電圧発生部と、
この第２の電圧発生部の電圧を減衰する減衰器と、第１
の電圧発生部の出力と減衰器の出力とを加算し、出力す
る加算器とを有することを特徴とする装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ＩＣテス
タに用いられる電圧発生器に関し、高速高精度の電圧を
発生できる電圧発生器に関するものである。
タに用いられる電圧発生器に関し、高速高精度の電圧を
発生できる電圧発生器に関するものである。
【０００２】
【従来の技術】液晶駆動ドライバは、複数ピンから多階
調電圧を出力し、液晶ディスプレイを駆動している。こ
のような液晶駆動ドライバを試験するＩＣテスタは、例
えば、特開平５８−９０１８４号公報、特開平１０−２
９３７号公報等に記載されている。このような装置を図
２に示し説明する。
調電圧を出力し、液晶ディスプレイを駆動している。こ
のような液晶駆動ドライバを試験するＩＣテスタは、例
えば、特開平５８−９０１８４号公報、特開平１０−２
９３７号公報等に記載されている。このような装置を図
２に示し説明する。
【０００３】図において、被試験対象（以下ＤＵＴと略
す）１は、複数ピンから多階調電圧を出力する。高精度
Ｄ／Ａコンバータ２は、低速で高精度の電圧を出力す
る。比較器３は、ＤＵＴ１の出力と高精度Ｄ／Ａコンバ
ータ２からの出力とを比較する。判定部４は、比較器３
の比較結果を入力し、ＤＵＴ１の良否の判定を行う。
す）１は、複数ピンから多階調電圧を出力する。高精度
Ｄ／Ａコンバータ２は、低速で高精度の電圧を出力す
る。比較器３は、ＤＵＴ１の出力と高精度Ｄ／Ａコンバ
ータ２からの出力とを比較する。判定部４は、比較器３
の比較結果を入力し、ＤＵＴ１の良否の判定を行う。
【０００４】このような装置の動作を以下に説明する。
まず、ＤＵＴ１のピンごとの出力電圧試験について説明
する。
まず、ＤＵＴ１のピンごとの出力電圧試験について説明
する。
【０００５】ＤＵＴ１は、各ピンから、図３に示すよう
な多段階の電圧、多階調電圧を出力する。同時に、高精
度Ｄ／Ａコンバータ２は、多段階の期待値電圧を出力す
る。そして、比較器３は、ＤＵＴ１の階調電圧と高精度
Ｄ／Ａコンバータ２の期待値電圧を比較し、比較結果を
出力する。この比較結果を判定部４は入力し、ＤＵＴ１
の良否の判定を行う。
な多段階の電圧、多階調電圧を出力する。同時に、高精
度Ｄ／Ａコンバータ２は、多段階の期待値電圧を出力す
る。そして、比較器３は、ＤＵＴ１の階調電圧と高精度
Ｄ／Ａコンバータ２の期待値電圧を比較し、比較結果を
出力する。この比較結果を判定部４は入力し、ＤＵＴ１
の良否の判定を行う。
【０００６】次に、ＤＵＴ１のピン間ばらつきの試験に
ついて説明する。ピン間ばらつきの試験は、液晶駆動ド
ライバの場合、ばらつきが許容範囲を越えると、表示む
らなどが生じるために行われている。
ついて説明する。ピン間ばらつきの試験は、液晶駆動ド
ライバの場合、ばらつきが許容範囲を越えると、表示む
らなどが生じるために行われている。
【０００７】ＤＵＴ１は、各ピンから、図４の破線に示
すような多段階の電圧、多階調電圧を出力する。同時
に、高精度Ｄ／Ａコンバータ２は、ＤＵＴ１の期待値電
圧に山型に変化する電圧を乗せたのと等価な電圧を出力
する。そして、比較器３は、ＤＵＴ１の階調電圧と高精
度Ｄ／Ａコンバータ２の電圧とを比較し、比較結果を出
力する。この比較結果を判定部４は入力し、ばらつき範
囲を求め、ＤＵＴ１の良否の判定を行う。
すような多段階の電圧、多階調電圧を出力する。同時
に、高精度Ｄ／Ａコンバータ２は、ＤＵＴ１の期待値電
圧に山型に変化する電圧を乗せたのと等価な電圧を出力
する。そして、比較器３は、ＤＵＴ１の階調電圧と高精
度Ｄ／Ａコンバータ２の電圧とを比較し、比較結果を出
力する。この比較結果を判定部４は入力し、ばらつき範
囲を求め、ＤＵＴ１の良否の判定を行う。
【０００８】さらに、ピン間ばらつきの範囲の求め方に
ついて、図５を用いて説明する。図５は図４の部分拡大
図である。Ｖ１は、ＤＵＴ１の出力各階調電圧のピン間
ばらつきにおける下限値より低い電圧で、Ｖ２はＤＵＴ
１の出力各階調電圧のピン間ばらつきにおける上限値よ
り高い電圧である。
ついて、図５を用いて説明する。図５は図４の部分拡大
図である。Ｖ１は、ＤＵＴ１の出力各階調電圧のピン間
ばらつきにおける下限値より低い電圧で、Ｖ２はＤＵＴ
１の出力各階調電圧のピン間ばらつきにおける上限値よ
り高い電圧である。
【０００９】高精度Ｄ／Ａコンバータ２の出力電圧がＶ
１の初期状態では、比較器３の全出力はＨ（ＤＵＴ１の
出力電圧よりも高い）になっている。このような初期状
態から、高精度Ｄ／Ａコンバータ２の出力電圧をＶ１か
らＶ２に向かって徐々に上げていくと、比較器３の出力
がＤＵＴ１の各ピンの出力電圧のばらつきに応じて逐次
ＨからＬに変わってゆく。そして、全ピンがＬに変わっ
た時点でのＤ／Ａコンバータ２の出力電圧からＤＵＴ出
力ピン間ばらつきの最大値ＶＡを求める。
１の初期状態では、比較器３の全出力はＨ（ＤＵＴ１の
出力電圧よりも高い）になっている。このような初期状
態から、高精度Ｄ／Ａコンバータ２の出力電圧をＶ１か
らＶ２に向かって徐々に上げていくと、比較器３の出力
がＤＵＴ１の各ピンの出力電圧のばらつきに応じて逐次
ＨからＬに変わってゆく。そして、全ピンがＬに変わっ
た時点でのＤ／Ａコンバータ２の出力電圧からＤＵＴ出
力ピン間ばらつきの最大値ＶＡを求める。
【００１０】次に、高精度Ｄ／Ａコンバータ２の初期電
圧をＶ２とする。このとき、比較器３の全出力はＬにな
っている。このような初期状態から、高精度Ｄ／Ａコン
バータ２の出力電圧をＶ２からＶ１に向かって徐々に下
げていくと、比較器３の出力がＤＵＴ１の各ピンの出力
電圧のばらつきに応じて逐次ＬからＨに変わってゆく。
そして、全ピンがＨに変わった時点でのＤ／Ａコンバー
タ２の出力電圧からＤＵＴ出力ピン間ばらつきの最小値
ＶＡを求める。
圧をＶ２とする。このとき、比較器３の全出力はＬにな
っている。このような初期状態から、高精度Ｄ／Ａコン
バータ２の出力電圧をＶ２からＶ１に向かって徐々に下
げていくと、比較器３の出力がＤＵＴ１の各ピンの出力
電圧のばらつきに応じて逐次ＬからＨに変わってゆく。
そして、全ピンがＨに変わった時点でのＤ／Ａコンバー
タ２の出力電圧からＤＵＴ出力ピン間ばらつきの最小値
ＶＡを求める。
【００１１】このようにして、各階調の電圧ＶＡ，ＶＢ
を求め、各階調のばらつき（ＶＡ−ＶＢ）を求め、許容
範囲内かにより、ＤＵＴ１の良否の判定を行う。
を求め、各階調のばらつき（ＶＡ−ＶＢ）を求め、許容
範囲内かにより、ＤＵＴ１の良否の判定を行う。
【００１２】
【発明が解決しようとする課題】ＤＵＴ１のピンごとの
電圧試験では、ＤＵＴ１の階段状に変化するセトリング
タイムもあり、高精度Ｄ／Ａコンバータ２の変化速度は
あまり問題にならない。しかし、ＤＵＴ１のピン間ばら
つきを試験するために、高精度Ｄ／Ａコンバータ２の微
小変化させるため、精度が高くなればなるほど、速度が
遅くなり、試験時間がかかってしまうという問題点があ
った。
電圧試験では、ＤＵＴ１の階段状に変化するセトリング
タイムもあり、高精度Ｄ／Ａコンバータ２の変化速度は
あまり問題にならない。しかし、ＤＵＴ１のピン間ばら
つきを試験するために、高精度Ｄ／Ａコンバータ２の微
小変化させるため、精度が高くなればなるほど、速度が
遅くなり、試験時間がかかってしまうという問題点があ
った。
【００１３】そこで、本発明の目的は、高速高精度に電
圧を発生できる電圧発生器を実現することにある。
圧を発生できる電圧発生器を実現することにある。
【００１４】
【課題を解決するための手段】本発明は、電圧を発生す
る電圧発生器において、電圧を発生する第１の電圧発生
部と、電圧を発生する第２の電圧発生部と、この第２の
電圧発生部の電圧を減衰する減衰器と、前記第１の電圧
発生部の出力と前記減衰器の出力とを加算し、出力する
加算器とを有することを特徴とするものである。
る電圧発生器において、電圧を発生する第１の電圧発生
部と、電圧を発生する第２の電圧発生部と、この第２の
電圧発生部の電圧を減衰する減衰器と、前記第１の電圧
発生部の出力と前記減衰器の出力とを加算し、出力する
加算器とを有することを特徴とするものである。
【００１５】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図２と同一のものは同一符号を付し
説明を省略する。
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図２と同一のものは同一符号を付し
説明を省略する。
【００１６】図において、高精度Ｄ／Ａコンバータ５
は、低速で高精度の電圧を出力する。低精度Ｄ／Ａコン
バータ６は、高精度Ｄ／Ａコンバータ５より高速で低精
度の電圧を出力する。減衰器７は、低精度Ｄ／Ａコンバ
ータ６の電圧を、１／Ｎ（Ｎ：整数）、高精度Ｄ／Ａコ
ンバータ５より高精度の出力となるように減衰する。加
算器８は、高精度Ｄ／Ａコンバータ６の出力と減衰器７
の出力とを加算し、比較器３に出力する。
は、低速で高精度の電圧を出力する。低精度Ｄ／Ａコン
バータ６は、高精度Ｄ／Ａコンバータ５より高速で低精
度の電圧を出力する。減衰器７は、低精度Ｄ／Ａコンバ
ータ６の電圧を、１／Ｎ（Ｎ：整数）、高精度Ｄ／Ａコ
ンバータ５より高精度の出力となるように減衰する。加
算器８は、高精度Ｄ／Ａコンバータ６の出力と減衰器７
の出力とを加算し、比較器３に出力する。
【００１７】このような装置の動作を以下で説明する。
まず、ＤＵＴ１のピンごとの出力電圧試験について説明
する。
まず、ＤＵＴ１のピンごとの出力電圧試験について説明
する。
【００１８】ＤＵＴ１は、各ピンから、図３に示すよう
な多段階の電圧、多階調電圧を出力する。同時に、高精
度Ｄ／Ａコンバータ５は、多段階の期待値電圧を出力
し、低精度Ｄ／Ａコンバータ６は、出力を行わない。こ
の結果、加算器８は、高精度Ｄ／Ａコンバータ５の出力
と減衰器７の出力とを加算し、高精度Ｄ／Ａコンバータ
５の出力だけを出力する。比較器３は、ＤＵＴ１の階調
電圧と加算器８の期待値電圧とを比較し、比較結果を出
力する。この比較結果を判定部４は入力し、ＤＵＴ１の
良否の判定を行う。
な多段階の電圧、多階調電圧を出力する。同時に、高精
度Ｄ／Ａコンバータ５は、多段階の期待値電圧を出力
し、低精度Ｄ／Ａコンバータ６は、出力を行わない。こ
の結果、加算器８は、高精度Ｄ／Ａコンバータ５の出力
と減衰器７の出力とを加算し、高精度Ｄ／Ａコンバータ
５の出力だけを出力する。比較器３は、ＤＵＴ１の階調
電圧と加算器８の期待値電圧とを比較し、比較結果を出
力する。この比較結果を判定部４は入力し、ＤＵＴ１の
良否の判定を行う。
【００１９】次に、ＤＵＴ１のピン間ばらつきの試験に
ついて説明する。ＤＵＴ１は、各ピンから、図４の破線
に示すような多段階の電圧、多階調電圧を出力する。同
時に、高精度Ｄ／Ａコンバータ５は、ＤＵＴ１の期待値
電圧を出力し、低精度Ｄ／Ａコンバータ６が山型波形を
出力し、この山型波形を減衰器７により減衰し、図５に
示すようにＶ１〜Ｖ２間を微小変化する山型波形にす
る。そして、加算器８により、高精度Ｄ／Ａコンバータ
５の出力と減衰器７の出力とにより、ＤＵＴ１の期待値
電圧に山型に変化する電圧を乗せたのと等価な電圧を出
力する。比較器３は、ＤＵＴ１の階調電圧と加算器８の
出力電圧とを比較し、比較結果を出力する。この比較結
果を判定部４は入力し、ばらつき範囲を求め、ＤＵＴ１
の良否の判定を行う。ピン間ばらつきの範囲の求め方は
従来と同じなので説明を省略する。
ついて説明する。ＤＵＴ１は、各ピンから、図４の破線
に示すような多段階の電圧、多階調電圧を出力する。同
時に、高精度Ｄ／Ａコンバータ５は、ＤＵＴ１の期待値
電圧を出力し、低精度Ｄ／Ａコンバータ６が山型波形を
出力し、この山型波形を減衰器７により減衰し、図５に
示すようにＶ１〜Ｖ２間を微小変化する山型波形にす
る。そして、加算器８により、高精度Ｄ／Ａコンバータ
５の出力と減衰器７の出力とにより、ＤＵＴ１の期待値
電圧に山型に変化する電圧を乗せたのと等価な電圧を出
力する。比較器３は、ＤＵＴ１の階調電圧と加算器８の
出力電圧とを比較し、比較結果を出力する。この比較結
果を判定部４は入力し、ばらつき範囲を求め、ＤＵＴ１
の良否の判定を行う。ピン間ばらつきの範囲の求め方は
従来と同じなので説明を省略する。
【００２０】このように、減衰器７により、低精度Ｄ／
Ａコンバータ６の出力を減衰しているので、高精度Ｄ／
Ａコンバータ５の出力より、高精度を得ることができ
る。すなわち、低精度Ｄ／Ａコンバータ６のノイズ、温
度ドリフト、リニアリティ等の精度が減衰器７の減衰に
より改善される。
Ａコンバータ６の出力を減衰しているので、高精度Ｄ／
Ａコンバータ５の出力より、高精度を得ることができ
る。すなわち、低精度Ｄ／Ａコンバータ６のノイズ、温
度ドリフト、リニアリティ等の精度が減衰器７の減衰に
より改善される。
【００２１】また、広範囲は高精度Ｄ／Ａコンバータ５
で変化させ、狭範囲は低精度Ｄ／Ａコンバータ６の出力
を変化させ、減衰器７で減衰させ、加算器８により加算
を行うので、高速で、高精度の電圧を得ることができ
る。
で変化させ、狭範囲は低精度Ｄ／Ａコンバータ６の出力
を変化させ、減衰器７で減衰させ、加算器８により加算
を行うので、高速で、高精度の電圧を得ることができ
る。
【００２２】そして、このような電圧発生器を液晶駆動
ドライバの試験に用いたので、試験時間を短縮できる。
特にピン間ばらつきの試験時に効果がある。
ドライバの試験に用いたので、試験時間を短縮できる。
特にピン間ばらつきの試験時に効果がある。
【００２３】なお、本発明はこれに限定されるものでは
なく、以下のような構成でもよい。比較器３にＤＵＴ１
の出力と加算器８の出力とを比較する構成を示したが、
ＤＵＴ１の出力から加算器８の出力を減算器により減算
し、減算器の出力を比較器３に入力し、所望の電圧と比
較する構成にしてもよい。すなわち、ＩＣテスタの構成
に限定されるものではない。
なく、以下のような構成でもよい。比較器３にＤＵＴ１
の出力と加算器８の出力とを比較する構成を示したが、
ＤＵＴ１の出力から加算器８の出力を減算器により減算
し、減算器の出力を比較器３に入力し、所望の電圧と比
較する構成にしてもよい。すなわち、ＩＣテスタの構成
に限定されるものではない。
【００２４】また、電圧発生部として、Ｄ／Ａコンバー
タ５，６で構成した例を示したが、信号発生源であれ
ば、同様の効果を得ることができる。
タ５，６で構成した例を示したが、信号発生源であれ
ば、同様の効果を得ることができる。
【００２５】そして、高精度Ｄ／Ａコンバータ５、低精
度Ｄ／Ａコンバータ６の精度が異なる構成を示したが、
同一の精度でもよい。同一精度でも、１つのＤ／Ａコン
バータにより、高精度を得るより、高速に電圧を出力す
ることができる。
度Ｄ／Ａコンバータ６の精度が異なる構成を示したが、
同一の精度でもよい。同一精度でも、１つのＤ／Ａコン
バータにより、高精度を得るより、高速に電圧を出力す
ることができる。
【００２６】さらに、Ｄ／Ａコンバータ５，６の２つの
組み合わせ例を示したが、３以上のＤ／Ａコンバータを
用いる構成でもよい。例えば、新たに、Ｄ／Ａコンバー
タとこのＤ／Ａコンバータの出力を減衰する減衰器とを
設け、この減衰器の出力も加算器８に加算する構成にし
てもよい。
組み合わせ例を示したが、３以上のＤ／Ａコンバータを
用いる構成でもよい。例えば、新たに、Ｄ／Ａコンバー
タとこのＤ／Ａコンバータの出力を減衰する減衰器とを
設け、この減衰器の出力も加算器８に加算する構成にし
てもよい。
【００２７】
【発明の効果】本発明によれば、以下のような効果があ
る。請求項１，２によれば、減衰器により、第２の電圧
発生部の出力を減衰しているので、第１の電圧発生部の
出力より、高精度を得ることができる。
る。請求項１，２によれば、減衰器により、第２の電圧
発生部の出力を減衰しているので、第１の電圧発生部の
出力より、高精度を得ることができる。
【００２８】また、広範囲は第１の電圧発生部２で変化
させ、狭範囲は第２の電圧発生部の出力を変化させ、減
衰器で減衰させ、加算器により加算を行うので、高速
で、高精度の電圧を得ることができる。
させ、狭範囲は第２の電圧発生部の出力を変化させ、減
衰器で減衰させ、加算器により加算を行うので、高速
で、高精度の電圧を得ることができる。
【００２９】請求項４によれば、多段階の電圧を出力す
る被試験対象の試験に用いたので、試験時間を短縮でき
る。
る被試験対象の試験に用いたので、試験時間を短縮でき
る。
【図１】本発明の一実施例を示した構成図である。
【図２】従来の電圧発生器を用いたＩＣテスタの構成を
示した図である。
示した図である。
【図３】ＤＵＴ１から出力される多階調電圧波形例図で
ある。
ある。
【図４】ピン間ばらつきの動作を説明する図である。
【図５】図４の部分拡大波形図である。
５ 高精度電圧発生部 ６ 低精度電圧発生部 ７ 減衰器 ８ 加算器
Claims (4)
- 【請求項１】 電圧を発生する電圧発生器において、 電圧を発生する第１の電圧発生部と、 電圧を発生する第２の電圧発生部と、 この第２の電圧発生部の電圧を減衰する減衰器と、 前記第１の電圧発生部の出力と前記減衰器の出力とを加
算し、出力する加算器とを有することを特徴とする電圧
発生器。 - 【請求項２】 第１、第２の電圧発生部はＤ／Ａコンバ
ータを用いたことを特徴とする請求項１記載の電圧発生
器。 - 【請求項３】 第１の電圧発生部を第２の電圧発生部よ
り、高精度にしたことを特徴とする請求項１または２記
載の電圧発生器。 - 【請求項４】 多段階の電圧を出力する被試験対象の試
験に用いたことを特徴とする請求項１〜３記載の電圧発
生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326952A JP3874164B2 (ja) | 2000-10-26 | 2000-10-26 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326952A JP3874164B2 (ja) | 2000-10-26 | 2000-10-26 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002131398A true JP2002131398A (ja) | 2002-05-09 |
| JP3874164B2 JP3874164B2 (ja) | 2007-01-31 |
Family
ID=18804060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326952A Expired - Fee Related JP3874164B2 (ja) | 2000-10-26 | 2000-10-26 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3874164B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005351632A (ja) * | 2004-06-08 | 2005-12-22 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Ｉｃテスタ |
-
2000
- 2000-10-26 JP JP2000326952A patent/JP3874164B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005351632A (ja) * | 2004-06-08 | 2005-12-22 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP4600730B2 (ja) * | 2004-06-08 | 2010-12-15 | 横河電機株式会社 | Ｉｃテスタ |
| JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Ｉｃテスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3874164B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6640193B2 (en) | Method and system for measuring jitter | |
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| US7587647B2 (en) | Method for testing analog and mixed-signal circuits using dynamic element matching for source linearization | |
| JP2002131398A (ja) | 電圧発生器 | |
| JP4110573B2 (ja) | パルスパターン発生装置 | |
| JPH0666665B2 (ja) | 傾斜信号校正方法及びデジタル・タイム・ベース回路 | |
| JP3554767B2 (ja) | 半導体テスト装置 | |
| JPH0785096B2 (ja) | セトリング特性測定方法 | |
| JP2001056359A (ja) | 半導体試験装置 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JP4023085B2 (ja) | Ｉｃテスタ | |
| JP3153677B2 (ja) | パルス幅測定装置および時間差測定装置、並びにｉｃ試験装置 | |
| JP3083033B2 (ja) | 測定装置 | |
| JP2007132905A (ja) | Ｉｃテスタ | |
| JP2007147469A (ja) | Ｉｃテスタ | |
| JP2000035461A (ja) | 半導体試験装置 | |
| JP2009049681A (ja) | スキュー調整回路 | |
| JP2812322B2 (ja) | Ｄ／ａ変換器の試験方法及びその装置 | |
| JP2003240821A (ja) | Ｉｃテスタ | |
| JP2003057320A (ja) | タイミング測定方法及び半導体試験装置 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JPH0894690A (ja) | サーボアナライザ | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| Waltrip et al. | Improved time-base for waveform parameter estimation | |
| JPH1138102A (ja) | 集積回路の雑音の計測装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |