JP2002120152A - 半導体チップ、半導体ウェハ、半導体デバイスおよびその製造方法 - Google Patents
半導体チップ、半導体ウェハ、半導体デバイスおよびその製造方法Info
- Publication number
- JP2002120152A JP2002120152A JP2001197699A JP2001197699A JP2002120152A JP 2002120152 A JP2002120152 A JP 2002120152A JP 2001197699 A JP2001197699 A JP 2001197699A JP 2001197699 A JP2001197699 A JP 2001197699A JP 2002120152 A JP2002120152 A JP 2002120152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- metal film
- region
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 238000005488 sandblasting Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000003754 machining Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000004576 sand Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
- B41J2/1601—Production of bubble jet print heads
- B41J2/1603—Production of bubble jet print heads of the front shooter type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
- B41J2/1621—Manufacturing processes
- B41J2/1631—Manufacturing processes photolithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
- B41J2/1621—Manufacturing processes
- B41J2/1632—Manufacturing processes machining
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】凹部（貫通孔を含む）の加工端部に欠けやひび
割れ等の欠陥を発生することなく、サンドブラスト法に
より、半導体基板に凹部を形成する。 【解決手段】少なくとも２つの半導体チップが形成され
た半導体ウェハにおいて、各々の半導体チップの凹部
（貫通孔を含む）を形成すべき領域の中央部近傍の領域
を除く、外周部の内側および外側の所定範囲の領域の半
導体基板１２上に少なくとも被覆された金属膜３２を形
成し、各々の半導体チップの凹部を形成すべき領域を除
いて、金属膜３２を含む半導体ウェハの全面をマスク
し、サンドブラスト法により、半導体ウェハ上に形成さ
れた各々の半導体チップに凹部を形成する。
割れ等の欠陥を発生することなく、サンドブラスト法に
より、半導体基板に凹部を形成する。 【解決手段】少なくとも２つの半導体チップが形成され
た半導体ウェハにおいて、各々の半導体チップの凹部
（貫通孔を含む）を形成すべき領域の中央部近傍の領域
を除く、外周部の内側および外側の所定範囲の領域の半
導体基板１２上に少なくとも被覆された金属膜３２を形
成し、各々の半導体チップの凹部を形成すべき領域を除
いて、金属膜３２を含む半導体ウェハの全面をマスク
し、サンドブラスト法により、半導体ウェハ上に形成さ
れた各々の半導体チップに凹部を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、サンドブラスト法
により、半導体基板に凹部（貫通孔を含む）が形成され
た半導体チップ、半導体ウェハ、半導体デバイスおよび
その製造方法に関するものである。
により、半導体基板に凹部（貫通孔を含む）が形成され
た半導体チップ、半導体ウェハ、半導体デバイスおよび
その製造方法に関するものである。
【０００２】
【従来の技術】例えば、サーマルインクジェットプリン
タの記録ヘッドは、シリコン基板等の半導体基板上に駆
動回路を形成し、その上にヒータ（発熱抵抗体）材料を
積層し、さらにヒータの上に画素毎のインク室となるキ
ャビティおよびインクの吐出口となるオリフィスノズル
を形成することにより製造される。また、インクの供給
は、シリコン基板の裏側面から行うことになるため、シ
リコン基板を貫通するインク供給孔（貫通孔）が形成さ
れる。
タの記録ヘッドは、シリコン基板等の半導体基板上に駆
動回路を形成し、その上にヒータ（発熱抵抗体）材料を
積層し、さらにヒータの上に画素毎のインク室となるキ
ャビティおよびインクの吐出口となるオリフィスノズル
を形成することにより製造される。また、インクの供給
は、シリコン基板の裏側面から行うことになるため、シ
リコン基板を貫通するインク供給孔（貫通孔）が形成さ
れる。
【０００３】ここで、上述するインク供給孔は、開孔速
度の観点から、サンドブラスト法により、シリコン基板
の表側面および裏側面から形成するのが一般的である。
サンドブラスト法では、よく知られているように、掘削
しようとする領域以外の領域をマスクし、例えば半導体
ウェハ状態の半導体デバイスにアルミナ等の小径の粒子
を所定速度で吹き付けることにより、シリコン基板およ
びその上の構造物を機械的に削り取る。
度の観点から、サンドブラスト法により、シリコン基板
の表側面および裏側面から形成するのが一般的である。
サンドブラスト法では、よく知られているように、掘削
しようとする領域以外の領域をマスクし、例えば半導体
ウェハ状態の半導体デバイスにアルミナ等の小径の粒子
を所定速度で吹き付けることにより、シリコン基板およ
びその上の構造物を機械的に削り取る。
【０００４】
【発明が解決しようとする課題】従って、サンドブラス
ト法により、シリコン基板に凹部（貫通孔を含む）を形
成する必要のある半導体デバイスでは、チッピングによ
り、凹部の加工端部に欠けやひび割れ等の欠陥が発生し
やすいという問題があった。チッピングとは、凹部を形
成される領域のシリコンが削り取られる際に、サンドブ
ラスト用の粒子が衝突した部分だけでなく、凹部の外周
部よりも外側の領域の削り取られたくないシリコンまで
一緒に削り取られてしまう現象である。
ト法により、シリコン基板に凹部（貫通孔を含む）を形
成する必要のある半導体デバイスでは、チッピングによ
り、凹部の加工端部に欠けやひび割れ等の欠陥が発生し
やすいという問題があった。チッピングとは、凹部を形
成される領域のシリコンが削り取られる際に、サンドブ
ラスト用の粒子が衝突した部分だけでなく、凹部の外周
部よりも外側の領域の削り取られたくないシリコンまで
一緒に削り取られてしまう現象である。
【０００５】本発明の目的は、前記従来技術に基づく問
題点を解消し、凹部（貫通孔を含む）の加工端部に欠け
やひび割れ等の欠陥を発生することなく、サンドブラス
ト法により、半導体基板に凹部が形成された半導体チッ
プ、半導体ウェハ、半導体デバイスおよびその製造方法
を提供することにある。
題点を解消し、凹部（貫通孔を含む）の加工端部に欠け
やひび割れ等の欠陥を発生することなく、サンドブラス
ト法により、半導体基板に凹部が形成された半導体チッ
プ、半導体ウェハ、半導体デバイスおよびその製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、少なくとも２つの半導体チップが形成さ
れた半導体ウェハにおいて、各々の前記半導体チップの
少なくとも凹部を形成すべき領域の中央部近傍の領域を
除く、外周部の内側および外側の所定範囲の領域の半導
体基板上に被覆された金属膜を形成し、各々の前記半導
体チップの前記凹部を形成すべき領域を除いて、前記金
属膜を含む前記半導体ウェハの全面をマスクし、サンド
ブラスト法により、前記半導体ウェハ上に形成された各
々の前記半導体チップに前記凹部を形成することを特徴
とする半導体デバイスの製造方法を提供するものであ
る。
に、本発明は、少なくとも２つの半導体チップが形成さ
れた半導体ウェハにおいて、各々の前記半導体チップの
少なくとも凹部を形成すべき領域の中央部近傍の領域を
除く、外周部の内側および外側の所定範囲の領域の半導
体基板上に被覆された金属膜を形成し、各々の前記半導
体チップの前記凹部を形成すべき領域を除いて、前記金
属膜を含む前記半導体ウェハの全面をマスクし、サンド
ブラスト法により、前記半導体ウェハ上に形成された各
々の前記半導体チップに前記凹部を形成することを特徴
とする半導体デバイスの製造方法を提供するものであ
る。
【０００７】ここで、前記金属膜の上に、前記マスクす
る材料との密着性を向上させるための保護膜を形成する
のが好ましい。また、前記金属膜の膜厚は５μｍ〜０．
０５μｍの範囲であるのが好ましい。
る材料との密着性を向上させるための保護膜を形成する
のが好ましい。また、前記金属膜の膜厚は５μｍ〜０．
０５μｍの範囲であるのが好ましい。
【０００８】また、前記半導体基板の表側面上に前記金
属膜を形成し、前記半導体基板の表側面から前記凹部を
形成する、前記半導体基板の裏側面上に前記金属膜を形
成し、前記半導体基板の裏側面から前記凹部を形成す
る、もしくは、前記半導体基板の表側面上および裏側面
上の両方に前記金属膜を形成し、前記半導体基板の表側
面および裏側面から前記凹部を形成するのが好ましい。
属膜を形成し、前記半導体基板の表側面から前記凹部を
形成する、前記半導体基板の裏側面上に前記金属膜を形
成し、前記半導体基板の裏側面から前記凹部を形成す
る、もしくは、前記半導体基板の表側面上および裏側面
上の両方に前記金属膜を形成し、前記半導体基板の表側
面および裏側面から前記凹部を形成するのが好ましい。
【０００９】また、前記半導体チップは、サーマルイン
クジェットプリンタの記録ヘッドであるのが好ましい。
クジェットプリンタの記録ヘッドであるのが好ましい。
【００１０】また、本発明は、少なくとも２つの半導体
チップが形成された半導体ウェハにおいて、各々の前記
半導体チップの少なくとも凹部を形成すべき領域の中央
部近傍の領域を除く、外周部の内側および外側の所定範
囲の領域の半導体基板上に被覆された金属膜を形成し、
各々の前記半導体チップの前記凹部を形成すべき領域を
除いて、前記金属膜を含む前記半導体ウェハの全面をマ
スクし、サンドブラスト法により、前記半導体ウェハ上
に形成された各々の前記半導体チップに前記凹部を形成
した後、前記金属膜の一部ないしは全部を取り除いた状
態で以後の半導体製造工程を続行して製造されているこ
とを特徴とする半導体デバイスを提供する。
チップが形成された半導体ウェハにおいて、各々の前記
半導体チップの少なくとも凹部を形成すべき領域の中央
部近傍の領域を除く、外周部の内側および外側の所定範
囲の領域の半導体基板上に被覆された金属膜を形成し、
各々の前記半導体チップの前記凹部を形成すべき領域を
除いて、前記金属膜を含む前記半導体ウェハの全面をマ
スクし、サンドブラスト法により、前記半導体ウェハ上
に形成された各々の前記半導体チップに前記凹部を形成
した後、前記金属膜の一部ないしは全部を取り除いた状
態で以後の半導体製造工程を続行して製造されているこ
とを特徴とする半導体デバイスを提供する。
【００１１】また、本発明は、少なくとも１つの凹部が
形成され、この凹部の外周部の外側の所定範囲の領域の
半導体基板上に被覆され、かつ、前記凹部の外周部の端
面が露出された金属膜を備えていることを特徴とする半
導体チップ、および、この半導体チップが少なくとも２
つ形成されていることを特徴とする半導体ウェハを提供
する。
形成され、この凹部の外周部の外側の所定範囲の領域の
半導体基板上に被覆され、かつ、前記凹部の外周部の端
面が露出された金属膜を備えていることを特徴とする半
導体チップ、および、この半導体チップが少なくとも２
つ形成されていることを特徴とする半導体ウェハを提供
する。
【００１２】
【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明の半導体チップ、半導体ウェ
ハ、半導体デバイスおよびその製造方法を詳細に説明す
る。
施例に基づいて、本発明の半導体チップ、半導体ウェ
ハ、半導体デバイスおよびその製造方法を詳細に説明す
る。
【００１３】図１は、本発明に係るサーマルインクジェ
ットプリンタの記録ヘッドの一実施例の断面図である。
同図は、本発明の半導体デバイスの製造方法を適用し、
半導体製造技術を利用して製作された本発明の半導体デ
バイス１０であって、まず、シリコン基板等の半導体基
板１２の図中中央部に、ノズルにインクを供給するイン
ク溝１４が、シリコン基板１２の表面を掘り下げるよう
にして、同図紙面に対して垂直方向に延在するように形
成されている。
ットプリンタの記録ヘッドの一実施例の断面図である。
同図は、本発明の半導体デバイスの製造方法を適用し、
半導体製造技術を利用して製作された本発明の半導体デ
バイス１０であって、まず、シリコン基板等の半導体基
板１２の図中中央部に、ノズルにインクを供給するイン
ク溝１４が、シリコン基板１２の表面を掘り下げるよう
にして、同図紙面に対して垂直方向に延在するように形
成されている。
【００１４】このインク溝１４には、インク溝１４にイ
ンクを供給するために、シリコン基板１２の裏面とイン
ク溝１４とを連通する複数個のインク供給孔（貫通孔）
１６が、インク溝１４の延在方向に所定の間隔で開孔さ
れている。なお、支持フレーム１８は、シリコン基板１
２を配置するための支持部材であり、この支持フレーム
１８には、インク供給孔１６を介してシリコン基板１２
の表側面に形成されたインク溝１４にインクタンク（図
示省略）から供給されたインクを供給するインク溝２０
が形成されている。
ンクを供給するために、シリコン基板１２の裏面とイン
ク溝１４とを連通する複数個のインク供給孔（貫通孔）
１６が、インク溝１４の延在方向に所定の間隔で開孔さ
れている。なお、支持フレーム１８は、シリコン基板１
２を配置するための支持部材であり、この支持フレーム
１８には、インク供給孔１６を介してシリコン基板１２
の表側面に形成されたインク溝１４にインクタンク（図
示省略）から供給されたインクを供給するインク溝２０
が形成されている。
【００１５】また、インク溝１４を挟んで図中左右対称
の位置に、インク溝１４に沿って複数個のノズル２２が
等間隔で交互に配置された２列のノズル列を備えてい
る。個々のノズル（オリフィス）２２は中空円形状で、
シリコン基板１２の上に積層されたポリイミド等からな
るオリフィスプレート２４に形成されている。ノズル列
は、例えば３６０ｎｐｉ（ノズル／インチ）の場合には
１列当り約７１μｍのピッチでノズル２２が紙面と垂直
方向に配置され、２列で合計７２０ｎｐｉの解像度を実
現可能である。
の位置に、インク溝１４に沿って複数個のノズル２２が
等間隔で交互に配置された２列のノズル列を備えてい
る。個々のノズル（オリフィス）２２は中空円形状で、
シリコン基板１２の上に積層されたポリイミド等からな
るオリフィスプレート２４に形成されている。ノズル列
は、例えば３６０ｎｐｉ（ノズル／インチ）の場合には
１列当り約７１μｍのピッチでノズル２２が紙面と垂直
方向に配置され、２列で合計７２０ｎｐｉの解像度を実
現可能である。
【００１６】シリコン基板１２の上部で、かつノズル列
の下部には、個々のノズル２２からのインクの吐出を制
御する発熱抵抗体（図示省略）が形成されている。ま
た、インク溝１４を中心として、ノズル列よりも外側の
シリコン基板１２の表面には、個々の発熱抵抗体を駆動
する駆動回路２６が形成され、シリコン基板１２の表面
とオリフィスプレート２４との間には、インク溝１４か
ら各ノズル２２にインクを供給するインク流路を形成す
る隔壁２８が形成されている。
の下部には、個々のノズル２２からのインクの吐出を制
御する発熱抵抗体（図示省略）が形成されている。ま
た、インク溝１４を中心として、ノズル列よりも外側の
シリコン基板１２の表面には、個々の発熱抵抗体を駆動
する駆動回路２６が形成され、シリコン基板１２の表面
とオリフィスプレート２４との間には、インク溝１４か
ら各ノズル２２にインクを供給するインク流路を形成す
る隔壁２８が形成されている。
【００１７】インクは、インクタンクから、支持フレー
ム１８のインク溝２０を通り、シリコン基板１２に開孔
されたインク供給孔１６を介してシリコン基板１２の表
面のインク溝１４に供給され、隔壁２８によって形成さ
れたインク流路を介して、インク溝１４の両側に形成さ
れたノズル列に分配される。そして、駆動回路２６によ
り、画像データに応じて個々の発熱抵抗体のオンオフが
制御され、これに対応するノズル２２から所定量のイン
クが吐出される。
ム１８のインク溝２０を通り、シリコン基板１２に開孔
されたインク供給孔１６を介してシリコン基板１２の表
面のインク溝１４に供給され、隔壁２８によって形成さ
れたインク流路を介して、インク溝１４の両側に形成さ
れたノズル列に分配される。そして、駆動回路２６によ
り、画像データに応じて個々の発熱抵抗体のオンオフが
制御され、これに対応するノズル２２から所定量のイン
クが吐出される。
【００１８】以下、図２および図３を参照して、本発明
の半導体デバイスの製造方法について説明する。
の半導体デバイスの製造方法について説明する。
【００１９】図２（ａ）〜（ｃ）は、本発明の半導体デ
バイスの製造工程を表す一実施例の断面概念図である。
同図は、図１に示すサーマルインクジェットプリンタの
記録ヘッドの、シリコン基板の表側面から掘削する場合
の製造工程を表す模式的な断面図である。シリコン基板
１２の中央部に示すブラスト領域が、サンドブラスト法
により開孔されてインク供給孔となる部分である。
バイスの製造工程を表す一実施例の断面概念図である。
同図は、図１に示すサーマルインクジェットプリンタの
記録ヘッドの、シリコン基板の表側面から掘削する場合
の製造工程を表す模式的な断面図である。シリコン基板
１２の中央部に示すブラスト領域が、サンドブラスト法
により開孔されてインク供給孔となる部分である。
【００２０】図２（ａ）は、シリコン基板上に駆動回路
が形成された後の半導体デバイスの状態を表す。ここ
で、シリコン基板１２の表側面にはシリコン酸化膜３０
が形成され、駆動回路２６は、インク供給孔となるブラ
スト領域の左右の領域に形成されている。なお、同図に
は、説明を容易にするために、インク供給孔となる１つ
のブラスト領域のみを示しているが、基本的に、サンド
ブラストは、半導体ウェハ状態の半導体デバイスに対し
て行われる。
が形成された後の半導体デバイスの状態を表す。ここ
で、シリコン基板１２の表側面にはシリコン酸化膜３０
が形成され、駆動回路２６は、インク供給孔となるブラ
スト領域の左右の領域に形成されている。なお、同図に
は、説明を容易にするために、インク供給孔となる１つ
のブラスト領域のみを示しているが、基本的に、サンド
ブラストは、半導体ウェハ状態の半導体デバイスに対し
て行われる。
【００２１】本発明の半導体デバイスの製造方法に従
い、まず、図２（ａ）に示す半導体デバイスにおいて、
同図（ｂ）に示すように、ブラスト領域の外周部近傍の
シリコン基板１２の上に金属膜３２を被覆し、その後、
フォトリソグラフィー技術により、フォトレジスト（マ
スク材料）を用いてマスクパターン３４を形成する。な
お、金属膜３２は、ブラスト領域の中央部近傍の領域を
被覆せず、ブラスト領域の外周部に沿ってドーナツ形状
に被覆する。
い、まず、図２（ａ）に示す半導体デバイスにおいて、
同図（ｂ）に示すように、ブラスト領域の外周部近傍の
シリコン基板１２の上に金属膜３２を被覆し、その後、
フォトリソグラフィー技術により、フォトレジスト（マ
スク材料）を用いてマスクパターン３４を形成する。な
お、金属膜３２は、ブラスト領域の中央部近傍の領域を
被覆せず、ブラスト領域の外周部に沿ってドーナツ形状
に被覆する。
【００２２】金属膜３２は、特に制限があるわけではな
く、例えばＡｌ，Ｗ，Ｎｉ，Ｔｉ，Ｍｏ，Ｔａ，Ｐｔ等
の、通常の半導体製造プロセスで用いられる金属または
その合金を使用するのが好ましい。また、金属膜３２
は、インク供給孔となるブラスト領域の外周部近傍、す
なわち、ブラスト領域の中央部近傍の領域を除く、外周
部の内側および外側の所定範囲の領域を被覆してあれば
よく、その被覆範囲は、金属膜３２の材料や材質等を考
慮して適宜決定すればよい。
く、例えばＡｌ，Ｗ，Ｎｉ，Ｔｉ，Ｍｏ，Ｔａ，Ｐｔ等
の、通常の半導体製造プロセスで用いられる金属または
その合金を使用するのが好ましい。また、金属膜３２
は、インク供給孔となるブラスト領域の外周部近傍、す
なわち、ブラスト領域の中央部近傍の領域を除く、外周
部の内側および外側の所定範囲の領域を被覆してあれば
よく、その被覆範囲は、金属膜３２の材料や材質等を考
慮して適宜決定すればよい。
【００２３】なお、金属膜３２の膜厚は、同じくその材
料や材質を考慮して５μｍ〜０．０５μｍの範囲である
のが好ましい。金属膜３２の膜厚が、０．０５μｍより
も薄い場合、材料によっては膜が十分に被覆されない部
分が生じる可能性があるので、その膜厚は０．０５μｍ
以上であるのが好ましい。また、ブラスト領域の外周部
よりも内側の領域に被覆された金属膜３２は、サンドブ
ラストの研磨効率を低下させないように５μｍよりも薄
い方が好ましい。
料や材質を考慮して５μｍ〜０．０５μｍの範囲である
のが好ましい。金属膜３２の膜厚が、０．０５μｍより
も薄い場合、材料によっては膜が十分に被覆されない部
分が生じる可能性があるので、その膜厚は０．０５μｍ
以上であるのが好ましい。また、ブラスト領域の外周部
よりも内側の領域に被覆された金属膜３２は、サンドブ
ラストの研磨効率を低下させないように５μｍよりも薄
い方が好ましい。
【００２４】一方、マスクパターン３４は、サンドブラ
スト法により開孔されるブラスト領域以外の領域全てを
被覆する。なお、金属膜３２とマスクパターン３４との
密着性を向上させるために、金属膜３２上に０．１μｍ
以下の薄い保護膜を被覆してもよい。０．１μｍ以下の
保護膜であれば、サンドブラスト時に即座に削り取ら
れ、金属膜３２の表面は即座に露出されるため、金属膜
３２の効果は保護膜の有無に係わらず同じである。
スト法により開孔されるブラスト領域以外の領域全てを
被覆する。なお、金属膜３２とマスクパターン３４との
密着性を向上させるために、金属膜３２上に０．１μｍ
以下の薄い保護膜を被覆してもよい。０．１μｍ以下の
保護膜であれば、サンドブラスト時に即座に削り取ら
れ、金属膜３２の表面は即座に露出されるため、金属膜
３２の効果は保護膜の有無に係わらず同じである。
【００２５】ここで、図３に、本発明を適用して製造さ
れる半導体デバイスのブラスト領域周辺を表す一実施例
の平面概念図を示す。同図に示すように、中央部の網点
部がインク供給孔となるブラスト領域、このブラスト領
域の外周部に沿って、その内側および外側の所定範囲の
領域の斜線部が、金属膜３２が被覆される領域である。
また、マスクパターン３４は、ブラスト領域以外の領
域、すなわち、中央部の網点部を除く領域に被覆され
る。
れる半導体デバイスのブラスト領域周辺を表す一実施例
の平面概念図を示す。同図に示すように、中央部の網点
部がインク供給孔となるブラスト領域、このブラスト領
域の外周部に沿って、その内側および外側の所定範囲の
領域の斜線部が、金属膜３２が被覆される領域である。
また、マスクパターン３４は、ブラスト領域以外の領
域、すなわち、中央部の網点部を除く領域に被覆され
る。
【００２６】続いて、サンドブラスト法により、表側面
からブラスト領域のシリコン基板１２を開孔して、図２
（ｃ）に示すように、シリコン基板１２の表裏を貫通す
るインク供給孔１６を形成する。ここで、本発明の半導
体デバイスの製造方法であれば、サンドブラスト時にチ
ッピングの発生を抑制しながら、半導体ウェハ上に形成
された各々の半導体チップに、シリコン基板１２の表裏
を貫通するインク供給孔１６を開孔することができる。
からブラスト領域のシリコン基板１２を開孔して、図２
（ｃ）に示すように、シリコン基板１２の表裏を貫通す
るインク供給孔１６を形成する。ここで、本発明の半導
体デバイスの製造方法であれば、サンドブラスト時にチ
ッピングの発生を抑制しながら、半導体ウェハ上に形成
された各々の半導体チップに、シリコン基板１２の表裏
を貫通するインク供給孔１６を開孔することができる。
【００２７】すなわち、ブラスト領域には、アルミナ等
の小径の粒子が所定速度で吹き付けられ、シリコン基板
１２は徐々に削り取られる。この時、ブラスト領域の外
周部近傍は延性のある金属膜３２によって保護されてい
るため、チッピングにより、インク供給孔１６の外周部
に欠けやひび割れ等の欠陥が発生するのを低減すること
ができる。なお、マスクパターン３４で被覆された領域
は、フォトレジストにより遮蔽されるため何ら削り取ら
れることはない。
の小径の粒子が所定速度で吹き付けられ、シリコン基板
１２は徐々に削り取られる。この時、ブラスト領域の外
周部近傍は延性のある金属膜３２によって保護されてい
るため、チッピングにより、インク供給孔１６の外周部
に欠けやひび割れ等の欠陥が発生するのを低減すること
ができる。なお、マスクパターン３４で被覆された領域
は、フォトレジストにより遮蔽されるため何ら削り取ら
れることはない。
【００２８】また、サンドブラスト時に、図２（ｂ）に
示すブラスト領域の内側の領域に被覆された金属膜３２
も一緒に削り取られ、同図（ｃ）に示すような状態にな
る。同図（ｃ）は、フォトレジストのマスクパターンを
取り除いた後の状態を表す。従って、インク供給孔１６
が開孔され、マスクパターン３４が取り除かれた直後の
金属膜３２は、インク供給孔１６の外周部よりも外側の
シリコン基板１２上にのみ存在し、インク供給孔１６の
外周部の金属膜３２の端面は露出される。
示すブラスト領域の内側の領域に被覆された金属膜３２
も一緒に削り取られ、同図（ｃ）に示すような状態にな
る。同図（ｃ）は、フォトレジストのマスクパターンを
取り除いた後の状態を表す。従って、インク供給孔１６
が開孔され、マスクパターン３４が取り除かれた直後の
金属膜３２は、インク供給孔１６の外周部よりも外側の
シリコン基板１２上にのみ存在し、インク供給孔１６の
外周部の金属膜３２の端面は露出される。
【００２９】また、本発明の半導体デバイスの製造方法
では、ブラスト領域の外周部に沿ってドーナツ形状に金
属膜３２を被覆するため、サンドブラストにより削り取
られる金属膜３２は、ブラスト領域の全面に金属膜３２
を被覆した場合と比べてはるかに少なく、使用済のサン
ドを再生利用する際に、サンドと金属との分離が容易で
あるという利点がある。また、金属膜３２が少ない分だ
けサンドブラストが容易であり、サンドブラストの効率
がよいという利点がある。
では、ブラスト領域の外周部に沿ってドーナツ形状に金
属膜３２を被覆するため、サンドブラストにより削り取
られる金属膜３２は、ブラスト領域の全面に金属膜３２
を被覆した場合と比べてはるかに少なく、使用済のサン
ドを再生利用する際に、サンドと金属との分離が容易で
あるという利点がある。また、金属膜３２が少ない分だ
けサンドブラストが容易であり、サンドブラストの効率
がよいという利点がある。
【００３０】前述のようにしてインク供給孔１６を開孔
した後、マスクパターン４０を取り除き、以後の半導体
製造工程を続行する。なお、シリコン基板１２上に被覆
された金属膜３２の一部ないしは全部を取り除いても良
いし、逆に、金属膜３２の全てをそのままの状態で残し
て以後の半導体製造工程を続行してもよい。本発明の半
導体デバイスの製造方法は、基本的に以上のようなもの
である。
した後、マスクパターン４０を取り除き、以後の半導体
製造工程を続行する。なお、シリコン基板１２上に被覆
された金属膜３２の一部ないしは全部を取り除いても良
いし、逆に、金属膜３２の全てをそのままの状態で残し
て以後の半導体製造工程を続行してもよい。本発明の半
導体デバイスの製造方法は、基本的に以上のようなもの
である。
【００３１】なお、半導体基板の掘削は、サンドブラス
ト法により、半導体基板の一方の側の面、すなわち、表
側面または裏側面のどちらかから開孔してもよいし、半
導体基板の一方の側の面から途中まで開孔し、続いて他
方の側の面から完全に開孔するようにしてもよい。従っ
て、金属膜は、半導体ウェハの表側面に形成してもよい
し、逆に、裏側面に形成してもよいし、あるいは、両面
に形成してもよい。また、凹部の形状やその個数等も何
ら限定されない。
ト法により、半導体基板の一方の側の面、すなわち、表
側面または裏側面のどちらかから開孔してもよいし、半
導体基板の一方の側の面から途中まで開孔し、続いて他
方の側の面から完全に開孔するようにしてもよい。従っ
て、金属膜は、半導体ウェハの表側面に形成してもよい
し、逆に、裏側面に形成してもよいし、あるいは、両面
に形成してもよい。また、凹部の形状やその個数等も何
ら限定されない。
【００３２】また、本発明は、モノクロおよびカラーの
違いを問わず、上記実施例のように、半導体デバイスを
利用するサーマルインクジェットプリンタ用の記録ヘッ
ドに適用可能である。この場合、トップシュータ型（フ
ェイスインクジェット）、サイドシュータ型（エッジイ
ンクジェット）等の従来公知の各種の記録ヘッド構造は
いずれも利用可能である。また、ノズル列は何列として
もよいし、その記録素子数にも何ら制限はない。
違いを問わず、上記実施例のように、半導体デバイスを
利用するサーマルインクジェットプリンタ用の記録ヘッ
ドに適用可能である。この場合、トップシュータ型（フ
ェイスインクジェット）、サイドシュータ型（エッジイ
ンクジェット）等の従来公知の各種の記録ヘッド構造は
いずれも利用可能である。また、ノズル列は何列として
もよいし、その記録素子数にも何ら制限はない。
【００３３】また、本発明は、サーマルインクジェット
プリンタの記録ヘッドに限定されず、サンドブラスト法
により、半導体基板に凹部（貫通孔を含む）を形成する
必要がある半導体デバイスには同じように適用可能であ
る。また、本発明の半導体デバイスは、半導体ウェハま
たは半導体チップの状態の半導体装置を意味する。ま
た、半導体チップは、パッケージ封止されている状態、
または、されていない状態のどちらでもよい。
プリンタの記録ヘッドに限定されず、サンドブラスト法
により、半導体基板に凹部（貫通孔を含む）を形成する
必要がある半導体デバイスには同じように適用可能であ
る。また、本発明の半導体デバイスは、半導体ウェハま
たは半導体チップの状態の半導体装置を意味する。ま
た、半導体チップは、パッケージ封止されている状態、
または、されていない状態のどちらでもよい。
【００３４】以上、本発明の半導体チップ、半導体ウェ
ハ、半導体デバイスおよびその製造方法について詳細に
説明したが、本発明は上記実施例に限定されず、本発明
の主旨を逸脱しない範囲において、種々の改良や変更を
してもよいのはもちろんである。
ハ、半導体デバイスおよびその製造方法について詳細に
説明したが、本発明は上記実施例に限定されず、本発明
の主旨を逸脱しない範囲において、種々の改良や変更を
してもよいのはもちろんである。
【００３５】
【発明の効果】以上詳細に説明した様に、本発明は、半
導体チップの凹部（貫通孔を含む）を形成すべき領域の
中央部近傍の領域を除く、外周部近傍の所定範囲の領域
の半導体基板上に金属膜を被覆し、サンドブラスト法に
より、半導体ウェハ上に形成された各々の半導体チップ
に凹部を形成するようにしたものである。本発明によれ
ば、凹部を形成すべき領域の外周部に沿って延性のある
金属膜を被覆するため、サンドブラスト時のチッピング
の発生を低減し、サンドブラスト法により、凹部の加工
端部に欠けやひび割れ等の欠陥を発生することなく凹部
を形成することができ、半導体デバイスの製造歩留りの
向上を図れるという効果がある。また、本発明によれ
ば、サンドブラスト用のマスク材料が弱い場合であって
も、金属膜が下地回路を保護するための保護膜としても
作用するため、同じく半導体デバイスの製造歩留りを向
上させることができるという利点がある。また、本発明
によれば、金属膜が、凹部を形成すべき領域の中央部に
は被覆されないため、サンドブラストの効率に与える影
響はほとんどないし、サンドの再生利用時にも、サンド
への金属の混入量が少なく分離作業が容易であるという
利点もある。
導体チップの凹部（貫通孔を含む）を形成すべき領域の
中央部近傍の領域を除く、外周部近傍の所定範囲の領域
の半導体基板上に金属膜を被覆し、サンドブラスト法に
より、半導体ウェハ上に形成された各々の半導体チップ
に凹部を形成するようにしたものである。本発明によれ
ば、凹部を形成すべき領域の外周部に沿って延性のある
金属膜を被覆するため、サンドブラスト時のチッピング
の発生を低減し、サンドブラスト法により、凹部の加工
端部に欠けやひび割れ等の欠陥を発生することなく凹部
を形成することができ、半導体デバイスの製造歩留りの
向上を図れるという効果がある。また、本発明によれ
ば、サンドブラスト用のマスク材料が弱い場合であって
も、金属膜が下地回路を保護するための保護膜としても
作用するため、同じく半導体デバイスの製造歩留りを向
上させることができるという利点がある。また、本発明
によれば、金属膜が、凹部を形成すべき領域の中央部に
は被覆されないため、サンドブラストの効率に与える影
響はほとんどないし、サンドの再生利用時にも、サンド
への金属の混入量が少なく分離作業が容易であるという
利点もある。
【図１】 本発明に係るサーマルインクジェットプリン
タの記録ヘッドの一実施例の断面図である。
タの記録ヘッドの一実施例の断面図である。
【図２】 （ａ）〜（ｃ）は、本発明の半導体デバイス
の製造工程を表す一実施例の断面概念図である。
の製造工程を表す一実施例の断面概念図である。
【図３】 本発明を適用して製造される半導体デバイス
のブラスト領域周辺を表す一実施例の平面概念図であ
る。
のブラスト領域周辺を表す一実施例の平面概念図であ
る。
１０ 半導体デバイス １２ 半導体基板（シリコン基板） １４，２０ インク溝 １６ インク供給孔 １８ 支持フレーム ２２ ノズル ２４ オリフィスプレート ２６ 駆動回路 ２８ 隔壁 ３０ シリコン酸化膜 ３２ 金属膜 ３４ マスクパターン
Claims (8)
- 【請求項１】少なくとも２つの半導体チップが形成され
た半導体ウェハにおいて、 各々の前記半導体チップの少なくとも凹部を形成すべき
領域の中央部近傍の領域を除く、外周部の内側および外
側の所定範囲の領域の半導体基板上に被覆された金属膜
を形成し、 各々の前記半導体チップの前記凹部を形成すべき領域を
除いて、前記金属膜を含む前記半導体ウェハの全面をマ
スクし、 サンドブラスト法により、前記半導体ウェハ上に形成さ
れた各々の前記半導体チップに前記凹部を形成すること
を特徴とする半導体デバイスの製造方法。 - 【請求項２】前記金属膜の上に、前記マスクする材料と
の密着性を向上させるための保護膜を形成することを特
徴とする請求項１に記載の半導体デバイスの製造方法。 - 【請求項３】前記金属膜の膜厚は５μｍ〜０．０５μｍ
の範囲である請求項１または２に記載の半導体デバイス
の製造方法。 - 【請求項４】前記半導体基板の表側面上に前記金属膜を
形成し、前記半導体基板の表側面から前記凹部を形成す
る、 前記半導体基板の裏側面上に前記金属膜を形成し、前記
半導体基板の裏側面から前記凹部を形成する、もしく
は、 前記半導体基板の表側面上および裏側面上の両方に前記
金属膜を形成し、前記半導体基板の表側面および裏側面
から前記凹部を形成することを特徴とする請求項１〜３
のいずれかに記載の半導体デバイスの製造方法。 - 【請求項５】前記半導体チップは、サーマルインクジェ
ットプリンタの記録ヘッドである請求項１〜４のいずれ
かに記載の半導体デバイスの製造方法。 - 【請求項６】少なくとも２つの半導体チップが形成され
た半導体ウェハにおいて、 各々の前記半導体チップの少なくとも凹部を形成すべき
領域の中央部近傍の領域を除く、外周部の内側および外
側の所定範囲の領域の半導体基板上に被覆された金属膜
を形成し、 各々の前記半導体チップの前記凹部を形成すべき領域を
除いて、前記金属膜を含む前記半導体ウェハの全面をマ
スクし、 サンドブラスト法により、前記半導体ウェハ上に形成さ
れた各々の前記半導体チップに前記凹部を形成した後、 前記金属膜の一部ないしは全部を取り除いた状態で以後
の半導体製造工程を続行して製造されていることを特徴
とする半導体デバイス。 - 【請求項７】少なくとも１つの凹部が形成され、この凹
部の外周部の外側の所定範囲の領域の半導体基板上に被
覆され、かつ、前記凹部の外周部の端面が露出された金
属膜を備えていることを特徴とする半導体チップ。 - 【請求項８】請求項７に記載の半導体チップが少なくと
も２つ形成されていることを特徴とする半導体ウェハ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197699A JP2002120152A (ja) | 2000-07-31 | 2001-06-29 | 半導体チップ、半導体ウェハ、半導体デバイスおよびその製造方法 |
| US09/917,208 US6403476B2 (en) | 2000-07-31 | 2001-07-30 | Semiconductor chip, semiconductor wafer, semiconductor device and method of manufacturing the semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230347 | 2000-07-31 | ||
| JP2000-230347 | 2000-07-31 | ||
| JP2001197699A JP2002120152A (ja) | 2000-07-31 | 2001-06-29 | 半導体チップ、半導体ウェハ、半導体デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002120152A true JP2002120152A (ja) | 2002-04-23 |
Family
ID=26596997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197699A Withdrawn JP2002120152A (ja) | 2000-07-31 | 2001-06-29 | 半導体チップ、半導体ウェハ、半導体デバイスおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6403476B2 (ja) |
| JP (1) | JP2002120152A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025684B4 (de) * | 2004-04-29 | 2024-08-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511550B1 (ja) * | 1971-02-20 | 1976-01-19 | ||
| US4900687A (en) * | 1988-04-14 | 1990-02-13 | General Motors Corporation | Process for forming a magnetic field sensor |
| US5601468A (en) * | 1991-10-14 | 1997-02-11 | Dai Nippon Printing Co., Ltd. | Plasma display panel and method for forming fluorescent screens of the same |
| US5477105A (en) * | 1992-04-10 | 1995-12-19 | Silicon Video Corporation | Structure of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes |
| TW475098B (en) * | 1995-10-27 | 2002-02-01 | Tokyo Ohka Kogyo Co Ltd | Photosensitive resin composition and photosensitive resin laminated film containing the same |
| JPH09232608A (ja) * | 1996-02-23 | 1997-09-05 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
| CA2217084A1 (en) * | 1996-10-30 | 1998-04-30 | Tin-Tack Peter Cheung | Hydrogenation catalysts and processes therewith |
-
2001
- 2001-06-29 JP JP2001197699A patent/JP2002120152A/ja not_active Withdrawn
- 2001-07-30 US US09/917,208 patent/US6403476B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020013012A1 (en) | 2002-01-31 |
| US6403476B2 (en) | 2002-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4881081B2 (ja) | 液体吐出ヘッドの製造方法 | |
| US8091234B2 (en) | Manufacturing method for liquid discharge head substrate | |
| JP2003080717A (ja) | 液体噴射記録ヘッドおよびその製造方法 | |
| JP2002052727A (ja) | インクジェットプリントヘッドのビアホール形成方法 | |
| JP3803985B2 (ja) | インク噴射記録ヘッドの製造方法および記録装置 | |
| JP2002120152A (ja) | 半導体チップ、半導体ウェハ、半導体デバイスおよびその製造方法 | |
| US6749289B2 (en) | Liquid ejection apparatus and inkjet printer, and method of manufacturing them | |
| JP3861532B2 (ja) | インクジェットプリンタヘッドの製造方法 | |
| EP3318409B1 (en) | Nozzle plate, liquid ejection head using same, and recording device | |
| JPH0911478A (ja) | インクジェット記録ヘッドの製造方法 | |
| JP2007261169A (ja) | 液体噴射ヘッド | |
| JP2004106199A (ja) | インクジェットヘッドのノズル形成方法 | |
| JP2001270121A (ja) | インクジェットプリンタヘッド及びその製造方法。 | |
| JP4268349B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JPH07137266A (ja) | インクジェットヘッドの製造方法 | |
| JP4298286B2 (ja) | インクジェット記録ヘッドの製造方法 | |
| JP2006315190A (ja) | 液体噴射ヘッドおよびその製造方法 | |
| JP2004209708A (ja) | インクジェット記録ヘッド、その製造方法、およびその製造に用いるインクジェット記録ヘッド用基体 | |
| JPH03266645A (ja) | インクジェット記録ヘッド | |
| JP2001129998A (ja) | インクジェットプリンタヘッド及びその製造方法 | |
| JP2002029057A (ja) | インクジェットプリントヘッド | |
| JP2001010062A (ja) | 液体噴射記録ヘッドの吐出ノズル加工方法および液体噴射記録ヘッドの製造方法 | |
| JPH05147222A (ja) | インクジエツト記録ヘツド | |
| JP2001260364A (ja) | インクジェットプリンタヘッド及びその製造方法 | |
| JPH09207345A (ja) | インクジェットプリントヘッドの振動板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |