JP2002118252A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002118252A JP2002118252A JP2000307533A JP2000307533A JP2002118252A JP 2002118252 A JP2002118252 A JP 2002118252A JP 2000307533 A JP2000307533 A JP 2000307533A JP 2000307533 A JP2000307533 A JP 2000307533A JP 2002118252 A JP2002118252 A JP 2002118252A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- deuterium
- forming
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 窒素又は金属を含有するゲート絶縁膜を有す
る半導体装置の製造するにあたって、ゲート絶縁膜の更
なる薄膜化を実現するとともに、ホットキャリア耐性を
向上させる。 【解決手段】 ゲート絶縁膜３４を形成し、諸々の上部
多層構造を形成した後、重水素熱処理によりゲート絶縁
膜３４の膜内及び界面に重水素分子（Ｄ2）又は原子状
重水素（Ｄ*）を導入する。この重水素熱処理は、適当
な工程時期に複数回行なうようにしても良い。
る半導体装置の製造するにあたって、ゲート絶縁膜の更
なる薄膜化を実現するとともに、ホットキャリア耐性を
向上させる。 【解決手段】 ゲート絶縁膜３４を形成し、諸々の上部
多層構造を形成した後、重水素熱処理によりゲート絶縁
膜３４の膜内及び界面に重水素分子（Ｄ2）又は原子状
重水素（Ｄ*）を導入する。この重水素熱処理は、適当
な工程時期に複数回行なうようにしても良い。
Description
【０００１】
【発明の属する技術分野】本発明は、窒素を含有するゲ
ート絶縁膜、又は金属を含有するゲート絶縁膜を有する
半導体装置の製造方法に関する。
ート絶縁膜、又は金属を含有するゲート絶縁膜を有する
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の更なる高集積化・高
速動作化の要請に伴い、特に超高速ＣＭＯＳ−ＬＳＩに
おいて、トランジスタの微細化・高駆動能力の要求が高
まっており、これに応えるため、ゲート絶縁膜の薄膜化
が進み、酸化膜厚換算で２．５ｎｍ程度以下のものが用
いられている。
速動作化の要請に伴い、特に超高速ＣＭＯＳ−ＬＳＩに
おいて、トランジスタの微細化・高駆動能力の要求が高
まっており、これに応えるため、ゲート絶縁膜の薄膜化
が進み、酸化膜厚換算で２．５ｎｍ程度以下のものが用
いられている。
【０００３】このように、ゲート絶縁膜の薄膜化が進む
一方で、チャネルのホットキャリアによる駆動力の低下
や閾値電圧の変化（例えばｐチャネルトランジスタであ
れば、ゲート絶縁膜の薄膜化に起因する所謂ボロン抜け
による場合が多い。）が顕著となる問題が生じる。この
問題に対処するため、次世代の技術として、窒素を基板
界面に偏析されてなる酸窒化膜や金属酸化物を含むゲー
ト絶縁膜を形成し、ゲート絶縁膜の更なる薄膜化に対処
する手法が検討されている。
一方で、チャネルのホットキャリアによる駆動力の低下
や閾値電圧の変化（例えばｐチャネルトランジスタであ
れば、ゲート絶縁膜の薄膜化に起因する所謂ボロン抜け
による場合が多い。）が顕著となる問題が生じる。この
問題に対処するため、次世代の技術として、窒素を基板
界面に偏析されてなる酸窒化膜や金属酸化物を含むゲー
ト絶縁膜を形成し、ゲート絶縁膜の更なる薄膜化に対処
する手法が検討されている。
【０００４】
【発明が解決しようとする課題】しかしながら、酸窒化
膜や金属酸化物を含むゲート絶縁膜を用いる次世代で
は、更なる薄膜化が進み、チャネルのホットキャリアに
よる駆動力劣化の問題がより深刻となることが判ってい
る。この劣化原因としては、当該ゲート絶縁膜中のＮ−
Ｈ結合又はＭｅ（金属）−Ｈ結合が、電子トラップとし
て働くためであることが判明している。
膜や金属酸化物を含むゲート絶縁膜を用いる次世代で
は、更なる薄膜化が進み、チャネルのホットキャリアに
よる駆動力劣化の問題がより深刻となることが判ってい
る。この劣化原因としては、当該ゲート絶縁膜中のＮ−
Ｈ結合又はＭｅ（金属）−Ｈ結合が、電子トラップとし
て働くためであることが判明している。
【０００５】ところで、例えば特開２０００−７７６２
１号公報には、高誘電率膜又は強誘電率膜を容量絶縁膜
として有するキャパシタを備えた半導体記憶素子、所謂
ＦＲＡＭにおいて、重水素熱処理によりシリコン基板と
ゲート絶縁膜との界面に重水素を導入し、その後、例え
ば酸素中で回復熱処理を行なう旨が開示されている。こ
の手法によれば、シリコンの末結合手が重水素により終
端され、容量絶縁膜のリーク特性を回復させ、ホットキ
ャリア耐性を向上させることができると記載されてい
る。
１号公報には、高誘電率膜又は強誘電率膜を容量絶縁膜
として有するキャパシタを備えた半導体記憶素子、所謂
ＦＲＡＭにおいて、重水素熱処理によりシリコン基板と
ゲート絶縁膜との界面に重水素を導入し、その後、例え
ば酸素中で回復熱処理を行なう旨が開示されている。こ
の手法によれば、シリコンの末結合手が重水素により終
端され、容量絶縁膜のリーク特性を回復させ、ホットキ
ャリア耐性を向上させることができると記載されてい
る。
【０００６】この場合、高誘電率膜又は強誘電率膜を容
量絶縁膜として有するＦＲＡＭでは、確かに素子の微細
化・高集積化によるリーク特性の回復を図るには前記回
復熱処理が必須であると考えられる。しかしながら、こ
れは飽くまでＦＲＡＭ独自の構造に起因する事柄であ
り、リーク特性の回復を第一義的に考え、ホットキャリ
ア耐性のある程度の犠牲を厭わない手法である。ＣＭＯ
Ｓトランジスタ等では、素子の微細化・高集積化に対処
するため窒素含有又は金属含有のゲート絶縁膜を開発
し、当該ゲート絶縁膜の欠点としてホットキャリア耐性
の劣化抑止が課題とされているのであり、従って、ホッ
トキャリア耐性の向上を重要視するＣＭＯＳトランジス
タ等にこれを適用することはできないものと考えられ
る。
量絶縁膜として有するＦＲＡＭでは、確かに素子の微細
化・高集積化によるリーク特性の回復を図るには前記回
復熱処理が必須であると考えられる。しかしながら、こ
れは飽くまでＦＲＡＭ独自の構造に起因する事柄であ
り、リーク特性の回復を第一義的に考え、ホットキャリ
ア耐性のある程度の犠牲を厭わない手法である。ＣＭＯ
Ｓトランジスタ等では、素子の微細化・高集積化に対処
するため窒素含有又は金属含有のゲート絶縁膜を開発
し、当該ゲート絶縁膜の欠点としてホットキャリア耐性
の劣化抑止が課題とされているのであり、従って、ホッ
トキャリア耐性の向上を重要視するＣＭＯＳトランジス
タ等にこれを適用することはできないものと考えられ
る。
【０００７】また、特開平１１−２７４４８９号公報に
は、ゲート絶縁膜とゲート電極との界面に重水素を添加
する技術が開示されているが、当該界面に重水素を導入
するだけでは、ゲート絶縁膜、特に本発明の対象とする
窒素又は金属を含有する次世代のゲート絶縁膜の薄膜化
に対処することは困難である。
は、ゲート絶縁膜とゲート電極との界面に重水素を添加
する技術が開示されているが、当該界面に重水素を導入
するだけでは、ゲート絶縁膜、特に本発明の対象とする
窒素又は金属を含有する次世代のゲート絶縁膜の薄膜化
に対処することは困難である。
【０００８】本発明は、前記課題に鑑みてなされたもの
であり、窒素又は金属を含有するゲート絶縁膜を有する
半導体装置の製造するにあたって、ゲート絶縁膜の更な
る薄膜化を実現するとともに、ホットキャリア耐性を向
上させ、半導体素子の微細化・高集積化に対応した信頼
性の高い半導体装置を製造する方法を提供することを目
的とする。
であり、窒素又は金属を含有するゲート絶縁膜を有する
半導体装置の製造するにあたって、ゲート絶縁膜の更な
る薄膜化を実現するとともに、ホットキャリア耐性を向
上させ、半導体素子の微細化・高集積化に対応した信頼
性の高い半導体装置を製造する方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明者は、鋭意検討の
結果、以下に示す発明の態様に想到した。
結果、以下に示す発明の態様に想到した。
【００１０】本発明は、窒素又は金属を含有するゲート
絶縁膜を有する半導体装置の製造方法を対象とし、前記
ゲート絶縁膜を形成した後に、重水素雰囲気にて熱処理
を施し、前記ゲート絶縁膜の膜中及び少なくとも一方の
界面に含まれるＮ−Ｈ結合（Ｍｅ（金属）−Ｈ結合）と
Ｎ−Ｄ（重水素）結合（Ｍｅ−Ｄ（重水素）結合）との
比率において、自然界に存在するＨ：Ｄの割合に比して
Ｎ−Ｄ結合の比率が高くなるように制御することを特徴
とするものである。
絶縁膜を有する半導体装置の製造方法を対象とし、前記
ゲート絶縁膜を形成した後に、重水素雰囲気にて熱処理
を施し、前記ゲート絶縁膜の膜中及び少なくとも一方の
界面に含まれるＮ−Ｈ結合（Ｍｅ（金属）−Ｈ結合）と
Ｎ−Ｄ（重水素）結合（Ｍｅ−Ｄ（重水素）結合）との
比率において、自然界に存在するＨ：Ｄの割合に比して
Ｎ−Ｄ結合の比率が高くなるように制御することを特徴
とするものである。
【００１１】また、本発明の他の態様は、窒素又は金属
を含有するゲート絶縁膜を有する半導体装置の製造方法
を対象とし、前記ゲート絶縁膜を形成した後、前記ゲー
ト絶縁膜上に各種層からなる上部多層構造を形成するま
での間に、少なくとも１層の形成工程を介して、重水素
雰囲気にて熱処理を施す工程を複数回行ない、前記各熱
処理工程にて、前記ゲート絶縁膜の膜中及び少なくとも
一方の界面に含まれるＮ−Ｈ結合（Ｍｅ（金属）−Ｈ結
合）とＮ−Ｄ（重水素）結合（Ｍｅ−Ｄ（重水素）結
合）との比率において、自然界に存在するＨ：Ｄの割合
に比してＮ−Ｄ結合の比率が高くなるように制御するこ
とを特徴とするものである。
を含有するゲート絶縁膜を有する半導体装置の製造方法
を対象とし、前記ゲート絶縁膜を形成した後、前記ゲー
ト絶縁膜上に各種層からなる上部多層構造を形成するま
での間に、少なくとも１層の形成工程を介して、重水素
雰囲気にて熱処理を施す工程を複数回行ない、前記各熱
処理工程にて、前記ゲート絶縁膜の膜中及び少なくとも
一方の界面に含まれるＮ−Ｈ結合（Ｍｅ（金属）−Ｈ結
合）とＮ−Ｄ（重水素）結合（Ｍｅ−Ｄ（重水素）結
合）との比率において、自然界に存在するＨ：Ｄの割合
に比してＮ−Ｄ結合の比率が高くなるように制御するこ
とを特徴とするものである。
【００１２】この場合、具体的に、前記ゲート絶縁膜
は、金属酸化物又は金属酸化物にシリコンを含有する金
属シリケートを含む単層膜、あるいは当該単層膜に酸化
膜又は酸窒化膜を組み合わせた積層膜とすることが好適
である。
は、金属酸化物又は金属酸化物にシリコンを含有する金
属シリケートを含む単層膜、あるいは当該単層膜に酸化
膜又は酸窒化膜を組み合わせた積層膜とすることが好適
である。
【００１３】重水素雰囲気の前記熱処理における温度条
件が２００℃〜６５０℃の範囲内の値とすることが好ま
しい。
件が２００℃〜６５０℃の範囲内の値とすることが好ま
しい。
【００１４】また、前記熱処理工程の際に、重水素又は
重水素を含む化合物の気体中でプラズマを励起し、前記
上部多層構造を介して前記ゲート絶縁膜の膜中及び少な
くとも一方の界面に重水素を導入することが好適であ
る。
重水素を含む化合物の気体中でプラズマを励起し、前記
上部多層構造を介して前記ゲート絶縁膜の膜中及び少な
くとも一方の界面に重水素を導入することが好適であ
る。
【００１５】本発明は、シリサイド（サリサイド）形成
を行なう場合には、前記金属シリサイドを形成する前
に、前記熱処理工程を行なうようにしたり、前記金属シ
リサイドを形成するときに、当該金属シリサイドの反応
雰囲気に重水素を含ませ、前記金属シリサイドの形成工
程及び前記熱処理工程を同時に行なうことが好ましい。
を行なう場合には、前記金属シリサイドを形成する前
に、前記熱処理工程を行なうようにしたり、前記金属シ
リサイドを形成するときに、当該金属シリサイドの反応
雰囲気に重水素を含ませ、前記金属シリサイドの形成工
程及び前記熱処理工程を同時に行なうことが好ましい。
【００１６】
【作用】本発明においては、窒素又は金属を含有するゲ
ート絶縁膜の成膜後に重水素を導入することにより、当
該ゲート絶縁膜で電子トラップとなり易いＮ−Ｈ結合又
はＭｅ−Ｈ結合の一部をＮ−Ｄ結合又はＭｅ−Ｄ結合に
変更する。重水素は水素に比して質量が大きいため、ホ
ットキャリアの衝突により前記結合に励起が生じても、
結合手が切断され難く、電子トラップの発生が抑止され
る。
ート絶縁膜の成膜後に重水素を導入することにより、当
該ゲート絶縁膜で電子トラップとなり易いＮ−Ｈ結合又
はＭｅ−Ｈ結合の一部をＮ−Ｄ結合又はＭｅ−Ｄ結合に
変更する。重水素は水素に比して質量が大きいため、ホ
ットキャリアの衝突により前記結合に励起が生じても、
結合手が切断され難く、電子トラップの発生が抑止され
る。
【００１７】また、重水素の導入時期は、ゲート絶縁膜
内（及び界面）に所定量のＮ−Ｄ結合又はＭｅ−Ｄ結合
を確保する必要から、ゲート絶縁膜の成膜直後の工程で
あることが望ましい。しかしながら、その後の上部多層
構造を形成する各種工程において高温の熱処理を要し、
これにより電子トラップが発生してチャネルのホットキ
ャリア耐性が劣化するおそれがある。そこで、ゲート絶
縁膜上に各種層からなる上部多層構造を形成するまでの
間に、少なくとも１層の形成工程を介して、重水素雰囲
気にて熱処理を施す工程を少なくとも２回（複数回）行
う。これにより、ゲート絶縁膜内（及び界面）への重水
素の拡散が助長され、所定量のＮ−Ｄ結合又はＭｅ−Ｄ
結合が十分に確保されることになり、ホットキャリア耐
性の向上が実現する。
内（及び界面）に所定量のＮ−Ｄ結合又はＭｅ−Ｄ結合
を確保する必要から、ゲート絶縁膜の成膜直後の工程で
あることが望ましい。しかしながら、その後の上部多層
構造を形成する各種工程において高温の熱処理を要し、
これにより電子トラップが発生してチャネルのホットキ
ャリア耐性が劣化するおそれがある。そこで、ゲート絶
縁膜上に各種層からなる上部多層構造を形成するまでの
間に、少なくとも１層の形成工程を介して、重水素雰囲
気にて熱処理を施す工程を少なくとも２回（複数回）行
う。これにより、ゲート絶縁膜内（及び界面）への重水
素の拡散が助長され、所定量のＮ−Ｄ結合又はＭｅ−Ｄ
結合が十分に確保されることになり、ホットキャリア耐
性の向上が実現する。
【００１８】
【発明の実施の形態】以下、本発明を適用した具体的な
諸実施形態について、図面を参照しながら詳細に説明す
る。
諸実施形態について、図面を参照しながら詳細に説明す
る。
【００１９】−本発明の骨子− 始めに、本発明の骨子について説明する。
【００２０】（主要原理の説明）先ず、本発明の主要原
理について説明する。ここでは、ゲート絶縁膜として、
窒素を含有する絶縁膜であるＳｉＯ2膜とＳｉＮ膜の多
層膜を形成する場合について例示する。図１に示すよう
に、先ずシリコン基板１の表面に熱酸化法によりＳｉＯ
2膜２を形成し、続いてＣＶＤ法によりＳｉＮ膜３を形
成し、ＳｉＯ2膜２及びＳｉＮ膜３からなるゲート絶縁
膜１１を構成する。そして、ゲート電極材料である多結
晶シリコン膜４を形成した後、重水素熱処理によりゲー
ト絶縁膜１１の膜内及び界面に重水素分子（Ｄ2）又は
原子状重水素（Ｄ*）を導入する。
理について説明する。ここでは、ゲート絶縁膜として、
窒素を含有する絶縁膜であるＳｉＯ2膜とＳｉＮ膜の多
層膜を形成する場合について例示する。図１に示すよう
に、先ずシリコン基板１の表面に熱酸化法によりＳｉＯ
2膜２を形成し、続いてＣＶＤ法によりＳｉＮ膜３を形
成し、ＳｉＯ2膜２及びＳｉＮ膜３からなるゲート絶縁
膜１１を構成する。そして、ゲート電極材料である多結
晶シリコン膜４を形成した後、重水素熱処理によりゲー
ト絶縁膜１１の膜内及び界面に重水素分子（Ｄ2）又は
原子状重水素（Ｄ*）を導入する。
【００２１】このとき、ゲート絶縁膜１１では、図２に
示すように、重水素導入前にＳｉＯＮであった部分、Ｓ
ｉ3Ｎ4であった部分に重水素が結合し、Ｎ−Ｄ結合が形
成される。即ち、Ｎのダングリングボンドに、軽水素
（Ｈ）が結合しているところを重水素（Ｄ）に置き換え
る。
示すように、重水素導入前にＳｉＯＮであった部分、Ｓ
ｉ3Ｎ4であった部分に重水素が結合し、Ｎ−Ｄ結合が形
成される。即ち、Ｎのダングリングボンドに、軽水素
（Ｈ）が結合しているところを重水素（Ｄ）に置き換え
る。
【００２２】ここで、重水素雰囲気による熱処理の優位
性について調べた実験例について説明する。この実験
は、各種雰囲気において熱処理した際のライフタイム
（寿命）の飽和電流依存性を調べたものであり、Ｄ2雰
囲気、Ｎ2雰囲気、Ｈ2雰囲気、３％Ｈ2／Ｎ2雰囲気、熱
処理なしの各場合について調べた。ここでは、ライフタ
イムを飽和電流が１０％低下するまでの時間として定義
する。
性について調べた実験例について説明する。この実験
は、各種雰囲気において熱処理した際のライフタイム
（寿命）の飽和電流依存性を調べたものであり、Ｄ2雰
囲気、Ｎ2雰囲気、Ｈ2雰囲気、３％Ｈ2／Ｎ2雰囲気、熱
処理なしの各場合について調べた。ここでは、ライフタ
イムを飽和電流が１０％低下するまでの時間として定義
する。
【００２３】実験の結果、図３に示すように、Ｄ2雰囲
気、Ｎ2雰囲気、Ｈ2雰囲気、３％Ｈ2／Ｎ2雰囲気、熱処
理なしの順にライフタイムの向上がみられ、Ｄ2雰囲気
による熱処理の優位性が確認された。
気、Ｎ2雰囲気、Ｈ2雰囲気、３％Ｈ2／Ｎ2雰囲気、熱処
理なしの順にライフタイムの向上がみられ、Ｄ2雰囲気
による熱処理の優位性が確認された。
【００２４】これは、ＤがＨの２倍の質量を持つため、
Ｎ−Ｄ結合ではＮ−Ｈ結合に比して電子が衝突した際の
結合手の振動が遅くなり、切断され難くなるためである
と考えられる。従って、Ｄ2雰囲気で熱処理を施すこと
により、電子トラップの発生を抑止し、ホットキャリア
耐性を向上させることが可能となる。
Ｎ−Ｄ結合ではＮ−Ｈ結合に比して電子が衝突した際の
結合手の振動が遅くなり、切断され難くなるためである
と考えられる。従って、Ｄ2雰囲気で熱処理を施すこと
により、電子トラップの発生を抑止し、ホットキャリア
耐性を向上させることが可能となる。
【００２５】ここでは、窒素含有のゲート絶縁膜につい
て説明したが、金属含有のゲート絶縁膜（例えば、金属
酸化物又は金属シリケートを含むゲート絶縁膜）につい
ても同様に考えられ、Ｍｅ−Ｈ結合の一部をＭｅ−Ｄ結
合に置き換え、励起された電子の衝突による結合手の切
断を抑制することが可能となる。
て説明したが、金属含有のゲート絶縁膜（例えば、金属
酸化物又は金属シリケートを含むゲート絶縁膜）につい
ても同様に考えられ、Ｍｅ−Ｈ結合の一部をＭｅ−Ｄ結
合に置き換え、励起された電子の衝突による結合手の切
断を抑制することが可能となる。
【００２６】（重水素の好適な導入時期）続いて、半導
体装置の製造工程において、重水素導入の好適な時期に
ついて考察する。ゲート絶縁膜内（及び界面）に、所定
量のＮ−Ｄ結合又はＭｅ−Ｄ結合を所定量確保すること
が必要であることから、ゲート絶縁膜の成膜直後に重水
素導入を行なうことが望ましい。しかしながら、その後
の上部多層構造を形成する各種工程において高温の熱処
理を要し、これにより電子トラップが発生してチャネル
のホットキャリア耐性が劣化するおそれがある。
体装置の製造工程において、重水素導入の好適な時期に
ついて考察する。ゲート絶縁膜内（及び界面）に、所定
量のＮ−Ｄ結合又はＭｅ−Ｄ結合を所定量確保すること
が必要であることから、ゲート絶縁膜の成膜直後に重水
素導入を行なうことが望ましい。しかしながら、その後
の上部多層構造を形成する各種工程において高温の熱処
理を要し、これにより電子トラップが発生してチャネル
のホットキャリア耐性が劣化するおそれがある。
【００２７】ここで、重水素導入後に、各種熱処理を行
なった際のライフタイム（寿命）の飽和電流依存性を調
べた実験例について説明する。各種熱処理としては、Ｄ
2熱処理後にＮ2熱処理を行なった場合、Ｄ2熱処理後に
Ｈ2熱処理を行なった場合について例示する。なお、ラ
イフタイムの定義については上記と同様である。
なった際のライフタイム（寿命）の飽和電流依存性を調
べた実験例について説明する。各種熱処理としては、Ｄ
2熱処理後にＮ2熱処理を行なった場合、Ｄ2熱処理後に
Ｈ2熱処理を行なった場合について例示する。なお、ラ
イフタイムの定義については上記と同様である。
【００２８】実験の結果、図４に示すように、Ｄ2熱処
理のみの場合に比して、Ｄ2熱処理後にＮ2熱処理を行な
った場合、Ｄ2熱処理後にＨ2熱処理を行なった場合の順
にライフタイムの低下がみられる。これは、Ｄ2熱処理
後の各種熱処理によりホットキャリア耐性が劣化するこ
とを意味する。
理のみの場合に比して、Ｄ2熱処理後にＮ2熱処理を行な
った場合、Ｄ2熱処理後にＨ2熱処理を行なった場合の順
にライフタイムの低下がみられる。これは、Ｄ2熱処理
後の各種熱処理によりホットキャリア耐性が劣化するこ
とを意味する。
【００２９】前記実験結果から、重水素導入後には、で
きるだけ熱処理を回避することが望ましいことが判る。
そこで、図５に示すように、ゲート絶縁膜１１上の多結
晶シリコン膜４をパターニングしてゲート電極１２を形
成し、更にＳｉＯ2からなるサイドウォール１３や、Ｓ
ｉＮ膜、ＳｉＯＮ膜、及びＳｉＯ2膜からなる層間絶縁
膜１４等の上層多層構造を形成した後に、重水素導入を
行なう。
きるだけ熱処理を回避することが望ましいことが判る。
そこで、図５に示すように、ゲート絶縁膜１１上の多結
晶シリコン膜４をパターニングしてゲート電極１２を形
成し、更にＳｉＯ2からなるサイドウォール１３や、Ｓ
ｉＮ膜、ＳｉＯＮ膜、及びＳｉＯ2膜からなる層間絶縁
膜１４等の上層多層構造を形成した後に、重水素導入を
行なう。
【００３０】実際に、上記の構成に加え、ＣｏＳｉ層や
ＳｉＮ膜、ＳｉＯＮ膜等を形成して上層多層構造を形成
し、その後に重水素導入を実行し、Ｄ，Ｈ，Ｎのプロフ
ァイルについて調べた。実験の結果、図６に示すよう
に、窒素を含有する絶縁膜（ここでは各ＳｉＯＮ膜）に
重水素が偏析することが判った。
ＳｉＮ膜、ＳｉＯＮ膜等を形成して上層多層構造を形成
し、その後に重水素導入を実行し、Ｄ，Ｈ，Ｎのプロフ
ァイルについて調べた。実験の結果、図６に示すよう
に、窒素を含有する絶縁膜（ここでは各ＳｉＯＮ膜）に
重水素が偏析することが判った。
【００３１】前記実験結果では、図５の層間絶縁膜１４
のＳｉＯＮ膜及びその上層に形成されたＳｉＯＮ膜に多
くの重水素が偏析しており、ゲート絶縁膜１１中の重水
素はこれに比べると少ない。この場合でも、ホットキャ
リア耐性の許容し得る程度の向上は認められるが、ゲー
ト絶縁膜１１中の重水素を更に増加させてホットキャリ
ア耐性を十分に向上させることを考え、ゲート絶縁膜１
１の形成後に、上層多層構造のうちの少なくとも１層の
形成工程を介して、複数回の重水素導入を行なうことが
好適である。これにより、ゲート絶縁膜１１内及びその
界面への重水素の拡散が助長され、所定量のＮ−Ｄ結合
が十分に確保されることになり、ホットキャリア耐性の
十分な向上を実現することができる。
のＳｉＯＮ膜及びその上層に形成されたＳｉＯＮ膜に多
くの重水素が偏析しており、ゲート絶縁膜１１中の重水
素はこれに比べると少ない。この場合でも、ホットキャ
リア耐性の許容し得る程度の向上は認められるが、ゲー
ト絶縁膜１１中の重水素を更に増加させてホットキャリ
ア耐性を十分に向上させることを考え、ゲート絶縁膜１
１の形成後に、上層多層構造のうちの少なくとも１層の
形成工程を介して、複数回の重水素導入を行なうことが
好適である。これにより、ゲート絶縁膜１１内及びその
界面への重水素の拡散が助長され、所定量のＮ−Ｄ結合
が十分に確保されることになり、ホットキャリア耐性の
十分な向上を実現することができる。
【００３２】（金属を含有するゲート絶縁膜の一例）次
に、Ｔｉ膜をゲート絶縁膜として形成する場合について
説明する。この場合、図７に示すように、スパッタ装置
のチャンバー内にＴｉターゲット２１及びシリコン基板
１を設置し、Ａｒに５％のＤ2を含むスパッタガスをチ
ャンバー内に導入してスパッタする。これにより、シリ
コン基板１の表面にＤ2が導入されたＴｉ膜２２が成膜
され、これをゲート絶縁膜として用いる。
に、Ｔｉ膜をゲート絶縁膜として形成する場合について
説明する。この場合、図７に示すように、スパッタ装置
のチャンバー内にＴｉターゲット２１及びシリコン基板
１を設置し、Ａｒに５％のＤ2を含むスパッタガスをチ
ャンバー内に導入してスパッタする。これにより、シリ
コン基板１の表面にＤ2が導入されたＴｉ膜２２が成膜
され、これをゲート絶縁膜として用いる。
【００３３】ここでは、Ｄ2を含む雰囲気中でスパッタ
リングを行なうため、爆発を誘発することなく適当量の
Ｄ2を導入することができる。Ｔｉ膜中に十分多くのＤ2
を導入できるため、後工程で水素を外側からシリコン基
板の界面に導入する際に、効率良くこれを行なうことが
可能となる。
リングを行なうため、爆発を誘発することなく適当量の
Ｄ2を導入することができる。Ｔｉ膜中に十分多くのＤ2
を導入できるため、後工程で水素を外側からシリコン基
板の界面に導入する際に、効率良くこれを行なうことが
可能となる。
【００３４】−半導体装置の製造方法の具体例− 以下、上述した本発明の主要原理を踏まえ、本実施形態
のＭＯＳトランジスタの製造方法について説明する。図
８及び図９は、本実施形態のＣＭＯＳトランジスタの製
造方法を工程順に示す概略断面図である。
のＭＯＳトランジスタの製造方法について説明する。図
８及び図９は、本実施形態のＣＭＯＳトランジスタの製
造方法を工程順に示す概略断面図である。
【００３５】先ず、図８（ａ）に示すように、Ｐ型ＭＯ
Ｓトランジスタを形成するためのＮウェル３０の形成に
続き、素子形成領域を画定するため、素子分離構造３２
を形成する。具体的には、先ず、Ｐ型のシリコン基板３
１の所定部位にＮ型不純物、ここではリン（Ｐ）をドー
ズ量２×１０12／ｃｍ2、加速エネルギー８０ｋｅＶの
条件でイオン注入し、Ｎウェル３０を形成する。
Ｓトランジスタを形成するためのＮウェル３０の形成に
続き、素子形成領域を画定するため、素子分離構造３２
を形成する。具体的には、先ず、Ｐ型のシリコン基板３
１の所定部位にＮ型不純物、ここではリン（Ｐ）をドー
ズ量２×１０12／ｃｍ2、加速エネルギー８０ｋｅＶの
条件でイオン注入し、Ｎウェル３０を形成する。
【００３６】次に、シリコン基板３１の素子分離領域に
溝３３をパターニングにより形成し、この溝３３を埋め
込むようにＣＶＤ法によりＳｉＯ2を堆積した後、化学
機械研磨法（ＣＭＰ法）により研磨し、溝３３内にＳｉ
Ｏ2が埋め込まれてなる素子分離構造３２を形成する。
溝３３をパターニングにより形成し、この溝３３を埋め
込むようにＣＶＤ法によりＳｉＯ2を堆積した後、化学
機械研磨法（ＣＭＰ法）により研磨し、溝３３内にＳｉ
Ｏ2が埋め込まれてなる素子分離構造３２を形成する。
【００３７】続いて、図８（ｂ）に示すように、ゲート
絶縁膜３４を形成する。具体的には、図１で示した形成
方法と同様に、シリコン基板３１の表面に熱酸化法によ
りＳｉＯ2膜を形成し、続いてＣＶＤ法によりＳｉＮ膜
を形成し、ＳｉＯ2膜及びＳｉＮ膜からなるゲート絶縁
膜３４を構成する。
絶縁膜３４を形成する。具体的には、図１で示した形成
方法と同様に、シリコン基板３１の表面に熱酸化法によ
りＳｉＯ2膜を形成し、続いてＣＶＤ法によりＳｉＮ膜
を形成し、ＳｉＯ2膜及びＳｉＮ膜からなるゲート絶縁
膜３４を構成する。
【００３８】続いて、図８（ｃ）に示すように、ゲート
電極３５をパターン形成する。具体的には、ゲート絶縁
膜３４上にＣＶＤ法によりゲート電極材料である多結晶
シリコン膜を膜厚２００ｎｍ程度に形成し、パターニン
グすることにより帯状のゲート電極３５を形成する。
電極３５をパターン形成する。具体的には、ゲート絶縁
膜３４上にＣＶＤ法によりゲート電極材料である多結晶
シリコン膜を膜厚２００ｎｍ程度に形成し、パターニン
グすることにより帯状のゲート電極３５を形成する。
【００３９】続いて、図８（ｄ）に示すように、ソース
／ドレイン３６ａ，３６ｂを形成する。具体的には、先
ず、Ｐ型ＭＯＳトランジスタの形成部位をマスクし、Ｎ
型ＭＯＳトランジスタの形成部位のゲート電極３５をマ
スクとして、ゲート電極３５の両側におけるシリコン基
板３１の表層にＮ型不純物、ここではリン（Ｐ）をドー
ズ量２×１０15／ｃｍ2、加速エネルギー５ｋｅＶの条
件でイオン注入し、ソース／ドレイン３６ａを形成す
る。
／ドレイン３６ａ，３６ｂを形成する。具体的には、先
ず、Ｐ型ＭＯＳトランジスタの形成部位をマスクし、Ｎ
型ＭＯＳトランジスタの形成部位のゲート電極３５をマ
スクとして、ゲート電極３５の両側におけるシリコン基
板３１の表層にＮ型不純物、ここではリン（Ｐ）をドー
ズ量２×１０15／ｃｍ2、加速エネルギー５ｋｅＶの条
件でイオン注入し、ソース／ドレイン３６ａを形成す
る。
【００４０】次に、Ｎ型ＭＯＳトランジスタの形成部位
をマスクし、Ｐ型ＭＯＳトランジスタの形成部位のゲー
ト電極３５をマスクとして、ゲート電極３５の両側にお
けるシリコン基板３１の表層にＰ型不純物、ここでは硼
素（Ｂ）をドーズ量８×１０ 14／ｃｍ2、加速エネルギ
ー１．０ｋｅＶの条件でイオン注入し、ソース／ドレイ
ン３６ｂを形成する。
をマスクし、Ｐ型ＭＯＳトランジスタの形成部位のゲー
ト電極３５をマスクとして、ゲート電極３５の両側にお
けるシリコン基板３１の表層にＰ型不純物、ここでは硼
素（Ｂ）をドーズ量８×１０ 14／ｃｍ2、加速エネルギ
ー１．０ｋｅＶの条件でイオン注入し、ソース／ドレイ
ン３６ｂを形成する。
【００４１】次に、ゲート電極３５を覆うように、ＣＶ
Ｄ法によりＳｉＯ2を堆積し、全面を異方性エッチング
してゲート電極３５の側面のみにＳｉＯ2を残し、サイ
ドウォール３７を形成する。
Ｄ法によりＳｉＯ2を堆積し、全面を異方性エッチング
してゲート電極３５の側面のみにＳｉＯ2を残し、サイ
ドウォール３７を形成する。
【００４２】続いて、図９（ａ）に示すように、サリサ
イド構造を形成する前に、重水素熱処理を施してゲート
絶縁膜３４の膜中及びその界面に重水素を導入する。具
体的には、先ず、５％以上、ここでは９９％の重水素雰
囲気中で温度２００℃〜６５０℃、ここでは５００℃で
アニールし、ゲート絶縁膜３４の膜中及びその界面に重
水素を導入してＮ−Ｄ結合を形成する。
イド構造を形成する前に、重水素熱処理を施してゲート
絶縁膜３４の膜中及びその界面に重水素を導入する。具
体的には、先ず、５％以上、ここでは９９％の重水素雰
囲気中で温度２００℃〜６５０℃、ここでは５００℃で
アニールし、ゲート絶縁膜３４の膜中及びその界面に重
水素を導入してＮ−Ｄ結合を形成する。
【００４３】次に、全面にＣｏ膜を膜厚１０ｎｍ程度に
形成し、４００℃〜７００℃、ここでは５００℃でアニ
ールし、ゲート電極３５の表層及びソース／ドレイン３
６ａ，３６ｂの表層とＣｏ膜を反応させてＣｏ−Ｓｉ層
３８を形成する。その後、未反応部分として残存したＣ
ｏ膜をウェットエッチングにより除去する。
形成し、４００℃〜７００℃、ここでは５００℃でアニ
ールし、ゲート電極３５の表層及びソース／ドレイン３
６ａ，３６ｂの表層とＣｏ膜を反応させてＣｏ−Ｓｉ層
３８を形成する。その後、未反応部分として残存したＣ
ｏ膜をウェットエッチングにより除去する。
【００４４】なお、Ｃｏ膜の替わりにＴｉ膜やＷ膜とＴ
ｉＮ膜の積層膜、Ｗ膜とＭＮ膜の積層膜等を形成し、そ
れに応じたシリサイド形成を行なうようにしても好適で
ある。
ｉＮ膜の積層膜、Ｗ膜とＭＮ膜の積層膜等を形成し、そ
れに応じたシリサイド形成を行なうようにしても好適で
ある。
【００４５】また、重水素アニール工程に続いてサリサ
イド工程を行なう替わりに、即ち金属シリサイドの反応
雰囲気に重水素を含ませて、両工程を同時に行なうよう
にしても好適である。
イド工程を行なう替わりに、即ち金属シリサイドの反応
雰囲気に重水素を含ませて、両工程を同時に行なうよう
にしても好適である。
【００４６】続いて、図９（ｂ）に示すように、層間絶
縁膜３９を形成する。具体的には、先ず、全面を覆うよ
うにプラズマＣＶＤ法によりＳｉＯ膜４０を膜厚２０ｎ
ｍ程度に形成し、次いでプラズマＣＶＤ法によりＳｉＮ
膜４１を膜厚８０ｎｍ程度に、そしてプラズマＣＶＤ法
によりＳｉＯ2膜４２を膜厚９５０ｎｍ程度に形成し、
これらＳｉＮ膜４０、ＳｉＯＮ膜４１、及びＳｉＯ2膜
４２からなる層間絶縁膜３９を形成する。
縁膜３９を形成する。具体的には、先ず、全面を覆うよ
うにプラズマＣＶＤ法によりＳｉＯ膜４０を膜厚２０ｎ
ｍ程度に形成し、次いでプラズマＣＶＤ法によりＳｉＮ
膜４１を膜厚８０ｎｍ程度に、そしてプラズマＣＶＤ法
によりＳｉＯ2膜４２を膜厚９５０ｎｍ程度に形成し、
これらＳｉＮ膜４０、ＳｉＯＮ膜４１、及びＳｉＯ2膜
４２からなる層間絶縁膜３９を形成する。
【００４７】続いて、図９（ｃ）に示すように、配線形
成工程を行なう前に、再び重水素熱処理を施してゲート
絶縁膜３４の膜中及びその界面に重水素を導入する。
成工程を行なう前に、再び重水素熱処理を施してゲート
絶縁膜３４の膜中及びその界面に重水素を導入する。
【００４８】具体的には、先ず、５％以上、ここでは９
９％の重水素雰囲気中で温度２００℃〜６５０℃、ここ
では５００℃でアニールし、ゲート絶縁膜３４の膜中及
びその界面に重水素を導入してＮ−Ｄ結合を形成する。
９％の重水素雰囲気中で温度２００℃〜６５０℃、ここ
では５００℃でアニールし、ゲート絶縁膜３４の膜中及
びその界面に重水素を導入してＮ−Ｄ結合を形成する。
【００４９】この場合、通常のアニール処理に替えて、
重水素又は重水素を含む化合物の気体中でプラズマを励
起し、層間絶縁膜３９等を介してゲート絶縁膜３４の膜
中及び界面に重水素を導入するようにしても良い。この
ように、プラズマ励起を利用することにより、より確実
な重水素の導入が可能となる。
重水素又は重水素を含む化合物の気体中でプラズマを励
起し、層間絶縁膜３９等を介してゲート絶縁膜３４の膜
中及び界面に重水素を導入するようにしても良い。この
ように、プラズマ励起を利用することにより、より確実
な重水素の導入が可能となる。
【００５０】次に、層間絶縁膜３９を貫通してソース／
ドレイン３６ａ，３６ｂの表面の一部を露出させるコン
タクト孔４３を形成し、コンタクト孔４３を埋め込むよ
うにＷ膜を形成した後、ＣＭＰ法により表面研磨して、
コンタクトプラグ（Ｗプラグ）４４を形成する。
ドレイン３６ａ，３６ｂの表面の一部を露出させるコン
タクト孔４３を形成し、コンタクト孔４３を埋め込むよ
うにＷ膜を形成した後、ＣＭＰ法により表面研磨して、
コンタクトプラグ（Ｗプラグ）４４を形成する。
【００５１】しかる後、重水素雰囲気でシンタリングを
施し、金属配線のパターン形成、層間絶縁膜の形成等を
経て、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジ
スタを備えたＣＭＯＳトランジスタを完成させる。
施し、金属配線のパターン形成、層間絶縁膜の形成等を
経て、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジ
スタを備えたＣＭＯＳトランジスタを完成させる。
【００５２】以上説明したように、本実施形態によれ
ば、窒素（又は金属）を含有するゲート絶縁膜を有する
半導体装置（ＣＭＯＳトランジスタ）の製造するにあた
って、ゲート絶縁膜３４（１１）の更なる薄膜化を実現
するとともに、ホットキャリア耐性を向上させ、微細化
・高集積化に対応した信頼性の高い半導体装置を製造す
ることができる。
ば、窒素（又は金属）を含有するゲート絶縁膜を有する
半導体装置（ＣＭＯＳトランジスタ）の製造するにあた
って、ゲート絶縁膜３４（１１）の更なる薄膜化を実現
するとともに、ホットキャリア耐性を向上させ、微細化
・高集積化に対応した信頼性の高い半導体装置を製造す
ることができる。
【００５３】以下、本発明の諸態様を付記としてまとめ
て記載する。
て記載する。
【００５４】（付記１） 窒素を含有するゲート絶縁膜
を有する半導体装置の製造方法であって、前記ゲート絶
縁膜を形成した後に、重水素雰囲気にて熱処理を施し、
前記ゲート絶縁膜の膜中及び少なくとも一方の界面に含
まれるＮ−Ｈ結合とＮ−Ｄ（重水素）結合との比率にお
いて、自然界に存在するＨ：Ｄの割合に比してＮ−Ｄ結
合の比率が高くなるように制御することを特徴とする半
導体装置の製造方法。
を有する半導体装置の製造方法であって、前記ゲート絶
縁膜を形成した後に、重水素雰囲気にて熱処理を施し、
前記ゲート絶縁膜の膜中及び少なくとも一方の界面に含
まれるＮ−Ｈ結合とＮ−Ｄ（重水素）結合との比率にお
いて、自然界に存在するＨ：Ｄの割合に比してＮ−Ｄ結
合の比率が高くなるように制御することを特徴とする半
導体装置の製造方法。
【００５５】（付記２） 前記ゲート絶縁膜は、酸窒化
膜、窒化膜、酸化膜／窒化膜の積層膜、及び酸窒化膜／
酸化膜の積層膜のうちのいずれか１つであることを特徴
とする付記１に記載の半導体装置の製造方法。
膜、窒化膜、酸化膜／窒化膜の積層膜、及び酸窒化膜／
酸化膜の積層膜のうちのいずれか１つであることを特徴
とする付記１に記載の半導体装置の製造方法。
【００５６】（付記３） 重水素雰囲気の前記熱処理に
おける温度条件が２００℃〜６５０℃の範囲内の値であ
ることを特徴とする付記１又は２に記載の半導体装置の
製造方法。
おける温度条件が２００℃〜６５０℃の範囲内の値であ
ることを特徴とする付記１又は２に記載の半導体装置の
製造方法。
【００５７】（付記４） 金属を含有するゲート絶縁膜
を有する半導体装置の製造方法であって、前記ゲート絶
縁膜を形成した後に、重水素雰囲気にて熱処理を施し、
前記ゲート絶縁膜の膜中及び少なくとも一方の界面に含
まれるＭｅ（金属）−Ｈ結合とＭｅ−Ｄ（重水素）結合
との比率において、自然界に存在するＨ：Ｄの割合に比
してＭｅ−Ｄ結合の比率が高くなるように制御すること
を特徴とする半導体装置の製造方法。
を有する半導体装置の製造方法であって、前記ゲート絶
縁膜を形成した後に、重水素雰囲気にて熱処理を施し、
前記ゲート絶縁膜の膜中及び少なくとも一方の界面に含
まれるＭｅ（金属）−Ｈ結合とＭｅ−Ｄ（重水素）結合
との比率において、自然界に存在するＨ：Ｄの割合に比
してＭｅ−Ｄ結合の比率が高くなるように制御すること
を特徴とする半導体装置の製造方法。
【００５８】（付記５） 前記ゲート絶縁膜は、金属酸
化物又は金属酸化物にシリコンを含有する金属シリケー
トを含む単層膜、あるいは当該単層膜に酸化膜又は酸窒
化膜を組み合わせた積層膜であることを特徴とする付記
４に記載の半導体装置の製造方法。
化物又は金属酸化物にシリコンを含有する金属シリケー
トを含む単層膜、あるいは当該単層膜に酸化膜又は酸窒
化膜を組み合わせた積層膜であることを特徴とする付記
４に記載の半導体装置の製造方法。
【００５９】（付記６） 前記ゲート絶縁膜は、成膜し
た後に重水素雰囲気にて熱処理をしてその膜中に重水素
を蓄え、その膜がＴｉ又はＴｉを含有する膜であること
を特徴とする付記４に記載の半導体装置の製造方法。
た後に重水素雰囲気にて熱処理をしてその膜中に重水素
を蓄え、その膜がＴｉ又はＴｉを含有する膜であること
を特徴とする付記４に記載の半導体装置の製造方法。
【００６０】（付記７） 重水素雰囲気の前記熱処理に
おける温度条件が２００℃〜６５０℃の範囲内の値であ
ることを特徴とする付記４〜６のいずれか１項に記載の
半導体装置の製造方法。
おける温度条件が２００℃〜６５０℃の範囲内の値であ
ることを特徴とする付記４〜６のいずれか１項に記載の
半導体装置の製造方法。
【００６１】（付記８） 窒素を含有するゲート絶縁膜
を有する半導体装置の製造方法であって、前記ゲート絶
縁膜を形成した後、前記ゲート絶縁膜上に各種層からな
る上部多層構造を形成するまでの間に、少なくとも１層
の形成工程を介して、重水素雰囲気にて熱処理を施す工
程を複数回行ない、前記各熱処理工程にて、前記ゲート
絶縁膜の膜中及び少なくとも一方の界面に含まれるＮ−
Ｈ結合とＮ−Ｄ（重水素）結合との比率において、自然
界に存在するＨ：Ｄの割合に比してＮ−Ｄ結合の比率が
高くなるように制御することを特徴とする半導体装置の
製造方法。
を有する半導体装置の製造方法であって、前記ゲート絶
縁膜を形成した後、前記ゲート絶縁膜上に各種層からな
る上部多層構造を形成するまでの間に、少なくとも１層
の形成工程を介して、重水素雰囲気にて熱処理を施す工
程を複数回行ない、前記各熱処理工程にて、前記ゲート
絶縁膜の膜中及び少なくとも一方の界面に含まれるＮ−
Ｈ結合とＮ−Ｄ（重水素）結合との比率において、自然
界に存在するＨ：Ｄの割合に比してＮ−Ｄ結合の比率が
高くなるように制御することを特徴とする半導体装置の
製造方法。
【００６２】（付記９） 前記上部多層構造は、窒素を
含有する絶縁膜を含むことを特徴とする付記８に記載の
半導体装置の製造方法。
含有する絶縁膜を含むことを特徴とする付記８に記載の
半導体装置の製造方法。
【００６３】（付記１０） 前記ゲート絶縁膜は、酸窒
化膜、窒化膜、酸化膜／窒化膜の積層膜、及び酸窒化膜
／酸化膜の積層膜のうちのいずれか１つであることを特
徴とする付記８又は９に記載の半導体装置の製造方法。
化膜、窒化膜、酸化膜／窒化膜の積層膜、及び酸窒化膜
／酸化膜の積層膜のうちのいずれか１つであることを特
徴とする付記８又は９に記載の半導体装置の製造方法。
【００６４】（付記１１） 重水素雰囲気の前記熱処理
における温度条件が２００℃〜６５０℃の範囲内の値で
あることを特徴とする付記８〜１０のいずれか１項に記
載の半導体装置の製造方法。
における温度条件が２００℃〜６５０℃の範囲内の値で
あることを特徴とする付記８〜１０のいずれか１項に記
載の半導体装置の製造方法。
【００６５】（付記１２） 前記熱処理工程の際に、重
水素又は重水素を含む化合物の気体中でプラズマを励起
し、前記上部多層構造を介して前記ゲート絶縁膜の膜中
及び少なくとも一方の界面に重水素を導入することを特
徴とする付記８〜１１のいずれか１項に記載の半導体装
置の製造方法。
水素又は重水素を含む化合物の気体中でプラズマを励起
し、前記上部多層構造を介して前記ゲート絶縁膜の膜中
及び少なくとも一方の界面に重水素を導入することを特
徴とする付記８〜１１のいずれか１項に記載の半導体装
置の製造方法。
【００６６】（付記１３） 前記ゲート電極及び／又は
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成する前に、前記熱処理工
程を行なうことを特徴とする付記８〜１２のいずれか１
項に記載の半導体装置の製造方法。
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成する前に、前記熱処理工
程を行なうことを特徴とする付記８〜１２のいずれか１
項に記載の半導体装置の製造方法。
【００６７】（付記１４） 前記ゲート電極及び／又は
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成するときに、当該金属シ
リサイドの反応雰囲気に重水素を含ませ、前記金属シリ
サイドの形成工程及び前記熱処理工程を同時に行なうこ
とを特徴とする付記８〜１２のいずれか１項に記載の半
導体装置の製造方法。
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成するときに、当該金属シ
リサイドの反応雰囲気に重水素を含ませ、前記金属シリ
サイドの形成工程及び前記熱処理工程を同時に行なうこ
とを特徴とする付記８〜１２のいずれか１項に記載の半
導体装置の製造方法。
【００６８】（付記１５） 金属を含有するゲート絶縁
膜を有する半導体装置の製造方法であって、前記ゲート
絶縁膜を形成した後、前記ゲート絶縁膜上に各種層から
なる上部多層構造を形成するまでの間に、少なくとも１
層の形成工程を介して、重水素雰囲気にて熱処理を施す
工程を少なくとも２回行ない、前記各熱処理工程にて、
前記ゲート絶縁膜の膜中及び少なくとも一方の界面に含
まれるＭｅ（金属）−Ｈ結合とＭｅ−Ｄ（重水素）結合
との比率において、自然界に存在するＨ：Ｄの割合に比
してＭｅ−Ｄ結合の比率が高くなるように制御すること
を特徴とする半導体装置の製造方法。
膜を有する半導体装置の製造方法であって、前記ゲート
絶縁膜を形成した後、前記ゲート絶縁膜上に各種層から
なる上部多層構造を形成するまでの間に、少なくとも１
層の形成工程を介して、重水素雰囲気にて熱処理を施す
工程を少なくとも２回行ない、前記各熱処理工程にて、
前記ゲート絶縁膜の膜中及び少なくとも一方の界面に含
まれるＭｅ（金属）−Ｈ結合とＭｅ−Ｄ（重水素）結合
との比率において、自然界に存在するＨ：Ｄの割合に比
してＭｅ−Ｄ結合の比率が高くなるように制御すること
を特徴とする半導体装置の製造方法。
【００６９】（付記１６） 前記ゲート絶縁膜は、金属
酸化物又は金属酸化物にシリコンを含有する金属シリケ
ートを含む単層膜、あるいは当該単層膜に酸化膜又は酸
窒化膜を組み合わせた積層膜であることを特徴とする付
記１５に記載の半導体装置の製造方法。
酸化物又は金属酸化物にシリコンを含有する金属シリケ
ートを含む単層膜、あるいは当該単層膜に酸化膜又は酸
窒化膜を組み合わせた積層膜であることを特徴とする付
記１５に記載の半導体装置の製造方法。
【００７０】（付記１７） 前記ゲート絶縁膜は、成膜
した後に重水素雰囲気にて熱処理をしてその膜中に重水
素を蓄え、その膜がＴｉ又はＴｉを含有する膜であるこ
とを特徴とする付記１５に記載の半導体装置の製造方
法。
した後に重水素雰囲気にて熱処理をしてその膜中に重水
素を蓄え、その膜がＴｉ又はＴｉを含有する膜であるこ
とを特徴とする付記１５に記載の半導体装置の製造方
法。
【００７１】（付記１８） 重水素雰囲気の前記熱処理
における温度条件が２００℃〜６５０℃の範囲内の値で
あることを特徴とする付記１５〜１７のいずれか１項に
記載の半導体装置の製造方法。
における温度条件が２００℃〜６５０℃の範囲内の値で
あることを特徴とする付記１５〜１７のいずれか１項に
記載の半導体装置の製造方法。
【００７２】（付記１９） 前記熱処理工程の際に、重
水素又は重水素を含む化合物の気体中でプラズマを励起
し、前記上部多層構造を介して前記ゲート絶縁膜の膜中
及び少なくとも一方の界面に重水素を導入することを特
徴とする付記１５〜１８のいずれか１項に記載の半導体
装置の製造方法。
水素又は重水素を含む化合物の気体中でプラズマを励起
し、前記上部多層構造を介して前記ゲート絶縁膜の膜中
及び少なくとも一方の界面に重水素を導入することを特
徴とする付記１５〜１８のいずれか１項に記載の半導体
装置の製造方法。
【００７３】（付記２０） 前記ゲート電極及び／又は
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成する前に、前記熱処理工
程を行なうことを特徴とする付記１５〜１９のいずれか
１項に記載の半導体装置の製造方法。
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成する前に、前記熱処理工
程を行なうことを特徴とする付記１５〜１９のいずれか
１項に記載の半導体装置の製造方法。
【００７４】（付記２１） 前記ゲート電極及び／又は
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成するときに、当該金属シ
リサイドの反応雰囲気に重水素を含ませ、前記金属シリ
サイドの形成工程及び前記熱処理工程を同時に行なうこ
とを特徴とする付記１５〜１９のいずれか１項に記載の
半導体装置の製造方法。
その上層の配線層に金属シリサイドを形成するに際し
て、前記金属シリサイドを形成するときに、当該金属シ
リサイドの反応雰囲気に重水素を含ませ、前記金属シリ
サイドの形成工程及び前記熱処理工程を同時に行なうこ
とを特徴とする付記１５〜１９のいずれか１項に記載の
半導体装置の製造方法。
【００７５】
【発明の効果】本発明によれば、窒素又は金属を含有す
るゲート絶縁膜を有する半導体装置の製造するにあたっ
て、ゲート絶縁膜の更なる薄膜化を実現するとともに、
ホットキャリア耐性を向上させ、半導体素子の微細化・
高集積化に対応した信頼性の高い半導体装置を製造する
方法を提供することが可能となる。
るゲート絶縁膜を有する半導体装置の製造するにあたっ
て、ゲート絶縁膜の更なる薄膜化を実現するとともに、
ホットキャリア耐性を向上させ、半導体素子の微細化・
高集積化に対応した信頼性の高い半導体装置を製造する
方法を提供することが可能となる。
【図１】本実施形態による半導体装置の製造方法におい
て、ゲート絶縁膜の形成工程を示す概略断面図である。
て、ゲート絶縁膜の形成工程を示す概略断面図である。
【図２】ゲート絶縁膜内（及び界面）の化学的結合状態
を示す分子構造図である。
を示す分子構造図である。
【図３】各種雰囲気において熱処理した際のライフタイ
ム（寿命）の飽和電流依存性を示す特性図である。
ム（寿命）の飽和電流依存性を示す特性図である。
【図４】重水素熱処理後、各種熱処理を行なった際のラ
イフタイム（寿命）の飽和電流依存性を示す特性図であ
る。
イフタイム（寿命）の飽和電流依存性を示す特性図であ
る。
【図５】ゲート電極の上層に各種絶縁膜を形成した後
に、重水素を導入する様子を示す概略断面図である。
に、重水素を導入する様子を示す概略断面図である。
【図６】Ｄ，Ｈ，Ｎの深さ方向のプロファイルを示す概
略断面図である。
略断面図である。
【図７】Ｔｉ膜をゲート絶縁膜として形成する一例を示
す概略断面図である。
す概略断面図である。
【図８】本実施形態のＣＭＯＳトランジスタの製造方法
を工程順に示す概略断面図である。
を工程順に示す概略断面図である。
【図９】図８に引き続き、本実施形態のＣＭＯＳトラン
ジスタの製造方法を工程順に示す概略断面図である。
ジスタの製造方法を工程順に示す概略断面図である。
１，３１ シリコン基板 ２ ＳｉＯ2膜 ３ ＳｉＮ膜 ４ 多結晶シリコン膜 １１，３４ ゲート絶縁膜 １２，３５ ゲート電極 １３ サイドウォール １４，３９ 層間絶縁膜 ２１ Ｔｉターゲット ２２ Ｔｉ膜 ３０ Ｎウェル ３２ 素子分離構造 ３３ 溝 ３６ａ，３６ｂ ソース／ドレイン ３８ Ｃｏ−Ｓｉ層 ４３ コンタクト孔 ４４ コンタクトプラグ（Ｗプラグ）
フロントページの続き (72)発明者 渡邊 悟 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 田村 泰之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 綿谷 宏文 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大橋 英明 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5F040 DA17 DC01 EC01 EC07 EC13 ED01 ED03 ED05 ED06 EH02 EJ03 EK01 EK05 EL01 EL02 EL06 FA05 FC15 FC19 FC21 5F048 AA01 AA07 AC03 BA01 BB05 BB08 BB11 BB12 BG01 BG13 DA25
Claims (9)
- 【請求項１】 窒素を含有するゲート絶縁膜を有する半
導体装置の製造方法であって、 前記ゲート絶縁膜を形成した後に、重水素雰囲気にて熱
処理を施し、前記ゲート絶縁膜の膜中及び少なくとも一
方の界面に含まれるＮ−Ｈ結合とＮ−Ｄ（重水素）結合
との比率において、自然界に存在するＨ：Ｄの割合に比
してＮ−Ｄ結合の比率が高くなるように制御することを
特徴とする半導体装置の製造方法。 - 【請求項２】 金属を含有するゲート絶縁膜を有する半
導体装置の製造方法であって、 前記ゲート絶縁膜を形成した後に、重水素雰囲気にて熱
処理を施し、前記ゲート絶縁膜の膜中及び少なくとも一
方の界面に含まれるＭｅ（金属）−Ｈ結合ととの比率に
おいて、自然界に存在するＨ：Ｄの割合に比してＭｅ−
Ｄ結合の比率が高くなるように制御することを特徴とす
る半導体装置の製造方法。 - 【請求項３】 窒素を含有するゲート絶縁膜を有する半
導体装置の製造方法であって、 前記ゲート絶縁膜を形成した後、前記ゲート絶縁膜上に
各種層からなる上部多層構造を形成するまでの間に、少
なくとも１層の形成工程を介して、重水素雰囲気にて熱
処理を施す工程を複数回行ない、 前記各熱処理工程にて、前記ゲート絶縁膜の膜中及び少
なくとも一方の界面に含まれるＮ−Ｈ結合とＮ−Ｄ（重
水素）結合との比率において、自然界に存在するＨ：Ｄ
の割合に比してＮ−Ｄ結合の比率が高くなるように制御
することを特徴とする半導体装置の製造方法。 - 【請求項４】 前記ゲート電極及び／又はその上層の配
線層に金属シリサイドを形成するに際して、 前記金属シリサイドを形成する前に、前記熱処理工程を
行なうことを特徴とする請求項３に記載の半導体装置の
製造方法。 - 【請求項５】 前記ゲート電極及び／又はその上層の配
線層に金属シリサイドを形成するに際して、 前記金属シリサイドを形成するときに、当該金属シリサ
イドの反応雰囲気に重水素を含ませ、前記金属シリサイ
ドの形成工程及び前記熱処理工程を同時に行なうことを
特徴とする請求項３に記載の半導体装置の製造方法。 - 【請求項６】 金属を含有するゲート絶縁膜を有する半
導体装置の製造方法であって、 前記ゲート絶縁膜を形成した後、前記ゲート絶縁膜上に
各種層からなる上部多層構造を形成するまでの間に、少
なくとも１層の形成工程を介して、重水素雰囲気にて熱
処理を施す工程を少なくとも２回行ない、 前記各熱処理工程にて、前記ゲート絶縁膜の膜中及び少
なくとも一方の界面に含まれるＭｅ（金属）−Ｈ結合と
Ｍｅ−Ｄ（重水素）結合との比率において、自然界に存
在するＨ：Ｄの割合に比してＭｅ−Ｄ結合の比率が高く
なるように制御することを特徴とする半導体装置の製造
方法。 - 【請求項７】 前記熱処理工程の際に、重水素又は重水
素を含む化合物の気体中でプラズマを励起し、前記上部
多層構造を介して前記ゲート絶縁膜の膜中及び少なくと
も一方の界面に重水素を導入することを特徴とする請求
項６に記載の半導体装置の製造方法。 - 【請求項８】 前記ゲート電極及び／又はその上層の配
線層に金属シリサイドを形成するに際して、 前記金属シリサイドを形成する前に、前記熱処理工程を
行なうことを特徴とする請求項６又は７に記載の半導体
装置の製造方法。 - 【請求項９】 前記ゲート電極及び／又はその上層の配
線層に金属シリサイドを形成するに際して、 前記金属シリサイドを形成するときに、当該金属シリサ
イドの反応雰囲気に重水素を含ませ、前記金属シリサイ
ドの形成工程及び前記熱処理工程を同時に行なうことを
特徴とする請求項６又は７に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307533A JP2002118252A (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307533A JP2002118252A (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118252A true JP2002118252A (ja) | 2002-04-19 |
Family
ID=18788033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307533A Withdrawn JP2002118252A (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002118252A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438674B1 (ko) * | 2002-10-31 | 2004-07-03 | 주식회사 하이닉스반도체 | 선택 산화법을 이용한 금속 게이트전극 구조의 반도체소자 제조 방법 |
| US6975019B2 (en) | 2002-11-06 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a multi-layered interlayer insulation consisting of deuterium and nitride |
| JP2013242271A (ja) * | 2012-05-22 | 2013-12-05 | Hitachi Ltd | 半導体ガスセンサおよびその製造方法 |
| KR101354661B1 (ko) * | 2007-10-18 | 2014-01-24 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| WO2020257144A1 (en) * | 2019-06-17 | 2020-12-24 | Applied Materials, Inc. | Deuterium-containing films |
-
2000
- 2000-10-06 JP JP2000307533A patent/JP2002118252A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438674B1 (ko) * | 2002-10-31 | 2004-07-03 | 주식회사 하이닉스반도체 | 선택 산화법을 이용한 금속 게이트전극 구조의 반도체소자 제조 방법 |
| US6975019B2 (en) | 2002-11-06 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a multi-layered interlayer insulation consisting of deuterium and nitride |
| KR101354661B1 (ko) * | 2007-10-18 | 2014-01-24 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8741710B2 (en) | 2007-10-18 | 2014-06-03 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium |
| JP2013242271A (ja) * | 2012-05-22 | 2013-12-05 | Hitachi Ltd | 半導体ガスセンサおよびその製造方法 |
| WO2020257144A1 (en) * | 2019-06-17 | 2020-12-24 | Applied Materials, Inc. | Deuterium-containing films |
| CN114040992A (zh) * | 2019-06-17 | 2022-02-11 | 应用材料公司 | 含重氢的膜 |
| US11508584B2 (en) | 2019-06-17 | 2022-11-22 | Applied Materials, Inc. | Deuterium-containing films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3790237B2 (ja) | 半導体装置の製造方法 | |
| JP6562518B2 (ja) | ｈｉｇｈ−ｋ、金属ゲートＣＭＯＳプロセスフローへのメモリトランジスタの集積 | |
| US9105692B2 (en) | Method of fabricating an interconnection structure in a CMOS comprising a step of forming a dummy electrode | |
| JP2005072405A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| JP2007300090A (ja) | 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 | |
| JP2009194352A (ja) | 半導体装置の製造方法 | |
| JP2009044051A (ja) | 半導体装置及びその製造方法 | |
| CN101447457A (zh) | 双应力膜互补金属氧化物半导体晶体管的制造方法 | |
| JP2005079223A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| TWI283016B (en) | Method for fabricating semiconductor devices having dual gate oxide layers | |
| JP2006179870A (ja) | ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法 | |
| US20230369053A1 (en) | Semiconductor Device and Method of Manufacturing | |
| JP2009267118A (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2008041301A1 (fr) | DISPOSITIF SEMI-CONDUCTEUR ET Son procÉDÉ de FABRICATION | |
| US6025241A (en) | Method of fabricating semiconductor devices with self-aligned silicide | |
| JP4445403B2 (ja) | 半導体装置の製造方法 | |
| JP2002118252A (ja) | 半導体装置の製造方法 | |
| JP2009054609A (ja) | Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置 | |
| JP2012028562A (ja) | 半導体装置の製造方法 | |
| JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005294422A (ja) | 半導体装置およびその製造方法 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100460200B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2007266552A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |