JP2002117671A

JP2002117671A - タイマー回路および該タイマー回路を内蔵した半導体記憶装置

Info

Publication number: JP2002117671A
Application number: JP2001236850A
Authority: JP
Inventors: Hiroyuki Takahashi; 弘行高橋; Masatoshi Sonoda; 正俊園田; Atsushi Nakagawa; 敦中川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-08-04
Filing date: 2001-08-03
Publication date: 2002-04-19
Anticipated expiration: 2021-08-03
Also published as: JP3866545B2

Abstract

(57)【要約】【課題】温度の上昇に伴ってタイマー周期が減少する
傾向を示し、温度の低下に伴ってタイマー周期が増加す
る傾向を示すタイマー回路を提供すること。【解決手段】ダイオードＤは、温度に依存した電流特
性を有し、この順方向電流は、カレントミラーの一次側
を構成するｎ型ＭＯＳトランジスタＮ１を流れる。この
ｎ型ＭＯＳトランジスタＮ１を流れる電流に応じて、カ
レントミラーの二次側を構成するｐ型ＭＯＳトランジス
タＰ２およびｎ型ＭＯＳトランジスタＮ３を流れる電流
が定まる。これらｐ型ＭＯＳトランジスタＰ２およびｎ
型ＭＯＳトランジスタＮ３を流れる電流は、インバータ
Ｉ１〜Ｉ３からなるリングオシレータの動作電流として
供給される。従って、このリングオシレータから出力さ
れるクロック信号ＣＬＫの周期（タイマー周期）には、
ダイオードＤの温度特性が反映され、温度の上昇に伴っ
てタイマー周期が減少する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、タイマー回路およ
び該タイマー回路を有するリフレッシュ制御回路、並び
に該タイマー回路を内蔵した半導体記憶装置、更には、
ワードパルス発生回路に関する。

【０００２】

【従来の技術】ＤＲＡＭは、データ記憶用のキャパシタ
とデータ転送用のトランジスタとからなるメモリセルを
備えている。このメモリセルにデータを記憶する場合、
データ記憶用のキャパシタに記憶データの論理値
（「１」または「０」）に応じた電圧を印加し、この電
圧に応じた電荷量を蓄える。このデータ記憶用のキャパ
シタには、さまざまな電流リーク経路が存在するため、
時間の経過に伴ってデータ記憶用のキャパシタに蓄積さ
れた電荷量が徐々に減少し、メモリセルに記憶されたデ
ータが劣化する。このため、ＤＲＡＭでは、メモリセル
のデータをリフレッシュするための動作が定期的に行わ
れている。

【０００３】このリフレッシュの方式として、外部から
リフレッシュに必要な信号を供給するキャス・ビフォー
・ラス（CAS before RAS）や、外部からトリガーを与え
るだけで内部でアドレスを発生してリフレッシュするオ
ート・リフレッシュ、内部で自動的にリフレッシュする
セルフ・リフレッシュなど、各種の方式がある。上述の
セルフ・リフレッシュによる方法を採る半導体記憶装置
は、一定周期のクロック信号を発生するタイマー回路を
内蔵しており、このタイマー回路で発生されたクロック
信号をカウントすることにより、外部からの制御なしに
リフレッシュのタイミングを得ている。

【０００４】以下、従来技術にかかるタイマー回路の構
成と、このタイマー回路が発生するクロック信号の周期
の設定方法を説明する。図１８に、従来のタイマー回路
の回路構成を示す。従来のタイマー回路は、カレントミ
ラー回路、このカレントミラー回路の一次側の負荷とし
て作用する抵抗ＲＲ、カレントミラー回路の二次側の負
荷として作用するリングオシレータ、およびバッファ回
路Ｂとからなる。カレントミラー回路の一次側の負荷と
して作用する一次側負荷抵抗ＲＲは、その一端が外部か
ら供給される電源に接続される。この一次側負荷抵抗Ｒ
Ｒとしては、例えばポリシリコンなどの配線材料を用い
ることができる。カレントミラー回路は、３つのｎチャ
ンネルＭＯＳトランジスタＮ１〜Ｎ３および２つのｐチ
ャンネルＭＯＳトランジスタＰ１，Ｐ２から構成され
る。カレントミラー回路は、上述の一次側負荷抵抗ＲＲ
に流れる一次側電流に応じて二次側電流を制御する。リ
ングオシレータの入力側は、カレントミラー回路の二次
側に接続され、カレントミラー回路の二次側の負荷とし
て作用する。リングオシレータは、リング状に接続され
た３つのインバータＩ１〜Ｉ３からなる。インバータＩ
１〜Ｉ３の出力部には遅延用の容量Ｃ１〜Ｃ３がそれぞ
れ接続されている。バッファ回路Ｂの入力部は、インバ
ータＩ３の出力部と接続され、インバータＩ３から出力
された発振信号の入力を受け、クロック信号ＣＬＫを出
力する。以下の説明では、このクロック信号ＣＬＫの周
期を「タイマー周期」と称す。

【０００５】次に、上述のカレントミラー回路の構成を
具体的に説明する。上述のカレントミラー回路を構成す
るｎチャンネルＭＯＳトランジスタＮ１〜Ｎ３のソース
は共に接地される。これらｎチャンネルＭＯＳトランジ
スタＮ１〜Ｎ３のゲートは、ｎチャンネルＭＯＳトラン
ジスタＮ１のドレインと接続される。ｎチャンネルＭＯ
ＳトランジスタＮ１のドレインは、前記一次側負荷抵抗
ＲＲの他端に接続される。ｎチャンネルＭＯＳトランジ
スタＮ３のドレインは、インバータＩ１〜Ｉ３の各々の
グランドノードに接続されている。ここで、ｎチャンネ
ルＭＯＳトランジスタＮ１とｎチャンネルＭＯＳトラン
ジスタＮ２の相互コンダクタンスｇｍ１、ｇｍ２は共に
等しい。ｎチャンネルＭＯＳトランジスタＮ３の相互コ
ンダクタンスｇｍ３は、インバータＩ１〜Ｉ３にグラン
ド電位を与えるよう適切な値に設定される。この従来の
回路構成では、ｎチャンネルＭＯＳトランジスタＮ３の
相互コンダクタンスｇｍ３は、ｎチャンネルＭＯＳトラ
ンジスタＮ１の整数倍とする。ｎチャンネルＭＯＳトラ
ンジスタＮ１，Ｎ３は、一次側負荷抵抗ＲＲを一次側の
負荷として、インバータＩ１〜Ｉ３にグランド電位を供
給するカレントミラー回路を形成している。

【０００６】一方、ｐチャンネルＭＯＳトランジスタＰ
１，Ｐ２のソースは共に電源に接続される。ｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２のゲートは、ｐチャン
ネルＭＯＳトランジスタＰ１のドレインに接続される。
ｐチャンネルＭＯＳトランジスタＰ２のドレインは、イ
ンバータＩ１〜Ｉ３の各々の電源ノードに接続される。
ｐチャンネルＭＯＳトランジスタＰ１のドレインは、上
述のｎチャンネルＭＯＳトランジスタＮ２のドレインに
接続されている。ここで、ｐチャンネルＭＯＳトランジ
スタＰ２の相互コンダクタンスｇｍ５は、インバータＩ
１〜Ｉ３に電源電位を与えるよう適切な値に設定され、
ｐチャンネルＭＯＳトランジスタＰ１の相互コンダクタ
ンスｇｍ４は、ｐチャンネルＭＯＳトランジスタＰ２の
整数倍とする。ｐチャンネルＭＯＳトランジスタＰ１，
Ｐ２は、上述のｎチャンネルＭＯＳトランジスタＮ２を
一次側の負荷として、インバータＩ１〜Ｉ３に電源電位
を供給するカレントミラー回路を形成する。

【０００７】次に、この従来技術にかかるタイマー回路
の動作を説明する。抵抗ＲＲを流れる電流は、外部から
供給される電源電圧が一定であれば、この抵抗ＲＲの抵
抗値とｎチャンネルＭＯＳトランジスタＮ１の相互コン
ダクタンスｇｍ１とにより一義的に決定される。この抵
抗ＲＲを流れる電流は、ｎチャンネルＭＯＳトランジス
タＮ１を流れる。このとき、ｎチャンネルＭＯＳトラン
ジスタＮ１〜Ｎ３のゲートには、抵抗ＲＲとｎチャンネ
ルＭＯＳトランジスタＮ１のドレインとの接続点に現れ
る電圧が共通に印加される。したがって、これらｎチャ
ンネルＭＯＳトランジスタＮ１〜Ｎ３にそれぞれ流れる
電流値の比は、これらの相互コンダクタンスｇｍに依存
して決まる。この例では、ｎチャンネルＭＯＳトランジ
スタＮ２には、ｎチャンネルＭＯＳトランジスタＮ１と
ほぼ等しい電流が流れ、ｎチャンネルＭＯＳトランジス
タＮ３には、ｎチャンネルＭＯＳトランジスタＮ１に流
れる電流の整数倍の電流が流れる。

【０００８】一方、ｐチャンネルＭＯＳトランジスタＰ
１に流れる電流は、ｎチャンネルＭＯＳトランジスタＮ
２に流れる電流に等しく、従って抵抗ＲＲに流れる電流
に等しい。また、ｐチャンネルＭＯＳトランジスタＰ２
の相互コンダクタンスｇｍ５は、ｐチャンネルＭＯＳト
ランジスタＰ１の整数倍であるから、ｐチャンネルＭＯ
ＳトランジスタＰ２に流れる電流は、ｐチャンネルＭＯ
ＳトランジスタＰ１に流れる電流の整数倍、すなわち抵
抗ＲＲに流れる電流の整数倍となる。以上説明したよう
に、このタイマー回路では、抵抗ＲＲの抵抗値により、
インバータＩ１〜Ｉ３に供給される電源電流が制御され
る。

【０００９】次に、このタイマー回路をＤＲＡＭのリフ
レッシュ用のタイマーとして使用する場合を例にとり、
回路設計段階におけるタイマー周期（クロック信号ＣＬ
Ｋの周期）の設定方法を説明する。図１９に、従来のタ
イマー回路のタイマー周期の温度依存特性を示す。横軸
は温度Ｔ（℃）を表し、縦軸はタイマー周期の変化分Δ
Ｆ（％）を表す。タイマー周期の変化分ΔＦは、温度の
上昇に伴って緩やかにかつ直線的に増加する傾向を示
す。−３０℃乃至９０℃の温度範囲において、タイマー
周期の変化分ΔＦの増加は、概ね緩やかな特性を示す。
このような特性は、抵抗ＲＲの温度特性に起因してい
る。一般に、外部からリフレッシュのサイクルを与える
仕様を採用するＤＲＡＭの場合、リフレッシュのタイミ
ングを与えるタイマー回路の特性として図１９に示すよ
うなフラットな特性が好ましい。これは、一般には、リ
フレッシュ動作のために外部から与えられる信号の周期
が半導体記憶装置の温度特性に従わないからである。

【００１０】なお、電源電圧（ＶＤＤ）が高い場合、メ
モリセルの記憶ノードの電圧自体が高くなるが、その
分、リーク電流も増えるため、メモリセルのデータホー
ルド特性はフラットな特性を示す傾向がある。このよう
に、メモリセルのデータ保持特性が電源電圧に対してフ
ラットな特性を有する場合には、タイマー回路の特性も
図１９に示すようにフラットな特性が望ましい。

【００１１】ここで、リフレッシュ用のタイマー回路を
内蔵する半導体記憶装置を設計する場合、タイマー周期
は、電源電圧の変動および温度の変動を考慮しながら、
電圧および温度に関し最も厳しい条件下でリフレッシュ
動作が保障されるように設定される。すなわち、図１９
に示す例では、温度が高く電圧が高いほどタイマー周期
が長くなり、リフレッシュの動作条件が厳しくなる。従
って、このような厳しい動作条件下でリフレッシュ動作
を保障する必要がある。このため、温度が最も高く電源
電圧が最も高い動作条件（ワースト条件）で、必要なリ
フレッシュの時間間隔が得られるように、タイマー周期
を設定する。

【００１２】

【発明が解決しようとする課題】ところで、上述の従来
技術に係るタイマー回路を内蔵する半導体記憶装置で
は、温度の上昇に伴ってタイマー周期が長くなる傾向を
示す。よって、ワースト条件（高温）でのリフレッシュ
動作を保障するようにタイマー周期を設定すると、ワー
スト条件以外の条件、例えばティピカル条件（常温）で
は、タイマー周期は、ワースト条件下と比較して短くな
る。また、一般にはメモリセルのデータ保持特性は温度
が高いほど悪化する傾向を示するため、温度が高いほど
リフレッシュ動作を行う時間間隔を短くする必要があ
る。逆に温度が低いほど、リフレッシュ動作を行う時間
間隔が長くてもよい。このため、ワースト条件に合わせ
タイマー周期を設定すると、ワースト条件での高い温度
より低い温度、例えば常温や低温では、タイマー周期が
ワースト条件下と比較して短くなるため、相対的にリフ
レッシュ動作が過剰な頻度で行われるようになり、過剰
なリフレッシュ動作による無駄な消費電流が発生すると
いう問題がある。

【００１３】この発明は、上記事情に鑑みてなされたも
ので、第１の目的は、前述した問題の無い新規なタイマ
ー回路を提供することにある。この発明の第２の目的
は、温度の上昇に伴ってタイマー周期が減少する傾向を
示し、温度の低下に伴ってタイマー周期が増加する傾向
を示すタイマー回路を提供することにある。また、この
発明の第３の目的は、ワースト条件下でリフレッシュ動
作を保障しながら、ワースト条件以外での過剰なリフレ
ッシュ動作を抑制することが可能な半導体記憶装置を提
供することにある。また、この発明の第４の目的は、ワ
ースト条件下でリフレッシュ動作を保障しながら、ワー
スト条件以外での過剰なリフレッシュ動作を抑制するこ
とが可能なリフレッシュ動作制御回路を提供することに
ある。また、この発明の第５の目的は、ワースト条件下
でリフレッシュ動作を保障しながら、ワースト条件以外
での過剰なリフレッシュ動作を抑制することが可能なワ
ードパルス発生回路を提供することにある。また、この
発明の第６の目的は、ワースト条件下でリフレッシュ動
作を保障しながら、ワースト条件以外での過剰なリフレ
ッシュ動作を抑制することが可能な半導体集積回路を提
供することにある。また、この発明の第７の目的は、温
度の上昇に伴ってクロック信号周期が減少する傾向を示
し、温度の低下に伴ってクロック信号周期が増加する傾
向を示すよう、クロック信号発生回路を制御するクロッ
ク信号周期制御回路を提供することにある。

【００１４】

【課題を解決するための手段】上記課題を解決するた
め、この発明は以下の構成を有する。すなわち、この発
明にかかるタイマー回路は、温度依存性が付与された電
源電流を発生する電源回路と、この電源回路の出力側に
接続され、前記電源電流に基づき、温度に依存した周期
を有するクロック信号を発生するクロック発生回路とか
らなるタイマー回路である。前記電源回路は、温度上昇
に伴いその電源電流を増加させて、クロック周期を減少
させ、温度下降に伴い電源電流を減少させて、クロック
周期を増加させる。前記電源回路は、カレントミラー回
路と、カレントミラー回路の一次側に接続され、温度依
存性を有する一次側電流をカレントミラー回路に供給す
る温度依存性を付与する回路とからなり、カレントミラ
ー回路は温度依存性を有する一次側電流に応じて、温度
依存性が付与された電源電流を二次側に発生してもよ
い。前記温度依存性を付与する回路は、温度に依存した
電流特性を有する整流素子を含んでもよい。前記温度依
存性を付与する回路は、温度に依存した電流特性を示す
少なくとも１つのダイオードと、少なくとも１つの抵抗
の直列接続から構成してもよい。

【００１５】前記温度依存性を付与する回路は、一定の
温度依存性を有する回路から構成してもよい。前記温度
依存性を付与する回路は、可変の温度依存性を有する回
路から構成してもよい。前記温度依存性を付与する回路
は、温度に依存した電流特性を示す複数のダイオード
と、少なくとも１つの抵抗との直列接続からなり、直列
接続されて整流素子として働くダイオードの数を可変と
するよう構成してもよい。前記複数のダイオードのうち
少なくとも一つは、スイッチング素子を含むバイパスが
並列に接続されることで、電流経路上にあるダイオード
の数を変更するよう構成してもよい。前記温度依存性を
付与する回路は、電流値が温度に依存して変化する機能
に加え、制御信号に基づき電流値を制御可能に構成する
ことで温度に依存せず電流を可変する機能を有するよう
構成してもよい。前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子と制御信号に基
づきその抵抗値が変化する可変抵抗回路との直列接続を
含むよう構成してもよい。

【００１６】前記可変抵抗回路は、前記温度依存性を付
与する回路は、温度に依存した電流特性を示す複数のダ
イオードと、少なくとも１つの抵抗との直列接続からな
り、直列接続されて整流素子として働くダイオードの数
を可変とするよう構成してもよい。前記複数のダイオー
ドのうち少なくとも一つは、スイッチング素子を含むバ
イパスが並列に接続されることで、電流経路上にあるダ
イオードの数を変更するよう構成してもよい。前記タイ
マー回路は、前記クロック発生回路の出力側に接続さ
れ、クロック発生回路から出力された第一のクロック信
号の周期を変更し、第一のクロック信号とは周期が異な
る第二のクロック信号を出力するクロック信号周期変更
回路と、前記クロック発生回路の出力側とクロック信号
周期変更回路の出力側とに接続され、第一のクロック信
号及び第二のクロック信号のいずれか1方を選択し、出
力する選択回路とをさらに含むよう構成してもよい。前
記クロック信号周期変更回路は、第一のクロック信号の
周期を分周して、第一のクロック信号とは周期が異なる
第二のクロック信号を出力するバイナリカウンタからな
るよう構成してもよい。前記選択回路は、制御信号に基
づき、第一のクロック信号及び第二のクロック信号のい
ずれか1方を選択し出力するマルチプレクサからなるよ
う構成してもよい。

【００１７】前記タイマー回路は、さらに電源電圧に基
づき定電圧を発生する定電圧発生回路を含み、前記電源
回路が、定電圧発生回路の出力側に接続されることで、
定電圧発生回路から出力された定電圧に基づき、電源電
圧の変化に依存せずかつ温度依存性が付与された電源電
流を発生するよう構成してもよい。前記電源回路が、定
電圧発生回路の出力側に直接接続されるよう構成しても
よい。定電圧発生回路に接続され、この定電圧発生回路
から出力された定電圧のレベルを降下する回路素子を介
して、前記電源回路が定電圧発生回路の出力側に接続さ
れるよう構成してもよい。前記定電圧のレベルを降下す
る回路素子は、電源電圧ＶＤＤと温度依存性を付与する
回路との間に直列に接続され、かつそのゲートが、定電
圧発生回路の出力に接続された電界効果型トランジスタ
からなるよう構成してもよい。前記定電圧のレベルを降
下する回路素子は、コレクタが電源電圧ＶＤＤに接続さ
れ、エミッタが温度依存性を付与する回路に接続され、
ベースが定電圧発生回路の出力に接続されたバイポーラ
トランジスタからなるよう構成してもよい。

【００１８】前記タイマー回路は、さらにクロック発生
回路の出力側に接続され、クロック信号の電圧レベルを
調整するレベルシフタを含むよう構成してもよい。前記
電源回路は、電源電圧に基づき、温度依存性が付与され
た電源電流を発生する第一の電源回路と、定電圧発生回
路の出力に接続され、定電圧発生回路から出力された定
電圧に基づき、温度依存性が付与された電源電流を発生
する第二の電源回路とからなるよう構成してもよい。前
記第一の電源回路は、第一のカレントミラー回路と、こ
の第一のカレントミラー回路の一次側に接続され、温度
依存性を有する一次側電流を第一のカレントミラー回路
に供給する第一の温度依存性を付与する回路とからな
り、この第一の温度依存性を付与する回路は、電源電圧
に基づき、温度依存性を有する一次側電流に応じて、温
度依存性が付与された電源電流を二次側に発生し、前記
第二の電源回路は、第二のカレントミラー回路と、この
第二のカレントミラー回路の一次側に接続され、温度依
存性を有する一次側電流を第二のカレントミラー回路に
供給する第二の温度依存性を付与する回路とからなり、
この第二の温度依存性を付与する回路は、定電圧発生回
路に接続され、定電圧発生回路から出力された定電圧に
基づき、温度依存性を有する一次側電流に応じて、温度
依存性が付与された電源電流を二次側に発生するよう構
成してもよい。

【００１９】前記温度依存性を付与する回路は、温度に
依存した電流特性を有する複数の整流素子と抵抗との直
列接続からなるよう構成してもよい。前記温度依存性を
付与する回路は、温度依存性を有する少なくとも一つの
整流素子を含む第二のカレントミラー回路からなるよう
構成してもよい。前記第二のカレントミラー回路の一次
側は、少なくとも一つの抵抗を有し、その二次側は、少
なくとも一つのダイオードを有するよう構成してもよ
い。前記第二のカレントミラー回路の一次側は、スイッ
チングトランジスタを介し電源電圧に接続され、スイッ
チングトランジスタの制御電極は、定電圧発生回路の出
力側に接続されるよう構成してもよい。前記定電圧発生
回路は、バンドギャップ回路からなるよう構成してもよ
い。前記電源回路は、前記カレントミラー回路の一次側
に接続され、温度に依存しない補償電流をカレントミラ
ー回路の一次側に供給する補償電流供給回路を更に含む
よう構成してもよい。

【００２０】更に、本発明は、リフレッシュ用のアドレ
スを生成するアドレスカウンタと、リフレッシュの時間
間隔を計時するためのタイマー回路とを含むリフレッシ
ュ制御回路において、前記タイマー回路は、温度依存性
が付与された電源電流を発生する電源回路と、この電源
回路の出力側に接続され、前記電源電流に基づき、温度
に依存した周期を有するクロック信号を発生するクロッ
ク発生回路とからなることを特徴とするリフレッシュ制
御回路を提供する。前記タイマー回路は、アドレスの変
化を検出する信号の入力によりリセットされ、計時動作
を再開するよう構成してもよい。前記電源回路は、温度
上昇に伴いその電源電流を増加させて、クロック周期を
減少させ、温度下降に伴い電源電流を減少させて、クロ
ック周期を増加させるよう構成してもよい。

【００２１】前記電源回路は、カレントミラー回路と、
カレントミラー回路の一次側に接続され、温度依存性を
有する一次側電流をカレントミラー回路に供給する温度
依存性を付与する回路とからなり、カレントミラー回路
は温度依存性を有する一次側電流に応じて、温度依存性
が付与された電源電流を二次側に発生するよう構成して
もよい。前記温度依存性を付与する回路は、温度に依存
した電流特性を有する整流素子を少なくとも一つ含むよ
う構成してもよい。

【００２２】更に、本発明は、メモリセルアレイと、メ
モリセルアレイのメモリセルに記憶されたデータを定期
的にリフレッシュするためリフレッシュ動作タイミング
を与えるクロック信号を発生するタイマー回路とを少な
くとも１つ含む半導体記憶装置において、前記タイマー
回路は、温度依存性が付与された電源電流を発生する電
源回路と、この電源回路の出力側に接続され、前記電源
電流に基づき、温度に依存した周期を有するクロック信
号を発生するクロック発生回路とからなることを特徴と
する半導体記憶装置を提供する。前記タイマー回路は、
アドレスの変化を検出する信号の入力によりリセットさ
れ、計時動作を再開するよう構成してもよい。前記電源
回路は、温度上昇に伴いその電源電流を増加させて、ク
ロック周期を減少させ、温度下降に伴い電源電流を減少
させて、クロック周期を増加させるよう構成してもよ
い。前記電源回路は、カレントミラー回路と、カレント
ミラー回路の一次側に接続され、温度依存性を有する一
次側電流をカレントミラー回路に供給する温度依存性を
付与する回路とからなり、カレントミラー回路は温度依
存性を有する一次側電流に応じて、温度依存性が付与さ
れた電源電流を二次側に発生するよう構成してもよい。
前記温度依存性を付与する回路は、温度に依存した電流
特性を有する整流素子を少なくとも一つ含むよう構成し
てもよい。

【００２３】更に、本発明は、動作タイミングを与える
ためのクロック信号を発生するタイマー回路を少なくと
も１つ含む半導体装置において、前記タイマー回路は、
温度依存性が付与された電源電流を発生する電源回路
と、この電源回路の出力側に接続され、前記電源電流に
基づき、温度に依存した周期を有するクロック信号を発
生するクロック発生回路とからなることを特徴とする半
導体装置を提供する。前記タイマー回路は、アドレスの
変化を検出する信号の入力によりリセットされ、計時動
作を再開するよう構成してもよい。前記電源回路は、温
度上昇に伴いその電源電流を増加させて、クロック周期
を減少させ、温度下降に伴い電源電流を減少させて、ク
ロック周期を増加させるよう構成してもよい。

【００２４】前記電源回路は、カレントミラー回路と、
カレントミラー回路の一次側に接続され、温度依存性を
有する一次側電流をカレントミラー回路に供給する温度
依存性を付与する回路とからなり、カレントミラー回路
は温度依存性を有する一次側電流に応じて、温度依存性
が付与された電源電流を二次側に発生するよう構成して
もよい。前記温度依存性を付与する回路は、温度に依存
した電流特性を有する整流素子を少なくとも一つ含むよ
う構成してもよい。

【００２５】更に、本発明は、温度依存性が付与された
電源電流を発生する電源回路と、この電源回路の出力側
に接続され、前記電源電流に基づき、温度に依存した周
期を有するパルス信号を発生するパルス発生回路とから
なるパルス発生回路を提供する。前記電源回路は、温度
上昇に伴いその電源電流を増加させて、パルス周期を減
少させ、温度下降に伴い電源電流を減少させて、パルス
周期を増加させるよう構成してもよい。前記電源回路
は、カレントミラー回路と、カレントミラー回路の一次
側に接続され、温度依存性を有する一次側電流をカレン
トミラー回路に供給する温度依存性を付与する回路とか
らなり、カレントミラー回路は温度依存性を有する一次
側電流に応じて、温度依存性が付与された電源電流を二
次側に発生するよう構成してもよい。前記温度依存性を
付与する回路は、温度に依存した電流特性を有する整流
素子を少なくとも一つ含むよう構成してもよい。

【００２６】前記温度依存性を付与する回路は、温度に
依存した電流特性を示す少なくとも１つのダイオード
と、少なくとも１つの抵抗の直列接続からなるよう構成
してもよい。前記温度依存性を付与する回路は、一定の
温度依存性を有する回路からなるよう構成してもよい。
前記温度依存性を付与する回路は、可変の温度依存性を
有する回路からなるよう構成してもよい。前記温度依存
性を付与する回路は、温度に依存した電流特性を示す複
数のダイオードと、少なくとも１つの抵抗との直列接続
からなり、直列接続されて整流素子として働くダイオー
ドの数を可変とするよう構成してもよい。前記複数のダ
イオードのうち少なくとも一つは、スイッチング素子を
含むバイパスが並列に接続されることで、電流経路上に
あるダイオードの数を変更するよう構成してもよい。前
記温度依存性を付与する回路は、電流値が温度に依存し
て変化する機能に加え、制御信号に基づき電流値を制御
可能に構成することで温度に依存せず電流を可変する機
能を有するよう構成してもよい。

【００２７】前記温度依存性を付与する回路は、温度に
依存した電流特性を有する整流素子と制御信号に基づき
その抵抗値が変化する可変抵抗回路との直列接続を含む
よう構成してもよい。前記可変抵抗回路は、前記温度依
存性を付与する回路は、温度に依存した電流特性を示す
複数のダイオードと、少なくとも１つの抵抗との直列接
続からなり、直列接続されて整流素子として働くダイオ
ードの数を可変とするよう構成してもよい。前記複数の
ダイオードのうち少なくとも一つは、スイッチング素子
を含むバイパスが並列に接続されることで、電流経路上
にあるダイオードの数を変更するよう構成してもよい。

【００２８】前記パルス発生回路は、前記パルス発生回
路の出力側に接続され、パルス発生回路から出力された
第一のパルス信号の周期を変更し、第一のパルス信号と
は周期が異なる第二のパルス信号を出力するパルス信号
周期変更回路と、前記パルス発生回路の出力側とパルス
信号周期変更回路の出力側とに接続され、第一のパルス
信号及び第二のパルス信号のいずれか1方を選択し、出
力する選択回路とをさらに含むよう構成してもよい。前
記パルス信号周期変更回路は、第一のパルス信号の周期
を分周して、第一のパルス信号とは周期が異なる第二の
パルス信号を出力するバイナリカウンタからなるよう構
成してもよい。前記選択回路は、制御信号に基づき、第
一のパルス信号及び第二のパルス信号のいずれか1方を
選択し出力するマルチプレクサからなるよう構成しても
よい。

【００２９】前記パルス発生回路は、さらに電源電圧に
基づき定電圧を発生する定電圧発生回路を含み、前記電
源回路が、定電圧発生回路の出力側に接続されること
で、定電圧発生回路から出力された定電圧に基づき、電
源電圧の変化に依存せずかつ温度依存性が付与された電
源電流を発生するよう構成してもよい。前記電源回路
が、定電圧発生回路の出力側に直接接続されるよう構成
してもよい。定電圧発生回路に接続され、この定電圧発
生回路から出力された定電圧のレベルを降下する回路素
子を介して、前記電源回路が定電圧発生回路の出力側に
接続されるよう構成してもよい。前記定電圧のレベルを
降下する回路素子は、電源電圧ＶＤＤと温度依存性を付
与する回路との間に直列に接続され、かつそのゲート
が、定電圧発生回路の出力に接続された電界効果型トラ
ンジスタからなるよう構成してもよい。

【００３０】前記定電圧のレベルを降下する回路素子
は、コレクタが電源電圧ＶＤＤに接続され、エミッタが
温度依存性を付与する回路に接続され、ベースが定電圧
発生回路の出力に接続されたバイポーラトランジスタか
らなるよう構成してもよい。前記パルス発生回路は、さ
らにパルス発生回路の出力側に接続され、パルス信号の
電圧レベルを調整するレベルシフタを含むよう構成して
もよい。前記電源回路は、電源電圧に基づき、温度依存
性が付与された電源電流を発生する第一の電源回路と、
定電圧発生回路の出力に接続され、定電圧発生回路から
出力された定電圧に基づき、温度依存性が付与された電
源電流を発生する第二の電源回路とからなるよう構成し
てもよい。

【００３１】前記第一の電源回路は、第一のカレントミ
ラー回路と、この第一のカレントミラー回路の一次側に
接続され、温度依存性を有する一次側電流を第一のカレ
ントミラー回路に供給する第一の温度依存性を付与する
回路とからなり、この第一の温度依存性を付与する回路
は、電源電圧に基づき、温度依存性を有する一次側電流
に応じて、温度依存性が付与された電源電流を二次側に
発生し、前記第二の電源回路は、第二のカレントミラー
回路と、この第二のカレントミラー回路の一次側に接続
され、温度依存性を有する一次側電流を第二のカレント
ミラー回路に供給する第二の温度依存性を付与する回路
とからなり、この第二の温度依存性を付与する回路は、
定電圧発生回路に接続され、定電圧発生回路から出力さ
れた定電圧に基づき、温度依存性を有する一次側電流に
応じて、温度依存性が付与された電源電流を二次側に発
生するよう構成してもよい。

【００３２】前記温度依存性を付与する回路は、温度に
依存した電流特性を有する複数の整流素子と抵抗との直
列接続からなるよう構成してもよい。前記温度依存性を
付与する回路は、温度依存性を有する少なくとも一つの
整流素子を含む第二のカレントミラー回路からなるよう
構成してもよい。前記第二のカレントミラー回路の一次
側は、少なくとも一つの抵抗を有し、その二次側は、少
なくとも一つのダイオードを有するよう構成してもよ
い。前記第二のカレントミラー回路の一次側は、スイッ
チングトランジスタを介し電源電圧に接続され、スイッ
チングトランジスタの制御電極は、定電圧発生回路の出
力側に接続されるよう構成してもよい。前記定電圧発生
回路は、バンドギャップ回路からなるよう構成してもよ
い。前記電源回路は、前記カレントミラー回路の一次側
に接続され、温度に依存しない補償電流をカレントミラ
ー回路の一次側に供給する補償電流供給回路を更に含む
よう構成してもよい。

【００３３】更に、本発明は、ワード線を駆動するため
のワードパルスを発生するワードパルス発生回路におい
て、前記ワードパルス発生回路は、温度依存性が付与さ
れた電源電流を発生する電源回路と、この電源回路の出
力側に接続され、前記電源電流に基づき、温度に依存し
たパルス幅を有するワードパルスを発生するインバータ
ーチェーンとからなる遅延回路を含むことを特徴とする
ワードパルス発生回路を提供する。前記電源回路は、温
度上昇に伴いその電源電流を増加させて、パルス周期を
減少させ、温度下降に伴い電源電流を減少させて、パル
ス周期を増加させるよう構成してもよい。前記電源回路
は、カレントミラー回路と、カレントミラー回路の一次
側に接続され、温度依存性を有する一次側電流をカレン
トミラー回路に供給する温度依存性を付与する回路とか
らなり、カレントミラー回路は温度依存性を有する一次
側電流に応じて、温度依存性が付与された電源電流を二
次側に発生するよう構成してもよい。前記温度依存性を
付与する回路は、温度に依存した電流特性を有する整流
素子を少なくとも一つ含むよう構成してもよい。

【００３４】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。＜実施の形態１＞この実施の形態１に係るタイマー回路
は、温度依存性が付与された電源電流を発生する電源回
路と、この電源回路の出力側に接続され、温度に依存し
た周期を有するクロック信号ＣＬＫを発生するクロック
発生回路とから構成される。そして、この電源回路は、
カレントミラー回路と、カレントミラー回路の一次側に
接続され、温度依存性を有する一次側電流をカレントミ
ラー回路に供給する温度依存性を付与する回路とからな
り、温度依存性を有する一次側電流に応じて、間接的に
温度依存性が付与された電源電流を二次側に発生する。

【００３５】更に、この温度依存性を付与する回路は、
一定の温度依存性すなわち一定の温度特性を有する回路
で構成し得る。例えば、温度に依存した電流特性を有す
る整流素子と抵抗Ｒとの直列接続で構成し得る。更に、
この温度に依存した電流特性を有する整流素子は、温度
に依存した電流特性を示す１または複数の直列接続した
ダイオードＤで構成し得る。一方、クロック発生回路
は、電源回路の出力側すなわちカレントミラー回路の二
次側に接続され、カレントミラー回路の二次側の負荷と
して作用するリングオシレータと、このリングオシレー
タの出力側に接続され、温度に依存した周期を有するク
ロック信号ＣＬＫを発生するバッファ回路Ｂとから構成
し得る。

【００３６】上記の実施の形態１に係るタイマー回路
は、半導体集積回路等のあらゆるタイプの回路や半導体
記憶装置等に適用し得る。従って、実施の形態１では、
半導体記憶装置の1例として、ＤＲＡＭ（ダイナミック
・ランダム・アクセス・メモリ）と同じメモリセルを用
いながら、ＳＲＡＭ（スタティク・ランダム・アクセス
・メモリ）と同様の仕様で動作するいわゆる疑似ＳＲＡ
Ｍにタイマー回路を適用する。内部回路からの定期的な
リフレッシュタイミング信号の発生に基づき、メモリー
セルのリフレッシュ動作は、定期的に行われる。よっ
て、半導体記憶装置は、このセルフ・リフレッシュ動作
のリフレッシュタイミングの時間間隔を計時するための
タイマー回路を備える。また、この半導体記憶装置は、
外部から与えられたアドレス信号の変化を検出してパル
ス信号を生成し、このパルス信号をトリガーとしてリフ
レッシュ動作およびリード・ライト動作を同一サイクル
内で行うようにも構成されている。なお、この発明にお
いて、「リード・ライト動作」は、「リフレッシュ動
作」に対立する概念であり、通常の「リード動作」また
は「ライト動作」の何れかを意味する。

【００３７】図１に、この実施の形態に係る半導体記憶
装置の全体構成を示す。半導体記憶装置は、メモリセル
アレイ６に加え、以下の回路素子を有する。アドレス信
号ＡＤＤは、外部から与えられるアドレス信号であっ
て、メモリセルアレイの行を指定するための行アドレス
と、列を指定するための列アドレスとを含んでいる。半
導体記憶装置は、アドレス入力系１を有する。アドレス
入力系１は、外部から入力されるアドレス信号ＡＤＤを
受け、このアドレス信号ＡＤＤをラッチし、内部アドレ
ス信号ＬＡＤＤを生成する。内部アドレス信号ＬＡＤＤ
は、以下、「ラッチアドレス信号」と称す。

【００３８】半導体記憶装置は、更にパルスジェネレー
タ３を有する。このパルスジェネレータ３は、チップセ
レクト信号／ＣＳ入力部に接続されチップセレクト信号
／ＣＳの入力を受ける第一の入力部と、アドレス入力系
１の出力部に接続され、アドレス入力系１の出力部から
出力されたラッチアドレスＬＡＤＤの入力を受ける第二
の入力部とを有する。チップセレクト信号／ＣＳが活性
状態にある場合に、パルスジェネレータ３は、ラッチア
ドレスＬＡＤＤの変化を検出し、正のワンショットパル
スからなるアドレス変化検出信号φＡＴＤをその出力部
から出力する。このチップセレクト信号／ＣＳは、半導
体記憶装置の動作状態を制御するための最上位の制御信
号である。チップセレクト信号／ＣＳが、ハイレベル
“Ｈ”のとき、半導体記憶装置はスタンバイ状態とな
り、ロウレベル“Ｌ”の場合にアクティブ状態となる。

【００３９】半導体記憶装置は、更にリフレッシュ制御
回路４を有する。このリフレッシュ制御回路４は、ライ
トイネーブル信号入力部に接続され、外部から入力され
るライトイネーブル信号／ＷＥを受ける第一の入力部
と、パルスジェネレータ３の出力部に接続され、パルス
ジェネレータ３の出力部から出力されたアドレス変化検
出信号φＡＴＤの入力を受ける第二の入力部とを有す
る。このリフレッシュ制御回路４は、リフレッシュ動作
時にメモリセルアレイの行を指定するためのリフレッシ
ュ用のアドレスＲＡＤＤ（以下、「リフレッシュアドレ
ス」と称す）を生成するアドレスカウンタと、リフレッ
シュの時間間隔を計時するためのタイマー回路とを内蔵
している。このリフレッシュ制御回路４は、上述のパル
スジェネレータ３から出力されるアドレス変化検出信号
φＡＴＤや、外部から与えられるライトイネーブル信号
／ＷＥに基づき、所定のタイミングでリフレッシュアド
レスＲＡＤＤを自動的に発生し、その第一の出力部から
出力する。リフレッシュアドレスＲＡＤＤは、汎用のＤ
ＲＡＭにおけるセルフ・リフレッシュと同様のリフレッ
シュ動作を実現する。上述のタイマー回路は、このセル
フ・リフレッシュ動作の時間間隔を計時するために使用
される。

【００４０】具体的には、リフレッシュ制御回路４は、
外部から最後のアクセス要求があってからの経過時間を
計時し、それが所定のリフレッシュ時間を越えた場合に
内部でセルフリフレッシュを起動させる。パルスジェネ
レータ３からアドレス変化検出信号φＡＴＤとして正の
パルスが出力される度に、タイマー回路は、リセットさ
れて計時を再開する。さらに、タイマー回路は、リフレ
ッシュタイミングを制御するための第一及び第二のリフ
レッシュ制御信号ＲＥＦＡ，ＲＥＦＢを生成し、それぞ
れ第二及び第三の出力部から出力する。ここで、第一の
リフレッシュ制御信号ＲＥＦＡは、外部からのアクセス
要求に付随してリフレッシュを行うか否かを制御するた
めの信号であって、この信号がハイレベル“Ｈ”であれ
ばリフレッシュを行い、ロウレベル“Ｌ”であればリフ
レッシュを行わない。一方、第二のリフレッシュ制御信
号ＲＥＦＢは、セルフリフレッシュ動作を制御するため
に使用される信号である。すなわち、リフレッシュ制御
信号ＲＥＦＢとして負のワンショットパルスが発生され
た場合にセルフ・リフレッシュが起動する。

【００４１】半導体記憶装置は、更に、アドレスマルチ
プレクサ（ＭＵＸ）５を有する。このアドレスマルチプ
レクサ（ＭＵＸ）５は、4つの入力部と１つの出力部を
有する。アドレスマルチプレクサ（ＭＵＸ）５の第一の
入力部は、リフレッシュ制御回路４の第一の出力部に接
続され、リフレッシュ制御回路４から所定のタイミング
で自動的に出力されたリフレッシュアドレスＲＡＤＤの
入力を受ける。アドレスマルチプレクサ（ＭＵＸ）５の
第二の入力部は、アドレス入力系１の出力部に接続さ
れ、アドレス入力系１の出力部から出力されたラッチア
ドレスＬＡＤＤの入力を受ける。アドレスマルチプレク
サ（ＭＵＸ）５の第三の入力部は、リフレッシュ制御回
路４の第三の出力部に接続され、リフレッシュ制御回路
４から出力された第二のリフレッシュ制御信号ＲＥＦＢ
の入力を受ける。アドレスマルチプレクサ（ＭＵＸ）５
の第四の入力部は、パルスジェネレータ３の出力部に接
続され、パルスジェネレータ３の出力部から出力された
アドレス変化検出信号φＡＴＤの入力を受ける。

【００４２】アドレスマルチプレクサ（ＭＵＸ）５は、
アドレス変化検出信号φＡＴＤ及び第二のリフレッシュ
制御信号ＲＥＦＢのレベルに従って、ラッチアドレスＬ
ＡＤＤまたはリフレッシュアドレスＲＡＤＤを選択し、
これをアドレスＭＡＤＤとして出力部から出力する。す
なわち、アドレス変化検出信号φＡＴＤがロウレベル
“Ｌ”で且つ第二のリフレッシュ制御信号ＲＥＦＢがハ
イレベル“Ｈ”であれば、アドレス変化検出信号φＡＴ
Ｄの立ち上がりから予め決められた時間が経過した後
に、アドレスマルチプレクサ（ＭＵＸ）５は、ラッチア
ドレスＬＡＤＤに含まれる行アドレスを選択し、これを
アドレスＭＡＤＤとして出力する。また、アドレス変化
検出信号φＡＴＤがハイレベル“Ｈ”である場合、また
はリフレッシュ制御信号ＲＥＦＢがロウレベル“Ｌ”で
ある場合には、アドレス変化検出信号φＡＴＤの立ち下
がりから予め決められた時間が経過した後に、アドレス
マルチプレクサ（ＭＵＸ）５は、リフレッシュアドレス
ＲＡＤＤを選択し、これをアドレスＭＡＤＤとして出力
する。

【００４３】次に、メモリセルアレイ６は、汎用のＤＲ
ＡＭと同様に、１つのデータ記憶用のキャパシタと１つ
のデータ転送用のトランジスタとの組からなる１つのダ
イナミック型のメモリセルを行列状に配列して構成さ
れ、その行方向にワード線および列方向にビット線（ま
たはビット線対）が配線されており、これらワード線と
ビット線との所定の交差部に上述のメモリセルが配置さ
れている。ロウデコーダ７は、アドレスマルチプレクサ
（ＭＵＸ）５の出力部と接続され、アドレスマルチプレ
クサ（ＭＵＸ）５から出力されたアドレスＭＡＤＤの入
力を受ける。ロウイネーブル信号ＲＥがハイレベル
“Ｈ”の場合に、ロウデコーダ７は、アドレスＭＡＤＤ
をデコードし、このアドレスＭＡＤＤで指定された行に
属するワード線をハイレベル“Ｈ”に駆動する。カラム
デコーダ８は、カラムイネーブル信号ＣＥがハイレベル
“Ｈ”の場合、ラッチアドレスＬＡＤＤに含まれる列ア
ドレスをデコードし、この列アドレスで指定された列に
属するビット線を選択するためのカラム選択信号を生成
する。

【００４４】半導体記憶装置は、更に、センスアンプ・
リセット回路９を有する。このセンスアンプ・リセット
回路９は、図示を省略したセンスアンプ、カラムスイッ
チ、およびプリチャージ回路から構成される。このう
ち、カラムスイッチは、カラムデコーダ８の出力するカ
ラム選択信号で指定されたセンスアンプとバスＷＲＢと
の間を接続する。センスアンプは、センスアンプイネー
ブル信号ＳＥがハイレベル“Ｈ”にある場合、リード動
作時にはビット線の電位をセンス・増幅してバスＷＲＢ
に出力し、ライト動作時にはバスＷＲＢに供給された書
き込みデータをメモリセルに書き込む。プリチャージ回
路は、プリチャージイネーブル信号ＰＥがハイレベル
“Ｈ”の場合に、ビット線の電位を所定電位、例えば、
電源電圧Ｖｄｄの１／２の電位、にプリチャージする。
Ｉ／Ｏバッファ（入出力バッファ）１０は、制御信号Ｃ
ＷＯのレベルに応じて外部との間でデータの入出力を行
う。

【００４５】半導体記憶装置は、更に、Ｒ／Ｗ(Read/Wr
ite)制御回路１１を有する。Ｒ／Ｗ制御回路１１は、チ
ップセレクト信号入力部、ライトイネーブル信号入力
部、及び出力イネーブル信号入力部に接続される第一乃
至第三の入力部を有し、外部から入力されるチップセレ
クト信号／ＣＳ、ライトイネーブル信号／ＷＥおよび出
力イネーブル信号ＯＥを受ける。そして、Ｒ／Ｗ制御回
路１１は、外部入力されたチップセレクト信号／ＣＳ、
ライトイネーブル信号／ＷＥおよび出力イネーブル信号
ＯＥに基づいて、リード動作およびライト動作を制御す
るための制御信号ＣＷＯを生成し、その出力部から出力
する。Ｒ／Ｗ(Read/Write)制御回路１１の出力部は、Ｉ
／Ｏバッファ１０の制御部に接続され、制御信号ＣＷＯ
は、Ｉ／Ｏバッファ１０の制御部に入力される。Ｉ／Ｏ
バッファ１０は、この制御信号ＣＷＯのレベルに基づき
外部との間でデータの入出力を行う。

【００４６】半導体記憶装置は、更に、ラッチ制御回路
１２を有する。このラッチ制御回路１２は、パルスジェ
ネレータ３の出力部に接続される入力部を有し、パルス
ジェネレータ３の出力部から出力されたアドレス変化検
出信号φＡＴＤの入力を受ける。そして、このラッチ制
御回路１２は、入力されたアドレス変化検出信号φＡＴ
Ｄの立ち下がりエッジをトリガーとして、正のワンショ
ットパルスからなるラッチ制御信号ＬＣを発生し、その
出力部から出力する。ラッチ制御回路１２の出力部は、
アドレス入力系１の制御部に接続され、ラッチ制御回路
１２の出力部から出力されたラッチ制御信号ＬＣが、ア
ドレス入力系１の制御部に入力される。アドレス入力系
１は、この入力されたラッチ制御信号ＬＣに基づき、外
部入力されたアドレス信号ＡＤＤをラッチし、内部アド
レス信号ＬＡＤＤを生成する。

【００４７】半導体記憶装置は、更に、ロウ制御回路１
３を有する。このロウ制御回路１３は、４つの入力部
と、３つの出力部を有する。ロウ制御回路１３の第一の
入力部は、パルスジェネレータ３の出力部に接続され、
パルスジェネレータ３の出力部から出力されたアドレス
変化検出信号φＡＴＤの入力を受ける。ロウ制御回路１
３の第二の入力部は、ライトイネーブル信号入力部に接
続され、外部入力されたライトイネーブル信号／ＷＥを
受ける。ロウ制御回路１３の第三の入力部は、リフレッ
シュ制御回路の第二の出力部に接続され、リフレッシュ
制御回路の第二の出力部から出力された第一のリフレッ
シュ制御信号ＲＥＦＡの入力を受ける。ロウ制御回路１
３の第四の入力部は、リフレッシュ制御回路の第三の出
力部に接続され、リフレッシュ制御回路の第三の出力部
から出力された第二のリフレッシュ制御信号ＲＥＦＢの
入力を受ける。このロウ制御回路１３は、上述の第一及
び第二のリフレッシュ制御信号ＲＥＦＡ、ＲＥＦＢ、ア
ドレス変化検出信号φＡＴＤ、およびライトイネーブル
信号／ＷＥに基づいて、ロウイネーブル信号ＲＥ、セン
スアンプイネーブル信号ＳＥ、プリチャージイネーブル
信号ＰＥ、および制御信号ＣＣを生成するものである。

【００４８】ロウ制御回路１３の第一の出力部は、ロウ
デコーダ７に接続され、ロウイネーブル信号ＲＥを出力
する。ロウ制御回路１３の第一の出力部から出力された
ロウイネーブル信号ＲＥは、ロウデコーダ７に入力さ
れ、ロウイネーブル信号ＲＥがハイレベル“Ｈ”の場合
に、ロウデコーダ７は、アドレスＭＡＤＤをデコード
し、このアドレスＭＡＤＤで指定された行に属するワー
ド線をハイレベル“Ｈ”に駆動する。ロウ制御回路１３
の第二の出力部は、センスアンプ・リセット回路９に接
続され、センスアンプイネーブル信号ＳＥ及びプリチャ
ージイネーブル信号ＰＥを出力する。ロウ制御回路１３
の第二の出力部から出力されたセンスアンプイネーブル
信号ＳＥは、センスアンプ・リセット回路９を構成する
センスアンプに入力され、このセンスアンプは、センス
アンプイネーブル信号ＳＥがハイレベル“Ｈ”にある場
合、リード動作時にはビット線の電位をセンス・増幅し
てバスＷＲＢに出力し、ライト動作時にはバスＷＲＢに
供給された書き込みデータをメモリセルに書き込む。ロ
ウ制御回路１３の第二の出力部から出力されたプリチャ
ージイネーブル信号ＰＥは、センスアンプ・リセット回
路９を構成するプリチャージ回路に入力され、このプリ
チャージ回路は、プリチャージイネーブル信号ＰＥがハ
イレベル“Ｈ”の場合に、ビット線の電位を所定電位、
例えば、電源電圧Ｖｄｄの１／２の電位、にプリチャー
ジする。更に、ロウ制御回路１３の第三の出力部は、制
御信号ＣＣを出力する。

【００４９】半導体記憶装置は、更に、カラム制御回路
１４を有する。このカラム制御回路１４は、ロウ制御回
路１３の第三の出力部に接続される入力部を有し、ロウ
制御回路１３の第三の出力部から出力された制御信号Ｃ
Ｃの入力を受ける。そして、カラム制御回路１４は、入
力された制御信号ＣＣに基づいて、カラムイネーブル信
号ＣＥを生成し、その出力部から出力する。カラム制御
回路１４の出力部は、カラムデコーダ８に接続され、カ
ラム制御回路１４の出力部から出力したカラムイネーブ
ル信号ＣＥは、カラムデコーダ８に入力される。そし
て、このカラムデコーダ８は、カラムイネーブル信号Ｃ
Ｅがハイレベル“Ｈ”の場合、ラッチアドレスＬＡＤＤ
に含まれる列アドレスをデコードし、この列アドレスで
指定された列に属するビット線を選択するためのカラム
選択信号を生成する。

【００５０】半導体記憶装置は、更に、ブースト電源１
５を有する。このブースト電源１５は、ロウデコーダ７
に接続され、メモリセルアレイ６内のワード線に印加さ
れる昇圧電位をロウデコーダ７に供給する。ロウイネー
ブル信号ＲＥがハイレベル“Ｈ”の場合に、ロウデコー
ダ７は、デコードしたアドレスＭＡＤＤで指定された行
に属するワード線を、ブースト電源１５から供給された
昇圧電位で与えられるハイレベル“Ｈ”に駆動する。

【００５１】半導体記憶装置は、更に、基板電圧発生回
路１６を有する。この基板電圧発生回路１６は、メモリ
セルが形成されている半導体ウェル領域または半導体基
板に接続され、基板電圧を発生し、半導体ウェル領域ま
たは半導体基板に印加する。半導体記憶装置は、更に、
リファレンス電圧発生回路１７を有する。このリファレ
ンス電圧発生回路１７は、メモリセルアレイ６やセンス
アンプ・リセット回路９に接続され、リファレンス電圧
を発生し、メモリセルアレイ６やセンスアンプ・リセッ
ト回路９にリファレンス電圧を供給する。

【００５２】次に、図２を参照して、この実施の形態１
の特徴部をなすリフレッシュ制御回路４に内蔵されるタ
イマー回路を説明する。図２に示すタイマー回路は、リ
フレッシュ動作のタイミングを与えるためのクロック信
号を発生する。当該タイマー回路が発生するクロック信
号の周期は、温度依存性を有する。温度依存性の周期を
有するクロック信号を発生する当該タイマー回路は、図
１８に示す上述の従来技術にかかるタイマー回路とは、
その回路構成が異なる。すなわち、図２に示す新規な回
路構成は、図１８に示す従来の回路構成における抵抗Ｒ
Ｒに代えて、クロック信号の周期に温度依存性を付与す
る温度依存性付与手段を備え、当該タイマー回路が発生
するクロック信号の周期に温度依存性を持たせる。タイ
マー回路が発生するクロック信号の周期は、タイマー回
路の電流特性に依存するため、この温度依存性付与手段
は、このタイマー回路の電流特性に温度依存性を付与す
る回路で構成し得る。

【００５３】更に、電流特性に温度依存性を付与する回
路は、温度に依存した電流特性を有する整流素子と抵抗
Ｒとの直列接続から構成し得る。そして、この温度依存
電流特性を有する整流素子は、例えば、温度依存電流特
性を有するダイオードＤから構成し得る。従って、本実
施の形態においては、温度依存電流特性を有する整流素
子を、温度依存電流特性を有するダイオードＤで構成
し、温度依存性付与手段を、温度依存電流特性を有する
ダイオードＤと抵抗Ｒとの直列接続から構成する。

【００５４】本発明のタイマー回路は、カレントミラー
回路、このカレントミラー回路の一次側電流に温度依存
性を付与すると共に、カレントミラー回路の一次側の負
荷として作用する温度依存性を付与する回路、カレント
ミラー回路の二次側の負荷として作用するリングオシレ
ータ、およびバッファ回路Ｂとからなる。カレントミラ
ー回路の一次側電流に温度依存性を付与すると共に、カ
レントミラー回路の一次側の負荷として作用する温度依
存性を付与する回路は、温度に依存した電流特性を有す
る整流素子としてのダイオードＤと抵抗Ｒとの直列接続
からなる。カレントミラー回路は、３つのｎチャンネル
ＭＯＳトランジスタＮ１〜Ｎ３および２つのｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２から構成される。カレ
ントミラー回路は、上述の温度依存性を付与する回路を
構成するダイオードＤと抵抗Ｒとの直列接続に流れる温
度依存性一次側電流に応じて二次側電流を制御する。す
なわち、カレントミラー回路の二次側電流も、間接的に
温度依存性が付与される。リングオシレータの入力側
は、カレントミラー回路の二次側に接続され、カレント
ミラー回路の二次側の負荷として作用する。リングオシ
レータは、リング状に接続された３つのインバータＩ１
〜Ｉ３からなる。インバータＩ１〜Ｉ３の出力部には遅
延用の容量Ｃ１〜Ｃ３がそれぞれ接続されている。バッ
ファ回路Ｂの入力部は、インバータＩ３の出力部と接続
され、インバータＩ３から出力された発振信号の入力を
受け、クロック信号ＣＬＫを出力する。以下の説明で
は、このクロック信号ＣＬＫの周期を「タイマー周期」
と称す。

【００５５】ダイオードＤのアノードは、外部から供給
される電源ＶＤＤに接続される。一方、ダイオードＤの
カソードは、抵抗Ｒを介してｎチャンネルＭＯＳトラン
ジスタＮ１のドレインと接続される。ダイオードＤの順
方向の障壁電位Ｖｆは、温度が１℃上昇すると２ｍＶだ
け減少し、その分だけダイオードＤの順方向電流が増加
する特性、すなわち正の温度特性を有する。抵抗Ｒは、
ダイオードＤの順方向電流の値を適切に抑制するための
負荷として機能するものであり、図１８に示す従来技術
のタイマー回路が備える抵抗ＲＲに相当する。

【００５６】前述したように、ダイオードＤは、温度に
依存した電流特性を有する整流素子として作用する。そ
して、温度依存性を付与する回路は、このダイオードＤ
と抵抗Ｒとで構成し、カレントミラー回路は、ｎチャン
ネルＭＯＳトランジスタＮ１〜Ｎ３とｐチャンネルＭＯ
ＳトランジスタＰ１，Ｐ２とで構成する。従って、温度
依存性を付与する回路およびカレントミラー回路は、温
度依存性を有する一次側電流に応じて、間接的に温度依
存性が付与された電源電流を二次側に発生する電源回路
を構成する。さらに、インバータＩ１〜Ｉ３と、容量Ｃ
１〜Ｃ３と、バッファ回路Ｂは、前記電源回路から間接
的に温度依存性が付与された電源電流の供給を受けて、
クロック信号ＣＬＫを発生するクロック発生回路を構成
する。

【００５７】上述した回路構成は、1例にすぎず、従っ
て、これに限定されるものではなく、回路が以下の構成
を有することが望ましい。すなわち、本発明に係るタイ
マー回路は、温度依存性が付与された電源電流を発生す
る電源回路と、この電源回路の出力側に接続され、温度
に依存した周期を有するクロック信号ＣＬＫを発生する
クロック発生回路とから構成される。ここにおいて、電
源回路は、温度依存性を有し、温度上昇に伴いその電源
電流を増加させて、クロック周期すなわちタイマー周期
を減少させ、或いは温度下降に伴い電源電流を減少さ
せ、クロック周期すなわちタイマー周期を増加させる。
そして、この電源回路は、カレントミラー回路と、カレ
ントミラー回路の一次側に接続され、温度依存性を有す
る一次側電流をカレントミラー回路に供給する温度依存
性を付与する回路とからなり、温度依存性を有する一次
側電流に応じて、間接的に温度依存性が付与された電源
電流を二次側に発生する。

【００５８】更に、この温度依存性を付与する回路は、
一定の温度依存性すなわち一定の温度特性を有する回路
で構成し得る。例えば、温度に依存した電流特性を有す
る整流素子と抵抗Ｒとの直列接続で構成し得る。更に、
この温度に依存した電流特性を有する整流素子は、温度
に依存した電流特性を示す１または複数の直列接続した
ダイオードＤで構成し得る。一方、クロック発生回路
は、電源回路の出力側すなわちカレントミラー回路の二
次側に接続され、カレントミラー回路の二次側の負荷と
して作用するリングオシレータと、このリングオシレー
タの出力側に接続され、温度に依存した周期を有するク
ロック信号ＣＬＫを発生するバッファ回路Ｂとから構成
し得る。

【００５９】カレントミラー回路、リングオシレータお
よびバッファ回路Ｂの回路構成は、図１８に示す上述の
従来技術にかかるタイマー回路の回路構成と同一である
が、本発明の主題の１つが、温度依存性の周期を有する
クロック信号を発生するタイマー回路にあるため、以
下、改めて説明する。上述のカレントミラー回路を構成
するｎチャンネルＭＯＳトランジスタＮ１〜Ｎ３のソー
スは共に接地される。これらｎチャンネルＭＯＳトラン
ジスタＮ１〜Ｎ３のゲートは、ｎチャンネルＭＯＳトラ
ンジスタＮ１のドレインと接続される。ｎチャンネルＭ
ＯＳトランジスタＮ１のドレインは、前記抵抗Ｒを介し
て、ダイオードＤのカソードに接続される。ｎチャンネ
ルＭＯＳトランジスタＮ３のドレインは、インバータＩ
１〜Ｉ３の各々のグランドノードに接続されている。こ
こで、ｎチャンネルＭＯＳトランジスタＮ１とｎチャン
ネルＭＯＳトランジスタＮ２の相互コンダクタンスｇｍ
１、ｇｍ２は共に等しい。ｎチャンネルＭＯＳトランジ
スタＮ３の相互コンダクタンスｇｍ３は、インバータＩ
１〜Ｉ３にグランド電位を与えるよう適切な値に設定さ
れる。この新規の回路構成では、ｎチャンネルＭＯＳト
ランジスタＮ３の相互コンダクタンスｇｍ３は、ｎチャ
ンネルＭＯＳトランジスタＮ１の整数倍とする。ｎチャ
ンネルＭＯＳトランジスタＮ１，Ｎ３は、インバータＩ
１〜Ｉ３にグランド電位を供給するカレントミラー回路
を形成している。

【００６０】一方、ｐチャンネルＭＯＳトランジスタＰ
１，Ｐ２のソースは共に電源に接続される。ｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２のゲートは、ｐチャン
ネルＭＯＳトランジスタＰ１のドレインに接続される。
ｐチャンネルＭＯＳトランジスタＰ２のドレインは、イ
ンバータＩ１〜Ｉ３の各々の電源ノードに接続される。
ｐチャンネルＭＯＳトランジスタＰ１のドレインは、上
述のｎチャンネルＭＯＳトランジスタＮ２のドレインに
接続されている。ここで、ｐチャンネルＭＯＳトランジ
スタＰ２の相互コンダクタンスｇｍ５は、インバータＩ
１〜Ｉ３に電源電位を与えるよう適切な値に設定され、
ｐチャンネルＭＯＳトランジスタＰ１の相互コンダクタ
ンスｇｍ４は、ｐチャンネルＭＯＳトランジスタＰ２の
整数倍とする。ｐチャンネルＭＯＳトランジスタＰ１，
Ｐ２は、上述のｎチャンネルＭＯＳトランジスタＮ２を
一次側の負荷として、インバータＩ１〜Ｉ３に電源電位
を供給するカレントミラー回路を形成する。

【００６１】次に、この実施の形態１の動作について、
図２に示すタイマー回路の動作を詳細に説明した後、こ
のタイマー回路を内蔵する図１に示す半導体記憶装置の
動作を概略的に説明する。（１）タイマー回路の動作図２において、外部から電源ＶＤＤが供給されると、ダ
イオードＤ、抵抗Ｒ、およびｎチャンネルＭＯＳトラン
ジスタＮ１からなる直列回路に一次側電流が流れる。こ
のとき、電源電圧ＶＤＤが一定であれば、この直列回路
を流れる電流は、以下説明するように、ダイオードＤの
順方向電流の特性曲線と、抵抗ＲおよびｎチャンネルＭ
ＯＳトランジスタＮ１からなる負荷回路の負荷線とから
一義的に決定される。

【００６２】図３に、ダイオードＤの特性曲線ＣＤ１〜
ＣＤ３と、上述の負荷回路の負荷線ＣＬを示す。同図に
おいて、横軸は電源電圧ＶＤＤを表し、縦軸はダイオー
ドＤ、抵抗Ｒ、ｎチャンネルＭＯＳトランジスタＮ１を
流れる電流を表す。また、特性曲線ＣＤ１，ＣＤ２，Ｃ
Ｄ３は、それぞれ高温時、常温時、低温時のものであ
り、「ｒ」は、抵抗ＲとｎチャンネルＭＯＳトランジス
タＮ１との合成抵抗を表す。ダイオードＤ、抵抗Ｒ、ｎ
チャンネルＭＯＳトランジスタＮ１を流れる一次側電流
は、ダイオードＤの特性曲線ＣＤ１〜ＣＤ３と、負荷線
ＣＬとの交点から求められる。図３に示す例では、低温
時には電流ｉ１、常温時には電流ｉ２、高温時には電流
ｉ３が求まり、温度が高くなるほど、ダイオードＤを流
れる電流、すなわち上述の一次側直列回路を流れる電流
が増加する。以上により、温度に応じて上述の一次側直
列回路を流れる電流が一義的に定まる。

【００６３】次に、ｎチャンネルＭＯＳトランジスタＮ
１〜Ｎ３のゲートには、抵抗ＲとｎチャンネルＭＯＳト
ランジスタＮ１との接続点に現れる電圧が共通に印加さ
れるので、これらｎチャンネルＭＯＳトランジスタＮ１
〜Ｎ３にそれぞれ流れる電流の比は、これらトランジス
タの相互コンダクタンスｇｍにより決まる。この例で
は、ｎチャンネルＭＯＳトランジスタＮ２の相互コンダ
クタンスｇｍ２は上述のｎチャンネルＭＯＳトランジス
タＮ１の相互コンダクタンスｇｍ１と等しいので、ｎチ
ャンネルＭＯＳトランジスタＮ２には、ｎチャンネルＭ
ＯＳトランジスタＮ１に流れる電流とほぼ等しい電流が
流れる。また、ｎチャンネルＭＯＳトランジスタＮ３の
相互コンダクタンスｇｍ３はｎチャンネルＭＯＳトラン
ジスタＮ１の相互コンダクタンスｇｍ１の整数倍である
から、ｎチャンネルＭＯＳトランジスタＮ３には、ｎチ
ャンネルＭＯＳトランジスタＮ１に流れる電流の整数倍
の電流が流れる。

【００６４】一方、ｐチャンネルＭＯＳトランジスタＰ
１とｎチャンネルＭＯＳトランジスタＮ２とは直列に接
続されているため、ｐチャンネルＭＯＳトランジスタＰ
１に流れる電流は、ｎチャンネルＭＯＳトランジスタＮ
２に流れる電流に等しく、従って、ｐチャンネルＭＯＳ
トランジスタＰ１に流れる電流は、ｎチャンネルＭＯＳ
トランジスタＮ１に流れる電流に等しい。また、ｐチャ
ンネルＭＯＳトランジスタＰ２の相互コンダクタンスｇ
ｍ２は、ｐチャンネルＭＯＳトランジスタＰ１の整数倍
であるから、ｐチャンネルＭＯＳトランジスタＰ２に
は、ｐチャンネルＭＯＳトランジスタＰ１に流れる電流
の整数倍、すなわちｎチャンネルＭＯＳトランジスタＮ
１に流れる電流の整数倍の電流が流れる。これらｐチャ
ンネルＭＯＳトランジスタＰ２およびｎチャンネルＭＯ
ＳトランジスタＮ３を流れる電流は、インバータＩ１〜
Ｉ３の動作電流となる。

【００６５】次に、インバータＩ１〜Ｉ３からなるリン
グオシレータは、上述のｐチャンネルＭＯＳトランジス
タＰ２およびｎチャンネルＭＯＳトランジスタＮ３を介
して電源電流が供給されて動作し、後段側のインバータ
Ｉ３から発振信号（符号なし）を出力する。この発振動
作の過程において、各インバータは、出力部に接続され
た容量Ｃ１〜Ｃ３を駆動して後段側のインバータに信号
を出力する。バッファ回路Ｂは、インバータＩ３から出
力された発振信号を受けてクロック信号ＣＬＫを出力す
る。以下の説明において、このクロック信号ＣＬＫの周
期を「タイマー周期」と称す。

【００６６】インバータＩ１〜Ｉ３からなるリングオシ
レータの発振周期（すなわちタイマー周期）は、各イン
バータが後段側のインバータに信号を出力する際の容量
Ｃ１〜Ｃ３の充放電時間で定まる。この充放電時間は各
インバータの駆動電流に依存し、この駆動電流が大きい
程、容量の充放電時間が短くなり、リングオシレータの
発振周期が短くなる。このタイマー回路では、リングオ
シレータを構成するインバータＩ１〜Ｉ３は、ｐチャン
ネルＭＯＳトランジスタＰ２およびｎチャンネルＭＯＳ
トランジスタＮ３を介して動作電流が供給されるので、
これらのトランジスタを流れる電流を制御することによ
り、容量Ｃ１〜Ｃ３の充放電時間が制御され、タイマー
周期が制御される。

【００６７】ここで、上述したように、ｐチャンネルＭ
ＯＳトランジスタＰ２およびｎチャンネルＭＯＳトラン
ジスタＮ３を流れる電流は、ｎチャンネルＭＯＳトラン
ジスタＮ１を流れる電流の整数倍であり、このｎチャン
ネルＭＯＳトランジスタＮ１を流れる電流は、上述のダ
イオードＤの温度特性の影響を受け、タイマー周期にダ
イオードＤの温度特性が反映される。具体的には、温度
が高くなるほど、ダイオードＤを流れる電流（即ちｎチ
ャンネルＭＯＳトランジスタＮ１を流れる電流）が増え
るので、ｐチャンネルＭＯＳトランジスタＰ２およびｎ
チャンネルＭＯＳトランジスタＮ３を介してインバータ
Ｉ１〜Ｉ３に供給される電流が増加する。この結果、リ
ングオシレータの発振周期が短くなり、タイマー周期が
短くなる。逆に、温度が低くなるほど、ダイオードＤを
流れる電流が減少し、タイマー周期が減少する。

【００６８】次に、上述のタイマー回路におけるタイマ
ー周期の設定方法を説明する。図４に、この実施の形態
にかかるタイマー回路が発生するクロック信号ＣＬＫの
タイマー周期の温度特性を示す。上述したように、この
タイマー回路が発生するタイマー周期は、温度の上昇に
伴って減少する傾向を示すので、高温側でリフレッシュ
の時間間隔が短くなる。また、メモリセルによるデータ
保持特性は、温度が高いほど厳しくなる。そこで、この
タイマー回路が発生するクロック信号ＣＬＫのタイマー
周期を設定する場合、温度に関するワースト条件下、す
なわち高温で、必要なリフレッシュ時間間隔が得られる
ように、例えばインバータＩ１〜Ｉ３の回路定数や容量
Ｃ１〜Ｃ３の値などによりインバータＩ１〜Ｉ３からな
るリングオシレータの発振周期を調整し、タイマー周期
を設定する。これにより、仕様上の全動作温度範囲にお
いてリフレッシュ動作が保障される。このように、クロ
ック信号ＣＬＫのタイミングの温度依存性は、当該半導
体記憶装置が有するメモリセルのデータ保持特性と相関
を有するものとなっている。

【００６９】なお、メモリセルのデータ保持特性は電源
電圧にも依存する傾向を有し、この実施の形態１にかか
るタイマー回路も電源電圧に依存する傾向を有する。そ
こで、メモリセルのデータ保持特性の電源電圧依存性に
応じてタイマー周期を調整するための機能をタイマー回
路に持たせることも可能である。これについては、実施
の形態６で述べる。

【００７０】以上説明したように、セルフリ・フレッシ
ュ時には、タイマー回路から出力されるクロック信号Ｃ
ＬＫのタイマー周期に基づきリフレッシュの時間間隔が
規定され、内部で自動的にリフレッシュが行われる。こ
のタイマー回路によれば、ダイオードＤの温度特性を反
映させてインバータＩ１〜Ｉ３に供給される電源電流を
制御するので、温度に応じてタイマー周期を制御するこ
とが可能となる。したがって、高温のワースト条件下で
タイマー周期を減少させ、常温および低温時にタイマー
周期を増加させることができ、メモリセルのホールド特
性の温度依存性に応じてタイマー周期を適切に設定する
ことが可能となる。

【００７１】（２）半導体記憶装置の全体動作について次に、上述のタイマー回路を内蔵した半導体記憶装置の
動作を説明する。外部からのアクセスがない場合（アド
レスの変化がない場合）、この半導体記憶装置は、定期
的にセルフ・リフレッシュ動作を行いながら、メモリセ
ル内のデータを保持する。このセルフ・リフレッシュ動
作は、リフレッシュ制御回路４の制御の下に、上述のタ
イマー回路から出力されるクロック信号ＣＬＫの周期す
なわちタイマー周期に応じた時間間隔で行われる。この
とき、温度が変化すると、上述したように、ダイオード
Ｄの温度特性に従ってタイマー周期が変化し、リフレッ
シュ動作の時間間隔が温度に依存して調整される。これ
により、温度に応じた最適な時間間隔でセルフ・リフレ
ッシュが行われる。

【００７２】また、外部からアクセスがあった場合、例
えば、アドレスの変化があった場合には、この半導体記
憶装置は、上述のセルフ・リフレッシュ動作とは別に、
リード・ライト動作と同一サイクル内でリフレッシュを
行う。この動作モードでのリフレッシュは、アドレスの
変化を検出して行われるものであって、上述のタイマー
周期で規定されるセルフ・リフレッシュとは別に行われ
る。したがって、本発明にかかる上述のタイマー回路の
動作とは直接的には関連しない。

【００７３】以下、参考までに、外部からアクセスがあ
った場合の動作を説明する。まず、或る時刻でアドレス
信号ＡＤＤが変化すると、このアドレスＡＤＤがアドレ
ス入力系１に取り込まれ、ラッチアドレスＬＡＤＤとし
て出力される。パルスジェネレータ３を構成するアドレ
ス変化検出回路（図示なし）は、アドレスＬＡＤＤの変
化を検出してアドレス変化検出信号φＡＴＤを出力す
る。アドレスマルチプレクサ５は、アドレス変化検出信
号φＡＴＤを受けると、まずリフレッシュアドレスＲＡ
ＤＤをアドレスＭＡＤＤ０として選択する。そして、ア
ドレス変化検出信号φＡＴＤの立ち上がりエッジを起点
とする所定のタイミングで、アドレスＭＡＤＤ（リフレ
ッシュアドレスＲＡＤＤ）で指定されるワード線が駆動
され、一連のリフレッシュ動作が行われる。

【００７４】この後、アドレスマルチプレクサ５は、ア
ドレスＭＡＤＤ０としてラッチアドレスＬＡＤＤ０を選
択する。そして、アドレス変化検出信号φＡＴＤの立ち
下がりエッジを起点とする所定のタイミングでラッチ制
御信号ＬＣが活性化される。ラッチ１０３は、ラッチ制
御信号ＬＣに基づき、この時点でのアドレスＡＤＤの値
をラッチする。この後、ラッチ制御信号ＬＣの立ち上が
りエッジを起点とする所定のタイミングで、アドレスＭ
ＡＤＤ（ラッチアドレスＬＡＤＤ）で指定されるワード
線が駆動され、一連のリード・ライト動作が行われる。
このように、この半導体記憶装置では、アドレスが変化
した場合、セルフ・リフレッシュとは別に、リード・ラ
イト動作と同一サイクル内で、アドレスの変化を受けて
フレッシュ動作が行われる。

【００７５】＜実施の形態２＞以下、この発明の実施の
形態２を説明する。上述の実施の形態１では、ダイオー
ドＤの温度特性により、図４に示すタイマー周期の温度
特性線の傾き、すなわち温度への依存性が一義的に決ま
る。したがって、高温側でリフレッシュ動作が保障され
るようにインバータＩ１〜Ｉ３の回路定数や容量Ｃ１〜
Ｃ３の値を決定しても、常温や低温側でのリフレッシュ
の時間間隔が適切に設定されるとは限らない。そこで、
全温度範囲にわたってリフレッシュの時間間隔を適切に
設定するためには、タイマー周期の特性線の傾きを変化
させる機能を更に有することが望ましい。

【００７６】この実施の形態２にかかるタイマー回路
は、かかる知見に基づくものであって、温度依存性が付
与された電源電流を発生する電源回路と、この電源回路
の出力側に接続され、温度に依存した周期を有するクロ
ック信号ＣＬＫを発生するクロック発生回路とから構成
される。ここにおいて、電源回路は、温度依存性を有
し、温度上昇に伴いその電源電流を増加させて、クロッ
ク周期すなわちタイマー周期を減少させ、或いは温度下
降に伴い電源電流を減少させ、クロック周期すなわちタ
イマー周期を増加させる。そして、この電源回路は、カ
レントミラー回路と、カレントミラー回路の一次側に接
続され、温度依存性を有する一次側電流をカレントミラ
ー回路に供給する温度依存性を付与する回路とからな
り、温度依存性を有する一次側電流に応じて、間接的に
温度依存性が付与された電源電流を二次側に発生する。

【００７７】更に、この温度依存性を付与する回路は、
可変の温度依存性すなわち可変の温度特性を有する回路
で構成し得る。温度依存性を付与する回路は、温度依存
性すなわち温度特性を制御可能な回路構成とすること
で、この温度依存性を付与する回路にタイマー周期の温
度特性線の傾きを変化させる機能を付加する。従って、
この温度依存性を付与する回路は、温度特性変更回路で
構成し得る。よって、高温側のリフレッシュ動作を優先
的に保障するようにタイマー周期を設定した場合であっ
ても、常温や低温側でも適切なリフレッシュの時間間隔
を得ることが可能となる。この温度特性変更回路の回路
構成は、回路が温度特性を変更する機能を有する限り限
定する必要はない。回路構成の1例として、カレントミ
ラー回路の一次側に直列接続される複数個のダイオード
Ｄのうち、実際に整流素子として働かせるダイオードＤ
の数を可変とし得る。ダイオードＤの数を可変とするた
めの回路構成は、その機能を有する限り限定する必要は
ないが、1例として、スイッチング素子を各ダイオード
Ｄに並列に接続し、カレントミラー回路の一次側電流の
経路を可変にすることで、電流経路上にあるダイオード
Ｄの数を変更するよう構成し得る。一方、クロック発生
回路は、第一の実施形態と同様の回路構成とし得る。す
なわち、クロック発生回路は、電源回路の出力側すなわ
ちカレントミラー回路の二次側に接続され、カレントミ
ラー回路の二次側の負荷として作用するリングオシレー
タと、このリングオシレータの出力側に接続され、温度
に依存した周期を有するクロック信号ＣＬＫを発生する
バッファ回路Ｂとから構成し得る。

【００７８】この実施の形態２にかかるタイマー回路の
回路構成の一例を以下示す。上述の図２に示す実施の形
態１にかかる構成において、ダイオードＤに代え、図５
（ａ）に示す温度特性変更回路を備える。この温度特性
変更回路は、ヒューズ回路Ｈと、ゲート回路Ｇと、ｎチ
ャンネルＭＯＳトランジスタＮ４〜Ｎ６と、ダイオード
Ｄ１〜Ｄ３とから構成される。ここで、ヒューズ回路Ｈ
は、電源ＶＤＤと接地との間に直列接続された抵抗Ｒ１
およびヒューズＦ１と、同じく電源ＶＤＤと接地との間
に直列接続された抵抗Ｒ２およびヒューズＦ２とから構
成される。

【００７９】また、ゲート回路Ｇは、負論理および正論
理の入力部を有する論理積ゲートＧ１，Ｇ３と、負論理
の入力部のみを有する論理積ゲートＧ２と、論理和ゲー
トＧ４，Ｇ５とから構成される。論理積ゲートＧ１の負
論理入力部は、抵抗Ｒ２とヒューズＦ２との接続ノード
ＮＤ２に接続され、その正論理入力部は、抵抗Ｒ１とヒ
ューズＦ１との接続ノードにＮＤ１接続される。論理積
ゲートＧ２の各負論理入力部は接続ノードＮＤ１，ＮＤ
２にそれぞれ接続される。論理積ゲートＧ３の正論理入
力部は接続ノードＮＤ２に接続され、その負論理入力部
は接続ノードＮＤ１に接続される。論理和ゲートＧ４の
入力部には、上述の論理積ゲートＧ１〜Ｇ３の各出力部
が接続され、論理和ゲートＧ５の入力部には、上述の論
理積ゲートＧ２，Ｇ３の各出力部が接続される。論理和
ゲートＧ４，Ｇ５および論理積ゲートＧ３の各出力信号
は、このゲート回路Ｇの出力信号とされる。

【００８０】さらに、ダイオードＤ１〜Ｄ３は、電源Ｖ
ＤＤと図２に示す抵抗Ｒとの間に直列接続されている。
すなわち、ダイオードＤ１のアノードは電源ＶＤＤに接
続され、ダイオードＤ２のアノードはダイオードＤ１の
カソードに接続され、ダイオードＤ３のアノードはダイ
オードＤ２のカソードに接続され、このダイオードＤ３
のカソードは抵抗Ｒの一端側に接続されている。ｎチャ
ンネルＭＯＳトランジスタＮ４〜Ｎ６は、その電流経路
がダイオードＤ１〜Ｄ３に対してそれぞれ並列接続され
ている。これらｎチャンネルＭＯＳトランジスタＮ４〜
Ｎ６のゲートには、上述のゲート回路Ｇを構成する論理
和ゲートＧ４、論理和ゲートＧ５、論理積ゲートＧ３の
出力部がそれぞれ接続されている。これらｎチャンネル
ＭＯＳトランジスタＮ４〜Ｎ６は、ダイオードＤ１〜Ｄ
３のバイパス経路を構成する。

【００８１】次に、温度特性変更回路の動作を説明す
る。この温度特性変更回路によれば、ヒューズＦ１，Ｆ
２を選択的に切断することにより、ダイオードＤ１〜Ｄ
３の各バイパス状態が制御され、見かけ上、ダイオード
の接続個数が変更される。具体的には、ヒューズＦ１，
Ｆ２の何れも切断しない場合、接続ノードＮＤ１，ＮＤ
２には、ヒューズＦ１，Ｆ２を介して接地電位が現れ
る。この場合、論理積ゲートＧ１〜Ｇ３のうち、論理積
ゲートＧ２のみがハイレベル“Ｈ”の信号を出力する。
この結果、論理和ゲートＧ４，Ｇ５の出力信号を受ける
ｎチャンネルＭＯＳトランジスタＮ４，Ｎ５が導通状態
となる。したがって、ダイオードＤ１，Ｄ２がバイパス
され、見かけ上のダイオードの接続個数は１個となる。
すなわち、ダイオードＤ３のみが整流素子として作用す
る。

【００８２】また、ヒューズＦ１のみを切断した場合、
接続ノードＮＤ１には、抵抗Ｒ１，Ｒ２を介して電源Ｖ
ＤＤの電位が現れ、接続ノードＮＤ２には、ヒューズＦ
２を介して接地電位が現れる。この場合、論理積ゲート
Ｇ１〜Ｇ３のうち、論理積ゲートＧ１の出力信号のみが
ハイレベル“Ｈ”となり、論理和ゲートＧ４の出力信号
がゲートに与えられるｎチャンネルＭＯＳトランジスタ
Ｎ４のみが導通する。この結果、ダイオードＤ１がバイ
パスされ、見かけ上のダイオードの接続個数は２個とな
る。すなわち、ダイオードＤ２，Ｄ３が整流素子として
作用する。

【００８３】また、ヒューズＦ２のみを切断した場合、
接続ノードＮＤ２には、抵抗Ｒ２を介して電源ＶＤＤの
電位が現れ、接続ノードＮＤ１には、ヒューズＦ１を介
して接地電位が現れる。この場合、論理積ゲートＧ１〜
Ｇ３のうち、論理積ゲートＧ３の出力信号のみがハイレ
ベル“Ｈ”となり、論理和ゲートＧ４，Ｇ５の各出力信
号がゲートに与えられるｎチャンネルＭＯＳトランジス
タＮ４，Ｎ５と、論理積ゲートＧ３の出力信号がゲート
に与えられるｎチャンネルＭＯＳトランジスタＮ６が導
通する。この結果、ダイオードＤ１〜Ｄ３がバイパスさ
れ、見かけ上のダイオードの接続個数は０個となる。ダ
イオードＤ１〜Ｄ３のいずれもが整流素子として作用し
ない。

【００８４】さらに、ヒューズＦ１，Ｆ２を共に切断し
た場合、接続ノードＮＤ１，ＮＤ２には、抵抗Ｒ１，Ｒ
２を介して電源ＶＤＤの電位が現れる。この場合、論理
積ゲートＧ１〜Ｇ３の出力信号が何れもロウレベル
“Ｌ”となる。この結果、ｎチャンネルＭＯＳトランジ
スタＮ４〜Ｎ６の何れも導通せず、見かけ上のダイオー
ドの接続個数は３個となる。すなわち、全てのダイオー
ドＤ１〜Ｄ３が整流素子として作用する。このように、
ヒューズＦ１，Ｆ２を選択的に切断することにより、ダ
イオードの接続数が０個から３個の間で任意の個数に変
更することが可能となる。

【００８５】図５（ａ）に示す温度特性変更回路によれ
ば、ヒューズを切断しない初期の状態で、ダイオードの
接続個数を１個とし、ヒューズを選択的に切断すること
により、０個、２個、３個の何れかを選択することがで
き、１個を基準としてダイオードの接続個数を増減させ
ることができる。従って、リフレッシュの時間間隔が短
い場合と長い場合の両方に対処することが可能となる。

【００８６】なお、この例では、３個のダイオードＤ１
〜Ｄ３を設け、これらを選択的にバイパスしたが、ダイ
オードの配置数は任意であり、例えば５個のダイオード
を直列接続して設けておき、これらを選択的にバイパス
するものとしてもよい。また、ヒューズを切断しない状
態において、見かけ上のダイオードの接続個数も任意に
設定してよい。

【００８７】上述の図５（ａ）に示す例では、ダイオー
ドの見かけ上の接続個数を増減することが可能である
が、ダイオードの接続数を増加するのみの変更が要求さ
れる場合、図５（ｂ）に例示するように構成し得る。ダ
イオードＤ１〜Ｄ３のバイパスを構成する３つのヒュー
ズＦ１０〜Ｆ３０を、各ダイオードＤ１〜Ｄ３に並列接
続し得る。この場合、初期状態で見かけ上のダイオード
の接続数を１個にする場合、例えばヒューズＦ２０、Ｆ
３０のみを設け、ヒューズＦ１０を初めから設けなけれ
ばよい。

【００８８】この例では、切断されたヒューズと並列に
接続されたダイオードの個数が、見かけ上のダイオード
の接続個数となる。例えば、ヒューズＦ１０のみを切断
すれば、接続個数は１個（ダイオードＤ１）となり、ヒ
ューズＦ１０，Ｆ２０を切断すれば、接続個数が２個
（ダイオードＤ１，Ｄ２）となる。この例では３個のダ
イオードを設けたが、もちろんこれに限定されることな
く、必要とする個数のダイオードとヒューズを設ければ
よい。

【００８９】次に、見かけ上のダイオードの接続個数と
タイマー周期の温度特性の傾きとの関係を説明する。上
述したように、温度が１℃だけ変化すると、ダイオード
の障壁電位Ｖｆが２ｍＶだけ変化するので、例えば２個
のダイオードを直列接続すれば、見かけ上、１℃の温度
変化に対して障壁電位Ｖｆが４ｍＶだけ変化することと
なる。すなわち、ダイオードの接続個数を変更すること
により、１℃あたりの障壁電位Ｖｆの変化分を選択する
ことができる。障壁電位Ｖｆが変化すれば、ダイオード
を流れる電流が変化し、またダイオードの接続数が増え
るほど、１℃あたりの順方向電流の変化分が増加する傾
向を示す。従って、ヒューズＦ１，Ｆ２を選択的に切断
してダイオードの接続数を選択することにより、前述の
図４に示すタイマー周期の特性線の傾きを変更すること
が可能となる。

【００９０】以上説明したように、この実施の形態２に
よれば、カレントミラー回路の一次側に接続される見か
け上のダイオードの個数を変更するようにしたので、タ
イマー周期の温度特性の傾きを変更することができる。
したがって、高温側でリフレッシュ動作を保障しなが
ら、常温や低温でのリフレッシュの時間間隔を適切に設
定することが可能となる。

【００９１】＜実施の形態３＞以下、この発明の実施の
形態３を説明する。この実施の形態３に係るタイマー回
路は、前述の実施の形態１にかかるタイマー回路を基本
構成とし、スタンバイ状態とアクティブ状態とで、タイ
マー周期を切り換えるようにしたものである。

【００９２】ここで、この実施の形態３を説明する前
に、スタンバイ状態とアクティブ状態とで、タイマー周
期を切り換えることの意義を説明する。実施の形態１で
説明した半導体記憶装置のように、アクティブ状態にお
いて、リフレッシュ動作とリード・ライト動作が同一サ
イクル内で行われる場合、リフレッシュ動作がその後の
リード・ライト動作に干渉することにより、動作マージ
ンの低下を招く場合がある。

【００９３】例えば、図６において、リフレッシュ動作
の後、ビット線上のデータ信号ＢＬ、ＢＬｂのイコライ
ズが不十分な場合、ビット線上に既存のデータが残留
し、ビット線上にオフセット電位差が生じる。この場
合、次に読み出しの対象とされるメモリセルが、リフレ
ッシュされてから時間が経過した場合、すなわち、ホー
ルドリミットに近くなった場合、このメモリセル内のデ
ータに相当する電圧レベルが劣化している。このような
メモリセルからデータを読み出すと、残留データが読み
出しデータに干渉し、ビット線上のデータ信号の振幅Δ
Ｖが小さくなる。この結果、動作マージンが低下する。

【００９４】この動作マージンの低下を回避するために
は、メモリセル内のデータに相当する電圧レベルの劣化
を抑えればよく、リフレッシュの時間間隔を短くすれば
よい。これに対し、スタンバイ状態では、このような干
渉は発生し得ないので、リフレッシュの時間間隔を短く
する必要はない。従って、この実施の形態３にかかるタ
イマー回路は、かかる知見に基づき、スタンバイ状態と
アクティブ状態とで、リフレッシュの時間間隔を与える
タイマー周期を切り換えるように構成されたものであ
る。すなわち、アクティブ状態において、スタンバイ状
態よりタイマー周期を短くすることで、リフレッシュの
時間間隔を短くする。

【００９５】この実施の形態３にかかるタイマー回路
は、かかる知見に基づくものであって、温度依存性が付
与された電源電流を発生する電源回路と、この電源回路
の出力側に接続され、温度に依存した周期を有するクロ
ック信号ＣＬＫを発生するクロック発生回路とから構成
される。ここにおいて、電源回路は、温度依存性を有
し、温度上昇に伴いその電源電流を増加させて、クロッ
ク周期すなわちタイマー周期を減少させ、或いは温度下
降に伴い電源電流を減少させ、クロック周期すなわちタ
イマー周期を増加させる。そして、この電源回路は、カ
レントミラー回路と、カレントミラー回路の一次側に接
続され、温度依存性を有する一次側電流をカレントミラ
ー回路に供給する温度依存性を付与する回路とからな
り、温度依存性を有する一次側電流に応じて、間接的に
温度依存性が付与された電源電流を二次側に発生する。

【００９６】更に、この温度依存性を付与する回路は、
一定の温度依存性すなわち一定の温度特性を有すると共
に、温度に依存せず電流を可変する機能を有する回路で
構成し得る。温度依存性を付与する回路は、電流値が温
度に依存して変化することに加え、制御信号に基づき電
流値を制御可能に構成することで、温度のみならず、そ
の他の要因例えば、デバイスのアクティブ状態およびス
タンバイ状態の間で、電流値を変えることにより、タイ
マー周期を変えて、リフレッシュの時間間隔を変える。
具体的には、アクティブ状態において、スタンバイ状態
よりタイマー周期を短くすることで、リフレッシュの時
間間隔を短くする。

【００９７】温度依存性を付与する回路は、上記機能を
有すれば、その回路構成を限定する必要はないが、回路
構成の1例として、温度に依存した電流特性を有する整
流素子と制御信号に基づきその抵抗値が変化する可変抵
抗回路との直列接続で構成し得る。この可変抵抗回路
も、制御信号に基づきその抵抗値が変化する機能を有す
れば、その回路構成を限定する必要はないが、回路構成
の1例として、複数の抵抗素子の直列接続と、少なくと
もその1つの抵抗素子に対するバイパス経路を、制御信
号に基づき選択的に形成するバイパス経路付与回路素子
とから構成し得る。このバイパス経路付与回路素子は、
制御信号に基づき選択的に抵抗素子に対するバイパス経
路を形成する機能を有すれば、その素子のタイプを限定
する必要はないが、1例として、バイパス経路付与回路
素子は、抵抗素子に並列に接続されたスイッチングトラ
ンジスタで構成し得る。更に、この温度に依存した電流
特性を有する整流素子は、温度に依存した電流特性を示
す１または複数の直列接続したダイオードＤで構成し得
る。

【００９８】一方、クロック発生回路は、第一の実施形
態と同様の回路構成とし得る。すなわち、クロック発生
回路は、電源回路の出力側すなわちカレントミラー回路
の二次側に接続され、カレントミラー回路の二次側の負
荷として作用するリングオシレータと、このリングオシ
レータの出力側に接続され、温度に依存した周期を有す
るクロック信号ＣＬＫを発生するバッファ回路Ｂとから
構成し得る。

【００９９】この実施の形態３にかかるタイマー回路の
1例を図７を参照して説明する。前述の図２に示す実施
の形態１にかかる構成において、抵抗Ｒに代えて、図７
に示す抵抗Ｒ１０，Ｒ２０、およびｐチャンネルＭＯＳ
トランジスタＰ１０を備える。すなわち、ダイオードＤ
のカソード側と、図２に示すｎチャンネルＭＯＳトラン
ジスタＮ１のドレインとの間には、抵抗Ｒ１０および抵
抗Ｒ２０が直列接続され、抵抗Ｒ１０にはｐチャンネル
ＭＯＳトランジスタＰ１０の電流経路が並列接続されて
いる。このｐチャンネルＭＯＳトランジスタＰ１０のゲ
ートには、外部から与えられるチップセレクト信号／Ｃ
Ｓから派生した信号が与えられる。抵抗Ｒ２０の値は、
図２に示す抵抗Ｒと同等に設定される。

【０１００】この実施の形態によれば、チップセレクト
信号／ＣＳがロウレベル“Ｌ”の場合、すなわちアクテ
ィブ状態の場合、ｐチャンネルＭＯＳトランジスタＰ１
０が導通し、抵抗Ｒ１０がバイパスされる。したがっ
て、ダイオードＤとｎチャンネルＭＯＳトランジスタＮ
１との間に、前述の図２に示す抵抗Ｒと同じ値の抵抗Ｒ
２０のみが介在するものとなり、図２に示すタイマー回
路と等価的になり、そのタイマー周期も同様の値をと
る。

【０１０１】これに対し、チップセレクト信号／ＣＳが
ハイレベル“Ｈ”の場合、ｐチャンネルＭＯＳトランジ
スタＰ１０が非導通状態となり、ダイオードＤとｎチャ
ンネルＭＯＳトランジスタＮ１との間には、抵抗Ｒ２０
に加えて、抵抗Ｒ１０が介在することとなる。この結
果、ｎチャンネルＭＯＳトランジスタＮ１に流れる電流
が抑制されて、インバータＩ１〜Ｉ３に供給される電源
電流が抑制され、タイマー周期が増加する。以上によ
り、スタンバイ状態とアクティブ状態とで、タイマー周
期が適用的に切り換えられる。

【０１０２】この実施の形態３によれば、アクティブ状
態では、例えばデータの干渉が顕在化しない程度にリフ
レッシュの時間間隔を短く制御することができ、また、
スタンバイ状態では、リフレッシュの期間間隔を増加し
て、リフレッシュ動作に伴う消費電流の発生を有効に抑
制することができる。

【０１０３】＜実施の形態４＞以下、この発明の実施の
形態４を説明する。この実施の形態４に係るタイマー回
路は、半導体記憶装置に搭載されるものであって、上述
の実施の形態３にかかるタイマー回路と同様の目的をも
って構成され、スタンバイ状態とアクティブ状態とで、
タイマー周期を切り換える機能を有する。

【０１０４】すなわち、本発明に係るタイマー回路は、
第一のクロック信号を出力するタイマー回路と、このタ
イマー回路と接続され、この第一のクロック信号の周期
を変更し、第一のクロック信号とは周期が異なる第二の
クロック信号を出力するクロック信号周期変更回路と、
該タイマー回路とクロック信号周期変更回路とに接続さ
れ、第一のクロック信号及び第二のクロック信号のいず
れか1方を選択し、出力する選択回路とから構成し得
る。前記第一のクロック信号を出力するタイマー回路
は、上述の実施の形態１乃至３に係る新規なタイマー回
路のいずれか１つで構成しても良く、また、既知のタイ
マー回路、例えば、図１８に示す従来技術にかかるタイ
マー回路で構成することも可能である。上記クロック信
号周期変更回路は、第一のクロック信号の周期を変更す
る機能を有する回路であればよく、その回路の種類或い
は回路構成を限定する必要はないが、その1例として、
クロック信号周期変更回路は、第一のクロック信号の周
期を分周するバイナリカウンタで構成し得る。バイナリ
カウンタは、第一のクロック信号の周期を分周し、第一
のクロック信号とは周期が異なる第二のクロック信号を
出力する。

【０１０５】上記選択回路は、制御信号に基づき、第一
のクロック信号及び第二のクロック信号のいずれか1方
を選択し、出力する機能を有する回路であればよく、そ
の回路の種類或いは回路構成を限定する必要はないが、
その1例として、選択回路は、マルチプレクサで構成し
得る。マルチプレクサは、制御信号に基づき、上記タイ
マー回路からの第一のクロック信号及び上記クロック信
号周期変更回路からの第二のクロック信号のいずれか1
方を選択し出力する。例えば、上記選択回路は、装置が
スタンバイ状態にあるときは第二のクロック信号を選択
して出力し、装置がアクティブ状態にあるときは第一の
クロック信号を選択して出力するよう構成し得る。この
結果、アクティブ状態では、例えばデータの干渉が顕在
化しない程度にリフレッシュの時間間隔を短く制御する
ことができ、また、スタンバイ状態では、リフレッシュ
の期間間隔を増加して、リフレッシュ動作に伴う消費電
流の発生を有効に抑制することができる。

【０１０６】図８に、この実施の形態４にかかるタイマ
ー回路ＴＩＭＥＲの回路構成の1例を示す。このタイマ
ー回路ＴＩＭＥＲは、上述の実施の形態１ないし３にか
かるタイマー回路の後段にバイナリカウンタＢＩＣとマ
ルチプレクサＭＡＸとを備えて構成される。すなわち、
同図において、タイマー回路ＴＩＭは、前述の実施の形
態１ないし３にかかるタイマー回路と同様に構成された
ものであって、クロック信号ＣＬＫ１を出力する。この
タイマー回路ＴＩＭとして、図１８に示す従来技術にか
かるタイマー回路を用いてもよい。バイナリカウンタＢ
ＩＣは、タイマー回路ＴＩＭからクロック信号ＣＬＫ１
の入力を受け、このクロック信号の周期すなわちタイマ
ー周期を自然数倍に分周するものである。

【０１０７】マルチプレクサＭＡＸは、チップセレクト
信号／ＣＳに基づきタイマー回路ＴＩＭまたはバイナリ
カウンタＢＩＣから出力された何れか1方のクロック信
号を選択し、これをクロック信号ＣＬＫとして出力する
ものである。このマルチプレクサＭＡＸは、チップセレ
クト信号／ＣＳから派生した制御信号を反転させるため
のインバータＭＩと、この制御信号に応じて相補的にオ
ン状態に制御されるスイッチＭＳ１、ＭＳ２から構成さ
れている。スイッチＭＳ１の入力部はバイナリカウンタ
ＢＩＣの出力部に接続され、スイッチＭＳ２の入力部は
タイマー回路ＴＩＭの出力部に接続されている。これら
スイッチＭＳ１，ＭＳ２の出力部は、共通に接続され、
タイマー回路ＴＩＭＥＲの出力部とされる。

【０１０８】この実施の形態４にかかるタイマー回路に
よれば、タイマー回路ＴＩＭは、上述の実施の形態１な
いし３と同様に動作して、クロック信号ＣＬＫを出力す
る。バイナリカウンタＢＩＣは、このクロック信号ＣＬ
Ｋを分周して、周期が自然数倍のクロック信号を出力す
る。ここで、このタイマー回路が搭載された半導体記憶
装置が、外部から供給されるチップセレクト信号／ＣＳ
によりアクティブ状態に制御されると、マルチプレクサ
ＭＡＸのスイッチＭＳ２がオン状態となり、タイマー回
路ＴＩＭから出力されるクロック信号ＣＬＫ１がクロッ
ク信号ＣＬＫとして出力される。

【０１０９】また、チップセレクト信号／ＣＳにより半
導体記憶装置がスタンバイ状態に制御されると、マルチ
プレクサＭＡＸのスイッチＭＳ１がオン状態となり、バ
イナリカウンタＢＩＣから出力されるクロック信号がク
ロック信号ＣＬＫとして出力される。これにより、アク
ティブ状態の場合には、タイマー周期すなわちクロック
信号ＣＬＫの周期は、タイマー回路ＴＩＭが生成するク
ロック信号ＣＬＫ１の周期となり、また、スタンバイ状
態の場合には、タイマー周期は、アクティブ状態の自然
数倍だけ長くなる。

【０１１０】したがって、この実施の形態４に係るタイ
マー回路によれば、上述の実施の形態３と同様に、アク
ティブ状態では、例えばデータの干渉が顕在化しない程
度にリフレッシュの時間間隔を短く制御することがで
き、また、スタンバイ状態では、リフレッシュの期間間
隔を増加して、リフレッシュ動作に伴う消費電流の発生
を有効に抑制することができる。

【０１１１】＜実施の形態５＞以下、この発明の実施の
形態５を説明する。この実施の形態５は、本発明に係る
タイマー回路の基本概念を、パルス幅を変更する機能を
有するパルス発生回路に適用したものである。パルス発
生回路は、1例として、半導体記憶装置のワードパルス
発生回路に適用し得る。この場合、ワードパルス発生回
路は、図１に示すロウ制御回路１３を構成する。従っ
て、ワードパルス発生回路は、パルスジェネレータ３か
ら出力されるアドレス変化検出信号φＡＴＤを受けて、
ワード線を駆動するためのワードパルスを発生する。こ
のワードパルスはロウイネーブル信号ＲＥに反映され
る。なお、セルフ・リフレッシュの時間間隔を計時する
タイマー回路については、上述の実施の形態１乃至４の
何れかのものを備えるものとする。すなわち、温度が上
昇するとリフレッシュの時間間隔が短くなるようにリフ
レッシュ制御が行われる。

【０１１２】一般に、ワードパルス幅を広くすると、メ
モリセルの書き込みレベルが改善され、データのホール
ド特性が改善される。上述の実施の形態１ないし３によ
れば、リフレッシュの時間間隔が温度に応じて適切に制
御される。すなわち、温度が高い場合やアクティブ状態
では、リフレッシュの時間間隔が短くなり、逆に温度が
低い場合やスタンバイ状態では、リフレッシュの時間間
隔が増加する。ここで、リフレッシュの時間間隔とワー
ドパルス幅との関係に着目すれば、リフレッシュの時間
間隔が短い場合、ワードパルス幅は短くても足り、リフ
レッシュの時間間隔が長い場合、ワードパルス幅が長い
方が好ましい。この実施の形態５にかかる半導体記憶装
置は、かかる知見に基づくものであって、温度や動作状
態すなわちアクティブ状態またはスタンバイ状態に応じ
てワードパルス幅を切り換え可能なように構成されたも
のである。

【０１１３】すなわち、本発明に係るパルス幅を変更す
る機能を有するパルス発生回路は、温度依存性が付与さ
れた電源電流を発生する電源回路と、この電源回路の出
力側に接続され、温度に依存した周期を有するパルス信
号を発生するパルス信号発生回路とから構成される。こ
こにおいて、電源回路は、温度依存性を有し、温度上昇
に伴いその電源電流を増加させて、パルス周期を減少さ
せ、或いは温度下降に伴い電源電流を減少させ、パルス
周期を増加させる。そして、この電源回路は、カレント
ミラー回路と、カレントミラー回路の一次側に接続さ
れ、温度依存性を有する一次側電流をカレントミラー回
路に供給する温度依存性を付与する回路とからなり、温
度依存性を有する一次側電流に応じて、間接的に温度依
存性が付与された電源電流を二次側に発生する。

【０１１４】更に、この温度依存性を付与する回路は、
一定の温度依存性すなわち一定の温度特性を有する回路
で構成し得る。例えば、温度に依存した電流特性を有す
る整流素子と抵抗Ｒとの直列接続で構成し得る。更に、
この温度に依存した電流特性を有する整流素子は、温度
に依存した電流特性を示す１または複数の直列接続した
ダイオードＤで構成し得る。一方、パルス信号発生回路
は、電源回路の出力側すなわちカレントミラー回路の二
次側に接続され、カレントミラー回路の二次側の負荷と
して作用するリングオシレータと、このリングオシレー
タの出力側に接続され、温度に依存した周期を有するク
ロック信号ＣＬＫを発生するバッファ回路Ｂとから構成
し得る。

【０１１５】更に、この温度依存性を付与する回路は、
一定の温度依存性すなわち一定の温度特性を有する回路
に代えて、可変の温度依存性すなわち可変の温度特性を
有する回路で構成し得る。温度依存性を付与する回路
は、温度依存性すなわち温度特性を制御可能な回路構成
とすることで、この温度依存性を付与する回路にパルス
信号周期の温度特性線の傾きを変化させる機能を付加す
る。従って、この温度依存性を付与する回路は、温度特
性変更回路で構成し得る。よって、高温側のリフレッシ
ュ動作を優先的に保障するようにパルス信号周期を設定
した場合であっても、常温や低温側でも適切なリフレッ
シュの時間間隔を得ることが可能となる。この温度特性
変更回路の回路構成は、回路が温度特性を変更する機能
を有する限り限定する必要はない。回路構成の1例とし
て、カレントミラー回路の一次側に直列接続される複数
個のダイオードＤのうち、実際に整流素子として働かせ
るダイオードＤの数を可変とし得る。ダイオードＤの数
を可変とするための回路構成は、その機能を有する限り
限定する必要はないが、1例として、スイッチング素子
を各ダイオードＤに並列に接続し、カレントミラー回路
の一次側電流の経路を可変にすることで、電流経路上に
あるダイオードＤの数を変更するよう構成し得る。

【０１１６】更に、この温度依存性を付与する回路は、
上記回路構成に代え、一定の温度依存性すなわち一定の
温度特性を有すると共に、温度に依存せず電流を可変す
る機能を有する回路で構成し得る。温度依存性を付与す
る回路は、電流値が温度に依存して変化することに加
え、制御信号に基づき電流値を制御可能に構成すること
で、温度のみならず、その他の要因、例えば、デバイス
のアクティブ状態およびスタンバイ状態の間で、電流値
を変えることにより、タイマー周期を変えて、リフレッ
シュの時間間隔を変える。具体的には、アクティブ状態
において、スタンバイ状態よりタイマー周期を短くする
ことで、リフレッシュの時間間隔を短くする。

【０１１７】温度依存性を付与する回路は、上記機能を
有すれば、その回路構成を限定する必要はないが、回路
構成の1例として、温度に依存した電流特性を有する整
流素子と制御信号に基づきその抵抗値が変化する可変抵
抗回路との直列接続で構成し得る。この可変抵抗回路
も、制御信号に基づきその抵抗値が変化する機能を有す
れば、その回路構成を限定する必要はないが、回路構成
の1例として、複数の抵抗素子の直列接続と、少なくと
もその1つの抵抗素子に対するバイパス経路を、制御信
号に基づき選択的に形成するバイパス経路付与回路素子
とから構成し得る。このバイパス経路付与回路素子は、
制御信号に基づき選択的に抵抗素子に対するバイパス経
路を形成する機能を有すれば、その素子のタイプを限定
する必要はないが、1例として、バイパス経路付与回路
素子は、抵抗素子に並列に接続されたスイッチングトラ
ンジスタで構成し得る。更に、この温度に依存した電流
特性を有する整流素子は、温度に依存した電流特性を示
す１または複数の直列接続したダイオードＤで構成し得
る。

【０１１８】更に、上記構成に代え、本発明に係るパル
ス幅を変更する機能を有するパルス発生回路は、第一の
パルス信号を出力するパルス発生回路と、このパルス発
生回路と接続され、この第一のパルス信号の周期を変更
し、第一のパルス信号とは周期が異なる第二のパルス信
号を出力するパルス信号周期変更回路と、該パルス発生
回路とパルス信号周期変更回路とに接続され、第一のパ
ルス信号及び第二のパルス信号のいずれか1方を選択
し、出力する選択回路とから構成し得る。前記第一のパ
ルス信号を出力するパルス発生回路は、上述の実施の形
態１乃至３に係る新規なタイマー回路のいずれか１つと
同一の回路構成でも良く、また、既知のタイマー回路、
例えば、図１７に示す従来技術にかかるタイマー回路と
同一の回路構成することも可能である。

【０１１９】上記パルス信号周期変更回路は、第一のパ
ルス信号の周期を変更する機能を有する回路であればよ
く、その回路の種類或いは回路構成を限定する必要はな
いが、その1例として、パルス信号周期変更回路は、第
一のパルス信号の周期を分周するバイナリカウンタで構
成し得る。バイナリカウンタは、第一のパルス信号の周
期を分周し、第一のパルス信号とは周期が異なる第二の
パルス信号を出力する。上記選択回路は、制御信号に基
づき、第一のパルス信号及び第二のパルス信号のいずれ
か1方を選択し、出力する機能を有する回路であればよ
く、その回路の種類或いは回路構成を限定する必要はな
いが、その1例として、選択回路は、マルチプレクサで
構成し得る。マルチプレクサは、制御信号に基づき、上
記パルス発生回路からの第一のパルス信号及び上記パル
ス信号周期変更回路からの第二のパルス信号のいずれか
1方を選択し出力する。

【０１２０】例えば、上記選択回路は、装置がスタンバ
イ状態にあるときは第二のパルス信号を選択して出力
し、装置がアクティブ状態にあるときは第一のパルス信
号を選択して出力するよう構成し得る。この結果、アク
ティブ状態では、例えばデータの干渉が顕在化しない程
度にリフレッシュの時間間隔を短く制御することがで
き、また、スタンバイ状態では、リフレッシュの期間間
隔を増加して、リフレッシュ動作に伴う消費電流の発生
を有効に抑制することができる。

【０１２１】図９に、この実施の形態５にかかるパルス
幅を変更する機能を有するパルス発生回路の一例とし
て、半導体記憶装置が備えるワードパルス発生回路の構
成を示す。このワードパルス発生回路は、ワードパルス
のトリガーとなるトリガー信号ＷＬＴを遅延させるため
の遅延回路ＤＬＹと、このトリガー信号ＷＬＴと遅延回
路ＤＬＹの出力信号とを入力する否定的論理積ゲートＮ
Ａと、この否定的論理積ゲートＮＡからの出力信号が入
力されるインバータＩＮＶとから構成される。このイン
バータＩＮＶの出力信号はワードパルスＰとされる。信
号ＷＬＴとしては、例えば上述のパルスジェネレータ３
から出力されるアドレス変化検出信号φＡＴＤが使用さ
れる。

【０１２２】遅延回路ＤＬＹは、前述の実施の形態３に
かかるタイマー回路の構成において、図２に示すインバ
ータＩ１〜Ｉ３および容量Ｃ１〜Ｃ３を、インバータＩ
１０〜Ｉ３０および容量Ｃ１０〜Ｃ３０からなるインバ
ータチェーンに置き換えて構成され、初段のインバータ
Ｉ１０には、信号ＷＬＴが入力され、後段のインバータ
Ｉ３０の出力信号は、上述の否定的論理積ゲートＮＡに
入力される。その他の構成は、実施の形態３にかかるタ
イマー回路の構成と同様である。

【０１２３】以下、この実施の形態５にかかるワードパ
ルス発生回路の動作を説明する。初期状態において、ワ
ードパルスのトリガーとなる信号ＷＬＴはロウレベル
“Ｌ”にあるものとする。この状態状態では、上述した
ように、ｐチャンネルＭＯＳトランジスタＰ２およびｎ
チャンネルＭＯＳトランジスタＮ３により動作電流がイ
ンバータＩ１０〜Ｉ３０に供給され、インバータＩ３０
からハイレベル“Ｈ”の信号が否定的論理積ゲートＮＡ
に出力される。すなわち、初期状態では、否定的論理積
ゲートＮＡの一方の入力部には、ロウレベル“Ｌ”の信
号ＷＬＴが与えられ、他方の入力部には、遅延回路ＤＬ
Ｙからハイレベル“Ｈ”の信号が与えられており、イン
バータＩＮＶから出力されるワードパルスＰはロウレベ
ル“Ｌ”となっている。

【０１２４】この初期状態から信号ＷＬＴがハイレベル
“Ｈ”に変化すると、これに応答して否定的論理積ゲー
トＮＡがロウレベル“Ｌ”を出力し、インバータＩＮＶ
から出力されるワードパルスＰはハイレベル“Ｈ”に変
化する。このとき遅延回路ＤＬＹの出力信号はハイレベ
ル“Ｈ”を保っている。一方、信号ＷＬＴは、インバー
タＩ１０〜Ｉ３０を経て、これらのインバータチェーン
が有する所定の遅延時間が経過した時点で、インバータ
Ｉ３０からロウレベル“Ｌ”が出力される。否定的論理
積ゲートＮＡは、インバータＩ３０からロウレベル
“Ｌ”を受けてハイレベル“Ｈ”を出力する。この結
果、インバータＩＮＶから出力されるワードパルスＰは
ロウレベル“Ｌ”に戻る。すなわち、信号ＷＬＴの立ち
上がりエッジをトリガーとしてワードパルスが発生され
る。

【０１２５】このとき、インバータＩ１０〜Ｉ３０に供
給される動作電流は、上述のタイマー回路と同様に、ダ
イオードＤ、抵抗Ｒ１０，Ｒ２０、ｎチャンネルＭＯＳ
トランジスタＮ１を流れる電流により制御される。した
がって、温度が高くなると、インバータＩ１０〜Ｉ３０
に供給される動作電流が増え、これらインバータにおけ
る伝搬時間が短くなる。この結果、ワードパルスのパル
ス幅が短くなる。逆に温度が低くなると、インバータＩ
１０〜Ｉ３０に供給される動作電流が減り、これらイン
バータにおける伝搬時間が長くなる。この結果、ワード
パルスＰのパルス幅が広くなる。

【０１２６】また、チップセレクト信号／ＣＳがロウレ
ベル“Ｌ”の場合、即ちアクティブ状態の場合、ｐチャ
ンネルＭＯＳトランジスタＰ１０が導通し、抵抗Ｒ１０
がバイパスされるので、ｎチャンネルＭＯＳトランジス
タＮ１に流れる電流が増加する。この結果、インバータ
Ｉ１０〜Ｉ３０に供給される動作電流が増加し、インバ
ータＩ１０〜Ｉ３０での伝搬時間が短くなる。したがっ
て、この場合、ワードパルスＰのパルス幅が短くなり、
ワードパルス幅が短くなる。

【０１２７】逆にチップセレクト信号／ＣＳがハイレベ
ル“Ｈ”の場合、即ちスタンバイ状態の場合、ｐチャン
ネルＭＯＳトランジスタＰ１０が非導通状態となり、抵
抗Ｒ１０が顕在化するので、ｎチャンネルＭＯＳトラン
ジスタＮ１に流れる電流が減少する。したがって、この
場合、ワードパルスＰのパルス幅が広くなる。以上、こ
の実施の形態５によれば、ワードパルスのパルス幅が、
温度や動作状態、すなわち、スタンバイ状態またはアク
ティブ状態に応じて適切に制御される。

【０１２８】＜実施の形態６＞以下、この発明にかかる
実施の形態６を説明する。上述の実施の形態１ないし５
では、タイマー周期またはパルス幅すなわちパルス周期
に温度依存性を意図的に持たせたが、この実施の形態６
にかかるタイマー回路は、電源電圧の変化に対する依存
性を考慮に入れて構成されたものである。従来技術の欄
で述べたように、電源電圧に対するメモリセルのデータ
保持特性は一般にフラットな特性を示す。したがって、
タイマー周期についても電源電圧に対してフラットな特
性が好ましい。この実施の形態６では、タイマー周期が
電源電圧に対してフラットな特性を示すタイマー回路の
構成例と、タイマー周期が電源電圧に対して依存性を有
する構成例について説明する。

【０１２９】さらに、実施の形態６に係るタイマー回路
の第１の回路構成例につき説明する。この第１の回路構
成例は、電源電圧に基づき定電圧を発生する定電圧発生
回路と、この定電圧発生回路に接続され、定電圧発生回
路から出力された定電圧に基づき、温度依存性が付与さ
れた電源電流を発生する電源回路と、この電源回路の出
力側に接続され、温度に依存した周期を有するクロック
信号ＣＬＫを発生するクロック発生回路とから構成され
る。そして、電源電圧の変化に依存せず常に一定の電圧
をタイマー回路の温度依存性を付与する回路に印加する
ことで、タイマー回路のタイマー周期を電源電圧の変化
に依存させないよう構成する。ここにおいて、電源回路
は、温度依存性を有し、温度上昇に伴いその電源電流を
増加させて、クロック周期すなわちタイマー周期を減少
させ、或いは温度下降に伴い電源電流を減少させ、クロ
ック周期すなわちタイマー周期を増加させる。

【０１３０】図１０に、この実施の形態６にかかるタイ
マー回路の第１の回路構成例を示す。第１の回路構成例
は、電源電圧の変化に依存せず常に一定の電圧をタイマ
ー回路の温度依存性を付与する回路に印加することで、
タイマー回路のタイマー周期を電源電圧の変化に依存さ
せないよう構成する。すなわち、実施の形態６にかかる
タイマー回路の第１の回路構成例は、実施の形態１にか
かるタイマー回路の回路構成と同一の回路構成を含む。
そして、定電圧発生回路ＶＧＥＮの出力部を、タイマー
回路の温度依存性を付与する回路の入力部に接続する。
温度依存性を付与する回路は、ダイオードＤと抵抗Ｒと
の直列接続からなり、定電圧発生回路ＶＧＥＮの出力部
は、ダイオードＤのアノードに接続される。定電圧発生
回路ＶＧＥＮは、電源電圧ＶＤＤが給電されて略一定の
電圧ＶＲを発生するものである。この電圧ＶＲは、電源
電圧ＶＤＤが変動しても、略一定に保たれる。よって、
定電圧発生回路ＶＧＥＮの出力部から出力された略一定
の電圧ＶＲが、ダイオードＤのアノードに印加され、略
一定に保たれた一次側電流が、ダイオードＤと抵抗Ｒと
の直列接続からなる温度依存性を付与する回路に流れ
る。カレントミラー回路の構成および動作は、前記実施
の形態１で説明した通りである。

【０１３１】更に、本実施の形態６にかかるタイマー回
路の第１の回路構成例は、カレントミラー回路の出力側
にクロック発生回路ＣＧＥＮを有する。このクロック発
生回路ＣＧＥＮの回路構成は、前記実施の形態１にかか
るタイマー回路のクロック発生回路と同一回路構成であ
る。すなわち、クロック発生回路ＣＧＥＮは、図２に示
すインバータＩ１〜Ｉ３、容量Ｃ１〜Ｃ３、およびバッ
ファ回路Ｂから構成される。前記同図において、上述の
図２に示す実施の形態１にかかるタイマー回路の構成要
素と共通する要素には、同一符号を付し、重複する説明
を省略する。

【０１３２】この実施の形態６にかかるタイマー回路に
よれば、ダイオードＤのアノードに印加される電圧ＶＲ
は、電源電圧ＶＤＤの変動に依存せず一定に保たれるの
で、カレントミラー回路のトランジスタＮ１に流れる一
次側電流は、電源電圧ＶＤＤの変動に対する依存性がな
く、一定に保たれる。この結果、電源電圧ＶＤＤがソー
スに与えられているｐチャンネルＭＯＳトランジスタＰ
２を流れる一次側電流も、電源電圧ＶＤＤの変動に対す
る依存性がなくなる。従って、ｐチャンネルＭＯＳトラ
ンジスタＰ２を介して給電されるクロック発生回路ＣＧ
ＥＮから出力されるクロック信号ＣＬＫの周期すなわち
タイマー周期は、電源電圧ＶＤＤの変動に対する依存性
がなくなり、略一定を保つ。このように、実施の形態６
にかかる第１の回路構成例によれば、電源電圧ＶＤＤの
変動に対する依存性をなくし、温度依存性のみをクロッ
ク信号ＣＬＫの周期すなわちタイマー周期に持たせるこ
とが可能となる。

【０１３３】さらに、実施の形態６に係るタイマー回路
の第２の回路構成例につき説明する。この第２の回路構
成例は、電源電圧に基づき定電圧を発生する定電圧発生
回路と、この定電圧発生回路に接続され、定電圧発生回
路から出力された定電圧に基づき、温度依存性が付与さ
れた電源電流を発生する電源回路と、この電源回路の出
力側に接続され、温度に依存した周期を有するクロック
信号ＣＬＫを発生するクロック発生回路とから構成され
る。ここにおいて、電源回路は、温度依存性を有し、温
度上昇に伴いその電源電流を増加させて、クロック周期
すなわちタイマー周期を減少させ、或いは温度下降に伴
い電源電流を減少させ、クロック周期すなわちタイマー
周期を増加させる。

【０１３４】そして、この電源回路は、定電圧発生回路
に接続され、この定電圧発生回路から出力された定電圧
のレベルを降下する回路素子と、カレントミラー回路
と、カレントミラー回路の一次側に接続されると共に、
定電圧のレベルを降下する回路素子に接続され、レベル
が降下した定電圧の供給を受け、この定電圧に基づき、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、温度依
存性を有する一次側電流に応じて、間接的に温度依存性
が付与された電源電流を二次側に発生する。更に、この
温度依存性を付与する回路は、一定の温度依存性すなわ
ち一定の温度特性を有する回路で構成し得る。例えば、
温度に依存した電流特性を有する整流素子と抵抗Ｒとの
直列接続で構成し得る。

【０１３５】更に、この温度に依存した電流特性を有す
る整流素子は、温度に依存した電流特性を示す１または
複数の直列接続したダイオードＤで構成し得る。定電圧
のレベルを降下する回路素子は、例えば、電源電圧ＶＤ
Ｄと温度依存性を付与する回路との間に直列に接続さ
れ、かつそのゲートが、定電圧発生回路の出力に接続さ
れた電界効果型トランジスタで構成し得る。また、電界
効果型トランジスタに代え、定電圧のレベルを降下する
回路素子は、コレクタが電源電圧ＶＤＤに接続され、エ
ミッタが温度依存性を付与する回路に接続され、ベース
が定電圧発生回路の出力に接続されたバイポーラトラン
ジスタで構成し得る。一方、クロック発生回路は、電源
回路の出力側すなわちカレントミラー回路の二次側に接
続され、カレントミラー回路の二次側の負荷として作用
するリングオシレータと、このリングオシレータの出力
側に接続され、温度に依存した周期を有するクロック信
号ＣＬＫを発生するバッファ回路Ｂとから構成し得る。
レベルシフタは、既知の回路構成で実現し得る。

【０１３６】実施の形態６に係る第２の回路構成例につ
き以下説明する。図１０に示す例では、温度依存性を付
与する回路を、ダイオードＤと抵抗の直列接続で構成
し、定電圧発生回路ＶＧＥＮから出力された一定の電圧
ＶＲを、ダイオードＤのアノードに印加した。これに対
し、実施の形態６に係る第２の回路構成例では、温度依
存性を付与する回路と電源電圧との間にスイッチ素子を
設け、このスイッチ素子の制御端子を定電圧発生回路Ｖ
ＧＥＮの出力部に接続する。そして、定電圧発生回路Ｖ
ＧＥＮから出力された一定の電圧ＶＲをスイッチ素子の
制御端子に印加し、電圧ＶＲより低い一定の電圧が、温
度依存性を付与する回路に印加される。すなわち、温度
依存性を付与する回路をダイオードＤと抵抗Ｒとの直列
接続で構成する場合、定電圧発生回路ＶＧＥＮから出力
された一定の電圧ＶＲより低い一定の電圧がダイオード
Ｄのアノードに印加される。スイッチ素子は、例えば、
ｎチャンネルＭＯＳトランジスタやｎｐｎ型バイポーラ
トランジスタで構成し得る。図１１（ａ）は、スイッチ
素子をｎチャンネルＭＯＳトランジスタＮ１０で構成し
た1例を示す。図１１（ｂ）は、スイッチ素子をｎｐｎ
型バイポーラトランジスタＴＲで構成した別の例を示
す。

【０１３７】図１１（ａ）に示すように、電源電圧ＶＤ
ＤとダイオードＤのアノードとの間に直列にｎチャンネ
ルＭＯＳトランジスタＮ１０を設け、そのゲートに定電
圧発生回路ＶＧＥＮから出力された一定の電圧ＶＲを印
加してもよい。すなわち、図１１（ａ）に示す例では、
ダイオードＤのアノードには、ｎチャンネルＭＯＳトラ
ンジスタＮ１０のドレインが接続され、そのソースには
電源電圧ＶＤＤが与えられ、そのゲートには上述の定電
圧発生回路ＶＲが発生する電圧ＶＲが与えられる。これ
により、ダイオードＤのアノードには、電圧ＶＲよりも
ｎチャンネルＭＯＳトランジスタＮ１０のゲート閾値電
圧Ｖｔ分だけ低い一定の電圧が印加される。

【０１３８】また、図１１（ｂ）に示すように、電源電
圧ＶＤＤとダイオードＤのアノードとの間に直列にｎｐ
ｎ型バイポーラトランジスタＴＲを設け、そのベースに
定電圧発生回路ＶＧＥＮから出力された一定の電圧ＶＲ
を印加してもよい。すなわち、図１１（ｂ）に示す例で
は、ダイオードＤのアノードには、ｎｐｎ型バイポーラ
トランジスタＴＲのコレクタが接続され、そのエミッタ
には電源電圧ＶＤＤが与えられ、そのベースには上述の
定電圧発生回路ＶＲが発生する電圧ＶＲが与えられる。
これにより、ダイオードＤのアノードには、電圧ＶＲよ
りもｎｐｎ型バイポーラトランジスタＴＲのベース・エ
ミッタ間電圧Ｖｂｅ分だけ低い一定の電圧が印加され
る。図１１（ａ）および図１１（ｂ）に示す構成を採用
すれば、定電圧発生回路ＶＧＥＮの電流能力を抑えるこ
とができ、この定電圧発生回路を簡略に構成することが
できる。

【０１３９】さらに、実施の形態６に係るタイマー回路
の第３の回路構成例につき説明する。この第３の回路構
成例は、電源電圧に基づき定電圧を発生する定電圧発生
回路と、この定電圧発生回路に接続され、定電圧発生回
路から出力された定電圧に基づき、温度依存性が付与さ
れた電源電流を発生する電源回路と、この電源回路の出
力側に接続され、温度に依存した周期を有するクロック
信号ＣＬＫを発生するクロック発生回路と、このクロッ
ク発生回路の出力側に接続され、クロック信号ＣＬＫの
電圧レベルを調整するレベルシフタとから構成される。
ここにおいて、電源回路は、温度依存性を有し、温度上
昇に伴いその電源電流を増加させて、クロック周期すな
わちタイマー周期を減少させ、或いは温度下降に伴い電
源電流を減少させ、クロック周期すなわちタイマー周期
を増加させる。

【０１４０】そして、この電源回路は、定電圧発生回路
に接続され、定電圧発生回路から出力された定電圧の供
給を受けるカレントミラー回路と、カレントミラー回路
の一次側に接続されると共に、定電圧発生回路に接続さ
れ、定電圧発生回路から出力された定電圧の供給を受
け、この定電圧に基づき、温度依存性を有する一次側電
流をカレントミラー回路に供給する温度依存性を付与す
る回路とからなり、温度依存性を有する一次側電流に応
じて、間接的に温度依存性が付与された電源電流を二次
側に発生する。更に、この温度依存性を付与する回路
は、一定の温度依存性すなわち一定の温度特性を有する
回路で構成し得る。例えば、温度に依存した電流特性を
有する整流素子と抵抗Ｒとの直列接続で構成し得る。更
に、この温度に依存した電流特性を有する整流素子は、
温度に依存した電流特性を示す１または複数の直列接続
したダイオードＤで構成し得る。一方、クロック発生回
路は、電源回路の出力側すなわちカレントミラー回路の
二次側に接続され、カレントミラー回路の二次側の負荷
として作用するリングオシレータと、このリングオシレ
ータの出力側に接続され、温度に依存した周期を有する
クロック信号ＣＬＫを発生するバッファ回路Ｂとから構
成し得る。レベルシフタは、既知の回路構成で実現し得
る。

【０１４１】次に、この実施の形態６にかかるタイマー
回路の第３の回路構成の１例を図１２に示す。この第３
の構成例は、上述の図１０に示す第１の構成例とは、以
下の点で異なる。図１０に示す第１の構成例において
は、電源電圧ＶＤＤをｐチャンネルＭＯＳトランジスタ
Ｐ１，Ｐ２のソースに印加したが、図１２に示す第３の
回路構成例は、定電圧発生回路ＶＧＥＮの出力部をダイ
オードＤのアノードとカレントミラー回路のｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２のソースに接続し、定
電圧発生回路ＶＧＥＮから出力された一定の電圧ＶＲ
を、ダイオードＤのアノードだけでなく、さらにｐチャ
ンネルＭＯＳトランジスタＰ１，Ｐ２のソースに印加す
る。更に、クロック発生回路ＣＧＥＮの出力側にレベル
シフタＬＳＦＴを設けて構成する。このレベルシフタＬ
ＳＦＴには、電源電圧ＶＤＤが供給され、クロック発生
回路ＣＧＥＮから出力されるクロック信号の振幅を、い
わゆるＭＯＳレベル（０〜ＶＤＤ）に変換するものであ
る。

【０１４２】この第３の構成例によれば、上述の第１の
構成例において、クロック発生回路ＣＧＥＮは、電圧Ｖ
Ｒの振幅を有するクロック信号を出力し、レベルシフタ
ＬＳＦＴは、このクロック発生回路ＣＧＥＮの出力信号
の振幅をＭＯＳレベルに変換する。ここで、ｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２のソースには一定の電
圧ＶＲが与えられるので、上述の第１の構成例に比較し
て、クロック発生回路ＣＧＥＮが発生するクロック信号
の電源電圧依存性を一層排除することができる。

【０１４３】さらに、実施の形態６に係るタイマー回路
の第４の回路構成例につき説明する。この第４の回路構
成例は、電源電圧に基づき、温度依存性が付与された電
源電流を発生する第一の電源回路と、定電圧発生回路の
出力に接続され、定電圧発生回路から出力された定電圧
に基づき、温度依存性が付与された電源電流を発生する
第二の電源回路と、第一の電源回路と第二の電源回路と
の出力側に接続され、温度に依存した周期を有するクロ
ック信号ＣＬＫを発生するクロック発生回路とから構成
される。ここにおいて、電源回路は、温度依存性を有
し、温度上昇に伴いその電源電流を増加させて、クロッ
ク周期すなわちタイマー周期を減少させ、或いは温度下
降に伴い電源電流を減少させ、クロック周期すなわちタ
イマー周期を増加させる。

【０１４４】そして、この第一及び第二の電源回路は、
その回路構成を、異なるものとしてもよく、或いは同じ
ものとしてもよい。第一の電源回路は、第一のカレント
ミラー回路と、この第一のカレントミラー回路の一次側
に接続され、温度依存性を有する一次側電流を第一のカ
レントミラー回路に供給する第一の温度依存性を付与す
る回路とからなり、この第一の温度依存性を付与する回
路は、電源電圧に基づき、温度依存性を有する一次側電
流に応じて、間接的に温度依存性が付与された電源電流
を二次側に発生する。第二の電源回路は、第二のカレン
トミラー回路と、この第二のカレントミラー回路の一次
側に接続され、温度依存性を有する一次側電流を第二の
カレントミラー回路に供給する第二の温度依存性を付与
する回路とからなり、この第二の温度依存性を付与する
回路は、定電圧発生回路に接続され、定電圧発生回路か
ら出力された定電圧に基づき、温度依存性を有する一次
側電流に応じて、間接的に温度依存性が付与された電源
電流を二次側に発生する。

【０１４５】更に、この第一及び第二の温度依存性を付
与する回路は、その回路構成を、異なるものとしてもよ
く、或いは同じものとしてもよい。回路構成を同一とす
る場合、第一及び第二の温度依存性を付与する回路は、
一定の温度依存性すなわち一定の温度特性を有する回路
で構成し得る。例えば、温度に依存した電流特性を有す
る整流素子と抵抗Ｒとの直列接続で構成し得る。更に、
この温度に依存した電流特性を有する整流素子は、温度
に依存した電流特性を示す１または複数の直列接続した
ダイオードＤで構成し得る。一方、クロック発生回路
は、電源回路の出力側すなわちカレントミラー回路の二
次側に接続され、カレントミラー回路の二次側の負荷と
して作用するリングオシレータと、このリングオシレー
タの出力側に接続され、温度に依存した周期を有するク
ロック信号ＣＬＫを発生するバッファ回路Ｂとから構成
し得る。

【０１４６】すなわち、図１３に、この実施の形態６に
かかるタイマー回路の第４の回路構成の１例を示す。こ
の第４の構成例は、前述の図２に示す実施の形態１に係
るタイマー回路と、上述の図１０に示す実施の形態６に
係る第１の構成例とを組み合わせて構成されたものであ
る。すなわち、図１３において、ダイオードＤＡ、抵抗
ＲＡ、ｎチャンネルＭＯＳトランジスタＮＡ１〜ＮＡ
３、ｐチャンネルＭＯＳトランジスタＰＡ１，ＰＡ２
は、図２に示す構成におけるダイオードＤ、抵抗Ｒ、ｎ
チャンネルＭＯＳトランジスタＮ１〜Ｎ３、ｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２に相当する。また、図
１３において、ダイオードＤＢ、抵抗ＲＢ、ｎチャンネ
ルＭＯＳトランジスタＮＢ１〜ＮＢ３、ｐチャンネルＭ
ＯＳトランジスタＰＢ１，ＰＢ２は、図１０に示す構成
におけるダイオードＤ、抵抗Ｒ、ｎチャンネルＭＯＳト
ランジスタＮ１〜Ｎ３、ｐチャンネルＭＯＳトランジス
タＰ１、Ｐ２に相当する。クロック発生回路ＣＧＥＮ
は、図１０に示すものと同一である、図２に示すインバ
ータＩ１〜Ｉ３、容量Ｃ１〜Ｃ３、バッファ回路Ｂから
構成される。

【０１４７】この第３の構成によれば、ｐチャンネルＭ
ＯＳトランジスタＰＡ２に流れる電流は、電源電圧ＶＤ
Ｄに対する依存性と温度依存性を有する。また、ｐチャ
ンネルＭＯＳトランジスタＰＡ１に流れる電流は、電源
電圧ＶＤＤに対する依存性を持たず、温度依存性のみを
有する。したがって、電源電圧ＶＤＤに対する感度、す
なわち依存性の特性を調整することができる。

【０１４８】＜実施の形態７＞以下、この発明にかかる
実施の形態７を説明する。上述の実施の形態１ないし６
では、クロック信号のクロック周期、すなわちタイマー
周期に温度依存性を意図的に持たせたが、この温度依存
性は、温度が上昇した場合その周期が減少し、温度が低
下した場合その周期が増加するものであった。そして、
クロック発生回路に電流を供給する電源回路が、温度上
昇に伴いその電源電流を増加させることで、クロック周
期すなわちタイマー周期を減少させ、一方、温度下降に
伴いその電源電流を減少させることで、クロック周期す
なわちタイマー周期を増加させるよう、タイマー回路の
タイマー周期が温度依存性を有していた。

【０１４９】本実施の形態７に係るタイマー回路は、温
度変化に対するタイマー周期の変化率を意図的に大きく
とるようモディファイされたものである。すなわち、上
述の実施の形態１ないし６のタイマー回路と比較して、
本実施の形態７に係るタイマー回路は、温度が下降した
場合その周期の増加分をさらに大きくし、温度が上昇し
た場合その周期の減少分をさらに大きくするものであ
る。そして、クロック発生回路に電流を供給する電源回
路が、温度下降に伴いその電源電流を大きく減少させる
ことで、クロック周期すなわちタイマー周期を大きく減
少させ、一方、温度上昇に伴いその電源電流を大きく増
加させることで、クロック周期すなわちタイマー周期を
増加させるよう、タイマー回路のタイマー周期が大きな
温度依存性を有する。

【０１５０】このように、温度変化に対するタイマー周
期の変化率を大きくした場合、温度低下に伴い電源回路
からの電源電流が大きく減少する。このため、場合によ
って、電源電流が大きく減少してゼロになる可能性が在
る。電源電流がゼロになった場合、タイマー回路は作動
しなくなる。従って、電源電流がゼロになる可能性があ
る条件でタイマー回路を設計する場合、温度低下に伴い
電源回路からの電源電流がゼロになるのを回避するた
め、電源回路からクロック発生回路への最低限の電源電
流を補償するための電流補償回路を、電源回路に付加的
に設けることができる。但し、この補償電流は、温度依
存性を有しないことが条件となる。そうすることで、温
度低下に伴い、温度依存性を有する主電源電流がゼロに
なっても、温度依存性を有しない補償電流が常にクロッ
ク発生回路へ供給されるため、タイマー回路は、この補
償電流に基づくクロック周期すなわちタイマー周期を有
するクロック信号を常に出力し、タイマー回路が温度の
低下により停止することを避けることが可能となる。よ
って、補償電流は、温度が低下した場合において必要と
なる最低限補償されるべく電流値以上であることが必要
で、低温において許容される最大限のタイマー周期かそ
れ以下のタイマー周期を提供するものであることが必要
である。

【０１５１】尚、クロック発生回路への温度依存性を有
する電源電流がゼロにならない条件でタイマー回路を設
計する場合、電流補償回路は必ずしも必要ではない。し
たがって、電流補償回路を設けなくともよい。このよう
な、本実施の形態７に係るタイマー回路は、前記実施の
形態１乃至６に記載のように、様々な回路や装置に適用
し得る。例えば、半導体記憶装置に適用する場合、メモ
リーセルのホールド特性は、高温条件下に比較して常温
或いは低温で良くなる傾向を示す。従って、タイマー回
路の逆温度特性周波数を、常温或いは低温条件下に比較
して高温条件下で非常に大きく、例えば1桁程度大きく
設定することが必要となる場合がある。このような場
合、タイマー回路のタイマー周期に前述の逆温度特性を
付与することが望ましい。従って、本実施の形態７で
は、前述の逆温度特性および電流補償回路を有するタイ
マー回路を提供する。

【０１５２】本実施の形態７に係るタイマー回路の第１
の回路構成例につき説明する。この第１の回路構成例
は、温度依存性が付与された電源電流を発生する電源回
路と、この電源回路の出力側に接続され、電源回路回路
からの電源電流に基づき、温度依存性を有する周期を有
するクロック信号ＣＬＫを発生するクロック発生回路と
から構成される。ここにおいて、電源回路は、温度依存
性を有し、温度上昇に伴いその電源電流を増加させて、
クロック周期すなわちタイマー周期を減少させ、或いは
温度下降に伴い電源電流を減少させて、クロック周期す
なわちタイマー周期を増加させる。そして、温度変化に
伴う電源電流の変化率を大きく設定する。

【０１５３】そして、この電源回路は、カレントミラー
回路と、カレントミラー回路の一次側に接続され、温度
依存性を有する電流をカレントミラー回路の一次側に供
給する温度依存性を付与する回路と、カレントミラー回
路の一次側に接続され、温度に依存しない補償電流をカ
レントミラー回路の一次側に供給する補償電流供給回路
とからなり、温度依存性を有する電源電流および温度依
存性を有しない補償電流に基づき、間接的に温度依存性
が付与された電源電流を二次側に発生する。更に、この
温度依存性を付与する回路は、一定の温度依存性すなわ
ち一定の温度特性を有する回路で構成し得るが、必ずし
も温度依存性は一定である必要は無く、温度依存性は可
変であってよい。温度依存性を付与する回路を、一定の
温度依存性すなわち一定の温度特性を有する回路で構成
する場合、例えば、温度に依存した電流特性を有する1
または複数の整流素子と抵抗Ｒとの直列接続で構成し得
る。但し、温度変化に伴う電源電流の変化率を大きく設
定するため、複数の整流素子を直列接続に接続すること
が好ましい。一方、温度依存性を可変にする場合、例え
ば前記実施の形態２または３で開示した回路構成を適用
できる。

【０１５４】前記整流素子は、温度上昇に伴い整流素子
を流れる電流が増加する整流素子であり、正の温度特性
を有するダイオードで構成し得る。正の温度特性を有す
るダイオードは、その順方向の障壁電位Ｖｆが温度上昇
により減少することにより、順方向電流が増加する。よ
って、整流素子は、正の温度特性を有する１または複数
の直列接続したダイオードＤで構成し得る。すなわち、
前述した実施の形態１乃至６で使用したダイオードと同
一の正の温度特性を有するダイオードで構成し得る。こ
の逆温度依存性を付与する回路が、大きな温度依存性を
付与する回路である場合、温度が低くなると、温度依存
性を付与する回路からカレントミラー回路の一次側に供
給される温度依存性を有する電流がゼロになる場合があ
る。この場合でも、補償電流供給回路が、温度に依存し
ない補償電流を常にカレントミラー回路の一次側に供給
するので、タイマー回路が停止することはない。一方、
クロック発生回路は、電源回路の出力側すなわちカレン
トミラー回路の二次側に接続され、カレントミラー回路
の二次側の負荷として作用するリングオシレータと、こ
のリングオシレータの出力側に接続され、温度に依存し
た周期を有するクロック信号ＣＬＫを発生するバッファ
回路Ｂとから構成し得る。

【０１５５】この実施の形態７に係るタイマー回路の第
１の回路構成を実現するため各種の回路例が挙げられる
が、その一例を図１４に示す。第１の回路構成例は、温
度依存性を付与する回路の構成と補償電流供給回路を設
けた点で、実施の形態１に係るタイマー回路の回路構成
とは異なるが、その他の回路構成は、同じである。温度
依存性を付与する回路は、正の温度特性を有する複数の
ダイオードＤと抵抗Ｒとの直列接続からなり、一方、補
償電流供給回路は、電源電圧ＶＤＤとカレントミラー回
路の一次側との間に直列接続された抵抗Ｒ１からなる。
図１４では、直列接続された３つのダイオードＤが示さ
れているが、そのダイオードＤの段数は、調整可能であ
り、３つに限るものではない。

【０１５６】ダイオードＤの段数を増やすことで、温度
特性が強くなり、温度変化に対する電流変化率が大きく
なる。すなわち、ダイオードＤの段数を増加した場合、
温度下降に伴う電源電流の減少率は大きくなり、クロッ
ク周期すなわちタイマー周期の増加率も大きくなる。そ
して、温度上昇に伴う電源電流の増加率も大きくなり、
クロック周期すなわちタイマー周期の減少率も大きくな
る。よって、ダイオードＤの段数を増加した場合であっ
て、大きく温度降下した場合、温度依存性を付与する回
路からカレントミラー回路の一次側に供給される電流が
ゼロになる場合がある。しかしながら、電源電圧ＶＤＤ
とカレントミラー回路の一次側との間に直列接続された
抵抗Ｒ１からなる補償電流供給回路が、温度に依存しな
い補償電流をカレントミラー回路の一次側に常に供給す
るため、タイマー回路は停止しない。

【０１５７】一方、ダイオードＤの段数を減らすこと
で、温度依存性が弱くなり、温度変化に対する電流変化
率が小さくなる。すなわち、ダイオードＤの段数を減少
した場合、温度下降に伴う電源電流の減少率は小さくな
り、クロック周期すなわちタイマー周期の増加率も小さ
くなる。そして、温度上昇に伴う電源電流の増加率も小
さくなり、クロック周期すなわちタイマー周期の減少率
も小さくなる。複数のダイオードＤと抵抗Ｒとの直列接
続からなる温度依存性を付与する回路からカレントミラ
ー回路の一次側に供給される温度依存性を有する電流値
Ｉ１が、補償電流供給回路から供給される温度依存性を
有しない補償電流値Ｉ２に対し大きくなるよう、ダイオ
ードＤの段数を調整し得る。例えば電流値Ｉ１を電流値
Ｉ２の約１０倍にした場合、1桁程度の大きな逆温度特
性が得られる。すなわち、高温時に比較して、常温或い
は低温時では、クロックの周期すなわちタイマーの周期
が1桁程度の大きくなる。更に、本実施の形態７にかか
るタイマー回路の第１の回路構成例は、カレントミラー
回路の出力側にクロック発生回路ＣＧＥＮを有する。こ
のクロック発生回路ＣＧＥＮの回路構成は、前記実施の
形態１にかかるタイマー回路のクロック発生回路と同一
回路構成である。すなわち、クロック発生回路ＣＧＥＮ
は、図２に示すインバータＩ１〜Ｉ３、容量Ｃ１〜Ｃ
３、およびバッファ回路Ｂから構成される。前記同図に
おいて、上述の図２に示す実施の形態１にかかるタイマ
ー回路の構成要素と共通する要素には、同一符号を付
し、重複する説明を省略する。

【０１５８】本実施の形態７に係る逆温度特性を有する
タイマー回路の第２の回路構成例につき説明する。この
第２の回路構成例は、電源電圧に基づき定電圧を発生す
る定電圧発生回路と、この定電圧発生回路に接続され、
定電圧発生回路から出力された定電圧に基づき、温度依
存性が付与された電源電流を発生する電源回路と、この
電源回路の出力側に接続され、温度に依存した周期を有
するクロック信号ＣＬＫを発生するクロック発生回路と
から構成される。ここにおいて、電源回路は、温度依存
性を有し、温度下降に伴いその電源電流を大きく減少さ
せて、クロック周期すなわちタイマー周期を大きく増加
させ、一方、温度上昇に伴い電源電流を大きく増加さ
せ、クロック周期すなわちタイマー周期を大きく減少さ
せる。

【０１５９】そして、この電源回路は、定電圧発生回路
に接続され、この定電圧発生回路から出力された定電圧
のレベルを降下する回路素子と、第一のカレントミラー
回路と、第一のカレントミラー回路の一次側に接続され
ると共に、定電圧のレベルを降下する回路素子に接続さ
れ、レベルが降下した定電圧の供給を受け、この定電圧
に基づき、温度依存性を有する一次側電流を第一のカレ
ントミラー回路に供給する温度依存性を付与する回路
と、この温度依存性を付与する回路に対し並列に、第一
のカレントミラー回路の一次側に接続され、温度に依存
しない補償電流を第一のカレントミラー回路の一次側に
供給する補償電流供給回路からなり、温度依存性を有す
る一次側電流に応じて、間接的に温度依存性が付与され
た電源電流を二次側に発生する。

【０１６０】更に、この温度依存性を付与する回路は、
第二のカレントミラー回路で構成し得る。更に、この第
二のカレントミラー回路の一次側を、第一の電界効果型
トランジスタと抵抗素子との直列接続から構成し、その
二次側を、第二の電界効果型トランジスタと正の温度特
性を有する整流素子との直列接続から構成し得る。第一
の電界効果型トランジスタのゲートと、第二の電界効果
型トランジスタのゲートは、第二のカレントミラー回路
の入力に共通接続される。温度特性を有する整流素子と
は、温度上昇に伴い障壁電位が下がり、整流素子を流れ
る電流が増加する整流素子である。温度特性を有する整
流素子は、正の温度特性を有するダイオードの複数段で
構成し得る。正の温度特性を有するダイオードは、その
順方向の障壁電位Ｖｆが温度上昇により減少することに
より、順方向電流が増加する。

【０１６１】定電圧のレベルを降下する回路素子は、例
えば、前記電源電圧ＶＤＤと前記温度依存性を付与する
回路との間に直列に接続され、かつそのゲートが、定電
圧発生回路の出力に接続された電界効果型トランジスタ
で構成し得る。また、電界効果型トランジスタに代え、
定電圧のレベルを降下する回路素子は、コレクタが電源
電圧ＶＤＤに接続され、エミッタが温度依存性を付与す
る回路に接続され、ベースが定電圧発生回路の出力に接
続されたバイポーラトランジスタで構成し得る。

【０１６２】この温度依存性を付与する回路は、クロッ
ク発生回路に対し大きな温度依存性を付与する回路であ
るため、温度が低くなると、温度依存性を付与する回路
からカレントミラー回路の一次側に供給される温度依存
性を有する電流がゼロになる場合がある。この場合、補
償電流供給回路が、温度に依存しない補償電流を常にカ
レントミラー回路の一次側に供給するので、タイマー回
路が停止することはない。一方、クロック発生回路は、
電源回路の出力側すなわちカレントミラー回路の二次側
に接続され、カレントミラー回路の二次側の負荷として
作用するリングオシレータと、このリングオシレータの
出力側に接続され、温度に依存した周期を有するクロッ
ク信号ＣＬＫを発生するバッファ回路Ｂとから構成し得
る。

【０１６３】この実施の形態７に係るタイマー回路の第
２の回路構成は、様々な回路構成例で実現し得るが、そ
の一例を図１５に示す。電源電圧に基づき定電圧を発生
する定電圧発生回路の一例としてバンドギャップ回路Ｂ
ＧＣを使用し得る。バンドギャップ回路ＢＧＣの出力
は、ｐチャンネルＭＯＳトランジスタＰ１のゲートに接
続される。このｐチャンネルＭＯＳトランジスタＰ１
は、電源電圧ＶＤＤと温度依存性を付与する回路の入力
側との間に直列に接続される。温度依存性を付与する回
路は、第二のカレントミラー回路１００で構成し得る。
第二のカレントミラー回路１００の一次側は、ｎチャン
ネルＭＯＳトランジスタＭ１と第一の抵抗素子Ｒ１との
直列接続で構成される。第二のカレントミラー回路１０
０の二次側は、ｎチャンネルＭＯＳトランジスタＭ２と
ダイオードＤとの直列接続で構成される。尚、図１５に
示した例では、温度依存性を有する整流素子として、ダ
イオードＤを一段設けたが、ダイオードＤを複数段設け
てもよい。この場合、電源電流の温度依存性が非常に大
きくなり、温度変化に対し非常に大きな電源電流変化率
を得ることができる。

【０１６４】第二のカレントミラー回路１００の二次側
は、第一のカレントミラー回路５０の一次側に接続す
る。補償電流供給回路は、グランドと前記第一のカレン
トミラー回路５０の一次側との間に直列に接続された、
第二の抵抗素子Ｒ２から構成し得る。したがって、温度
依存性を付与する回路を構成する第二のカレントミラー
回路１００と、補償電流供給回路を構成する第二の抵抗
素子Ｒ２は、共に並列に第一のカレントミラー回路５０
の一次側に接続される。

【０１６５】第一のカレントミラー回路５０は、３つの
ｐチャンネルＭＯＳトランジスタＰ２、Ｐ３、Ｐ４およ
び２つのｎチャンネルＭＯＳトランジスタＮ１、Ｎ２か
ら構成し得る。ｐチャンネルＭＯＳトランジスタＰ２〜
Ｐ４のソースは共に電源電圧ＶＤＤに接続される。これ
らｐチャンネルＭＯＳトランジスタＰ２〜Ｐ４のゲート
は、ｐチャンネルＭＯＳトランジスタＰ２のドレインと
接続される。ｐチャンネルＭＯＳトランジスタＰ１のド
レインは、前記第二のカレントミラー回路１００の２次
側および電流補償回路を構成する第二の抵抗素子Ｒ２に
接続される。ｐチャンネルＭＯＳトランジスタＰ４のド
レインは、クロック発生回路ＣＧＥＮに接続される。こ
こで、ｐチャンネルＭＯＳトランジスタＰ２とｐチャン
ネルＭＯＳトランジスタＰ３の相互コンダクタンスｇｍ
２、ｇｍ３は共に等しい。ｐチャンネルＭＯＳトランジ
スタＰ４の相互コンダクタンスｇｍ４は、ｐチャンネル
ＭＯＳトランジスタＰ２の整数倍とする。ｐチャンネル
ＭＯＳトランジスタＰ２、Ｐ４は、クロック発生回路Ｃ
ＧＥＮのインバータの電源ノードに接続される。

【０１６６】一方、ｎチャンネルＭＯＳトランジスタＮ
１、Ｎ２のソースは共にグランドに接続される。ｎチャ
ンネルＭＯＳトランジスタＮ１、Ｎ２のゲートは、ｎチ
ャンネルＭＯＳトランジスタＮ１のドレインに接続され
る。ｎチャンネルＭＯＳトランジスタＮ２のドレイン
は、クロック発生回路ＣＧＥＮのインバータの各々のグ
ランドノードに接続される。ｎチャンネルＭＯＳトラン
ジスタＮ１のドレインは、上述のｐチャンネルＭＯＳト
ランジスタＰ３のドレインに接続されている。ここで、
ｎチャンネルＭＯＳトランジスタＮ２の相互コンダクタ
ンスｇｍ６は、インバータに電源電位を与えるよう適切
な値に設定され、ｎチャンネルＭＯＳトランジスタＮ１
の相互コンダクタンスｇｍ５は、ｎチャンネルＭＯＳト
ランジスタＮ２の整数倍とする。ｎチャンネルＭＯＳト
ランジスタＮ１，Ｎ２は、インバータにグランド電位を
供給する。

【０１６７】前記バンドギャップ回路ＢＧＣの回路構成
の一例を図１６に示す。バンドギャップ回路ＢＧＣは、
抵抗素子Ｒ、２つのｎチャンネルＭＯＳトランジスタＮ
１１、Ｎ１２、および２つのｐチャンネルＭＯＳトラン
ジスタＰ１１、Ｐ１２から構成し得る。ｐチャンネルＭ
ＯＳトランジスタＰ１１、Ｐ１２のソースは、電源電圧
ＶＤＤに接続される。ｐチャンネルＭＯＳトランジスタ
Ｐ１１、Ｐ１２のゲートは、ｐチャンネルＭＯＳトラン
ジスタＰ１２のドレインに接続され、このドレインはバ
ンドギャップ回路ＢＧＣの出力に接続される。一方、ｎ
チャンネルＭＯＳトランジスタＮ１１のソースは、グラ
ンドに直接接続され、ｎチャンネルＭＯＳトランジスタ
Ｎ１２のソースは、抵抗素子Ｒを介してグランドに接続
される。ｎチャンネルＭＯＳトランジスタＮ１１、Ｎ１
２のゲートは、ｎチャンネルＭＯＳトランジスタＮ１１
のドレインに接続され、このドレインは、ｐチャンネル
ＭＯＳトランジスタＰ１１のドレインに接続される。

【０１６８】すなわち、ｎチャンネルＭＯＳトランジス
タＮ１１およびｐチャンネルＭＯＳトランジスタＰ１２
はダイオード接続され、かつｎチャンネルＭＯＳトラン
ジスタＮ１２をグランドとの間に抵抗素子Ｒを接続する
ことで、電源電圧及び温度に依存しない定電圧を出力す
る。図１６に示した回路は、定電圧回路の一例であり、
他の回路構成でも適用し得る。すなわち、電源電圧及び
温度に依存しない定電圧を出力する回路か、或いは僅か
に温度依存しても、補償できる程度であれば問題無い。

【０１６９】図１４及び図１５に示した本実施の形態７
に係る前述の第一及び第二の回路構成例により得られる
温度特性曲線をそれぞれ図１７（ａ）及び図１７（ｂ）
に示す。図１７（ａ）及び図１７（ｂ）に示す本実施の
形態７に係るタイマー回路の前述の第一及び第二の回路
構成例の温度変化に対する電源電流の変化率は、非常に
大きく、温度特性曲線は大きく勾配を有する。具体的に
は、高温時に比較して低温時あるいは常温時では、クロ
ック発生回路が出力するクロックの周期すなわちタイマ
ー周期が約一桁異なる。そして、ある温度Ｔ１以下の温
度では、クロック発生回路が出力するクロックの周期す
なわちタイマー周期が温度に依存せず一定となる。これ
は、温度Ｔ１以下で、温度依存性を付与する回路から出
力される温度依存性を有する電流がゼロとなり、補償電
流供給回路から供給された温度に依存しない補償電流の
みが、クロック発生回路に供給され、補償電流に基づく
タイマー周期が得られることを示す。

【０１７０】以上、この発明の実施の形態を説明した
が、この発明は、これらの実施の形態に限られるもので
はなく、この発明の要旨を逸脱しない範囲の設計変更等
があっても本発明に含まれる。例えば、上述の実施の形
態１ないし７では、ダイオードの温度特性をタイマー周
期に反映させるように構成したが、これに限定されるこ
となく、温度の上昇に伴って電流が増加する特性を有す
るものであれば、どのような素子を用いてもよい。

【０１７１】また、上述の実施の形態１ないし７では、
ｎチャンネルＭＯＳトランジスタＮ１，Ｎ３からなるカ
レントミラー回路と、ｐチャンネルＭＯＳトランジスタ
Ｐ１，Ｐ２からなるカレントミラー回路を設けたが、こ
れに限定されることなく、何れかのみを設けてもよい。
さらに、上述の実施の形態１ないし４では、ｐチャンネ
ルＭＯＳトランジスタＰ１，Ｐ２からなるカレントミラ
ー回路の一次側の負荷としてｎチャンネルＭＯＳトラン
ジスタＮ２を設けたが、これに限定されることなく、ダ
イオードＤおよび抵抗Ｒに相当する要素をグランドとｐ
チャンネルＭＯＳトランジスタＰ１との間に設けてもよ
い。

【０１７２】

【発明の効果】この発明によれば、以下の効果を得るこ
とができる。すなわち、この発明にかかるタイマー回路
によれば、温度に依存した電流特性を有する整流素子を
有し、前記整流素子を流れる電流に応じた電源電流を発
生する電源回路と、前記電源回路から電源の供給を受け
てクロック信号を発生するクロック発生回路と、を備え
たので、温度の上昇に伴ってタイマー周期を減少させ、
温度の低下に伴ってタイマー周期を増加させることが可
能となる。また、この発明にかかる半導体記憶装置によ
れば、ワースト条件下でリフレッシュ動作を保障しなが
ら、ティピカル条件下での過剰なリフレッシュ動作を抑
制することが可能となる。

【図面の簡単な説明】

【図１】この発明の実施の形態１にかかるタイマー回路
を備えた半導体記憶装置の全体構成を示すブロック図で
ある。

【図２】この発明の実施の形態１にかかるタイマー回路
の構成を示すブロック図である。

【図３】この発明の実施の形態１にかかるタイマー回路
の動作原理を説明するための特性図である。

【図４】この発明の実施の形態１にかかるタイマー周期
の温度依存性を示す特性図である。

【図５】この発明の実施の形態２にかかるダイオードの
バイパス回路の構成例を示す回路図である。

【図６】この発明の実施の形態３にかかるタイマー回路
の意義を説明するためのタイミングチャートである。

【図７】この発明の実施の形態３にかかるタイマー回路
の特徴部を示す図である。

【図８】この発明の実施の形態４にかかるタイマー回路
の構成を示す回路図である。

【図９】この発明の実施の形態５にかかる半導体記憶装
置が備えるワードパルス発生回路の構成を示す回路図で
ある。

【図１０】この発明の実施の形態６にかかるタイマー回
路の第１の構成例を示す回路図である。

【図１１】この発明の実施の形態６にかかるタイマー回
路の第２及び第３の構成例を示す回路図である。

【図１２】この発明の実施の形態６にかかるタイマー回
路の第３の構成例を示す回路図である。

【図１３】この発明の実施の形態６にかかるタイマー回
路の第４の構成例を示す回路図である。

【図１４】この発明の実施の形態７にかかるタイマー回
路の第１の構成例を示す回路図である。

【図１５】この発明の実施の形態７にかかるタイマー回
路の第２の構成例を示す回路図である。

【図１６】図１５のタイマー回路に使用し得るバンドギ
ャップ回路の回路構成例を示す回路図である。

【図１７】図１４及び図１５に示すタイマー回路のタイ
マー周期の温度依存性を示す特性図である。

【図１８】従来技術にかかるタイマー回路の構成例を示
す図である。

【図１９】従来技術にかかるタイマー周期の温度依存性
を示す特性図である。

【符号の説明】

１アドレス入力系３パルスジェネレータ４リフレッシュ制御回路５アドレスマルチプレクサ６メモリセルアレイ７ロウデコーダ８カラムデコーダ９センスアンプ・リセット回路１０Ｉ／Ｏバッファ１１Ｒ／Ｗ制御回路１２ラッチ制御回路１３ロウ制御回路１４カラム制御回路１５ブースト電源１６基板電圧発生回路１７リファレンス電圧発生回路Ｄ，Ｄ１〜Ｄ３ダイオードＲ，Ｒ１，Ｒ２，Ｒ１０，Ｒ２０抵抗Ｎ１〜Ｎ６，Ｎ１０ｎチャンネルＭＯＳトランジスタＰ１，Ｐ２，Ｐ１０ｐチャンネルＭＯＳトランジスタＴＲｎｐｎ型バイポーラトランジスタＩ１〜Ｉ３，Ｉ１０〜Ｉ３０インバータＣ１〜Ｃ３，Ｃ１０〜Ｃ３０容量ＢバッファＦ１，Ｆ２，Ｆ１０〜Ｆ３０ヒューズＧゲート回路Ｇ１〜Ｇ３論理積ゲートＧ４，Ｇ５論理和ゲートＨヒューズ回路ＤＬＹ遅延回路ＮＡ否定的論理積ゲートＩＮＶインバータＴＩＭタイマー回路ＢＩＣバイナリカウンタＭＡＸマルチプレクサＶＧＥＮ定電圧発生回路ＣＧＥＮクロック発生回路ＬＳＦＴレベルシフタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中川敦東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 5J043 AA22 EE01 LL02 MM02 5M024 AA04 AA40 AA92 BB27 BB39 EE05 EE26 EE29 FF07 FF20 GG05 GG06 GG20 HH07 HH09 HH10 HH14 PP01 PP02 PP03 PP07 PP08 PP09

Claims

【特許請求の範囲】

【請求項１】温度依存性が付与された電源電流を発生
する電源回路と、この電源回路の出力側に電気的に結合
され、前記電源電流に基づき、温度に依存した周期を有
するクロック信号を発生するクロック発生回路とからな
るタイマー回路。
【請求項２】前記電源回路は、温度上昇に伴いその電
源電流を増加させて、クロック周期を減少させ、温度下
降に伴い電源電流を減少させて、クロック周期を増加さ
せることを特徴とする請求項１に記載のタイマー回路。
【請求項３】前記電源回路は、カレントミラー回路
と、カレントミラー回路の一次側に電気的に結合され、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、カレン
トミラー回路は温度依存性を有する一次側電流に応じ
て、温度依存性が付与された電源電流を二次側に発生す
ることを特徴とする請求項２に記載のタイマー回路。
【請求項４】前記温度依存性を付与する回路は、温度
に依存した電流特性を有する整流素子を含むことを特徴
とする請求項３に記載のタイマー回路。
【請求項５】前記温度依存性を付与する回路は、温度
に依存した電流特性を示す少なくとも１つのダイオード
と、少なくとも１つの抵抗の直列接続からなることを特
徴とする請求項４に記載のタイマー回路。
【請求項６】前記温度依存性を付与する回路は、一定
の温度依存性を有する回路からなることを特徴とする請
求項１乃至５のいずれかに記載のタイマー回路。
【請求項７】前記温度依存性を付与する回路は、可変
の温度依存性を有する回路からなることを特徴とする請
求項１乃至４のいずれかに記載のタイマー回路。
【請求項８】前記温度依存性を付与する回路は、温度
に依存した電流特性を示す複数のダイオードと、少なく
とも１つの抵抗との直列接続からなり、直列接続されて
整流素子として働くダイオードの数を可変とすることを
特徴とする請求項７に記載のタイマー回路。
【請求項９】前記複数のダイオードのうち少なくとも
一つは、スイッチング素子を含むバイパスが並列に接続
されることで、電流経路上にあるダイオードの数を変更
するよう構成することを特徴とする請求項８に記載のタ
イマー回路。
【請求項１０】前記温度依存性を付与する回路は、電
流値が温度に依存して変化する機能に加え、制御信号に
基づき電流値を制御可能に構成することで温度に依存せ
ず電流を可変する機能を有することを特徴とする請求項
９に記載のタイマー回路。
【請求項１１】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子と制御信号に基
づきその抵抗値が変化する可変抵抗回路との直列接続を
含むことを特徴とする請求項１０に記載のタイマー回
路。
【請求項１２】前記可変抵抗回路は、前記温度依存性
を付与する回路は、温度に依存した電流特性を示す複数
のダイオードと、少なくとも１つの抵抗との直列接続か
らなり、直列接続されて整流素子として働くダイオード
の数を可変とすることを特徴とする請求項１１に記載の
タイマー回路。
【請求項１３】前記複数のダイオードのうち少なくと
も一つは、スイッチング素子を含むバイパスが並列に接
続されることで、電流経路上にあるダイオードの数を変
更するよう構成することを特徴とする請求項１２に記載
のタイマー回路。
【請求項１４】前記タイマー回路は、前記クロック発
生回路の出力側に電気的に結合され、クロック発生回路
から出力された第一のクロック信号の周期を変更し、第
一のクロック信号とは周期が異なる第二のクロック信号
を出力するクロック信号周期変更回路と、前記クロック
発生回路の出力側とクロック信号周期変更回路の出力側
とに電気的に結合され、第一のクロック信号及び第二の
クロック信号のいずれか1方を選択し、出力する選択回
路とをさらに含むことを特徴とする請求項１乃至１３の
いずれかに記載のタイマー回路。
【請求項１５】前記クロック信号周期変更回路は、第
一のクロック信号の周期を分周して、第一のクロック信
号とは周期が異なる第二のクロック信号を出力するバイ
ナリカウンタからなる請求項１４に記載のタイマー回
路。
【請求項１６】前記選択回路は、制御信号に基づき、
第一のクロック信号及び第二のクロック信号のいずれか
1方を選択し出力するマルチプレクサからなる請求項１
４または１５に記載のタイマー回路。
【請求項１７】前記タイマー回路は、さらに電源電圧
に基づき定電圧を発生する定電圧発生回路を含み、前記
電源回路が、定電圧発生回路の出力側に電気的に結合さ
れることで、定電圧発生回路から出力された定電圧に基
づき、電源電圧の変化に依存せずかつ温度依存性が付与
された電源電流を発生することを特徴とする請求項１乃
至１６のいずれかに記載のタイマー回路。
【請求項１８】前記電源回路が、定電圧発生回路の出
力側に直接接続されることを特徴とする請求項１７に記
載のタイマー回路。
【請求項１９】定電圧発生回路に電気的に結合され、
この定電圧発生回路から出力された定電圧のレベルを降
下する回路素子を介して、前記電源回路が定電圧発生回
路の出力側に電気的に結合されることを特徴とする請求
項１７に記載のタイマー回路。
【請求項２０】前記定電圧のレベルを降下する回路素子
は、電源電圧と温度依存性を付与する回路との間に直列
に接続され、かつそのゲートが、定電圧発生回路の出力
に電気的に結合された電界効果型トランジスタからなる
ことを特徴とする請求項１９に記載のタイマー回路。
【請求項２１】前記定電圧のレベルを降下する回路素子
は、コレクタが電源電圧に電気的に結合され、エミッタ
が温度依存性を付与する回路に電気的に結合され、ベー
スが定電圧発生回路の出力に電気的に結合されたバイポ
ーラトランジスタからなることを特徴とする請求項１９
に記載のタイマー回路。
【請求項２２】前記タイマー回路は、さらにクロック
発生回路の出力側に電気的に結合され、クロック信号の
電圧レベルを調整するレベルシフタを含むことを特徴と
する請求項１乃至２１のいずれかに記載のタイマー回
路。
【請求項２３】前記電源回路は、電源電圧に基づき、
温度依存性が付与された電源電流を発生する第一の電源
回路と、定電圧発生回路の出力に電気的に結合され、定
電圧発生回路から出力された定電圧に基づき、温度依存
性が付与された電源電流を発生する第二の電源回路とか
らなることを特徴とする請求項１乃至２２のいずれかに
記載のタイマー回路。
【請求項２４】前記第一の電源回路は、第一のカレン
トミラー回路と、この第一のカレントミラー回路の一次
側に電気的に結合され、温度依存性を有する一次側電流
を第一のカレントミラー回路に供給する第一の温度依存
性を付与する回路とからなり、この第一の温度依存性を
付与する回路は、電源電圧に基づき、温度依存性を有す
る一次側電流に応じて、温度依存性が付与された電源電
流を二次側に発生し、前記第二の電源回路は、第二のカ
レントミラー回路と、この第二のカレントミラー回路の
一次側に電気的に結合され、温度依存性を有する一次側
電流を第二のカレントミラー回路に供給する第二の温度
依存性を付与する回路とからなり、この第二の温度依存
性を付与する回路は、定電圧発生回路に電気的に結合さ
れ、定電圧発生回路から出力された定電圧に基づき、温
度依存性を有する一次側電流に応じて、温度依存性が付
与された電源電流を二次側に発生することを特徴とする
請求項２３に記載のタイマー回路。
【請求項２５】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する複数の整流素子と抵抗と
の直列接続からなることを特徴とする請求項３乃至２４
のいずれかに記載のタイマー回路。
【請求項２６】前記温度依存性を付与する回路は、温
度依存性を有する少なくとも一つの整流素子を含む第二
のカレントミラー回路からなることを特徴とする請求項
３乃至２４のいずれかに記載のタイマー回路。
【請求項２７】前記第二のカレントミラー回路の一次
側は、少なくとも一つの抵抗を有し、その二次側は、少
なくとも一つのダイオードを有することを特徴とする請
求項２６記載のタイマー回路。
【請求項２８】前記第二のカレントミラー回路の一次
側は、スイッチングトランジスタを介し電源電圧に接続
され、スイッチングトランジスタの制御電極は、定電圧
発生回路の出力側に電気的に結合されることを特徴とす
る請求項２６または２７に記載のタイマー回路。
【請求項２９】前記定電圧発生回路は、バンドギャッ
プ回路からなることを特徴とする請求項２８に記載のタ
イマー回路。
【請求項３０】前記電源回路は、前記カレントミラー
回路の一次側に電気的に結合され、温度に依存しない補
償電流をカレントミラー回路の一次側に供給する補償電
流供給回路を更に含むことを特徴とする請求項１乃至２
９のいずれかに記載のタイマー回路。
【請求項３１】リフレッシュ用のアドレスを生成する
アドレスカウンタと、リフレッシュの時間間隔を計時す
るためのタイマー回路とを含むリフレッシュ制御回路に
おいて、前記タイマー回路は、温度依存性が付与された電源電流
を発生する電源回路と、この電源回路の出力側に電気的
に結合され、前記電源電流に基づき、温度に依存した周
期を有するクロック信号を発生するクロック発生回路と
からなることを特徴とするリフレッシュ制御回路。
【請求項３２】前記タイマー回路は、アドレスの変化
を検出する信号の入力によりリセットされ、計時動作を
再開することを特徴とする請求項３１に記載のリフレッ
シュ制御回路。
【請求項３３】前記電源回路は、温度上昇に伴いその
電源電流を増加させて、クロック周期を減少させ、温度
下降に伴い電源電流を減少させて、クロック周期を増加
させることを特徴とする請求項３１または３２に記載の
リフレッシュ制御回路。
【請求項３４】前記電源回路は、カレントミラー回路
と、カレントミラー回路の一次側に電気的に結合され、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、カレン
トミラー回路は温度依存性を有する一次側電流に応じ
て、温度依存性が付与された電源電流を二次側に発生す
ることを特徴とする請求項３１乃至３３のいずれかに記
載のリフレッシュ制御回路。
【請求項３５】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子を少なくとも一
つ含むことを特徴とする請求項３１乃至３４のいずれか
に記載のリフレッシュ制御回路。
【請求項３６】メモリセルアレイと、メモリセルアレ
イのメモリセルに記憶されたデータを定期的にリフレッ
シュするためリフレッシュ動作タイミングを与えるクロ
ック信号を発生するタイマー回路とを少なくとも１つ含
む半導体記憶装置において、前記タイマー回路は、温度依存性が付与された電源電流
を発生する電源回路と、この電源回路の出力側に電気的
に結合され、前記電源電流に基づき、温度に依存した周
期を有するクロック信号を発生するクロック発生回路と
からなることを特徴とする半導体記憶装置。
【請求項３７】前記タイマー回路は、アドレスの変化
を検出する信号の入力によりリセットされ、計時動作を
再開することを特徴とする請求項３６に記載の半導体記
憶装置。
【請求項３８】前記電源回路は、温度上昇に伴いその
電源電流を増加させて、クロック周期を減少させ、温度
下降に伴い電源電流を減少させて、クロック周期を増加
させることを特徴とする請求項３６または３７に記載の
半導体記憶装置。
【請求項３９】前記電源回路は、カレントミラー回路
と、カレントミラー回路の一次側に電気的に結合され、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、カレン
トミラー回路は温度依存性を有する一次側電流に応じ
て、温度依存性が付与された電源電流を二次側に発生す
ることを特徴とする請求項３６乃至３８のいずれかに記
載の半導体記憶装置。
【請求項４０】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子を少なくとも一
つ含むことを特徴とする請求項３１乃至３４のいずれか
に記載の半導体記憶装置。
【請求項４１】動作タイミングを与えるためのクロッ
ク信号を発生するタイマー回路を少なくとも１つ含む半
導体装置において、前記タイマー回路は、温度依存性が付与された電源電流
を発生する電源回路と、この電源回路の出力側に電気的
に結合され、前記電源電流に基づき、温度に依存した周
期を有するクロック信号を発生するクロック発生回路と
からなることを特徴とする半導体装置。
【請求項４２】前記タイマー回路は、アドレスの変化
を検出する信号の入力によりリセットされ、計時動作を
再開することを特徴とする請求項４１に記載の半導体装
置。
【請求項４３】前記電源回路は、温度上昇に伴いその
電源電流を増加させて、クロック周期を減少させ、温度
下降に伴い電源電流を減少させて、クロック周期を増加
させることを特徴とする請求項４１または４２に記載の
半導体装置。
【請求項４４】前記電源回路は、カレントミラー回路
と、カレントミラー回路の一次側に電気的に結合され、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、カレン
トミラー回路は温度依存性を有する一次側電流に応じ
て、温度依存性が付与された電源電流を二次側に発生す
ることを特徴とする請求項４１乃至４３のいづれかに記
載の半導体装置。
【請求項４５】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子を少なくとも一
つ含むことを特徴とする請求項４１乃至４４のいずれか
に記載の半導体装置。
【請求項４６】温度依存性が付与された電源電流を発
生する電源回路と、この電源回路の出力側に電気的に結
合され、前記電源電流に基づき、温度に依存した周期を
有するパルス信号を発生するパルス発生回路とからなる
パルス発生回路。
【請求項４７】前記電源回路は、温度上昇に伴いその
電源電流を増加させて、パルス周期を減少させ、温度下
降に伴い電源電流を減少させて、パルス周期を増加させ
ることを特徴とする請求項４６に記載のパルス発生回
路。
【請求項４８】前記電源回路は、カレントミラー回路
と、カレントミラー回路の一次側に電気的に結合され、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、カレン
トミラー回路は温度依存性を有する一次側電流に応じ
て、温度依存性が付与された電源電流を二次側に発生す
ることを特徴とする請求項４７に記載のパルス発生回
路。
【請求項４９】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子を少なくとも一
つ含むことを特徴とする請求項４８に記載のパルス発生
回路。
【請求項５０】前記温度依存性を付与する回路は、温
度に依存した電流特性を示す少なくとも１つのダイオー
ドと、少なくとも１つの抵抗の直列接続からなることを
特徴とする請求項４９に記載のパルス発生回路。
【請求項５１】前記温度依存性を付与する回路は、一
定の温度依存性を有する回路からなることを特徴とする
請求項４６乃至５０のいずれかに記載のパルス発生回
路。
【請求項５２】前記温度依存性を付与する回路は、可
変の温度依存性を有する回路からなることを特徴とする
請求項４６乃至４９のいずれかに記載のパルス発生回
路。
【請求項５３】前記温度依存性を付与する回路は、温
度に依存した電流特性を示す複数のダイオードと、少な
くとも１つの抵抗との直列接続からなり、直列接続され
て整流素子として働くダイオードの数を可変とすること
を特徴とする請求項５２に記載のパルス発生回路。
【請求項５４】前記複数のダイオードのうち少なくと
も一つは、スイッチング素子を含むバイパスが並列に接
続されることで、電流経路上にあるダイオードの数を変
更するよう構成することを特徴とする請求項５３に記載
のパルス発生回路。
【請求項５５】前記温度依存性を付与する回路は、電
流値が温度に依存して変化する機能に加え、制御信号に
基づき電流値を制御可能に構成することで温度に依存せ
ず電流を可変する機能を有することを特徴とする請求項
５４に記載のパルス発生回路。
【請求項５６】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子と制御信号に基
づきその抵抗値が変化する可変抵抗回路との直列接続を
含むことを特徴とする請求項５５に記載のパルス発生回
路。
【請求項５７】前記可変抵抗回路は、前記温度依存性
を付与する回路は、温度に依存した電流特性を示す複数
のダイオードと、少なくとも１つの抵抗との直列接続か
らなり、直列接続されて整流素子として働くダイオード
の数を可変とすることを特徴とする請求項５６に記載の
パルス発生回路。
【請求項５８】前記複数のダイオードのうち少なくと
も一つは、スイッチング素子を含むバイパスが並列に接
続されることで、電流経路上にあるダイオードの数を変
更するよう構成することを特徴とする請求項５７に記載
のパルス発生回路。
【請求項５９】前記パルス発生回路は、前記パルス発
生回路の出力側に電気的に結合され、パルス発生回路か
ら出力された第一のパルス信号の周期を変更し、第一の
パルス信号とは周期が異なる第二のパルス信号を出力す
るパルス信号周期変更回路と、前記パルス発生回路の出
力側とパルス信号周期変更回路の出力側とに電気的に結
合され、第一のパルス信号及び第二のパルス信号のいず
れか1方を選択し、出力する選択回路とをさらに含むこ
とを特徴とする請求項４６乃至５８のいずれかに記載の
パルス発生回路。
【請求項６０】前記パルス信号周期変更回路は、第一
のパルス信号の周期を分周して、第一のパルス信号とは
周期が異なる第二のパルス信号を出力するバイナリカウ
ンタからなる請求項５９に記載のパルス発生回路。
【請求項６１】前記選択回路は、制御信号に基づき、
第一のパルス信号及び第二のパルス信号のいずれか１方
を選択し出力するマルチプレクサからなる請求項５９ま
たは６０に記載のパルス発生回路。
【請求項６２】前記パルス発生回路は、さらに電源電
圧に基づき定電圧を発生する定電圧発生回路を含み、前
記電源回路が、定電圧発生回路の出力側に電気的に結合
されることで、定電圧発生回路から出力された定電圧に
基づき、電源電圧の変化に依存せずかつ温度依存性が付
与された電源電流を発生することを特徴とする請求項４
６乃至６１のいずれかに記載のパルス発生回路。
【請求項６３】前記電源回路が、定電圧発生回路の出
力側に直接接続されることを特徴とする請求項６２に記
載のパルス発生回路。
【請求項６４】定電圧発生回路に電気的に結合され、
この定電圧発生回路から出力された定電圧のレベルを降
下する回路素子を介して、前記電源回路が定電圧発生回
路の出力側に電気的に結合されることを特徴とする請求
項６２に記載のパルス発生回路。
【請求項６５】前記定電圧のレベルを降下する回路素
子は、電源電圧ＶＤＤと温度依存性を付与する回路との
間に直列に接続され、かつそのゲートが、定電圧発生回
路の出力に電気的に結合された電界効果型トランジスタ
からなることを特徴とする請求項６４に記載のパルス発
生回路。
【請求項６６】前記定電圧のレベルを降下する回路素
子は、コレクタが電源電圧に電気的に結合され、エミッ
タが温度依存性を付与する回路に電気的に結合され、ベ
ースが定電圧発生回路の出力に電気的に結合されたバイ
ポーラトランジスタからなることを特徴とする請求項６
４に記載のパルス発生回路。
【請求項６７】前記パルス発生回路は、さらにパルス
発生回路の出力側に電気的に結合され、パルス信号の電
圧レベルを調整するレベルシフタを含むことを特徴とす
る請求項４６乃至６６のいずれかに記載のパルス発生回
路。
【請求項６８】前記電源回路は、電源電圧に基づき、
温度依存性が付与された電源電流を発生する第一の電源
回路と、定電圧発生回路の出力に電気的に結合され、定
電圧発生回路から出力された定電圧に基づき、温度依存
性が付与された電源電流を発生する第二の電源回路とか
らなることを特徴とする請求項４６乃至６７のいずれか
に記載のパルス発生回路。
【請求項６９】前記第一の電源回路は、第一のカレン
トミラー回路と、この第一のカレントミラー回路の一次
側に電気的に結合され、温度依存性を有する一次側電流
を第一のカレントミラー回路に供給する第一の温度依存
性を付与する回路とからなり、この第一の温度依存性を
付与する回路は、電源電圧に基づき、温度依存性を有す
る一次側電流に応じて、温度依存性が付与された電源電
流を二次側に発生し、前記第二の電源回路は、第二のカ
レントミラー回路と、この第二のカレントミラー回路の
一次側に電気的に結合され、温度依存性を有する一次側
電流を第二のカレントミラー回路に供給する第二の温度
依存性を付与する回路とからなり、この第二の温度依存
性を付与する回路は、定電圧発生回路に電気的に結合さ
れ、定電圧発生回路から出力された定電圧に基づき、温
度依存性を有する一次側電流に応じて、温度依存性が付
与された電源電流を二次側に発生することを特徴とする
請求項６８に記載のパルス発生回路。
【請求項７０】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する複数の整流素子と抵抗と
の直列接続からなることを特徴とする請求項４８乃至６
９のいずれかに記載のパルス発生回路。
【請求項７１】前記温度依存性を付与する回路は、温
度依存性を有する少なくとも一つの整流素子を含む第二
のカレントミラー回路からなることを特徴とする請求項
４８乃至６９のいずれかに記載のパルス発生回路。
【請求項７２】前記第二のカレントミラー回路の一次
側は、少なくとも一つの抵抗を有し、その二次側は、少
なくとも一つのダイオードを有することを特徴とする請
求項７１記載のパルス発生回路。
【請求項７３】前記第二のカレントミラー回路の一次
側は、スイッチングトランジスタを介し電源電圧に接続
され、スイッチングトランジスタの制御電極は、定電圧
発生回路の出力側に電気的に結合されることを特徴とす
る請求項７１または７２に記載のパルス発生回路。
【請求項７４】前記定電圧発生回路は、バンドギャッ
プ回路からなることを特徴とする請求項７３に記載のパ
ルス発生回路。
【請求項７５】前記電源回路は、前記カレントミラー
回路の一次側に電気的に結合され、温度に依存しない補
償電流をカレントミラー回路の一次側に供給する補償電
流供給回路を更に含むことを特徴とする請求項４６乃至
７４のいずれかに記載のパルス発生回路。
【請求項７６】ワード線を駆動するためのワードパル
スを発生するワードパルス発生回路において、前記ワー
ドパルス発生回路は、温度依存性が付与された電源電流
を発生する電源回路と、この電源回路の出力側に電気的
に結合され、前記電源電流に基づき、温度に依存したパ
ルス幅を有するワードパルスを発生するインバーターチ
ェーンとからなる遅延回路を含むことを特徴とするワー
ドパルス発生回路。
【請求項７７】前記電源回路は、温度上昇に伴いその
電源電流を増加させて、パルス周期を減少させ、温度下
降に伴い電源電流を減少させて、パルス周期を増加させ
ることを特徴とする請求項７６に記載のワードパルス発
生回路。
【請求項７８】前記電源回路は、カレントミラー回路
と、カレントミラー回路の一次側に電気的に結合され、
温度依存性を有する一次側電流をカレントミラー回路に
供給する温度依存性を付与する回路とからなり、カレン
トミラー回路は温度依存性を有する一次側電流に応じ
て、温度依存性が付与された電源電流を二次側に発生す
ることを特徴とする請求項７７に記載のワードパルス発
生回路。
【請求項７９】前記温度依存性を付与する回路は、温
度に依存した電流特性を有する整流素子を少なくとも一
つ含むことを特徴とする請求項７８に記載のワードパル
ス発生回路。