JP2002116851A - Ｃｐｕ監視回路 - Google Patents
Ｃｐｕ監視回路Info
- Publication number
- JP2002116851A JP2002116851A JP2000305345A JP2000305345A JP2002116851A JP 2002116851 A JP2002116851 A JP 2002116851A JP 2000305345 A JP2000305345 A JP 2000305345A JP 2000305345 A JP2000305345 A JP 2000305345A JP 2002116851 A JP2002116851 A JP 2002116851A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- relay
- cpu
- detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】ＣＰＵの暴走と、電圧低下と、を間違えること
なく検知することができるＣＰＵ監視回路を提供する。 【解決手段】ＣＰＵ監視回路１は、供給電圧Ｖ0 で正常
動作するＣＰＵ１１の暴走を検知するとともに、ＣＰＵ
１１への供給電圧の低下を検知するウォッチドックタイ
マ１３と、ウォッチドックタイマ１３からの検知信号に
よって動作するリレー１５と、供給電圧の低下を検知す
る電圧検知回路１９と、電圧検知回路１９からの検知信
号によって動作するリレー１６と、電圧検知回路１９か
らの検知信号によって動作するリレー１７を備え、電圧
検知回路１９の検知する第２の電圧Ｖ2 ＜ウォッチドッ
クタイマ１３の検知する第１の電圧Ｖ1 ＜電圧検知回路
１９の検知する第３の電圧Ｖ3 ＜ＣＰＵ１１が正常動作
する供給電圧Ｖ0 の関係になるように設定し、リレー１
５は第１の電圧Ｖ1 の検知信号によって動作し、リレー
１６は第２の電圧Ｖ2 の検知信号によって動作し、リレ
ー１７は第３の電圧Ｖ 3 の検知信号によって動作するよ
うに設定する。
なく検知することができるＣＰＵ監視回路を提供する。 【解決手段】ＣＰＵ監視回路１は、供給電圧Ｖ0 で正常
動作するＣＰＵ１１の暴走を検知するとともに、ＣＰＵ
１１への供給電圧の低下を検知するウォッチドックタイ
マ１３と、ウォッチドックタイマ１３からの検知信号に
よって動作するリレー１５と、供給電圧の低下を検知す
る電圧検知回路１９と、電圧検知回路１９からの検知信
号によって動作するリレー１６と、電圧検知回路１９か
らの検知信号によって動作するリレー１７を備え、電圧
検知回路１９の検知する第２の電圧Ｖ2 ＜ウォッチドッ
クタイマ１３の検知する第１の電圧Ｖ1 ＜電圧検知回路
１９の検知する第３の電圧Ｖ3 ＜ＣＰＵ１１が正常動作
する供給電圧Ｖ0 の関係になるように設定し、リレー１
５は第１の電圧Ｖ1 の検知信号によって動作し、リレー
１６は第２の電圧Ｖ2 の検知信号によって動作し、リレ
ー１７は第３の電圧Ｖ 3 の検知信号によって動作するよ
うに設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵへの供給電
圧低下及びＣＰＵの暴走を検知するＣＰＵ監視回路に関
する。
圧低下及びＣＰＵの暴走を検知するＣＰＵ監視回路に関
する。
【０００２】
【従来の技術】ＣＰＵにより様々な演算処理を行う機器
においては、ＣＰＵを動作させるために供給された電圧
が低下すると、ＣＰＵが誤動作することがある。また、
ＣＰＵが正常に動作する電圧が供給された場合において
は、ＣＰＵを動作させるためのプログラムの不具合やノ
イズなどの影響によって、ＣＰＵが暴走してしまうこと
がある。いずれの場合も、機器が異常状態となり、機器
によっては事故につながる虞がある。そのため、ＣＰＵ
への供給電圧の低下及びＣＰＵの暴走などの異常状態を
検出する必要がある。
においては、ＣＰＵを動作させるために供給された電圧
が低下すると、ＣＰＵが誤動作することがある。また、
ＣＰＵが正常に動作する電圧が供給された場合において
は、ＣＰＵを動作させるためのプログラムの不具合やノ
イズなどの影響によって、ＣＰＵが暴走してしまうこと
がある。いずれの場合も、機器が異常状態となり、機器
によっては事故につながる虞がある。そのため、ＣＰＵ
への供給電圧の低下及びＣＰＵの暴走などの異常状態を
検出する必要がある。
【０００３】ＣＰＵを備えた機器の異常状態を検出する
構成として、例えば、図３に示したように、ＣＰＵ監視
回路５１として、監視手段であるウォッチドックタイマ
（ＷＤＴ）６３と、ウォッチドックタイマ６３の検知信
号によって動作する第１の継電器手段であるリレー６５
と、電源回路６２に検知手段である電圧検知回路６９
と、第２の継電器手段であるリレー６６と、を設ける。
ウォッチドックタイマ６３は、演算処理手段であるＣＰ
Ｕ６１の暴走を監視するためのものであり、ＣＰＵ６１
に供給される電源ラインに並列に接続される。ＣＰＵ６
１は正常動作時には所定のタイミングでリセット信号を
ウォッチドックタイマ６３に出力する。しかし、ＣＰＵ
６１が暴走した際には、リセット信号を出力しなくなる
ため、ウォッチドックタイマ６３は、所定時間経過後に
ＣＰＵ６１にホールド信号を送信する。ウォッチドック
タイマ６３から送信されたホールド信号は、リレードラ
イブ回路６４を介して第１の継電器手段であるリレー６
５を動作させるための信号としても利用される。このリ
レー６５の接点Ｘの両端に、図外の警報装置や表示装置
などの報知手段を接続しておく。これにより、ウォッチ
ドックタイマ６３は、ＣＰＵ６１が暴走した際に、リレ
ー６５を動作させて、保守員やユーザにその旨を報知す
る。また、ウォッチドックタイマ６３は、供給電圧監視
機能を備えており、電源回路６２から供給される電圧が
低下して、例えば所定の電圧Ｖ1 以下になると、リレー
ドライブ回路６４を介してリレー６５が動作するように
設定する。これにより、ウォッチドックタイマ６３は、
電源回路６２の供給電圧低下をユーザに報知する。
構成として、例えば、図３に示したように、ＣＰＵ監視
回路５１として、監視手段であるウォッチドックタイマ
（ＷＤＴ）６３と、ウォッチドックタイマ６３の検知信
号によって動作する第１の継電器手段であるリレー６５
と、電源回路６２に検知手段である電圧検知回路６９
と、第２の継電器手段であるリレー６６と、を設ける。
ウォッチドックタイマ６３は、演算処理手段であるＣＰ
Ｕ６１の暴走を監視するためのものであり、ＣＰＵ６１
に供給される電源ラインに並列に接続される。ＣＰＵ６
１は正常動作時には所定のタイミングでリセット信号を
ウォッチドックタイマ６３に出力する。しかし、ＣＰＵ
６１が暴走した際には、リセット信号を出力しなくなる
ため、ウォッチドックタイマ６３は、所定時間経過後に
ＣＰＵ６１にホールド信号を送信する。ウォッチドック
タイマ６３から送信されたホールド信号は、リレードラ
イブ回路６４を介して第１の継電器手段であるリレー６
５を動作させるための信号としても利用される。このリ
レー６５の接点Ｘの両端に、図外の警報装置や表示装置
などの報知手段を接続しておく。これにより、ウォッチ
ドックタイマ６３は、ＣＰＵ６１が暴走した際に、リレ
ー６５を動作させて、保守員やユーザにその旨を報知す
る。また、ウォッチドックタイマ６３は、供給電圧監視
機能を備えており、電源回路６２から供給される電圧が
低下して、例えば所定の電圧Ｖ1 以下になると、リレー
ドライブ回路６４を介してリレー６５が動作するように
設定する。これにより、ウォッチドックタイマ６３は、
電源回路６２の供給電圧低下をユーザに報知する。
【０００４】ＣＰＵ６１に電圧を印加する電源回路６２
に設けられたリレー６６は、電圧低下を報知するための
ものであり、電源回路６２から供給される電圧低下時に
動作するように設定される。このリレー６６の接点Ｙの
両端に図外の警報装置や表示装置などの報知手段を接続
し、例えば所定の電圧Ｖ2 以下になると、電圧低下を検
知してリレー６６が動作するように設定する。これによ
り、電源回路６２は、供給電圧が低下した際に、リレー
６６を動作させて、ユーザにその旨を報知する。
に設けられたリレー６６は、電圧低下を報知するための
ものであり、電源回路６２から供給される電圧低下時に
動作するように設定される。このリレー６６の接点Ｙの
両端に図外の警報装置や表示装置などの報知手段を接続
し、例えば所定の電圧Ｖ2 以下になると、電圧低下を検
知してリレー６６が動作するように設定する。これによ
り、電源回路６２は、供給電圧が低下した際に、リレー
６６を動作させて、ユーザにその旨を報知する。
【０００５】なお、ウォッチドックタイマ６３の検知す
る電圧Ｖ1 と、電源回路６２の検知する電圧Ｖ2 と、を
異なる値に設定しておくことで、より効果的に電圧低下
を検知することができる。
る電圧Ｖ1 と、電源回路６２の検知する電圧Ｖ2 と、を
異なる値に設定しておくことで、より効果的に電圧低下
を検知することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成で異常状態を検知するＣＰＵを備えた機器にお
いては、電源から印加された電圧が緩慢に低下した場合
で、検知して警報を発する電圧ＶALが、Ｖ2 ＜ＶAL＜Ｖ
1 の条件となった場合には、以下の問題がある。すなわ
ち、供給電圧が低下したにも係わらずリレー６６が動作
せずに、ウォッチドックタイマからの信号によりリレー
６５のみが動作する。この場合、保守員は、ＣＰＵの暴
走に対する警報と認識して、機器の修理を行うこととな
る。よって、真の原因は電圧低下であるのに、真の原因
と異なる対応をしてしまい、保守のために時間を浪費す
ることになる。
うな構成で異常状態を検知するＣＰＵを備えた機器にお
いては、電源から印加された電圧が緩慢に低下した場合
で、検知して警報を発する電圧ＶALが、Ｖ2 ＜ＶAL＜Ｖ
1 の条件となった場合には、以下の問題がある。すなわ
ち、供給電圧が低下したにも係わらずリレー６６が動作
せずに、ウォッチドックタイマからの信号によりリレー
６５のみが動作する。この場合、保守員は、ＣＰＵの暴
走に対する警報と認識して、機器の修理を行うこととな
る。よって、真の原因は電圧低下であるのに、真の原因
と異なる対応をしてしまい、保守のために時間を浪費す
ることになる。
【０００７】そこで、本発明は、上記の問題を解決する
ために成されたものであり、その目的は、ＣＰＵの暴走
と、電圧低下と、を間違えることなく検知することがで
きるＣＰＵ監視回路を提供することである。
ために成されたものであり、その目的は、ＣＰＵの暴走
と、電圧低下と、を間違えることなく検知することがで
きるＣＰＵ監視回路を提供することである。
【０００８】
【課題を解決するための手段】この発明は、供給電圧Ｖ
0 で正常動作する演算処理手段の暴走を検知するととも
に、該演算処理手段への供給電圧の低下を検知する監視
手段と、該監視手段からの検知信号によって動作する第
１の継電器手段と、供給電圧の低下を検知する検知手段
と、該検知手段からの検知信号によって動作する第２の
継電器手段と、によって構成されたＣＰＵ監視回路にお
いて、該検知手段からの検知信号によって動作する第３
の継電器手段を設け、該監視手段は第１の電圧Ｖ1 を検
知し、該検知手段は第２の電圧Ｖ2 と、第３の電圧Ｖ 3
と、を検知し、各電圧は、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 の関係を有し、該第１の継電器手段は該監視手段が検知
した第１の電圧Ｖ1 の検知信号によって動作し、該第２
の継電器手段は該検知手段が検知した第２の電圧Ｖ2 の
検知信号によって動作し、該第３の継電器手段は該検知
手段が検知した第３の電圧Ｖ3 の検知信号によって動作
することを特徴とする。
0 で正常動作する演算処理手段の暴走を検知するととも
に、該演算処理手段への供給電圧の低下を検知する監視
手段と、該監視手段からの検知信号によって動作する第
１の継電器手段と、供給電圧の低下を検知する検知手段
と、該検知手段からの検知信号によって動作する第２の
継電器手段と、によって構成されたＣＰＵ監視回路にお
いて、該検知手段からの検知信号によって動作する第３
の継電器手段を設け、該監視手段は第１の電圧Ｖ1 を検
知し、該検知手段は第２の電圧Ｖ2 と、第３の電圧Ｖ 3
と、を検知し、各電圧は、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 の関係を有し、該第１の継電器手段は該監視手段が検知
した第１の電圧Ｖ1 の検知信号によって動作し、該第２
の継電器手段は該検知手段が検知した第２の電圧Ｖ2 の
検知信号によって動作し、該第３の継電器手段は該検知
手段が検知した第３の電圧Ｖ3 の検知信号によって動作
することを特徴とする。
【０００９】この構成において、ＣＰＵ監視回路は、供
給電圧Ｖ0 で正常動作する演算処理手段の暴走を検知す
るとともに、演算処理手段への供給電圧の低下を検知す
る監視手段と、監視手段からの検知信号によって動作す
る第１の継電器手段と、供給電圧の低下を検知する検知
手段と、検知手段からの検知信号によって動作する第２
の継電器手段と、によって構成され、さらに検知手段か
らの検知信号によって動作する第３の継電器手段を設
け、検知手段の検知する第２の電圧Ｖ2 ＜監視手段の検
知する第１の電圧Ｖ1 ＜検知手段の検知する第３の電圧
Ｖ3 ＜演算処理手段が正常動作する供給電圧Ｖ0 の関係
になるように設定し、第１の継電器手段は監視手段が検
知した第１の電圧Ｖ1 の検知信号によって動作し、第２
の継電器手段は検知手段が検知した第２の電圧Ｖ2 の検
知信号によって動作し、第３の継電器手段は検知手段が
検知した第３の電圧Ｖ3 の検知信号によって動作する。
これにより、ＣＰＵを備えた機器におけるＣＰＵの異常
状態の詳細な内容が保守員に提供されるので、ＣＰＵの
暴走と、電圧低下と、を確実に判別でき、保守員は、適
切な保守・修理を行うことが可能となる。
給電圧Ｖ0 で正常動作する演算処理手段の暴走を検知す
るとともに、演算処理手段への供給電圧の低下を検知す
る監視手段と、監視手段からの検知信号によって動作す
る第１の継電器手段と、供給電圧の低下を検知する検知
手段と、検知手段からの検知信号によって動作する第２
の継電器手段と、によって構成され、さらに検知手段か
らの検知信号によって動作する第３の継電器手段を設
け、検知手段の検知する第２の電圧Ｖ2 ＜監視手段の検
知する第１の電圧Ｖ1 ＜検知手段の検知する第３の電圧
Ｖ3 ＜演算処理手段が正常動作する供給電圧Ｖ0 の関係
になるように設定し、第１の継電器手段は監視手段が検
知した第１の電圧Ｖ1 の検知信号によって動作し、第２
の継電器手段は検知手段が検知した第２の電圧Ｖ2 の検
知信号によって動作し、第３の継電器手段は検知手段が
検知した第３の電圧Ｖ3 の検知信号によって動作する。
これにより、ＣＰＵを備えた機器におけるＣＰＵの異常
状態の詳細な内容が保守員に提供されるので、ＣＰＵの
暴走と、電圧低下と、を確実に判別でき、保守員は、適
切な保守・修理を行うことが可能となる。
【００１０】また、この発明において、前記演算処理手
段への供給電圧Ｖ0 は、電源供給手段から供給され、該
電源供給手段は、前記検知手段、前記第２の継電器手段
及び前記第３の継電器手段を備えたことを特徴とする。
段への供給電圧Ｖ0 は、電源供給手段から供給され、該
電源供給手段は、前記検知手段、前記第２の継電器手段
及び前記第３の継電器手段を備えたことを特徴とする。
【００１１】この構成においては、検知手段、第２の継
電器手段及び第３の継電器手段は、演算処理手段へ供給
電圧Ｖ0 を供給する電源供給手段が備えている。これに
より、電源供給手段の供給電圧を検知して保守員に報知
するために、電源供給手段、検知手段、第２の継電器手
段及び第３の継電器手段の間に、別に配線を設ける必要
がなく、供給電圧低下を速やかに保守員に報知すること
が可能となる。
電器手段及び第３の継電器手段は、演算処理手段へ供給
電圧Ｖ0 を供給する電源供給手段が備えている。これに
より、電源供給手段の供給電圧を検知して保守員に報知
するために、電源供給手段、検知手段、第２の継電器手
段及び第３の継電器手段の間に、別に配線を設ける必要
がなく、供給電圧低下を速やかに保守員に報知すること
が可能となる。
【００１２】さらに、この発明において、前記検知手段
は、前記第２の継電器手段及び前記第３の継電器手段を
備えたことを特徴とする。
は、前記第２の継電器手段及び前記第３の継電器手段を
備えたことを特徴とする。
【００１３】この構成においては、第２の継電器手段及
び前記第３の継電器手段は、供給電圧の低下を検知する
前記検知手段が備えている。これにより、ＣＰＵを備え
た機器が外部から電源供給されるなどで電源供給手段を
備えていない場合において、検知手段、第２の継電器手
段及び第３の継電器手段の間に、別に配線を設ける必要
がなく、検知手段で供給電圧低下を検知すると、速やか
に保守員にＣＰＵの異常を報知することが可能となる。
び前記第３の継電器手段は、供給電圧の低下を検知する
前記検知手段が備えている。これにより、ＣＰＵを備え
た機器が外部から電源供給されるなどで電源供給手段を
備えていない場合において、検知手段、第２の継電器手
段及び第３の継電器手段の間に、別に配線を設ける必要
がなく、検知手段で供給電圧低下を検知すると、速やか
に保守員にＣＰＵの異常を報知することが可能となる。
【００１４】
【発明の実施の形態】本発明の実施形態に係るＣＰＵ監
視回路の詳細について説明する。図１は、本発明の実施
形態に係るＣＰＵ監視回路の概略の構成を示したブロッ
ク図である。電圧監視回路１は、演算処理手段であるＣ
ＰＵ１１の異常状態を検知するために、監視手段である
ウォッチドックタイマ（ＷＤＴ）１３、第１の継電器手
段であるリレー１５、リレー１５を駆動するためのリレ
ードライブ回路１４を備えている。また、電源供給手段
である電源回路１２に、供給電圧の低下を検知する検知
手段である電圧検知回路１９、第２の継電器手段である
リレー１６及び第３の継電器手段であるリレー１７を備
えている。なお、リレー１５は、リレードライブ回路１
４により駆動されるのではなく、ウォッチドックタイマ
１３からの検知信号により直接駆動するように接続する
構成でもよい。
視回路の詳細について説明する。図１は、本発明の実施
形態に係るＣＰＵ監視回路の概略の構成を示したブロッ
ク図である。電圧監視回路１は、演算処理手段であるＣ
ＰＵ１１の異常状態を検知するために、監視手段である
ウォッチドックタイマ（ＷＤＴ）１３、第１の継電器手
段であるリレー１５、リレー１５を駆動するためのリレ
ードライブ回路１４を備えている。また、電源供給手段
である電源回路１２に、供給電圧の低下を検知する検知
手段である電圧検知回路１９、第２の継電器手段である
リレー１６及び第３の継電器手段であるリレー１７を備
えている。なお、リレー１５は、リレードライブ回路１
４により駆動されるのではなく、ウォッチドックタイマ
１３からの検知信号により直接駆動するように接続する
構成でもよい。
【００１５】電源回路１２において、供給電圧の低下が
電圧検知回路１９で検知されると、設定された電圧に応
じてリレー１６、リレー１７に駆動信号が送られる。ま
た、リレー１５の接点Ｘの両端、リレー１６の接点Ｙの
両端及びリレー１７の接点Ｚの両端には、それぞれ図外
の警報装置や表示装置などの報知手段が接続されてい
る。
電圧検知回路１９で検知されると、設定された電圧に応
じてリレー１６、リレー１７に駆動信号が送られる。ま
た、リレー１５の接点Ｘの両端、リレー１６の接点Ｙの
両端及びリレー１７の接点Ｚの両端には、それぞれ図外
の警報装置や表示装置などの報知手段が接続されてい
る。
【００１６】電源回路１２からは、ＣＰＵ１１及びウォ
ッチドックタイマ１３を正常に動作させるために、電源
ライン２１を介して電圧ＤＣ５Ｖが供給されている。
ッチドックタイマ１３を正常に動作させるために、電源
ライン２１を介して電圧ＤＣ５Ｖが供給されている。
【００１７】ＣＰＵ１１とウォッチドックタイマ１３と
の間には、信号線２２が設けられている。また、ＣＰＵ
１１とウォッチドックタイマ１３との間には信号線２
３、ウォッチドックタイマ１３とリレードライブ回路１
４との間には信号線２４が設けられている。また、リレ
ードライブ回路１４とリレー１５との間には信号線２５
が設けられている。
の間には、信号線２２が設けられている。また、ＣＰＵ
１１とウォッチドックタイマ１３との間には信号線２
３、ウォッチドックタイマ１３とリレードライブ回路１
４との間には信号線２４が設けられている。また、リレ
ードライブ回路１４とリレー１５との間には信号線２５
が設けられている。
【００１８】ＣＰＵ１１が暴走した際には、リセット信
号がＣＰＵ１１からウォッチドックタイマ１３に出力さ
れなくなる。ウォッチドックタイマ１３は、予め設定さ
れた所定時間経過後に、信号線２３を介してＣＰＵ１１
にホールド信号を出力し、ＣＰＵ１１の動作をホールド
させる。また、同時に、ウォッチドックタイマ１３は、
信号線２４を介してリレー１５を動作させるための信号
をリレードライブ回路１４に出力する。
号がＣＰＵ１１からウォッチドックタイマ１３に出力さ
れなくなる。ウォッチドックタイマ１３は、予め設定さ
れた所定時間経過後に、信号線２３を介してＣＰＵ１１
にホールド信号を出力し、ＣＰＵ１１の動作をホールド
させる。また、同時に、ウォッチドックタイマ１３は、
信号線２４を介してリレー１５を動作させるための信号
をリレードライブ回路１４に出力する。
【００１９】電源回路１２から供給される電圧Ｖ0 が低
下して第１の電圧Ｖ1 になった際には、ウォッチドック
タイマ１３は検知信号を出力して、ＣＰＵ１１をホール
ドするとともに、リレードライバ回路１４を介してリレ
ー１５を動作させる。リレー１５の動作により、図外の
報知手段で電源回路１２から供給される電圧Ｖ0 が低下
して、第１の電圧Ｖ1 になったことがユーザに報知され
る。
下して第１の電圧Ｖ1 になった際には、ウォッチドック
タイマ１３は検知信号を出力して、ＣＰＵ１１をホール
ドするとともに、リレードライバ回路１４を介してリレ
ー１５を動作させる。リレー１５の動作により、図外の
報知手段で電源回路１２から供給される電圧Ｖ0 が低下
して、第１の電圧Ｖ1 になったことがユーザに報知され
る。
【００２０】また、電源回路１２から供給される電圧Ｖ
0 が低下して第２の電圧Ｖ2 になった際には、電圧検知
回路１９からの駆動信号により、電源回路１２に設けら
れたリレー１６が動作する。リレー１６の動作により、
図外の報知手段で電源回路１２から供給される電圧Ｖ0
が低下して、第２の電圧Ｖ2 になったことがユーザに報
知される。
0 が低下して第２の電圧Ｖ2 になった際には、電圧検知
回路１９からの駆動信号により、電源回路１２に設けら
れたリレー１６が動作する。リレー１６の動作により、
図外の報知手段で電源回路１２から供給される電圧Ｖ0
が低下して、第２の電圧Ｖ2 になったことがユーザに報
知される。
【００２１】さらに、電源回路１２から供給される電圧
Ｖ0 が低下して第３の電圧Ｖ3 になった際には、電圧検
知回路１９からの駆動信号により、電源回路１２に設け
られたリレー１７が動作する。リレー１７の動作によ
り、図外の報知手段で電源回路１２から供給される電圧
Ｖ0 が低下して、第３の電圧Ｖ3 になったことがユーザ
に報知される。
Ｖ0 が低下して第３の電圧Ｖ3 になった際には、電圧検
知回路１９からの駆動信号により、電源回路１２に設け
られたリレー１７が動作する。リレー１７の動作によ
り、図外の報知手段で電源回路１２から供給される電圧
Ｖ0 が低下して、第３の電圧Ｖ3 になったことがユーザ
に報知される。
【００２２】供給電圧が低下した際に検出する電圧の関
係を、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 とする。また、各リレー１５，１６，１７の動作により
検知できるＣＰＵ１１の異常状態を表１に基づいて説明
する。
係を、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 とする。また、各リレー１５，１６，１７の動作により
検知できるＣＰＵ１１の異常状態を表１に基づいて説明
する。
【００２３】
【表１】
【００２４】表１において、リレー１５の接点Ｘ、リレ
ー１６の接点Ｙ、リレー１７の接点Ｚが閉の時を○、開
の時を×として表示している。表１に示したように、リ
レー１５，１６，１７のいずれも動作しない場合は、正
常状態である。リレー１５のみが動作して接点Ｘが閉と
なった場合は、ＣＰＵ１１の暴走状態である。リレー１
７のみが動作して接点Ｙが閉となった場合は、供給電圧
Ｖ0 がＶ3 に低下した状態である。リレー１５及び１６
が動作して接点Ｘ，Ｚが閉となった場合は、供給電圧Ｖ
0 がＶ1 に低下した状態である。リレー１６及び１７が
動作して接点Ｙ，Ｚが閉となった場合は、供給電圧Ｖ0
がＶ2 に低下した状態である。なお、供給電圧がＶ3 ま
で低下した場合には、ウォッチドックタイマ１３の動作
電圧よりも供給電圧が低い場合もあり得るので、リレー
１５の接点Ｘの開閉については不定とする。
ー１６の接点Ｙ、リレー１７の接点Ｚが閉の時を○、開
の時を×として表示している。表１に示したように、リ
レー１５，１６，１７のいずれも動作しない場合は、正
常状態である。リレー１５のみが動作して接点Ｘが閉と
なった場合は、ＣＰＵ１１の暴走状態である。リレー１
７のみが動作して接点Ｙが閉となった場合は、供給電圧
Ｖ0 がＶ3 に低下した状態である。リレー１５及び１６
が動作して接点Ｘ，Ｚが閉となった場合は、供給電圧Ｖ
0 がＶ1 に低下した状態である。リレー１６及び１７が
動作して接点Ｙ，Ｚが閉となった場合は、供給電圧Ｖ0
がＶ2 に低下した状態である。なお、供給電圧がＶ3 ま
で低下した場合には、ウォッチドックタイマ１３の動作
電圧よりも供給電圧が低い場合もあり得るので、リレー
１５の接点Ｘの開閉については不定とする。
【００２５】このように供給電圧低下を３段階で検出す
ることで、ＣＰＵ１１の暴走及び供給電圧の低下に応じ
て、１つまたは複数のリレーが動作するので、表１に示
したように、ＣＰＵの異常状態を正確に把握することが
可能となる。
ることで、ＣＰＵ１１の暴走及び供給電圧の低下に応じ
て、１つまたは複数のリレーが動作するので、表１に示
したように、ＣＰＵの異常状態を正確に把握することが
可能となる。
【００２６】次に、ＣＰＵ監視回路の別の実施形態につ
いて説明する。図２は、ＣＰＵを備えた機器において、
電源回路を備えていない場合のＣＰＵ監視回路の概略構
成を示したブロック図である。図２に示したＣＰＵ監視
回路２では、新たに外部からの供給電圧の低下を検知す
る検知手段である電圧検知回路３２を設ける。そして、
第２の継電器手段であるリレー３６と、第３の継電器手
段であるリレー３７と、をこの電圧検知回路３２に設け
る。また、リレー３６の接点Ｙの両端及びリレー３７の
接点Ｚの両端には、図外の報知手段を接続する。
いて説明する。図２は、ＣＰＵを備えた機器において、
電源回路を備えていない場合のＣＰＵ監視回路の概略構
成を示したブロック図である。図２に示したＣＰＵ監視
回路２では、新たに外部からの供給電圧の低下を検知す
る検知手段である電圧検知回路３２を設ける。そして、
第２の継電器手段であるリレー３６と、第３の継電器手
段であるリレー３７と、をこの電圧検知回路３２に設け
る。また、リレー３６の接点Ｙの両端及びリレー３７の
接点Ｚの両端には、図外の報知手段を接続する。
【００２７】ＣＰＵ監視回路２において、この電源回路
１２の代わりに設けた電圧検知回路３２以外の構成は、
図１に示したＣＰＵ監視回路１と同様であるため、同一
部分には同一符号を付して詳細な説明は省略する。
１２の代わりに設けた電圧検知回路３２以外の構成は、
図１に示したＣＰＵ監視回路１と同様であるため、同一
部分には同一符号を付して詳細な説明は省略する。
【００２８】電圧検知回路３２は、外部からの供給電圧
Ｖ0 から低下した電圧Ｖ2 及び電圧Ｖ3 を検知するよう
に設定する。そして、リレー３６は、電圧検知回路３２
が第２の電圧Ｖ2 を検知すると動作するように設定し、
リレー３７は、電圧検知回路３２が第３の電圧Ｖ3 を検
知すると動作するように設定する。
Ｖ0 から低下した電圧Ｖ2 及び電圧Ｖ3 を検知するよう
に設定する。そして、リレー３６は、電圧検知回路３２
が第２の電圧Ｖ2 を検知すると動作するように設定し、
リレー３７は、電圧検知回路３２が第３の電圧Ｖ3 を検
知すると動作するように設定する。
【００２９】供給電圧が低下した際に検出する電圧の関
係を、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 とすることで、各リレー１５，３６，３７の動作により
接点Ｘ，Ｙ，Ｚが開閉され、ＣＰＵ監視回路１の場合に
表１に基づいて説明したように、ＣＰＵ監視回路２にお
いても、ＣＰＵ１１の異常状態を検知できる。
係を、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 とすることで、各リレー１５，３６，３７の動作により
接点Ｘ，Ｙ，Ｚが開閉され、ＣＰＵ監視回路１の場合に
表１に基づいて説明したように、ＣＰＵ監視回路２にお
いても、ＣＰＵ１１の異常状態を検知できる。
【００３０】なお、図１に示したＣＰＵ監視回路１、及
び図２に示したＣＰＵ監視回路２では、第２の継電器手
段及び第３の継電器手段は、電源供給手段である電源回
路または検知手段である検知回路が備える構成とした
が、第２の継電器手段及び第３の継電器手段は単独で設
置され、電源回路または検知回路からの供給電圧低下の
検知信号により動作する構成としてもよい。しかしなが
ら、ＣＰＵ監視回路１及びＣＰＵ監視回路２に示した構
成とすることで、保守員へＣＰＵの異常を報知するため
の配線を省略することができる。
び図２に示したＣＰＵ監視回路２では、第２の継電器手
段及び第３の継電器手段は、電源供給手段である電源回
路または検知手段である検知回路が備える構成とした
が、第２の継電器手段及び第３の継電器手段は単独で設
置され、電源回路または検知回路からの供給電圧低下の
検知信号により動作する構成としてもよい。しかしなが
ら、ＣＰＵ監視回路１及びＣＰＵ監視回路２に示した構
成とすることで、保守員へＣＰＵの異常を報知するため
の配線を省略することができる。
【００３１】
【発明の効果】本発明によれば、以下の効果が得られ
る。
る。
【００３２】ＣＰＵ監視回路は、供給電圧Ｖ0 で正常動
作する演算処理手段の暴走を検知するとともに、演算処
理手段への供給電圧の低下を検知する監視手段と、監視
手段からの検知信号によって動作する第１の継電器手段
と、供給電圧の低下を検知する検知手段と、検知手段か
らの検知信号によって動作する第２の継電器手段と、に
よって構成され、さらに検知手段からの検知信号によっ
て動作する第３の継電器手段を設け、検知手段の検知す
る第２の電圧Ｖ2 ＜監視手段の検知する第１の電圧Ｖ1
＜検知手段の検知する第３の電圧Ｖ3 ＜演算処理手段が
正常動作する供給電圧Ｖ0 の関係になるように設定し、
第１の継電器手段は監視手段が検知した第１の電圧Ｖ1
の検知信号によって動作し、第２の継電器手段は検知手
段が検知した第２の電圧Ｖ2 の検知信号によって動作
し、第３の継電器手段は検知手段が検知した第３の電圧
Ｖ3 の検知信号によって動作する。よって、ＣＰＵを備
えた機器におけるＣＰＵの異常状態の詳細な内容が保守
員に提供されるので、ＣＰＵの暴走と、電圧低下と、を
確実に判別でき、保守員は、適切な保守・修理を行うこ
とができる。
作する演算処理手段の暴走を検知するとともに、演算処
理手段への供給電圧の低下を検知する監視手段と、監視
手段からの検知信号によって動作する第１の継電器手段
と、供給電圧の低下を検知する検知手段と、検知手段か
らの検知信号によって動作する第２の継電器手段と、に
よって構成され、さらに検知手段からの検知信号によっ
て動作する第３の継電器手段を設け、検知手段の検知す
る第２の電圧Ｖ2 ＜監視手段の検知する第１の電圧Ｖ1
＜検知手段の検知する第３の電圧Ｖ3 ＜演算処理手段が
正常動作する供給電圧Ｖ0 の関係になるように設定し、
第１の継電器手段は監視手段が検知した第１の電圧Ｖ1
の検知信号によって動作し、第２の継電器手段は検知手
段が検知した第２の電圧Ｖ2 の検知信号によって動作
し、第３の継電器手段は検知手段が検知した第３の電圧
Ｖ3 の検知信号によって動作する。よって、ＣＰＵを備
えた機器におけるＣＰＵの異常状態の詳細な内容が保守
員に提供されるので、ＣＰＵの暴走と、電圧低下と、を
確実に判別でき、保守員は、適切な保守・修理を行うこ
とができる。
【００３３】また、検知手段、第２の継電器手段及び第
３の継電器手段は、演算処理手段へ供給電圧Ｖ0 を供給
する電源供給手段が備えているので、電源供給手段の供
給電圧を検知して保守員に報知するために、電源供給手
段、検知手段、第２の継電器手段及び第３の継電器手段
の間に、別に配線を設ける必要がなく、供給電圧低下を
速やかに保守員に報知することができる。
３の継電器手段は、演算処理手段へ供給電圧Ｖ0 を供給
する電源供給手段が備えているので、電源供給手段の供
給電圧を検知して保守員に報知するために、電源供給手
段、検知手段、第２の継電器手段及び第３の継電器手段
の間に、別に配線を設ける必要がなく、供給電圧低下を
速やかに保守員に報知することができる。
【００３４】さらに、第２の継電器手段及び前記第３の
継電器手段は、供給電圧の低下を検知する前記検知手段
が備えているので、ＣＰＵを備えた機器が外部から電源
供給されるなどで電源供給手段を備えていない場合にお
いて、検知手段、第２の継電器手段及び第３の継電器手
段の間に、別に配線を設ける必要がなく、検知手段で供
給電圧低下を検知すると、速やかに保守員にＣＰＵの異
常を報知することができる。
継電器手段は、供給電圧の低下を検知する前記検知手段
が備えているので、ＣＰＵを備えた機器が外部から電源
供給されるなどで電源供給手段を備えていない場合にお
いて、検知手段、第２の継電器手段及び第３の継電器手
段の間に、別に配線を設ける必要がなく、検知手段で供
給電圧低下を検知すると、速やかに保守員にＣＰＵの異
常を報知することができる。
【図１】本発明の実施形態に係るＣＰＵ監視回路の概略
の構成を示したブロック図である。
の構成を示したブロック図である。
【図２】ＣＰＵを備えた機器において、電源回路を備え
ていない場合のＣＰＵ監視回路の概略構成を示したブロ
ック図である。
ていない場合のＣＰＵ監視回路の概略構成を示したブロ
ック図である。
【図３】従来のＣＰＵ監視回路の概略の構成を示したブ
ロック図である。
ロック図である。
１，２，５１−ＣＰＵ監視回路 １１，６１−ＣＰＵ １２，６２−電源回路 １３，６３−ウォッチドックタイマ １５，１６，１７，３６，３７，６５，６６−リレー １９，３２，６９−電圧検知回路
Claims (3)
- 【請求項１】 供給電圧Ｖ0 で正常動作する演算処理手
段の暴走を検知するとともに、該演算処理手段への供給
電圧の低下を検知する監視手段と、該監視手段からの検
知信号によって動作する第１の継電器手段と、供給電圧
の低下を検知する検知手段と、該検知手段からの検知信
号によって動作する第２の継電器手段と、によって構成
されたＣＰＵ監視回路において、 該検知手段からの検知信号によって動作する第３の継電
器手段を設け、該監視手段は第１の電圧Ｖ1 を検知し、
該検知手段は第２の電圧Ｖ2 と、第３の電圧Ｖ 3 と、を
検知し、各電圧は、 Ｖ2 ＜Ｖ1 ＜Ｖ3 ＜Ｖ0 の関係を有し、該第１の継電器手段は該監視手段が検知
した第１の電圧Ｖ1 の検知信号によって動作し、該第２
の継電器手段は該検知手段が検知した第２の電圧Ｖ2 の
検知信号によって動作し、該第３の継電器手段は該検知
手段が検知した第３の電圧Ｖ3 の検知信号によって動作
することを特徴とするＣＰＵ監視回路。 - 【請求項２】 前記演算処理手段への供給電圧Ｖ0 は、
電源供給手段から供給され、該電源供給手段は、前記検
知手段、前記第２の継電器手段及び前記第３の継電器手
段を備えたことを特徴とする請求項１に記載のＣＰＵ監
視回路。 - 【請求項３】 前記検知手段は、前記第２の継電器手段
及び前記第３の継電器手段を備えたことを特徴とする請
求項１に記載のＣＰＵ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305345A JP2002116851A (ja) | 2000-10-04 | 2000-10-04 | Ｃｐｕ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305345A JP2002116851A (ja) | 2000-10-04 | 2000-10-04 | Ｃｐｕ監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002116851A true JP2002116851A (ja) | 2002-04-19 |
Family
ID=18786231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000305345A Pending JP2002116851A (ja) | 2000-10-04 | 2000-10-04 | Ｃｐｕ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002116851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142475A (ja) * | 2011-01-05 | 2012-07-26 | Disco Abrasive Syst Ltd | 加工装置の制御機構 |
| CN106407084A (zh) * | 2016-11-24 | 2017-02-15 | 郑州艾莫弗信息技术有限公司 | 一种计算机电压监控电路 |
-
2000
- 2000-10-04 JP JP2000305345A patent/JP2002116851A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142475A (ja) * | 2011-01-05 | 2012-07-26 | Disco Abrasive Syst Ltd | 加工装置の制御機構 |
| CN106407084A (zh) * | 2016-11-24 | 2017-02-15 | 郑州艾莫弗信息技术有限公司 | 一种计算机电压监控电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100366402C (zh) | 紧急停止电路 | |
| EP1705539A1 (en) | Emergency-stop device | |
| JP2013182477A (ja) | マイクロプロセッサ外部監視回路、電子制御装置及び電動パワーステアリング装置 | |
| US9952286B2 (en) | Power-supply control device and programmable logic controller | |
| JP3757208B2 (ja) | 非常停止回路 | |
| JP2005145240A (ja) | ドア駆動制御装置 | |
| WO2015151242A1 (ja) | モータ制御装置およびモータ制御システム | |
| JP2002116851A (ja) | Ｃｐｕ監視回路 | |
| JP2004213454A (ja) | 負荷の故障診断方法および装置 | |
| EP1535798B1 (en) | A vehicle lamp controlling device and vehicle lamp controlling method | |
| EP1670713B1 (en) | Display apparatus for conveyor | |
| JP2002514380A (ja) | 駆動部用の安全装置 | |
| JP4548241B2 (ja) | 電源装置 | |
| JP3279794B2 (ja) | 電動機制御装置 | |
| JP3719196B2 (ja) | スレーブ出力ユニット | |
| JPH01199213A (ja) | シーケンサーの出力系故障診断方法 | |
| JP4501642B2 (ja) | ロボット制御システム | |
| JP2002186170A (ja) | 高電圧スイッチ回路の故障検出装置 | |
| JP3224910B2 (ja) | 昇降機電源異常検出装置 | |
| JP4124140B2 (ja) | 空気調和機 | |
| JP2002272170A (ja) | 負荷のコントローラ，操作器及び制御装置 | |
| KR20210079102A (ko) | 팬 구동 제어 장치 및 제어 방법 | |
| JPH0431318B2 (ja) | ||
| JP2001075603A (ja) | フェールセーフ機構 | |
| JP2010262029A (ja) | 付属装置および装置システム |