JP2002108420A - シーケンス制御方法 - Google Patents
シーケンス制御方法Info
- Publication number
- JP2002108420A JP2002108420A JP2000295299A JP2000295299A JP2002108420A JP 2002108420 A JP2002108420 A JP 2002108420A JP 2000295299 A JP2000295299 A JP 2000295299A JP 2000295299 A JP2000295299 A JP 2000295299A JP 2002108420 A JP2002108420 A JP 2002108420A
- Authority
- JP
- Japan
- Prior art keywords
- output
- processing
- program
- outputs
- processing program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 複数の同一処理で出力先の異なるシーケンス
プログラムを高速に処理することを目的とする。 【解決手段】 同一の処理で出力先の異なるシーケンス
プログラムを処理する場合、複数の何れかの入力１Ａ〜
１Ｎを受け入れて共通の処理プログラム本体６を実行
し、次いで、前記各入力に対応した出力ごとに設けられ
た出力別処理プログラム５Ａ〜５Ｎを順々に全ての出力
について実行するシーケンスプログラム制御方法であっ
て、処理プログラム本体６の処理結果をその処理に際し
て処理プログラム本体６に入力された入力に対応する出
力先を指定する出力先アドレス９に基づいて、前記の出
力別処理プログラムの何れかに選択して入力して前記出
力別処理プログラム５Ａ〜５Ｎの出力から出力別の出力
を得ることを特徴とする。
プログラムを高速に処理することを目的とする。 【解決手段】 同一の処理で出力先の異なるシーケンス
プログラムを処理する場合、複数の何れかの入力１Ａ〜
１Ｎを受け入れて共通の処理プログラム本体６を実行
し、次いで、前記各入力に対応した出力ごとに設けられ
た出力別処理プログラム５Ａ〜５Ｎを順々に全ての出力
について実行するシーケンスプログラム制御方法であっ
て、処理プログラム本体６の処理結果をその処理に際し
て処理プログラム本体６に入力された入力に対応する出
力先を指定する出力先アドレス９に基づいて、前記の出
力別処理プログラムの何れかに選択して入力して前記出
力別処理プログラム５Ａ〜５Ｎの出力から出力別の出力
を得ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンスプログ
ラムを処理するシーケンス制御装置に関する。
ラムを処理するシーケンス制御装置に関する。
【０００２】
【従来の技術】図３は、複数の同一処理で出力先のみが
異なる従来のシーケンスプログラムを示す。
異なる従来のシーケンスプログラムを示す。
【０００３】このシーケンスプログラムは、第１のシー
ケンスプログラム４Ａと、第１のシーケンスプログラム
４Ａに次いで実行される第２のシーケンスプログラム４
Ｂと、第２のシーケンスプログラム４Ｂに次いで実行さ
れる第３のシーケンスプログラム４Ｃとが繰り返し実行
されている。
ケンスプログラム４Ａと、第１のシーケンスプログラム
４Ａに次いで実行される第２のシーケンスプログラム４
Ｂと、第２のシーケンスプログラム４Ｂに次いで実行さ
れる第３のシーケンスプログラム４Ｃとが繰り返し実行
されている。
【０００４】第１のシーケンスプログラム４Ａは、入力
１Ａを検出して処理プログラム２Ａを実行し、処理結果
を出力３Ａに出力する。第２のシーケンスプログラム４
Ｂは、入力１Ｂを検出して処理プログラム２Ｂを実行
し、処理結果を出力３Ｂに出力する。
１Ａを検出して処理プログラム２Ａを実行し、処理結果
を出力３Ａに出力する。第２のシーケンスプログラム４
Ｂは、入力１Ｂを検出して処理プログラム２Ｂを実行
し、処理結果を出力３Ｂに出力する。
【０００５】第３のシーケンスプログラム４Ｃは、入力
１Ｃを検出して処理プログラム２Ｃを実行し、処理結果
を出力３Ｃに出力する。処理プログラム２Ａ，２Ｂ，２
Ｃは同じプログラムで、ユーザによって書き込まれるイ
ンターロック処理の参照番地だけが異なっている。具体
的には、処理プログラム２Ａは入力１Ａを検出して処理
結果を出力３Ａに出力するに際して、ユーザが任意に設
定した参照番地Ｎがインターロック・セット（動作禁止
状態）されている場合には処理結果を出力３Ａに出力し
ない。参照番地Ｎがインターロック・リセット（動作許
可状態）されている場合には処理結果を出力３Ａに出力
する。
１Ｃを検出して処理プログラム２Ｃを実行し、処理結果
を出力３Ｃに出力する。処理プログラム２Ａ，２Ｂ，２
Ｃは同じプログラムで、ユーザによって書き込まれるイ
ンターロック処理の参照番地だけが異なっている。具体
的には、処理プログラム２Ａは入力１Ａを検出して処理
結果を出力３Ａに出力するに際して、ユーザが任意に設
定した参照番地Ｎがインターロック・セット（動作禁止
状態）されている場合には処理結果を出力３Ａに出力し
ない。参照番地Ｎがインターロック・リセット（動作許
可状態）されている場合には処理結果を出力３Ａに出力
する。
【０００６】処理プログラム２Ｂは入力１Ｂを検出して
処理結果を出力３Ｂに出力するに際して、ユーザが任意
に設定した参照番地（Ｎ＋１）がインターロック・セッ
ト（動作禁止状態）されている場合には処理結果を出力
３Ｂに出力しない。参照番地（Ｎ＋１）がインターロッ
ク・リセット（動作許可状態）されている場合には処理
結果を出力３Ｂに出力する。
処理結果を出力３Ｂに出力するに際して、ユーザが任意
に設定した参照番地（Ｎ＋１）がインターロック・セッ
ト（動作禁止状態）されている場合には処理結果を出力
３Ｂに出力しない。参照番地（Ｎ＋１）がインターロッ
ク・リセット（動作許可状態）されている場合には処理
結果を出力３Ｂに出力する。
【０００７】処理プログラム２Ｃは入力１Ｃを検出して
処理結果を出力３Ｃに出力するに際して、ユーザが任意
に設定した参照番地（Ｎ＋２）がインターロック・セッ
ト（動作禁止状態）されている場合には処理結果を出力
３Ｃに出力しない。参照番地（Ｎ＋２）がインターロッ
ク・リセット（動作許可状態）されている場合には処理
結果を出力３Ｃに出力する。
処理結果を出力３Ｃに出力するに際して、ユーザが任意
に設定した参照番地（Ｎ＋２）がインターロック・セッ
ト（動作禁止状態）されている場合には処理結果を出力
３Ｃに出力しない。参照番地（Ｎ＋２）がインターロッ
ク・リセット（動作許可状態）されている場合には処理
結果を出力３Ｃに出力する。
【０００８】
【発明が解決しようとする課題】このような従来の構成
では、第１〜第３のシーケンスプログラム４Ａ，４Ｂ，
４Ｃのそれぞれが５０ｍｓであったとすると、一動作す
るのに１５０ｍｓの時間を必要とする。
では、第１〜第３のシーケンスプログラム４Ａ，４Ｂ，
４Ｃのそれぞれが５０ｍｓであったとすると、一動作す
るのに１５０ｍｓの時間を必要とする。
【０００９】また、処理プログラム２Ａ，２Ｂ，２Ｃの
容量が大きい場合や、同一の処理の数が非常に多い場合
には、実行の時間が非常に長くなる問題がある。本発明
は、複数の同一処理で出力先の異なるシーケンスプログ
ラムにおいて、シーケンスプログラムの実行をより高速
に行うことができるシーケンス制御方法を提供すること
を目的とする。
容量が大きい場合や、同一の処理の数が非常に多い場合
には、実行の時間が非常に長くなる問題がある。本発明
は、複数の同一処理で出力先の異なるシーケンスプログ
ラムにおいて、シーケンスプログラムの実行をより高速
に行うことができるシーケンス制御方法を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明のシーケンスプロ
グラム制御方法は、複数の何れかの入力を受け入れ共通
の処理プログラム本体を実行し、次いで、前記各入力に
対応した出力ごとに設けられた出力別処理プログラムを
順々に全ての出力について実行するシーケンスプログラ
ム制御方法であって、処理プログラム本体の処理結果を
その処理に際して処理プログラム本体に入力された入力
に対応する出力先を指定する出力先アドレスに基づい
て、前記の出力別処理プログラムの何れかに選択して入
力して前記出力別処理プログラムの出力から出力別の出
力を得ることを特徴とする。
グラム制御方法は、複数の何れかの入力を受け入れ共通
の処理プログラム本体を実行し、次いで、前記各入力に
対応した出力ごとに設けられた出力別処理プログラムを
順々に全ての出力について実行するシーケンスプログラ
ム制御方法であって、処理プログラム本体の処理結果を
その処理に際して処理プログラム本体に入力された入力
に対応する出力先を指定する出力先アドレスに基づい
て、前記の出力別処理プログラムの何れかに選択して入
力して前記出力別処理プログラムの出力から出力別の出
力を得ることを特徴とする。
【００１１】この構成によると、共通の処理プログラム
本体と出力ごとに設けられた複数の出力別処理プログラ
ムとに分割し、出力別処理プログラムを出力別のインタ
ーロック処理であるとした場合には、処理プログラム本
体に比べて出力別処理プログラムは非常に小さく、処理
プログラム本体の実行に要する時間を５０ｍｓ程度とす
ると、出力別処理プログラムの実行に要する時間を０．
１ｍｓ程度であって、一つの入力に対して出力を得るの
に要する時間は、従来例と同じように３つの出力を有す
るシステムを考えると、５０ｍｓ＋０．３ｍｓ程度で処
理を完了でき、従来例の１５０ｍｓに比べて迅速な処理
を期待できる。
本体と出力ごとに設けられた複数の出力別処理プログラ
ムとに分割し、出力別処理プログラムを出力別のインタ
ーロック処理であるとした場合には、処理プログラム本
体に比べて出力別処理プログラムは非常に小さく、処理
プログラム本体の実行に要する時間を５０ｍｓ程度とす
ると、出力別処理プログラムの実行に要する時間を０．
１ｍｓ程度であって、一つの入力に対して出力を得るの
に要する時間は、従来例と同じように３つの出力を有す
るシステムを考えると、５０ｍｓ＋０．３ｍｓ程度で処
理を完了でき、従来例の１５０ｍｓに比べて迅速な処理
を期待できる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図１
と図２に基づいて説明する。図１は、本発明のシーケン
スプログラムの処理順序を示し、出力３Ａ〜３Ｎごとに
設けられた出力別処理プログラム５Ａ〜５Ｎと、共通の
処理プログラム本体６と、処理プログラム本体６の出力
７と出力別処理プログラム５Ａ〜５Ｎの入力との間に設
けられたコピー処理実行部８とで構成されている。
と図２に基づいて説明する。図１は、本発明のシーケン
スプログラムの処理順序を示し、出力３Ａ〜３Ｎごとに
設けられた出力別処理プログラム５Ａ〜５Ｎと、共通の
処理プログラム本体６と、処理プログラム本体６の出力
７と出力別処理プログラム５Ａ〜５Ｎの入力との間に設
けられたコピー処理実行部８とで構成されている。
【００１３】入力６Ａに対する処理プログラム本体６の
処理結果を、その処理に際して処理プログラム本体に入
力された入力に対応する出力先を指定する出力先アドレ
ス９に基づいて、コピー処理実行部８が前記の出力別処
理プログラム５Ａ〜５Ｎの何れかに選択して入力する。
この後に、出力別処理プログラム５Ａが実行され、次い
で出力別処理プログラム５Ｂが実行され、以下同様に出
力別処理プログラム５Ｃ〜５Ｎが順次に実行され、以上
の処理が繰り返し実行されて、出力別処理プログラム５
Ａ〜５Ｎの出力から出力別の出力を得ている。
処理結果を、その処理に際して処理プログラム本体に入
力された入力に対応する出力先を指定する出力先アドレ
ス９に基づいて、コピー処理実行部８が前記の出力別処
理プログラム５Ａ〜５Ｎの何れかに選択して入力する。
この後に、出力別処理プログラム５Ａが実行され、次い
で出力別処理プログラム５Ｂが実行され、以下同様に出
力別処理プログラム５Ｃ〜５Ｎが順次に実行され、以上
の処理が繰り返し実行されて、出力別処理プログラム５
Ａ〜５Ｎの出力から出力別の出力を得ている。
【００１４】出力別処理プログラム５Ａ〜５Ｎは、具体
的には、ユーザによって書き込まれるインターロック処
理で、出力別処理プログラム５Ａ〜５Ｎの間では参照番
地だけが異なっている。
的には、ユーザによって書き込まれるインターロック処
理で、出力別処理プログラム５Ａ〜５Ｎの間では参照番
地だけが異なっている。
【００１５】出力３Ｂを制御している入力１Ｂの処理を
例に挙げて説明すると、入力１Ｂが処理プログラム本体
６の入力６Ａに与えられると、その入力に対する処理結
果が内部リレー出力６Ｂに書き込まれる。コピー処理実
行部８は、入力１Ｂが処理プログラム本体６の入力６Ａ
に与えられる際に出力先アドレス９として出力別処理プ
ログラム３Ｂを指定する内容のアドレスを認識して、こ
れに基づいて内部リレー出力６Ｂの内容を出力別処理プ
ログラム５Ａ〜５Ｎの内の出力別処理プログラム５Ｂの
内部リレー入力１０Ｂにだけ転送し、その後に出力別処
理プログラム５Ａ〜５Ｎが順次に実行されて、出力別処
理プログラム５Ｂでの処理でインターロックがセットさ
れていないと判定した場合に出力３Ｂに出力が発生す
る。
例に挙げて説明すると、入力１Ｂが処理プログラム本体
６の入力６Ａに与えられると、その入力に対する処理結
果が内部リレー出力６Ｂに書き込まれる。コピー処理実
行部８は、入力１Ｂが処理プログラム本体６の入力６Ａ
に与えられる際に出力先アドレス９として出力別処理プ
ログラム３Ｂを指定する内容のアドレスを認識して、こ
れに基づいて内部リレー出力６Ｂの内容を出力別処理プ
ログラム５Ａ〜５Ｎの内の出力別処理プログラム５Ｂの
内部リレー入力１０Ｂにだけ転送し、その後に出力別処
理プログラム５Ａ〜５Ｎが順次に実行されて、出力別処
理プログラム５Ｂでの処理でインターロックがセットさ
れていないと判定した場合に出力３Ｂに出力が発生す
る。
【００１６】この場合、処理プログラム本体６の実行に
５０ｍｓが必要であって、また出力別処理プログラム５
Ａ〜５Ｎの実行に要する時間を０．１ｍｓ程度とする
と、一つの入力に対して出力を得るのに要する時間は、
従来例と同じように３つの出力を有するシステムを考え
ると、５０ｍｓ＋０．３ｍｓ程度で処理を完了でき、従
来例の１５０ｍｓに比べて迅速な処理を実現できる。
５０ｍｓが必要であって、また出力別処理プログラム５
Ａ〜５Ｎの実行に要する時間を０．１ｍｓ程度とする
と、一つの入力に対して出力を得るのに要する時間は、
従来例と同じように３つの出力を有するシステムを考え
ると、５０ｍｓ＋０．３ｍｓ程度で処理を完了でき、従
来例の１５０ｍｓに比べて迅速な処理を実現できる。
【００１７】さらに、単一の処理プログラム本体６を複
数の出力別処理プログラム５Ａ〜５Ｎで共用しているた
め、従来のように同一処理のシーケンスプログラムをｎ
個並べてシーケンスプログラム全体を構成するのに比
べ、シーケンスプログラムが短く構成できる。
数の出力別処理プログラム５Ａ〜５Ｎで共用しているた
め、従来のように同一処理のシーケンスプログラムをｎ
個並べてシーケンスプログラム全体を構成するのに比
べ、シーケンスプログラムが短く構成できる。
【００１８】なお、実際のシーケンスプログラムの構成
は、図２で示すように、同一処理のシーケンスプログラ
ムと、出力処理のシーケンスプログラムは同じプログラ
ム内に存在する。
は、図２で示すように、同一処理のシーケンスプログラ
ムと、出力処理のシーケンスプログラムは同じプログラ
ム内に存在する。
【００１９】
【発明の効果】以上のように本発明によれば、複数の同
一処理で出力先のみが異なるシーケンスプログラムを実
行において、シーケンスプログラムの実行を高速に行う
ことができるという有利な効果が得られる。
一処理で出力先のみが異なるシーケンスプログラムを実
行において、シーケンスプログラムの実行を高速に行う
ことができるという有利な効果が得られる。
【図１】本発明のシーケンスプログラムの処理図
【図２】本発明のシーケンスプログラムの構成図
【図３】従来のシーケンスプログラムの構成図
１Ｂ 入力 ３Ａ〜３Ｎ 出力別処理プログラム５Ａ〜５Ｎの出力 ３Ｂ 出力別処理プログラム５Ｂの出力 ５Ａ〜５Ｎ 出力別処理プログラム ６ 処理プログラム本体 ６Ａ 処理プログラム本体６の入力 ７ 処理プログラム本体６の出力 ８ コピー処理実行部 ９ 出力先アドレス １０Ｂ 出力別処理プログラム５Ｂの内部リレー入力
フロントページの続き (72)発明者 佐藤 洋 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5H220 BB03 CC05 CX01 EE06 JJ16
Claims (2)
- 【請求項１】複数の何れかの入力を受け入れて共通の処
理プログラム本体を実行し、次いで、前記各入力に対応
した出力ごとに設けられた出力別処理プログラムを順々
に全ての出力について実行するシーケンスプログラム制
御方法であって、 処理プログラム本体の処理結果をその処理に際して処理
プログラム本体に入力された入力に対応する出力先を指
定する出力先アドレスに基づいて、前記の出力別処理プ
ログラムの何れかに選択して入力して前記出力別処理プ
ログラムの出力から出力別の出力を得るシーケンス制御
方法。 - 【請求項２】出力別処理プログラムが、出力別のインタ
ーロック処理である請求項１記載のシーケンス制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295299A JP2002108420A (ja) | 2000-09-28 | 2000-09-28 | シーケンス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295299A JP2002108420A (ja) | 2000-09-28 | 2000-09-28 | シーケンス制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002108420A true JP2002108420A (ja) | 2002-04-10 |
Family
ID=18777743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295299A Pending JP2002108420A (ja) | 2000-09-28 | 2000-09-28 | シーケンス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002108420A (ja) |
-
2000
- 2000-09-28 JP JP2000295299A patent/JP2002108420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002108420A (ja) | シーケンス制御方法 | |
| JPH04180131A (ja) | 割込み処理装置 | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| JPH0224721A (ja) | プログラム制御装置 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPS60122449A (ja) | アドレス可変方式の入出力制御装置 | |
| JP2764358B2 (ja) | データ駆動型情報処理装置 | |
| JPH0296265A (ja) | 並列プロセッサ制御方式 | |
| JPH04184535A (ja) | 並列演算装置 | |
| JPS63293631A (ja) | 画面分割制御装置 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS63106005A (ja) | 制御装置 | |
| JP3254402B2 (ja) | データマージ転送装置 | |
| JP2007172299A (ja) | 情報処理装置 | |
| JPH08190409A (ja) | 生産ラインにおけるトラッキング制御方法 | |
| JPS6288036A (ja) | マイクロプログラム制御装置 | |
| JPH0317702A (ja) | 計算機構成制御装置 | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JPH032926A (ja) | マイクロシーケンス回路 | |
| JPH01309520A (ja) | データ設定装置 | |
| JPH01177143A (ja) | メモリライトインターフェース回路 | |
| JPS63229530A (ja) | 割込み制御方式 | |
| JPS6375830A (ja) | コマンド制御方式 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPH01265330A (ja) | データ駆動型のデータ処理装置 |