JP2002100985A - 多段周波数合成器の高解像度周波数調整方法及び装置 - Google Patents

多段周波数合成器の高解像度周波数調整方法及び装置

Info

Publication number
JP2002100985A
JP2002100985A JP2001221160A JP2001221160A JP2002100985A JP 2002100985 A JP2002100985 A JP 2002100985A JP 2001221160 A JP2001221160 A JP 2001221160A JP 2001221160 A JP2001221160 A JP 2001221160A JP 2002100985 A JP2002100985 A JP 2002100985A
Authority
JP
Japan
Prior art keywords
output
frequency
stage
input
divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001221160A
Other languages
English (en)
Other versions
JP3725452B2 (ja
Inventor
William Boosuraa David
デイビッド・ウィリアム・ボースラー
Edward Dean Mark
マーク・エドワード・ディーン
Hung Cai Ngo
ハン・カイ・ゴー
Christian Zimmerman Andrew
アンドリュー・クリスチャン・ジマーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002100985A publication Critical patent/JP2002100985A/ja
Application granted granted Critical
Publication of JP3725452B2 publication Critical patent/JP3725452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Abstract

(57)【要約】 【課題】 多段周波数合成器で高解像度周波数調整を行
う方法及び装置を提供すること。 【解決手段】 周波数合成器の初期ステージは、動的に
変更可能な分周器に接続された従来のフェーズ・ロック
・ループである。固定分周器を通してフィードバック
し、動的に変更可能な分周器に接続されたフェーズ・ロ
ック・ループのフォワード部を含む１つ以上の中間ステ
ージがある。最終ステージは、固定分周器を通してフィ
ードバックし、別の固定分周器に接続されたフェーズ・
ロック・ループのフォワード部を含む。回路の可変分周
器の分周定数を変更することで、細かい周波数調整をき
わめて高速に行える。調整の精度は分周器の相対値とシ
ステム内の中間ステージ数による。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般には改良され
た周波数生成方法に関し、特に生成周波数を調整する方
法及び装置、中でも多段周波数合成器を用いた高解像度
周波数調整方法及び装置に関する。
【０００２】
【従来の技術】フェーズ・ロック・ループ（ＰＬＬ）
は、アナログとデジタルの手法が混在する興味深い集積
回路である。ＰＬＬの基本設計には数十年の歴史がある
が、この回路が集積回路の形で実用的なビルディング・
ブロックになったのは、コストが見合い、設計の信頼性
が高くなってからである。
【０００３】ＰＬＬは、位相検出器、増幅器、電圧制御
オシレータ（ＶＣＯ）、及びフィードバック・ループを
含み、フィードバック・ループは、出力周波数をノイズ
を除去した入力信号の複製にするか、または入力信号の
周波数の倍数にすることができる。ＰＬＬは、ＦＭ信号
の復調、トーン・デコード、周波数生成、"クリーン"信
号の生成、パルス同期等に用いられている。出力周波数
は入力周波数の倍数なので、そのような周波数合成器を
用いた細かい周波数調整は困難である。
【０００４】不均等メモリ・アクセス（ＮＵＭＡ：non-
uniform memory access）コンピュータ・システムは、
マルチプロセッサ・アーキテクチャで、メモリ・アドレ
ス空間は１つであるが、メモリは"近接"（close）メモ
リ・バンクと"離隔"（distant）メモリ・バンクに分け
られる。アクセスは、ＣＰＵを含むノードに直接関連付
けられた近接メモリ・バンクへのアクセスがシステムの
他のノードでの離隔メモリ・バンクに対するアクセスよ
りかなり速いため、"不均一"である。ＮＵＭＡアーキテ
クチャで目立つ利点は、他の並列アーキテクチャと同じ
ように、システムにノードやプロセッサを追加しても、
性能が下がるボトルネックが生じないという意味で、ス
ケーリングが良好なことである。
【０００５】ＮＵＭＡアーキテクチャの問題点の１つ
は、ノードの同期を維持することである。トランザクシ
ョンには、システムの各ノードの時刻により生成された
タイム・スタンプが付けられることがある。ノードには
独立したクロックがあるので、正確に同じ時間で初期化
されても、結果的にはずれが生じて再同期を必要とす
る。ノード間の"サイクルずれ"をできるだけ少なくして
正確なタイム・スタンプを付けることが重要である。
【０００６】
【発明が解決しようとする課題】従って、高速で高解像
度の周波数調整を行える周波数合成器の提供が望まれ
る。
【０００７】
【課題を解決するための手段】多段周波数合成器におい
て高解像度周波数調整を行う方法及び装置が提供され
る。周波数合成器の初期ステージは、動的に変更可能な
分周器に接続された従来のフェーズ・ロック・ループで
ある。
【０００８】固定分周器を通してフィードバックし、動
的に変更可能な分周器に接続されたフェーズ・ロック・
ループのフォワード部を含む１つ以上の中間ステージが
ある。最終ステージは、固定分周器を通してフィードバ
ックし、別の固定分周器に接続されたフェーズ・ロック
・ループのフォワード部を含む。
【０００９】回路の可変分周器の分周定数を変更するこ
とで、細かい周波数調整をきわめて高速に行える。調整
の精度は分周器の相対値と装システム内の中間ステージ
数による。
【００１０】
【発明の実施の形態】各図、特に図１を参照する。不均
等メモリ・アクセス（ＮＵＭＡ）アーキテクチャのマル
チプロセッサ・システムが示してある。この概略図は３
つのノード１００、１２０、１４０のシステムである。
ノード１００は４つのＣＰＵ１０２、１０４、１０６、
１０８、ローカル・メモリ１１０、入出力チャネル１１
２、及び通信チャネル１１４を含む。ノード１２０は４
つのＣＰＵ１２２、１２４、１２６、１２８、ローカル
・メモリ１３０、入出力チャネル１３２、及び通信チャ
ネル１３４を含む。ノード１４０は４つのＣＰＵ１４
２、１４４、１４６、１４８、ローカル・メモリ１５
０、入出力チャネル１５２、及び通信チャネル１５４を
含む。
【００１１】外部ディスク・ドライブ１５６は入出力チ
ャネル１５２に接続される。ノードは高速チャネル１１
６、１３６により相互接続される。このシステムは、メ
モリ・バンク１１０、１３０、１５０で構成された１つ
のアドレス空間を含む。メモリ１１０にアクセスするＣ
ＰＵ１０２等のＣＰＵからローカル・メモリ・バンクへ
のアクセスは、ノード相互接続１１６や１３６を使用す
る必要がないので、かなり高速である。メモリ１３０に
アクセスするＣＰＵ１０２等のＣＰＵから離隔メモリ・
バンクへのアクセスは、通信チャネル１１６を通してデ
ータを転送する必要があるため、比較的遅くなる。
【００１２】当業者には明らかなように、図１に示した
ハードウェアは変わり得る。例えば、ノードは、ノード
数が２のべき乗で、各ノードが正確にｎ個の他のノード
に接続されたハイパーキューブ・ネットワークとして構
成することができる。例えば１６ノードのハイパーキュ
ーブの各ノードは他の４つのノードに接続される。図１
の例はこれほど複雑ではないが、本発明に関してアーキ
テクチャ上の制限を意味するものではない。
【００１３】図１は、例として示しており、本発明のプ
ロセスについてアーキテクチャ上の制限を意味しない。
ＮＵＭＡシステムのプロセッサの種類は均一であるが、
本発明は、種類の異なるプロセッサやコンピュータが全
てマルチプロセッサ・コンピューティング環境の一部で
ある異機種混合システムにも適用できる。これら別々の
プロセッサは、図２に示すように、共通クロックを持た
ず、相対周波数はシフトすることを前提としている。
【００１４】図２は、図１に示すアーキテクチャ等のＮ
ＵＭＡアーキテクチャの複数ノードを示す。ｎ個のノー
ドにノード０、ノード１、ノード２からノードｎ−２、
ノードｎ−１とラベルが付けられる。各ノードに、ｆ0
乃至ｆn-1とした独立した周波数ソースがある。これら
周波数ソースは、時刻（ＴＯＤ：time of day）レジス
タに格納されたタイム・スタンプの生成に用いられる。
これらのノードには独立したクロックがあるため、タイ
ム・スタンプが正確に同じ時間に初期化されたときで
も、結果的にはずれが生じ、再同期を取る必要がある。
【００１５】ノードがアーキテクチャ上似ている場合で
も、ノードの１つはマスタとして指定し（この場合はノ
ード０）、他のノードは、時刻が"マスタ"時刻と再同期
を取るという意味で"スレーブ"になる。ノード間の"サ
イクルずれ"を可能な限り少なくして正確な周波数を生
成することが重要である。ここで求められるのは、時刻
レジスタ値を変更できるように、システム・クロック周
波数に対して動的に微調整を行える周波数生成システム
である。
【００１６】図３は、従来の周波数合成器を示す。フェ
ーズ・ロック・ループへの入力は基準周波数３０２であ
る。分周器３０４は基準周波数をＫ2で分周する。Ｋ2は
１、２、．．．、Ｎ2の範囲の整数である。分周器３０
４の出力は位相検出器３０６に送られる。位相検出器の
他の入力については後述する。位相検出器３０６の出力
はチャージ・ポンプ３０８に送られる。チャージ・ポン
プは、位相誤差が生じる時間に電流を生成する。位相誤
差はコンデンサＣ１ ３１０により積分されて電圧Ｖｃ
が生成され、電圧制御オシレータ（ＶＣＯ）３１２に送
られる。ＶＣＯ出力は回路からの周波数出力で、（Ｋ1
／Ｋ2）ｆrefに等しい。この信号は分周器３１６に送ら
れ、分周器はｆoutをＫ1で分周する。Ｋ１は、１、
２、．．．、Ｎ1の範囲の整数である。分周器３１６の
出力は、定常状態でｆref／Ｋ2に等しく、位相検出器３
０６の第２入力になる。これでフィードバック・ループ
が完成する。位相検出器３０６の両方の入力がｆref／
Ｋ2に等しいので、これらの周波数のいずれかにシフト
があれば、それは位相検出器３０６により検出され、チ
ャージ・ポンプ３０８を通して電圧制御オシレータ３１
２に送られる。その結果ｆ outが調整され、（Ｋ1／
Ｋ2）ｆrefとの同期に戻る。
【００１７】ＰＬＬのプルアウト周波数によるサイクル
ずれを避けるため、Ｋ1、Ｋ2の値は固定する必要があ
る。ｆoutの値は（Ｋ1／Ｋ2）ｆrefに等しい。Ｋ1、Ｋ2
を異なる整数値に設定すると、出力周波数は入力周波数
をもとに合成される。しかしこれらの値は、後述するよ
うに、動的に変更できない。
【００１８】図４は、瞬間周波数誤差と瞬間位相誤差を
示す。原点の定常状態条件により生じる純粋な周波数誤
差では、約２．５ＭＨｚのプルアウト周波数を超える場
合にはサイクルずれが生じる。プルアウト周波数未満の
周波数変動は自然に原点の方に戻るが、プルアウト周波
数を超える周波数変動は、図３に示す分周器設定Ｋ1や
Ｋ2が変更されたとき、大きな瞬間周波数誤差とサイク
ルずれにつながることが図４からわかる。従って、従来
のフェーズ・ロック・ループを使用すると、Ｋ 1、Ｋ2の
値は固定されるので、出力周波数の微調整は実際的では
なくなる。
【００１９】図５は、本発明の実施例に従った周波数合
成器を示す。図３と同様、入力はｆ refのままで、出力
は（Ｋ1／Ｋ2）ｆrefである。主な違いは、Ｋ2で分周す
る分周器が回路の入力から回路の出力に移っていること
である。詳しくは後述するが、これによりＫ2の値が変
化し、その結果、出力周波数の微調整が可能になる。こ
のような調整は、図３の回路を使用すると、サイクルず
れの問題のため不可能である。
【００２０】フェーズ・ロック・ループの入力は基準周
波数５０２で、これは位相検出器５０４に送られる。位
相検出器の他の入力については後述する。位相検出器５
０４の出力はチャージ・ポンプ５０６に送られる。チャ
ージ・ポンプは、位相誤差が生じる時間に電流を生成す
る。位相誤差はコンデンサＣ１ ３１０により積分され
て電圧Ｖｃが生成され、ＶＣＯ（電圧制御オシレータ）
５１０に送られる。ＶＣＯ出力はＫ1 ｆrefに等しい。
この信号は分周器５１６に送られ、Ｋ1で分周される。
Ｋ1は１、２、．．．、Ｎ1の範囲の整数である。分周器
５１６の出力はｆrefに等しく、これが位相検出器５０
４の第２入力になる。これでフィードバック・ループが
完成する。相位検出器５０６への両方の入力がｆrefに
等しいので、これらの周波数のいずれかにシフトがあれ
ば、それは位相検出器５０４により検出され、チャージ
・ポンプ５０６を通して電圧制御オシレータ５１０に送
られる。
【００２１】回路出力ｆout５１４は、ＶＣＯ５１０の
出力を分周器５１２に送ることによって生成される。分
周器５１２はその入力をＫ2で分周し、値（Ｋ1／Ｋ2）
ｆrefを生成する。これは図３の回路の出力値と同じで
あるが、１つ大きな違いがある。Ｋ2の値は、サイクル
ずれを生じることなく可変である。
【００２２】特に興味深いのは、Ｋ1がＫ2にほぼ等しく
なり、Ｋ1／Ｋ2が１加減小変化率（delta factor）に等
しくなるケースである。これらの値を出力周波数の式に
代入するとｆout＝（１±Ｄ）ｆrefになる。従って、サ
イクルずれなしに変更可能なＫ2の値を変えることによ
って、出力周波数を、入力周波数に対して小量だけ上下
に調整することができる。
【００２３】図５の回路をカスケードにすれば、より細
かい周波数調整が可能になる。３段周波数調整器を図６
に示す。ステージ１の前端は従来の周波数合成器で、図
３と似ている。特に分周器６０２は入力周波数ｆrefを
Ｌにより分周する。これはフェーズ・ロック・ループ６
０４のフォワード・パスに送られる。フェーズ・ロック
・ループ６０４は位相検出器（３０６等）、チャージ・
ポンプ（３０８等）、コンデンサ（３１０等）、及び電
圧制御オシレータ（３１２等）を含む。図６では、これ
らのコンポーネントがまとめられ、フェーズ・ロック・
ループと呼ばれる。
【００２４】ループを閉じるため、フェーズ・ロック・
ループ６０４の出力が分周器６０６に送られ、ここでは
分周がＫ1により行われる。この出力は第２入力とし
て、フェーズ・ロック・ループ６０４の一部である位相
検出器に戻される。この従来の周波数合成器からの周波
数出力はＫ1 ｆref／Ｌであり、Ｋ1とＬは両方とも固
定される。
【００２５】動的周波数調整を可能にするため、フェー
ズ・ロック・ループ６０４の出力が分周器６０８の入力
になり、分周器６０８はその入力周波数をＫ2で分周す
る。Ｋ2の値は動的に可変であり、図５の分周器５１２
に対する動的調整と同様な方法による。この動的分周器
の詳細回路を図７に開示する。３段周波数調整器のステ
ージ１からの出力は（Ｋ1 ｆref）／（Ｋ2 Ｌ）で、
Ｋ1とＬは固定、Ｋ2は可変である。この出力をｆ2とす
る。
【００２６】３段周波数調整器のステージ２は、フェー
ズ・ロック・ループ６１０のフォワード・パス、Ｋ3で
分周する分周器６１２のあるフィードバック回路、及び
出力側の、Ｋ4で分周する分周器６１４を含む。ステー
ジ２の周波数出力は（Ｋ3／Ｋ 4）ｆ2に等しい。この周
波数をここではｆ3とする。Ｋ3の値は固定であるが、Ｋ
4の値は可変である。
【００２７】３段周波数調整器のステージ３はステージ
２と同じ構造である。フェーズ・ロック・ループ６１８
のフォワード・パス、Ｍで分周する分周器６２０のある
フィードバック・ループ、及び出力側の、Ｎで分周する
分周器６２２が含まれる。この最終ステージの周波数出
力ｆoutは（Ｍ／Ｎ）ｆ3に等しい。ＭとＮの値は両方と
も固定である。
【００２８】回路の各ステージを前記の様々な式に置き
換えると、ｆout＝（Ｋ1／Ｋ2）（Ｋ3／Ｋ4）（Ｍ／
Ｎ）（ｆref／Ｌ）となることがわかる。ここでＫ2とＫ
4は可変である。典型的な周波数値を代入して、出力周
波数が高精度でどのように調整されるかをみることは有
益である。ｆrefを１５０ＭＨｚとする。様々な分周器
の値は、出力周波数も１５０ＭＨｚになるように選択さ
れるが、Ｋ2とＫ4の値を変えることによって微調整が可
能になる。Ｌ、Ｋ1、Ｋ3は１００に設定される。ＭとＮ
はそれぞれ２００と２に設定される。ケース１のとき、
Ｋ2は１１９に、Ｋ4は８４に設定される。得られる出力
周波数は１５０．０６ＭＨｚで、これは１５０ＭＨｚに
対して、＋６０，０００Ｈｚの変化、つまり＋４００百
万分率（ＰＰＭ）である。ケース２では、Ｋ2は１２
２、Ｋ4は８２に設定される。得られる出力周波数は１
４９．９４ＭＨｚで、これは１５０ＭＨｚに対して−６
０，０００Ｈｚの変化、つまり−４００ＰＰＭである。
【００２９】ステージ毎に計算を行うと、ステージ２で
の周波数シフトは２．５％未満、ステージ３では０．０
８％未満になることがわかる。当業者には明らかなよう
に、カスケードするステージが増えるとそれだけ細かい
周波数調整が可能になる。各ステージの出力側の分周器
は、最後のステージを除いて、可変にすることができ
る。
【００３０】従来技術の分周器は特定の除数値にハード
ワイヤードされる。従って、任意の整数値により分周で
き、除数値をかなり素早く変更できる新しい回路を考案
する必要があった。
【００３１】図７を参照する。動的分周器の回路図が示
してある。ＲＥＧ＿Ａ７０４は除数Ｋを保持する。ＲＥ
Ｇ＿Ｂ７１２は現在のカウンタ値を保持する。ＲＥＧ＿
ＯＵＴ７１６は１ビット・レジスタで、出力状態を保持
する。これら３つのレジスタは全て入力周波数により同
期してクロックされる。ＭＵＸ（マルチプレクサ）７０
２には２つの入力、ＮＥＷ＿ＫとＣＵＲＲＥＮＴ＿Ｋが
あり、うち１つはＣＨＡＮＧ＿Ｋの値をもとに選択され
る。ＣＨＡＮＧ＿Ｋがアクティブになると、ＭＵＸの出
力は入力ＮＥＷ＿Ｋである。ＣＨＡＮＧ＿Ｋがアクティ
ブでないとき、ＭＵＸの出力は入力ＣＵＲＲＥＮＴ＿Ｋ
である。
【００３２】比較器Ａ＞Ｂ ＣＯＭＰ７０６は、現在の
カウンタ値が現在の除数値未満のときは常にオンであ
る。比較器７０６がオンのときは常に、インクリメンタ
ＩＮＣ７１０によりカウンタ値が１だけ増分し、新しい
値がＲＥＧ＿Ｂ７１２に保存される。ＲＥＧ＿ＯＵＴ７
１６の設定にもとづく出力状態は同じままである。カウ
ンタ値が除数値を超えると、比較器７０６の出力はオフ
になり、インクリメンタが１に戻り、ＲＥＧ＿ＯＵＴ７
１６の値は切り替わり、出力周波数変更状態になる。
【００３３】特定の周波数値を調べると、この回路の動
作を理解しやすい。マルチプレクサの出力を除数値１２
０とし、ＲＥＧ＿Ｂ７１２の値がリセットされたばかり
とすると、ＲＥＧ＿Ｂ７１２のカウントは値１から除数
値まで上がる。このカウンタが除数値に等しくなると、
Ａ＞Ｂ ＣＯＭＰ７０６の出力が変更状態にトリガされ
る。これは２つの結果を伴う。まずＲＥＧ＿Ｂの値が１
にリセットされ、これによりＲＥＧ＿ＯＵＴ７１６の出
力周波数が切り替わる。入力側パルス１２０個毎に、出
力側に１つのパルスが生じる。従って、回路は"１２０
分の１回路"のように機能する。
【００３４】ＮＥＷ＿Ｋの値を１１０とし、ＣＨＡＮＧ
Ｅ＿Ｋコマンドが受信されたとする。これにより値１１
０がマルチプレクサの"Ａ入力"に転送される。２つのケ
ースが考えられる。まずＲＥＧ＿Ｂのカウンタ値は１１
０未満または１１０乃至１２０である。カウンタが１１
０未満のケースでは、ＲＥＧ＿Ｂ７１２のカウントは続
くが、１１０に達するとリセットされる。ＲＥＧ＿Ｂの
値がすでに１１０を超えている場合、比較器Ａ＞Ｂ Ｃ
ＯＭＰの出力は切り替わり、その結果出力周波数も切り
替わり、カウンタはリセットされる。
【００３５】当業者には明らかなように、ＮＥＷ＿Ｋが
ＣＵＲＲＥＮＴ＿Ｋより大きいケースは容易でさえあ
る。現在のカウンタ値がＮＥＷ＿Ｋより小さいので、マ
ルチプレクサにより比較器への入力が切り替わり、カウ
ンタのカウントは新しい除数値に達するまで上がり続け
る。
【００３６】図８を参照する。時間の関数としての位相
と周波数の調整が示してある。スレーブ周波数ｆsの位
相は、図の上側で鋸歯８０２で、マスタ周波数ｆmの位
相は水平線８０４で示してある。ここでいう用語"位相"
はアナログ的意味ではなく、２つの時刻レジスタのデジ
タルな内容の意味である。これらのレジスタは、それぞ
れのシステム・クロックにより増分されるので、これら
クロック周波数が緩やかにずれていくとき、レジスタ値
は２つのクロック間の位相ずれの累積を表す。スレーブ
周波数の位相は最初下がっていくが、最終的にはマスタ
周波数の位相と交わる。この交差が検出されると、スレ
ーブのクロック周波数が調整される。
【００３７】マスタ周波数ｆmは、図の下側に水平線８
０６で示してある。スレーブ周波数８０８は図の下側に
破線で示してある。最初はマスタ周波数８０６より２０
０ＰＰＭ大きく示してある。垂直な破線８１０、８１
２、８１４、８１６、８１８、８２０、８２２、８２４
は、マスタとスレーブの信号位相を比較し、必要なら訂
正を行った時間を示す。
【００３８】時間８１０、８１２、８１４、８１６で、
スレーブ８０２の位相はマスタ８０４の位相より大き
い。これらの間隔が同じとき、スレーブ８０８の周波数
はマスタ８０６の周波数より２００ＰＰＭ大きい。同期
時間８１８では、スレーブ８０２の位相はマスタ８０４
の位相より小さい。これが検出されたとき、スレーブに
関連付けられた多段周波数合成器の可変分周器が調整さ
れ、マスタ８０６の周波数より２００ＰＰＭ小さいスレ
ーブ８０８の周波数が生成される。これによりスレーブ
８０２の位相は急上昇し、時間８２０で再びマスタより
大きくなる。これによりスレーブ８０８の周波数は、マ
スタ８０６より２００ＰＰＭ小さい状態とマスタより２
００ＰＰＭ大きい状態の間で切り替わる。時間間隔８２
２、８２４のときのスレーブ８０２の位相はまだマスタ
８０４の位相より大きいので、スレーブ８０８の周波数
はマスタ８０６の周波数より２００ＰＰＭ大きい状態に
とどまる。
【００３９】当業者には明らかなように、スレーブ８０
２の位相がマスタ８０４の位相より小さくなると、スレ
ーブ８０８の周波数はマスタ８０６の周波数より２００
ＰＰＭ小さくなり、システムは平衡状態に戻る。位相差
がこのように継続的に検出され、得られる周波数が調整
されることで、コンピュータ・システムの動作時に時刻
レジスタの同期が維持される。これらの調整が行われな
い場合、比較的長い時間ではレジスタの不一致が大きく
なり、タイム・スタンプ問題のためシステムの不具合を
引き起こす。ただし、こうした同期時間は、典型的な実
施例では１０００クロック・サイクル程度で繰り返し発
生するため、時刻値が重大な問題を引き起こすほどシフ
トすることはない。従来技術のこの問題の解決法は、同
期をとるため外部原子クロックを使用する等、高価なハ
ードウェアを伴う。本発明によれば、最小限のハードウ
ェアを追加するだけで、マルチプロセッサ・システムの
異なるノードで２つ以上の時刻レジスタの同期をとるこ
とができる。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４１】（１）多段周波数合成器の周波数出力を動
的に微調整する装置であって、前記多段周波数合成器
の、入力と出力を有する第１ステージと、それぞれ前の
ステージから入力を受け取り、次のステージへ出力を送
る中間ステージ群と、最後の中間ステージからの入力を
有し、前記多段周波数合成器の周波数出力を生成する最
終ステージと、を含む、装置。 （２）前記第１ステージは第１周波数合成器を含み、該
第１周波数合成器への入力で基準周波数が受信され、更
に、第１可変分周器を含み、該第１可変分周器は該第１
周波数合成器から信号を受信し、前記第１ステージの出
力は該第１可変分周器の出力である、前記（１）記載の
装置。 （３）前記多段周波数合成器の第１ステージにある前記
第１周波数合成器は更に、入力と出力を有し、該入力は
基準周波数ｆｒｅｆであり、該基準周波数は前記多段周
波数合成器への入力である、第１固定分周器と、第１入
力、第２入力、及び出力を有し、該第１入力は前記第１
固定分周器の出力である、フェーズ・ロック・ループの
フォワード・パスと、入力と出力を有し、該入力はフェ
ーズ・ロック・ループの前記フォワード・パスの出力に
接続され、該出力はフェーズ・ロック・ループの前記フ
ォワード・パスの第２入力に接続された、第２固定分周
器と、を含み、前記フェーズ・ロック・ループのフォワ
ード・パスの出力は前記第１周波数合成器の出力であ
る、前記（２）記載の装置。 （４）前記中間ステージ群の中間ステージは、第１入
力、第２入力、及び出力を有し、該第１入力は前のステ
ージからの出力に接続された、フェーズ・ロック・ルー
プのフォワード・パスと、入力と出力を有する固定分周
器であって、該入力は前記フェーズ・ロック・ループの
フォワード・パスの出力に接続され、該固定分周器の該
出力はフェーズ・ロック・ループの前記フォワード・パ
スの第２入力に接続された、該固定分周器と、入力と出
力を有し、該入力はフェーズ・ロック・ループの前記フ
ォワード・パスの出力に接続された、可変分周器と、を
含み、前記中間ストレージの出力は前記可変分周器の出
力である、前記（３）記載の装置。 （５）前記最終ステージは更に、第１入力、第２入力、
及び出力を有し、該第１入力は前記中間ステージ群の最
後の中間ステージの出力に接続された、フェーズ・ロッ
ク・ループのフォワード・パスと、入力と出力を有する
第１固定分周器であって、該入力はフェーズ・ロック・
ループの前記フォワード・パスの出力に接続され、該第
１固定分周器の該出力はフェーズ・ロック・ループの前
記フォワード・パスの第２入力に接続された、該第１固
定分周器と、入力と出力を有する第２固定分周器であっ
て、該入力はフェーズ・ロック・ループの前記フォワー
ド・パスの出力に接続され、該第２固定分周器の該出力
は前記最終ステージの出力と前記多段周波数合成器の出
力である、該第２固定分周器と、を含む、前記（４）記
載の装置。 （６）フェーズ・ロック・ループの前記フォワード・パ
スは更に、第１入力、第２入力、及び出力を有し、該第
１入力はフェーズ・ロック・ループの前記フォワード・
パスの入力周波数を受信する、位相検出器と、入力と出
力を有する可変周波数オシレータであって、前記位相検
出器の出力に応答し、該可変周波数オシレータの該出力
は前記フェーズ・ロック・ループのフォワード・パスの
出力である、該可変周波数オシレータと、を含む、前記
（５）記載の装置。 （７）可変分周器を含み、該可変分周器は、現在の除数
値と新しい除数値のうち１つをセレクタ信号をもとに選
択するマルチプレクサと、選択された前記除数値をカウ
ントアップするカウンタと、を含み、前記除数値に達す
ると、前記カウンタがリセットされ、出力レジスタが切
り替わることで出力周波数が生成される、前記（６）記
載の装置。 （８）前記カウンタは入力周波数ｆinによりクロックさ
れる、前記（７）記載の装置。 （９）前記選択された除数値がＫのとき、前記出力レジ
スタの出力周波数はｆ in／Ｋである、前記（８）記載の
装置。 （１０）前記多段周波数合成器の第１ステージにある前
記第１周波数合成器への入力は基準周波数ｆrefであ
り、前記第１周波数合成器にある第１固定分周器の分周
定数がＬであり、前記第１周波数合成器にある第２分周
器の分周定数がＫ 1であるとき、前記多段周波数合成器
の第１ステージにある第１周波数合成器の出力は（ｆ
ref／Ｌ）*Ｋ1として生成される、前記（６）記載の装
置。 （１１）前記多段周波数合成器の第１ステージにある可
変分周器の分周定数がＫ2であるとき、前記第１ステー
ジの出力は（ｆref／Ｌ）*（Ｋ1／Ｋ2）として生成され
る、前記（１０）記載の装置。 （１２）前記中間ステージ群に１つの中間ステージがあ
る、前記（１１）記載の装置。 （１３）前記１つの中間ステージへの入力が前記多段周
波数合成器の第１ステージの出力であり、該１つの中間
ステージの固定分周器の分周定数がＫ3であり、該１つ
の中間ステージの可変分周器の分周定数がＫ4であると
き、該１つの中間ステージの出力は（ｆref／Ｌ）*（Ｋ
1／Ｋ2）*（Ｋ3／Ｋ4）として生成される、前記（１
２）記載の装置。 （１４）前記最終ステージへの入力が前記１つの中間ス
テージの出力であり、前記最終ステージの第１固定分周
器の分周定数がＭであり、前記最終ステージの第２固定
分周器の分周定数がＮであるとき、前記最終ステージの
出力と前記多段周波数合成器の出力は（ｆref／Ｌ）*
（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）*（Ｍ／Ｎ）として生成され
る、前記（１３）記載の装置。 （１５）前記多段周波数合成器の出力は、分周定数Ｋ2
及び分周定数Ｋ4を調整することによって動的に変更さ
れる、前記（１４）記載の装置。 （１６）多段周波数合成器の周波数出力を動的に微調整
する方法であって、前記多段周波数合成器の第１ステー
ジで第１入力を受信し、第１出力を生成するステップ
と、それぞれ前のステージから入力を受け取り、次のス
テージへ出力を送る中間ステージ群から出力を生成する
ステップと、最終ステージで最後の中間ステージから入
力を受信し、前記多段周波数合成器の周波数出力を生成
するステップと、を含む、方法。 （１７）前記第１ステージは第１周波数合成器を含み、
該第１周波数合成器への入力で基準周波数が受信され、
更に、第１可変分周器を含み、該第１可変分周器は該第
１周波数合成器から信号を受信し、前記第１ステージの
出力を該第１可変分周器の出力として生成する、前記
（１６）記載の方法。 （１８）前記多段周波数合成器の第１ステージにある前
記第１周波数合成器で前記第１出力を生成するステップ
は、更に、第１固定分周器で入力を受信して出力を生成
し、該入力は基準周波数ｆrefであり、該基準周波数は
前記多段周波数合成器への入力である、ステップと、フ
ェーズ・ロック・ループのフォワード・パスから出力を
生成し、フェーズ・ロック・ループの該フォワード・パ
スは前記第１固定分周器の出力から第１入力を受信す
る、ステップと、第２固定分周器で入力を受信して出力
を生成し、該入力はフェーズ・ロック・ループの前記フ
ォワード・パスの出力から受信され、該第２固定分周器
の該出力はフェーズ・ロック・ループの前記フォワード
・パスの第２入力に送られるステップと、を含み、前記
フェーズ・ロック・ループのフォワード・パスにより生
成された出力は前記第１周波数合成器の出力である、前
記（１７）記載の方法。 （１９）前記中間ステージ群の中間ステージから出力を
生成するステップは、フェーズ・ロック・ループの、第
１入力、第２入力、及び出力を有するフォワード・パス
で前のステージの出力から第１入力を受信するステップ
と、固定分周器の入力で、前記フェーズ・ロック・ルー
プのフォワード・パスの出力を受信し、該固定分周器の
出力はフェーズ・ロック・ループの前記フォワード・パ
スの第２入力に送られる、ステップと、可変分周器で入
力を受信して出力を生成し、該可変分周器の入力はフェ
ーズ・ロック・ループの前記フォワード・パスの出力か
ら受信され、前記中間ステージの出力は該可変分周器の
出力である、ステップと、を含む、前記（１８）記載の
方法。 （２０）前記最終ステージから前記多段周波数合成器の
前記周波数出力を生成するステップは、更に、第１入力
と第２入力を前記最終ステージにあるフェーズ・ロック
・ループのフォワード・パスで受信して出力を生成し、
前記最終ステージにあるフェーズ・ロック・ループのフ
ォワード・パスの第１入力は前記中間ステージ群にある
最後の中間ステージの出力から受信される、ステップ
と、第１固定分周器で入力を受信して出力を生成し、該
入力はフェーズ・ロック・ループの前記フォワード・パ
スの出力から受信され、該第１固定分周器の出力はフェ
ーズ・ロック・ループの前記フォワード・パスの第２入
力に送られる、ステップと、第２固定分周器で入力を受
信して出力を生成し、該入力はフェーズ・ロック・ルー
プの前記フォワード・パスの出力から受信され、該第２
固定分周器の出力は前記最終ステージの出力と前記多段
周波数合成器の出力である、ステップと、を含む、前記
（１９）記載の方法。 （２１）フェーズ・ロック・ループの前記フォワード・
パスの出力を生成するステップは、更に、位相検出器で
第１入力と第２入力を受信して出力を生成し、該第１入
力はフェーズ・ロック・ループの前記フォワード・パス
の入力周波数を受信する、ステップと、可変周波数オシ
レータで入力を受信して出力を生成し、該可変周波数オ
シレータは前記位相検出器の出力に応答し、該可変周波
数オシレータの出力は前記フェーズ・ロック・ループの
フォワード・パスの出力である、ステップと、を含む、
前記（２０）記載の方法。 （２２）前記第２分周器の最終出力周波数を変更するス
テップは、更に、現在の除数値と新しい除数値のうち１
つを、マルチプレクサで受信されたセレクタ信号をもと
に選択するステップと、選択された前記除数値までカウ
ンタでカウントアップし、前記除数値に達すると出力レ
ジスタが切り替わり、前記最終出力周波数が生成される
ステップと、を含む、前記（２１）記載の方法。 （２３）前記カウンタは入力周波数ｆinによりクロック
される、前記（２２）記載の方法。 （２４）前記選択された除数値がＫのとき、前記出力レ
ジスタの最終出力周波数はｆin／Ｋである、前記（２
２）記載の方法。 （２５）前記多段周波数合成器の第１ステージにある前
記第１周波数合成器への入力が基準周波数ｆrefであ
り、前記第１周波数合成器にある第１固定分周器の分周
定数がＬであり、前記第１周波数合成器にある第２固定
分周器の分周定数がＫ1であるとき、前記多段周波数合
成器の第１ステージにある前記第１周波数合成器の出力
は（ｆref／Ｌ）*Ｋ1として生成される、前記（２１）
記載の方法。 （２６）前記多段周波数合成器の第１ステージにある前
記可変分周器の分周定数がＫ2で あるとき、前記第１
ステージの出力は（ｆref／Ｌ）*（Ｋ1／Ｋ2）として生
成される、前記（２５）記載の方法。 （２７）前記中間ステージ群に１つの中間ステージがあ
る、前記（２６）記載の方法。 （２８）前記１つの中間ステージへの入力が前記多段周
波数合成器にある第１ステージの出力であり、前記１つ
の中間ステージにある固定分周器の分周定数がＫ3であ
り、前記１つの中間ステージにある可変分周器の分周定
数がＫ4であるとき、前記１つの中間ステージの出力は
（ｆref／Ｌ）*（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）として生成
される、前記（２７）記載の方法。 （２９）前記最終ステージへの入力が前記１つの中間ス
テージの出力であり、前記最終ステージにある第１固定
分周器の分周定数がＭであり、前記最終ステージにある
第２固定分周器の分周定数がＮであるとき、前記最終ス
テージの出力と前記多段周波数合成器の出力は（ｆref
／Ｌ）*（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）*（Ｍ／Ｎ）として
生成される、前記（２８）記載の方法。 （３０）前記多段周波数合成器の出力は、前記分周定数
Ｋ2及び前記分周定数Ｋ4を調整することによって動的に
変更される、前記（２９）記載の方法。
【図面の簡単な説明】
【図１】本発明を実装することのできる不均等メモリ・
アクセス（ＮＵＭＡ）アーキテクチャのマルチプロセッ
サ・システムを示す図である。
【図２】本発明を実装することのできるＮＵＭＡアーキ
テクチャの複数のノードを示す図である。
【図３】従来技術に見られる周波数合成器を示す図であ
る。
【図４】従来の周波数合成器について瞬間周波数誤差と
瞬間位相誤差を示す図である。
【図５】本発明の好適実施例の周波数合成器を示す図で
ある。
【図６】本発明の好適実施例に従った３ステージ周波数
調整器を示す図である。
【図７】本発明の好適実施例に従った動的分周器の詳細
回路を示す図である。
【図８】本発明の好適実施例に従い、位相と周波数の調
整を時間の関数として示す図である。
【符号の説明】
３０４、３１６、５１２、５１６、６０２、６０６、６
０８、６１２、６１４、６２０、６２２ 分周器 ３０６、５０４ 位相検出器 ３０８、５０６ チャージ・ポンプ ３１２、５１０ 電圧制御オシレータ（ＶＣＯ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・エドワード・ディーン アメリカ合衆国78720、テキサス州オース ティン、ランチ・クリーク・ドライブ 3610 (72)発明者 ハン・カイ・ゴー アメリカ合衆国78728、テキサス州オース ティン、ルビー・レッド・ドライブ 3609 (72)発明者 アンドリュー・クリスチャン・ジマーマン アメリカ合衆国78728、テキサス州オース ティン、ナンバー 812、ウエルス・ブラ ンチ・パークウェイ 2801 Ｆターム(参考） 5J106 AA04 BB03 CC01 CC24 CC41 CC52 CC53 KK02 5K047 AA05 GG02 MM47 MM49 MM55 MM56 MM60

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】多段周波数合成器の周波数出力を動的に微
    調整する装置であって、 前記多段周波数合成器の、入力と出力を有する第１ステ
    ージと、 それぞれ前のステージから入力を受け取り、次のステー
    ジへ出力を送る中間ステージ群と、 最後の中間ステージからの入力を有し、前記多段周波数
    合成器の周波数出力を生成する最終ステージと、 を含む、装置。
  2. 【請求項２】前記第１ステージは第１周波数合成器を含
    み、該第１周波数合成器への入力で基準周波数が受信さ
    れ、更に、第１可変分周器を含み、該第１可変分周器は
    該第１周波数合成器から信号を受信し、前記第１ステー
    ジの出力は該第１可変分周器の出力である、請求項１記
    載の装置。
  3. 【請求項３】前記多段周波数合成器の第１ステージにあ
    る前記第１周波数合成器は更に、 入力と出力を有し、該入力は基準周波数ｆｒｅｆであ
    り、該基準周波数は前記多段周波数合成器への入力であ
    る、第１固定分周器と、 第１入力、第２入力、及び出力を有し、該第１入力は前
    記第１固定分周器の出力である、フェーズ・ロック・ル
    ープのフォワード・パスと、 入力と出力を有し、該入力はフェーズ・ロック・ループ
    の前記フォワード・パスの出力に接続され、該出力はフ
    ェーズ・ロック・ループの前記フォワード・パスの第２
    入力に接続された、第２固定分周器と、 を含み、前記フェーズ・ロック・ループのフォワード・
    パスの出力は前記第１周波数合成器の出力である、 請求項２記載の装置。
  4. 【請求項４】前記中間ステージ群の中間ステージは、 第１入力、第２入力、及び出力を有し、該第１入力は前
    のステージからの出力に接続された、フェーズ・ロック
    ・ループのフォワード・パスと、 入力と出力を有する固定分周器であって、該入力は前記
    フェーズ・ロック・ループのフォワード・パスの出力に
    接続され、該固定分周器の該出力はフェーズ・ロック・
    ループの前記フォワード・パスの第２入力に接続され
    た、該固定分周器と、 入力と出力を有し、該入力はフェーズ・ロック・ループ
    の前記フォワード・パスの出力に接続された、可変分周
    器と、 を含み、前記中間ストレージの出力は前記可変分周器の
    出力である、 請求項３記載の装置。
  5. 【請求項５】前記最終ステージは更に、 第１入力、第２入力、及び出力を有し、該第１入力は前
    記中間ステージ群の最後の中間ステージの出力に接続さ
    れた、フェーズ・ロック・ループのフォワード・パス
    と、 入力と出力を有する第１固定分周器であって、該入力は
    フェーズ・ロック・ループの前記フォワード・パスの出
    力に接続され、該第１固定分周器の該出力はフェーズ・
    ロック・ループの前記フォワード・パスの第２入力に接
    続された、該第１固定分周器と、 入力と出力を有する第２固定分周器であって、該入力は
    フェーズ・ロック・ループの前記フォワード・パスの出
    力に接続され、該第２固定分周器の該出力は前記最終ス
    テージの出力と前記多段周波数合成器の出力である、該
    第２固定分周器と、 を含む、請求項４記載の装置。
  6. 【請求項６】フェーズ・ロック・ループの前記フォワー
    ド・パスは更に、 第１入力、第２入力、及び出力を有し、該第１入力はフ
    ェーズ・ロック・ループの前記フォワード・パスの入力
    周波数を受信する、位相検出器と、 入力と出力を有する可変周波数オシレータであって、前
    記位相検出器の出力に応答し、該可変周波数オシレータ
    の該出力は前記フェーズ・ロック・ループのフォワード
    ・パスの出力である、該可変周波数オシレータと、 を含む、請求項５記載の装置。
  7. 【請求項７】可変分周器を含み、該可変分周器は、 現在の除数値と新しい除数値のうち１つをセレクタ信号
    をもとに選択するマルチプレクサと、 選択された前記除数値をカウントアップするカウンタ
    と、 を含み、前記除数値に達すると、前記カウンタがリセッ
    トされ、出力レジスタが切り替わることで出力周波数が
    生成される、 請求項６記載の装置。
  8. 【請求項８】前記カウンタは入力周波数ｆinによりクロ
    ックされる、請求項７記載の装置。
  9. 【請求項９】前記選択された除数値がＫのとき、前記出
    力レジスタの出力周波数はｆin／Ｋである、請求項８記
    載の装置。
  10. 【請求項１０】前記多段周波数合成器の第１ステージに
    ある前記第１周波数合成器への入力は基準周波数ｆref
    であり、前記第１周波数合成器にある第１固定分周器の
    分周定数がＬであり、前記第１周波数合成器にある第２
    分周器の分周定数がＫ1であるとき、前記多段周波数合
    成器の第１ステージにある第１周波数合成器の出力は
    （ｆref／Ｌ）*Ｋ1として生成される、請求項６記載の
    装置。
  11. 【請求項１１】前記多段周波数合成器の第１ステージに
    ある可変分周器の分周定数がＫ2であるとき、前記第１
    ステージの出力は（ｆref／Ｌ）*（Ｋ1／Ｋ2）として生
    成される、請求項１０記載の装置。
  12. 【請求項１２】前記中間ステージ群に１つの中間ステー
    ジがある、請求項１１記載の装置。
  13. 【請求項１３】前記１つの中間ステージへの入力が前記
    多段周波数合成器の第１ステージの出力であり、該１つ
    の中間ステージの固定分周器の分周定数がＫ3であり、
    該１つの中間ステージの可変分周器の分周定数がＫ4で
    あるとき、該１つの中間ステージの出力は（ｆref／
    Ｌ）*（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）として生成される、請
    求項１２記載の装置。
  14. 【請求項１４】前記最終ステージへの入力が前記１つの
    中間ステージの出力であり、前記最終ステージの第１固
    定分周器の分周定数がＭであり、前記最終ステージの第
    ２固定分周器の分周定数がＮであるとき、前記最終ステ
    ージの出力と前記多段周波数合成器の出力は（ｆref／
    Ｌ）*（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）*（Ｍ／Ｎ）として生
    成される、請求項１３記載の装置。
  15. 【請求項１５】前記多段周波数合成器の出力は、分周定
    数Ｋ2及び分周定数Ｋ4を調整することによって動的に変
    更される、請求項１４記載の装置。
  16. 【請求項１６】多段周波数合成器の周波数出力を動的に
    微調整する方法であって、 前記多段周波数合成器の第１ステージで第１入力を受信
    し、第１出力を生成するステップと、 それぞれ前のステージから入力を受け取り、次のステー
    ジへ出力を送る中間ステージ群から出力を生成するステ
    ップと、 最終ステージで最後の中間ステージから入力を受信し、
    前記多段周波数合成器の周波数出力を生成するステップ
    と、 を含む、方法。
  17. 【請求項１７】前記第１ステージは第１周波数合成器を
    含み、該第１周波数合成器への入力で基準周波数が受信
    され、更に、第１可変分周器を含み、該第１可変分周器
    は該第１周波数合成器から信号を受信し、前記第１ステ
    ージの出力を該第１可変分周器の出力として生成する、
    請求項１６記載の方法。
  18. 【請求項１８】前記多段周波数合成器の第１ステージに
    ある前記第１周波数合成器で前記第１出力を生成するス
    テップは、更に、 第１固定分周器で入力を受信して出力を生成し、該入力
    は基準周波数ｆrefであり、該基準周波数は前記多段周
    波数合成器への入力である、ステップと、 フェーズ・ロック・ループのフォワード・パスから出力
    を生成し、フェーズ・ロック・ループの該フォワード・
    パスは前記第１固定分周器の出力から第１入力を受信す
    る、ステップと、 第２固定分周器で入力を受信して出力を生成し、該入力
    はフェーズ・ロック・ループの前記フォワード・パスの
    出力から受信され、該第２固定分周器の該出力はフェー
    ズ・ロック・ループの前記フォワード・パスの第２入力
    に送られるステップと、 を含み、前記フェーズ・ロック・ループのフォワード・
    パスにより生成された出力は前記第１周波数合成器の出
    力である、 請求項１７記載の方法。
  19. 【請求項１９】前記中間ステージ群の中間ステージから
    出力を生成するステップは、 フェーズ・ロック・ループの、第１入力、第２入力、及
    び出力を有するフォワード・パスで前のステージの出力
    から第１入力を受信するステップと、 固定分周器の入力で、前記フェーズ・ロック・ループの
    フォワード・パスの出力を受信し、該固定分周器の出力
    はフェーズ・ロック・ループの前記フォワード・パスの
    第２入力に送られる、ステップと、 可変分周器で入力を受信して出力を生成し、該可変分周
    器の入力はフェーズ・ロック・ループの前記フォワード
    ・パスの出力から受信され、前記中間ステージの出力は
    該可変分周器の出力である、ステップと、 を含む、請求項１８記載の方法。
  20. 【請求項２０】前記最終ステージから前記多段周波数合
    成器の前記周波数出力を生成するステップは、更に、 第１入力と第２入力を前記最終ステージにあるフェーズ
    ・ロック・ループのフォワード・パスで受信して出力を
    生成し、前記最終ステージにあるフェーズ・ロック・ル
    ープのフォワード・パスの第１入力は前記中間ステージ
    群にある最後の中間ステージの出力から受信される、ス
    テップと、 第１固定分周器で入力を受信して出力を生成し、該入力
    はフェーズ・ロック・ループの前記フォワード・パスの
    出力から受信され、該第１固定分周器の出力はフェーズ
    ・ロック・ループの前記フォワード・パスの第２入力に
    送られる、ステップと、 第２固定分周器で入力を受信して出力を生成し、該入力
    はフェーズ・ロック・ループの前記フォワード・パスの
    出力から受信され、該第２固定分周器の出力は前記最終
    ステージの出力と前記多段周波数合成器の出力である、
    ステップと、 を含む、請求項１９記載の方法。
  21. 【請求項２１】フェーズ・ロック・ループの前記フォワ
    ード・パスの出力を生成するステップは、更に、 位相検出器で第１入力と第２入力を受信して出力を生成
    し、該第１入力はフェーズ・ロック・ループの前記フォ
    ワード・パスの入力周波数を受信する、ステップと、 可変周波数オシレータで入力を受信して出力を生成し、
    該可変周波数オシレータは前記位相検出器の出力に応答
    し、該可変周波数オシレータの出力は前記フェーズ・ロ
    ック・ループのフォワード・パスの出力である、ステッ
    プと、 を含む、請求項２０記載の方法。
  22. 【請求項２２】前記第２分周器の最終出力周波数を変更
    するステップは、更に、 現在の除数値と新しい除数値のうち１つを、マルチプレ
    クサで受信されたセレクタ信号をもとに選択するステッ
    プと、 選択された前記除数値までカウンタでカウントアップ
    し、前記除数値に達すると出力レジスタが切り替わり、
    前記最終出力周波数が生成されるステップと、 を含む、請求項２１記載の方法。
  23. 【請求項２３】前記カウンタは入力周波数ｆinによりク
    ロックされる、請求項２２記載の方法。
  24. 【請求項２４】前記選択された除数値がＫのとき、前記
    出力レジスタの最終出力周波数はｆin／Ｋである、請求
    項２２記載の方法。
  25. 【請求項２５】前記多段周波数合成器の第１ステージに
    ある前記第１周波数合成器への入力が基準周波数ｆref
    であり、前記第１周波数合成器にある第１固定分周器の
    分周定数がＬであり、前記第１周波数合成器にある第２
    固定分周器の分周定数がＫ1であるとき、前記多段周波
    数合成器の第１ステージにある前記第１周波数合成器の
    出力は（ｆref／Ｌ）*Ｋ1として生成される、請求項２
    １記載の方法。
  26. 【請求項２６】前記多段周波数合成器の第１ステージに
    ある前記可変分周器の分周定数がＫ2で あるとき、前
    記第１ステージの出力は（ｆref／Ｌ）*（Ｋ1／Ｋ2）と
    して生成される、請求項２５記載の方法。
  27. 【請求項２７】前記中間ステージ群に１つの中間ステー
    ジがある、請求項２６記載の方法。
  28. 【請求項２８】前記１つの中間ステージへの入力が前記
    多段周波数合成器にある第１ステージの出力であり、前
    記１つの中間ステージにある固定分周器の分周定数がＫ
    3であり、前記１つの中間ステージにある可変分周器の
    分周定数がＫ4であるとき、前記１つの中間ステージの
    出力は（ｆref／Ｌ）*（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）とし
    て生成される、請求項２７記載の方法。
  29. 【請求項２９】前記最終ステージへの入力が前記１つの
    中間ステージの出力であり、前記最終ステージにある第
    １固定分周器の分周定数がＭであり、前記最終ステージ
    にある第２固定分周器の分周定数がＮであるとき、前記
    最終ステージの出力と前記多段周波数合成器の出力は
    （ｆref／Ｌ）*（Ｋ1／Ｋ2）*（Ｋ3／Ｋ4）*（Ｍ／Ｎ）
    として生成される、請求項２８記載の方法。
  30. 【請求項３０】前記多段周波数合成器の出力は、前記分
    周定数Ｋ2及び前記分周定数Ｋ4を調整することによって
    動的に変更される、請求項２９記載の方法。
JP2001221160A 2000-08-03 2001-07-23 多段周波数合成器 Expired - Fee Related JP3725452B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/631,718 US6566921B1 (en) 2000-08-03 2000-08-03 Apparatus and method for high resolution frequency adjustment in a multistage frequency synthesizer
US09/631718 2000-08-03

Publications (2)

Publication Number Publication Date
JP2002100985A true JP2002100985A (ja) 2002-04-05
JP3725452B2 JP3725452B2 (ja) 2005-12-14

Family

ID=24532436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221160A Expired - Fee Related JP3725452B2 (ja) 2000-08-03 2001-07-23 多段周波数合成器

Country Status (3)

Country Link
US (1) US6566921B1 (ja)
JP (1) JP3725452B2 (ja)
TW (1) TWI261417B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072714A (ja) * 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム
DE60307974T2 (de) * 2002-12-24 2007-02-15 Fujitsu Ltd., Kawasaki Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung
FR2920928A1 (fr) * 2007-09-07 2009-03-13 Thomson Licensing Sas Reduction de duree d'accrochage d'une boucle a verrouillage de phase apte a reconstituer un signal de synchronisation transmis sur un reseau ip.
EP2237423A1 (fr) 2009-03-24 2010-10-06 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Synthétiseur de fréquence
US8154335B2 (en) * 2009-09-18 2012-04-10 Stmicroelectronics Pvt. Ltd. Fail safe adaptive voltage/frequency system
US8816730B1 (en) * 2013-03-18 2014-08-26 Applied Micro Circuits Corporation Frequency synthesis with gapper
ITUB20156885A1 (it) * 2015-12-07 2017-06-07 St Microelectronics Srl Circuito di recupero del clock, relativo circuito di recupero del clock e dei dati, ricevitore, circuito integrato e procedimento
CN112234986B (zh) * 2020-09-04 2021-07-13 上海鸿晔电子科技股份有限公司 一种信号源

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481489A (en) 1981-07-02 1984-11-06 Motorola Inc. Binary signal modulating circuitry for frequency modulated transmitters
US4434696A (en) * 1981-11-20 1984-03-06 Harry Conviser Instrument for comparing equal temperament and just intonation
US5059925A (en) 1990-09-28 1991-10-22 Stratacom, Inc. Method and apparatus for transparently switching clock sources
DE69130046T2 (de) 1990-10-22 1999-05-06 Nec Corp Frequenzsynthesierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht
US5353311A (en) * 1992-01-09 1994-10-04 Nec Corporation Radio transmitter
US5349310A (en) 1993-06-09 1994-09-20 Alcatel Network Systems, Inc. Digitally controlled fractional frequency synthesizer
JPH0715371A (ja) * 1993-06-25 1995-01-17 Nec Corp スーパーへテロダイン方式の送受信方法と送受信機
JPH07336217A (ja) * 1994-06-10 1995-12-22 Matsushita Electric Ind Co Ltd 信号処理回路
JP3311889B2 (ja) * 1995-02-10 2002-08-05 株式会社日立国際電気 サンプリング信号発生回路
JP3327028B2 (ja) 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ
JP3403551B2 (ja) * 1995-07-14 2003-05-06 沖電気工業株式会社 クロック分配回路
US5710524A (en) * 1996-04-09 1998-01-20 Myson Technology, Inc. Clock synthesizer for low EMI applications
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
JPH10336027A (ja) * 1997-05-30 1998-12-18 Nec Ic Microcomput Syst Ltd クロック発生器
JP2000165905A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp クロック発生回路

Also Published As

Publication number Publication date
JP3725452B2 (ja) 2005-12-14
US6566921B1 (en) 2003-05-20
TWI261417B (en) 2006-09-01

Similar Documents

Publication Publication Date Title
JP3491280B2 (ja) 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置
US6982579B2 (en) Digital frequency-multiplying DLLs
JP3066690B2 (ja) 位相同期発振回路
JP3388527B2 (ja) 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ
US6570454B2 (en) Multiple input phase lock loop with hitless reference switching
EP0727877A2 (en) Fast frequency switching synthesizer
JP7343499B2 (ja) 周波数調整器及びその周波数調整方法、電子機器
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
CN112737572A (zh) 对使用输出分频器产生的时钟信号进行同步化
JPH11259167A (ja) 同期化されたクロック信号を生成するための方法及び装置
US6748408B1 (en) Programmable non-integer fractional divider
KR100195855B1 (ko) 소수배 시스템에 있어서 클록 동기 체계
EP0929940B1 (en) Frequency synthesizer having phase error feedback for waveform selection
US7157953B1 (en) Circuit for and method of employing a clock signal
US7236040B2 (en) Method and apparatus for generating multiphase clocks
JP2002100985A (ja) 多段周波数合成器の高解像度周波数調整方法及び装置
US6522207B1 (en) Apparatus and method for dynamic frequency adjustment in a frequency synthesizer
US6477657B1 (en) Circuit for I/O clock generation
US6977539B1 (en) Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews
US6459753B2 (en) Fractional N-divider, and frequency synthesizer provided with a fractional N-divider
US6380776B1 (en) Electrical signal synchronization
JPH08274629A (ja) ディジタルｐｌｌ回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
EP0966103B1 (en) Frequency synthesiser
JPH09270705A (ja) 小数点分周式周波数シンセサイザ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees