JP2002100706A - 光・電気集積回路実装構造及びその製作法 - Google Patents
光・電気集積回路実装構造及びその製作法Info
- Publication number
- JP2002100706A JP2002100706A JP2000290759A JP2000290759A JP2002100706A JP 2002100706 A JP2002100706 A JP 2002100706A JP 2000290759 A JP2000290759 A JP 2000290759A JP 2000290759 A JP2000290759 A JP 2000290759A JP 2002100706 A JP2002100706 A JP 2002100706A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- optical
- optical device
- electric
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 アンダーフィル材の利用を可能とし、機械的
強度の高い接続を有し、かつ光デバイスへの光信号の入
力を可能とする光・電気集積回路実装構造及びその製作
法を提供すること。 【解決手段】 光デバイス２と、電気配線４が接続され
た電気デバイス３とが混載された半導体チップ１の上に
保護膜５が堆積されており、保護膜５上に、スルーホー
ル６を介して電気配線４に接続されたボード用接続部
（バンプ電極）１１と、光デバイス２の領域にアンダー
フィル材１６が付着することを阻止するための土手１２
とが形成されており、ボード接続部１１及び土手１２と
が、ボード１５上の配線１４と接続されおり、光デバイ
ス２の領域以外の部分にアンダーフィル材１６が存在し
ていることを特徴とする光・電気集積回路の実装構造。
強度の高い接続を有し、かつ光デバイスへの光信号の入
力を可能とする光・電気集積回路実装構造及びその製作
法を提供すること。 【解決手段】 光デバイス２と、電気配線４が接続され
た電気デバイス３とが混載された半導体チップ１の上に
保護膜５が堆積されており、保護膜５上に、スルーホー
ル６を介して電気配線４に接続されたボード用接続部
（バンプ電極）１１と、光デバイス２の領域にアンダー
フィル材１６が付着することを阻止するための土手１２
とが形成されており、ボード接続部１１及び土手１２と
が、ボード１５上の配線１４と接続されおり、光デバイ
ス２の領域以外の部分にアンダーフィル材１６が存在し
ていることを特徴とする光・電気集積回路の実装構造。
Description
【０００１】
【産業上の利用分野】本発明は、光・電気集積回路実装
構造及びその製作法に係り、より詳細には、光デバイス
と電気デバイスとが混載された半導体チップをボードに
接続する場合の接続構造及びその製作法に関するもので
ある。
構造及びその製作法に係り、より詳細には、光デバイス
と電気デバイスとが混載された半導体チップをボードに
接続する場合の接続構造及びその製作法に関するもので
ある。
【０００２】
【従来の技術】近年の情報量の増大に伴い、光通信技術
の開発が盛んとなり、電気デバイスと光デバイスとを混
載したチップの開発が進んでいる。このようなチップを
ボードに接続する場合、電気系と光系の配線接続を行う
必要がある。ボードとチップの合わせ精度の点から、電
気配線は半田バンプ接続が主流となりつつある。
の開発が盛んとなり、電気デバイスと光デバイスとを混
載したチップの開発が進んでいる。このようなチップを
ボードに接続する場合、電気系と光系の配線接続を行う
必要がある。ボードとチップの合わせ精度の点から、電
気配線は半田バンプ接続が主流となりつつある。
【０００３】従来の技術の例を図５に基づいて説明す
る。 （ａ）光デバイス２２、電気デバイス２３、電気配線２
４を混載した半導体チップ２１の上に光を通す有機保護
膜２５を堆積する。 （ｂ）その有機保護膜２５に電気配線２４に到達するス
ルーホール２６を形成する。 （ｃ）スルーホール２６にバンプ電極を乗せるためのメ
タルプレート２７を形成する。 （ｄ）メタルプレート２７の上にバンプ形成用の半田メ
タル２８を堆積する。 （ｅ）半田メタル２８を熱処理して球状のバンプ電極２
９を形成する。 （ｆ）半導体チップ２１に形成したバンプ電極２９を、
光配線３０と電気配線３１を持つボード３２の電気配線
２９に熱処理により接続する。
る。 （ａ）光デバイス２２、電気デバイス２３、電気配線２
４を混載した半導体チップ２１の上に光を通す有機保護
膜２５を堆積する。 （ｂ）その有機保護膜２５に電気配線２４に到達するス
ルーホール２６を形成する。 （ｃ）スルーホール２６にバンプ電極を乗せるためのメ
タルプレート２７を形成する。 （ｄ）メタルプレート２７の上にバンプ形成用の半田メ
タル２８を堆積する。 （ｅ）半田メタル２８を熱処理して球状のバンプ電極２
９を形成する。 （ｆ）半導体チップ２１に形成したバンプ電極２９を、
光配線３０と電気配線３１を持つボード３２の電気配線
２９に熱処理により接続する。
【０００４】
【発明が解決しようとする課題】従来の技術では、半導
体チップとボードとをつないでいるのは半田バンプ電極
のみである。このため、機械的強度が弱いという欠点が
あった。また、電気デバイスのみのチップの場合は、機
械的強度を高めるためアンダーフィル材を隙間に充填す
る方法が有効であるが、アンダーフィル材は、一般に光
を通さない。従って、光デバイスと電気デバイスとの混
載チップの場合、この方法は使えなかった。
体チップとボードとをつないでいるのは半田バンプ電極
のみである。このため、機械的強度が弱いという欠点が
あった。また、電気デバイスのみのチップの場合は、機
械的強度を高めるためアンダーフィル材を隙間に充填す
る方法が有効であるが、アンダーフィル材は、一般に光
を通さない。従って、光デバイスと電気デバイスとの混
載チップの場合、この方法は使えなかった。
【０００５】一方、ボード側にアンダーフィル材の侵入
を阻止するための土手を作る方法が考えられるが、ボー
ド本体と土手を一体化したものを作る場合、加工が難し
いという欠点があった。また、ボードに後付けで土手を
付ける方法も考えられるが、製作工程が煩雑になり量産
化に向かないという欠点があった。
を阻止するための土手を作る方法が考えられるが、ボー
ド本体と土手を一体化したものを作る場合、加工が難し
いという欠点があった。また、ボードに後付けで土手を
付ける方法も考えられるが、製作工程が煩雑になり量産
化に向かないという欠点があった。
【０００６】本発明は、アンダーフィル材の利用を可能
とし、機械的強度の高い接続を有し、かつ光デバイスへ
の光信号の入力を可能とする光・電気集積回路実装構造
及びその製作法を提供することを目的とする。
とし、機械的強度の高い接続を有し、かつ光デバイスへ
の光信号の入力を可能とする光・電気集積回路実装構造
及びその製作法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の光・電気集積回
路実装構造は、光デバイスと、電気配線が接続された電
気デバイスとが混載された半導体チップの上に保護膜が
堆積されており、該保護膜上に、スルーホールを介して
該電気配線に接続されたボード用接続部と、光デバイス
の領域にアンダーフィル材が付着することを阻止するた
めの土手とが形成されており、該ボード用接続部及び該
土手とが、ボード上の配線と接続されおり、該光デバイ
スの領域以外の部分にアンダーフィル材が存在している
ことを特徴とする。
路実装構造は、光デバイスと、電気配線が接続された電
気デバイスとが混載された半導体チップの上に保護膜が
堆積されており、該保護膜上に、スルーホールを介して
該電気配線に接続されたボード用接続部と、光デバイス
の領域にアンダーフィル材が付着することを阻止するた
めの土手とが形成されており、該ボード用接続部及び該
土手とが、ボード上の配線と接続されおり、該光デバイ
スの領域以外の部分にアンダーフィル材が存在している
ことを特徴とする。
【０００８】本発明の光・電気集積回路実装構造の製作
法は、光デバイスと電気デバイスとを混載した半導体チ
ップの上に保護膜を堆積する工程と、該保護膜に電気配
線を接続するためのスルーホールを形成する工程と、該
光デバイスの領域にアンダーフィル材が付着することを
阻止するための土手と、該スルーホール部分にボード用
接続部を形成する工程と、該半導体チップの該ボード用
接続部及び土手をボードの配線に接続する工程と、光デ
バイスの領域以外の部分にアンダーフィル材を注入し、
熱処理により硬化する工程と、を有することを特徴とす
る。
法は、光デバイスと電気デバイスとを混載した半導体チ
ップの上に保護膜を堆積する工程と、該保護膜に電気配
線を接続するためのスルーホールを形成する工程と、該
光デバイスの領域にアンダーフィル材が付着することを
阻止するための土手と、該スルーホール部分にボード用
接続部を形成する工程と、該半導体チップの該ボード用
接続部及び土手をボードの配線に接続する工程と、光デ
バイスの領域以外の部分にアンダーフィル材を注入し、
熱処理により硬化する工程と、を有することを特徴とす
る。
【０００９】本発明は、光デバイスと電気デバイスとが
混載されている半導体チップをボードに接続する場合、
半導体チップ側に光デバイスの領域にアンダーフィル材
が付着することを阻止するための土手を形成しておく。
これにより、光デバイスの領域以外にアンダーフィル材
の充填が可能となり、機械的強度の高い接続形態を提供
し、かつ光デバイスへの光信号の入力が可能となる。
混載されている半導体チップをボードに接続する場合、
半導体チップ側に光デバイスの領域にアンダーフィル材
が付着することを阻止するための土手を形成しておく。
これにより、光デバイスの領域以外にアンダーフィル材
の充填が可能となり、機械的強度の高い接続形態を提供
し、かつ光デバイスへの光信号の入力が可能となる。
【００１０】ここで、土手としては、例えば、メタルプ
レートを保護膜上に形成し、そのメタルプレートの上に
半田メタルを堆積し、その後熱処理により半田メタルを
球状化して形成してもよい。また、ボード用接続部とし
ては、例えば、保護膜のスルーホールにメタルを埋め込
み保護膜上にメタルプレートを形成し、そのメタルプレ
ートの上に半田メタルを堆積し、その後熱処理により半
田メタルを球状化してバンプ電極を形成し、このバンプ
電極をボード用接続部とすればよい。
レートを保護膜上に形成し、そのメタルプレートの上に
半田メタルを堆積し、その後熱処理により半田メタルを
球状化して形成してもよい。また、ボード用接続部とし
ては、例えば、保護膜のスルーホールにメタルを埋め込
み保護膜上にメタルプレートを形成し、そのメタルプレ
ートの上に半田メタルを堆積し、その後熱処理により半
田メタルを球状化してバンプ電極を形成し、このバンプ
電極をボード用接続部とすればよい。
【００１１】ボード用接続部、土手とボードの配線との
接続は、例えば、両者を接触させ熱処理を行うことによ
り行えばよい。
接続は、例えば、両者を接触させ熱処理を行うことによ
り行えばよい。
【００１２】土手の形状は、前記保護膜上にあって上部
から見たとき前記光デバイスの領域を囲み、かつ前記電
気デバイスの領域とは反対側が開放されている形状であ
ることが好ましい。より具体的には、例えば、Ｖ字、Ｕ
字、または、それに類する形状であれば何でもよい。但
し、土手をチップの端まで製作するのは、プロセスの点
から非常に難しい。アンダーフィル材は少しの隙間も回
り込むため、それを回避するため、開放端に図３に示す
ように光デバイスの領域の外側に向けて折り曲げ部を設
けておくことが好ましい。アンダーフィル材の回り込み
は、約０．２〜０．３ｍｍあることから、折り曲げ部は
それ以上の長さであることが望ましい。
から見たとき前記光デバイスの領域を囲み、かつ前記電
気デバイスの領域とは反対側が開放されている形状であ
ることが好ましい。より具体的には、例えば、Ｖ字、Ｕ
字、または、それに類する形状であれば何でもよい。但
し、土手をチップの端まで製作するのは、プロセスの点
から非常に難しい。アンダーフィル材は少しの隙間も回
り込むため、それを回避するため、開放端に図３に示す
ように光デバイスの領域の外側に向けて折り曲げ部を設
けておくことが好ましい。アンダーフィル材の回り込み
は、約０．２〜０．３ｍｍあることから、折り曲げ部は
それ以上の長さであることが望ましい。
【００１３】また、土手の高さがバンプ電極より著しく
高くなるとバンプ電極の接続に支障をきたすため、バン
プ電極と土手の高さは同じであるか、またはバンプ電極
が土手よりやや高いことが望ましい。これらの高さは、
半田メタルの厚みと面積で決まることから、通常の半導
体プロセスで十分制御可能である。
高くなるとバンプ電極の接続に支障をきたすため、バン
プ電極と土手の高さは同じであるか、またはバンプ電極
が土手よりやや高いことが望ましい。これらの高さは、
半田メタルの厚みと面積で決まることから、通常の半導
体プロセスで十分制御可能である。
【００１４】
【実施例】次に本発明の実施例を図１に基づいて説明す
る。 （ａ）光デバイス２、電気デバイス３、電気配線４を混
載したＩｎＰ等の半導体チップ１の上に、ＢＣＢ（ベン
ゾシクロブテン）等の光を通す有機保護膜５を堆積す
る。 （ｂ）その有機保護膜５に電気配線４に到達するスルー
ホール６をレジストマスクと反応性イオンエッチングに
より形成する。 （ｃ）スルーホール６にバンプを乗せるためのメタルプ
レート７として、Ｔｉ／Ｐｔ／Ａｕ等のメタルを蒸着法
等により形成する。このとき、同時にアンダーフィル材
の付着を阻止するための土手用メタルプレート８を光デ
バイス２の周辺に形成する。 （ｄ）電気配線用メタルプレート７及び土手用メタルプ
レート８の上に電気配線用半田メタル９及び土手用半田
メタル１０として、Ｓｎ／Ａｕ等を蒸着法で堆積する。 （ｅ）電気配線用半田メタル９及び土手用半田メタル１
０を熱処理し、バンプ電極１１及び土手１２を形成す
る。 （ｆ）半導体チップ１に形成したバンプ電極１１及び土
手１２を、光配線１３と電気配線１４を持つボード１５
の電気配線１４に熱処理により接続する。 （ｇ）土手１２と逆側からエポキシ系樹脂等のアンダー
フィル材１６を充填し、熱処理する。 図２に完成後の接続構造を上から見た図を示す。図では
Ｖ字の土手があることで光配線周辺にはアンダーフィル
材の付着がない。土手の形状は、図３に示すＶ字型、あ
るいは、図４に示すＵ字型、あるいはそれに類する形状
であれば同様の効果が得られる。但し、どの場合も開放
部の先端には図に示すような折り曲げ部があることでア
ンダーフィル材の回り込みを確実に阻止することができ
る。
る。 （ａ）光デバイス２、電気デバイス３、電気配線４を混
載したＩｎＰ等の半導体チップ１の上に、ＢＣＢ（ベン
ゾシクロブテン）等の光を通す有機保護膜５を堆積す
る。 （ｂ）その有機保護膜５に電気配線４に到達するスルー
ホール６をレジストマスクと反応性イオンエッチングに
より形成する。 （ｃ）スルーホール６にバンプを乗せるためのメタルプ
レート７として、Ｔｉ／Ｐｔ／Ａｕ等のメタルを蒸着法
等により形成する。このとき、同時にアンダーフィル材
の付着を阻止するための土手用メタルプレート８を光デ
バイス２の周辺に形成する。 （ｄ）電気配線用メタルプレート７及び土手用メタルプ
レート８の上に電気配線用半田メタル９及び土手用半田
メタル１０として、Ｓｎ／Ａｕ等を蒸着法で堆積する。 （ｅ）電気配線用半田メタル９及び土手用半田メタル１
０を熱処理し、バンプ電極１１及び土手１２を形成す
る。 （ｆ）半導体チップ１に形成したバンプ電極１１及び土
手１２を、光配線１３と電気配線１４を持つボード１５
の電気配線１４に熱処理により接続する。 （ｇ）土手１２と逆側からエポキシ系樹脂等のアンダー
フィル材１６を充填し、熱処理する。 図２に完成後の接続構造を上から見た図を示す。図では
Ｖ字の土手があることで光配線周辺にはアンダーフィル
材の付着がない。土手の形状は、図３に示すＶ字型、あ
るいは、図４に示すＵ字型、あるいはそれに類する形状
であれば同様の効果が得られる。但し、どの場合も開放
部の先端には図に示すような折り曲げ部があることでア
ンダーフィル材の回り込みを確実に阻止することができ
る。
【００１５】
【発明の効果】以上述べたように、チップの光デバイス
領域周辺に土手を形成することで、アンダーフィル材の
利用を可能とし、機械的強度の高い接続が可能となる。
また、土手の形成は電気配線用半田バンプ形成と同時に
形成できることから、新たな工程追加も必要としないと
いう利点があり、量産化に適している。
領域周辺に土手を形成することで、アンダーフィル材の
利用を可能とし、機械的強度の高い接続が可能となる。
また、土手の形成は電気配線用半田バンプ形成と同時に
形成できることから、新たな工程追加も必要としないと
いう利点があり、量産化に適している。
【図１】本発明の実施例に係る実装構造の製作工程図で
ある。
ある。
【図２】本発明の実施例に係る実装構造の平面図であ
る。
る。
【図３】本発明の実施例に係る実装構造における土手の
形状を示す半導体チップの背面図である。
形状を示す半導体チップの背面図である。
【図４】本発明の実施例に係る実装構造における他の土
手形状を示す半導体チップの背面図である。
手形状を示す半導体チップの背面図である。
【図５】従来の技術による実装構造の製作工程図であ
る。
る。
１ 半導体チップ ２ 光デバイス ３ 電気デバイス ４ 電気配線 ５ 保護膜（有機保護膜） ６ スルーホール ７ バンプ用メタルプレート ８ 土手用メタルプレート ９ バンプ用半田メタル １０ 土手用半田メタル １１ ボード用接続部（バンプ電極） １２ 土手 １３ 光配線 １４ 配線（電気配線） １５ ボード １６ アンダーフィル材 ２１ 半導体チップ ２２ 光デバイス ２３ 電気デバイス ２４ 電気配線 ２５ 有機保護膜 ２６ スルーホール ２７ バンプ用メタルプレート ２８ バンプ用半田メタル ２９ バンプ電極 ３０ 光配線 ３１ 電気配線 ３２ ボード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 21/92 ６０４Ｈ 23/29 23/30 Ｂ 23/31 (72)発明者 明吉 智幸 東京都千代田区大手町二丁目３番１号日本 電信電話株式会社内 (72)発明者 徳光 雅美 東京都千代田区大手町二丁目３番１号日本 電信電話株式会社内 Ｆターム(参考） 4M109 AA02 BA07 CA06 DA04 DB07 EC11 ED01 GA01 5F044 LL01 QQ04 RR03 RR19 5F061 AA01 BA03 CA06 FA01
Claims (6)
- 【請求項１】 光デバイスと、電気配線が接続された電
気デバイスとが混載された半導体チップの上に保護膜が
堆積されており、 該保護膜上に、スルーホールを介して該電気配線に接続
されたボード用接続部と、該光デバイスの領域にアンダ
ーフィル材が付着することを阻止するための土手とが形
成されており、 該ボード用接続部及び該土手とが、ボード上の配線と接
続されおり、 該光デバイスの領域以外の部分にアンダーフィル材が存
在していることを特徴とする光・電気集積回路実装構
造。 - 【請求項２】 前記土手の形状が、前記保護膜上にあっ
て上部から見たとき前記光デバイスの領域を囲み、かつ
前記電気デバイスの領域とは反対側が開放されている形
状であることを特徴とする請求項１記載の光・電気集積
回路実装構造。 - 【請求項３】 前記土手の開放端が前記光デバイスの領
域の外側に向かって折れ曲がっていることを特徴とする
請求項２記載の光・電気集積回路実装構造。 - 【請求項４】 光デバイスと電気デバイスとを混載した
半導体チップの上に保護膜を堆積する工程と、 該保護膜に電気配線を接続するためのスルーホールを形
成する工程と、 該光デバイスの領域にアンダーフィル材が付着すること
を阻止するための土手と、該スルーホール部分にボード
用接続部を形成する工程と、 該半導体チップの該ボード用接続部及び土手をボードの
配線に接続する工程と、 光デバイスの領域以外の部分にアンダーフィル材を注入
し、熱処理により硬化する工程と、を有することを特徴
とする光・電気集積回路実装構造の製作法。 - 【請求項５】 上記土手の形状が、前記保護膜上にあっ
て上部から見たとき前記光デバイスの領域を囲み、かつ
前記電気デバイスの領域とは反対側が開放されている形
状であることを特徴とする請求項４記載の光・電気集積
回路実装構造の製作法。 - 【請求項６】 前記土手の開放端が光デバイスの領域の
外側に向かって折れ曲がっていることを特徴とする請求
項５記載の光・電気集積回路実装構造の製作法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290759A JP3465790B2 (ja) | 2000-09-25 | 2000-09-25 | 光・電気集積回路実装構造及びその製作法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290759A JP3465790B2 (ja) | 2000-09-25 | 2000-09-25 | 光・電気集積回路実装構造及びその製作法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100706A true JP2002100706A (ja) | 2002-04-05 |
| JP3465790B2 JP3465790B2 (ja) | 2003-11-10 |
Family
ID=18773940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290759A Expired - Fee Related JP3465790B2 (ja) | 2000-09-25 | 2000-09-25 | 光・電気集積回路実装構造及びその製作法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3465790B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1580568A2 (en) * | 2004-03-24 | 2005-09-28 | Yamaha Corporation | Semiconductor device, magnetic sensor, and magnetic sensor unit |
| JP2005277034A (ja) * | 2004-03-24 | 2005-10-06 | Yamaha Corp | 半導体装置 |
-
2000
- 2000-09-25 JP JP2000290759A patent/JP3465790B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1580568A2 (en) * | 2004-03-24 | 2005-09-28 | Yamaha Corporation | Semiconductor device, magnetic sensor, and magnetic sensor unit |
| JP2005277034A (ja) * | 2004-03-24 | 2005-10-06 | Yamaha Corp | 半導体装置 |
| JP4547956B2 (ja) * | 2004-03-24 | 2010-09-22 | ヤマハ株式会社 | 半導体装置、及び、チップサイズパッケージ |
| EP1580568A3 (en) * | 2004-03-24 | 2012-09-19 | Yamaha Corporation | Semiconductor device, magnetic sensor, and magnetic sensor unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3465790B2 (ja) | 2003-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11769733B2 (en) | Package substrate | |
| US5818113A (en) | Semiconductor device | |
| JP2809115B2 (ja) | 半導体装置とその製造方法 | |
| US20070158807A1 (en) | Edge interconnects for die stacking | |
| JPH08274437A (ja) | 基板結合構造および方法 | |
| US6444491B1 (en) | Composite semiconductor devices and method for manufacture thereof | |
| EP1419534A2 (de) | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen | |
| JP2005197266A (ja) | Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法 | |
| KR20010023622A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| CN114284234A (zh) | 一种封装结构和用于封装结构的制作方法 | |
| WO2024067830A1 (zh) | 封装结构、封装结构的制作方法及电子设备 | |
| JP2002093942A (ja) | 半導体装置およびその製造方法 | |
| JP2002100706A (ja) | 光・電気集積回路実装構造及びその製作法 | |
| JP2004119773A (ja) | 半導体装置及びその製造方法 | |
| US20090072398A1 (en) | Integrated circuit, circuit system, and method of manufacturing | |
| US6348739B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3260249B2 (ja) | 半導体装置の実装方法とその実装体 | |
| US6771786B1 (en) | Hearing aid including an integrated circuit | |
| JP2005101186A (ja) | 積層型半導体集積回路 | |
| JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
| JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20020058203A (ko) | 반도체패키지 및 이를 위한 외부 입출력단자 범핑 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |