JP2002075852A - 回路パターンの設計方法及び回路パターンの設計システム - Google Patents

回路パターンの設計方法及び回路パターンの設計システム

Info

Publication number
JP2002075852A
JP2002075852A JP2001090457A JP2001090457A JP2002075852A JP 2002075852 A JP2002075852 A JP 2002075852A JP 2001090457 A JP2001090457 A JP 2001090457A JP 2001090457 A JP2001090457 A JP 2001090457A JP 2002075852 A JP2002075852 A JP 2002075852A
Authority
JP
Japan
Prior art keywords
circuit pattern
exposure
pattern
charged particle
particle beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001090457A
Other languages
English (en)
Other versions
JP3983990B2 (ja
Inventor
Ryoichi Inenami
良市 稲浪
Toshiyuki Umagoe
俊幸 馬越
Shohei Kozai
昌平 香西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001090457A priority Critical patent/JP3983990B2/ja
Priority to US09/878,250 priority patent/US6560768B2/en
Publication of JP2002075852A publication Critical patent/JP2002075852A/ja
Application granted granted Critical
Publication of JP3983990B2 publication Critical patent/JP3983990B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electron Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】高いスループットを得ることができる回路パタ
ーンを設計する。 【解決手段】使用するスタンダード・セル数を徐々に減
らしながら、一つ以上の仮回路パターンを生成するステ
ップと（ステップＳ１０１）、生成された仮回路パター
ンが設計制約条件を満足するか判定するステップ（ステ
ップＳ１０２）と、前記設計制約条件を満足する仮回路
パターンを荷電粒子ビーム露光したときの荷電粒子ビー
ムのショット回数を計算するステップ（ステップ１０
３）と、前記設計制約条件を満足すると判定された仮回
路パターンの中から、荷電粒子ビームのショット回数が
最も小さいものを露光に用いる回路パターンとして選択
するステップ（ステップＳ１０４）とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、部分一括露光方式
の荷電粒子ビーム露光に用いられる回路パターンの設計
方法、回路パターンの設計システムに関する。
【０００２】
【従来の技術】電子ビーム露光は、半導体回路の微細パ
ターンの加工を行う有効な手段である。代表的な電子ビ
ーム露光方式である可変成形ビーム（Variable Shaped
Beam：ＶＳＢ）方式では、回路パターンを微小な長方形
や三角形に分割して露光を繰り返すために、電子ビーム
のショット回数が莫大なものとなり、スループットが得
られない。
【０００３】それに対して、電子ビームサイズ以内の大
きさの図形の形状の電子ビームを成形して、図形（キャ
ラクタ）の一括露光を行う部分一括露光（Character Pr
ojection：ＣＰ）方式の露光方法により、ショット数を
削減し、スループットを向上させる試みがなされてい
る。
【０００４】電子ビーム露光装置の概略を図１２に示
す。図１２に示すように、電子銃９０１から打ち出され
た電子ビーム９０２は、第１成形アパーチャ９０３によ
って成形される。成形された電子ビーム９０２は、キャ
ラクタ選択用偏向器９０４でＣＰアパーチャ９０５に形
成された透過窓からなるキャラクタに照射される。キャ
ラクタの透過窓を透過した電子ビーム９０２は、縮小レ
ンズ９０６で縮小された後、対物偏向器９０７で試料９
０８上の所望の位置に照射される。
【０００５】電子ビームの成形は、キャラクタ形状の開
口をもつＣＰアパーチャによってなされる。通常の電子
ビーム露光装置では、キャラクタ選択偏向器の偏向領域
内に配置することができるキャラクタの数は、多くとも
１００個程度である。
【０００６】ここで、ＡＳＩＣやシステムＬＳＩなどの
半導体製品の回路パターンの設計方法と、電子ビーム露
光までの流れを見てみる。図１３では、タイミング解析
や回路の最適化、それにさまざまな検証などを省いて、
本提案と密接なかかわりのあるステップのみ示した。
【０００７】（ステップＳ４０１）半導体デバイスの電
子回路の記述を行う。一般にハードウェア記述言語（Ｈ
ＤＬ）を使って記述する。その中でも、レジスタおよび
レジスタ間の論理回路の構成および動作を記述するレジ
スタトランスファレベル（ＲＴＬ）記述がよく使われ
る。
【０００８】（ステップＳ４０２）記述したＲＴＬと、
動作周波数などのデバイス特性やチップ面積などといっ
た、設計制約条件をもとに、論理合成を行う。これによ
り、設計制約を満たす論理回路ができ、それをもとに回
路パターンを合成する。ここで、論理ゲートやフリップ
フロップなどの機能単位について単位回路パターンを最
適化したスタンダード・セルに機能を割り当てることに
より、論理回路の合成を行う。そして、チップ上にそれ
らのスタンダード・セルのパターンを配置し、各スタン
ダード・セル間を配線する（Place and Route：Ｐ＆
Ｒ：）。
【０００９】（ステップＳ４０３）ステップＳ４０１お
よびＳ４０２ならびに、さまざまな検証を行ない、デバ
イスのパターンデータをＧＤＳIIＳＴＲＥＡＭ形式など
でリリースする。
【００１０】（ステップＳ４０４）実際にデバイスの作
製を行うプロセス技術者は、設計者からパターンデータ
を受け取る。
【００１１】（ステップＳ４０５）パターンデーテに含
まれる図形の中から、繰り返し使用されているような、
ＣＰ露光を行うときのキャラクタとなり得る図形を抽出
する。その中から、露光装置に搭載可能なキャラクタ数
まで、ＣＰ露光を行うキャラクタに割り当て、それ以外
の図形は、ＶＳＢ方式で露光することとする。
【００１２】（ステップＳ４０６）ステップＳ４０５で
抽出したキャラクタの情報に基づき、ＣＰアパーチャを
製作する。
【００１３】（ステップＳ４０７）ステップＳ４０５お
よびＳ４０６の情報をもとに、パターンデータを使用す
る電子ビーム露光装置に入力可能な露光データに変換す
る。
【００１４】（ステップＳ４０８）ステップＳ４０６で
作製したＣＰアパーチャを装置にセットし、ステップＳ
４０７で生成した露光データを装置（あるいは露光装置
の制御装置）に入力し、電子ビーム露光を行う。
【００１５】（ステップＳ４０９）電子ビーム露光を行
った試料を露光装置から取り出し、加熱や現像を行な
い、レジストパターンを作製する。
【００１６】このような方法では、設計者が設計する回
路パターンでは、ＣＰ方式での電子ビーム露光でのキャ
ラクタについて考慮されていない。そして、プロセス技
術者は、設計者がリリースしたパターンデータの中か
ら、ＣＰ露光を行う単位となる図形を抽出し、キャラク
タに割り当てていく。
【００１７】図１３のステップＳ４０２で使用されるス
タンダード・セルを収めたスタンダード・セル・ライブ
ラリには、一般的なもので、数百種類のスタンダード・
セルが含まれている。ステップＳ４０５のキャラクタ抽
出では、回路パターンを構成する論理回路の構成単位と
なっているスタンダード・セルをＣＰ露光方式で露光を
行うキャラクタとして割り当てる。その結果、すべての
図形をＣＰ方式で露光するために必要なキャラクタ数が
増大し、パターンの一部分の図形のみＣＰ方式で、その
他の図形は、微小矩形に分割するＶＳＢ方式で露光を行
うことになる。したがって、ＡＳＩＣなどのロジックデ
バイスでは、メモリなどの繰り返し使用される図形の割
合が多いデバイスと較べて、ＶＳＢ方式で露光する割合
が多くなるため、ＣＰ方式でもショット数の削減効果が
得られず、スループットが得られないことが問題とな
る。
【００１８】そのため、アパーチャ上に配置されるのキ
ャラクタの数を多くする努力が行なわれているが、精度
の高い開発が困難であるばかりでなく、既存の装置に変
えて設備を整えなくてはならず、非常に多くのコストが
かかってしまう。
【００１９】
【発明が解決しようとする課題】上述したように、繰り
返し使用される図形の割合が少ないＡＳＩＣでは、キャ
ラクタの数が多くなるが、アパーチャに配置されるキャ
ラクタの数に限りがあるため、ショット数の削減効果が
得られないという問題があった。
【００２０】本発明の目的は、露光を行う回路パターン
の設計の際に、ＣＰ方式での電子ビーム露光に適したパ
ターンを自動的に生成することにより、アパーチャに配
置されるキャラクタ数を増加させなくても、ショット数
の増加を抑制することができ、高いスループットを得る
ことができる回路パターンの設計方法及び回路パターン
の設計システムを提供することにある。
【００２１】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。 （１）本発明に係わる回路パターンの設計方法は、半導
体デバイスの回路動作が記述された論理記述から、機能
単位について単位回路パターンを最適化した複数のスタ
ンダード・セルを用いて、部分一括露光方式と可変成形
ビーム方式とを併用した荷電粒子ビーム露光に対応する
回路パターンを作成する回路パターンの設計方法であっ
て、前記回路パターンは、設計制約条件を満足すると共
に、試料への転写時、又は部分一括露光方式の露光に用
いられるアパーチャに生じる所定条件を満足することを
特徴とする。
【００２２】本発明の好ましい実施態様を以下に記す。
前記試料への転写時に生じる所定条件とは、前記回路パ
ターンを形成するのに必要な荷電粒子ビームの総ショッ
ト数が最も少なくなるような条件であること。前記部分
一括露光方式の露光に用いられるアパーチャに生じる所
定条件とは、前記回路パターン露光する際に、部分一括
露光方式の露光で用いられるキャラクタの数が、前記キ
ャラクタが配置されたアパーチャを動かすこと無く前記
荷電粒子ビームが照射可能な領域に配置可能な数以下で
あること。
【００２３】前記設計制約条件を満足すると共に、所定
条件を満足する回路パターンの生成は、使用するスタン
ダード・セル数を徐々に減らしながら、一つ以上の仮回
路パターンを生成するステップと、生成された仮回路パ
ターンが設計制約条件を満足するか判定するステップ
と、前記設計制約条件を満足する仮回路パターンを荷電
粒子ビーム露光したときの荷電粒子ビームのショット回
数を計算するステップと、前記設計制約条件を満足する
と判定された仮回路パターンの中から、荷電粒子ビーム
のショット回数が最も小さいものを露光に用いる回路パ
ターンとして選択するステップとを含んで行われるこ
と。
【００２４】前記荷電粒子ビームのショット回数を計算
するステップは、前記仮回路パターンで使用されている
スタンダード・セルの配置方向を考慮して、該スタンダ
ード・セルを部分一括露光方式で露光を行う場合のキャ
ラクタ候補を抽出するステップと、各スタンダード・セ
ルに対して、可変成形ビーム方式で露光を行った場合に
対する部分一括露光方式で露光を行った場合のショット
回数の削減効果をそれぞれ計算するステップと、前記シ
ョット数の削減効果が大きいものから順番に選択された
スタンダード・セルを部分一括露光方式の露光によりパ
ターンを形成し、選択されなかったスタンダード・セル
を可変成形ビーム方式でパターンを形成すると設定する
露光方式設定ステップと、設定された露光方式に従っ
て、前記仮回路パターンを形成するのに必要な荷電粒子
ビームのショット回数を計算するステップとを含むこ
と。
【００２５】部分一括露光方式の露光によりパターンを
形成すると設定されたスタンダード・セルを形成するの
に必要なキャラクタ数の和が、前記キャラクタが配置さ
れた前記荷電粒子ビーム露光装置のアパーチャを動かさ
ずに前記荷電粒子ビームが照射可能な領域に配置可能な
数以下であること。
【００２６】前記ショット回数の削減効果がもっとも小
さいものから順番に選ばれた一つまたは複数のスタンダ
ード・セルは、前記使用するスタンダード・セル数を徐
々に減らしながら、一つ以上の仮回路パターンを生成す
るステップにおいて、使用されないスタンダード・セル
として設定されること。
【００２７】前記露光方式設定ステップにおいて、部分
一括露光方式でパターンが形成されると設定されたスタ
ンダード・セルに対し、該スタンダード・セルの形成に
用いられるキャラクタに対してそれぞれに固有なインデ
ックスを設定すると共に、該インデックス、各キャラク
タの大きさ、アパーチャ上の位置が記録されたＣＰアパ
ーチャを生成すること。
【００２８】前記回路パターンを荷電粒子ビームで露光
を行う場合、前記ＣＰアパーチャデータに基づいて、前
記ＣＰアパーチャを新規に作製、または、保有している
ＣＰアパーチャから適切なＣＰアパーチャを選択するこ
と。
【００２９】所望の機能を有するデバイスのパターンを
荷電粒子ビーム露光装置で露光を行う場合、前記ＣＰア
パーチャデータを参照して、前述した方法により設計さ
れた回路パターンのデータを該露光装置に入力可能な形
式にデータ変換を行うことを特徴とする。
【００３０】本発明に係わる回路パターンの設計システ
ムは、機能単位について単位回路パターンを最適化した
複数のスタンダード・セルを用いて、部分一括露光方式
と可変成形ビーム方式とから少なくとも部分一括露光方
式が選ばれた荷電粒子ビーム露光に対応する回路パター
ンを作成する回路パターン設計システムにおいて、前記
スタンダード・セル・ライブラリから回路パターンの設
計に用いるスタンダード・セルを設定するスタンダード
・セル設定部と、このスタンダード・セル設定部で設定
されたスタンダード・セルを用いて、回路パターンを生
成する回路パターン設計部と、この回路パターン設計部
により生成された回路パターンが設計制約条件を満たす
かを判定する判定部と、前記判定部で設計制約条件を満
たすと判定された回路パターンを形成するのに必要なシ
ョット数を計算するショット数計算部と、前記制約条件
を満足する回路パターンの中から、荷電粒子ビームのシ
ョット回数がもっとも少なくなるものを露光に用いる回
路パターンとする回路パターン決定部とを具備してなる
ことを特徴とする。
【００３１】本発明の記録媒体は、半導体デバイスの回
路動作が記述された論理記述と機能単位について単位回
路パターンを最適化した複数のスタンダード・セルとに
対して所定の処理を行って、部分一括露光方式と可変成
形ビーム方式とを併用した荷電粒子ビーム露光に対応す
る回路パターンを生成するプログラムを記憶するコンピ
ュータ読み取り可能な記憶媒体において、前記プログラ
ムは、使用する前記スタンダード・セル数を徐々に減ら
しながら回路パターンを生成する機能と、生成された回
路パターンから設計制約条件を満足する回路パターンを
抽出する機能と、前記設計制約条件を満足する回路パタ
ーンについて、荷電粒子ビーム露光したときの荷電粒子
ビームのショット回数を機能する工程と、前記設計制約
条件を満足する回路パターンの中から、荷電粒子ビーム
のショット回数がもっとも少なくなるものを露光に用い
る回路パターンとして選択する機能とを実現させるため
のプログラムを記録した。
【００３２】［作用］本発明は、上記構成によって以下
の作用・効果を有する。
【００３３】前記回路パターンを前記試料上に転写する
のに必要な荷電粒子ビームの総ショット数が最も少なく
なるような条件、或いは前記回路パターン露光する際
に、部分一括露光方式の露光で用いられるキャラクタの
数が、前記キャラクタが配置されたアパーチャを動かす
こと無く前記荷電粒子ビームが照射可能な領域に配置可
能な数以下になるような条件下で、回路パターンを設計
することによって、設計の際に使用するスタンダード・
セル数を削減し、回路パターンを部分一括露光方式によ
り電子ビーム露光するために必要なキャラクタ数を大幅
に減らすことができる。これにより、電子ビーム露光装
置のキャラクタ選択偏向器の偏向領域内に搭載可能なキ
ャラクタ形状の開口の数を、大幅に増加することなく、
あるいは、そのようなキャラクタ数を多く搭載できるよ
うな装置を開発する必要もなく、電子ビームのショット
数を大幅に削減し、スループットを増加させることがで
きる
【００３４】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
【００３５】［第１実施形態］本実施形態では、ＡＳＩ
ＣやシステムＬＳＩでよく使われるある機能ブロックに
ついて、その回路のＲＴＬ記述を用いて、論理合成およ
び自動配置配線（Place and Route：Ｐ＆Ｒ）を行っ
た。その際に使用するスタンダード・セル数を削減する
ことにより、部分一括露光（Character Projection：Ｃ
Ｐ）方式の電子ビーム露光におけるショット数をもっと
も少なくできるパターンを生成する方法を示す。
【００３６】図１は、本発明の第１の実施形態に係わる
回路パターンの設計システムの概略構成を示すブロック
図である。
【００３７】この設計システムを用いた回路パターンの
設計方法を図２のフローチャートを参照して説明する。
【００３８】（ステップＳ１０１）半導体デバイスの電
子回路の動作が記述された論理記述１２１を生成する。
一般に、論理記述は、ハードウェア記述言語（ＨＤＬ）
を使って記述される。その中でも、レジスタおよびレジ
スタ間の論理回路の構成および動作を記述するレジスタ
トランスファレベル（ＲＴＬ）記述がよく使われる。
【００３９】（ステップＳ１０２）システム設計ワーク
ステーション（ＷＳ）１０２により、論理記述１２１に
対して、所望のテクノロジーのスタンダード・セル・ラ
イブラリ１０１を用いて論理合成を行ない、回路を構成
するセルの接続情報を記述したネットリスト１２２を生
成する。
【００４０】さらに、レイアウト設計ワークステーショ
ン（ＷＳ）１０３により、生成されたネットリスト１２
２から、自動配置配線（Ｐ＆Ｒ）により、レイアウト
（パターンデータ）１２３を生成する。
【００４１】（ステップＳ１０３）設計制約条件を設定
して、検証ツール１０４により、生成されたレイアウト
１２３が、設計制約条件下で論理回路が動作するかの確
認を行う。今回設定した条件は、生成する論理回路が１
００ＭＨｚで動作することである。ここでは、回路が１
００ＭＨｚで動作することが確認できたので、次のステ
ップＳ１０４へ移行する。
【００４２】（ステップＳ１０４）ステップＳ１０３に
おいて生成されたパターンに対して、：ＣＰ方式で電子
ビーム露光を行った場合の、ショット数を計算する。
【００４３】後述のＣＰ化効率及び実際の電子ビーム露
光を行うときのショット数は、チップ上に自動配置配線
によりこれらのスタンダード・セルを配置した後のパタ
ーンについて考える必要がある。なぜならば、論理合成
やその後のタイミング解析やその他の処理により、使用
するスタンダード・セルが決定しても、配置するときに
は、上下反転、左右反転、そして１８０°反転など、異
なった方向に配置される。現状の電子ビーム露光装置で
は、ＣＰアパーチャを用いてキャラクタの形状に成形し
た電子ビームを、反転および回転させて試料に照射する
ことができないからである。このようなビームの反転や
回転を制御することができるようになったとしても、Ｐ
＆Ｒによる配置及び配線の後に、タイミング検証やテス
トを行った結果、使用するスタンダード・セルの駆動力
を変えたり、別のスタンダード・セルを挿入したりする
ことがあるため、やはり、Ｐ＆Ｒ後に、パターンが確定
してから、ショット数の評価をするのが望ましい。
【００４４】本実施形態では、５μｍ□の大きさのキャ
ラクタを１００個搭載可能な電子ビーム露光装置を使用
した。つまり、ステップＳ１０２で生成したレイアウト
１２３の中で使用されているスタンダード・セルを、可
変成形ビーム（Variable Shaped Beam：ＶＳＢ）方式で
露光した場合と較べて後述するショット数の削減の効果
が大きいものから順番に、キャラクタ１００個分まで：
ＣＰ方式で露光を行うキャラクタに割り当て、キャラク
タに割り当てられなかったスタンダード・セルは、ＶＳ
Ｂ方式で露光する。また、このパターンのうち、ゲート
層を電子ビームで露光することとし、以後の評価は、す
べて生成されたパターンのうちのゲート層について行っ
た。
【００４５】このショット数の計算ステップについて、
図３に示すフローチャートを参照して説明する。
【００４６】（ステップＳ２０１）先ず、キャラクタサ
イズ１２４をキャラクタ抽出部１０５に入力した後、キ
ャラクタ抽出部１０５により、レイアウト１２３中に含
まれる全スタンダード・セルを抽出し、ＣＰ方式で露光
可能なキャラクタに割り当てた場合のキャラクタデータ
１２５を出力する。
【００４７】ステップＳ１０２で自動配置配線を行って
生成されたパターンデータを解析して、同じスタンダー
ド・セルでも、配置方向が異なるものは、別のキャラク
タに割り当てたところ、このパターンをすべてＣＰ方式
で露光するためには、２６６個ものキャラクタを必要と
することがわかった。
【００４８】（ステップＳ２０２）次いで、ＣＰ化効率
算出部１０６により、各スタンダード・セルに対して、
キャラクタデータ１２５を参照してＣＰ化効率を算出し
て、各スタンダード・セルについてＣＰ化効率１２６を
出力する。ＣＰ化効率は、ＣＰ方式で露光を行った場合
に対してＶＳＢ方式で露光を行った場合のショット画数
の削減効果を現している。このＣＰ化効率は、以下の式
で表される。
【００４９】
【数１】
【００５０】式（１）において、ＶＳＢビームショット
数とＣＰショット数は、それぞれ、評価を行う図形（ス
タンダード・セル）をＶＳＢ方式、およびＣＰ方式で露
光した場合のショット数である。ＣＰショット数は、ス
タンダード・セルを形成するのに必要なキャラクタ数と
等しく、ＣＰアパーチャ上に必要なキャラクタ数を意味
する。例えば、ビームサイズより大きいセルには、複数
のキャラクタが必要となる。参照回数は、生成されたパ
ターン中で、そのキャラクタが使用されている回数であ
る。
【００５１】例として、図４に、ステップＳ１０２の論
理合成により合成された論理回路の中で使用されている
スタンダード・セルについて、ＣＰ化効率の評価結果を
示す。合成されたパターン中には、全部で８３種類のス
タンダード・セルが使用されており、その中でもっとも
大きいＣＰ化効率であったのは、Ｄ−フリップフロップ
（ＦＤ１Ｘ１）であり、もっとも小さいものは、駆動力
が中くらいの大きさのインバータ（ＩＶＸ４）であっ
た。また、参照回数がもっとも多い駆動力が小さいイン
バータ（ＩＶＸ１）は、もっとも簡単なゲートの形状で
あり、ＶＳＢ方式で露光したときのショット数がもっと
も少ないスタンダード・セルである。そのため、参照回
数が多くても、最もＣＰ化効率が大きいＦＤ１Ｘ１の１
／３程度のＣＰ化効率となっている。
【００５２】（ステップＳ２０３）次いで、入力された
キャラクタ数１２７に応じて、露光方式設定部１０７に
より、ＣＰ方式で露光を行うスタンダード・セルと、Ｖ
ＳＢ方式で露光を行うスタンダード・セルとを設定し、
設定結果をＣＰアパーチャデータとして出力する。ここ
では、ショット数の削減効果が大きい（ＣＰ化効率が高
いもの）スタンダード・セルから順番に、入力されたキ
ャラクタ数までのスタンダード・セルはＣＰ方式で露光
を行うもの選択し、選択されなかったスタンダード・セ
ルをＶＳＢ方式で露光を行うと設定する。
【００５３】このとき、式（１）のＣＰ化効率の大きい
順に、ＣＰ偏向器の変更可能領域内に設置可能なキャラ
クタの数である１００個までのスタンダード・セルはＣ
Ｐ方式で露光し、残りのスタンダード・セルはＶＳＢ方
式で露光するものとした。
【００５４】なお、設定されるキャラクタの数は、ＣＰ
偏向器で変更可能領域内に設置可能なキャラクタの数に
限定されるものではなく、場合によってはＣＰ偏向器で
変更可能領域内に設置可能なキャラクタの数以上であっ
ても良い。
【００５５】（ステップＳ２０４）次いで、総ショット
数算出部１０８により、各スタンダード・セルの露光方
法が記録されたＣＰアパーチャデータ１２８に基づい
て、回路パターンの露光を行った場合に、パターンを形
成するのに必要な電子ビームの総ショット数１２９を計
算する。
【００５６】本実施形態の場合、パターンを形成するの
に、３０，０４１回のショットが必要であることがわか
った。なお、同じパターンを、すべてＶＳＢ方式で露光
すると、２２３，４４８ショットである。
【００５７】（ステップＳ１０５）ショット数比較部１
０９では、ステップＳ１０４で計算したショット数“３
０，０４１”が、一番はじめに生成したパターンのショ
ット数なので、最少ショット数であると判断して、ステ
ップＳ１０６へ移る。
【００５８】（ステップＳ１０６）次いで、ショット数
比較部１０９は、一番小さい総ショット数としてステッ
プＳ１０４で計算したショット数３０,０４１と、その
レイアウトを、記憶部１１０に記憶させる。
【００５９】（ステップＳ１０７）次いで、使用スタン
ダード・セル（ＳＣ）設定部１１１により、ステップＳ
１０２で使用したスタンダード・セルのうち、ＣＰ化効
率が一番小さかったＩＶＸ４を、次回以降の論理合成お
よびＰ＆Ｒでは使用しないようにシステム設計ワークス
テーション１０２を設定することにより、レイアウトの
形成に用いるスタンダード・セルを一つ削減する。この
とき、スタンダード・セルの削減数を複数にしてもよ
く、また、使用しないスタンダード・セルの指定ではな
くて、前回のパターン生成（この場合はステップＳ１０
２）で使用したスタンダード・セルのうち、ＣＰ化効率
の小さいものを一つあるいは複数個取り除いたものを使
用する、と設定してもよい。
【００６０】（ステップＳ１０２）ステップＳ１０７
で、使用するスタンダード・セルが削減された状態で、
再び論理回路の合成および自動配置配線を行ない、パタ
ーンを生成する。今回は、前回の合成の際に使用した８
３種類のスタンダード・セルからステップＳ１０７で使
用しないとしたＩＶＸ４を除く８２種類のスタンダード
・セルを使用可能にしてパターンを生成した。しかし、
実際に生成されたパターンが使用しているスタンダード
・セル数は、７４種類であった。
【００６１】（ステップＳ１０３）検証ツール１０４に
より、再び生成したパターンが設計制約条件である１０
０ＭＨｚでの動作を確認し、合成に成功したため、ステ
ップＳ１０４へ移る。
【００６２】（ステップＳ１０４）２度目のステップＳ
１０２で生成したパターンを露光するのに必要なショッ
ト数を計算する。なお、ここでもＣＰ化効率を新たに算
出した後、１回目と同様に、使用するキャラクタ数を１
００個以下に限定して、ＣＰ方式の露光でパターンを形
成するものと、ＶＳＢ方式でパターンを形成するものと
を分けてから総ショット数の算出を行う。計算の結果、
ショット数は、３３，６１０であった。なお、すべての
パターンをのＣＰ方式で露光するために必要なキャラク
タ数は２５４であった。
【００６３】（ステップＳ１０５）ショット数比較部１
０９は、記憶部１１０に記憶されている最小ショット数
と、２度目のステップＳ１０４で計算したショット数と
を比較する。計算されたショット数“３３，６１０”
は、現在の最少ショット数として記憶している３０，０
４１よりも多いため、記憶部１１０の内容を変更せず
に、ステップＳ１０７へ移る。
【００６４】（ステップＳ１０７）今回のパターンの中
で使用されているスタンダード・セルのうち、ＣＰ化効
率がもっとも小さいものは、クロックバッファのＮＩＶ
Ｘ３であったので、これを次回以降のパターンの合成で
は使用しないように使用スタンダード・セル設定部１１
１で設定した。
【００６５】ステップＳ１０２〜Ｓ１０７を７４回繰り
返したところ、制約条件を満足する回路を合成すること
ができなくなった。その間に合成したパターンについ
て、使用したスタンダード・セル数に対するショット数
の計算値を示したのが、図５である。同図には、それぞ
れのバターンをすべてＣＰ方式で露光するのに必要なキ
ャラクタ数も記した。
【００６６】（ステップＳ１０３）７５回目に生成した
回路が、検証ツール１０４で設計制約条件である１００
ＭＨｚでの動作を行うことができなくなったので、検証
ツール１０４はパターン決定部１１２に設計制約条件を
満足する回路パターンが形成されなかった旨を出力す
る。
【００６７】（ステップＳ１０８）次いで、パターン決
定部１１２では、記憶部１１０に記憶されている最少の
ショット数であったレイアウトを露光を行うパターンと
して選択する。本実施形態の場合では、６１回目に生成
したパターンの、１３，６５６回のショット数が最少で
あった。このとき使用したスタンダード・セルは２６種
類であり、ＣＰ方式の露光に用いられるキャラクタ数は
９９個であった。
【００６８】（ステップＳ１０９）そして、ステップＳ
１０８で選択したパターンを、最終的なパターンデータ
１３０としてリリースする。
【００６９】はじめに生成したパターンをすべてＣＰ方
式で露光するのに必要なキャラクタ数が２６６個必要で
あり、ＶＳＢ方式と併用することで、ショット数は３
０，０４１回になった。本実施形態のパターン設計方法
により、必要なキャラクタ数を９９個、ショット数を１
３，６５６に減らすことができた。これは、はじめに生
成したパターンと較べると、１／２．２のショット数に
減らすことができたことになり、ＶＳＢ方式で露光した
場合と較べると、１／１６にまでショット数を削減でき
た。
【００７０】また、パターンを生成するときに使用する
スタンダード・セル数を１７個にまで減らしたが、本実
施形態で用いた機能ブロックの面積は、１０％以下の増
加に収められている。図６に示したように、ＣＰ方式の
電子ビーム露光に、ショット数がもっとも少なくなると
いう点で最適なパターンでも、スタンダード・セル数は
２６種類のとき、わずか２％の面積増加に抑制すること
ができていることがわかる。図６は、スタンダード・セ
ル数と生成された回路パターンの面積の関係を示す図で
ある。
【００７１】本実施形態のパターンデータ設計方法によ
り、設計の際に使用するスタンダード・セル数を削減
し、回路パターン全体をＣＰ方式により電子ビーム露光
するために必要なキャラクタ数を大幅に減らすことがで
きる。これにより、電子ビーム露光装置のキャラクタ選
択偏向器の偏向領域内に搭載可能なキャラクタ形状の開
口の数を、大幅に増加させることなく、あるいは、その
ようなキャラクタ数を多く搭載できるような装置を開発
する必要もなく、電子ビームのショット数を大幅に削減
し、スループットを増加させることができる。
【００７２】［第２の実施形態］ （構成）本実施形態では、第１の実施形態に記載された
方法により生成されたパターンの露光方法を説明する。
フローチャートを図７に示す。
【００７３】パターンの設計時に、ショット数の計算を
行うことからもわかるように、パターンデータのリリー
スの時点でＣＰ方式で露光を行うキャラクタに割り当て
るスタンダード・セルおよび配置方向が異なるスタンダ
ード・セルが決定している。したがって、ＣＰアパーチ
ャの製作指示を、プロセス技術者がキャラクタ抽出を行
うより以前に行うことができる。
【００７４】上述した設計方法を用いて形成されたパタ
ーンデータを用いた露光方法について、図７に示すフロ
ーチャートを参照して説明する。 （ステップＳ３０１）第１の実施形態に示したパターン
データ生成の過程で、ＣＰアパーチャデータ１２８に
は、ＣＰ方式で露光を行うキャラクタに割り当てる図形
が記録されている。このＣＰアパーチャデータ１２８，
或いはこれに基づいて作製したＣＰアパーチャ仕様書に
従って、ＣＰアパーチャを作製することになる。このＣ
Ｐアパーチャデータは、ＣＰ方式で露光を行うスタンダ
ード・セルについて、 ・ＣＰ化効率の大きい順番に付けられたインデックス ・各スタンダード・セルの大きさ ・ＣＰアパーチャへの配置位置 により構成される。
【００７５】（ステップＳ３０２）ステップＳ３０１で
用意されたＣＰアパーチャデータをもとに、ＣＰアパー
チャを製作する。あるいは、ここで、所有するＣＰアパ
ーチャの中に、ＣＰアパーチャデータに対応するＣＰア
パーチャがあれば、新しく製作する必要がなく、その対
応するＣＰアパーチャを選択する。
【００７６】（ステップＳ３０３）第１の実施形態の方
法で生成されたパターンデータ１３０を用意する。この
パターンデータは、図８に示すように、ステップＳ３０
１で示したＣＰ方式で露光を行うスタンダード・セルに
付けられたインデックスにより、各スタンダード・セル
を配置する位置と大きさが定義されている。たとえば、
図８中の＃１はＦＤ１Ｑを、＃２はＦＤ１Ｑの左右反転
したパターンである。
【００７７】（ステップＳ３０４）ステップＳ３０３で
用意したパターンデータを、使用する電子ビーム露光装
置に入力できる形式に変換する。ここでのデータ変換で
は、順番に露光を行うキャラクタのＣＰアパーチャ上で
の位置と、露光を行う試料上への電子ビームの照射位置
の対応をとることが主な作業となる。また、すべてのパ
ターンをＣＰ方式で露光できない場合には、ＶＳＢ方式
で露光を行うパターンを、複数の微小矩形に分割し、そ
れぞれを照射する順番と試料上の位置との対応をとる。
【００７８】（ステップＳ３０５）ステップＳ３０２で
製作あるいは選択したＣＰアパーチャを電子ビーム露光
装置に装着し、露光を行うパターンに対応したキャラク
タをキャラクタ選択偏向器で選択可能な状態とし、さら
に、データ変換を行ったパターンデータを入力し、これ
らを用いて電子ビーム露光を行う。
【００７９】（ステップＳ３０６）ステップＳ３０５で
電子ビーム露光した試料に対して、加熱処理、現像処理
などを行ない、レジストパターンを作製する。
【００８０】本実施形態の方法によれば、ＣＰアパーチ
ャデータを、設計時に生成することができ、そのデータ
に基づいてＣＰアパーチャを作製、あるいは選択するこ
とができる。また、レイアウトの設計時に生成されたＣ
Ｐアパーチャデータを参照してデータ変換を行うことが
でき、パターンデータからＣＰ方式で露光を行うキャラ
クタを抽出する工程を省略することができる。
【００８１】本実施形態で説明したＣＰアパーチャデー
タは、回路パターンの設計時に、パターンデータと同時
に生成される。したがって、パターンデータのリリース
と同時に、その回路パターンをＣＰ方式の電子ビーム露
光により形成するのに必要とされるＣＰアパーチャの作
製にとりかかることができる。また、ＣＰアパーチャデ
ータと、過去に作製して保有しているＣＰアパーチャの
データとを比較することにより、新規にＣＰアパーチャ
を作製しなくても、それら保有するＣＰアパーチャを用
いて露光を行うことができることがわかり、適切なＣＰ
アパーチャを選択することができる。これにより、従来
の方法と較べて、ＣＰアパーチャの製作を早めたり、製
作にかかる費用を削減したりすることが可能となる。
【００８２】また、回路パターンに含まれるパターンの
うち、ＣＰ方式で露光を行うことができるパターンの割
合が多くなり、ＶＳＢ方式で露光するパターンが少なく
なる。そのため、データ変換の際に行なわれるパターン
の矩形分割処理を行う時間を削減することができる。従
来の最適なキャラクタ抽出工程を省略することができる
ことと合わせて、データ変換の処理時間を短縮するとと
もに、処理装置（コンピュータ）にかける負荷も小さく
することができる。
【００８３】さらに、生成されるパターンデータには、
ＣＰ方式で露光を行うキャラクタについては、それらの
チップ上の位置と、インデックスのみが記録されている
ため、パターンデータの容量を従来のものと較べて、小
さくすることができる。このことも、処理装置にかける
負荷を小さくするとともに、インターネットなどのネッ
トワークを経由したパターンデータのアップロード、ダ
ウンロードなどを容易に行うことが可能となる。
【００８４】［第３の実施形態］第１の実施形態では回
路パターンの生成方法について、ゲート層を電子ビーム
で露光することとし、回路パターンのゲート層の露光時
のショット数が少なくなるような設計方法を示した。
【００８５】本実施形態では、回路パターンのうち、電
子ビーム露光を行うのが、複数の層にわたる場合につい
て、各層のパターンに対するショット数の合計がもっと
も少くなるような、回路パターンの生成方法を示す。
【００８６】（構成）本実施形態における、設計システ
ムの構成、回路パターン生成の手順などは、第１の実施
形態で図１及び図２に示したものと同じである。本実施
形態では、電子ビーム露光を行う回路パターン層とし
て、ゲート層、アクティブエリア（ＡＡ）層、コンタク
ト層の３層を考える。
【００８７】ここで説明するのは、本発明のパターン生
成方法に対して、図２および３に示したフローチャート
におけるステップＳ１０４、すなわち、ステップＳ２０
２の各スタンダード・セル（ＳＣ）に対するＣＰ化効率
の計算方法、そして、それを反映させたステップＳ２０
３およびＳ２０４のショット数の計算方法と、ステップ
Ｓ１０７の使用ＳＣの削減方法を示すものである。
【００８８】ステップＳ１０２において合成した回路パ
ターン中で使用されている全ＳＣについて、以下の
（２）式を用いて、複数層に対応したＣＰ化効率を計算
する。
【００８９】 （ＣＰ化効率）＝Σ（各層のＣＰ化効率）（２） 例えば、図９に示すような２入力ＮＯＲ回路パターンの
ＳＣについて、ＣＰ化効率の計算を行うと、以下のよう
になる。この２入力ＮＯＲ回路パターンから、アクティ
ブエリア（ＡＡ）層、ゲート層、および、コンタクト層
のパターンを抜き出すと、図１０のようになる。図１０
（ａ）はアクティブエリア層のパターンを示し、図１０
（ｂ）はゲート層のパターンを示し、図１０（ｃ）はコ
ンタクト層のパターンを示している。
【００９０】これらのパターンの外形サイズ、すなわ
ち、パターンに外接する最小の長方形の大きさと、ＶＳ
ＢおよびＣＰ方式で各層のパターンをＥＢ露光するのに
必要なショット数は、表１に示すようになっている。
【００９１】
【表１】
【００９２】表１のＣＰ化効率には、式（１）を用いて
計算した、参照回数が１回の場合のＣＰ化効率を示し
た。これらから、式（２）を用いて、ゲート、ＡＡ、お
よび、コンタクトの３層のパターンについての２入力Ｎ
ＯＲ回路パターンのＣＰ化効率を計算すると、最初に生
成したパターン中で使用されている回数が２３であった
ので、（５＋６＋８）×２３＝４３７と計算することが
できる。
【００９３】次に、Ｓ１０２で生成したパターン中で使
用されている全ＳＣを抽出し、それらのＣＰ化効率を計
算する。そして、ＣＰ化効率の大きい順番に、ＣＰ露光
を行うキャラクタの合計数が１００になるまでキャラク
タ抽出を行ない、それらをＣＰ方式で、残りのセルをＶ
ＳＢ方式で露光するように、設定を行う。
【００９４】ここで、各層のＣＰ化効率を用いてキャラ
クタ抽出を行った場合と、式（２）により計算した複数
層に対応したＣＰ化効率を用いた場合について比較を行
う。以下に、複数層（この場合は３層）のパターンにつ
いてのＣＰ化効率についてのキャラクタ抽出をした場合
のショット数を、１．００００として、各ショット数を
規格化した。
【００９５】
【表２】
【００９６】表２によると、３層分のＣＰ化効率により
キャラクタ抽出を行うことにより、それら３層のパター
ンを露光するのに必要なショット数の合計が、一層のみ
のＣＰ化効率によりキャラクタ抽出を行った場合より
も、少くなることがわかる。例えば、ウェーハ全体のシ
ョット数が、３層分のＣＰ化効率により１億ショットに
なったとすると、一層のみでキャラクタ抽出をした場合
だと、全体で、４６万〜３１７万ショットも多く露光し
なければならなくなってしまう。
【００９７】次に、ステップＳ１０７での、使用ＳＣ数
を削減しながらパターン生成を繰り返す場合の、削除す
るＳＣの決定過程においては、この複数層のパターンに
ついてのＣＰ化効率が最も小さいＳＣを削除すればよい
ことになる。
【００９８】上記の方法で、使用ＳＣ数を削減しながら
パターン生成を繰り返した場合の、各生成されたパター
ンのキャラクタ数とショット数の関係を、図１１に示
す。ゲート層のみを考えた場合の図５と同様の特性が得
られることが確認できる。
【００９９】本実施形態の複数層に対応したＣＰ化効率
を用いることにより、ゲート層、ＡＡ層，コンタクト層
の３層のパターンを露光する際、その合計数が最も少な
いショット数で電子ビーム露光を行うことができるパタ
ーンの生成を行うことができる。
【０１００】（効果）本実施形態の複数層に対応したＣ
Ｐ化効率を用いることにより、電子ビーム露光の対象と
なる複数の層のパターンについて、それぞれの層のパタ
ーンを露光したときのショット数の合計を、最も少なく
することができる。これにより、本発明で提案する半導
体デバイスの回路パターンの設計方法により生成された
パターンを、ＣＰ方式の電子ビーム露光により、適正に
露光することができ、デバイスの作製にかかる時間を最
も短くすることができ、電子ビーム露光を用いた、半導
体デバイスの生産における生産性を向上させることがで
きる。
【０１０１】なお、本発明は、上記実施形態に限定され
るものではない。例えば、電子ビーム露光以外にも、イ
オンビーム等を用いた荷電粒子ビーム露光にも適用する
ことができる。
【０１０２】また、ショット数が一番少ないものを最終
的にリリースする回路パターンとしたが、これに限らず
キャラクタ数がアパーチャを動かさずに電子ビームを照
射できる領域に配置できる数以下となる回路パターンを
リリースしても良い。
【０１０３】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
【０１０４】
【発明の効果】以上説明したように本発明によれば、設
計の際に使用するスタンダード・セル数を削減し、回路
パターン全体を部分一括露光方式により電子ビーム露光
するために必要なキャラクタ数を大幅に減らすことがで
きる。これにより、電子ビーム露光装置のキャラクタ選
択偏向器の偏向領域内に搭載可能なキャラクタ形状の開
口の数を、大幅に増加することなく、あるいは、そのよ
うなキャラクタ数を多く搭載できるような装置を開発す
る必要もなく、電子ビームのショット数を大幅に削減
し、スループットを増加させることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる回路パターンの設計シ
ステムの概略構成を示すブロック図。
【図２】図１に示す設計システムを用いた回路パターン
の設計方法を示すフローチャート。
【図３】ショット数の計算ステップを詳細に説明するた
めのフローチャート。
【図４】論理合成により合成された論理回路の中で使用
されているスタンダード・セルについて、ＣＰ化効率の
評価結果を示す図表。
【図５】スタンダード・セル数に対するキャラクタ数及
び電子ビームショット数の関係を示す図。
【図６】スタンダード・セル数と生成された回路パター
ンの面積の関係を示す図。
【図７】第２の実施形態に係わる電子ビーム露光方法を
示すフローチャート。
【図８】第２の実施形態に係わる、スタンダード・セル
に付けられたインデックスにより、各スタンダード・セ
ルを配置する位置と大きさが定義されたパターンを示す
図。
【図９】第３の実施形態に係わる、２入力ＮＯＲ回路パ
ターン例を示す図。
【図１０】図９に示す２入力ＮＯＲ回路パターンの各層
のパターンを示す図。
【図１１】複数層対応ＣＰ化効率を用いた場合のセル数
とキャラクタ数、ショット数の関係を示す特性図。
【図１２】電子ビーム露光装置の概略構成を示す図。
【図１３】従来の回路パターンの設計方法、及び露光方
法を示すフローチャート。
【符号の説明】
１０１…スタンダード・セル・ライブラリ １０２…システム設計ワークステーション １０３…レイアウト設計ワークステーション １０４…検証ツール １０５…キャラクタ抽出部 １０６…ＣＰ化効率算出部 １０７…露光方式設定部 １０８…総ショット数算出部 １０９…ショット数比較部 １１０…記憶部 １１１…使用スタンダード・セル決定部 １１２…パターン決定部 １２１…論理記述 １２２…ネットリスト １２３…レイアウト １２４…キャラクタサイズ １２５…キャラクタデータ １２６…ＣＰ化効率 １２７…キャラクタ数 １２８…ＣＰアパーチャデータ １２９…総ショット数 １３０…パターンデータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｂ (72)発明者 香西 昌平 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 2H097 AA03 CA16 LA10 5B046 AA08 GA06 KA06 5F056 AA04 AA06 CA05 EA04 5F064 AA04 BB06 BB07 BB19 DD02 DD07 DD12 DD13 DD14 EE02 GG10 HH06 HH08 HH10 HH12

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】半導体デバイスの回路動作が記述された論
    理記述から、機能単位について単位回路パターンを最適
    化した複数のスタンダード・セルを用いて、部分一括露
    光方式と可変成形ビーム方式とを併用した荷電粒子ビー
    ム露光に対応する回路パターンを作成する回路パターン
    の設計方法であって、 前記回路パターンは、設計制約条件を満足すると共に、
    試料への転写時、又は部分一括露光方式の露光に用いら
    れるアパーチャに生じる所定条件を満足することを特徴
    とする回路パターンの設計方法。
  2. 【請求項２】前記試料への転写時に生じる所定条件と
    は、 前記回路パターンを前記試料上に転写するのに必要な荷
    電粒子ビームの総ショット数が最も少なくなるような条
    件であることを特徴とする請求項１に記載の回路パター
    ンの設計方法。
  3. 【請求項３】前記部分一括露光方式の露光に用いられる
    アパーチャに生じる所定条件とは、 前記回路パターンを露光する際に、部分一括露光方式の
    露光で用いられるキャラクタの数が、 前記キャラクタが配置されたアパーチャを動かすこと無
    く前記荷電粒子ビームが照射可能な領域に配置可能な数
    以下であることを特徴とする請求項１に記載の回路パタ
    ーンの設計方法。
  4. 【請求項４】前記設計制約条件を満足すると共に、所定
    条件を満足する回路パターンの生成は、 使用するスタンダード・セル数を徐々に減らしながら、
    一つ以上の仮回路パターンを生成するステップと、 生成された仮回路パターンが設計制約条件を満足するか
    判定するステップと、 前記設計制約条件を満足する仮回路パターンを荷電粒子
    ビーム露光したときの荷電粒子ビームのショット回数を
    計算するステップと、 前記設計制約条件を満足すると判定された仮回路パター
    ンの中から、荷電粒子ビームのショット回数が最も小さ
    いものを露光に用いる回路パターンとして選択するステ
    ップとを含んで行われることを特徴とする請求項１に記
    載の回路パターンの設計方法。
  5. 【請求項５】前記荷電粒子ビームのショット回数を計算
    するステップは、 前記仮回路パターンで使用されているスタンダード・セ
    ルの配置方向を考慮して、該スタンダード・セルを部分
    一括露光方式で露光を行う場合のキャラクタ候補として
    抽出するステップと、 各スタンダード・セルに対して、可変成形ビーム方式で
    露光を行った場合に対する部分一括露光方式で露光を行
    った場合のショット回数の削減効果をそれぞれ計算する
    ステップと、 前記ショット数の削減効果が大きいものから順番に選択
    されたスタンダード・セルを部分一括露光方式の露光に
    よりパターンを形成し、選択されなかったスタンダード
    ・セルを可変成形ビーム方式でパターンを形成すると設
    定する露光方式設定ステップと、 設定された露光方式に従って、前記仮回路パターンを形
    成するのに必要な荷電粒子ビームのショット回数を計算
    するステップとを含むことを特徴とする請求項４に記載
    の回路パターンの設計方法。
  6. 【請求項６】部分一括露光方式の露光によりパターンを
    形成すると設定されたスタンダード・セルを形成するの
    に必要なキャラクタ数の和が、 前記キャラクタが配置された前記荷電粒子ビーム露光装
    置のアパーチャを動かさずに前記荷電粒子ビームが照射
    可能な領域に配置可能な数以下であることを特徴とする
    請求項５に記載の回路パターンの設計方法。
  7. 【請求項７】前記ショット回数の削減効果がもっとも小
    さいものから順番に選ばれる一つ以上のスタンダード・
    セルは、 前記使用するスタンダード・セル数を徐々に減らしなが
    ら、一つ以上の仮回路パターンを生成するステップにお
    いて、使用されないスタンダード・セルとして設定され
    ることを特徴とする請求項５に記載の回路パターンの設
    計方法。
  8. 【請求項８】前記露光方式設定ステップにおいて、 部分一括露光方式でパターンが形成されると設定された
    スタンダード・セルに対し、該スタンダード・セルの形
    成に用いられるキャラクタに対してそれぞれに固有なイ
    ンデックスを設定すると共に、該インデックス、各キャ
    ラクタの大きさ、アパーチャ上の位置が記録されたＣＰ
    アパーチャデータを生成することを特徴とする請求項５
    に記載の回路パターンの設計方法。
  9. 【請求項９】前記ショット回数の削減効果は、 各スタンダード・セルに対して、前記半導体デバイスを
    形成する上で必要な回路パターン層のうち、荷電粒子ビ
    ーム露光でパターンが形成される１層の回路パターン層
    について求められたものであることを特徴とする請求項
    ５に記載の回路パターンの設計方法。
  10. 【請求項１０】前記ショット回数の削減効果は、 各スタンダード・セルに対して、前記半導体デバイスを
    形成する上で必要な回路パターン層のうち、荷電粒子ビ
    ーム露光でパターンが形成される複数層の回路パターン
    層についてそれぞれ求められたショット数の削減効果の
    和であることを特徴とする請求項５に記載の回路パター
    ンの設計方法。
  11. 【請求項１１】前記回路パターンを荷電粒子ビームで露
    光を行う場合、請求項８に記載のＣＰアパーチャデータ
    に基づいて、前記ＣＰアパーチャを新規に作製、また
    は、保有しているＣＰアパーチャから適切なＣＰアパー
    チャを選択することを特徴とする荷電粒子ビーム露光方
    法。
  12. 【請求項１２】所望の機能を有するデバイスのパターン
    を荷電粒子ビーム露光装置で露光を行う場合、請求項８
    記載のＣＰアパーチャデータを参照して、請求項１に記
    載の方法により生成された回路パターンのデータを該露
    光装置に入力可能な形式にデータ変換を行うことを特徴
    とする荷電粒子ビーム露光方法。
  13. 【請求項１３】機能単位について単位回路パターンを最
    適化した複数のスタンダード・セルを用いて、部分一括
    露光方式と可変成形ビーム方式とを併用した荷電粒子ビ
    ーム露光に対応する回路パターンを生成する回路パター
    ン設計システムにおいて、 前記スタンダード・セル・ライブラリから回路パターン
    の設計に用いるスタンダード・セルを設定するスタンダ
    ード・セル設定部と、 このスタンダード・セル設定部で設定されたスタンダー
    ド・セルを用いて、回路パターンを生成する回路パター
    ン設計部と、 この回路パターン設計部により生成された回路パターン
    が設計制約条件を満たすかを判定する判定部と、 前記判定部で設計制約条件を満たすと判定された回路パ
    ターンを形成するのに必要なショット数を計算するショ
    ット数計算部と、 前記制約条件を満足する回路パターンの中から、荷電粒
    子ビームのショット回数がもっとも少なくなるものを露
    光に用いる回路パターンとする回路パターン決定部とを
    具備してなることを特徴とする回路パターンの設計シス
    テム。
  14. 【請求項１４】半導体デバイスの回路動作が記述された
    論理記述と機能単位について単位回路パターンを最適化
    した複数のスタンダード・セルとに対して所定の処理を
    行って、部分一括露光方式と可変成形ビーム方式とを併
    用した荷電粒子ビーム露光に対応する回路パターンを生
    成するプログラムを記憶するコンピュータ読み取り可能
    な記憶媒体において、 前記プログラムは、 使用する前記スタンダード・セル数を徐々に減らしなが
    ら回路パターンを生成する機能と、 生成された回路パターンから設計制約条件を満足する回
    路パターンを抽出する機能と、 前記設計制約条件を満足する回路パターンについて、荷
    電粒子ビーム露光したときの荷電粒子ビームのショット
    回数を機能する工程と、 前記設計制約条件を満足する回路パターンの中から、荷
    電粒子ビームのショット回数がもっとも少なくなるもの
    を露光に用いる回路パターンとして選択する機能とを実
    現させるためのプログラムを記録したコンピュータに読
    み取り可能な記録媒体。
JP2001090457A 2000-06-13 2001-03-27 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 Expired - Lifetime JP3983990B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001090457A JP3983990B2 (ja) 2000-06-13 2001-03-27 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体
US09/878,250 US6560768B2 (en) 2000-06-13 2001-06-12 Circuit pattern design method, circuit pattern design system, and recording medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-177309 2000-06-13
JP2000177309 2000-06-13
JP2001090457A JP3983990B2 (ja) 2000-06-13 2001-03-27 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007105334A Division JP4745278B2 (ja) 2000-06-13 2007-04-12 回路パターンの設計方法及び回路パターンの設計システム

Publications (2)

Publication Number Publication Date
JP2002075852A true JP2002075852A (ja) 2002-03-15
JP3983990B2 JP3983990B2 (ja) 2007-09-26

Family

ID=26593851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090457A Expired - Lifetime JP3983990B2 (ja) 2000-06-13 2001-03-27 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体

Country Status (2)

Country Link
US (1) US6560768B2 (ja)
JP (1) JP3983990B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347550A (ja) * 2004-06-03 2005-12-15 Fujitsu Ltd 露光データ作成方法及び露光データ作成装置
KR101407767B1 (ko) 2012-06-08 2014-06-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고용량 ｅ-빔 리소그래피에 대한 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002041126A (ja) * 2000-07-27 2002-02-08 Toshiba Corp 半導体デバイスの生産方法及び生産システム
JP2003022952A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 描画データ作成システム、描画データ作成方法、描画データ作成プログラム、レチクルの製造方法及び半導体装置の製造方法
JP2004070626A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp レイアウトデータの保存方法、レイアウトデータ変換装置、及び図形検証装置
JP4068541B2 (ja) * 2003-09-25 2008-03-26 株式会社東芝 集積回路パターン検証装置と検証方法
JP4243214B2 (ja) * 2004-04-12 2009-03-25 パナソニック株式会社 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
US7747977B1 (en) * 2005-09-15 2010-06-29 D2S, Inc. Method and system for stencil design for particle beam writing
JP5147711B2 (ja) * 2005-12-01 2013-02-20 ケイデンス デザイン システムズ インコーポレイテッド 電子線描画のシステム及び方法
US7772575B2 (en) * 2006-11-21 2010-08-10 D2S, Inc. Stencil design and method for cell projection particle beam lithography
US7897522B2 (en) * 2006-11-21 2011-03-01 Cadence Design Systems, Inc. Method and system for improving particle beam lithography
US8426832B2 (en) * 2006-11-21 2013-04-23 D2S, Inc. Cell projection charged particle beam lithography
US7579606B2 (en) * 2006-12-01 2009-08-25 D2S, Inc. Method and system for logic design for cell projection particle beam lithography
JP5194770B2 (ja) * 2007-12-20 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法及びそのプログラム
US8266556B2 (en) 2010-08-03 2012-09-11 International Business Machines Corporation Fracturing continuous photolithography masks
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
EP3559752A4 (en) * 2016-12-23 2020-08-19 ASML Netherlands B.V. PRODUCTION OF UNIQUE CHIPS WITH A LITHOGRAPHY SYSTEM WITH MULTIPLE CARRIER PART JETS

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JPH10135110A (ja) * 1996-10-31 1998-05-22 Nikon Corp 結像特性評価方法
JPH11168055A (ja) * 1997-12-03 1999-06-22 Nikon Corp パターン転写方法及びパターン転写装置
JP2000124113A (ja) * 1998-10-14 2000-04-28 Nikon Corp 荷電ビーム露光装置及び荷電ビーム露光方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347550A (ja) * 2004-06-03 2005-12-15 Fujitsu Ltd 露光データ作成方法及び露光データ作成装置
JP4570400B2 (ja) * 2004-06-03 2010-10-27 富士通セミコンダクター株式会社 露光データ作成方法及び露光データ作成装置
KR101407767B1 (ko) 2012-06-08 2014-06-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고용량 ｅ-빔 리소그래피에 대한 방법

Also Published As

Publication number Publication date
US6560768B2 (en) 2003-05-06
JP3983990B2 (ja) 2007-09-26
US20020010905A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
JP2002075852A (ja) 回路パターンの設計方法及び回路パターンの設計システム
US6182272B1 (en) Metal layer assignment
US6480991B1 (en) Timing-driven global placement based on geometry-aware timing budgets
EP1305744B1 (en) Method and system for hierarchical metal-end, enclosure and exposure checking
US5682321A (en) Cell placement method for microelectronic integrated circuit combining clustering, cluster placement and de-clustering
US11853676B2 (en) Layout context-based cell timing characterization
JP2010512009A (ja) セル投影粒子ビームリソグラフィ用論理設計のための方法およびシステム
JP3886695B2 (ja) 露光パターンデータ生成方法、露光パターンデータ生成装置、半導体装置の製造方法、及びフォトマスクの製造方法
US7269819B2 (en) Method and apparatus for generating exposure data
US5995878A (en) Method and apparatus for generating exposure data of semiconductor integrated circuit
US7079994B2 (en) Method and system for producing semiconductor devices
JP3785023B2 (ja) 回路パターンの設計方法、露光方法及び荷電粒子ビーム露光システム
US10691869B2 (en) Pattern-based optical proximity correction
JP2001133962A (ja) 部分一括転写露光用マスクデータの作成方法及びそれによる露光方法
EP0844533A2 (en) Correction of exposure data, particularly in manufacturing of semiconductor devices
JP2001344302A (ja) 電子線露光装置用データの検証方法およびその検証装置
JP4745278B2 (ja) 回路パターンの設計方法及び回路パターンの設計システム
US8132141B2 (en) Method and apparatus for generating a centerline connectivity representation
US8181143B2 (en) Method and apparatus for generating a memory-efficient representation of routing data
JP2007128932A (ja) 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP2005159198A (ja) 電子ビーム露光用データ作成システム、電子ビーム露光用データ作成方法、電子ビーム露光用データ作成プログラム
US11144700B1 (en) Grouping nets to facilitate repeater insertion
JP3064997B2 (ja) 図形一括露光データ用検証方法
JP2007005651A (ja) セル配置方法、プログラムおよび半導体装置の製造方法
JP2001035770A (ja) 図形一括電子線露光用データ処理方法及び電子線露光方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 3983990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term