JP2002073224A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】消費電力低減のために自身の内部回路を待機状
態にできる半導体装置において、外部入力端子に印加さ
れる入力電圧が唯一に確定しない場合には前記内部回路
の動作状態に関係なく該外部入力端子に無駄な電流が流
れてしまう。 【解決手段】本発明に係る半導体装置１０では、内部回
路１２を待機状態とする際、内部回路１２への入力信号
をラッチ回路１１ｂによって保持してから該入力信号の
供給ラインを切断し、内部回路１２を動作状態に復帰さ
せる際には、前記入力信号の供給ラインを接続し直して
から該入力信号のラッチを解除する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は消費電力低減のため
に自身の内部回路を待機状態とすることが可能な半導体
装置に関し、特に前記内部回路の待機時（アイドリング
時やサスペンド時）における消費電力をより低減するこ
とが可能な半導体装置に関する。

【０００２】

【従来の技術】従来の半導体装置として、ここではフロ
ッピー（登録商標）ディスクドライブ装置に搭載される
ＦＤＤコントロールＬＳＩを例に挙げて説明を行う。図
３はフロッピーディスク及びフロッピーディスクドライ
ブ装置の概略構成を示す斜視図である。フロッピーディ
スクドライブ装置１００（以下、ＦＤＤ装置１００と呼
ぶ）は磁気ヘッド１０１によってフロッピーディスク２
００（以下、ディスク２００と呼ぶ）に対する情報の記
録・再生を行う装置である。

【０００３】ＦＤＤ装置１００はディスク２００に対す
る情報の記録・再生を行う際、スピンドルモータ（図示
せず）によってディスク２００を線速度一定で回転させ
るとともに、磁気ヘッド１０１をステッピングモータ１
０２によってディスク２００の半径方向にトラッキング
移動させる。このような動作により、ディスク２００の
記録面では同心円状のトラックに沿って情報の記録・再
生が行われる。

【０００４】ここで、ＦＤＤ装置１００にはディスクイ
ンセンサ１０３、ライトプロテクトセンサ１０４、及び
メディアセンサ１０５といったディスク２００の状態を
監視するためのセンサ（以下、ディスク状態検出器と呼
ぶ）が複数設けられている。ディスクインセンサ１０３
はＦＤＤ装置１００に対してディスク２００がローディ
ングされているか否かを検出するセンサである。ライト
プロテクトセンサ１０４はディスク２００に設けられた
ライトプロテクトノッチ２０１の開閉状態を判断するこ
とで、ディスク２００が書き込み禁止状態であるか否か
を検出するセンサである。

【０００５】また、メディアセンサ１０５はディスク２
００におけるＨＤホール２０２の有無を判断すること
で、ディスク２００がＨＤ（High Density）メディアで
あるか否かを検出するセンサである。なお、上記した各
ディスク状態検出器１０３〜１０５はいずれもＦＤＤ装
置１００の動作を制御する１チップのＦＤＤコントロー
ルＬＳＩ（図示せず）に外部接続されている。

【０００６】図４はＦＤＤコントロールＬＳＩの一従来
例を示す概略構成図（入力部周辺）である。なお、ここ
では簡単のために前記ディスク状態検出器の代表として
ディスクインセンサ１０３のみを例示し、これに沿った
説明を行うことにする。本図に示すように、ディスクイ
ンセンサ１０３はディスクの状態に応じてオン／オフす
るスイッチであり、例えば、ディスク２００がＦＤＤ装
置１００に対してローディングされていればオンとな
り、ローディングされていなければオフとなる。なお、
ディスクインセンサ１０３の一端はＦＤＤコントロール
ＬＳＩ１０’の外部入力端子Ｔ１に接続されており、他
端はグランドに接続されている。

【０００７】ここで、ＦＤＤコントロールＬＳＩ１０’
の内部にはディスクインセンサ１０３のオン／オフ状態
に基づいて２値のディスク検出信号を生成するセンサコ
ントローラ１１’が設けられており、前述の外部入力端
子Ｔ１はこのセンサコントローラ１１’を介してコント
ロール回路１２に接続されている。

【０００８】本図に示すように、センサコントローラ１
１’は抵抗Ｒａ、抵抗Ｒｂ、及びロジック回路１１ａか
ら構成されている。抵抗Ｒａはプルアップ抵抗であり、
その一端は電源電圧線に接続され、他端は外部入力端子
Ｔ１に接続されている。一方、抵抗Ｒｂの一端は外部入
力端子Ｔ１に接続されており、他端はロジック回路１１
ａに接続されている。

【０００９】従って、ディスクインセンサ１０３がオン
である場合には前記電源電圧線から経路Ｉ１を通じて電
流が流れるので、ロジック回路１１ａに対する入力電圧
はＬレベルとなる。逆に、ディスクインセンサ１０３が
オフである場合には前記電源電圧線から電流が流れなく
なるか、もしくは経路Ｉ２を通じて電流が流れるので、
ロジック回路１１ａに対する入力電圧はＨレベルとな
る。

【００１０】ロジック回路１１ａはセンサコントローラ
１１’の出力バッファであり、抵抗Ｒｂを介して印加さ
れるＨレベル／Ｌレベルの入力電圧に所定のヒステリシ
スやスレッショルドレベル（ＣＭＯＳレベルやＴＴＬレ
ベル）を持たせることで２値のディスク検出信号を生成
し、そのディスク検出信号をコントロール回路１２に対
して送出する回路である。

【００１１】コントロール回路１２は前記ディスク検出
信号に基づいてＦＤＤ装置１００の動作を制御する。例
えば、コントロール回路１２にＬレベルの前記ディスク
検出信号が入力されている場合、コントロール回路１２
はＦＤＤ装置１００にディスク２００がローディングさ
れている状態であると判断し、いつでもディスク２００
に対する記録・再生動作が行えるようにリード／ライト
回路１３、減電圧検出回路１４、ステッパ回路１５等の
制御を行う。

【００１２】なお、上記したリード／ライト回路１３は
ディスク２００に対する記録・再生時に磁気ヘッド１０
１の動作を制御する回路である。また、減電圧検出回路
１４はＦＤＤ装置１００への供給電圧が所定値以下まで
低下した際にＦＤＤ装置１００が誤動作しないように装
置の動作を停止あるいはリセットする回路である。ま
た、ステッパ回路１５は磁気ヘッド１０１をディスク２
００の半径方向にステッピング移動させるステッピング
モータ１０２の動作を制御する回路である。

【００１３】

【発明が解決しようとする課題】近年、インターフェー
スバスの新規格であるＵＳＢ（Universal Serial Bus）
への対応等を背景として、フロッピーディスクドライブ
装置の消費電力低減が強く要望されており、そのための
新技術が数多く提案されている。特に、前記フロッピー
ディスクドライブ装置に搭載されるＦＤＤコントロール
ＬＳＩに関しては、消費電力低減のために自身の内部回
路を待機状態とすることが可能な半導体装置が提案され
ており、すでに実用化もなされている。

【００１４】たしかに、上記した半導体装置を前述のＦ
ＤＤコントロールＬＳＩ１０’として採用し、ＦＤＤ装
置１００が自身の機能を停止している状態（例えば、ア
イドリングモードやサスペンドモード）であるときにＦ
ＤＤコントロールＬＳＩ１０’のコントロール回路１２
を待機状態に切り換える構成とすれば、ＦＤＤ装置１０
０の消費電力を大幅に低減させることが可能である。

【００１５】しかしながら、例えばディスク２００がロ
ーディングされた状態のままＦＤＤ装置１００がサスペ
ンドモードとなった場合には、たとえＦＤＤコントロー
ルＬＳＩ１０’が自身のコントロール回路１２を待機状
態に切り換えたとしても、ディスク２００がローディン
グ状態である以上、ディスクインセンサ１０３はオン状
態を維持し続けることになる。従って、従来構成のＦＤ
ＤコントロールＬＳＩ１０’ではコントロール回路１２
における電力消費を低減することは可能であっても、セ
ンサコントローラ１１’における電力消費（経路Ｉ１を
通して不必要に消費される電流）を低減することは不可
能である。

【００１６】ここで、ＦＤＤコントロールＬＳＩ１０’
の電源電圧線に印加する電圧を５Ｖ、センサコントロー
ラ１１’を構成するプルアップ抵抗Ｒ１の抵抗値を２０
〜１００ｋΩに設定した場合、経路Ｉ１には数μＡの電
流が流れることになる。前述した通り、このような電流
はたとえコントロール回路１２の待機時であっても、デ
ィスクインセンサ１０３がオン状態である限り消費され
続ける。

【００１７】しかも、コントロール回路１２の待機時に
おいて、入力電圧が唯一に確定しない外部入力端子（例
えば、前述の外部入力端子Ｔ１）はＦＤＤコントロール
ＬＳＩ１０’に数多く存在しているため、センサコント
ローラ１１’において不必要に消費される電力量は全体
ではかなり大きな値となる。特に、前記ＵＳＢにおいて
許容される消費電力値には厳しい規格が設けられてお
り、ＦＤＤ装置１００のサスペンドモード時におけるＦ
ＤＤコントロールＬＳＩ１０’の消費電力値は限りなく
０に近いことが望ましい。また、電池を電源とする携帯
機器においても、動作可能時間を少しでも延ばすために
消費電力はできる限り少ない方がよい。

【００１８】本発明は上記の問題点に鑑み、従来に比べ
て待機時における消費電力をより低減することが可能な
半導体装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置においては、消費電力低減
のために自身の内部回路を待機状態とすることが可能で
あり、前記待機状態において入力電圧が唯一に確定しな
い外部入力端子を有する半導体装置において、前記内部
回路を待機状態とする際には、前記内部回路に対する前
記外部入力端子からの入力信号をラッチした後に前記外
部入力端子からの入力を禁止し、逆に前記内部回路を動
作状態に復帰させる際には、前記外部入力端子からの入
力を許可した後にその入力信号のラッチを解除すること
を特徴としている。特に、前記半導体装置をＵＳＢに接
続可能な装置もしくは電池を電源とする携帯機器に用い
るとよい。

【００２０】

【発明の実施の形態】本発明に係る半導体装置として、
ここではフロッピーディスクドライブ装置に搭載される
ＦＤＤコントロールＬＳＩを例に挙げて説明を行う。図
１は本発明に係るＦＤＤコントロールＬＳＩの一実施形
態を示す概略構成図（入力部周辺）である。本図に示す
ように、本実施形態のＦＤＤコントロールＬＳＩ１０は
従来のＦＤＤコントロールＬＳＩ１０’（図４参照）と
ほぼ同様の構成から成る半導体装置である。そこで、従
来と同様の構成及び機能を有する部分については図４と
同一の符号を付すことで説明を省略し、以下では本発明
の特徴部分であるセンサコントローラ１１の内部構成及
び動作に重点をおいた説明を行う。

【００２１】本図に示すように、本実施形態のセンサコ
ントローラ１１は抵抗Ｒ１〜Ｒ４、第１〜第３スイッチ
ｓｗ１〜ｓｗ３、ロジック回路１１ａ、ラッチ回路１１
ｂ、スイッチング回路１１ｃ、及び遅延回路１１ｄを有
している。抵抗Ｒ１、Ｒ２はプルアップ抵抗であり、抵
抗Ｒ１の一端は電源電圧線に接続され、他端は第１スイ
ッチｓｗ１を介して抵抗Ｒ２の一端に接続されている。
また、抵抗Ｒ２の他端は外部入力端子Ｔ１に接続されて
いる。

【００２２】一方、抵抗Ｒ３の一端は外部入力端子Ｔ１
に接続されており、他端は第２スイッチｓｗ２を介して
ロジック回路１１ａの入力端に接続されている。また、
ロジック回路１１ａの入力端は第３スイッチｓｗ３を介
して抵抗Ｒ４の一端にも接続されており、抵抗Ｒ４の他
端はグランドに接続されている。なお、ロジック回路１
１ａの出力端はラッチ回路１１ｂを介してコントロール
回路１２に接続されている。

【００２３】上記のように、本実施形態ではＦＤＤコン
トロールＬＳＩ１０の外部端子（外部入力端子Ｔ１、電
源電圧端子、グランド端子）と第１〜第３スイッチｓｗ
１〜ｓｗ３との間に必ず抵抗を設けているため、第１〜
第３スイッチｓｗ１〜ｓｗ３が静電破壊されにくい回路
構成となっている。

【００２４】さらに、センサコントローラ１１の回路構
成について説明を続ける。スイッチング回路１１ｃは４
つの入力端子ａ１、ｂ１、ａ２、ｂ２と、２つの出力端
子Ａ、Ｂを有する回路である。本図に示すように、出力
端子Ａは入力端子ａ１、ｂ１に対応した共通出力端子で
あり、出力端子Ｂは入力端子ａ２、ｂ２に対応した共通
出力端子である。なお、出力端子Ａ、Ｂにおける入力系
統の切り換え動作はコントロール回路１２によって制御
されている。

【００２５】出力端子Ａは第１、第２スイッチｓｗ１、
ｓｗ２の各制御端子（正）と、第３スイッチｓｗ３の制
御端子（逆）に接続されており、出力端子Ｂはラッチ回
路１１ｂの制御端子に接続されている。なお、簡単のた
めに図示していないが、出力端子Ａはインバータ回路を
介して第１、第２スイッチｓｗ１、ｓｗ２の各制御端子
（逆）と、第３スイッチｓｗ３の制御端子（正）にも接
続されている。

【００２６】一方、入力端子ａ１、ｂ１、ａ２、ｂ２は
いずれもコントロール回路１２に接続されており、コン
トロール回路１２から同一の制御信号（Ｈレベル及びＬ
レベルを有する矩形パルス信号）が印加されている。た
だし、入力端子ａ１、ａ２とコントロール回路１２との
間には遅延回路１１ｄが設けられているため、入力端子
ａ１、ａ２に印加される前記制御信号の立ち上がり／立
ち下がりタイミングは、入力端子ｂ１、ｂ２に印加され
る前記制御信号の立ち上がり／立ち下がりタイミングに
対して時間ｔｄだけ遅れている。

【００２７】続いて、上記構成から成るセンサコントロ
ーラ１１の動作について、図２を参照しながら詳細に説
明する。図２はセンサコントローラ１１の一動作例を示
すタイミングチャートである。

【００２８】本図中のａ１、ａ２はスイッチング回路１
１ｃの入力端子ａ１、ａ２にそれぞれ印加される制御信
号を示しており、ｂ１、ｂ２はスイッチング回路１１ｃ
の入力端子ｂ１、ｂ２にそれぞれ印加される制御信号を
示している。また、本図中のＡはスイッチング回路１１
ｃの出力端子Ａから送出される制御信号を示しており、
Ｂはスイッチング回路１１ｃの出力端子Ｂから送出され
る制御信号を示している。

【００２９】まず、時刻ｔ０においてＦＤＤコントロー
ルＬＳＩ１０のコントロール回路１２は動作状態であ
り、スイッチング回路１１ｃの出力端子Ａ、Ｂからはい
ずれもＨレベルの制御信号が送出されているものとす
る。このとき、第１、第２スイッチｓｗ１、ｓｗ２はと
もにオン状態となっており、第３スイッチｓｗ３はオフ
状態となっている。すなわち、コントロール回路１２に
対するディスク検出信号の供給ラインは接続状態となっ
ている。

【００３０】また、このときラッチ回路１１ｂはスルー
状態となっているので、センサコントローラ１１はディ
スクインセンサ１０３のオン／オフ状態に基づいて２値
のディスク検出信号を生成し、該ディスク検出信号をコ
ントロール回路１２に送出することができる。

【００３１】次に、時刻ｔ１の直前においてＦＤＤコン
トロールＬＳＩ１０がサスペンドモード等に移行し、コ
ントロール回路１２が待機状態となる場合について説明
する。時刻ｔ１において、コントロール回路１２は第１
〜第３スイッチｓｗ１〜ｓｗ３のオン／オフ状態、及び
ラッチ回路１１ｂのラッチ／スルー状態を切り換えるた
めに、スイッチング回路１１ｃの各入力端子ａ１、ｂ
１、ａ２、ｂ２に送出している前記制御信号の電圧レベ
ルをＨレベルからＬレベルに切り換える。

【００３２】また、時刻ｔ１においてコントロール回路
１２はスイッチング回路１１ｃの出力端子Ａを入力端子
ａ１に接続するとともに、出力端子Ｂを入力端子ｂ２に
接続するように出力端子Ａ、Ｂにおける入力系統の切り
換え制御を行う。従って、出力端子Ｂから送出される前
記制御信号は時刻ｔ１にてＬレベルとなるが、出力端子
Ａから送出される前記制御信号は時刻ｔ１から時間ｔｄ
だけ遅れた時刻ｔ２にＬレベルとなる。

【００３３】上記動作によれば、コントロール回路１２
が待機状態となる際には、まず、時刻ｔ１においてラッ
チ回路１１ｂがラッチ状態となるので、この時点でロジ
ック回路１１ａから送出されている前記ディスク検出信
号の電圧レベルがラッチ回路１１ｂによって保持され
る。その後、時刻ｔ２において第１、第２スイッチｓｗ
１、ｓｗ２がともにオフ状態、第３スイッチｓｗ３がオ
ン状態となり、ロジック回路１１ａに対するディスク検
出信号の供給ラインが切断状態となる。

【００３４】従って、例えばディスク２００がローディ
ングされた状態のままＦＤＤコントロールＬＳＩ１０が
サスペンドモードとなり、コントロール回路１２の待機
状態時にディスクインセンサ１０３がオン状態を維持し
続けたとしても、従来のようにセンサコントローラ１１
において不必要な電流が消費されることはない。これに
より、ＦＤＤコントロールＬＳＩ１０のサスペンドモー
ド時における消費電力を従来より低減することが可能と
なる。

【００３５】また、本実施形態のＦＤＤコントロールＬ
ＳＩ１０は、時刻ｔ２においてロジック回路１１ａの入
力端をグランドに接続する構成である。このような構成
とすることにより、前記ディスク検出信号の入力ライン
が切断された後もロジック回路１１ａに対する入力電圧
は不確定とならないので、ロジック回路１１ａに不必要
な貫通電流等が流れることを防止することができる。な
お、時刻ｔ２においてロジック回路１１ａの入力端を電
源電圧線に接続する構成としても同様の効果を得ること
が可能である。

【００３６】また、本実施形態のＦＤＤコントロールＬ
ＳＩ１０は、ロジック回路１１ａに対する前記ディスク
検出信号の供給ラインが切断された後も、ラッチ回路１
１ｂにて保持しておいた前記ディスク検出信号をコント
ロール回路１２に対して送出し続ける構成である。この
ような構成とすることにより、前記ディスク検出信号の
供給ラインを切断する際にコントロール回路１２への入
力電圧レベルが変動することはないので、コントロール
回路１２の誤動作を防止することができる。

【００３７】また、本実施形態のセンサコントローラ１
１にはスイッチング回路１１ｃや遅延回路１１ｄが設け
られており、コントロール回路１２が待機状態となる際
には、必ずコントロール回路１２に対するディスク検出
信号をラッチした後にそのディスク検出信号の供給ライ
ンを切断する構成となっている。

【００３８】このように前記ディスク検出信号の供給ラ
イン切断タイミングを前記ディスク検出信号のラッチタ
イミングよりも意図的に遅らせる構成であれば、ロジッ
ク回路１１ａやラッチ回路１１ｂの内部において信号の
遅延が少々生じたとしても、前記ディスク検出信号をラ
ッチしないうちにその供給ラインを切断してしまうこと
はない。従って、前記ディスク検出信号の供給ラインを
切断する際にコントロール回路１２が誤動作することを
防止できる。

【００３９】続いて、時刻ｔ３の直前においてＦＤＤコ
ントロールＬＳＩ１０がサスペンドモードを解除し、コ
ントロール回路１２が動作状態に復帰する場合について
説明する。時刻ｔ３において、コントロール回路１２は
第１〜第３スイッチｓｗ１〜ｓｗ３のオン／オフ状態、
及びラッチ回路１１ｂのラッチ／スルー状態を切り換え
るために、スイッチング回路１１ｃの各入力端子ａ１、
ｂ１、ａ２、ｂ２に送出している前記制御信号の電圧レ
ベルをＬレベルからＨレベルに切り換える。

【００４０】また、時刻ｔ３においてコントロール回路
１２はスイッチング回路１１ｃの出力端子Ａを入力端子
ｂ１に接続するとともに、出力端子Ｂを入力端子ａ２に
接続するように出力端子Ａ、Ｂにおける入力系統の切り
換え制御を行う。従って、出力端子Ａから送出される前
記制御信号は時刻ｔ３にてＨレベルとなるが、出力端子
Ｂから送出される前記制御信号は時刻ｔ３から時間ｔｄ
だけ遅れた時刻ｔ４にＨレベルとなる。

【００４１】上記動作によれば、コントロール回路１２
が動作状態に復帰する際には、まず、時刻ｔ３において
第１、第２スイッチｓｗ１、ｓｗ２がともにオン状態、
第３スイッチｓｗ３がオフ状態となり、ロジック回路１
１ａに対するディスク検出信号の供給ラインが接続状態
となる。その後、時刻ｔ４においてラッチ回路１１ｂが
スルー状態となるので、この時点でセンサコントローラ
１１はディスクインセンサ１０３のオン／オフ状態に基
づいて２値のディスク検出信号を生成し、該ディスク検
出信号をコントロール回路１２に送出することができる
状態となる。

【００４２】このように前記ディスク検出信号のラッチ
解除タイミングを前記ディスク検出信号の供給ライン接
続タイミングよりも意図的に遅らせる構成であれば、ロ
ジック回路１１ａやラッチ回路１１ｂの内部において信
号の遅延が少々生じたとしても、前記ディスク検出信号
の供給ラインを接続しないうちに該ディスク検出信号の
ラッチを解除してしまうことはない。従って、前記ディ
スク検出信号のラッチを解除する際にコントロール回路
１２が誤動作することを防止できる。

【００４３】なお、上記した実施形態において、第１ス
イッチｓｗ１はＰＭＯＳのみ、第３スイッチｓｗ３はＮ
ＭＯＳのみで構成したり、抵抗Ｒ２、Ｒ３、Ｒ４を各ス
イッチに含ませるようにしてもよい。また、上記の実施
形態ではフロッピーディスクドライブ装置のみを例示し
て説明を行ったが、本発明は上記と同様の入力端子を有
する機器に応用することが可能である。また、各スイッ
チの代わりにゲート回路で信号の入力を禁止／許可する
構成にしてもよい。

【００４４】

【発明の効果】上記したように、本発明に係る半導体装
置においては、消費電力低減のために自身の内部回路を
待機状態とすることが可能であり、前記待機状態におい
て入力電圧が唯一に確定しない外部入力端子を有する半
導体装置において、前記内部回路を待機状態とする際に
は、前記内部回路に対する前記外部入力端子からの入力
信号をラッチした後に前記外部入力端子からの入力を禁
止し、逆に前記内部回路を動作状態に復帰させる際に
は、前記外部入力端子からの入力を許可した後にその入
力信号のラッチを解除することを特徴としている。

【００４５】このような構成とすることにより、前記内
部回路の待機時に入力電圧が唯一に確定しない外部入力
端子が存在したとしても、前記内部回路の待機時には前
記外部入力端子からの入力が禁止されているために、前
記外部入力端子に不必要な電流が流れることはない。従
って、待機時における消費電力を従来よりも低減するこ
とが可能な半導体装置を実現することができる。

【００４６】また、本発明に係る半導体装置は、自身の
内部回路に対する前記外部入力端子からの入力が禁止さ
れた後も、あらかじめ保持しておいた入力信号を前記内
部回路に対して送出し続ける構成である。このような構
成とすることにより、前記外部入力端子からの入力を禁
止する際に前記内部回路への入力電圧レベルが変動する
ことはないので、前記内部回路の誤動作を防止すること
ができる。

【００４７】また、本発明に係る半導体装置は、自身の
内部回路を待機状態とする際に、必ず前記内部回路に対
する入力信号をラッチしてからその入力を禁止する構成
となっている。このような構成であれば、前記半導体装
置内部において信号の遅延が少々生じたとしても、前記
入力信号をラッチしないうちにその入力を禁止してしま
うことはない。従って、前記外部入力端子からの入力を
禁止する際に前記内部回路が誤動作することを防止でき
る。

【００４８】同様に、本発明に係る半導体装置は、自身
の内部回路を動作状態に復帰させる際に、必ず前記内部
回路に対する前記外部入力端子からの入力を許可してか
らラッチを解除する構成となっている。このような構成
であれば、前記半導体装置内部において信号の遅延が少
々生じたとしても、前記外部入力端子からの入力を許可
しないうちにラッチを解除してしまうことはない。従っ
て、前記入力信号のラッチを解除する際に前記内部回路
が誤動作することを防止できる。

【００４９】特に、本発明に係る半導体装置は、ＵＳＢ
に接続可能な装置もしくは電池を電源とする携帯機器に
用いるとよい。本発明に係る半導体装置をＵＳＢに接続
可能な装置に用いれば、装置のサスペンド時における消
費電力値を最小限に抑えることができ、前記ＵＳＢで規
格化されている厳しい許容消費電力値にも対応すること
ができる。また、本発明に係る半導体装置を電池を電源
とする携帯機器に用いれば、消費電力値を抑えて動作可
能時間を伸ばすことができる。

【図面の簡単な説明】

【図１】 本発明に係るＦＤＤコントロールＬＳＩの一
実施形態を示す概略構成図（入力部周辺）である。

【図２】 センサコントローラ１１の一動作例を示すタ
イミングチャートである。

【図３】 フロッピーディスク及びフロッピーディスク
ドライブ装置の概略構成を示す斜視図である。

【図４】 ＦＤＤコントロールＬＳＩの一従来例を示す
概略構成図（入力部周辺）である。

【符号の説明】

１０ ＦＤＤコントロールＬＳＩ １１ センサコントローラ １１ａ ロジック回路 １１ｂ ラッチ回路 １１ｃ スイッチング回路 １１ｄ 遅延回路 １２ コントロール回路 １００ フロッピーディスクドライブ装置 １０３ ディスクインセンサ １０４ ライトプロテクトセンサ １０５ メディアセンサ ２００ フロッピーディスク ｓｗ１ 第１スイッチ ｓｗ２ 第２スイッチ ｓｗ３ 第３スイッチ Ｔ１ 外部入力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】消費電力低減のために自身の内部回路を待
   機状態とすることが可能であり、前記待機状態において
   入力電圧が唯一に確定しない外部入力端子を有する半導
   体装置において、 前記内部回路を待機状態とする際には、前記内部回路に
   対する前記外部入力端子からの入力信号をラッチした後
   に前記外部入力端子からの入力を禁止し、逆に前記内部
   回路を動作状態に復帰させる際には、前記外部入力端子
   からの入力を許可した後にその入力信号のラッチを解除
   することを特徴とする半導体装置。
2. 【請求項２】請求項１に記載の半導体装置を用いたこと
   を特徴とするＵＳＢに接続可能な装置もしくは電池を電
   源とする携帯機器。