JP2002064475A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JP2002064475A
JP2002064475A JP2000250178A JP2000250178A JP2002064475A JP 2002064475 A JP2002064475 A JP 2002064475A JP 2000250178 A JP2000250178 A JP 2000250178A JP 2000250178 A JP2000250178 A JP 2000250178A JP 2002064475 A JP2002064475 A JP 2002064475A
Authority
JP
Japan
Prior art keywords
delay
circuit
delay amount
timing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000250178A
Other languages
English (en)
Inventor
Tetsuhiro Fukao
哲宏 深尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000250178A priority Critical patent/JP2002064475A/ja
Publication of JP2002064475A publication Critical patent/JP2002064475A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 複数の高速データ信号のタイミングのばらつ
きを抑制し安定したデータの再生が可能な信号処理装置
を得る。 【解決手段】 アイパターン21〜2nに各遅延量A1
〜Anを与える遅延回路31〜3n、アイパターン41
からクロック信号を抽出するタイミング抽出回路5、ク
ロック信号によるタイミングマージンが取れないアイパ
ターン41〜4nを誤りデータ61〜6nとして検出す
る識別再生回路51〜5n、各誤りデータ61〜6nを
計数する誤り計数回路6、誤り計数が最少となる遅延量
A1〜Anを各遅延回路31〜3nに設定する遅延量算
出部90を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、信号処理装置に
関し、詳しくは近接して設置された複数の信号処理装置
間において複数のデータ線を介して高速でデータの受信
を行う信号処理装置に関するものである。
【0002】
【従来の技術】従来技術の信号処理装置において、バス
形式で伝送されるデータ信号が遷移するタイミングは複
数の信号間でそのばらつきが大きいため、複数のバス信
号と併せて同相のクロック信号を伝送する方式、たとえ
ば、VMEバス(IEEE1014―87/IEC82
1)やマルチバス2(ANSI1296)は採用されて
おらず、一般的には、信号処理装置の受信部において送
信側の信号処理装置より送出され受信したデータからビ
ット同期用クロック信号を抽出する自己タイミング抽出
方式が採用されている。すなわち、ビット同期用クロッ
ク信号を抽出するに際しては、複数のバス信号から1つ
のバス信号を選択して、この選択したバス信号から抽出
したビット同期用クロック信号により他のバス信号に対
して一定のマージンを持ってデータが再生できるように
設計を行っていた。
【0003】また、特開平5−336091号公報に記
載された公知例(従来技術)においては、バス形式で伝
送される複数の信号間のデータが遷移するタイミングの
ばらつきに対して、タイミングマージンを確保する目的
として、各情報信号線間の遅延時間のばらつきの影響を
最小とするようにして通信可能周期を短く設定すること
で、通信速度を大にすることが可能なバス通信システム
が開示されている。すなわち、この公報における高速通
信用バス方式は、送信側において、情報の送信に先立っ
て位相同期化用の特殊パターンをすべての情報信号線1
〜n及びクロック信号線に送出する。受信側では、この
特殊パターンの各信号線の遅延時間を個別遅延時間抽出
回路でそれぞれ抽出する。これら抽出遅延時間の最大の
ものを最高遅延抽出回路で検出し、個別の遅延時間調整
回路で、最大遅延時間のタイミングに合致するようにタ
イミングを制御する、というものである。そして、この
公報に示された公知例においては、個別遅延時間抽出回
路等はすべてLSI内部に内在する回路として実現され
ている。
【0004】
【発明が解決しようとする課題】従来の信号処理装置は
以上のような方式を採用し並びに構成されているので、
さらにデータ転送速度が高速になると複数のデータ信号
内でのそれぞれのデータが遷移する時間のばらつきが無
視できなくなり、バス内の特定の1つの信号に対してマ
ージンを持ってデータを再生することが可能であったと
しても、すべてのデータバス信号に対して一定のマージ
ンを持って再生することが困難であるという課題があっ
た。また、この課題を解決する手段として、前述したよ
うな上記公報においては、LSI内部に遅延回路を配置
するだけでなく遅延量を実測するための回路が必要とな
りLSI等の回路規模を増大させること、そして、特定
のパターンを送信側から送出して遅延量を実測する為に
送受信間で複雑かつ煩雑な伝送手順を取り決めなければ
ならないという課題があった。
【0005】この発明は、上記のような課題を解決する
ためになされたもので、LSIの回路規模を増大させる
ことなく、複数のデータ信号が変化するタイミングのば
らつきを抑制し、高速データ信号においても安定してデ
ータの再生を行うことができる信号処理装置を得ること
を目的とする。また特定パターンの送受信を含めた送受
信間における煩雑な伝送手順並びに遅延量を実測するた
めの回路を必要とせず、遅延量の設定を容易に行うこと
のできる信号処理装置を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明に係る信号処理
装置は、複数のデータ信号を受信するものにおいて、受
信した上記複数のデータ信号にそれぞれ遅延量を付与す
る複数の遅延回路と、上記遅延回路により遅延された1
つのデータ信号から変化点をタイミングの基準とするク
ロック信号を抽出するタイミング信号抽出回路と、上記
遅延回路により遅延されたデータ信号をそれぞれ入力
し、上記クロック信号によるタイミングの基準点からの
タイミングのずれの許容範囲を示すタイミングマージン
が取れない該データ信号を誤りデータとして検出する複
数の識別再生回路と、上記識別再生回路により検出され
た誤りデータを計数する誤り計数回路と、上記各誤りデ
ータの計数結果に基づいて上記各遅延回路の遅延量をそ
れぞれ変更し、上記誤りデータのそれぞれの計数結果が
最少となる各遅延量を求めて上記遅延回路に設定する遅
延量算出部とを備えるものである。
【0007】この発明に係る信号処理装置は、周囲温度
を測定する温度測定回路と、常温においてそれぞれの誤
りデータの計数結果が最少となる遅延量を遅延回路に設
定するとともに、データ信号の常温における遅延量を基
準として周囲温度が変動したときの相対遅延量を示す温
度−遅延量変換テーブルを保有し、上記温度測定回路に
より測定した周囲温度に対応する相対遅延量を上記温度
−遅延量変換テーブルから求め、常温において上記遅延
回路に設定されている遅延量を補正する遅延量算出部と
を備えるものである。
【0008】
【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。 実施の形態1.図1は、この発明の実施の形態1による
信号処理装置の構成を示すブロック図である。図におい
て、1は複数の高速データバス信号11〜1n(データ
信号)を送出する送信側の信号処理装置、2Aは高速デ
ータバス信号11〜1nを伝送路3を介して受信する受
信側の信号処理装置、21〜2nは受信した高速データ
バス信号11〜1nを図示しない入力バッファにより増
幅して得られたアイパターン、31〜3nはアイパター
ン21〜2nに伝送路3等の経路長に応じて後述の遅延
量算出部90から設定されたそれぞれの遅延量A1〜A
nを付与する遅延回路、41〜4nはアイパターン21
〜2nを遅延回路31〜3nにより遅延させたアイパタ
ーン、5はアイパターン41〜4nから予め選択した1
つのアイパターン41から変化点をタイミングの基準と
するクロック信号を抽出するためのタイミング抽出回路
である。
【0009】51〜5nはタイミング抽出回路5から抽
出したクロック信号によるタイミングの基準点からのタ
イミングのずれの許容範囲を示すタイミングマージンが
取れないアイパターン41〜4nを誤りデータ61〜6
nとして検出する識別再生回路、6は各識別再生回路5
1〜5nからのそれぞれの誤りデータ61〜6nを計数
する誤り計数回路、90は誤り計数回路6からのそれぞ
れの誤り計数結果に基づいて各遅延回路31〜3nの遅
延量をそれぞれ変更し、誤りデータ61〜6nのそれぞ
れの計数結果が最少となる各遅延量A1〜Anを求めて
各遅延回路31〜3nに設定する遅延量算出部である。
なお、遅延量算出部90は、変更した遅延量に対して得
られた誤りデータ61〜6nの各誤り数を実測値Xとし
て保有する。70は受信側の信号処理装置2Aにおける
LSI化されたブロックである。
【0010】次に動作について説明する。送信側の信号
処理装置1から送出された高速データバス信号11〜1
nは、受信側の信号処理装置2Aにおいて図示しない入
力バッファで増幅された後、アイパターン21〜2nと
して受信される。図2は、受信したアイパターン21か
ら抽出したクロック信号とアイパターン2nとのタイミ
ング関係を示す図である。この図において、前方マージ
ン、後方マージンはクロック信号の立ち上がりからアイ
パターン21のそれぞれの開始点、終了点までの範囲を
示すタイミングマージンである。
【0011】図に示すアイパターン2nは、伝送路3等
の経路長がアイパターン21と異なるために一定の遅延
差を生ずる。この遅延差は伝送速度が低速度の場合は問
題とならないが、高速になればなるほどクロック信号の
タイミングマージンが確保されなくなる。すなわち、図
示したようなアイパターン2nとこのクロック信号との
位相関係において、アイパターン2nの後方マージンが
確保されず、その場合は誤りデータ6nが発生する。
【0012】図3は、遅延回路31〜3nの遅延量が初
期設定の段階(図3(A))と遅延量が最適に調整され
た段階(図3(B))のアイパターンの波形を示す図で
ある。この図3(A)において、最も早く到達する信号
はアイパターン22で、これに対し最も遅れて到達する
信号はアイパターン2nであり、図3(A)に示すタイ
ミングのばらつき範囲が生じる。この実施の形態1にお
けるタイミングがばらつく要因は、前述したように、主
に伝送路3等の経路長の相違に起因するものである。す
なわち、信号処理装置間を接続するケーブル等のケーブ
ル長や、また、信号処理装置内2AのLSI70やこれ
を搭載した基盤等の経路により生ずるものである。これ
らの経路長の相違により、受信したアイパターン21〜
2nに遅延差が生じる。
【0013】この遅延差を抑制してクロック信号のタイ
ミングマージンを確保するため、各アイパターン21〜
2nはそれぞれ異なる遅延量A1〜Anを持つ遅延回路
31〜3nに入力される。ここでは、遅延量A1〜An
は経験的に得られた遅延量の初期値が設定されているも
のとする。これらのアイパターン21〜2nは初期設定
された遅延量A1〜Anにより遅延したアイパターン4
1〜4nとして出力される。そして、予め決められたア
イパターン41からタイミング抽出回路5において、図
2に示すように、変化点(立ち上がり)が基準となるク
ロック信号が抽出される。
【0014】識別再生回路51〜5nにおいて、このク
ロック信号の立ち上がりにより、アイパターン41〜4
n中で、図2に示す前方マージンおよび後方マージンに
よるタイミングマージンが取れないアイパターンが検出
され、それぞれ誤りデータ61〜6nとして検出され
る。誤り計数回路6はこれらの誤りデータ61〜6nを
各アイパターン41〜4n毎に計数し、計数した結果は
遅延量算出部90に通知される。遅延量算出部90にお
いては、図4に示すように、遅延回路31〜3nの遅延
量をパラメータ(たとえば、図中でAn−1〜An−
m)としてそのときの誤り数を各アイパターン41〜4
nについて求める。そして、遅延量算出部90は遅延量
An−1〜An−mを順次変更し、変更した遅延量An
−1〜An−mに対する誤り数を実測値Xとして保有し
ながら、誤り数が最少となっているときの遅延量Anを
各アイパターン21〜2nについて求めて、遅延回路3
1〜3nに設定する。
【0015】図3(B)にそのときのアイパターン41
〜4nとクロック信号の関係を示す。この図から、伝送
路3等の異なる経路長に起因するばらつきが解消され、
各アイパターン41〜4nは前述した前方マージンおよ
び後方マージンによるタイミングマージンが確保され
る。図3(A)に示すA1,A2,A3〜Anは最終的
に遅延回路31〜3nに設定された遅延量である。な
お、クロック信号を抽出するアイパターンはアイパター
ン41を例として説明したが他のアイパターン42〜4
nのいずれでもよい。また、クロック信号の変化点とし
て立ち上がり信号を用いたが、図2に示すクロック信号
を反転させてその立ち下がり信号を用いて誤りデータの
検出を行っても同様の効果を奏する。
【0016】以上のように、この実施の形態1によれ
ば、アイパターン21〜2nに遅延量A1〜Anを付与
する遅延回路31〜3n、クロック信号を抽出するため
のタイミング抽出回路5、クロック信号の変化点からの
タイミングマージンが取れないアイパターン41〜4n
を誤りデータ61〜6nとして検出する識別再生回路5
1〜5n、検出された誤りデータ61〜6nを計数する
誤り計数回路6、誤りデータの計数結果を最少にする遅
延量A1〜Anを各遅延回路31〜3nに設定する遅延
量算出部90を備えることにより、各アイパターン41
〜4nがタイミングマージンを確保できるようになり、
高速の通信速度を有した信号処理装置が構築できるとい
う効果が得られる。
【0017】また、この実施の形態1によれば、LSI
70の内部に遅延回路31〜3n、タイミング抽出回路
5、識別再生回路51〜5n、誤り計数回路6を含むよ
うに受信側の信号処理装置2Aを構成したことにより、
上記公報のような特定の信号の送受信を行って遅延量を
実測するという回路規模の大きい機能をLSI70に追
加する必要はなく、LSI70を簡単な構成で実現でき
るという効果が得られる。
【0018】実施の形態2.図5は、この発明の実施の
形態2による信号処理装置の構成を示すブロック図であ
る。この実施の形態2は、周囲温度が常温(たとえば、
25℃と想定する)の場合に実施の形態1における誤り
数が最少となる遅延量A1〜Anが遅延回路31〜3n
に設定されているものとし、その後周囲温度が変動した
場合に、遅延回路31〜3nの各遅延量を補正するもの
である。この図5において、図1に示した実施の形態1
の各部と同一の構成要素には同一符号を付し、この同一
構成要素の機能についての説明は省略する。ここでは、
図1と相違する点について説明する。
【0019】8はLSI71内部に設けられ、周囲温度
を測定する温度測定回路、Yは高速データバス信号の1
1〜1nの常温における遅延量を基準として周囲温度が
変動したときの相対遅延量Dを後述する遅延量算出部9
1がテーブルとして保有する温度−遅延量変換テーブ
ル、91は実施の形態1における遅延量算出部90が保
有する機能の他に、温度−遅延量変換テーブルYから温
度測定回路8で測定した周囲温度に対応する相対遅延量
Dを求め、この相対遅延量Dを考慮した遅延量B1〜B
nを得て、これらの遅延量を遅延回路31〜3nに設定
する遅延量算出部である。なお、71は温度測定回路8
をさらに含むLSI化されたブロック、2Bは以上説明
した機能を含む受信側の信号処理装置である。ここで、
温度測定回路8が測定した温度をもって信号処理装置の
周囲温度とする。
【0020】次に動作について説明する。周囲温度が常
温である場合において、実施の形態1と同様にして、遅
延量算出部91は、誤り計数回路6による計数結果が最
少となる各遅延量A1〜Anを設定する。そして、信号
処理装置2Bの周囲温度が常温からある温度に変動した
場合を想定する。図6は、実施の形態2におけるアイパ
ターン21、22の波形を示す図である。この図6
(A)において、アイパターン21−aおよびアイパタ
ーン22−aは伝送路3等の伝送経路全体の経路長の相
違で遅延差が生じている常温におけるアイパターン2
1,22の各波形である。また、アイパターン21−b
およびアイパターン22−bは、周囲温度が常温からあ
る温度に変動した場合のアイパターン21,22の各波
形である。
【0021】この温度変動による影響は一般的にジッタ
ーと呼ばれ、主に系統的ジッターとランダムジッターの
2つの種類がある。系統的ジッターは、信号処理装置2
B(LSI71や基盤等含む)や伝送路3等経路全体の
温度変動により発生し、また、ランダムジッタはLSI
71等の局所的な温度変動により発生する。図6(A)
において、後者のランダムジッタは、アイパターン21
−b(または 22−b)の波形の変化点、すなわち、
立ち上がりもしくは立ち下がり部分のばらつきである。
【0022】前者の系統的ジッタの場合は、図6(A)
に示すように、周囲温度が常温25℃からある温度に変
動し、常温におけるアイパターン21−a、アイパター
ン21−bそれぞれがさらに相対遅延量D分遅延してア
イパターン21−b、アイパターン22−bとなったも
のである。この相対遅延量Dは、伝送路3等経路全体の
相違によらず各信号間で一定した値であることから、予
め波形観測を行って実測したもので、その測定値を遅延
量算出部91が温度−遅延量変換テーブルYとして保有
する。また、図6(A)において、A1は常温における
伝送路3等の経路長の相違を考慮した誤りデータ数が最
少となる遅延量である。周囲温度がある温度に変動した
場合には、既に相対遅延量D分遅れているので、各遅延
回路31に付与する遅延量B1は常温における遅延量A
1から相対遅延量D(図6(A)の点線の矢印で示す)
を減算したものとなる。すなわち、この伝送路3等の経
路長および伝送路3等全体の温度変動による要因を考慮
した場合の遅延量B1〜BnはB1=A1−D,B2=
A2−D,・・・Bn=An−Dと表される。
【0023】こうして得られた遅延量B1〜Bnは遅延
量算出部91により遅延回路31〜3nに設定される。
これ以後、温度変動があるごとに上記した動作が行なわ
れ、そのときの周囲温度の相対遅延量Dが考慮されて遅
延量B1〜Bnが求められる。図6(B)に、このとき
のアイパターン41〜4n波形を示す。この図から、伝
送路3等の異なる経路長に起因する要因と系統的ジッタ
ーによるばらつきが解消され、各アイパターンは前述し
たようなタイミングマージンが確保される。
【0024】以上のように、この実施の形態2によれ
ば、アイパターン21〜2nに遅延量を付与する遅延回
路31〜3n、クロック信号を抽出するためのタイミン
グ抽出回路5、クロック信号の変化点からのタイミング
マージンが取れないアイパターン41〜4nを誤りデー
タ61〜6nとして検出する識別再生回路51〜5n、
検出された誤りデータ61〜6nを計数する誤り計数回
路6、周囲温度を測定する温度測定回路8、常温におい
て誤り計数回路6による誤りデータの計数結果を最少に
する遅延量A1〜Anを遅延回路31〜3nに設定する
とともに、測定した周囲温度に対応する遅延量Dを温度
−遅延量変換テーブルYから求め、この遅延量Dと常温
における遅延量A1〜Anとを基に算出した遅延量B1
〜Bnを遅延回路31〜3nに設定する遅延量算出部9
1を備えることにより、各アイパターン41〜4nがタ
イミングマージンを確保できるようになり、周囲温度が
変動しても高速の通信速度を有した通信システムを構築
できるという効果が得られる。
【0025】
【発明の効果】以上のように、この発明によれば、複数
のデータ信号を受信する信号処理装置において、受信し
た上記複数のデータ信号にそれぞれ遅延量を付与する複
数の遅延回路と、 上記遅延回路により遅延された1つ
のデータ信号から変化点をタイミングの基準とするクロ
ック信号を抽出するタイミング信号抽出回路と、上記遅
延回路により遅延されたデータ信号をそれぞれ入力し、
上記クロック信号によるタイミングの基準点からのタイ
ミングのずれの許容範囲を示すタイミングマージンが取
れない該データ信号を誤りデータとして検出する複数の
識別再生回路と、上記識別再生回路により検出された誤
りデータを計数する誤り計数回路と、上記各誤りデータ
の計数結果に基づいて上記各遅延回路の遅延量をそれぞ
れ変更し、上記誤りデータのそれぞれの計数結果が最少
となる各遅延量を求めて上記遅延回路に設定する遅延量
算出部とを備えるようにしたので、伝送路等の経路長の
相違によるタイミングのばらつきを抑制し、複数のデー
タ信号のタイミングマージンが確保できるようになり、
高速の通信速度を有する信号処理装置を構築できるとい
う効果がある。
【0026】また、この発明によれば、周囲温度を測定
する温度測定回路と、常温においてそれぞれの誤りデー
タの計数結果が最少となる遅延量を遅延回路に設定する
とともに、データ信号の常温における遅延量を基準とし
て周囲温度が変動したときの相対遅延量を示す温度−遅
延量変換テーブルを保有し、上記温度測定回路により測
定した周囲温度に対応する相対遅延量を上記温度−遅延
量変換テーブルから求め、常温において上記遅延回路に
設定されている遅延量を補正する遅延量算出部とを備え
るようにしたので、伝送路等の経路長の相違並びに周囲
温度の変動により発生するタイミングのばらつきを抑制
し、複数のデータ信号のタイミングマージンが確保でき
るようになり、高速の通信速度を有する信号処理装置を
構築できるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による信号処理装置
の構成を示すブロック図である。
【図2】 受信したアイパターンとクロック信号とのタ
イミング関係を示す図である。
【図3】 この発明の実施の形態1における遅延回路の
遅延量が初期設定の段階と最適に調整された段階のアイ
パターンの波形を示す図である。
【図4】 この発明の実施の形態1におけるアイパター
ンについて遅延量をパラメータとしたときの誤り数を示
した図である。
【図5】 この発明の実施の形態2による信号処理装置
の構成を示すブロック図である。
【図6】 この発明の実施の形態2における遅延回路の
遅延量が初期設定の段階と最適に調整された段階のアイ
パターンの波形を示す図である。
【符号の説明】
1 送信側の信号処理装置、2A,2B 受信側の信号
処理装置、3 伝送路、5 タイミング抽出回路、6
誤り計数回路、8 温度測定回路、11〜1n送信側か
ら送信された高速データバス信号、21〜2n 遅延さ
れる前のアイパターン、31〜3n 遅延回路、41〜
4n 遅延された後のアイパターン、51〜5n 識別
再生回路、61〜6n 誤りデータ、70,71 LS
I、90,91 遅延量算出部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のデータ信号を受信する信号処理装
    置において、 受信した上記複数のデータ信号にそれぞれ遅延量を付与
    する複数の遅延回路と、 上記遅延回路により遅延された1つのデータ信号から変
    化点をタイミングの基準とするクロック信号を抽出する
    タイミング信号抽出回路と、 上記遅延回路により遅延されたデータ信号をそれぞれ入
    力し、上記クロック信号によるタイミングの基準点から
    のタイミングのずれの許容範囲を示すタイミングマージ
    ンが取れない該データ信号を誤りデータとして検出する
    複数の識別再生回路と、 上記識別再生回路により検出された誤りデータを計数す
    る誤り計数回路と、 上記各誤りデータの計数結果に基づいて上記各遅延回路
    の遅延量をそれぞれ変更し、上記誤りデータのそれぞれ
    の計数結果が最少となる各遅延量を求めて上記遅延回路
    に設定する遅延量算出部とを備えたことを特徴とする信
    号処理装置。
  2. 【請求項2】 周囲温度を測定する温度測定回路と、 常温においてそれぞれの誤りデータの計数結果が最少と
    なる遅延量を遅延回路に設定するとともに、データ信号
    の常温における遅延量を基準として周囲温度が変動した
    ときの相対遅延量を示す温度−遅延量変換テーブルを保
    有し、上記温度測定回路により測定した周囲温度に対応
    する相対遅延量を、上記温度−遅延量変換テーブルから
    求め、常温において上記遅延回路に設定されている遅延
    量を補正する遅延量算出部とを備えたことを特徴とする
    請求項1記載の信号処理装置。
JP2000250178A 2000-08-21 2000-08-21 信号処理装置 Pending JP2002064475A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000250178A JP2002064475A (ja) 2000-08-21 2000-08-21 信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000250178A JP2002064475A (ja) 2000-08-21 2000-08-21 信号処理装置

Publications (1)

Publication Number Publication Date
JP2002064475A true JP2002064475A (ja) 2002-02-28

Family

ID=18739799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000250178A Pending JP2002064475A (ja) 2000-08-21 2000-08-21 信号処理装置

Country Status (1)

Country Link
JP (1) JP2002064475A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018048947A (ja) * 2016-09-23 2018-03-29 株式会社Jvcケンウッド ケーブル評価装置およびケーブル評価用プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018048947A (ja) * 2016-09-23 2018-03-29 株式会社Jvcケンウッド ケーブル評価装置およびケーブル評価用プログラム

Similar Documents

Publication Publication Date Title
JP6149150B2 (ja) スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正
EP2140454A2 (en) Clock synchronization in a memory system
US20110026572A1 (en) Baud rate error detection circuit and baud rate error detection method
JP2007282093A (ja) クロック信号発生装置及び方法
JP2982731B2 (ja) 同期信号検出方式
US11451410B2 (en) Subscriber in a bus system, method for operation and a bus system
KR101076109B1 (ko) 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
JP2002064475A (ja) 信号処理装置
CN111865467A (zh) 用于时延测试的分布式机箱板卡间时钟同步系统及方法
JP2967649B2 (ja) 受信同期回路
JP3638769B2 (ja) 通信制御装置
EP2235898B1 (en) Channel skew identification and notification
US20230087104A1 (en) Signal processing circuit and reception device
EP1150451A2 (en) Method and apparatus for initializing a synchronizer
JP3001414B2 (ja) 符号誤り訂正装置
JP2819955B2 (ja) 装置内誤り監視回路
KR20010090544A (ko) 수신장치와 방법, 기록장치와 방법 및 데이터 기록시스템
US7180935B2 (en) System and method for compensating for delay time fluctuations
JP2002271306A (ja) 直列信号受信回路
JPH08130534A (ja) データ伝送適応化方式およびこれを備えたデータ伝送装置
JPH0451715A (ja) クロック発生回路
JP2000278362A (ja) データ通信試験装置
JPH0728279B2 (ja) ディジタル位相制御回路
JPH0595387A (ja) 回線監視回路
JPS63283248A (ja) ビット同期のためのサンプリング方法