JP2002057215A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002057215A JP2002057215A JP2000338950A JP2000338950A JP2002057215A JP 2002057215 A JP2002057215 A JP 2002057215A JP 2000338950 A JP2000338950 A JP 2000338950A JP 2000338950 A JP2000338950 A JP 2000338950A JP 2002057215 A JP2002057215 A JP 2002057215A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- wiring
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 寄生容量を低減させて回路の高速動作の安定
を図る。 【解決手段】 素子が設けられたシリコン基板上に該素
子を接続する配線１、２が少なくとも上下に２層以上を
なすように設けられた半導体装置。上層配線２の下面２
ｄに連結されて該上層配線２を支持する支柱３，４を形
成し、前記下層配線２間の隙間（矢印５ａ）から前記上
層配線２の下面２ｄの少なくとも一部にかけて（矢印５
ｂ，５ｃ）連続する空間５を形成せしめたことを特徴と
している。
を図る。 【解決手段】 素子が設けられたシリコン基板上に該素
子を接続する配線１、２が少なくとも上下に２層以上を
なすように設けられた半導体装置。上層配線２の下面２
ｄに連結されて該上層配線２を支持する支柱３，４を形
成し、前記下層配線２間の隙間（矢印５ａ）から前記上
層配線２の下面２ｄの少なくとも一部にかけて（矢印５
ｂ，５ｃ）連続する空間５を形成せしめたことを特徴と
している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、同一層の配線間隔が狭められ
たことによる寄生容量（配線容量）の増加を防ぎ、集積
回路の高速動作を安定させることができる半導体装置お
よびその製造方法に関する。
の製造方法に関し、特に、同一層の配線間隔が狭められ
たことによる寄生容量（配線容量）の増加を防ぎ、集積
回路の高速動作を安定させることができる半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】従来より、配線間の寄生容量を低減する
技術として、配線の上層、下層および同層間を絶縁膜で
覆うことは常識化しており、通常、絶縁膜材料には誘電
率の小さい二酸化ケイ素（ＳｉＯ２）が用いられてい
る。しかし、近年では、さらに、配線間隔の狭小化が進
み、配線間を満たす絶縁物だけでは思うように寄生容量
を低減させることができなくなってきている。寄生容量
の増加は誘導ノイズの発生を招くので、特に高速動作を
する回路において安定した回路動作が妨げられる。そこ
で、配線間の絶縁物に空孔又は空洞を設けて静電容量を
低減させる技術が種々開示されている。空孔又は空洞に
より配線間の静電容量が低減され、充電時の時定数が小
さくなり、素子及び回路の高速動作が保証されるのであ
る。
技術として、配線の上層、下層および同層間を絶縁膜で
覆うことは常識化しており、通常、絶縁膜材料には誘電
率の小さい二酸化ケイ素（ＳｉＯ２）が用いられてい
る。しかし、近年では、さらに、配線間隔の狭小化が進
み、配線間を満たす絶縁物だけでは思うように寄生容量
を低減させることができなくなってきている。寄生容量
の増加は誘導ノイズの発生を招くので、特に高速動作を
する回路において安定した回路動作が妨げられる。そこ
で、配線間の絶縁物に空孔又は空洞を設けて静電容量を
低減させる技術が種々開示されている。空孔又は空洞に
より配線間の静電容量が低減され、充電時の時定数が小
さくなり、素子及び回路の高速動作が保証されるのであ
る。
【０００３】図２１は、そのような空洞を有する半導体
装置の一例（特開平１０−３３５４５９号公報）を示す
ものであり、図２２及び図２３はその製法を示してい
る。
装置の一例（特開平１０−３３５４５９号公報）を示す
ものであり、図２２及び図２３はその製法を示してい
る。
【０００４】図２１において、下層配線１０１と上層配
線１０２との間には絶縁膜１０３、１０４が形成されて
おり、絶縁膜１０３、１０４の間には空洞１０５が形成
されている。埋設金属１０６は上層配線１０２と下層配
線１０１とを電気的に接続するものであり、層間絶縁膜
１０７の下には、さらに下の下層配線、または、半導体
素子を有する半導体基板がある。
線１０２との間には絶縁膜１０３、１０４が形成されて
おり、絶縁膜１０３、１０４の間には空洞１０５が形成
されている。埋設金属１０６は上層配線１０２と下層配
線１０１とを電気的に接続するものであり、層間絶縁膜
１０７の下には、さらに下の下層配線、または、半導体
素子を有する半導体基板がある。
【０００５】図２２において、層間絶縁膜１０７の上
に、下層配線１０１がパターニングされており、下層配
線１０１を覆うように絶縁膜１０３が形成される（図２
２（ａ）参照）。この絶縁膜１０３は、たとえば酸化膜
であり、プラズマ酸化膜またはバイアススパッタ酸化膜
を１．５μｍ成長させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械
研磨）法によって、研磨・平坦化して、配線上膜厚８０
０ｎｍで形成されている。
に、下層配線１０１がパターニングされており、下層配
線１０１を覆うように絶縁膜１０３が形成される（図２
２（ａ）参照）。この絶縁膜１０３は、たとえば酸化膜
であり、プラズマ酸化膜またはバイアススパッタ酸化膜
を１．５μｍ成長させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械
研磨）法によって、研磨・平坦化して、配線上膜厚８０
０ｎｍで形成されている。
【０００６】次に、通常のフォトレジスト法及び異方性
エッチング法により空洞形成用開口部１０８（０．３μ
ｍ□）とビアホール開口部１０９（０．４μｍ□）とを
同時に形成する（図２２（ｂ）参照）。配線間隔が０．
９μｍ以上のような場合には、０．３μｍ幅の空洞形成
用開口部１０８ａ、１０８ｂを２つ形成する。過剰エッ
チングをすることで空洞形成用開口部の深さを下層配線
１０１の下面下まで十分に深く形成することができる。
たとえば、過剰エッチング量を約８０％とすることで、
深さは約１４００ｎｍとなる。
エッチング法により空洞形成用開口部１０８（０．３μ
ｍ□）とビアホール開口部１０９（０．４μｍ□）とを
同時に形成する（図２２（ｂ）参照）。配線間隔が０．
９μｍ以上のような場合には、０．３μｍ幅の空洞形成
用開口部１０８ａ、１０８ｂを２つ形成する。過剰エッ
チングをすることで空洞形成用開口部の深さを下層配線
１０１の下面下まで十分に深く形成することができる。
たとえば、過剰エッチング量を約８０％とすることで、
深さは約１４００ｎｍとなる。
【０００７】次に、ビアホール開口部１０９に、埋設金
属１０６となるタングステンをＣＶＤ（Ｃｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）
法で成長させる。たとえば、成長ガスとしてＷＦ６を用
い、４００℃程度でＨ２またはＳｉＨ４で還元すると、
金属上にのみタングステンが成長する（図２３（ｃ）参
照）。
属１０６となるタングステンをＣＶＤ（Ｃｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）
法で成長させる。たとえば、成長ガスとしてＷＦ６を用
い、４００℃程度でＨ２またはＳｉＨ４で還元すると、
金属上にのみタングステンが成長する（図２３（ｃ）参
照）。
【０００８】この上に、さらに、絶縁膜１１０（酸化
膜：プラズマ酸化膜またはバイアススパッタ酸化膜）
を、ＲＦパワーを落として埋設性を減少させ、空間形成
用開口部１０８の上部が塞がりやすくなる条件を用い、
空間形成用開口部１０８の上部１０４のみが十分に塞が
るまで全面に層間絶縁膜１１０を形成する。これによ
り、下層配線１０１の間の絶縁膜１０３には密閉された
空洞１０５が形成される（図２３（ｄ）参照）。
膜：プラズマ酸化膜またはバイアススパッタ酸化膜）
を、ＲＦパワーを落として埋設性を減少させ、空間形成
用開口部１０８の上部が塞がりやすくなる条件を用い、
空間形成用開口部１０８の上部１０４のみが十分に塞が
るまで全面に層間絶縁膜１１０を形成する。これによ
り、下層配線１０１の間の絶縁膜１０３には密閉された
空洞１０５が形成される（図２３（ｄ）参照）。
【０００９】次に、層間絶縁膜１１０をウェハー研磨技
術（ＣＭＰ）を用いて埋設金属１０６が露出するまで研
磨・平坦化し（図２３（ｅ）参照）、続いて通常のフォ
トレジスト法及びエッチング法を用いて上層配線１０２
を形成する。
術（ＣＭＰ）を用いて埋設金属１０６が露出するまで研
磨・平坦化し（図２３（ｅ）参照）、続いて通常のフォ
トレジスト法及びエッチング法を用いて上層配線１０２
を形成する。
【００１０】
【発明が解決しようとする課題】しかしながら、前述の
従来例では、異方性エッチングによって空洞１０５が絶
縁膜１０３中に柱状に形成されるため、過剰エッチング
によって、空洞１０５が十分な深さ（下層配線１０１の
下面の線よりも下まで）を持つように図ったとしても、
寄生容量の削減には限界があると考えられる。他の開示
されている従来技術（特開平２−８６１４６号公報およ
び特開平５−２１６１７号公報）においても、配線間に
存在する絶縁物に対して異方性エッチング等処理を行な
うことによって空孔又は空洞を設けているので、スペー
ス的な理由から寄生容量の低減には限度があり、さらに
激化するデザインルールの微細化に対して十分に対応が
取れないでいる。また、トランジスタ等の半導体装置の
構造体の形成技術が３次元的に進んでいく中で、立体的
な配線間（同層の配線間、上下層の配線間およびねじれ
の位置にある配線間など）あるいは素子間などについて
も、寄生容量の低減が不可欠となっている。
従来例では、異方性エッチングによって空洞１０５が絶
縁膜１０３中に柱状に形成されるため、過剰エッチング
によって、空洞１０５が十分な深さ（下層配線１０１の
下面の線よりも下まで）を持つように図ったとしても、
寄生容量の削減には限界があると考えられる。他の開示
されている従来技術（特開平２−８６１４６号公報およ
び特開平５−２１６１７号公報）においても、配線間に
存在する絶縁物に対して異方性エッチング等処理を行な
うことによって空孔又は空洞を設けているので、スペー
ス的な理由から寄生容量の低減には限度があり、さらに
激化するデザインルールの微細化に対して十分に対応が
取れないでいる。また、トランジスタ等の半導体装置の
構造体の形成技術が３次元的に進んでいく中で、立体的
な配線間（同層の配線間、上下層の配線間およびねじれ
の位置にある配線間など）あるいは素子間などについて
も、寄生容量の低減が不可欠となっている。
【００１１】本発明の前述のような問題に鑑みてなされ
たものであり、その主たる目的は、平面的のみならず立
体的な配線間において、寄生容量を飛躍的に低減させう
る半導体装置およびその製法を提供することにある。
たものであり、その主たる目的は、平面的のみならず立
体的な配線間において、寄生容量を飛躍的に低減させう
る半導体装置およびその製法を提供することにある。
【００１２】また、本発明の目的は、上層配線を支持す
る支柱の作製精度を高めて安定した半導体装置を得るこ
とであり、また、寄生容量を低減させる空間の形成にあ
たって配線や素子にダメージを与えることのない工程を
提供することにある。
る支柱の作製精度を高めて安定した半導体装置を得るこ
とであり、また、寄生容量を低減させる空間の形成にあ
たって配線や素子にダメージを与えることのない工程を
提供することにある。
【００１３】
【課題を解決するための手段及びその効果】上記目的を
達成するための本発明の請求項１に係る発明は、複数の
素子が設けられたシリコン基板上に該素子間を接続する
配線が少なくとも上下に２層以上をなすように設けられ
た半導体装置において、前記上層配線の下面に連結され
て該上層配線を支持する支柱を形成し、前記下層配線間
の隙間から前記上層配線の下面の少なくとも一部にかけ
て連続する空間を形成せしめたことを特徴としている。
達成するための本発明の請求項１に係る発明は、複数の
素子が設けられたシリコン基板上に該素子間を接続する
配線が少なくとも上下に２層以上をなすように設けられ
た半導体装置において、前記上層配線の下面に連結され
て該上層配線を支持する支柱を形成し、前記下層配線間
の隙間から前記上層配線の下面の少なくとも一部にかけ
て連続する空間を形成せしめたことを特徴としている。
【００１４】前記支柱によって、同層および上下層間に
空間が形成される。この空間は、３次元的に配線間（同
層間、上下層間及びねじれの位置間）に広がっており、
配線間隔が狭小化されても、十分に寄生容量を低減させ
ることができる。
空間が形成される。この空間は、３次元的に配線間（同
層間、上下層間及びねじれの位置間）に広がっており、
配線間隔が狭小化されても、十分に寄生容量を低減させ
ることができる。
【００１５】請求項２に係る発明は、請求項１の発明に
加え、前記支柱を絶縁物とするものである。
加え、前記支柱を絶縁物とするものである。
【００１６】支柱を電気的な絶縁物により形成すること
により、配線間の絶縁性を確保しつつ、配線間隔の狭小
化に際して、寄生容量の低減を十二分に充足させること
ができる。上下層間（一層以上離れた上下関係を含む）
で電気的に接続したい個所には、導通用の金属を柱状に
設ける。この場合の柱状の導通用金属は、上層配線を支
持する必要はなく、細くてもよい。
により、配線間の絶縁性を確保しつつ、配線間隔の狭小
化に際して、寄生容量の低減を十二分に充足させること
ができる。上下層間（一層以上離れた上下関係を含む）
で電気的に接続したい個所には、導通用の金属を柱状に
設ける。この場合の柱状の導通用金属は、上層配線を支
持する必要はなく、細くてもよい。
【００１７】請求項３に係る発明は、請求項２記載の半
導体装置において、前記支柱は、前記下層配線上に設け
られて前記上層配線を支える第一支柱と、前記下層配線
のないシリコン基板上の部分で上層配線を支える第二支
柱とを含んでおり、前記第一支柱のうちの少なくとも１
つに導通用の金属が埋め込まれているものである。
導体装置において、前記支柱は、前記下層配線上に設け
られて前記上層配線を支える第一支柱と、前記下層配線
のないシリコン基板上の部分で上層配線を支える第二支
柱とを含んでおり、前記第一支柱のうちの少なくとも１
つに導通用の金属が埋め込まれているものである。
【００１８】支柱に埋め込まれた導通用の金属によって
上下層間を電気的に接続する。
上下層間を電気的に接続する。
【００１９】請求項４に係る発明は、請求項１に記載の
発明において、前記支柱が導電体であるものである。
発明において、前記支柱が導電体であるものである。
【００２０】支柱を導電体とすることによって、上下層
間を電気的に接続するための配線の役割を兼務させるこ
とができる。従って、構造が簡略化され、製法において
は、導通用の金属を埋設させる工程を省略することがで
きる。また、金属製の支柱の場合には、絶縁層の上に設
けて絶縁することもできる。
間を電気的に接続するための配線の役割を兼務させるこ
とができる。従って、構造が簡略化され、製法において
は、導通用の金属を埋設させる工程を省略することがで
きる。また、金属製の支柱の場合には、絶縁層の上に設
けて絶縁することもできる。
【００２１】また、請求項５に係る発明は、請求項１乃
至４のいずれかに記載の半導体装置であって、前記素子
間の基板表面に凹部を形成し、前記空間を該凹部内に連
続させてなるものである。
至４のいずれかに記載の半導体装置であって、前記素子
間の基板表面に凹部を形成し、前記空間を該凹部内に連
続させてなるものである。
【００２２】素子間に凹部を形成することで、素子間の
絶縁性を高めることができ、寄生容量の低減を図ること
ができる。また、素子間の微細化を促進させうる。
絶縁性を高めることができ、寄生容量の低減を図ること
ができる。また、素子間の微細化を促進させうる。
【００２３】さらに、請求項６に係る発明は、請求項５
に記載の半導体装置であって、前記凹部内面に耐エッチ
ング膜が形成されてなるものである。
に記載の半導体装置であって、前記凹部内面に耐エッチ
ング膜が形成されてなるものである。
【００２４】エッチング時に素子表面がダメージを受け
ない。また、エッチングがシリコン基板の横方向へ進行
しないため、素子間の寸法制御が容易となる。
ない。また、エッチングがシリコン基板の横方向へ進行
しないため、素子間の寸法制御が容易となる。
【００２５】さらに、請求項７に係る発明は、請求項１
乃至６のいずれかに記載の発明に加えて、前記空間にゲ
ッタリング材を設けたことを特徴としている。
乃至６のいずれかに記載の発明に加えて、前記空間にゲ
ッタリング材を設けたことを特徴としている。
【００２６】ゲッタリング材は、気体分子を吸着して気
相から排除する作用、つまり排気作用を有する物質であ
る。そのようなものとして、一般に知られている、バリ
ウム、マグネシウム、カルシウム、チタン、タンタル、
ジルコニウム、バナジウムのほか、イットリウムなどを
利用することができる。本発明では、前記空間に置かれ
ることによって、半導体装置完成後、つまり、空間形成
後に、空間に接する材料から排出されてくるアウトガス
を吸着せしめて、アウトガスの貯留を防ぎ、空間の真空
度を高めることを目的とする。高真空度の実現により、
寄生容量の低減が促進される。さらに、アウトガスによ
る腐食、配線の劣化を防ぐことができ、半導体装置の延
命化を図ることができる。
相から排除する作用、つまり排気作用を有する物質であ
る。そのようなものとして、一般に知られている、バリ
ウム、マグネシウム、カルシウム、チタン、タンタル、
ジルコニウム、バナジウムのほか、イットリウムなどを
利用することができる。本発明では、前記空間に置かれ
ることによって、半導体装置完成後、つまり、空間形成
後に、空間に接する材料から排出されてくるアウトガス
を吸着せしめて、アウトガスの貯留を防ぎ、空間の真空
度を高めることを目的とする。高真空度の実現により、
寄生容量の低減が促進される。さらに、アウトガスによ
る腐食、配線の劣化を防ぐことができ、半導体装置の延
命化を図ることができる。
【００２７】本発明において、ゲッタリング材として
は、配線間の空間内において、層間絶縁膜上またはそれ
用の支柱を設けてその上に固体として配置して、半導体
製造後に効力を発揮しうるようなものが好ましく、その
ようなものとして、チタン、ジルコニウム、イットリウ
ムなどをあげることができる。また、これらは、配置に
際して、表面の面積が最も広くなるような形状で置かれ
ることが好ましい。さらに、チタンを用いた場合、等方
エッチングに使用されるプラズマは、ＳＦ６ガスである
ことが好ましい。
は、配線間の空間内において、層間絶縁膜上またはそれ
用の支柱を設けてその上に固体として配置して、半導体
製造後に効力を発揮しうるようなものが好ましく、その
ようなものとして、チタン、ジルコニウム、イットリウ
ムなどをあげることができる。また、これらは、配置に
際して、表面の面積が最も広くなるような形状で置かれ
ることが好ましい。さらに、チタンを用いた場合、等方
エッチングに使用されるプラズマは、ＳＦ６ガスである
ことが好ましい。
【００２８】請求項８に係る発明では、前記上下配線を
最上層の上層配線の上から覆い、前記ゲッタリング材が
設けられた空間を気密に閉じるキャッピング層が設けら
れている。
最上層の上層配線の上から覆い、前記ゲッタリング材が
設けられた空間を気密に閉じるキャッピング層が設けら
れている。
【００２９】この発明によると、キャッピング層によっ
て空間が密閉されるので、空間でのゲッタリング材の気
体吸着作用が有効に働き、空間の真空度が高められる。
て空間が密閉されるので、空間でのゲッタリング材の気
体吸着作用が有効に働き、空間の真空度が高められる。
【００３０】請求項３に記載の導通用の金属が埋め込ま
れた支柱を有する半導体装置を製造するために、請求項
９に係る本発明は、（ａ）前記シリコン基板上に設けら
れている層間絶縁膜上に前記下層配線を成膜する工程
と、（ｂ）前記下層配線の間及びその上面を覆うように
犠牲層を形成する工程と、（ｃ）前記上層配線の支柱が
形成される領域以外の領域にフォトリソグラフィー法に
よってフォトレジスト膜を形成する工程と、（ｄ）前記
支柱形成領域の前記犠牲層をエッチングする工程と、
（ｅ）前記エッチングされた領域に絶縁膜を成膜して埋
め込んで支柱を形成する工程と、（ｆ）前記上層配線を
１層以上下の下層配線と導通するための金属を埋設する
ためのコンタクトホール開口用パターンマスクを成形
し、金属埋設領域の前記支柱及び／又は犠牲層をエッチ
ングしてコンタクトホールを形成する工程と、（ｇ）前
記エッチングされたコンタクトホールに金属を埋め込む
工程と、（ｈ）前記上層配線層を形成する工程と、
（ｉ）前記犠牲層を等方的にエッチングして上下の配線
の同層間、上下層間およびねじれ位置関係にある配線間
の前記支柱以外の部分に空間を形成する工程とを含むこ
とを特徴としている。
れた支柱を有する半導体装置を製造するために、請求項
９に係る本発明は、（ａ）前記シリコン基板上に設けら
れている層間絶縁膜上に前記下層配線を成膜する工程
と、（ｂ）前記下層配線の間及びその上面を覆うように
犠牲層を形成する工程と、（ｃ）前記上層配線の支柱が
形成される領域以外の領域にフォトリソグラフィー法に
よってフォトレジスト膜を形成する工程と、（ｄ）前記
支柱形成領域の前記犠牲層をエッチングする工程と、
（ｅ）前記エッチングされた領域に絶縁膜を成膜して埋
め込んで支柱を形成する工程と、（ｆ）前記上層配線を
１層以上下の下層配線と導通するための金属を埋設する
ためのコンタクトホール開口用パターンマスクを成形
し、金属埋設領域の前記支柱及び／又は犠牲層をエッチ
ングしてコンタクトホールを形成する工程と、（ｇ）前
記エッチングされたコンタクトホールに金属を埋め込む
工程と、（ｈ）前記上層配線層を形成する工程と、
（ｉ）前記犠牲層を等方的にエッチングして上下の配線
の同層間、上下層間およびねじれ位置関係にある配線間
の前記支柱以外の部分に空間を形成する工程とを含むこ
とを特徴としている。
【００３１】なお、前記上層配線層の形成工程（ｈ）
は、コンタクトホール開口用パターンマスクを取り除い
て埋設金属を埋め込んだ後に、上層配線用の金属膜を成
膜する工程と、配線パターンに従って金属膜の余分な部
分をエッチングする工程とを含むものである。その他に
も、従来から配線層（金属膜）を形成する方法として用
いられている方法を使用することもできる。
は、コンタクトホール開口用パターンマスクを取り除い
て埋設金属を埋め込んだ後に、上層配線用の金属膜を成
膜する工程と、配線パターンに従って金属膜の余分な部
分をエッチングする工程とを含むものである。その他に
も、従来から配線層（金属膜）を形成する方法として用
いられている方法を使用することもできる。
【００３２】本発明では、フォトリソグラフィー法によ
りフォトレジスト膜（マスク）を形成し、柱状にエッチ
ングされた犠牲層に絶縁膜を成膜して埋め込んで支柱を
形成しており、精度よく支柱を形成することができる。
また、支柱を形成した後に、等方性エッチングで犠牲層
をすべて取り除いて空間を形成するため、成形の精度が
高い。
りフォトレジスト膜（マスク）を形成し、柱状にエッチ
ングされた犠牲層に絶縁膜を成膜して埋め込んで支柱を
形成しており、精度よく支柱を形成することができる。
また、支柱を形成した後に、等方性エッチングで犠牲層
をすべて取り除いて空間を形成するため、成形の精度が
高い。
【００３３】また、本発明の請求項１０に係る発明は、
請求項９に記載の半導体装置の製造方法であって、前記
（ｇ）工程の、エッチングされたコンタクトホールに金
属を埋め込む工程と、前記（ｈ）工程の、上層配線層を
形成する工程とを同時に行なうように構成されている。
請求項９に記載の半導体装置の製造方法であって、前記
（ｇ）工程の、エッチングされたコンタクトホールに金
属を埋め込む工程と、前記（ｈ）工程の、上層配線層を
形成する工程とを同時に行なうように構成されている。
【００３４】本発明では、同材料からなる埋設金属と上
層配線を同時に形成するものであり、工程が簡略化され
る。
層配線を同時に形成するものであり、工程が簡略化され
る。
【００３５】請求項１１に係る発明は、請求項４に記載
の支柱が導電体である半導体装置の製造方法であって、
（ａ）前記シリコン基板上に設けられている層間絶縁膜
上に前記下層配線を成膜する工程と、（ｂ）前記下層配
線の間及びその上面を覆うように犠牲層を形成する工程
と、（ｃ）前記上層配線の支柱が形成される領域以外の
領域にフォトリソグラフィー法によってフォトレジスト
膜を形成する工程と、（ｄ）前記支柱形成領域の前記犠
牲層をエッチングする工程と、（ｅ−１）前記エッチン
グされた領域に金属を成膜して埋め込んで導電性の支柱
を形成する工程と、（ｈ）前記上層配線層を形成する工
程と、（ｉ）前記犠牲層を等方的にエッチングして上下
の配線の同層間、上下層間およびねじれ位置関係にある
配線間の前記支柱以外の部分に空間を形成する工程とを
含むことを特徴としている。
の支柱が導電体である半導体装置の製造方法であって、
（ａ）前記シリコン基板上に設けられている層間絶縁膜
上に前記下層配線を成膜する工程と、（ｂ）前記下層配
線の間及びその上面を覆うように犠牲層を形成する工程
と、（ｃ）前記上層配線の支柱が形成される領域以外の
領域にフォトリソグラフィー法によってフォトレジスト
膜を形成する工程と、（ｄ）前記支柱形成領域の前記犠
牲層をエッチングする工程と、（ｅ−１）前記エッチン
グされた領域に金属を成膜して埋め込んで導電性の支柱
を形成する工程と、（ｈ）前記上層配線層を形成する工
程と、（ｉ）前記犠牲層を等方的にエッチングして上下
の配線の同層間、上下層間およびねじれ位置関係にある
配線間の前記支柱以外の部分に空間を形成する工程とを
含むことを特徴としている。
【００３６】絶縁物製の支柱を有する半導体に比べて製
法が簡略化される。
法が簡略化される。
【００３７】さらに、請求項１２に係る発明は、請求項
１１に記載の発明に加えて、前記（ｅ−１）工程及び前
記（ｈ）工程を同時に行うものであり、さらに、工程が
簡略化される。
１１に記載の発明に加えて、前記（ｅ−１）工程及び前
記（ｈ）工程を同時に行うものであり、さらに、工程が
簡略化される。
【００３８】請求項１３に係る発明は、請求項９乃至１
２のいずれかに記載の半導体装置の製造方法に加えて、
前記（ｉ）工程の後に、さらに、（ｊ）最上層の上層配
線の上に、前記空間を気密に閉じるようにキャッピング
層を形成する工程を含んでいるものである。
２のいずれかに記載の半導体装置の製造方法に加えて、
前記（ｉ）工程の後に、さらに、（ｊ）最上層の上層配
線の上に、前記空間を気密に閉じるようにキャッピング
層を形成する工程を含んでいるものである。
【００３９】この発明によると、キャッピング層により
気密にされた空間が、ゲッタリング材によって真空に吸
引される。
気密にされた空間が、ゲッタリング材によって真空に吸
引される。
【００４０】請求項１４に係る発明は、請求項５に記載
の、素子間分離用凹部が設けられている半導体装置の製
造方法であって、前記（ａ）工程の前記（ｂ）工程の間
に、（ａ−１）前記シリコン基板の素子間分離用凹部を
形成するための領域を露出させるための貫通孔を前記層
間絶縁膜に形成するためのフォトレジストマスクを前記
層間絶縁膜上および前記下層配線上にフォトリソグラフ
イー法により形成する工程と、（ａ−２）前記フォトレ
ジストマスクで覆っていない領域の前記層間絶縁膜をエ
ッチングして前記貫通孔を形成し、該貫通孔を通じて層
間絶縁膜下のシリコン基板の素子間分離用凹部形成領域
を露出させる工程と、（ａ−３）前記（ａ−１）工程で
形成されたフォトレジストマスクを除去する工程が挿入
されている。
の、素子間分離用凹部が設けられている半導体装置の製
造方法であって、前記（ａ）工程の前記（ｂ）工程の間
に、（ａ−１）前記シリコン基板の素子間分離用凹部を
形成するための領域を露出させるための貫通孔を前記層
間絶縁膜に形成するためのフォトレジストマスクを前記
層間絶縁膜上および前記下層配線上にフォトリソグラフ
イー法により形成する工程と、（ａ−２）前記フォトレ
ジストマスクで覆っていない領域の前記層間絶縁膜をエ
ッチングして前記貫通孔を形成し、該貫通孔を通じて層
間絶縁膜下のシリコン基板の素子間分離用凹部形成領域
を露出させる工程と、（ａ−３）前記（ａ−１）工程で
形成されたフォトレジストマスクを除去する工程が挿入
されている。
【００４１】本発明では、下層配線を犠牲層で覆う
（ｂ）工程に先立って、（ａ−１）工程〜（ａ−３）工
程で、下層配線下の層間絶縁膜をエッチングして、素子
間分離用凹部を形成する領域を露出させておき、（ｂ）
工程で、この領域の上に犠牲層が形成されるようにす
る。こうすることで、最終の（ｉ）工程での等方性エッ
チング時に、犠牲層が取り除かれて空間が形成されるの
と同時に、前記領域が掘り下げられて、素子間分離用凹
部が形成される。したがって、工程の簡略化を図ること
ができる。
（ｂ）工程に先立って、（ａ−１）工程〜（ａ−３）工
程で、下層配線下の層間絶縁膜をエッチングして、素子
間分離用凹部を形成する領域を露出させておき、（ｂ）
工程で、この領域の上に犠牲層が形成されるようにす
る。こうすることで、最終の（ｉ）工程での等方性エッ
チング時に、犠牲層が取り除かれて空間が形成されるの
と同時に、前記領域が掘り下げられて、素子間分離用凹
部が形成される。したがって、工程の簡略化を図ること
ができる。
【００４２】また、請求項１５記載の本発明は、請求項
６に記載の、素子間分離用凹部に耐エッチング膜が形成
されている半導体装置の製造方法であって、前記（ａ）
工程と前記（ｂ）工程の間に、（ａ−１−１）前記シリ
コン基板に素子間分離用凹部を形成するためのフォトレ
ジストマスクを前記層間絶縁膜上および前記下層配線上
にフォトリソグラフイー法により形成する工程と、（ａ
−２−１）前記フォトレジストマスクで覆っていない領
域をエッチングし、素子間分離用凹部形成領域の上方の
層間絶縁膜を貫通し、さらに、その直下のシリコン基板
を所定深さ掘り下げて、素子間分離用凹部を形成する工
程と、（ａ−２−２）前記素子間分離用凹部の内面に耐
エッチング膜を形成する工程と、（ａ−３−１）前記
（ａ−１−１）工程で形成されたフォトレジストマスク
を除去する工程が挿入されている。
６に記載の、素子間分離用凹部に耐エッチング膜が形成
されている半導体装置の製造方法であって、前記（ａ）
工程と前記（ｂ）工程の間に、（ａ−１−１）前記シリ
コン基板に素子間分離用凹部を形成するためのフォトレ
ジストマスクを前記層間絶縁膜上および前記下層配線上
にフォトリソグラフイー法により形成する工程と、（ａ
−２−１）前記フォトレジストマスクで覆っていない領
域をエッチングし、素子間分離用凹部形成領域の上方の
層間絶縁膜を貫通し、さらに、その直下のシリコン基板
を所定深さ掘り下げて、素子間分離用凹部を形成する工
程と、（ａ−２−２）前記素子間分離用凹部の内面に耐
エッチング膜を形成する工程と、（ａ−３−１）前記
（ａ−１−１）工程で形成されたフォトレジストマスク
を除去する工程が挿入されている。
【００４３】本発明では、（ａ−２−１）工程での異方
性エッチングを制御して、層間絶縁膜のエッチングと同
時に、その直下のシリコン基板の素子分離領域を異方性
エッチングして、素子間分離用凹部を所定の深さに形成
することができる。また、耐エッチング膜（たとえば、
酸化膜）を形成しておくことにより、最終の（ｉ）工程
での犠牲層除去のためのエッチングに対して耐エッチン
グ効果を有し、素子を傷つけない。また、寸法精度が向
上し、さらなるデザインルールの微細化にも対応し得
る。
性エッチングを制御して、層間絶縁膜のエッチングと同
時に、その直下のシリコン基板の素子分離領域を異方性
エッチングして、素子間分離用凹部を所定の深さに形成
することができる。また、耐エッチング膜（たとえば、
酸化膜）を形成しておくことにより、最終の（ｉ）工程
での犠牲層除去のためのエッチングに対して耐エッチン
グ効果を有し、素子を傷つけない。また、寸法精度が向
上し、さらなるデザインルールの微細化にも対応し得
る。
【００４４】また、請求項１６に係る発明は、請求項９
乃至１５のいずれかに記載の発明に加えて、前記犠牲層
をシリコン層としたものである。
乃至１５のいずれかに記載の発明に加えて、前記犠牲層
をシリコン層としたものである。
【００４５】シリコン層であれば、等方性エッチングを
用いてこれを簡単に除去でき、配線や素子の受けるダメ
ージを少なくできる。たとえば、適当なエッチング条件
を与えることにより、シリコン以外の材質に対して、１
００以上の（最も好ましい条件下では５００以上の）選
択性を持つようになる。したがって、形成された空間に
接する配線や支柱などの部分の受けるダメージは非常に
小さい。
用いてこれを簡単に除去でき、配線や素子の受けるダメ
ージを少なくできる。たとえば、適当なエッチング条件
を与えることにより、シリコン以外の材質に対して、１
００以上の（最も好ましい条件下では５００以上の）選
択性を持つようになる。したがって、形成された空間に
接する配線や支柱などの部分の受けるダメージは非常に
小さい。
【００４６】また、請求項１７に係る発明は、請求項９
乃至１５のいずれかに記載の発明に加えて、前記犠牲層
がレジスト層であるものである。
乃至１５のいずれかに記載の発明に加えて、前記犠牲層
がレジスト層であるものである。
【００４７】犠牲層としてレジスト層を用いても同様に
本発明の半導体装置を形成することができる。
本発明の半導体装置を形成することができる。
【００４８】さらに、請求項１８に係る本発明は、ゲッ
タリング材を下層配線と同層に有する半導体装置の製造
方法であって、請求項９乃至１７のいずれかに記載の発
明に加えて、前記（ａ）工程の前又は後に、（I）ゲッ
タリング材形成用マスクを形成する工程、（II）ゲッタ
リング材膜を成膜する工程、および（III）前記ゲッタ
リング材形成用マスクを除去してゲッタリング材層を得
る工程が挿入されている。
タリング材を下層配線と同層に有する半導体装置の製造
方法であって、請求項９乃至１７のいずれかに記載の発
明に加えて、前記（ａ）工程の前又は後に、（I）ゲッ
タリング材形成用マスクを形成する工程、（II）ゲッタ
リング材膜を成膜する工程、および（III）前記ゲッタ
リング材形成用マスクを除去してゲッタリング材層を得
る工程が挿入されている。
【００４９】本発明では、下層配線と同層で、層間絶縁
膜の上にゲッタリング材を配する。次に記載の製法と組
み合わせて、上層配線と同層にもゲッタリング材を設け
ることができる。
膜の上にゲッタリング材を配する。次に記載の製法と組
み合わせて、上層配線と同層にもゲッタリング材を設け
ることができる。
【００５０】さらに、請求項１９に係る本発明は、上層
配線と同層にゲッタリング材を設ける製造方法であっ
て、請求項９乃至１８のいずれかに記載の発明に加え
て、前記（ｈ）工程の前又は後に、（I）ゲッタリング
材形成用マスクを形成する工程、（II）ゲッタリング材
膜を成膜する工程、および（III）前記ゲッタリング材
形成用マスクを除去してゲッタリング材層を得る工程が
挿入されている。
配線と同層にゲッタリング材を設ける製造方法であっ
て、請求項９乃至１８のいずれかに記載の発明に加え
て、前記（ｈ）工程の前又は後に、（I）ゲッタリング
材形成用マスクを形成する工程、（II）ゲッタリング材
膜を成膜する工程、および（III）前記ゲッタリング材
形成用マスクを除去してゲッタリング材層を得る工程が
挿入されている。
【００５１】本発明では、上層配線と同層で、上層配線
と同様に、層間絶縁膜の上に支柱等を形成しておいて、
その上にゲッタリング材を配する。当然ながら、１つの
空間内に、下層配線と同層のものと、上層配線と同層の
ものを組み合わせ、２つ以上設けてもよい。
と同様に、層間絶縁膜の上に支柱等を形成しておいて、
その上にゲッタリング材を配する。当然ながら、１つの
空間内に、下層配線と同層のものと、上層配線と同層の
ものを組み合わせ、２つ以上設けてもよい。
【００５２】
【発明の実施の形態】以下、本発明の具体的な実施形態
について、添付図面に基づき説明する。図１乃至図５
は、それぞれ、本発明の半導体装置の実施形態、第１〜
第５を示す断面図である。図６及び図７は、本発明の第
１の実施形態（図１に示される半導体装置）の製造方法
を示している。また、図７に代えて図８を採用して、図
６及び図８の工程を経ることにより、本発明の第３の実
施形態（図３に示される半導体装置）が得られる。さら
に、図９及び図１０は、本発明の第４の実施形態（図４
に示される半導体装置）の製造方法を示しており、図１
１及び図１２は、本発明の第５の実施形態（図５に示さ
れる半導体装置）の製造方法を示している。
について、添付図面に基づき説明する。図１乃至図５
は、それぞれ、本発明の半導体装置の実施形態、第１〜
第５を示す断面図である。図６及び図７は、本発明の第
１の実施形態（図１に示される半導体装置）の製造方法
を示している。また、図７に代えて図８を採用して、図
６及び図８の工程を経ることにより、本発明の第３の実
施形態（図３に示される半導体装置）が得られる。さら
に、図９及び図１０は、本発明の第４の実施形態（図４
に示される半導体装置）の製造方法を示しており、図１
１及び図１２は、本発明の第５の実施形態（図５に示さ
れる半導体装置）の製造方法を示している。
【００５３】さらに、図１３乃至図２０は、ゲッタリン
グ材を空間に有する本発明を説明するものであり、図１
３は、下層配線と同層にゲッタリング材を配した本発明
の第６の実施形態の断面図であり、図１４は、上層配線
と同層にゲッタリング材を配した本発明の第７の実施形
態の断面図であり、図１５〜図１７は、第６の実施形態
（図１３に示される半導体装置）の製造方法であり、図
１８及び図１９は、第７の実施形態（図１４に示される
半導体装置）の製造方法を示している。また、図２０
は、図８の実施形態の構成および製法を示している。
グ材を空間に有する本発明を説明するものであり、図１
３は、下層配線と同層にゲッタリング材を配した本発明
の第６の実施形態の断面図であり、図１４は、上層配線
と同層にゲッタリング材を配した本発明の第７の実施形
態の断面図であり、図１５〜図１７は、第６の実施形態
（図１３に示される半導体装置）の製造方法であり、図
１８及び図１９は、第７の実施形態（図１４に示される
半導体装置）の製造方法を示している。また、図２０
は、図８の実施形態の構成および製法を示している。
【００５４】図１において、下層配線１は、層間絶縁膜
７の上に設けられ、上層配線２は支柱３、４によって、
層間絶縁膜７または下層配線１上に支持されている。第
一支柱３は、層間絶縁膜７上にあって上層配線２を支
え、第二支柱４は、下層配線１上にあって上層配線２を
支えるように立設されている。上層配線２は、これら第
一、第二支柱３、４によって持ち上げられたかたちにな
り、上下配線１、２間に空間５が形成される。空間５
は、隣合う下層配線１の側面１ａ、１ｂの間５ａと、真
上、真下の上下間で下層配線１の上面１ｃと上層配線２
の下面２ｄとの間５ｂと、幾何学的にねじれの位置にあ
る下層配線１と上層配線２の間５ｃとを有する立体空間
となる。
７の上に設けられ、上層配線２は支柱３、４によって、
層間絶縁膜７または下層配線１上に支持されている。第
一支柱３は、層間絶縁膜７上にあって上層配線２を支
え、第二支柱４は、下層配線１上にあって上層配線２を
支えるように立設されている。上層配線２は、これら第
一、第二支柱３、４によって持ち上げられたかたちにな
り、上下配線１、２間に空間５が形成される。空間５
は、隣合う下層配線１の側面１ａ、１ｂの間５ａと、真
上、真下の上下間で下層配線１の上面１ｃと上層配線２
の下面２ｄとの間５ｂと、幾何学的にねじれの位置にあ
る下層配線１と上層配線２の間５ｃとを有する立体空間
となる。
【００５５】図１において、支柱３、４は、電気的な絶
縁物により形成されており、第二支柱４内に埋設された
金属６により、上下層１、２間は電気的に接続される。
金属６は、必要な個所に適宜設けられるものである。
縁物により形成されており、第二支柱４内に埋設された
金属６により、上下層１、２間は電気的に接続される。
金属６は、必要な個所に適宜設けられるものである。
【００５６】図２において、金属１６は、上下層１、２
間を電気的に接続するものである。この第２の実施形態
では、上層配線２が、支柱３、４によって十分に支えら
れるものであり、金属１６の厚さに関しては限定される
ことはない。しかし、金属１６の厚さを適当にして、支
柱の代わりとすることもできる。
間を電気的に接続するものである。この第２の実施形態
では、上層配線２が、支柱３、４によって十分に支えら
れるものであり、金属１６の厚さに関しては限定される
ことはない。しかし、金属１６の厚さを適当にして、支
柱の代わりとすることもできる。
【００５７】また、図３において、支柱５３、５６は、
導電体よりなるものであり、適宜な太さを有する。下層
配線１上に設けられた支柱５６は、上下層１、２を電気
的に接続する役割も担う。電気的に接続する必要のない
部分は、支柱５３のように、絶縁膜上に適宜立設する。
導電体よりなるものであり、適宜な太さを有する。下層
配線１上に設けられた支柱５６は、上下層１、２を電気
的に接続する役割も担う。電気的に接続する必要のない
部分は、支柱５３のように、絶縁膜上に適宜立設する。
【００５８】図１乃至図３では、層間絶縁膜７上に上下
２層の配線１、２のみを図示しているが、本発明では、
これに限定されず、上層配線のさらに上に上層配線を有
する３層以上のものも当然ながら含まれており、その場
合には上下の相対関係で上層配線または下層配線と呼
ぶ。これは、図４以降も同様である。
２層の配線１、２のみを図示しているが、本発明では、
これに限定されず、上層配線のさらに上に上層配線を有
する３層以上のものも当然ながら含まれており、その場
合には上下の相対関係で上層配線または下層配線と呼
ぶ。これは、図４以降も同様である。
【００５９】上下層配線１、２は、アルミニウム（Ａ
ｌ）、アルミニウム合金、銅（Ｃｕ）、タングステン
（Ｗ）、タングステンシリサイド（ＷＳｉ）、窒化チタ
ン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）などの単
体又は積層体からなる。埋設金属６（図１参照）およ
び、導通用金属１６（図２参照）も同様である。
ｌ）、アルミニウム合金、銅（Ｃｕ）、タングステン
（Ｗ）、タングステンシリサイド（ＷＳｉ）、窒化チタ
ン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）などの単
体又は積層体からなる。埋設金属６（図１参照）およ
び、導通用金属１６（図２参照）も同様である。
【００６０】支柱３、４は、絶縁物製の場合、ＳｉＯｘ
Ｎｘ、ＳｉＯｘ、ＳｉＯＦ、アモルファスフルオロカー
ボン（ａ−Ｃ：Ｆ）などの低誘電率の物質であることが
好ましい。また、上層配線を支えうる強度を確保しうる
ものであることが好ましい。
Ｎｘ、ＳｉＯｘ、ＳｉＯＦ、アモルファスフルオロカー
ボン（ａ−Ｃ：Ｆ）などの低誘電率の物質であることが
好ましい。また、上層配線を支えうる強度を確保しうる
ものであることが好ましい。
【００６１】導電体により成形された支柱５３、５６
（図３参照）は、上下層配線１、２と同様に、アルミニ
ウム（Ａｌ）、アルミニウム合金、銅（Ｃｕ）、タング
ステン（Ｗ）、タングステンシリサイド（ＷＳｉ）、窒
化チタン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）な
どの単体又は積層体からなる。
（図３参照）は、上下層配線１、２と同様に、アルミニ
ウム（Ａｌ）、アルミニウム合金、銅（Ｃｕ）、タング
ステン（Ｗ）、タングステンシリサイド（ＷＳｉ）、窒
化チタン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）な
どの単体又は積層体からなる。
【００６２】層間絶縁膜７は、たとえば、プラズマ酸化
膜またはバイアススパッタ酸化膜などの酸化膜である。
膜またはバイアススパッタ酸化膜などの酸化膜である。
【００６３】なお、層間絶縁膜７を介して上下層配線
１、２が順次積み重ねられた多層構造のものでは、図４
に示されるように、層間絶縁膜７中に、導通用の金属１
７が埋設される。また、図示されないが、第二支柱３及
び層間絶縁膜７内に金属を埋設させ、上層配線２とさら
にその上の上層配線２を接続してもよい。
１、２が順次積み重ねられた多層構造のものでは、図４
に示されるように、層間絶縁膜７中に、導通用の金属１
７が埋設される。また、図示されないが、第二支柱３及
び層間絶縁膜７内に金属を埋設させ、上層配線２とさら
にその上の上層配線２を接続してもよい。
【００６４】図４は、本発明の半導体装置の第４の実施
形態を示しており、層間絶縁膜７に貫通孔８が設けら
れ、直下のシリコン基板９に設けられた素子間分離用凹
部１０と貫通孔８は連通している。素子間分離用凹部１
０は、素子間の絶縁性を高めるためのものであり、空間
５と同様に、絶縁物で埋められているよりも、空間、ま
たは、真空に近い空間であることが好ましい。貫通孔８
は、素子間分離用凹部１０を形成するために設けられ
る。
形態を示しており、層間絶縁膜７に貫通孔８が設けら
れ、直下のシリコン基板９に設けられた素子間分離用凹
部１０と貫通孔８は連通している。素子間分離用凹部１
０は、素子間の絶縁性を高めるためのものであり、空間
５と同様に、絶縁物で埋められているよりも、空間、ま
たは、真空に近い空間であることが好ましい。貫通孔８
は、素子間分離用凹部１０を形成するために設けられ
る。
【００６５】図５は、本発明の半導体装置の第５の実施
形態を示しており、図４に示される半導体装置に加え
て、さらに、素子間分離用凹部１０の表面に耐エッチン
グ膜１１が形成されている。耐エッチング膜１１は、製
造過程で、凹部１０が侵食されないようにするためのも
のである。
形態を示しており、図４に示される半導体装置に加え
て、さらに、素子間分離用凹部１０の表面に耐エッチン
グ膜１１が形成されている。耐エッチング膜１１は、製
造過程で、凹部１０が侵食されないようにするためのも
のである。
【００６６】耐エッチング膜１１としては、ＳｉＯｘＮ
ｘ、ＳｉＯｘがある。この耐エッチング膜１１は、層間
絶縁膜をエッチングする際のレジストマスクを剥離せず
に適切な条件で酸素プラズマ照射を行なうことにより形
成できる。
ｘ、ＳｉＯｘがある。この耐エッチング膜１１は、層間
絶縁膜をエッチングする際のレジストマスクを剥離せず
に適切な条件で酸素プラズマ照射を行なうことにより形
成できる。
【００６７】次に、図６及び図７に基づいて、本発明の
半導体装置の第１の実施形態（図１参照）、及び第２の
実施形態（図２参照）の製造方法を説明する。
半導体装置の第１の実施形態（図１参照）、及び第２の
実施形態（図２参照）の製造方法を説明する。
【００６８】図６において、まず、（ａ）層間絶縁膜７
上に下層配線１を形成する。この（ａ）工程では、たと
えば、アルミニウム合金、銅など前述した材料の単体又
は積層体を、パターニング後エッチングするなどして下
層配線１を形成する。その形成には、たとえば、ＤＣマ
グネトロンスパッタ装置を用いて、ＤＣ電圧を約−１ｋ
Ｗ、使用ガスをＡｒ（プラズマイオン）、その流量を約
０．１リットル毎分（ただし、以下すべて標準状態（０
℃、０．１ＭＰａ（１ａｔｍ））における体積であ
る）、反応室内の圧力を約３Ｐａとし、ターゲットをＡ
ｌとする。その後、スパッタで形成されたＡｌ薄膜の余
分な部分をレジストマスクの形成とその後のメタルエッ
チング（異方性ドライエッチング）などで除去し、Ａｌ
配線（下層配線）を得る。また、この他にも、ＣＶＤ
法、めっき法なども可能である。なお、上層配線も同様
に形成することができる。さらに、コンタクトホールに
金属を埋設するにも前記方法が有効である。
上に下層配線１を形成する。この（ａ）工程では、たと
えば、アルミニウム合金、銅など前述した材料の単体又
は積層体を、パターニング後エッチングするなどして下
層配線１を形成する。その形成には、たとえば、ＤＣマ
グネトロンスパッタ装置を用いて、ＤＣ電圧を約−１ｋ
Ｗ、使用ガスをＡｒ（プラズマイオン）、その流量を約
０．１リットル毎分（ただし、以下すべて標準状態（０
℃、０．１ＭＰａ（１ａｔｍ））における体積であ
る）、反応室内の圧力を約３Ｐａとし、ターゲットをＡ
ｌとする。その後、スパッタで形成されたＡｌ薄膜の余
分な部分をレジストマスクの形成とその後のメタルエッ
チング（異方性ドライエッチング）などで除去し、Ａｌ
配線（下層配線）を得る。また、この他にも、ＣＶＤ
法、めっき法なども可能である。なお、上層配線も同様
に形成することができる。さらに、コンタクトホールに
金属を埋設するにも前記方法が有効である。
【００６９】次に、（ｂ）下層配線１を覆うように犠牲
層２２を形成する。犠牲層２２は、たとえば、アモルフ
ァスシリコンを成膜して形成する。この成膜は、たとえ
ば、減圧ＣＶＤ装置により、使用ガスをＳｉＨ４とＡｒ
（またはＨ２）として、ＳｉＨ４の流量を約０．０５〜
０．２リットル毎分、Ａｒの流量を約０．５〜２リット
ル毎分とし、反応室内の圧力を数１０Ｐａ、基板温度を
約３５０℃以下１５０℃以上とする。
層２２を形成する。犠牲層２２は、たとえば、アモルフ
ァスシリコンを成膜して形成する。この成膜は、たとえ
ば、減圧ＣＶＤ装置により、使用ガスをＳｉＨ４とＡｒ
（またはＨ２）として、ＳｉＨ４の流量を約０．０５〜
０．２リットル毎分、Ａｒの流量を約０．５〜２リット
ル毎分とし、反応室内の圧力を数１０Ｐａ、基板温度を
約３５０℃以下１５０℃以上とする。
【００７０】次に、（ｃ）犠牲層２２をＣＭＰ（ケミカ
ルメカニカルポリッシング（Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ））などの方法で
平坦化したのち、フォトレジストマスク２３を形成す
る。
ルメカニカルポリッシング（Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ））などの方法で
平坦化したのち、フォトレジストマスク２３を形成す
る。
【００７１】次に、（ｄ）マスク２３で覆われていない
部分の犠牲層２４をエッチングで取り除く。このエッチ
ングは、異方性エッチングであることが、寸法制御の観
点から好ましく、たとえば、ＩＣＰ−ＲＩＥ装置（誘導
性結合プラズマ−反応性イオンエッチング（Ｉｎｄｕｃ
ｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａ
ｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ））により、コイ
ルを約１２００Ｗ、プラテンを約３０Ｗにし、反応室内
の圧力を約２．６７Ｐａ、ＳＦ６とフルオロカーボンガ
スをそれぞれ約０．１リットル毎分と約０．０５リット
ル毎分の流量で用いることが好ましい。
部分の犠牲層２４をエッチングで取り除く。このエッチ
ングは、異方性エッチングであることが、寸法制御の観
点から好ましく、たとえば、ＩＣＰ−ＲＩＥ装置（誘導
性結合プラズマ−反応性イオンエッチング（Ｉｎｄｕｃ
ｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａ
ｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ））により、コイ
ルを約１２００Ｗ、プラテンを約３０Ｗにし、反応室内
の圧力を約２．６７Ｐａ、ＳＦ６とフルオロカーボンガ
スをそれぞれ約０．１リットル毎分と約０．０５リット
ル毎分の流量で用いることが好ましい。
【００７２】次に、図７において、（ｅ）マスク２３を
取り除いてから、掘り下げられた犠牲層の部分２４に絶
縁膜を埋め込んで支柱２５を形成する。支柱２５の形成
には、ＳｉＯ２膜成膜が好ましい。この成膜は、ＥＣＲ
−ＣＶＤ装置（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ−ＣＶＤ装置）に
より、μ波パワーを約１ｋＷ、コイル電流を約２０Ａ、
使用ガスをＳｉＨ４とＯ２とＡｒとして、その流量をそ
れぞれ約０．０１リットル毎分と約０．０２リットル毎
分と約０．０５リットル毎分とし、反応室内の圧力を、
数×１０−１Ｐａ、基板温度を、約３００℃以上４５０
℃以下、ＲＦパワーを約２００Ｗとする。
取り除いてから、掘り下げられた犠牲層の部分２４に絶
縁膜を埋め込んで支柱２５を形成する。支柱２５の形成
には、ＳｉＯ２膜成膜が好ましい。この成膜は、ＥＣＲ
−ＣＶＤ装置（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ−ＣＶＤ装置）に
より、μ波パワーを約１ｋＷ、コイル電流を約２０Ａ、
使用ガスをＳｉＨ４とＯ２とＡｒとして、その流量をそ
れぞれ約０．０１リットル毎分と約０．０２リットル毎
分と約０．０５リットル毎分とし、反応室内の圧力を、
数×１０−１Ｐａ、基板温度を、約３００℃以上４５０
℃以下、ＲＦパワーを約２００Ｗとする。
【００７３】次に、（ｆ）前記工程で形成された支柱２
５および残りの犠牲層２２の上にフォトレジストマスク
２７を形成し、異方性エッチングを行うことによりコン
タクトホール２６を形成する。この場合の異方性エッチ
ングは、支柱２５の材質にもよるが、前述のように、Ｓ
ｉＯ２膜で形成している場合には、ＳｉＯ２膜の異方性
エッチングを行う。これは、たとえば、ＩＣＰ−ＲＩＥ
装置により、コイルを約１０００Ｗ、プラテンを約５０
０Ｗにし、反応室内の圧力を約０．３３Ｐａ、フルオロ
カーボンガスを標準状態で約０．０２リットル毎分の流
量で用いる。なお、図示しないがコンタクトホールは支
柱２５内だけに限らず、必要ならば、犠牲層２２に形成
してもよい。その場合には、支柱２５と犠牲層２２の両
方の材料を考慮して製法が決定される。
５および残りの犠牲層２２の上にフォトレジストマスク
２７を形成し、異方性エッチングを行うことによりコン
タクトホール２６を形成する。この場合の異方性エッチ
ングは、支柱２５の材質にもよるが、前述のように、Ｓ
ｉＯ２膜で形成している場合には、ＳｉＯ２膜の異方性
エッチングを行う。これは、たとえば、ＩＣＰ−ＲＩＥ
装置により、コイルを約１０００Ｗ、プラテンを約５０
０Ｗにし、反応室内の圧力を約０．３３Ｐａ、フルオロ
カーボンガスを標準状態で約０．０２リットル毎分の流
量で用いる。なお、図示しないがコンタクトホールは支
柱２５内だけに限らず、必要ならば、犠牲層２２に形成
してもよい。その場合には、支柱２５と犠牲層２２の両
方の材料を考慮して製法が決定される。
【００７４】次に、（ｇ）フォトレジストマスク２７を
取り除いてから、金属６をコンタクトホール２６に埋め
込む。この埋め込みは、ＥＣＲ−ＣＶＤ装置により、μ
波パワーを約１ｋＷ、コイル電流を約２０Ａ、使用ガス
をＷＦ６とＨ２とＡｒとして、その流量をそれぞれ約
０．０１リットル毎分と約０．０２リットル毎分と約
０．０５リットル毎分とし、反応室内の圧力を、約０．
７Ｐａ、基板温度を、約３００℃以上４５０℃以下、Ｒ
Ｆパワーを約２００Ｗとする。
取り除いてから、金属６をコンタクトホール２６に埋め
込む。この埋め込みは、ＥＣＲ−ＣＶＤ装置により、μ
波パワーを約１ｋＷ、コイル電流を約２０Ａ、使用ガス
をＷＦ６とＨ２とＡｒとして、その流量をそれぞれ約
０．０１リットル毎分と約０．０２リットル毎分と約
０．０５リットル毎分とし、反応室内の圧力を、約０．
７Ｐａ、基板温度を、約３００℃以上４５０℃以下、Ｒ
Ｆパワーを約２００Ｗとする。
【００７５】次に、（ｈ）上層配線２を形成する。上層
配線２は、前述した下層配線１と同様の材料で同様の方
法により形成することができるが、１つの半導体装置で
下層配線１と上層配線２の材料と製法を異ならせてもよ
い。
配線２は、前述した下層配線１と同様の材料で同様の方
法により形成することができるが、１つの半導体装置で
下層配線１と上層配線２の材料と製法を異ならせてもよ
い。
【００７６】次に、（ｉ）犠牲層２２のエッチングによ
り空間５を形成する。これには、等方性エッチングが、
上層配線下や上下層間のエッチングを容易にするという
観点から好ましい。たとえば、ＳＦ６プラズマを使用し
て、ＩＣＰ（誘導性結合プラズマ）条件では、コイルを
約６００Ｗ、プラテンを約５Ｗにし、反応室内の圧力を
約２．７Ｐａ、使用ガスと流量をＳＦ６、約０．１リッ
トル毎分とすることが好ましい。また、ＥＣＲ条件で
は、ＥＣＲ−ＣＶＤ装置による、μ波パワーを約１ｋ
Ｗ、コイル電流を約２０Ａ、使用ガスのＳＦ６とＡｒの
流量を、約０．０５リットル毎分と約０．０５リットル
毎分、反応室内の圧力を約０．７Ｐａ、基板温度を、約
３００℃以上４５０℃以下とする。
り空間５を形成する。これには、等方性エッチングが、
上層配線下や上下層間のエッチングを容易にするという
観点から好ましい。たとえば、ＳＦ６プラズマを使用し
て、ＩＣＰ（誘導性結合プラズマ）条件では、コイルを
約６００Ｗ、プラテンを約５Ｗにし、反応室内の圧力を
約２．７Ｐａ、使用ガスと流量をＳＦ６、約０．１リッ
トル毎分とすることが好ましい。また、ＥＣＲ条件で
は、ＥＣＲ−ＣＶＤ装置による、μ波パワーを約１ｋ
Ｗ、コイル電流を約２０Ａ、使用ガスのＳＦ６とＡｒの
流量を、約０．０５リットル毎分と約０．０５リットル
毎分、反応室内の圧力を約０．７Ｐａ、基板温度を、約
３００℃以上４５０℃以下とする。
【００７７】なお、上記犠牲層２２を除去するための等
方性エッチングには、ＸｅＦ２ガス使用することもでき
る。その場合には、反応室内の圧力は、約０．４Ｐａ以
下とする。
方性エッチングには、ＸｅＦ２ガス使用することもでき
る。その場合には、反応室内の圧力は、約０．４Ｐａ以
下とする。
【００７８】前述の（ｇ）工程（埋設金属６の形成）と
（ｈ）工程（上層配線２の形成）は同時に行うことがで
きる。その場合、埋設金属６と上層配線２の材料は、ア
ルミニウム（Ａｌ）、アルミニウム合金、銅（Ｃｕ）、
タングステン（Ｗ）、タングステンシリサイド（ＷＳ
ｉ）、窒化チタン（ＴｉＮ）、チタンシリサイト（Ｔｉ
Ｓｉ）などの単体又は積層体で、スパッタ法もしくはＣ
ＶＤ法により形成する。
（ｈ）工程（上層配線２の形成）は同時に行うことがで
きる。その場合、埋設金属６と上層配線２の材料は、ア
ルミニウム（Ａｌ）、アルミニウム合金、銅（Ｃｕ）、
タングステン（Ｗ）、タングステンシリサイド（ＷＳ
ｉ）、窒化チタン（ＴｉＮ）、チタンシリサイト（Ｔｉ
Ｓｉ）などの単体又は積層体で、スパッタ法もしくはＣ
ＶＤ法により形成する。
【００７９】なお、本発明では、犠牲層を、前述のアモ
ルファスシリコンの成膜によるものに限らない。たとえ
ば、レジスト（型番ＡＺ１３５０）を犠牲層とすること
もできる。その場合のレジストエッチングにも等方性、
異方性のどちらを用いることもできる。等方性エッチン
グを用いる場合、その条件は、たとえば、コイル約６０
０Ｗ、プラテン約１０Ｗ、反応室内の圧力約５．３２Ｐ
ａ、使用ガスと流量をＯ２、約０．０３リットル毎分と
する。また、異方性エッチングの場合には、コイル約６
００Ｗ、プラテン約１５Ｗ、反応室内の圧力約０．２７
Ｐａ、使用ガスと流量Ｏ２、約０．０２リットル毎分と
する。そのほかにも、従来から用いられている方法を適
宜使用することができる。
ルファスシリコンの成膜によるものに限らない。たとえ
ば、レジスト（型番ＡＺ１３５０）を犠牲層とすること
もできる。その場合のレジストエッチングにも等方性、
異方性のどちらを用いることもできる。等方性エッチン
グを用いる場合、その条件は、たとえば、コイル約６０
０Ｗ、プラテン約１０Ｗ、反応室内の圧力約５．３２Ｐ
ａ、使用ガスと流量をＯ２、約０．０３リットル毎分と
する。また、異方性エッチングの場合には、コイル約６
００Ｗ、プラテン約１５Ｗ、反応室内の圧力約０．２７
Ｐａ、使用ガスと流量Ｏ２、約０．０２リットル毎分と
する。そのほかにも、従来から用いられている方法を適
宜使用することができる。
【００８０】次に、本発明の半導体装置の第３の実施形
態（図３参照）の製造方法を説明する。この半導体装置
の製造方法の前半部分は、図６に示される（ａ）工程〜
（ｄ）工程と同様である。後半部分、（ｅ−１）工程、
（ｈ）工程及び（ｉ）工程を図８に基づいて説明する。
態（図３参照）の製造方法を説明する。この半導体装置
の製造方法の前半部分は、図６に示される（ａ）工程〜
（ｄ）工程と同様である。後半部分、（ｅ−１）工程、
（ｈ）工程及び（ｉ）工程を図８に基づいて説明する。
【００８１】図８において、（ｅ−１）マスク２３（図
６参照）を取り除いてから、掘り下げられた犠牲層の部
分２４に、導電体を埋め込んで支柱２８を形成する。こ
の導電性を有する支柱２８は、上下層配線１、２と同様
の材料で同様の方法により形成することができる。続い
て、（ｈ）上層配線２を形成する。この上層配線２も同
様に、前述した下層配線１と同様の材料で同様の方法に
より形成することができる。（ｉ）犠牲層２２のエッチ
ングにより空間５を形成する工程も。図７と同様であ
る。
６参照）を取り除いてから、掘り下げられた犠牲層の部
分２４に、導電体を埋め込んで支柱２８を形成する。こ
の導電性を有する支柱２８は、上下層配線１、２と同様
の材料で同様の方法により形成することができる。続い
て、（ｈ）上層配線２を形成する。この上層配線２も同
様に、前述した下層配線１と同様の材料で同様の方法に
より形成することができる。（ｉ）犠牲層２２のエッチ
ングにより空間５を形成する工程も。図７と同様であ
る。
【００８２】図８における製造方法では、（ｅ−１）の
支柱２８を形成する工程と、（ｈ）の上層配線２を形成
する工程を同時に行うことができる。
支柱２８を形成する工程と、（ｈ）の上層配線２を形成
する工程を同時に行うことができる。
【００８３】また、図８における製造工程では、図７に
おける上下層配線１、２間を電気的に接続するための金
属６を埋設するための工程（ｆ）および（ｇ）が省略さ
れる。
おける上下層配線１、２間を電気的に接続するための金
属６を埋設するための工程（ｆ）および（ｇ）が省略さ
れる。
【００８４】次に、素子間分離用凹部１０（図４及び図
５参照）を形成する工程を図９乃至図１２に基づいて説
明する。素子間分離用凹部１０を形成する方法は２つあ
る。第１の方法は、犠牲層２２を取り除くときにこれと
同時にエッチングする方法である。第２の方法は、層間
絶縁膜７と同時にエッチングする方法である。第１の方
法では、犠牲層２２を除去するためには、等方性エッチ
ングが用いられるため、凹部の深さの正確な制御は難し
いが、前述した図６及び図７に示される製造工程、また
は、図６及び図８に示される工程に、容易に加えられ
る。第２の方法では、層間絶縁膜７に貫通孔８を形成す
るときに異方性エッチングを用いることにより、凹部の
深さの正確な制御を行うことができるが、最終工程
（ｉ）で犠牲層２２を取り除くときに、凹部が侵食され
ないよう気をつけなければならない。そこで、図５に示
される第５の実施形態のように、耐エッチング膜１１が
設けられ、最終工程（ｉ）に備えて凹部１０の内面を保
護している。
５参照）を形成する工程を図９乃至図１２に基づいて説
明する。素子間分離用凹部１０を形成する方法は２つあ
る。第１の方法は、犠牲層２２を取り除くときにこれと
同時にエッチングする方法である。第２の方法は、層間
絶縁膜７と同時にエッチングする方法である。第１の方
法では、犠牲層２２を除去するためには、等方性エッチ
ングが用いられるため、凹部の深さの正確な制御は難し
いが、前述した図６及び図７に示される製造工程、また
は、図６及び図８に示される工程に、容易に加えられ
る。第２の方法では、層間絶縁膜７に貫通孔８を形成す
るときに異方性エッチングを用いることにより、凹部の
深さの正確な制御を行うことができるが、最終工程
（ｉ）で犠牲層２２を取り除くときに、凹部が侵食され
ないよう気をつけなければならない。そこで、図５に示
される第５の実施形態のように、耐エッチング膜１１が
設けられ、最終工程（ｉ）に備えて凹部１０の内面を保
護している。
【００８５】図９及び図１０は、前述の第１の方法、つ
まり、図４に示される第４の実施形態の製造方法を示す
ものである。
まり、図４に示される第４の実施形態の製造方法を示す
ものである。
【００８６】図９において、シリコン基板９の上には、
層間絶縁膜７が設けられている。金属１７は、素子と下
層配線１を電気的に接続させるために層間絶縁膜７内に
適宜埋設されている。（ａ）下層配線１を形成する工程
は、図６と同様である。
層間絶縁膜７が設けられている。金属１７は、素子と下
層配線１を電気的に接続させるために層間絶縁膜７内に
適宜埋設されている。（ａ）下層配線１を形成する工程
は、図６と同様である。
【００８７】次に、（ａ−１）層間絶縁膜７直下のシリ
コン基板９の素子間分離用凹部形成領域１０ａを露出さ
せるため、この上方にあたる部分７ａを除いて、層間絶
縁膜７と下層配線１をフォトレジストマスク等のマスク
３０で覆う。
コン基板９の素子間分離用凹部形成領域１０ａを露出さ
せるため、この上方にあたる部分７ａを除いて、層間絶
縁膜７と下層配線１をフォトレジストマスク等のマスク
３０で覆う。
【００８８】次に、（ａ−２）層間絶縁膜７をエッチン
グする。エッチングは、異方性エッチングで、ＩＣＰ−
ＲＩＥにより、コイル約１０００Ｗ、プラテン約５００
Ｗ、反応室内の圧力約０．３３Ｐａ、使用ガスはフルオ
ロカーボンガスで、その流量は、約０．０２リットル毎
分の状態で行なうことができる。
グする。エッチングは、異方性エッチングで、ＩＣＰ−
ＲＩＥにより、コイル約１０００Ｗ、プラテン約５００
Ｗ、反応室内の圧力約０．３３Ｐａ、使用ガスはフルオ
ロカーボンガスで、その流量は、約０．０２リットル毎
分の状態で行なうことができる。
【００８９】次に、（ａ−３）マスク３０を除去する。
層間絶縁膜７に貫通孔８が形成されており、シリコン基
板９の素子間分離用凹部形成領域１０ａが露出してい
る。
層間絶縁膜７に貫通孔８が形成されており、シリコン基
板９の素子間分離用凹部形成領域１０ａが露出してい
る。
【００９０】続いて、図１０の（ｂ）工程〜（ｈ）工程
は、図６及び図７のそれと同様であるが、最終の（ｉ−
１）工程では、等方エッチングが行われ、犠牲層２２の
除去とともに、露出した素子間分離用凹部形成領域１０
ａからシリコン基板９が掘り下げられ、素子間分離用凹
部１０が形成される。
は、図６及び図７のそれと同様であるが、最終の（ｉ−
１）工程では、等方エッチングが行われ、犠牲層２２の
除去とともに、露出した素子間分離用凹部形成領域１０
ａからシリコン基板９が掘り下げられ、素子間分離用凹
部１０が形成される。
【００９１】図１１及び図１２は、前述の第２の方法、
つまり、図５に示される第５の実施形態の製造方法を示
している。図１１の（ａ）工程は、図６および図９と同
様である。
つまり、図５に示される第５の実施形態の製造方法を示
している。図１１の（ａ）工程は、図６および図９と同
様である。
【００９２】次に、図１１において、（ａ−１−１）シ
リコン基板９に素子間分離用凹部１０を形成するため、
この上方にあたる部分７ａを除いて、層間絶縁膜７と下
層配線１をフォトレジストマスク等のマスク３０で覆
う。
リコン基板９に素子間分離用凹部１０を形成するため、
この上方にあたる部分７ａを除いて、層間絶縁膜７と下
層配線１をフォトレジストマスク等のマスク３０で覆
う。
【００９３】次に、（ａ−２−１）層間絶縁膜７および
その直下のシリコン基板９をエッチングして素子間分離
用凹部を形成する。エッチングは、図９の（ａ−２）工
程と同様に、異方性エッチングであるが、素子間分離用
凹部１０の深さが所定のものとなるように、適宜制御さ
れる。
その直下のシリコン基板９をエッチングして素子間分離
用凹部を形成する。エッチングは、図９の（ａ−２）工
程と同様に、異方性エッチングであるが、素子間分離用
凹部１０の深さが所定のものとなるように、適宜制御さ
れる。
【００９４】次に、（ａ−２−２）素子間分離用凹部１
０の内面に耐エッチング膜１１を形成する。耐エッチン
グ膜１１の材料としては、ＳｉＯｘＮｘ、ＳｉＯｘなど
がある。この耐エッチング膜１１は、層間絶縁膜７をエ
ッチングする際のレジストマスク３０を剥離せずに適切
な条件で酸素プラズマ照射を行なうことにより形成でき
る。層間絶縁膜７に貫通孔８を形成する際は、異方性エ
ッチングを用いるので、素子間分離用凹部１０の深さを
制御することが容易で、優れた半導体装置を精度よく製
造することができる。
０の内面に耐エッチング膜１１を形成する。耐エッチン
グ膜１１の材料としては、ＳｉＯｘＮｘ、ＳｉＯｘなど
がある。この耐エッチング膜１１は、層間絶縁膜７をエ
ッチングする際のレジストマスク３０を剥離せずに適切
な条件で酸素プラズマ照射を行なうことにより形成でき
る。層間絶縁膜７に貫通孔８を形成する際は、異方性エ
ッチングを用いるので、素子間分離用凹部１０の深さを
制御することが容易で、優れた半導体装置を精度よく製
造することができる。
【００９５】次に、図１２において、（ａ−３−１）マ
スク３０を除去する。以下、（ｂ）工程〜（ｉ）工程ま
で、図６及び図７に示される（ｂ）工程〜（ｉ）工程と
同様であるが、最終の（ｉ）工程では、耐エッチング膜
１１により、犠牲層２２を取り除くときの等方エッチン
グで、素子間分離用凹部１０近辺の半導体素子が悪影響
を受けることがない。
スク３０を除去する。以下、（ｂ）工程〜（ｉ）工程ま
で、図６及び図７に示される（ｂ）工程〜（ｉ）工程と
同様であるが、最終の（ｉ）工程では、耐エッチング膜
１１により、犠牲層２２を取り除くときの等方エッチン
グで、素子間分離用凹部１０近辺の半導体素子が悪影響
を受けることがない。
【００９６】前述の製法の実施形態において、減圧ＣＶ
Ｄ法やＥＣＲ−ＣＶＤ法を用いているが他のＣＶＤ法
（熱ＣＶＤ法（常圧ＣＶＤ法）、プラズマＣＶＤ法、光
−ＣＶＤ法、ＩＣＰ（誘導性結合プラズマ）−ＣＶＤ
法、ヘリコン−ＣＶＤ法、ＳＷＰ（表面波プラズマ）−
ＣＶＤ法、その他のＣＶＤ法、その他のＨＤＰ（高密度
プラズマ）−ＣＶＤ法）を用いても効果は同じである。
また、ＣＶＤ法の代わりにスパッタ法やめっき法を用い
ても効果は同じである。さらに、エッチング法において
も本実施形態では、ＩＣＰ―ＲＩＥ法を用いているが、
他のＲＩＥ法（前述のＣＶＤ法で使用されているプラズ
マ法を用いたＲＩＥ法、ＤＲＭ−ＲＩＥ法）を用いても
効果は同じである。
Ｄ法やＥＣＲ−ＣＶＤ法を用いているが他のＣＶＤ法
（熱ＣＶＤ法（常圧ＣＶＤ法）、プラズマＣＶＤ法、光
−ＣＶＤ法、ＩＣＰ（誘導性結合プラズマ）−ＣＶＤ
法、ヘリコン−ＣＶＤ法、ＳＷＰ（表面波プラズマ）−
ＣＶＤ法、その他のＣＶＤ法、その他のＨＤＰ（高密度
プラズマ）−ＣＶＤ法）を用いても効果は同じである。
また、ＣＶＤ法の代わりにスパッタ法やめっき法を用い
ても効果は同じである。さらに、エッチング法において
も本実施形態では、ＩＣＰ―ＲＩＥ法を用いているが、
他のＲＩＥ法（前述のＣＶＤ法で使用されているプラズ
マ法を用いたＲＩＥ法、ＤＲＭ−ＲＩＥ法）を用いても
効果は同じである。
【００９７】本発明では、さらに、図１３及び図１４に
示されるように、前述した空間５に、ゲッタリング材５
０を配置し、最上層の配線の上にキャンピング層５２を
設けることにより、空間５からアウトガスを除去し、空
間の真空度を高めることができる。図１３および図１４
は、図１に示される第１の実施形態の空間５にゲッタリ
ング材５０を配置したものであるが、当然ながら、図２
乃至図５に示される実施形態の空間５にも同様に配置す
ることができる。製法も同様である。そのうち、図４に
示される実施形態の空間５にゲッタリング材５０を設け
たものについては、図２０においてその構造および製法
を説明する。
示されるように、前述した空間５に、ゲッタリング材５
０を配置し、最上層の配線の上にキャンピング層５２を
設けることにより、空間５からアウトガスを除去し、空
間の真空度を高めることができる。図１３および図１４
は、図１に示される第１の実施形態の空間５にゲッタリ
ング材５０を配置したものであるが、当然ながら、図２
乃至図５に示される実施形態の空間５にも同様に配置す
ることができる。製法も同様である。そのうち、図４に
示される実施形態の空間５にゲッタリング材５０を設け
たものについては、図２０においてその構造および製法
を説明する。
【００９８】図１３において、ゲッタリング材５０は、
層間絶縁膜７の上に設けられている。図１４において、
ゲッタリング材５０は、支柱５１の上に設けられてい
る。支柱５１は、絶縁物でも導電体でもよい。空間５
は、キャッピング層が設けられて半導体装置が完成した
場合には、気密に閉じられた空間となる。したがって、
ゲッタリング材５０のように、気体分子を吸着する作用
を有する物質を配置することによって、もともと空間５
に存在する気体や、半導体装置の完成後に材料から排出
される気体（アウトガス）を吸着して空間５から排除
し、空間５の真空度を上げることができる。真空度を上
げることによって、配線間のガスの誘電率を低減し、結
果として配線間容量のさらなる低減を図ることができ
る。また、腐食性ガスを排除することもできるので、半
導体装置の延命化を図ることができる。
層間絶縁膜７の上に設けられている。図１４において、
ゲッタリング材５０は、支柱５１の上に設けられてい
る。支柱５１は、絶縁物でも導電体でもよい。空間５
は、キャッピング層が設けられて半導体装置が完成した
場合には、気密に閉じられた空間となる。したがって、
ゲッタリング材５０のように、気体分子を吸着する作用
を有する物質を配置することによって、もともと空間５
に存在する気体や、半導体装置の完成後に材料から排出
される気体（アウトガス）を吸着して空間５から排除
し、空間５の真空度を上げることができる。真空度を上
げることによって、配線間のガスの誘電率を低減し、結
果として配線間容量のさらなる低減を図ることができ
る。また、腐食性ガスを排除することもできるので、半
導体装置の延命化を図ることができる。
【００９９】ゲッタリング材としては、バリウム、マグ
ネシウム、カルシウム、チタン、タンタル、ジルコニウ
ム、バナジウム、イットリウムなどがあるが、本発明で
は、配線間への配置のしやすさと、製法上の観点から、
チタン、ジルコニウム、イットリウムなどを用いること
が好ましい。これらは、配置に際して、表面の面積が最
も広くなるような形状で置かれることが好ましい。さら
に、チタンを用いた場合、空間５を形成する際に犠牲層
２２の除去のための等方エッチングに使用されるプラズ
マは、ＳＦ６ガスであることが好ましい。
ネシウム、カルシウム、チタン、タンタル、ジルコニウ
ム、バナジウム、イットリウムなどがあるが、本発明で
は、配線間への配置のしやすさと、製法上の観点から、
チタン、ジルコニウム、イットリウムなどを用いること
が好ましい。これらは、配置に際して、表面の面積が最
も広くなるような形状で置かれることが好ましい。さら
に、チタンを用いた場合、空間５を形成する際に犠牲層
２２の除去のための等方エッチングに使用されるプラズ
マは、ＳＦ６ガスであることが好ましい。
【０１００】キャッピング層５２は、絶縁性の膜であ
り、その材料は、二酸化ケイ素（ＳｉＯ２）のほか、フ
ッ素（Ｆ）もしくはカーボン（Ｃ）含有酸化膜（ＳｉＯ
Ｆ、ＳｉＯＣ）、有機ＳＯＧ、多孔質ＳＯＧ、有機ポリ
マー、アモルファスフルオロカーボン（ａ−Ｃ：Ｆ）、
窒化ケイ素（ＳｉＮ）などが好ましい。
り、その材料は、二酸化ケイ素（ＳｉＯ２）のほか、フ
ッ素（Ｆ）もしくはカーボン（Ｃ）含有酸化膜（ＳｉＯ
Ｆ、ＳｉＯＣ）、有機ＳＯＧ、多孔質ＳＯＧ、有機ポリ
マー、アモルファスフルオロカーボン（ａ−Ｃ：Ｆ）、
窒化ケイ素（ＳｉＮ）などが好ましい。
【０１０１】次に、図１５〜図１７に基づいて、図１４
に示される半導体装置（第６の実施形態）の製法を説明
する。
に示される半導体装置（第６の実施形態）の製法を説明
する。
【０１０２】図１５において、（ａ）下層配線２を形成
する工程は、図６と同様である。次に、ゲッタリング材
５０を、層間絶縁膜７上の適宜な位置に配するために、
（ａ−I−１）レジスト膜３１ａを塗布・硬化させ、
（ａ−I−２）レジスト露光によりパターニングし、フ
ォトレジストマスク３１を形成する。次に、（ａ−II）
ゲッタリング膜３２を形成する。この形成には、スパッ
タ法が好ましく、たとえば、チタンをターゲットにして
アルゴンのプラズマ下で行う。ゲッタリング膜３２が適
当な厚さになったとことで、（ａ−III）マスク３１を
除去する。以下、図１６及び図１７において、（ｂ）工
程〜（ｉ）工程は、図６及び図７に示されている（ｂ）
工程〜（ｉ）工程と同様である。
する工程は、図６と同様である。次に、ゲッタリング材
５０を、層間絶縁膜７上の適宜な位置に配するために、
（ａ−I−１）レジスト膜３１ａを塗布・硬化させ、
（ａ−I−２）レジスト露光によりパターニングし、フ
ォトレジストマスク３１を形成する。次に、（ａ−II）
ゲッタリング膜３２を形成する。この形成には、スパッ
タ法が好ましく、たとえば、チタンをターゲットにして
アルゴンのプラズマ下で行う。ゲッタリング膜３２が適
当な厚さになったとことで、（ａ−III）マスク３１を
除去する。以下、図１６及び図１７において、（ｂ）工
程〜（ｉ）工程は、図６及び図７に示されている（ｂ）
工程〜（ｉ）工程と同様である。
【０１０３】キャッピング層５２は、図１７の（ｉ）工
程で、空間５にゲッタリング材５０が形成されたあとの
（ｊ）工程で、最上層の上層配線２を覆うように形成さ
れる。キャッピング層５２は、たとえば、ＳｉＯ２を成
膜して形成する。この成膜は、たとえば、減圧ＣＶＤ装
置により、使用ガスをＳｉＨ４とＯ２（またはＮＯ２）
として、ＳｉＨ４の流量を約０．０５〜０．２リットル
毎分、Ｏ２の流量を約０．６〜２リットル毎分とし、反
応室内の圧力を約１３０Ｐａ、基板温度を約３５０℃以
下１５０℃以上とする。
程で、空間５にゲッタリング材５０が形成されたあとの
（ｊ）工程で、最上層の上層配線２を覆うように形成さ
れる。キャッピング層５２は、たとえば、ＳｉＯ２を成
膜して形成する。この成膜は、たとえば、減圧ＣＶＤ装
置により、使用ガスをＳｉＨ４とＯ２（またはＮＯ２）
として、ＳｉＨ４の流量を約０．０５〜０．２リットル
毎分、Ｏ２の流量を約０．６〜２リットル毎分とし、反
応室内の圧力を約１３０Ｐａ、基板温度を約３５０℃以
下１５０℃以上とする。
【０１０４】なお、図１５は、上層配線２を形成したあ
とで、これと同層にゲッタリング材５０を配設している
が、この（ａ）工程の前に、ゲッタリング材を配設する
工程（I）〜（III）を配してもよい。
とで、これと同層にゲッタリング材５０を配設している
が、この（ａ）工程の前に、ゲッタリング材を配設する
工程（I）〜（III）を配してもよい。
【０１０５】さらに、図１８及び図１９に基づいて、図
１４に示される半導体装置（第７の実施形態）の製法を
説明する。支柱５１は、図６及び図７に示される支柱２
５の形成工程と同様であり、前半の（ａ）工程〜（ｈ）
工程に至る工程は、図６及び図７と同様である。
１４に示される半導体装置（第７の実施形態）の製法を
説明する。支柱５１は、図６及び図７に示される支柱２
５の形成工程と同様であり、前半の（ａ）工程〜（ｈ）
工程に至る工程は、図６及び図７と同様である。
【０１０６】図１８において、（ｈ−I−１）レジスト
膜３１ａを塗布・硬化させ、（ｈ−I−２）レジスト露
光によりパターニングし、フォトレジストマスク３１を
形成する。次に、（ｈ−II）ゲッタリング膜３２を形成
する。この形成は、前述の（ａ−II）工程と同様であ
る。ゲッタリング膜３２が適当な厚さになったとこと
で、図１９に示されるように、（ｈ−III）工程でマス
ク３１を除去する。次に、犠牲層２２を除去する工程
は、図７に示される（ｉ）工程と同様であり、図１４に
示されるように、空間５に設けられた支柱５１上にゲッ
タリング材５０が設けられる。続いて、（ｊ）工程に示
されるように、最上層の上層配線２を覆うようにキャッ
ピング層５２が、図１７の（ｊ）工程と同様に形成され
る。
膜３１ａを塗布・硬化させ、（ｈ−I−２）レジスト露
光によりパターニングし、フォトレジストマスク３１を
形成する。次に、（ｈ−II）ゲッタリング膜３２を形成
する。この形成は、前述の（ａ−II）工程と同様であ
る。ゲッタリング膜３２が適当な厚さになったとこと
で、図１９に示されるように、（ｈ−III）工程でマス
ク３１を除去する。次に、犠牲層２２を除去する工程
は、図７に示される（ｉ）工程と同様であり、図１４に
示されるように、空間５に設けられた支柱５１上にゲッ
タリング材５０が設けられる。続いて、（ｊ）工程に示
されるように、最上層の上層配線２を覆うようにキャッ
ピング層５２が、図１７の（ｊ）工程と同様に形成され
る。
【０１０７】なお、図１８及び図１９の製造方法では、
上層配線２が形成される（ｈ）工程の後でゲッタリング
材５０を所定の位置に配設するように、（ｈ−I）、
（ｈ−II）および（ｈ−III）工程が設けられている
が、この（I）〜（III）のゲッタリング材配設工程は、
上層配線２の形成と前後しても構わない。したがって、
図７に示される（ｇ）工程で金属６枚切要のマスク２７
が取り除かれた後で、上層配線２を形成する前に、（ｇ
−I）、（ｇ−II）および（ｇ−III）工程として設けて
もよい。
上層配線２が形成される（ｈ）工程の後でゲッタリング
材５０を所定の位置に配設するように、（ｈ−I）、
（ｈ−II）および（ｈ−III）工程が設けられている
が、この（I）〜（III）のゲッタリング材配設工程は、
上層配線２の形成と前後しても構わない。したがって、
図７に示される（ｇ）工程で金属６枚切要のマスク２７
が取り除かれた後で、上層配線２を形成する前に、（ｇ
−I）、（ｇ−II）および（ｇ−III）工程として設けて
もよい。
【０１０８】キャッピング層５２は、図４又は図５に示
されるように、素子間分離用凹部１０と連続する空間５
にも形成することができる。その場合にも、ゲッタリン
グ層５０を形成する工程（I）〜（III）を、（ｇ）工程
又は（ｈ）工程の後に挿入し、最後に（ｊ）工程で、キ
ャッピング層５２を形成する。たとえば、途中でゲッタ
リング層５０が形成された場合、図１０の（ｉ−１）工
程は、図２０の（ｉ−１）のようになる。それに続い
て、キャッピング層５２を形成し、図２０の（ｊ）に示
されるように、素子間分離用凹部１０に連続する気密な
空間５が形成される。
されるように、素子間分離用凹部１０と連続する空間５
にも形成することができる。その場合にも、ゲッタリン
グ層５０を形成する工程（I）〜（III）を、（ｇ）工程
又は（ｈ）工程の後に挿入し、最後に（ｊ）工程で、キ
ャッピング層５２を形成する。たとえば、途中でゲッタ
リング層５０が形成された場合、図１０の（ｉ−１）工
程は、図２０の（ｉ−１）のようになる。それに続い
て、キャッピング層５２を形成し、図２０の（ｊ）に示
されるように、素子間分離用凹部１０に連続する気密な
空間５が形成される。
【図１】図１は、本発明の半導体装置の第１の実施形態
を示す断面図である。
を示す断面図である。
【図２】図２は、本発明の半導体装置の第２の実施形態
を示す断面図である。
を示す断面図である。
【図３】図３は、本発明の半導体装置の第３の実施形態
を示す断面図である。
を示す断面図である。
【図４】図４は、本発明の半導体装置の第４の実施形態
を示す断面図である。
を示す断面図である。
【図５】図５は、本発明の半導体装置の第５の実施形態
を示す断面図である。
を示す断面図である。
【図６】図６は、本発明の第１の実施形態の半導体装置
の製造方法の前半部分である。
の製造方法の前半部分である。
【図７】図７は、図６の製造方法の続きの後半部分であ
る。
る。
【図８】図８は、本発明の第３の実施形態の半導体装置
の製造方法を説明している。
の製造方法を説明している。
【図９】図９は、本発明の第４の実施形態の半導体装置
の製造方法の前半部分である。
の製造方法の前半部分である。
【図１０】図１０は、図９の製法の続きの後半部分を示
している。
している。
【図１１】図１１は、本発明の第５の実施形態の半導体
装置の製造方法の前半部分を示している。
装置の製造方法の前半部分を示している。
【図１２】図１２は、図１１の製法の後半部分を示す図
である。
である。
【図１３】図１３は、本発明の半導体装置の第６の実施
形態を示す断面図である。
形態を示す断面図である。
【図１４】図１４は、本発明の第７の実施形態の半導体
装置を示す断面図である。
装置を示す断面図である。
【図１５】図１５は、本発明の半導体装置の第６の実施
形態の製造方法の前半部分を示す図である。
形態の製造方法の前半部分を示す図である。
【図１６】図１６は、図１４の製法の中間部分を示して
いる。
いる。
【図１７】図１７は、図１４の製法の後半部分を示して
いる。
いる。
【図１８】図１８は、本発明の第７の実施形態の半導体
装置の製造方法の要部の前半部分を説明している。
装置の製造方法の要部の前半部分を説明している。
【図１９】図１９は、図１８の製造方法の要部の後半部
分を説明している。
分を説明している。
【図２０】図２０は、本発明の第８の実施形態の半導体
装置の構成および製造方法を説明している。
装置の構成および製造方法を説明している。
【図２１】図２１は、従来の半導体装置の一例を示す断
面図である。
面図である。
【図２２】図２２は、図２１の従来の半導体装置を製造
する方法の前半部分を示す図である。
する方法の前半部分を示す図である。
【図２３】図２３は、図２２の従来の製法の後半部分を
示す図である。
示す図である。
１ 下層配線 ２ 上層配線 ３ 第二支柱（絶縁性） ４ 第一支柱（絶縁性） ５ 空間 ６、１６ 金属 ７ 層間絶縁膜 ８ 貫通孔 ９ シリコン基板 １０ 素子間分離用凹部 １０ａ 素子間分離用凹部形成領域 １１ 耐エッチング膜 ２２ 犠牲層 ２３ フォトレジストマスク（支柱形成用） ２４ 犠牲層（掘り下げ部分） ２５ 絶縁物 ２６ コンタクトホール ２７ フォトレジストマスク（埋設金属用） ２８ 導電体 ３０ フォトレジストマスク（素子間分離用凹部形成
用） ５０ ゲッタリング材 ５１ 支柱（ゲッタリング材支持用） ５２ キャッピング層 ５３、５６ 支柱（導電性）
用） ５０ ゲッタリング材 ５１ 支柱（ゲッタリング材支持用） ５２ キャッピング層 ５３、５６ 支柱（導電性）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 HH11 HH19 HH27 HH28 HH33 JJ08 JJ09 JJ11 JJ19 JJ27 JJ28 JJ33 KK01 KK09 KK11 PP04 PP06 PP09 PP10 PP12 PP15 PP26 QQ08 QQ09 QQ16 QQ18 QQ37 QQ48 RR01 RR04 RR06 RR09 RR11 RR25 RR29 RR30 SS02 SS13 SS15 XX24
Claims (19)
- 【請求項１】 複数の素子が設けられたシリコン基板上
に該素子間を接続する配線が少なくとも上下に２層以上
をなすように設けられた半導体装置において、 前記上層配線の下面に連結されて該上層配線を支持する
支柱を形成し、前記下層配線間の隙間から前記上層配線
の下面の少なくとも一部にかけて連続する空間を形成せ
しめたことを特徴とする半導体装置。 - 【請求項２】 前記支柱は絶縁物である請求項１記載の
半導体装置。 - 【請求項３】 前記支柱は、前記下層配線上に設けられ
て前記上層配線を支える第一支柱と、前記下層配線のな
いシリコン基板上の部分で上層配線を支える第二支柱と
を含んでおり、前記第一支柱のうちの少なくとも１つに
導通用の金属が埋め込まれている請求項２記載の半導体
装置。 - 【請求項４】 前記支柱が導電体である請求項１記載の
半導体装置。 - 【請求項５】 前記素子間の基板表面に素子を分離する
ための凹部を形成し、前記空間を該凹部内に連続せしめ
てなる請求項１乃至４のいずれかに記載の半導体装置。 - 【請求項６】 前記素子間分離用凹部の内面に耐エッチ
ング膜が形成されている請求項５記載の半導体装置。 - 【請求項７】 前記空間にゲッタリング材を設けたこと
を特徴とする請求項１乃至６のいずれかに記載の半導体
装置。 - 【請求項８】 前記上下配線を最上層の上層配線の上か
ら覆い、前記ゲッタリング材が設けられた空間を気密に
閉じるキャッピング層を設けてなる請求項７に記載の半
導体装置。 - 【請求項９】 複数の素子が設けられたシリコン基板上
に該素子間を接続する配線が少なくとも上下に２層以上
をなすように設けられた半導体装置の製造方法であっ
て、（ａ）前記シリコン基板上に設けられている層間絶
縁膜上に前記下層配線を成膜する工程と、（ｂ）前記下
層配線の間及びその上面を覆うように犠牲層を形成する
工程と、（ｃ）前記上層配線の支柱が形成される領域以
外の領域にフォトリソグラフィー法によってフォトレジ
スト膜を形成する工程と、（ｄ）前記支柱形成領域の前
記犠牲層をエッチングする工程と、（ｅ）前記エッチン
グされた領域に絶縁膜を成膜して埋め込んで支柱を形成
する工程と、（ｆ）前記上層配線を１層以上下の下層配
線と導通するための金属を埋設するためのコンタクトホ
ール開口用パターンマスクを成形し、金属埋設領域の前
記支柱及び／又は犠牲層をエッチングしてコンタクトホ
ールを形成する工程と、（ｇ）前記エッチングされたコ
ンタクトホールに金属を埋め込む工程と、（ｈ）前記上
層配線層を形成する工程と、（ｉ）前記犠牲層を等方的
にエッチングして上下の配線の同層間、上下層間および
ねじれ位置関係にある配線間の前記支柱以外の部分に空
間を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項１０】 前記（ｇ）工程と前記（ｈ）工程を同
時に行う請求項９に記載の半導体装置の製造方法。 - 【請求項１１】 複数の素子が設けられたシリコン基板
上に該素子間を接続する配線が少なくとも上下に２層以
上をなすように設けられた半導体装置の製造方法であっ
て、（ａ）前記シリコン基板上に設けられている層間絶
縁膜上に前記下層配線を成膜する工程と、（ｂ）前記下
層配線の間及びその上面を覆うように犠牲層を形成する
工程と、（ｃ）前記上層配線の支柱が形成される領域以
外の領域にフォトリソグラフィー法によってフォトレジ
スト膜を形成する工程と、（ｄ）前記支柱形成領域の前
記犠牲層をエッチングする工程と、（ｅ−１）前記エッ
チングされた領域に金属を成膜して埋め込んで導電性の
支柱を形成する工程と、（ｈ）前記上層配線層を形成す
る工程と、（ｉ）前記犠牲層を等方的にエッチングして
上下の配線の同層間、上下層間およびねじれ位置関係に
ある配線間の前記支柱以外の部分に空間を形成する工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１２】 前記（ｅ−１）工程及び前記（ｈ）工
程を同時に行う請求項１１記載の半導体装置の製造方
法。 - 【請求項１３】 前記（ｉ）工程の後に、（ｊ）最上層
の上層配線の上に、前記空間を気密に閉じるようにキャ
ッピング層を形成する工程を含んでいる請求項９乃至１
２のいずれかに記載の半導体装置の製造方法。 - 【請求項１４】 前記（ａ）工程と前記（ｂ）工程の間
に、（ａ−１）前記シリコン基板の素子間分離用凹部を
形成するための領域を露出させるための貫通孔を前記層
間絶縁膜に形成するためのフォトレジストマスクを前記
層間絶縁膜上および前記下層配線上にフォトリソグラフ
イー法により形成する工程と、（ａ−２）前記フォトレ
ジストマスクで覆っていない領域の前記層間絶縁膜をエ
ッチングして前記貫通孔を形成し、該貫通孔を通じて層
間絶縁膜下のシリコン基板の素子間分離用凹部形成領域
を露出させる工程と、（ａ−３）前記（ａ−１）工程で
形成されたフォトレジストマスクを除去する工程が挿入
されている請求項９乃至１３のいずれかに記載の半導体
装置の製造方法。 - 【請求項１５】 前記（ａ）工程と前記（ｂ）工程の間
に、（ａ−１−１）前記シリコン基板に素子間分離用凹
部を形成するためのフォトレジストマスクを前記層間絶
縁膜上および前記下層配線上にフォトリソグラフイー法
により形成する工程と、（ａ−２−１）前記フォトレジ
ストマスクで覆っていない領域をエッチングし、素子間
分離用凹部形成領域の上方の層間絶縁膜を貫通し、さら
に、その直下のシリコン基板を所定深さ掘り下げて、素
子間分離用凹部を形成する工程と、（ａ−２−２）前記
素子間分離用凹部の内面に耐エッチング膜を形成する工
程と、（ａ−３−１）前記（ａ−１−１）工程で形成さ
れたフォトレジストマスクを除去する工程が挿入されて
いる請求項９乃至１３のいずれかに記載の半導体装置の
製造方法。 - 【請求項１６】 前記犠牲層がシリコン層である請求項
９乃至１５のいずれかに記載の半導体装置の製造方法。 - 【請求項１７】 前記犠牲層がレジスト層である請求項
９乃至１５のいずれかに記載の半導体装置の製造方法。 - 【請求項１８】 前記（ａ）工程の前又は後に、（I）
ゲッタリング材形成用マスクを形成する工程、（II）ゲ
ッタリング材膜を成膜する工程、および（III）前記ゲ
ッタリング材形成用マスクを除去してゲッタリング材層
を得る工程が挿入されている請求項９乃至１７のいずれ
かに記載の半導体装置の製造方法。 - 【請求項１９】 前記（ｈ）工程の前又は後に、（I）
ゲッタリング材形成用マスクを形成する工程、（II）ゲ
ッタリング材膜を成膜する工程、および（III）前記ゲ
ッタリング材形成用マスクを除去してゲッタリング材層
を得る工程が挿入されている請求項９乃至１８のいずれ
かに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338950A JP4967084B2 (ja) | 2000-06-02 | 2000-11-07 | 半導体装置及びその製造方法 |
| PCT/JP2000/008194 WO2001095390A1 (en) | 2000-06-02 | 2000-11-20 | Semiconductor device and method of manufacturing the device |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-166661 | 2000-06-02 | ||
| JP2000166661 | 2000-06-02 | ||
| JP2000166661 | 2000-06-02 | ||
| JP2000338950A JP4967084B2 (ja) | 2000-06-02 | 2000-11-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057215A true JP2002057215A (ja) | 2002-02-22 |
| JP4967084B2 JP4967084B2 (ja) | 2012-07-04 |
Family
ID=26593262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338950A Expired - Fee Related JP4967084B2 (ja) | 2000-06-02 | 2000-11-07 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4967084B2 (ja) |
| WO (1) | WO2001095390A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021768A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR101486712B1 (ko) | 2013-12-28 | 2015-01-28 | (재)한국나노기술원 | 플렉서블 기판에 입체형 금속 구조체를 제조하는 방법 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4835779A (ja) * | 1971-09-10 | 1973-05-26 | ||
| JPS60244045A (ja) * | 1984-05-18 | 1985-12-03 | Hitachi Ltd | 半導体装置 |
| JPH01264243A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | 半導体装置の製造方法 |
| JPH04127453A (ja) * | 1990-09-18 | 1992-04-28 | Nec Corp | 半導体装置の製造方法 |
| JPH05218212A (ja) * | 1992-01-31 | 1993-08-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH06310612A (ja) * | 1993-04-27 | 1994-11-04 | Hitachi Ltd | 半導体集積回路の配線構造及びその製造方法 |
| JPH07245301A (ja) * | 1994-03-03 | 1995-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0964172A (ja) * | 1995-08-18 | 1997-03-07 | Sony Corp | 半導体集積回路装置 |
| JPH1092932A (ja) * | 1996-06-04 | 1998-04-10 | Harris Corp | 集積回路エアブリッジ構造物およびその製造法 |
| US5998293A (en) * | 1996-06-05 | 1999-12-07 | Advanced Micro Devcies, Inc. | Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect |
| JP2000114271A (ja) * | 1998-10-05 | 2000-04-21 | Sharp Corp | 半導体装置の配線構造とその形成方法 |
-
2000
- 2000-11-07 JP JP2000338950A patent/JP4967084B2/ja not_active Expired - Fee Related
- 2000-11-20 WO PCT/JP2000/008194 patent/WO2001095390A1/ja active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4835779A (ja) * | 1971-09-10 | 1973-05-26 | ||
| JPS60244045A (ja) * | 1984-05-18 | 1985-12-03 | Hitachi Ltd | 半導体装置 |
| JPH01264243A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | 半導体装置の製造方法 |
| JPH04127453A (ja) * | 1990-09-18 | 1992-04-28 | Nec Corp | 半導体装置の製造方法 |
| JPH05218212A (ja) * | 1992-01-31 | 1993-08-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH06310612A (ja) * | 1993-04-27 | 1994-11-04 | Hitachi Ltd | 半導体集積回路の配線構造及びその製造方法 |
| JPH07245301A (ja) * | 1994-03-03 | 1995-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0964172A (ja) * | 1995-08-18 | 1997-03-07 | Sony Corp | 半導体集積回路装置 |
| JPH1092932A (ja) * | 1996-06-04 | 1998-04-10 | Harris Corp | 集積回路エアブリッジ構造物およびその製造法 |
| US5998293A (en) * | 1996-06-05 | 1999-12-07 | Advanced Micro Devcies, Inc. | Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect |
| JP2000114271A (ja) * | 1998-10-05 | 2000-04-21 | Sharp Corp | 半導体装置の配線構造とその形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021768A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR101486712B1 (ko) | 2013-12-28 | 2015-01-28 | (재)한국나노기술원 | 플렉서블 기판에 입체형 금속 구조체를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001095390A1 (en) | 2001-12-13 |
| JP4967084B2 (ja) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884474B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US6022802A (en) | Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines | |
| JP6740472B2 (ja) | 超伝導デバイスの製造方法 | |
| JP2006032864A (ja) | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP2002506577A (ja) | 自由空間誘電体を用いた超高速チップの相互接続 | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| JP2006173551A (ja) | 深溝エアギャップの形成とその関連応用 | |
| AU2017358595B2 (en) | Josephson junction superconductor device interconnect | |
| AU2017345049B2 (en) | Josephson junction superconductor device interconnect structure | |
| TWI403235B (zh) | 埋藏式電路結構之製作方法 | |
| US20080217730A1 (en) | Methods of forming gas dielectric and related structure | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002057215A (ja) | 半導体装置及びその製造方法 | |
| JP4081751B2 (ja) | 配線構造の製造方法 | |
| KR20010063853A (ko) | 반도체소자의 비트라인 형성방법 | |
| JP3586190B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| TW202315025A (zh) | 具有用於線後段互連及交叉點之改良隔離之減成法金屬蝕刻 | |
| JPH06310605A (ja) | 半導体装置およびその製造方法および半導体製造装置 | |
| JPH0260058B2 (ja) | ||
| KR20020052489A (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2004200256A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4967084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |