JP2002057162A

JP2002057162A - 発光装置およびその作製方法

Info

Publication number: JP2002057162A
Application number: JP2001118527A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Kenji Fukunaga; 健司福永; Jun Koyama; 潤小山; Kazutaka Inukai; 和隆犬飼
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-04-17
Filing date: 2001-04-17
Publication date: 2002-02-22
Anticipated expiration: 2021-04-17
Also published as: JP4731714B2

Abstract

(57)【要約】（修正有）【課題】安価な発光装置および電気器具を提供する。【解決手段】ＴＦＴの製造に係るフォトリソグラフィ
工程を削減することにより発光装置の歩留まりの向上お
よび発光装置の製造期間の短縮を図るため、ゲート電極
１０６を二層以上の複数層の導電膜１０３，１０４で形
成し、それら導電膜のエッチング時の選択比を利用して
ゲート電極１０９，１１１の形状を下層の幅が広い形状
とし、不純物添加時の加速電圧の調節により活性層内に
形成される不純物領域の濃度を調節する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電極間に発光性材
料を挟んだ素子を有する発光装置及びその作製方法並び
にその発光装置を表示部（表示ディスプレイまたは表示
モニタ）に用いた電気器具に関する。特に、ＥＬ（Elec
tro Luminescence）が得られる発光性材料（以下、ＥＬ
材料という）を用いた発光装置及びその作製方法に関す
る。なお、有機ＥＬディスプレイや有機発光ダイオード
（ＯＬＥＤ：Organic Light Emitting Diode）は本発明
の発光装置に含まれる。

【０００２】また、本発明に用いることのできる発光性
材料は、一重項励起もしくは三重項励起または両者の励
起を経由して発光（燐光および／または蛍光）するすべ
ての発光性材料を含む。

【０００３】

【従来の技術】近年、発光性材料のＥＬ現象を利用した
自発光素子（以下、ＥＬ素子という）を用いた発光装置
（以下、ＥＬ発光装置という）の開発が進んでいる。Ｅ
Ｌ発光装置は自発光素子を用いた表示装置であるため、
液晶ディスプレイのようなバックライトが不要であり、
さらに視野角が広いため、屋外で使用する携帯型機器の
表示部として注目されている。

【０００４】ＥＬ発光装置にはパッシブマトリクス型と
アクティブマトリクス型の二種類があり、どちらも盛ん
に開発が行われている。特に現在はアクティブマトリク
ス型ＥＬ発光装置が注目されている。アクティブマトリ
クス型ＥＬ発光装置は、画素部を形成する各画素に薄膜
トランジスタ（以下、ＴＦＴという）を設け、ＥＬ素子
に流す電流量を前記ＴＦＴで制御する点に特徴がある。

【０００５】アクティブマトリクス型の利点は、高精細
な画像表示を行うことができる点にあり、より情報量の
多い画像を提供することができる。

【０００６】しかしながら、各画素にＴＦＴを要するた
めパッシブマトリクス型に比べて製造工程が複雑にな
り、歩留まりの低下や製造期間の長期化に伴う製造コス
トの増加が問題となる。特に、フォトリソグラフィ工程
が多いと歩留まりの低下が顕著になるため、フォトリソ
グラフィ工程の削減が重要課題であった。

【０００７】

【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、フォトリソグラフィ工程を
削減して歩留まりの向上および製造期間の短縮を図り、
製造コストを低減することにより安価な発光装置及びそ
の作製方法を提供することを課題とする。また、安価な
発光装置を表示部として用いた安価な電気器具を提供す
ることを課題とする。

【０００８】

【課題を解決するための手段】本発明はＴＦＴの製造に
係るフォトリソグラフィ工程を削減することにより発光
装置の歩留まりの向上および製造期間の短縮を図る。特
徴的な点は、ゲート電極を異なる種類の複数層の導電膜
で形成し、それらのエッチング時の選択比を利用してそ
れぞれ異なる厚みを与え、マスクとして利用して活性層
内に形成される不純物領域の濃度を調節する点である。

【０００９】本発明を特徴づけるｎチャネル型ＴＦＴの
代表的な作製工程例について図１を用いて説明する。図
１（Ａ）において、１００は絶縁体であり、表面に絶縁
膜を設けた基板、絶縁基板もしくは絶縁膜である。絶縁
体１００の上には半導体膜（典型的には珪素膜）１０１
が形成されており、この半導体膜１０１はＴＦＴの活性
層となる。また、半導体膜１０１は珪素を含む絶縁膜１
０２で覆われており、この絶縁膜１０２はＴＦＴのゲー
ト絶縁膜となる。なお、珪素を含む絶縁膜としては、酸
化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくはこれら
を組み合わせた積層膜を用いることが可能である。

【００１０】次に、珪素を含む絶縁膜１０２上に第１の
導電膜１０３及び第２の導電膜１０４を形成する。ここ
で第１の導電膜１０３と第２の導電膜１０４との間でエ
ッチング時の選択比がとれることは重要である。具体的
には、第１の導電膜１０３を残しつつ第２の導電膜１０
４をエッチングできる条件が存在することが重要である
とも言える。

【００１１】典型的には、１）第１の導電膜に窒化タン
タル膜、第２の導電膜にタングステン膜を用いる組み合
わせ、２）第１の導電膜にタングステン膜、第２の導電
膜にアルミニウム膜（アルミニウム合金膜を含む）を用
いる組み合わせ、もしくは、３）第１の導電膜に窒化チ
タン膜、第２の導電膜にタングステン膜を用いる組み合
わせが挙げられる。勿論、第２の導電膜の上に他の導電
膜を設けた三層以上の構造としても良い。例えば、第２
の導電膜にアルミニウム膜を用いた場合、接触抵抗を低
減するためにアルミニウム膜の上に窒化チタン膜もしく
はチタン膜を設けた構造とすることが好ましい。

【００１２】上記１）の組み合わせでは、塩素（Ｃ
ｌ₂）ガスと四フッ化炭素（ＣＦ₄）ガスの組み合わせで
タングステン膜と窒化タンタル膜がエッチングされ、こ
のガス系に酸素（Ｏ₂）ガスを加えることで窒化タンタ
ル膜のエッチングレートが極端に低下するため選択比を
とることができる。

【００１３】また、上記２）の組み合わせでは、三塩化
臭素（ＢｒＣｌ₃）ガスと塩素（Ｃｌ₂）ガスの組み合わ
せでアルミニウム膜はエッチングされるがタングステン
膜はエッチングされない。また、塩素（Ｃｌ₂）ガスと
四フッ化炭素（ＣＦ₄）ガスの組み合わせでタングステ
ン膜はエッチングされるがアルミニウム膜はエッチング
されない。こうして両者の選択比をとることができる。

【００１４】次に、図１（Ｂ）に示すように、第１の導
電膜１０３及び第２の導電膜１０４をレジストマスク１
０５を用いてエッチングし、ゲート電極１０６を形成す
る。本明細書では第１の導電膜をエッチングして得たゲ
ート電極を第１のゲート電極と呼び、第２の導電膜をエ
ッチングして得たゲート電極を第２のゲート電極と呼ぶ
ことにする。従って、ゲート電極１０６は第１のゲート
電極１０６aと第２のゲート電極１０６bからなる。

【００１５】ゲート電極１０６はエッチング条件により
テーパーを有する形状とすることが好ましい。テーパー
とは、電極の端部における端面が斜めになった部分であ
り、下地との角度はテーパー角と呼ばれる。テーパーを
有する形状とは電極端部があるテーパー角を持って斜め
になった形状であり、台形はテーパーを有する形状に含
まれる。

【００１６】なお、ゲート電極１０６を形成する際にゲ
ート絶縁膜１０２も若干エッチングされるため膜厚が薄
くなる。エッチング条件によっても異なるが、この膜減
りは２０〜５０ｎｍに抑えることが好ましい。

【００１７】そして、この状態で半導体をｎ型半導体に
する不純物元素（以下、ｎ型不純物元素という）を半導
体膜１０１に添加する。このとき、ゲート電極１０６を
マスクとして用い、自己整合的に（セルフアラインで）
ｎ型不純物元素を添加する。なお、具体的にはｎ型不純
物元素として周期表の１５族に属する元素（代表的には
リンもしくは砒素）を用いることができる。

【００１８】このとき添加方法は公知のプラズマドーピ
ング法もしくはイオンインプランテーション法を用いれ
ば良い。また、半導体膜中に添加する濃度は１×１０²⁰
〜１×１０²¹atoms/cm³とすれば良い。このような濃度
でｎ型不純物元素が添加された領域１０７、１０８を本
明細書中ではｎ型不純物領域（ａ）と呼ぶことにする。

【００１９】次に、図１（Ｃ）に示すように、ゲート電
極１０６を形成する時と同一の条件でゲート電極１０６
をさらにエッチングする。これによりさらに線幅が細く
なったゲート電極１０９が形成される（ゲート電極１０
９は第１のゲート電極１０９a及び第２のゲート電極１
０９bからなる）。また、このとき、ゲート絶縁膜１０
２の膜減りは進行する。

【００２０】次に、図１（Ｃ）のエッチング中にエッチ
ング条件を変え、第２のゲート電極１０９bが選択的に
エッチングされるような条件とする。そのためには、エ
ッチングガスの種類、基板バイアス電圧、電極に印加す
る電力などを変更すれば良い。ここでは第１のゲート電
極１０９aと第２のゲート電極１０９bの選択比が確保で
きれば良いので、エッチングガスを変化させることが最
も容易である。

【００２１】こうして図１（Ｄ）に示すように、第１の
ゲート電極１０９a及び第２のゲート電極１１０の積層
構造からなるゲート電極１１１が形成される。

【００２２】そして、この状態で再びｎ型不純物元素の
添加工程を行う。この添加工程では図１（Ｂ）の添加工
程よりも加速電圧を上げ、深い位置にまで不純物元素が
到達しうるように行う。このとき、１１２、１１３で示
される領域には１×１０¹⁷〜１×１０¹⁹atoms/cm³の濃
度でｎ型不純物元素が添加される。このような濃度でｎ
型不純物元素が添加された領域１１２、１１３を本明細
書中ではｎ型不純物領域（ｂ）と呼ぶことにする。

【００２３】また、１１４、１１５で示される領域は第
１のゲート電極１０９aの端部（第２のゲート電極１１
０に接しない部分）を貫通させてｎ型不純物元素を添加
することになるため、ｎ型不純物領域（ｂ）よりも低い
濃度（好ましくは１×１０¹⁶〜５×１０¹⁸atoms/cm³、
さらに好ましくは１×１０¹⁶〜１×１０¹⁸atoms/cm³）
でｎ型不純物元素が添加される。このような濃度でｎ型
不純物元素が添加された領域１１４、１１５を本明細書
中ではｎ型不純物領域（ｃ）と呼ぶことにする。

【００２４】なお、ｎ型不純物元素が添加されなかった
領域１１６はＴＦＴのチャネル形成領域として機能する
領域であり、ゲート電極１１０の直下に形成される。

【００２５】このあと、図１（Ｅ）に示すように、パッ
シベーション膜１１７、層間絶縁膜１１８、ソース配線
１１９およびドレイン配線１２０を形成すればｎチャネ
ル型ＴＦＴが完成する。パッシベーション膜１１７とし
ては窒化珪素膜もしくは窒化酸化珪素膜を用いれば良
い。また、層間絶縁膜１１８としては無機絶縁膜、有機
絶縁膜もしくはそれらの積層膜を用いれば良い。有機絶
縁膜としてはポリイミド、アクリル樹脂、ポリアミド、
ＢＣＢ（ベンゾシクロブテン）といった樹脂膜を用いる
ことができる。また、ソース配線１１９およびドレイン
配線１２０としては公知の導電膜を用いれば良い。

【００２６】以上の作製工程において、フォトリソグラ
フィ工程は半導体膜１０１の形成時、ゲート電極１０６
の形成時、層間絶縁膜のコンタクトホールの形成時並び
にソース配線およびドレイン配線の形成時の４回であ
る。ＣＭＯＳ回路を形成する場合は、ｐチャネル型ＴＦ
Ｔを作製するために１回フォトリソグラフィ工程が増え
るがそれでも５回で済む。

【００２７】図１（Ｅ）のＴＦＴは、チャネル形成領域
１１６とドレイン領域１０８との間に、ｎ型不純物領域
（ｂ）１１３およびｎ型不純物領域（ｃ）１１５が形成
されている。ここでｎ型不純物領域（ｃ）１１５は第１
のゲート電極１０９aにゲート絶縁膜１０２を挟んで重
なっており、この構造がホットキャリア劣化を防ぐ上で
非常に有効である。また、ｎ型不純物領域（ｂ）１１３
は従来のＬＤＤ（ライトドープドレイン）領域と同様の
作用をもつ領域である。

【００２８】従って、図１（Ｅ）のＴＦＴはホットキャ
リア対策がｎ型不純物領域（ｃ）により施され、リーク
電流対策がｎ型不純物領域（ｂ）により施されており、
非常に信頼性の高い構造となっている。本発明は、この
ように信頼性の高いＴＦＴを５回のフォトリソグラフィ
工程で作製できるため、発光素子を含めた発光装置全体
の歩留まりの向上および製造期間の短縮を図るばかりで
なく、安価で信頼性の高い発光装置を作製することが可
能となる。

【００２９】

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例を用いて詳細な説明を行うこととする。

【００３０】

【実施例】〔実施例１〕本発明の実施例について図２〜
図４を用いて説明する。ここでは、画素部とその周辺に
設けられる駆動回路のＴＦＴを同時に作製する方法につ
いて説明する。但し、説明を簡単にするために、駆動回
路に関しては基本単位であるＣＭＯＳ回路を図示するこ
ととする。

【００３１】まず、図２（Ａ）に示すように、ガラス基
板３０１上に下地膜３０２を３００ｎｍの厚さに形成す
る。本実施例では下地膜３０２として窒化酸化珪素膜を
積層して用いる。この時、ガラス基板３０１に接する方
の膜の窒素濃度を１０〜２５ｗｔ％としておくと良い。

【００３２】また、下地膜３０２に放熱効果を持たせる
ことは有効であり、基板３０１の両面もしくは片面に炭
素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を
設けておくことは有効である。ＤＬＣ膜はＣＶＤ法もし
くはスパッタ法にて成膜可能であり、室温から１００℃
以下の温度範囲で成膜できるという利点がある。

【００３３】次に下地膜３０２の上に５０ｎｍの厚さの
非晶質珪素膜（図示せず））を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜（微結晶半導体膜を含む）であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は２
０〜１００ｎｍの厚さであれば良い。

【００３４】そして、特開平７−１３０６５２号公報に
記載の技術により非晶質珪素膜を結晶化し、結晶質珪素
膜（多結晶シリコン膜若しくはポリシリコン膜ともい
う）３０３を形成する。本実施例では、結晶化を促進す
る元素としてニッケルを用いている。勿論、他の結晶化
方法としてレーザー光を用いたレーザーアニール結晶化
法、赤外光を用いたランプアニール結晶化法を用いても
良い。

【００３５】次に、図２（Ｂ）に示すように、結晶質珪
素膜３０３を１回目のフォトリソグラフィ工程によりエ
ッチングして島状の半導体膜３０４〜３０７を形成す
る。これらは後にＴＦＴの活性層となる半導体膜であ
る。

【００３６】ここで本実施例では、半導体膜３０４〜３
０７上に酸化珪素膜からなる保護膜（図示せず）を１３
０ｎｍの厚さに形成し、半導体をｐ型半導体とする不純
物元素（以下、ｐ型不純物元素という）を半導体膜３０
４〜３０７に添加する。ｐ型不純物元素としては周期表
の１３族に属する元素（典型的にはボロンもしくはガリ
ウム）を用いることができる。なお、この保護膜は不純
物を添加する際に結晶質珪素膜が直接プラズマに曝され
ないようにするためと、微妙な濃度制御を可能にするた
めに設ける。

【００３７】また、このとき添加されるｐ型不純物元素
の濃度は、１×１０¹⁵〜５×１０¹⁷atoms/cm³（代表的
には１×１０¹⁶〜１×１０¹⁷atoms/cm³）とすれば良
い。この濃度で添加されたｐ型不純物元素はｎチャネル
型ＴＦＴのしきい値電圧の調節に用いられる。

【００３８】次に、半導体膜３０４〜３０７を覆ってゲ
ート絶縁膜３０８を形成する。ゲート絶縁膜３０８とし
ては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍ
の厚さの珪素を含む絶縁膜を用いれば良い。これは単層
構造でも積層構造でも良い。本実施例では１１５ｎｍ厚
の窒化酸化珪素膜を用いる。

【００３９】次に、第１の導電膜３０９として３０ｎｍ
厚の窒化タンタル膜を形成し、さらに第２の導電膜３１
０として３７０ｎｍのタングステン膜を形成する。これ
らの金属膜はスパッタ法で形成すれば良い。また、スパ
ッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると
応力による膜はがれを防止することができる。また、タ
ングステンターゲットの純度を９９．９９９９％とする
ことで、抵抗率が２０ｍΩｃｍ以下の低抵抗なタングス
テン膜を形成することができる。

【００４０】次に、レジストマスク３１１a〜３１１gを
形成し、第１の導電膜３０９及び第２の導電膜３１０を
エッチングする。なお、本明細書中ではここで行うエッ
チング処理を第１のエッチング処理と呼ぶ。

【００４１】本実施例では、ＩＣＰ（Inductively Coup
led Plasma：誘導結合型プラズマ）を用いたエッチング
方法を採用する。エッチングガスとしては四フッ化炭素
（ＣＦ₄）ガスと塩素（Ｃｌ₂）ガス混合ガスを用い、１
Ｐａの成膜圧力とする。この状態でコイル型の電極に５
００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラ
ズマを生成する。また、基板を乗せたステージには自己
バイアス電圧として１５０ＷのＲＦ電力（１３．５６Ｍ
Ｈｚ）を印加して、負の自己バイアスが基板に加わるよ
うにする。

【００４２】このような条件によりエッチング処理を行
うと、窒化タンタル膜とタングステン膜の選択比が１：
１に近くなり、一括でエッチングすることが可能とな
る。また、レジストマスク３１１a〜３１１eの端部の後
退を利用して第１の導電膜３０９と第２の導電膜３１０
を一括でエッチングして１５〜４５°のテーパー角を有
するテーパー形状とすることができる。本実施例のエッ
チング条件では約２５°のテーパー角を得ることができ
る。

【００４３】こうして、図２（Ｃ）に示すように第１の
導電膜と第２の導電膜との積層膜からなるゲート電極３
１２〜３１６並びにスイッチングＴＦＴのソース配線３
１７およびドレイン配線３１８が形成される。なお、ド
レイン配線３１８は電流制御ＴＦＴのゲート電極を兼ね
ている。

【００４４】次に、ゲート電極３１２〜３１６、ソース
配線３１７およびドレイン配線３１８をマスクとして自
己整合的にｎ型不純物元素（本実施例ではリン）を添加
する。こうして形成される不純物領域（ａ）３１９〜３
２７にはｎ型不純物元素が１×１０²⁰〜１×１０²¹atom
s/cm³（代表的には２×１０²⁰〜５×１０²¹atoms/cm³）
の濃度で含まれる。これらの不純物領域３１９〜３２７
はｎチャネル型ＴＦＴのソース領域およびドレイン領域
を形成する。

【００４５】次に、レジストマスク３１１a〜３１１gを
そのまま用いてゲート電極３１２〜３１６、ソース配線
３１７及びドレイン配線３１８のエッチングを行う。こ
のときのエッチング条件は第１のエッチング処理と同一
の条件で良い。ここでは図２（Ｄ）に示すようにゲート
電極３１２〜３１６、ソース配線３１７及びドレイン配
線３１８のテーパー部分を後退させ、図２（Ｃ）よりも
線幅の細いゲート電極３２８〜３３２、ソース配線３３
３およびドレイン配線３３４を形成する。

【００４６】さらに、図２（Ｅ）に示すように、レジス
トマスク３１１a〜３１１gをそのまま用いて第２の導電
膜（タングステン膜）を選択的にエッチングする。この
エッチング条件は第１のエッチング処理に対してエッチ
ングガスとして酸素ガスを混合すれば良く、本明細書で
はここで行うエッチング処理を第２のエッチング処理と
呼ぶ。これはエッチングガスに酸素が加わることで第１
の導電膜（窒化タンタル膜）のエッチングの進行が極端
に遅くなるためである。

【００４７】このとき、第１のゲート電極３３５a〜３
３９aと第２のゲート電極３３５b〜３３９bとの積層構
造からなるゲート電極３３５〜３３９が形成され、さら
に第１のソース配線３４０aと第２のソース配線３４０b
との積層構造からなるソース配線３４０および第１のド
レイン配線３４１aと第２のドレイン配線３４１bとの積
層構造からなるドレイン配線３４１が形成される。

【００４８】次に、レジストマスク３１１a〜３１１gを
除去し、図３（Ａ）に示すように、ｎ型不純物元素（本
実施例ではリン）を添加する。この工程ではｎ型不純物
領域３４２〜３５１にｎ型不純物元素が２×１０¹⁶〜５
×１０¹⁹atoms/cm³（代表的には５×１０¹⁷〜５×１０
¹⁸atoms/cm³）の濃度で含まれるように調節する。な
お、本明細書ではこの濃度でｎ型不純物元素が添加され
た不純物領域をｎ型不純物領域（ｂ）と呼ぶことにす
る。

【００４９】また、このとき同時にｎ型不純物領域３５
２〜３６１も形成される。これらの不純物領域は、第１
のゲート電極３３５a〜３３９aを貫通したｎ型不純物元
素によって形成されるため、ｎ型不純物領域３４２〜３
５１の１／２〜１／１０（代表的には１／３〜１／４）
の濃度でリンが添加される。具体的には、１×１０¹⁶〜
５×１０¹⁸atoms/cm³（典型的には３×１０¹⁷〜３×１
０¹⁸atoms/cm³）の濃度でｎ型不純物元素を含む。な
お、本明細書ではこの濃度でｎ型不純物元素が添加され
た不純物領域をｎ型不純物領域（ｃ）と呼ぶことにす
る。

【００５０】また、ｎ型不純物元素は第１のゲート電極
３３５a〜３３９aおよびゲート絶縁膜３０８を貫通させ
て添加する必要があるため、ｎ型不純物元素の加速電圧
を７０〜１２０ｋＶ（本実施例では９０ｋＶ）と高めに
設定する。

【００５１】次に、図３（Ｂ）に示すように、レジスト
マスク３６２を形成する。そして、ｐ型不純物元素（本
実施例ではボロン）を添加し、高濃度にボロンを含む不
純物領域３６３〜３６６を形成する。ここではジボラン
（Ｂ₂Ｈ₆）を用いたイオンドープ法により３×１０²⁰〜
３×１０²¹atoms/cm³（代表的には５×１０²⁰〜１×１
０²¹atoms/cm³）の濃度となるようにボロンを添加す
る。加速電圧は２０〜３０ｋＶで良い。なお、本明細書
ではこの濃度でｐ型不純物元素が添加された不純物領域
をｐ型不純物領域（ａ）と呼ぶことにする。

【００５２】なお、ｐ型不純物領域（ａ）３６３〜３６
６は既に１×１０²⁰〜１×１０²¹atoms/cm³の濃度でリ
ンが添加された領域を含むが、ここで添加されるボロン
はその少なくとも３倍以上の濃度で添加される。そのた
め、予め形成されていたｎ型の不純物領域は完全にＰ型
に反転し、Ｐ型の不純物領域として機能する。

【００５３】次に、レジストマスク３６２を除去した
後、窒化珪素膜もしくは窒化酸化珪素膜からなる保護膜
（図示せず）を形成する。そして、それぞれの濃度で添
加されたｎ型またはｐ型不純物元素を活性化する。活性
化手段としては、ファーネスアニール法を用い、本実施
例では電熱炉において窒素雰囲気中、５５０℃、４時間
の熱処理を行う。なお、このとき窒素雰囲気中の酸素濃
度を極力低くしておくことが望ましい。これはゲート電
極の酸化を防ぐためであり、望ましくは酸素濃度を１ｐ
ｐｍ以下とする。

【００５４】このとき、図３（Ｃ）に示すようにｎ型不
純物元素が添加された領域、即ちｎ型不純物領域もしく
はｐ型不純物領域でｎ型不純物元素を含む領域に、非晶
質珪素膜の結晶化に用いたニッケルが矢印の方向に移動
し、ゲッタリングされる。即ち、不純物が添加されなか
ったＴＦＴのチャネル形成領域３６７〜３７１のニッケ
ル濃度が大幅に低減され、１×１０¹⁶atoms/cm³以下
（但し、この値は質量二次イオン分析の測定下限）とな
る。

【００５５】さらに、窒化珪素膜もしくは窒化酸化珪素
膜からなる保護膜３７２を形成した後、窒素雰囲気中で
３００〜４５０℃の温度範囲の熱処理を行い、水素化処
理を行う。この工程は熱的に励起された水素により半導
体の不対結合手を水素終端する工程である。この処理で
は保護膜３７２中に含まれる水素が拡散して水素化処理
が行われる。他にもプラズマ水素化処理を行っても良
い。

【００５６】また、３〜１００％の水素を含む雰囲気中
で、３００〜４５０℃で１〜１２時間の熱処理を行い、
水素化処理を行うことも可能である。

【００５７】次に、図３（Ｄ）に示すように、本実施例
では着色層３７３を印刷法、スピンコート法もしくはイ
ンクジェット法により０．３〜２μmの厚さに形成す
る。着色層３７３としては、顔料を含ませた樹脂膜を用
いれば良い。ここでは着色層３７３を形成した後、開口
部３７４a〜３７４iを形成する。これらの開口部は、後
にコンタクトホールが形成される部分の着色層を予め除
去しておく目的で形成される。

【００５８】なお、着色層３７３としては、代表的には
波長６５０ｎｍ付近にピークをもつ光を透過する着色層
（以下、赤色着色層という）、波長５５０ｎｍ付近にピ
ークをもつ光を透過する着色層（以下、緑色着色層とい
う）もしくは波長４５０ｎｍ付近にピークをもつｈかり
を透過する着色層（以下、青色着色層という）を用いる
ことが可能である。勿論、他の色を透過する着色層を用
いても良い。

【００５９】ＥＬ発光装置に用いる着色層は光量が多く
確保できるように顔料の含有率が低いものを用いると良
い。また、着色層の膜厚を薄くすることにより光量を多
くすることも可能である。さらに、液晶表示装置で用い
る着色層のようにピーク波長において鋭いピークを透過
光に与える必要はなく、むしろピーク波長まわりにブロ
ードなピークを透過光に与える着色層が好ましい。

【００６０】また、着色層に黒色顔料を含有させること
で、ＥＬ発光装置の外部から入ってくる外光を吸収し、
観測者の影像が陰極に映り込むような不具合を抑えるこ
とが可能である。

【００６１】また、本実施例は赤色着色層をＴＦＴのリ
ーク電流を低減する遮光膜として用いる点にも特徴があ
る。チャネル形成領域となる結晶質珪素膜は６５０ｎｍ
前後の波長の光（赤色光）に対する吸収係数が小さいた
め、赤色光に関してはリーク電流の増加に影響しないと
考えられる。そこで本実施例では、赤色着色層を用いて
５５０ｎｍ前後の波長の光（緑色光）および４５０ｎｍ
前後の波長の光（青色光）を遮光し、ＴＦＴのリーク電
流の増加を抑制している。

【００６２】なお、本実施例では着色層を形成する例を
示しているが、設けない構成とすることは可能である。

【００６３】さらに、開口部３７４a〜３７４iを形成し
た着色層３７３を覆って樹脂膜からなる層間絶縁膜３７
５を形成する。層間絶縁膜３７５は着色層３７３によっ
て形成された段差を十分に平坦化できる膜厚で設けるこ
とが望ましく、１〜４μm（好ましくは２〜３μm）の厚
さで形成する。

【００６４】なお、層間絶縁膜３７５の表面に対してＣ
Ｆ₄ガスを用いたプラズマ処理を施しておくことは有効
である。この処理により次に形成する配線の密着性を高
めることができる。

【００６５】次に、図４（Ａ）に示すように、層間絶縁
膜３７５に対してコンタクトホールを形成し、配線３７
６〜３８２とを形成する。なお、本実施例ではこの配線
を、５０ｎｍ厚のチタン膜、４００ｎｍ厚のチタンを含
むアルミニウム膜、１００ｎｍのチタン膜をスパッタ法
で連続形成した三層構造の積層膜とする。勿論、他の導
電膜でも良い。

【００６６】このとき、配線３７６、３７８はＣＭＯＳ
回路のソース配線、３７７はドレイン配線として機能す
る。また、配線３７９はソース配線３４０とスイッチン
グＴＦＴのソース領域とを電気的に接続する配線として
機能し、配線３８０はドレイン配線３４１とスイッチン
グＴＦＴのドレイン領域とを電気的に接続する配線とし
て機能する。

【００６７】次に、可視光に対して透明な酸化物導電膜
からなる画素電極３８３を形成する。本実施例では画素
電極３８３として酸化亜鉛に酸化ガリウムを添加した酸
化物導電膜を用い、膜厚は１２０ｎｍとする。他にも、
酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれら
を組み合わせた化合物からなる酸化物導電膜を用いるこ
とも可能である。

【００６８】次に、図４（Ｂ）に示すようにバンク３８
４を形成する。バンク３８４は１００〜４００ｎｍの珪
素を含む絶縁膜もしくは有機樹脂膜をパターニングして
形成すれば良い。このバンク３８４は画素と画素との間
（画素電極と画素電極との間）を埋めるように形成され
る。また、次に形成する発光層等の有機ＥＬ材料が画素
電極３８３の端部に直接触れないようにする目的もあ
る。換言すれば、画素電極３８３の平坦面上に開口部を
有した絶縁膜とも言える。

【００６９】なお、バンク３８４は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク３８４の材料となる絶縁膜中にカー
ボン粒子や顔料を添加して抵抗率を下げ、静電気の発生
を抑制する。この際、抵抗率は１×１０⁶〜１×１０¹²
Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）となる
ようにカーボン粒子や顔料の添加量を調節すれば良い。

【００７０】ここで画素電極（陽極）３８３の表面に対
して前処理を行う。本実施例では基板全体を１００〜１
２０℃に加熱し、酸素プラズマを形成しつつ紫外光照射
を行う。これにより画素電極３８３の表面に対してオゾ
ンプラズマ処理を行うことができる。この前処理によ
り、画素電極３８３の表面において吸着酸素および吸着
水が除去され、表面の仕事関数が高められる。さらに、
画素電極表面の平坦度が向上する。画素電極表面の平坦
度は表面の平均自乗粗さ（Ｒｍｓ）が５ｎｍ以下（好ま
しくは３ｎｍ以下）となるようにすると良い。

【００７１】なお、オゾンプラズマ処理の代わりにアル
ゴン、ネオンもしくはヘリウムなどの希ガスを用いたプ
ラズマ処理でも良い。

【００７２】次に、ＥＬ層３８５をスピンコート法によ
り形成する。なお、本実施例では、正孔注入層および発
光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対
して正孔注入層、正孔輸送層、正孔阻止層、電子輸送
層、電子注入層もしくは電子阻止層を組み合わせた積層
体をＥＬ層と定義する。なお、これらは有機材料であっ
ても無機材料であっても良いし、高分子であっても低分
子であっても良い。

【００７３】本実施例では、まず正孔注入層としてポリ
チオフェン（ＰＥＤＯＴ）を２０ｎｍの厚さに成膜し、
さらに白色に発光する発光層としてポリビニルカルバゾ
ール（ＰＶＫ）を８０ｎｍの厚さに形成する。ポリチオ
フェンは水に溶かして塗布し、ポリビニルカルバゾール
は１，２−ジクロロメタンに溶かして塗布すれば良い。
また、正孔注入層および発光層は塗布した後にＥＬ層を
壊さない温度範囲（典型的には８０〜１２０℃）で熱処
理を行い、溶媒を揮発させて薄膜を得る。

【００７４】例えば、１，２−ジクロロメタンに、ＰＶ
Ｋ、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフェニ
ル）−５−（４''−ビフェニル）−１，３，４−オキサ
ジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメ
チレン−２−メチル−６−ｐ−ジメチルアミノスチリル
−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエ
ン）およびナイルレッドを溶かしたものを用いれば良
い。

【００７５】また、白色に発光する発光層として用いる
ことのできる高分子材料として、他にも特開平８−９６
９５９号公報または特開平９−６３７７０号公報に記載
された材料を用いることができる。

【００７６】次に、ＥＬ層３８５を形成したら、仕事関
数の小さい導電膜からなる陰極３８６を４００ｎｍの厚
さに形成する。本実施例では、アルミニウムとリチウム
とを共蒸着により合金化して形成する。こうして画素電
極（陽極）３８３、ＥＬ層３８５および陰極３８６を含
むＥＬ素子３８７が形成される。

【００７７】なお、陰極３８６を形成した後、ＥＬ素子
３８７を完全に覆うようにしてパッシベーション膜３８
８を設けることは有効である。この際、カバレッジの良
い膜をパッシベーション膜３８８として用いることが好
ましく、窒化珪素膜、炭素膜（特にＤＬＣ膜）を用いる
ことは有効である。ＤＬＣ膜は室温から１００℃以下の
温度範囲で成膜可能であるため、耐熱性の低いＥＬ層３
８５の上方にも容易に成膜することができる。また、酸
素に対するブロッキング効果が高く、ＥＬ層３８５や陰
極３８６の酸化を抑制することが可能である。

【００７８】さらに、パッシベーション膜３８８上に封
止材３８９を設けカバー材３９０を貼り合わせる。封止
材３８９としては紫外線硬化樹脂を用いれば良く、内部
に吸湿効果を有する物質もしくは酸化防止効果を有する
物質を設けることは有効である。また、紫外線硬化樹脂
は接着剤としても活用できる。

【００７９】また、カバー材３９０としては、ガラス基
板、金属基板、セラミックス基板もしくはプラスチック
基板（プラスチックフィルムも含む）を用いることがで
きる。このカバー材３９０の両面もしくは片面に炭素
膜、特にＤＬＣ膜を設けておくことは有効である。な
お、プラスチックフィルムをカバー材として用いる場合
にはロールトゥロール方式にて両面にＤＬＣ膜を成膜す
れば良い。

【００８０】こうして図４（Ｂ）に示すような構造のＥ
Ｌ発光装置が完成する。なお、バンク３８４を形成した
後、陰極３８６を形成するまでの工程をマルチチャンバ
ー方式（またはインライン方式）の成膜装置を用いて、
大気解放せずに連続的に処理することは有効である。但
し、スピンコート法によりＥＬ層を形成する際には、脱
酸素処理をした窒素雰囲気もしくは希ガス雰囲気で処理
を行えば良い。

【００８１】ここで各ＴＦＴについて説明する。駆動回
路はｐチャネル型ＴＦＴ４０１とｎチャネル型ＴＦＴ４
０２とを相補的に組み合わせたＣＭＯＳ回路を基本単位
として形成されている。なお、ここでいう駆動回路とし
ては、シフトレジスタ、バッファ、レベルシフタ、ラッ
チ、サンプリング回路（トランスファゲートを含む）も
しくはＤ／Ａコンバータなどが含まれる。

【００８２】ｐチャネル型ＴＦＴ４０１の活性層は、ソ
ース領域４１１、ドレイン領域４１２及びチャネル形成
領域４１３を含む。このとき、ソース領域４１１および
ドレイン領域４１２はそれぞれゲート絶縁膜３０８を挟
んで第１のゲート電極３３５aに重なっている。

【００８３】また、ｎチャネル型ＴＦＴ４０２の活性層
はソース領域４１４、ドレイン領域４１５、ｎ型不純物
領域（ｂ）４１６、４１７、ｎ型不純物領域（ｃ）４１
８、４１９およびチャネル形成領域４２０を含む。この
とき、ｎ型不純物領域（ｂ）４１６及び４１７は、それ
ぞれゲート絶縁膜３０８を挟んで第１のゲート電極３３
６aには重ならないように設けられており、ｎ型不純物
領域（ｃ）４１８及び４１９は、ゲート絶縁膜３０８を
挟んで第１のゲート電極３３６aに重なるように設けら
れている。なお、第１のゲート電極３３６aに重なるよ
うに設けられたｎ型不純物領域（ｃ）４１８、４１９は
ホットキャリア注入を抑制する効果を有し、ホットキャ
リア注入に起因する劣化現象を効果的に抑制することが
できる。

【００８４】また、画素部にはスイッチングＴＦＴ４０
３と電流制御ＴＦＴ４０４が形成されている。なお、ス
イッチングＴＦＴ４０３のドレインは電流制御ＴＦＴ４
０４のゲートに電気的に接続されており、スイッチング
ＴＦＴ４０３を介して電流制御ＴＦＴ４０４のスイッチ
動作が制御される。そして、電流制御ＴＦＴ４０４によ
りＥＬ素子に流れる電流量が制御される。

【００８５】スイッチングＴＦＴ４０３の活性層は、ソ
ース領域４２１、ドレイン領域４２２、ｎ型不純物領域
（ｂ）４２３〜４２６、ｎ型不純物領域（ｃ）４２７〜
４３０、分離領域４３１、チャネル形成領域４３２、４
３３を含む。また、ソース領域４２１は配線３７９を介
してソース配線３４０に接続される。さらにドレイン領
域４２２は配線３８０を介してドレイン配線３４１に接
続される。このドレイン配線３４１は電流制御ＴＦＴ４
０４のゲート電極３３９に接続される。

【００８６】スイッチングＴＦＴ４０３の構造は基本的
にはｎチャネル型ＴＦＴ４０２と同様であり、ｎ型不純
物領域（ｂ）４２３及び４２４はゲート絶縁膜３０８を
挟んで第１のゲート電極３３７aに、ｎ型不純物領域
（ｂ）４２５及び４２６はゲート絶縁膜３０８を挟んで
第１のゲート電極３３８aには重ならないように設けら
れており、ｎ型不純物領域（ｃ）４２７及び４２８はゲ
ート絶縁膜３０８を挟んで第１のゲート電極３３７a
に、ｎ型不純物領域（ｃ）４２９及び４３０はゲート絶
縁膜３０８を挟んで第１のゲート電極３３８aに重なる
ように設けられている。即ち、ホットキャリア劣化に強
い構造となっている。

【００８７】なお、本実施例ではスイッチングＴＦＴ４
０３としてｎチャネル型ＴＦＴを用いた例を示したが、
ｐチャネル型ＴＦＴとしても良い。

【００８８】また、電流制御ＴＦＴ４０４の活性層は、
ソース領域４３４、ドレイン領域４３５およびチャネル
形成領域４３６を含む。電流制御ＴＦＴ４０４の構造は
基本的にはｐチャネル型ＴＦＴ４０１と同様であり、ソ
ース領域４３４およびドレイン領域４３５はゲート絶縁
膜３０８を挟んで第１のゲート電極３３９aに重なって
いる。なお、本実施例では電流制御ＴＦＴ４０４として
ｐチャネル型ＴＦＴを用いた例を示したが、ｎチャネル
型ＴＦＴとしても良い。

【００８９】ここで画素部を上面から見た図を図５に示
す。また、図５において、Ａ−Ａ’で切断した断面図を
図６（Ａ）に、Ｂ−Ｂ’で切断した断面図を図６（Ｂ）
に、Ｃ−Ｃ’で切断した断面図を図６（Ｃ）に示す。な
お、図６（Ａ）はスイッチングＴＦＴ４０３の断面構造
を示し、図６（Ｂ）は電流制御ＴＦＴ４０４の断面構造
を示し、図６（Ｃ）は保持容量の断面構造を示してい
る。ここに示す画素部は図２〜図４に示した作製工程に
より形成可能であり、必要に応じて図２〜図４で用いた
符号を参照する。

【００９０】まず、スイッチングＴＦＴ４０３について
図５および図６（Ａ）を用いて説明する。図５、図６
（Ａ）において、５０１は活性層である。活性層５０１
の詳細は図４（Ｂ）で説明した通りであるからここでの
説明は省略する。そして、ソース配線３４０は配線３７
９を介して活性層５０１と電気的に接続され、さらに配
線３８０を介してドレイン配線３４１と電気的に接続さ
れる。

【００９１】また、活性層５０１上にはゲート電極５０
２が設けられている。なお、ゲート電極５０２のうち、
活性層５０１と重なる部分が図２（Ｅ）のゲート電極３
３７、３３８に相当する。また、ゲート電極５０２はコ
ンタクト部５０３にてゲート配線５０４と電気的に接続
される。

【００９２】次に、電流制御ＴＦＴ４０４について図５
および図６（Ｂ）を用いて説明する。図５、図６（Ｂ）
において、５０５は活性層である。活性層５０５の詳細
は図４（Ｂ）で説明した通りであるからここでの説明は
省略する。活性層５０５のソース領域は配線（電流供給
線）３８１と電気的に接続され、ドレイン領域は配線３
８２および画素電極（ＥＬ素子の陽極）３８３と電気的
に接続される。

【００９３】また、活性層５０５上にはゲート電極３３
９が設けられている。ゲート電極３３９はドレイン配線
３４１が活性層５０５と重なる部分に相当する。また、
ドレイン配線３４１はそのまま延長されて図６（Ｃ）に
示す保持容量の上部電極５０６を兼ねる。配線（電流供
給線）３８１はコンタクト部５０７にて半導体膜５０８
と電気的に接続され、この半導体膜５０８が保持容量の
下部電極として機能する。

【００９４】また、本実施例のＥＬ発光装置の回路構成
例を図７に示す。なお、本実施例ではデジタル駆動を行
うための回路構成を示す。本実施例では、ソース側駆動
回路７０１、画素部７０８及びゲート側駆動回路７０９
を有している。なお、本明細書中において、駆動回路部
とはソース側駆動回路およびゲート側駆動回路を含めた
総称である。

【００９５】本実施例では画素部７０８にスイッチング
ＴＦＴとして図４（Ｂ）に示した構造のｎチャネル型Ｔ
ＦＴが設けられ、このスイッチングＴＦＴはゲート側駆
動回路７０９に接続されたゲート配線とソース側駆動回
路７０１に接続されたソース配線との交点に配置されて
いる。また、スイッチングＴＦＴのドレインはｐチャネ
ル型の電流制御ＴＦＴのゲートに電気的に接続されてい
る。

【００９６】ソース側駆動回路７０１は、シフトレジス
タ７０２、バッファ７０３、ラッチ（Ａ）７０４、バッ
ファ７０５、ラッチ（Ｂ）７０６、バッファ７０７を設
けている。なお、アナログ駆動の場合はラッチ（Ａ）、
（Ｂ）の代わりにサンプリング回路（トランスファゲー
ト）を設ければ良い。また、ゲート側駆動回路７０９
は、シフトレジスタ７１０、バッファ７１１を設けてい
る。

【００９７】なお、図示していないが、画素部７０８を
挟んでゲート側駆動回路７０９の反対側にさらにゲート
側駆動回路を設けても良い。この場合、双方は同じ構造
でゲート配線を共有しており、片方が壊れても残った方
からゲート信号を送って画素部を正常に動作させるよう
な構成とする。

【００９８】なお、上記構成は、図２〜図４に示した作
製工程に従ってＴＦＴを作製することによって容易に実
現することができる。また、本実施例では画素部と駆動
回路部の構成のみ示しているが、本実施例の作製工程に
従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、
オペアンプ、γ補正回路などの論理回路を同一基板上に
形成することが可能であり、さらにはメモリやマイクロ
プロセッサ等を形成しうると考えている。

【００９９】さらに、ＥＬ素子を保護するための封止
（または封入）工程まで行った後の本実施例のＥＬ発光
装置について図８（Ａ）、（Ｂ）を用いて説明する。な
お、必要に応じて図７で用いた符号を引用する。

【０１００】図８（Ａ）は、ＥＬ素子の封止までを行っ
た状態を示す上面図である。点線で示された７０１はソ
ース側駆動回路、７０８は画素部、７０９はゲート側駆
動回路である。また、１００１はカバー材、１００２は
第１シール材、１００３は第２シール材であり、第１シ
ール材１００２で囲まれた内側のカバー材１００１とＥ
Ｌ素子が形成された基板との間には封止材（図示せず）
が設けられる。

【０１０１】なお、１００４はソース側駆動回路７０１
及びゲート側駆動回路７０９に入力される信号を伝達す
るための接続配線であり、それぞれ外部入力端子となる
ＦＰＣ１００５からビデオ信号やクロック信号を受け取
る。

【０１０２】ここで、図８（Ａ）の発光装置をＡ−Ａ’
で切断した断面に相当する断面図を図８（Ｂ）に示す。
なお、図８（Ａ）、（Ｂ）では同一の部位に同一の符号
を用いている。

【０１０３】図８（Ｂ）に示すように、ガラス基板１０
０６上には画素部７０８、ゲート側駆動回路７０９が形
成されており、画素部７０８は電流制御ＴＦＴ４０４と
そのドレインに電気的に接続された画素電極３８３を含
む複数の画素により形成される。また、ゲート側駆動回
路７０９はｐチャネル型ＴＦＴ４０１とｎチャネル型Ｔ
ＦＴ４０２とを相補的に組み合わせたＣＭＯＳ回路を用
いて形成される。

【０１０４】画素電極３８３はＥＬ素子の陽極として機
能する。また、画素電極３８３の両端にはバンク３８４
が形成され、画素電極３８３上にはＥＬ層３８５および
ＥＬ素子の陰極３８６が形成される。陰極３８６は全画
素に共通の配線としても機能し、接続配線１００４を経
由してＦＰＣ１００５に電気的に接続されている。さら
に、画素部７０８及びゲート側駆動回路７０９に含まれ
る素子は全て陰極３８６で覆われている。

【０１０５】また、第１シール材１００２によりカバー
材１００１が貼り合わされている。このとき、カバー材
１００１とＥＬ素子との間隔を確保するために樹脂膜か
らなるスペーサを設けても良い。そして、第１シール材
１００２の内側には封止材１００７が充填されている。
なお、第１シール材１００２、封止材１００７としては
光硬化性樹脂を用いるのが好ましい。また、第１シール
材１００２はできるだけ水分や酸素を透過しない材料で
あることが望ましい。さらに、封止材１００７の内部に
吸湿効果をもつ物質や酸化防止効果をもつ物質を含有さ
せても良い。

【０１０６】ＥＬ素子を覆うようにして設けられた封止
材１００７はカバー材１００１を接着するための接着剤
としても機能する。封止材１００７としては、ポリイミ
ド、アクリル、ＰＶＣ（ポリビニルクロライド）、エポ
キシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。

【０１０７】また、本実施例ではカバー材１００１とし
ては、ガラス板、石英板、プラスチック板、セラミック
ス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、
ＰＶＦ（ポリビニルフロライド）フィルム、マイラーフ
ィルム（デュポン社製ポリエチレングリコールテレフタ
レートフィルムの商品名）、ポリエステルフィルムまた
はアクリルフィルムを用いることができる。

【０１０８】さらに本実施例ではカバー材１００１の両
面に炭素膜（具体的にはＤＬＣ膜）１００８a、１００
８bを２〜３０ｎｍの厚さに設けている。このような炭
素膜は、酸素および水の侵入を防ぐとともにカバー材１
００１の表面を機械的に保護する役割をもつ。勿論、外
側の炭素膜１００８aに偏光板（代表的には円偏光板）
を貼り付けることも可能である。

【０１０９】また、封止材１００７を用いてカバー材１
００１を接着した後、封止材１００７の側面（露呈面）
を覆うように第２シール材１００３を設ける。第２シー
ル材１００３は第１シール材１００２と同じ材料を用い
ることができる。

【０１１０】以上のような構造でＥＬ素子を封止材１０
０７に封入することにより、ＥＬ素子を外部から完全に
遮断することができ、外部から水分や酸素等のＥＬ層の
酸化による劣化を促す物質が侵入することを防ぐことが
できる。従って、信頼性の高いＥＬ発光装置を作製する
ことができる。

【０１１１】〔実施例２〕本実施例では、着色層の配置
の例について図１０を用いて説明する。図１０に示すの
は、画素部を上面から見た図であり、各画素の構造は図
５、図６（Ａ）〜図６（Ｃ）を用いて説明したものと同
様である。

【０１１２】図１０において、１２０１は赤色着色層、
１２０２は緑色着色層、１２０３は青色着色層である。
また、１２０４は青色に発色させる画素、１２０５は緑
色に発色させる画素、１２０６は赤色に発色させる画素
である。このとき、本実施例では、青色に発色させる画
素１２０４には青色着色層１２０３を設け、緑色に発色
させる画素１２０５には緑色着色層１２０２を設け、赤
色に発色させる画素１２０６および各ＴＦＴの上方に赤
色着色層１２０１を設ける。なお、赤色着色層１２０１
はコンタクト部１２０７に開口部１２０８を有する。

【０１１３】ＴＦＴの活性層となる結晶質珪素膜は、６
５０ｎｍ付近の波長にピークを有した光（赤色光）に対
する吸収係数が小さいという特徴がある。従って、４５
０ｎｍ付近の波長にピークをもつ青色光や５５０ｎｍ付
近の波長にピークをもつ緑色光を当てないようにするこ
とが、結晶質珪素膜の光励起によるリーク電流（もしく
はオフ電流）を低減する上で有効と考えられる。

【０１１４】そこで、本実施例では緑色光や青色光を吸
収する赤色着色層をＴＦＴの上方に設け、４００〜５５
０ｎｍ近辺の波長の光を遮光するような構造としてい
る。これによりＥＬ素子から放射された光によりＴＦＴ
のリーク電流が増加するといった不具合を抑制すること
が可能となる。

【０１１５】なお、各着色層に黒色顔料やカーボン粒子
を含有させておくことは有効である。これにより外部か
らの光が吸収されるため、画像を観測する人の影像が陰
極に映り込む不具合を低減することができる。但し、含
有量が多すぎると発光量自体も低下してしまうので、１
〜１０％の添加量とすることが望ましい。

【０１１６】なお、本実施例は実施例１と組み合わせて
実施することができる。

【０１１７】〔実施例３〕実施例１ではＥＬ層に含まれ
た発光層として白色発光が得られるＥＬ材料を用い、そ
こから放射された白色光を、赤色着色層、緑色着色層も
しくは青色着色層に通すことにより赤色光、緑色光もし
くは青色光を得る例を示した。

【０１１８】本実施例では、赤色に発色させる画素には
赤色発光が得られる発光層を形成し、緑色に発色させる
画素には緑色発光が得られる発光層を形成し、青色に発
色させる画素には青色発光が得られる発光層を形成す
る。そして、各発光層から放射された赤色光、緑色光も
しくは青色光を、それぞれ赤色着色層、緑色着色層もし
くは青色着色層に通すことで色純度を向上させる。

【０１１９】本実施例の場合、赤色、緑色もしくは青色
の発光が得られる三種類のＥＬ材料を成膜する必要があ
るが、公知の材料を用いることができる。また、画素ご
とに分けて成膜する必要があるため、シャドーマスクを
用いた蒸着法により低分子系ＥＬ材料を成膜するか、イ
ンクジェット法や印刷法により高分子系ＥＬ材料を成膜
すれば良い。

【０１２０】なお、本実施例の構成は実施例１もしくは
実施例２と自由に組み合わせて実施することが可能であ
る。また、実施例２に示したように各着色層に黒色顔料
やカーボン粒子を含有させておくことは有効である。

【０１２１】〔実施例４〕本実施例では、発光層として
青色もしくは青緑色の発光が得られるＥＬ材料を用い、
その発光を色変換層に通すことにより赤色光、緑色光も
しくは青色光を得る例を示す。

【０１２２】本実施例の場合、赤色に発色させる画素に
は青色光を赤色光に変換する色変換層を形成し、緑色に
発色させる画素には青色光を緑色光に変換する色変換層
を形成する。この色変換層は公知のものを用いれば良
い。発光層から放射された青色光は色変換層を励起して
赤色光もしくは緑色光を生成する。

【０１２３】そして、各色変換層から放射された赤色
光、緑色光および発光層から放射された青色光を、それ
ぞれ赤色着色層、緑色着色層もしくは青色着色層に通す
ことで色純度を向上させる。

【０１２４】本実施例では、発光層として青色もしくは
青緑色の発光が得られる発光層だけを成膜すれば良いた
め、スピンコート法や印刷法のように簡便な技術で成膜
することが好ましい。勿論、蒸着法で成膜することも可
能である。

【０１２５】なお、本実施例の構成は実施例１もしくは
実施例２と自由に組み合わせて実施することが可能であ
る。また、実施例２に示したように各着色層に黒色顔料
やカーボン粒子を含有させておくことは有効である。

【０１２６】〔実施例５〕本実施例では実施例１と異な
る構造の画素部を有したＥＬ発光装置を示す。なお、各
種配線（ゲート配線、ソース配線、ドレイン配線もしく
は電流供給線等）の形成される層が異なる以外、ＴＦＴ
構造およびＥＬ素子構造は実施例１とほぼ同様である。
従って、実施例１と同じ部分に関しては、図５、図６
（Ａ）〜図６（Ｃ）で用いた符号を引用することにす
る。

【０１２７】ここで画素部を上面から見た図を図１１に
示す。また、図１１において、Ａ−Ａ’で切断した断面
図を図１２（Ａ）に、Ｂ−Ｂ’で切断した断面図を図１
２（Ｂ）に、Ｃ−Ｃ’で切断した断面図を図１２（Ｃ）
に示す。なお、図１２（Ａ）はスイッチングＴＦＴの断
面構造を示し、図１２（Ｂ）は電流制御ＴＦＴの断面構
造を示し、図１２（Ｃ）は保持容量の断面構造を示して
いる。また、ここに示す画素部は図２〜図４に示した作
製工程を参照すれば形成できる。

【０１２８】まず、スイッチングＴＦＴについて図１１
および図１２（Ａ）を用いて説明する。図１１、図１２
（Ａ）において、１３０１は活性層である。活性層１３
０１の詳細は図４（Ｂ）で説明したスイッチングＴＦＴ
と同様であるからここでの説明は省略する。活性層１３
０１の上にはゲート配線１３０２が重なりゲート電極と
して機能している。そして、活性層１３０１にはソース
配線１３０３およびドレイン配線１３０４が接続され、
ドレイン配線１３０４は電流制御ＴＦＴのゲート配線１
３０５に接続される。

【０１２９】次に、電流制御ＴＦＴについて図１１およ
び図１２（Ｂ）を用いて説明する。なお、電流制御ＴＦ
Ｔは二つのＴＦＴが並列に接続された構造となっている
が、ここではその片方についての説明を行う。図１１、
図１２（Ｂ）において、１３０６は活性層である。活性
層１３０６の詳細は図４（Ｂ）で説明した電流制御ＴＦ
Ｔと同様であるからここでの説明は省略する。活性層１
３０６のソース領域は電流供給線１３０７に接続され、
ドレイン領域はドレイン配線１３０８を介して画素電極
（ＥＬ素子の陽極）１３０９と電気的に接続される。

【０１３０】また、電流制御ＴＦＴのゲート配線１３０
５は電流供給線１３０７の直下において図１２（Ｃ）に
示す保持容量１３１０の上部電極１３１１を兼ねる。こ
のとき、電流供給線１３０７は半導体膜１３１２と電気
的に接続され、この半導体膜１２１２が保持容量１３１
０の下部電極として機能する。本実施例の構造にすると
保持容量１３１０が完全に電流供給線１３０７の下に隠
れるため、画素の有効発光面積を狭くするようなことが
ない。

【０１３１】次に、消去ＴＦＴについて説明する。本実
施例の画素にはスイッチングＴＦＴと同じ構造の消去Ｔ
ＦＴ１３１３が設けられている。消去ＴＦＴ１３１３の
活性層１３１４は、ソース領域が電流供給線１３０７に
接続され、ドレイン領域がドレイン配線１３１５を介し
て電流制御ＴＦＴのゲート配線１３０５と電気的に接続
される。なお、活性層１３１４の構造はスイッチングＴ
ＦＴと同様であるからここでの説明は省略する。

【０１３２】また、消去ＴＦＴのゲート配線（以下、消
去ゲート配線という）１３１６はスイッチングＴＦＴの
ゲート配線１３０２と平行に設けられている。

【０１３３】消去ゲート配線１３１６に消去ＴＦＴ１３
１３をオン状態にする信号が入ると電流制御ＴＦＴのゲ
ート配線１３０５は強制的に電流供給線１３０７と同電
位になる。即ち、電流制御ＴＦＴがオフ状態になるため
ＥＬ素子３８７への電流の供給がなくなり、発光が止ま
って画素は消灯する。

【０１３４】このように、消去ＴＦＴ１３１３を設ける
ことで画素を強制的に消灯することができ、画素の点灯
時間の制御性が高まる。即ち、時間階調方式の画像表示
において、階調数を容易に上げることが可能となる。な
お、このような消去ＴＦＴを用いたＥＬ発光装置に関し
て特願２０００−３５９０３２号を引用すれば良い。

【０１３５】また、本実施例の構成は実施例２〜４のい
ずれの構成とも自由に組み合わせて実施することが可能
である。

【０１３６】〔実施例６〕本実施例では実施例１と異な
る作製工程でＥＬ発光装置を作製する例について図１３
を用いて説明する。なお、実施例１と途中の工程が異な
るだけであるので必要に応じて実施例１で用いた符号を
参照する。

【０１３７】まず、実施例１の作製工程に従って、図２
（Ｅ）の工程まで行う。但し、本実施例では図２（Ｃ）
に示した活性層へのｎ型不純物元素の添加工程を省略す
る。こうして図１３（Ａ）の状態が得られる。

【０１３８】次に、図１３（Ｂ）に示すように、レジス
トマスク３１１a〜３１１eを除去した後、半導体膜にｎ
型不純物元素（本実施例ではリン）を添加する。なお、
ここで行うｎ型不純物元素の添加工程は、実施例１の図
３（Ａ）に示した添加工程と同様の条件で行えば良い。

【０１３９】こうして、ｎ型不純物領域（ｂ）６０１〜
６０９およびｎ型不純物領域（ｃ）６１０〜６１９が形
成される。なお、ｎ型不純物領域（ｂ）６０１〜６０９
およびｎ型不純物領域（ｃ）６１０〜６１９に含まれる
ｎ型不純物元素の濃度は実施例１と同様である。

【０１４０】次に、レジストマスク６２０a〜６２０eを
形成し、実施例１の図２（Ｃ）に示した添加工程と同様
に半導体膜にｎ型不純物元素（本実施例ではリン）を添
加する。こうしてｎ型不純物領域（ａ）６２１〜６２９
が形成される。なお、ｎ型不純物領域（ａ）６２１〜６
２９に含まれるｎ型不純物元素の濃度は実施例１を参照
すれば良い。（図１３（Ｃ））

【０１４１】このとき、ｎ型不純物領域（ｂ）６０１〜
６０９のうちレジストマスク６２０a〜６２０eで隠され
た部分は、後にＬＤＤ（ライトドープドレイン）領域と
して機能する。本実施例は後にＬＤＤ領域として機能す
るｎ型不純物領域（ｂ）の長さ（ＬＤＤ長さ）をレジス
トマスク６２０a〜６２０eで自由に調節できるためＬＤ
Ｄ長さの制御性に優れる点に特徴がある。

【０１４２】次に、レジストマスク６２０a〜６２０eを
除去し、レジストマスク６３０を形成する。そして、実
施例１の図３（Ｂ）に示した添加工程と同様に半導体膜
にｐ型不純物元素（本実施例ではボロン）を添加する。
こうしてｐ型不純物領域（ａ）６３１〜６３４が形成さ
れる。なお、ｐ型不純物領域（ａ）６３１〜６３４に含
まれるｐ型不純物元素の濃度は実施例１と同様である。
（図１３（Ｄ））

【０１４３】このあとは、実施例１の図３（Ｃ）に示し
た活性化工程以降の工程に従ってＥＬ発光装置を作製す
れば良い。また、完成したＴＦＴ構造は実施例１とほぼ
同様であるため、本実施例のＴＦＴの説明については、
実施例１の説明を参照すれば良い。なお、本実施例は実
施例１〜５のいずれの構成とも自由に組み合わせて実施
することが可能である。

【０１４４】〔実施例７〕本実施例では実施例１と異な
る作製工程でＥＬ発光装置を作製する例について図１４
を用いて説明する。なお、実施例１と途中の工程が異な
るだけであるので必要に応じて実施例１で用いた符号を
参照する。

【０１４５】まず、実施例１の作製工程に従って、図２
（Ｅ）の工程まで行う。但し、本実施例では図２（Ｃ）
に示したｎ型不純物元素の添加工程を省略する。こうし
て図１４（Ａ）の状態が得られる。

【０１４６】次に、図１４（Ｂ）に示すように、レジス
トマスク３１１a〜３１１eを除去した後、ｎ型不純物元
素（本実施例ではリン）を添加する。なお、ここで行う
ｎ型不純物元素の添加工程は、実施例１の図３（Ａ）に
示した添加工程と同様の条件で行えば良い。

【０１４７】こうして、ｎ型不純物領域（ｂ）６０１〜
６０９およびｎ型不純物領域（ｃ）６１０〜６１９が形
成される。なお、ｎ型不純物領域（ｂ）６０１〜６０９
およびｎ型不純物領域（ｃ）６１０〜６１９に含まれる
ｎ型不純物元素の濃度は実施例１を参照すれば良い。

【０１４８】次に、ゲート電極３３５〜３３９をマスク
として、半導体膜に実施例１の図２（Ｃ）に示した添加
工程と同様にｎ型不純物元素（本実施例ではリン）を添
加する。こうしてｎ型不純物領域（ａ）７２１〜７２９
が形成される。なお、ｎ型不純物領域（ａ）７２１〜７
２９に含まれるｎ型不純物元素の濃度は実施例１を参照
すれば良い。（図１４（Ｃ））

【０１４９】次に、レジストマスク７３０を形成し、実
施例１の図３（Ｂ）に示した添加工程と同様にｐ型不純
物元素（本実施例ではボロン）を半導体膜に添加する。
こうしてｐ型不純物領域（ａ）７３１〜７３４が形成さ
れる。なお、ｐ型不純物領域（ａ）７３１〜７３４に含
まれるｐ型不純物元素の濃度は実施例１を参照すれば良
い。（図１４（Ｄ））

【０１５０】このあとは、実施例１の図３（Ｃ）に示し
た活性化工程以降の工程に従ってＥＬ発光装置を作製す
れば良い。また、完成したＴＦＴ構造は実施例１とほぼ
同様であるため、実施例１の説明を参照すれば良い。な
お、本実施例は実施例１〜５のいずれの構成とも自由に
組み合わせて実施することが可能である。

【０１５１】〔実施例８〕実施例１では層間絶縁膜３７
５として樹脂膜を用いたが、本実施例では珪素を含む絶
縁膜、具体的には酸化珪素膜を用いる。本実施例の場
合、まず図３（Ｂ）の工程まで終えたら、ゲート電極を
覆うように１００〜２００ｎｍの厚さの保護膜（本実施
例では窒化酸化珪素膜）を形成する。

【０１５２】次に、図３（Ｃ）と同様に活性化工程を行
い、次に８００ｎｍ〜１μmの厚さの層間絶縁膜（本実
施例では酸化珪素膜）を設ける。本実施例では、この層
間絶縁膜を形成する前に３〜１００％の水素を含む雰囲
気中にて３５０〜５００℃の熱処理を行い、活性層の不
対結合手を励起された水素で終端する。

【０１５３】これらの工程の後、ソース配線及びドレイ
ン配線を前記層間絶縁膜上に形成し、ソース配線及びド
レイン配線をパッシベーション膜で覆う。本実施例では
パッシベーション膜として窒化珪素膜もしくは窒化酸化
珪素膜を用いる。

【０１５４】なお、本実施例の構成は実施例１〜７のい
ずれの構成とも自由に組み合わせて実施することが可能
である。

【０１５５】〔実施例９〕本実施例では、実施例１に示
したＥＬ表示装置とは異なる構造でＥＬ素子を封止した
例について図９を用いて説明する。なお、図８と同一の
部分については同一の符号を用いる。

【０１５６】本実施例ではカバー材１１０１として、両
面にＤＬＣ膜１１０２aおよび１１０２bを形成したプラ
スチックフィルムを用いる。プラスチックフィルムの両
面にＤＬＣ膜を形成する場合、プラスチックフィルムを
ロールに巻いて成膜を行うロールトゥロール方式を用い
れば良い。

【０１５７】本実施例では、実施例１に従ってＥＬ素子
まで作製した基板に、封止材１１０３を用いてカバー材
１１０１を貼り合わせる。そして、カバー材１１０１の
端部はシール材１１０４で封止する。本実施例で用いる
封止材１１０３およびシール材１１０４に関しては、実
施例１に示した材料を用いることができる。また、封止
材１１０３として、無機絶縁膜を用いることもできる。

【０１５８】なお、本実施例の構成は実施例１〜８のい
ずれの構成とも自由に組み合わせて実施することが可能
である。

【０１５９】〔実施例１０〕本実施例では、実施例１に
おいて図５に示した画素構造および実施例５において図
１１に示した画素構造の回路図について説明する。ここ
では図５に対応した回路図を図１５（Ａ）に、図１１に
対応した回路図を図１５（Ｂ）に示す。

【０１６０】図１５（Ａ）において、３４０はソース配
線、３８１は電流供給線、５０４はゲート配線である。
これらの符号は図５に対応している。また、１５０１は
図６（Ａ）に示したスイッチングＴＦＴ、１５０２は図
６（Ｂ）に示した電流制御ＴＦＴ、１５０３は図６
（Ｃ）に示した保持容量、１５０４はＥＬ素子である。

【０１６１】本実施例に示した画素をデジタル駆動する
場合には、特願２０００−１１４５９２号に記載の駆動
方法を実施すれば良い。

【０１６２】次に、図１５（Ｂ）において、１３０３は
ソース配線、１３０７は電流供給線、１３０２はゲート
配線である。これらの符号は図１１に対応している。ま
た、１５０５は図１２（Ａ）に示したスイッチングＴＦ
Ｔ、１５０６は図１２（Ｂ）に示した電流制御ＴＦＴ、
１５０７は図１２（Ｃ）に示した保持容量、１５０８は
ＥＬ素子、１５０９は消去ＴＦＴである。

【０１６３】本実施例に示した画素をデジタル駆動する
場合には、特願平１１−３３８７８６号に記載の駆動方
法を実施すれば良い。

【０１６４】なお、本実施例の構成は実施例１〜９のい
ずれの構成とも自由に組み合わせて実施することが可能
である。

【０１６５】〔実施例１１〕本発明を実施するにあたっ
てＥＬ素子を形成するために用いる成膜装置の例を図１
６に示す。なお、本実施例ではインライン方式の成膜装
置とした場合について説明する。図１６において８０１
はロード室であり、基板８０の搬送はここから行われ
る。ロード室８０１には排気系８００aが備えられ、排
気系８００aは第１バルブ８１、ターボ分子ポンプ８
２、第２バルブ８３及びロータリーポンプ（油回転ポン
プ）８４を含んだ構成からなっている。

【０１６６】第１バルブ８１はメインバルブであり、コ
ンダクタンスバルブを兼ねる場合もあるしバタフライバ
ルブを用いる場合もある。第２バルブ８３はフォアバル
ブであり、まず第２バルブ８３を開けてロータリーポン
プ８４によりロード室８０１を粗く減圧し、次に第１バ
ルブ８１を空けてターボ分子ポンプ８２で高真空まで減
圧する。なお、ターボ分子ポンプの代わりにメカニカル
ブースターポンプ若しくはクライオポンプを用いること
が可能であるがクライオポンプは水分の除去に特に効果
的である。

【０１６７】次に、８０２で示されるのはＥＬ素子の陽
極もしくは陰極（本実施例では陽極）の表面を処理する
前処理室であり、前処理室８０２は排気系８００bを備
えている。また、ロード室８０１とは図示しないゲート
で密閉遮断されている。前処理室８０２はＥＬ素子の作
製プロセスによって様々に変えることができる。

【０１６８】前処理としては、オゾンプラズマ処理、酸
素プラズマ処理、アルゴンプラズマ処理、ネオンプラズ
マ処理、ヘリウムプラズマ処理もしくは水素プラズマ処
理を行うことができる。また、ヒーターを備えることで
プラズマ処理と同時に加熱することも可能である。さら
に、紫外光ランプを備えることで紫外光照射を可能とす
ることも有効である。

【０１６９】本実施例では、基板を１００℃に加熱しな
がら酸化物導電膜からなる陽極の表面にオゾンプラズマ
処理を行い、水分の除去と同時に陽極表面の仕事関数を
高める前処理を行う。

【０１７０】次に、８０３は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ａ）と呼ぶ。蒸着
室（Ａ）８０３は排気系８００cを備えている。また、
前処理室８０２とは図示しないゲートで密閉遮断されて
いる。本実施例では蒸着室（Ａ）８０３にて正孔注入層
を形成する。

【０１７１】次に、８０４は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ｂ）と呼ぶ。蒸着
室（Ｂ）８０４は排気系８００dを備えている。また、
蒸着室（Ａ）８０３とは図示しないゲートで密閉遮断さ
れている。本実施例では蒸着室（Ｂ）８０４にて正孔輸
送層を形成する。

【０１７２】次に、８０５は蒸着法により有機ＥＬ材料
を成膜するための蒸着室であり、蒸着室（Ｃ）と呼ぶ。
蒸着室（Ｃ）８０５は排気系８００eを備えている。ま
た、蒸着室（Ｂ）８０４とは図示しないゲートで密閉遮
断されている。本実施例では、蒸着室（Ｃ）８０５にお
いて、赤色に発色する発光層を形成する。

【０１７３】次に、８０６は蒸着法により有機ＥＬ材料
を成膜するための蒸着室であり、蒸着室（Ｄ）と呼ぶ。
蒸着室（Ｄ）８０６は排気系８００fを備えている。ま
た、蒸着室（Ｃ）８０５とは図示しないゲートで密閉遮
断されている。本実施例では、蒸着室（Ｄ）８０６にお
いて、緑色に発色する発光層を形成する。

【０１７４】次に、８０７は蒸着法により有機ＥＬ材料
を成膜するための蒸着室であり、蒸着室（Ｅ）と呼ぶ。
蒸着室（Ｅ）８０７は排気系８００gを備えている。ま
た、蒸着室（Ｄ）８０６とは図示しないゲートで密閉遮
断されている。本実施例では、蒸着室（Ｅ）８０７にお
いて、青色に発色する発光層を形成する。

【０１７５】次に、８０８は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ｆ）と呼ぶ。蒸着
室（Ｆ）８０８は排気系８００hを備えている。また、
蒸着室（Ｅ）８０７とは図示しないゲートで密閉遮断さ
れている。本実施例では蒸着室（Ｆ）８０８にて電子輸
送層を形成する。

【０１７６】次に、８０９は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ｇ）と呼ぶ。蒸着
室（Ｇ）８０９は排気系８００iを備えている。また、
蒸着室（Ｆ）８０８とは図示しないゲートで密閉遮断さ
れている。本実施例では蒸着室（Ｇ）８０９にて電子注
入層を形成する。

【０１７７】次に、８１０は蒸着法によりＥＬ素子の陽
極もしくは陰極となる導電膜（本実施例では陰極となる
金属膜）を成膜するための蒸着室であり、蒸着室（Ｈ）
と呼ぶ。蒸着室（Ｈ）８１０は排気系８００jを備えて
いる。また、蒸着室（Ｇ）８０９とは図示しないゲート
で密閉遮断されている。

【０１７８】本実施例では、蒸着室（Ｈ）８１０にて、
ＥＬ素子の陰極となる導電膜としてＡｌ−Ｌｉ合金膜
（アルミニウムとリチウムとの合金膜）もしくはＡｌ−
Ｃｓ合金膜（アルミニウムとセシウムとの合金膜）を形
成する。なお、周期表の１族もしくは２族に属する元素
とアルミニウムとを共蒸着することも可能である。

【０１７９】次に、８１１は封止室であり、排気系８０
０kを備えている。また、蒸着室（Ｈ）８１０とは図示
しないゲートで密閉遮断されている。封止室８１１では
ＥＬ素子を酸素および水分から保護するために、パッシ
ベーション膜としてＤＬＣ（ダイヤモンドライクカーボ
ン）膜を形成する。

【０１８０】ＤＬＣ膜を形成するにはスパッタ法もしく
はプラズマＣＶＤ法を用いれば良い。ＤＬＣ膜は室温か
ら１００℃以下の温度範囲で成膜できるため、耐熱性の
低いＥＬ素子を保護するパッシベーション膜として好適
である。また、熱伝導率が高く放熱効果が良いため、Ｅ
Ｌ素子の熱劣化を抑制する効果も期待できる。なお、本
実施例で形成するＤＬＣ膜は窒化珪素膜もしくは炭化珪
素膜と積層して用いることも有効である。

【０１８１】さらに、ＤＬＣ膜中にフッ素や水素を添加
しても良い。また、ＤＬＣ膜中の酸素濃度を１×１０¹⁸
atoms/cm³以下とすることで酸素の透過率を低減するこ
とが可能である。

【０１８２】最後に、８１２はアンロード室であり、排
気系８００lを備えている。ＥＬ素子が形成された基板
はここから取り出される。

【０１８３】以上のように、図１６に示した成膜装置を
用いることで完全にＥＬ素子を密閉空間に封入するまで
外気に晒さずに済むため、信頼性の高いＥＬ表示装置を
作製することが可能となる。また、インライン方式によ
り高いスループットでＥＬ表示装置を作製することがで
きる。

【０１８４】さらに、本実施例に示した成膜装置の各処
理室、排気系および搬送系をコンピュータ制御により動
作させることは有効である。本実施例の場合、連続的に
一連の処理を行ってＥＬ素子が完成するため、コンピュ
ータ制御により基板投入から基板取り出しまでを管理す
ることができる。

【０１８５】なお、本実施例に示した成膜装置を用いて
実施例１〜１０に示したいずれの構成のＥＬ表示装置を
作製しても良い。

【０１８６】〔実施例１２〕本発明において、三重項励
起子からの燐光を発光に利用できるＥＬ材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、ＥＬ素子の低消費電力化、長寿命
化、および軽量化が可能になる。ここで、三重項励起子
を利用し、外部発光量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.) 上記論文に報告されたＥＬ材料（クマリン色素）の分子
式を以下に示す。

【０１８７】

【化１】

【０１８８】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natur
e 395 (1998) p.151.) 上記論文に報告されたＥＬ材料（Ｐｔ錯体）の分子式を
以下に示す。

【０１８９】

【化２】

【０１９０】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn.Appl.Phys., 38 (12B) (1999) L1502.) 上記論文に報告されたＥＬ材料（Ｉｒ錯体）の分子式を
以下に示す。

【０１９１】

【化３】

【０１９２】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、実施例１〜
実施例１１のいずれの構成とも自由に組み合わせて実施
することが可能である。

【０１９３】〔実施例１３〕本実施例では、実施例１に
おいて図４（Ｂ）に示したＥＬ素子３８７の具体的な例
について図１７を用いて説明する。なお、本実施例に示
すＥＬ素子の構造例はそれぞれ図４（Ｂ）のＥＬ素子３
８７の部分に相当する拡大図である。各例は図１６に示
す成膜装置で形成することができる。なお、本実施例で
ＥＬ層を形成する材料は公知の有機材料もしくは無機材
料を用いることができる。また、高分子系材料であって
も低分子系材料であっても良い。

【０１９４】まず、図１７（Ａ）は、陽極（画素電極）
１１上に正孔注入層１２、正孔輸送層１３、発光層１
４、電子輸送層１５、電子注入層１６および陰極１７を
積層した構造のＥＬ素子である。なお、発光層１４は
赤、緑、青に対応した三種類の発光層を成膜しても良
い。

【０１９５】本実施例では、前処理室８０２で陽極１１
の表面改善を行い、蒸着室（Ａ）８０３で正孔注入層１
２を形成し、蒸着室（Ｂ）８０４で正孔輸送層１３を形
成し、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光
層１４を形成し、蒸着室（Ｆ）８０８で電子輸送層１５
を形成し、蒸着室（Ｇ）８０９で電子注入層１６を形成
し、蒸着室（Ｈ）８１０で陰極１７を形成する。

【０１９６】次に、図１７（Ｂ）は、陽極（画素電極）
１１上に正孔注入層１２、正孔輸送層１３、発光層１
４、電子注入層１６および陰極１７を積層した構造のＥ
Ｌ素子である。なお、発光層１４は赤、緑、青に対応し
た三種類の発光層を成膜しても良い。

【０１９７】本実施例では、前処理室８０２で陽極１１
の表面改善を行い、蒸着室（Ａ）８０３で正孔注入層１
２を形成し、蒸着室（Ｂ）８０４で正孔輸送層１３を形
成し、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光
層１４を形成し、蒸着室（Ｆ）８０８を通過させて、蒸
着室（Ｇ）８０９で電子注入層１６を形成し、蒸着室
（Ｈ）８１０で陰極１７を形成する。

【０１９８】次に、図１７（Ｃ）は、陽極（画素電極）
１１上に正孔注入層１２、発光層１４、電子輸送層１
５、電子注入層１６および陰極１７を積層した構造のＥ
Ｌ素子である。なお、発光層１４は赤、緑、青に対応し
た三種類の発光層を成膜しても良い。

【０１９９】本実施例では、前処理室８０２で陽極１１
の表面改善を行い、蒸着室（Ａ）８０３で正孔注入層１
２を形成し、蒸着室（Ｂ）８０４を通過させて、蒸着室
（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成
し、蒸着室（Ｆ）８０８で電子輸送層１５を形成し、蒸
着室（Ｇ）８０９で電子注入層１６を形成し、蒸着室
（Ｈ）８１０で陰極１７を形成する。

【０２００】次に、図１７（Ｄ）は、陽極（画素電極）
１１上に正孔注入層１２、発光層１４、電子注入層１６
および陰極１７を積層した構造のＥＬ素子である。な
お、発光層１４は赤、緑、青に対応した三種類の発光層
を成膜しても良い。

【０２０１】本実施例では、前処理室８０２で陽極１１
の表面改善を行い、蒸着室（Ａ）８０３で正孔注入層１
２を形成し、蒸着室（Ｂ）８０４を通過させて、蒸着室
（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成
し、蒸着室（Ｆ）８０８を通過させて、蒸着室（Ｇ）８
０９で電子注入層１６を形成し、蒸着室（Ｈ）８１０で
陰極１７を形成する。

【０２０２】次に、図１７（Ｅ）は、陽極（画素電極）
１１上に一群のクラスター１８、正孔注入層１２、発光
層１４、電子輸送層１５、電子注入層１６および陰極１
７を積層した構造のＥＬ素子である。なお、発光層１４
は赤、緑、青に対応した三種類の発光層を成膜しても良
い。また、クラスター１８は陽極１１の仕事関数を高め
るために設けられ、本実施例ではイリジウム、ニッケル
もしくは白金をクラスター状（塊状）に設ける。

【０２０３】本実施例では、前処理室８０２で陽極１１
の表面改善を行い、蒸着室（Ａ）でクラスター１８を形
成し、蒸着室（Ｂ）８０４で正孔注入層１２を形成し、
蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４
を形成し、蒸着室（Ｆ）８０８で電子輸送層１５を形成
し、蒸着室（Ｇ）８０９で電子注入層１６を形成し、蒸
着室（Ｈ）８１０で陰極１７を形成する。

【０２０４】次に、図１７（Ｆ）は、陽極（画素電極）
１１上に一群のクラスター１８、正孔注入層１２、発光
層１４、電子注入層１６および陰極１７を積層した構造
のＥＬ素子である。なお、発光層１４は赤、緑、青に対
応した三種類の発光層を成膜しても良い。

【０２０５】本実施例では、前処理室８０２で陽極１１
の表面改善を行い、蒸着室（Ａ）でクラスター１８を形
成し、蒸着室（Ｂ）８０４で正孔注入層１２を形成し、
蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４
を形成し、蒸着室（Ｆ）８０８を通過させて、蒸着室
（Ｇ）８０９で電子注入層１６を形成し、蒸着室（Ｈ）
８１０で陰極１７を形成する。

【０２０６】以上のように、様々な構造のＥＬ素子を形
成する場合においても、図１６に示したような成膜装置
を用いれば容易に作製することが可能である。なお、本
実施例に示した構成は実施例１〜１０、１２のいずれの
構成とも自由に組み合わせて実施することが可能であ
る。

【０２０７】〔実施例１４〕本発明を実施して形成され
た発光装置は、自発光型であるため液晶表示装置に比べ
て明るい場所での視認性に優れ、しかも視野角が広い。
従って、様々な電気器具の表示部として用いることがで
きる。その際、本発明の発光装置はパッシブ型の発光装
置でありながらも配線抵抗を減らすことで大画面化を可
能としているため、用途も幅広いものとすることができ
る。

【０２０８】本発明の電気器具としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッド
マウントディスプレイ）、カーナビゲーションシステ
ム、カーオーディオ、ノート型パーソナルコンピュー
タ、ゲーム機器、携帯情報端末（モバイルコンピュー
タ、携帯電話、携帯型ゲーム機または電子書籍）、記録
媒体を備えた画像再生装置（具体的にはコンパクトディ
スク（ＣＤ）、レーザーディスク（登録商標）（ＬＤ）
又はデジタルバーサタイルディスク（ＤＶＤ）等の記録
媒体を再生し、その画像を表示しうるディスプレイを備
えた装置）などが挙げられる。それら電気器具の具体例
を図１８、図１９に示す。

【０２０９】図１８（Ａ）はＥＬディスプレイであり、
筐体２００１、支持台２００２、表示部２００３を含
む。本発明の発光装置は表示部２００３に用いることが
できる。ＥＬディスプレイは自発光型であるためバック
ライトが必要なく、液晶ディスプレイよりも薄い表示部
とすることができる。

【０２１０】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６を含む。本発明の発光装置は表示部２１０２に用いる
ことができる。

【０２１１】図１８（Ｃ）はデジタルカメラであり、本
体２２０１、表示部２２０２、接眼部部２２０３、操作
スイッチ２２０４を含む。本発明の発光装置は表示部２
２０２に用いることができる。

【０２１２】図１８（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、
操作スイッチ２３０３、表示部（ａ）２３０４、表示部
（ｂ）２３０５を含む。表示部（ａ）は主として画像情
報を表示し、表示部（ｂ）は主として文字情報を表示す
るが、本発明の発光装置はこれら表示部（ａ）、（ｂ）
に用いることができる。なお、記録媒体を備えた画像再
生装置には、ＣＤ再生装置、ゲーム機器なども含まれう
る。

【０２１３】図１８（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２４０１、表示部２４０２、受像部
２４０３、操作スイッチ２４０４、メモリスロット２４
０５を含む。本発明の電気光学装置は表示部２４０２に
用いることができる。この携帯型コンピュータはフラッ
シュメモリや不揮発性メモリを集積化した記録媒体に情
報を記録したり、それを再生したりすることができる。

【０２１４】図１８（Ｆ）はパーソナルコンピュータで
あり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４を含む。本発明の発光装置は表示部
２５０３に用いることができる。

【０２１５】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。

【０２１６】また、上記電子装置はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。ＥＬ材料の応答速
度は非常に高いため、そのような動画表示を行うに適し
ている。

【０２１７】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話やカーオーディオのような文字情報を主とす
る表示部に発光装置を用いる場合には、非発光部分を背
景として文字情報を発光部分で形成するように駆動する
ことが望ましい。

【０２１８】ここで図１９（Ａ）は携帯電話であり、本
体２６０１、音声出力部２６０２、音声入力部２６０
３、表示部２６０４、操作スイッチ２６０５、アンテナ
２６０６を含む。本発明の発光装置は表示部２６０４に
用いることができる。なお、表示部２６０４は黒色の背
景に白色の文字を表示することで携帯電話の消費電力を
抑えることができる。

【０２１９】また、図１９（Ｂ）はカーオーディオ（車
載用オーディオ）であり、本体２７０１、表示部２７０
２、操作スイッチ２７０３、２７０４を含む。本発明の
発光装置は表示部２７０２に用いることができる。ま
た、本実施例では車載用オーディオを示すが、据え置き
型（家庭用）オーディオに用いても良い。なお、表示部
２７０４は黒色の背景に白色の文字を表示することで消
費電力を抑えられる。

【０２２０】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例１〜１３の構成
を自由に組み合わせた発光装置を用いることで得ること
ができる。

【０２２１】

【発明の効果】本発明を実施することでフォトリソグラ
フィ工程の少ない作製工程でＴＦＴを作製することがで
きるため、ＴＦＴを用いたアクティブマトリクス型の発
光装置の歩留まりを向上させることができる。さらに、
発光装置の製造期間の短縮を図り、製造コストを低減す
ることにより安価な発光装置を提供しうる。さらに、安
価な発光装置を用いることで安価な電気器具を提供する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明のｎチャネル型ＴＦＴの作製工程を
示す図。

【図２】画素部および駆動回路の作製工程を示す
図。

【図３】画素部および駆動回路の作製工程を示す
図。

【図４】画素部および駆動回路の作製工程を示す
図。

【図５】画素部の上面構造を示す図。

【図６】画素部の断面構造を示す図。

【図７】ＥＬ発光装置の回路構成を示す図。

【図８】ＥＬ発光装置の上面構造および断面構造を
示す図。

【図９】ＥＬ発光装置の上面構造および断面構造を
示す図。

【図１０】画素部の上面構造を示す図。

【図１１】画素部の上面構造を示す図。

【図１２】画素部の断面構造を示す図。

【図１３】画素部および駆動回路の作製工程を示す
図。

【図１４】画素部および駆動回路の作製工程を示す
図。

【図１５】画素の回路構成を示す図。

【図１６】インライン方式の成膜装置の構成を示す
図。

【図１７】ＥＬ素子の構造を示す図。

【図１８】電気器具の具体例を示す図。

【図１９】電気器具の具体例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/70 Ｈ０５Ｂ 33/14 ＡＨ０５Ｂ 33/10 Ｈ０１Ｌ 29/78 ６１６Ａ 33/14 ６１７Ｌ６１７Ｋ (72)発明者犬飼和隆神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内Ｆターム(参考） 3K007 AB04 AB13 AB18 BA06 BB01 CA01 CB01 DA00 DB03 EB00 FA01 FA02 FA03 4M104 AA01 AA10 BB02 BB14 BB18 BB30 BB32 BB36 CC01 CC05 DD02 DD16 DD20 DD22 DD37 DD65 DD91 FF08 FF17 FF18 GG04 GG09 GG10 GG14 GG20 HH08 HH16 HH20 5C058 AA12 AB02 BA32 5C094 AA25 AA31 AA42 AA43 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB04 DB10 EA04 EA05 EA10 EB02 ED15 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 JA20 5F110 AA16 BB02 BB04 CC02 DD02 DD12 DD15 EE01 EE03 EE04 EE06 EE14 EE23 EE44 FF02 FF03 FF04 FF09 GG01 GG02 GG03 GG13 GG32 GG34 HJ01 HJ04 HJ23 HL03 HL04 HM15 NN03 NN05 NN22 NN24 NN27 NN32 NN36 NN49 NN72 PP02 PP03 PP04 PP34 QQ04 QQ11 QQ19 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】画素にｎチャネル型ＴＦＴおよび発光素子
を有する発光装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、該チャ
ネル形成領域に接するｎ型不純物領域（ｃ）、該ｎ型不
純物領域（ｃ）に接するｎ型不純物領域（ｂ）、該ｎ型
不純物領域（ｂ）に接するｎ型不純物領域（ａ）を含む
活性層並びに第１のゲート電極および該第１のゲート電
極よりも外形の小さい第２のゲート電極を含むゲート電
極を有し、前記第１のゲート電極は前記チャネル形成領
域および前記ｎ型不純物領域（ｃ）にゲート絶縁膜を挟
んで重なり、前記第２のゲート電極は前記チャネル形成
領域に前記ゲート絶縁膜を挟んで重なっていることを特
徴とする発光装置。
【請求項２】ｎチャネル型ＴＦＴを含む駆動回路および
発光素子を含む画素部を有する発光装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、該チャ
ネル形成領域に接するｎ型不純物領域（ｃ）、該ｎ型不
純物領域（ｃ）に接するｎ型不純物領域（ｂ）、該ｎ型
不純物領域（ｂ）に接するｎ型不純物領域（ａ）を含む
活性層並びに第１のゲート電極および該第１のゲート電
極よりも外形の小さい第２のゲート電極を含むゲート電
極を有し、前記第１のゲート電極は前記チャネル形成領
域および前記ｎ型不純物領域（ｃ）にゲート絶縁膜を挟
んで重なり、前記第２のゲート電極は前記チャネル形成
領域に前記ゲート絶縁膜を挟んで重なっていることを特
徴とする発光装置。
【請求項３】請求項１または請求項２において、前記第
１のゲート電極は窒化タンタルもしくは窒化チタンから
なり、前記第２のゲート電極はタングステンもしくはア
ルミニウム合金を含むことを特徴とする発光装置。
【請求項４】請求項１または請求項２において、前記第
１のゲート電極はタングステンからなり、前記第２のゲ
ート電極はアルミニウム合金を含むことを特徴とする発
光装置。
【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記ｎ型不純物領域（ａ）には１×１０²⁰〜１×１
０²¹atoms/cm³の濃度でｎ型不純物元素が含まれ、前記
ｎ型不純物領域（ｂ）には２×１０¹⁶〜５×１０¹⁹atom
s/cm³の濃度でｎ型不純物元素が含まれ、前記ｎ型不純
物領域（ｃ）には１×１０¹⁶〜５×１０¹⁸atoms/cm³の
濃度でｎ型不純物元素が含まれていることを特徴とする
発光装置。
【請求項６】請求項１乃至請求項５のいずれか一におい
て、前記ゲート電極は窒化珪素膜もしくは窒化酸化珪素
膜並びに樹脂膜を積層した絶縁膜で覆われていることを
特徴とする発光装置。
【請求項７】請求項６において、前記窒化珪素膜もしく
は前記窒化酸化珪素膜の上には着色層が設けられ、該着
色層を覆うように前記樹脂膜が設けられていることを特
徴とする発光装置。
【請求項８】絶縁体の上に半導体膜を形成する第１工程
と、前記半導体膜を覆う絶縁膜を形成する第２工程と、前記絶縁膜の上に二層以上の導電膜を積層した導電膜を
形成する第３工程と、前記導電膜をエッチングしてゲート電極を形成する第４
工程と、前記ゲート電極をマスクにして前記半導体膜にｎ型不純
物元素を添加する第５工程と、前記ゲート電極の側面をエッチングした後、前記ゲート
電極の一部を選択的にエッチングする第６工程と、前記第６工程の後、前記ゲート電極の前記二層以上の導
電膜を積層した部分をマスクにし、且つ、前記ゲート電
極の一部を貫通させて前記半導体膜にｎ型不純物元素を
添加する第７工程と、前記ゲート電極を覆う絶縁膜を形成する第８工程と、前記第８工程で形成された絶縁膜の上に前記半導体膜に
接する配線を形成する第９工程と、前記第８工程で形成された絶縁膜の上に発光素子を形成
する第１０工程と、を有することを特徴とする発光装置の作製方法。
【請求項９】請求項８において、前記導電膜は窒化タン
タル膜もしくは窒化チタン膜の上にタングステン膜もし
くはアルミニウム合金膜を積層してなることを特徴とす
る発光装置の作製方法。
【請求項１０】請求項８において、前記導電膜はタング
ステン膜の上にアルミニウム合金膜を積層した構造を有
することを特徴とする発光装置の作製方法。
【請求項１１】請求項８乃至請求項１０のいずれか一に
おいて、前記第４工程の前記ゲート電極はテーパー形状
を有することを特徴とする発光装置の作製方法。
【請求項１２】絶縁体の上に半導体膜を形成する第１工
程と、前記半導体膜を覆う絶縁膜を形成する第２工程と、前記絶縁膜の上に第１の導電膜および該第２の導電膜を
積層した導電膜を形成する第３工程と、前記導電膜をエッチングして前記第１の導電膜からなる
第１のゲート電極および前記第２の導電膜からなる第２
のゲート電極を形成する第４工程と、前記第１のゲート電極および前記第２のゲート電極をマ
スクにして前記半導体膜にｎ型不純物元素を添加する第
５工程と、前記第１のゲート電極および前記第２のゲート電極をエ
ッチングして線幅を細らせた後、前記第２のゲート電極
を選択的にエッチングする第６工程と、前記第６工程の後、前記第２のゲート電極をマスクに
し、且つ、前記第１のゲート電極の一部を貫通させて前
記半導体膜にｎ型不純物元素を添加する第７工程と、前記ゲート電極を覆う絶縁膜を形成する第８工程と、前記第８工程で形成された絶縁膜の上に前記半導体膜に
接する配線を形成する第９工程と、前記第８工程で形成された絶縁膜の上に発光素子を形成
する第１０工程と、を有することを特徴とする発光装置の作製方法。
【請求項１３】請求項１２において、前記第１の導電膜
として窒化タンタル膜もしくは窒化チタン膜を用い、前
記第２の導電膜としてタングステン膜もしくはアルミニ
ウム合金膜を用いることを特徴とする発光装置の作製方
法。
【請求項１４】請求項１２において、前記第１の導電膜
にタングステン膜を用い、前記第２の導電膜にアルミニ
ウム合金膜を用いることを特徴とする発光装置の作製方
法。
【請求項１５】請求項１２乃至請求項１４のいずれか一
において、前記第４工程の前記第１のゲート電極および
前記第２のゲート電極はテーパー形状を有することを特
徴とする発光装置の作製方法。
【請求項１６】請求項８乃至請求項１５のいずれか一に
おいて、前記第８工程で形成された絶縁膜には着色層が
含まれることを特徴とする発光装置の作製方法。