JP2002043506A - Wiring circuit board and its manufacturing method and semiconductor integrated circuit device and its manufacturing method - Google Patents

Wiring circuit board and its manufacturing method and semiconductor integrated circuit device and its manufacturing method

Info

Publication number
JP2002043506A
JP2002043506A JP2000230142A JP2000230142A JP2002043506A JP 2002043506 A JP2002043506 A JP 2002043506A JP 2000230142 A JP2000230142 A JP 2000230142A JP 2000230142 A JP2000230142 A JP 2000230142A JP 2002043506 A JP2002043506 A JP 2002043506A
Authority
JP
Japan
Prior art keywords
metal
bump
film
wiring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000230142A
Other languages
Japanese (ja)
Other versions
JP3653452B2 (en
Inventor
Asao Iijima
朝雄 飯島
Masayuki Osawa
正行 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Priority to JP2000230142A priority Critical patent/JP3653452B2/en
Publication of JP2002043506A publication Critical patent/JP2002043506A/en
Application granted granted Critical
Publication of JP3653452B2 publication Critical patent/JP3653452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve productivity, to easily thin a wiring circuit board and its wiring film, furthermore, to fine and highly integrate the wiring film, or the like by providing sufficient strength even if a part that becomes a base is thin in the wiring circuit board. SOLUTION: The wiring film 22 is provided, where the wiring film 22 is made of third metal being at least different from second metal at least including a part that is connected to a bump 28 made of the first metal for composing an external terminal via an etching stop layer 21b made of the second metal as one portion. On the wiring film 22, the wiring film 25 having a bump 24 for interlayer connection that is connected to the wiring film 22 is laminated via an interlayer insulating film 27. The outermost surface of the wiring film 25 other than an electrode connection part where the electrode of the electronic device 31 is connected with an insulating film 27.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子デバイス搭載
用の配線回路基板とその製造方法と半導体チップその他
の電子デバイスを搭載した配線回路基板を複数個積層し
た半導体集積回路装置とその製造方法に関するものであ
る。
The present invention relates to a printed circuit board for mounting an electronic device, a method of manufacturing the same, a semiconductor integrated circuit device in which a plurality of printed circuit boards on which semiconductor chips and other electronic devices are mounted are stacked, and a method of manufacturing the same. Things.

【0002】[0002]

【従来の技術】図9(A)〜(E)は配線回路基板の製
造方法の従来例の一つを工程順に示す断面図である。 (A)ポリイミドからなる樹脂フィルム(厚さ75〜1
25μm)1を用意し、該フィルム1の両主表面に導電
化のために銅膜(厚さ0.2μm)を例えばスパッタリ
ングにより形成し、その後、ドリルを用いての或いはプ
レス加工により上下配線間接続用の貫通孔2を形成し、
その後、上記銅膜の電気抵抗を低下させるための銅の無
電解メッキ処理を施す。図9(B)はその無電解メッキ
処理後の状態を示し、3はその無電解メッキ処理後の銅
膜(厚さ5μm)である。
2. Description of the Related Art FIGS. 9A to 9E are cross-sectional views showing one example of a conventional method of manufacturing a printed circuit board in the order of steps. (A) Resin film made of polyimide (thickness of 75 to 1)
25 μm) 1 is prepared, and a copper film (0.2 μm thick) is formed on both main surfaces of the film 1 for conductivity by, for example, sputtering, and then, between the upper and lower wirings using a drill or pressing. Forming a through hole 2 for connection,
Thereafter, electroless plating of copper is performed to reduce the electric resistance of the copper film. FIG. 9 (B) shows a state after the electroless plating, and reference numeral 3 denotes a copper film (5 μm thick) after the electroless plating.

【0003】(B)上記フィルム1の両主表面に、形成
しようとする配線膜に対してネガのパターンを有するレ
ジスト膜4を形成し、該レジスト膜4をマスクとして銅
を電解メッキすることにより銅からなる配線膜(厚さ3
0μm)5を形成する。図9(B)は配線膜5の形成後
の状態を示す。
(B) A resist film 4 having a negative pattern with respect to a wiring film to be formed is formed on both main surfaces of the film 1, and copper is electrolytically plated using the resist film 4 as a mask. Wiring film made of copper (thickness 3
0 μm) 5. FIG. 9B shows a state after the wiring film 5 is formed.

【0004】(C)上記レジスト膜4を除去し、その
後、銅をライトエッチングして上記配線膜5の下地とな
っている上記導電化のためのスパッタリングによる銅膜
及び無電解メッキ処理による銅膜を除去する。これによ
り配線膜5が互いにその下地銅膜により電気的にショー
トした状態から独立、分離した状態になる。図9(C)
はそのライトエッチング後の状態を示す。
(C) The resist film 4 is removed, and then copper is lightly etched to form a copper film formed by sputtering for conductivity and a copper film formed by electroless plating, which is a base of the wiring film 5. Is removed. As a result, the wiring films 5 become independent and separated from each other in a state where they are electrically short-circuited by the underlying copper film. FIG. 9 (C)
Indicates the state after the light etching.

【0005】(D)上記樹脂フィルム1の一方の主表面
に、配線膜5のデバイス電極を接続すべき部分を除きレ
ジストからなる絶縁膜6を形成し、該主表面を保護す
る。7は該絶縁膜6の電極接続用開口であり、該開口7
に配線膜5の表面が露出する。図9(D)は該絶縁膜6
形成後の状態を示す。 (E)その後、銅からなる配線膜5をマスクとして上記
樹脂フィルム1を他方の主表面側から選択的にエッチン
グすることにより、上記一方の主表面側の配線膜5の裏
面を露出させる。8はこの露出する部分であり、該部分
8が後述する半田ボールが形成される半田ボール形成部
分になる。9は出来た配線回路基板である。
(D) An insulating film 6 made of resist is formed on one main surface of the resin film 1 except for a portion of the wiring film 5 to which a device electrode is to be connected, and the main surface is protected. Reference numeral 7 denotes an electrode connection opening of the insulating film 6, and the opening 7
Then, the surface of the wiring film 5 is exposed. FIG. 9D shows the insulating film 6.
This shows the state after formation. (E) Thereafter, the resin film 1 is selectively etched from the other main surface side using the wiring film 5 made of copper as a mask, thereby exposing the back surface of the wiring film 5 on the one main surface side. The exposed portion 8 is a solder ball forming portion on which a solder ball described later is formed. 9 is a printed circuit board thus formed.

【0006】図10(A)〜(C)は上記配線回路基板
9に電子デバイス例えばLSIチップを搭載し、更に、
半田ボールを形成する方法を工程順に示す断面図であ
る。図10(A)に示すように、LSIチップ10をそ
の電極11とそれに対応する上記開口7とが整合するよ
うに配線回路基板9に臨ませ、図10(B)に示すよう
にその電極11を配線膜6の該開口7に露出する部分に
接続する。
FIGS. 10A to 10C show an electronic device such as an LSI chip mounted on the printed circuit board 9.
It is sectional drawing which shows the method of forming a solder ball in order of a process. As shown in FIG. 10A, the LSI chip 10 is exposed to the printed circuit board 9 so that the electrode 11 and the corresponding opening 7 are aligned with each other, and as shown in FIG. Is connected to a portion of the wiring film 6 exposed to the opening 7.

【0007】次に、図10(C)に示すように、配線回
路基板9の上記一方の主表面の配線膜5の裏面が露出す
る部分8に半田ボール12を形成する。
Next, as shown in FIG. 10C, a solder ball 12 is formed on a portion 8 of the one main surface of the printed circuit board 9 where the back surface of the wiring film 5 is exposed.

【0008】図11(A)〜(E)は配線回路基板の製
造方法の他の従来例を工程順に示す断面図である。 (A)一方の主表面に接着剤が付いた接着剤付ポリイミ
ド樹脂からなる樹脂フィルム(膜厚75〜125μm)
1aを用意し、その後、ドリルを用いて或いはプレス加
工により上下配線間接続用の貫通孔2を形成し、その
後、配線膜形成用銅箔(18μm)5を上記接着剤を介
して樹脂フィルム1aの主表面に接着する。具体的に
は、熱圧着により接着し、その後接着剤の硬化のために
熱硬化のための熱処理を施す。図11(A)は接着後の
状態を示す。
FIGS. 11A to 11E are sectional views showing another conventional example of a method of manufacturing a printed circuit board in the order of steps. (A) A resin film made of a polyimide resin with an adhesive having an adhesive on one main surface (film thickness of 75 to 125 μm)
1a is prepared, and thereafter, a through-hole 2 for connecting the upper and lower wirings is formed by using a drill or by press working. Then, a copper foil (18 μm) 5 for forming a wiring film is formed on the resin film 1a via the adhesive. Adheres to the main surface of Specifically, they are bonded by thermocompression bonding, and then heat-treated for heat curing to cure the adhesive. FIG. 11A shows a state after bonding.

【0009】(B)次に、上記銅箔5の表面にレジスト
膜4を塗布し、該レジスト膜4を露光及び現像すること
により形成しようとする配線膜に対してネガのパターン
にパターニングする。その後、上記樹脂フィルム1aの
他方の主表面にレジスト膜4を塗布し、該レジスト膜4
を露光、現像することにより各貫通孔2のみを埋めるよ
うにパターニングする。図11(B)はこの貫通孔2を
埋めるレジスト膜6の形成後の状態を示す。
(B) Next, a resist film 4 is applied to the surface of the copper foil 5, and the wiring film to be formed by exposing and developing the resist film 4 is patterned into a negative pattern. Thereafter, a resist film 4 is applied to the other main surface of the resin film 1a.
Is exposed and developed to pattern only the through holes 2. FIG. 11B shows a state after the formation of the resist film 6 filling the through hole 2.

【0010】(C)次に、上記レジスト膜6をマスクと
して銅箔5を選択的にエッチングすることにより配線膜
5を形成する。このエッチングの際、銅箔5の貫通孔2
に露出する裏面はレジスト膜4によりマスクされ、エッ
チングされることはない。その後、レジスト膜4を除去
する。図11(C)はそのレジスト膜4を除去した後の
状態を示す。
(C) Next, the wiring film 5 is formed by selectively etching the copper foil 5 using the resist film 6 as a mask. During this etching, the through holes 2 of the copper foil 5
Is masked by the resist film 4 and is not etched. After that, the resist film 4 is removed. FIG. 11C shows a state after the resist film 4 is removed.

【0011】(D)次に、樹脂フィルム1の一方の主表
面をレジストからなる絶縁膜6を選択的に形成する。そ
の後、無電解ニッケルメッキ処理を施し、しかる後、無
電解金メッキ処理を施す。図11(D)はこの絶縁膜6
の選択的形成後の状態を示す。7は該絶縁膜6の配線膜
5を選択的に露出させる開口である。9aは出来た配線
回路基板である。 (E)次に、この配線膜5の開口7に露出する部分に半
導体チップ10のバンプ電極11を接続することにより
配線回路基板9aに半導体チップ10を搭載し、しかる
後、配線膜5の上記貫通孔2に露出する部分に裏面に半
田ボール11を形成する。図11(E)はその半田ボー
ル11形成後の状態を示す。
(D) Next, an insulating film 6 made of a resist is selectively formed on one main surface of the resin film 1. Thereafter, an electroless nickel plating process is performed, and thereafter, an electroless gold plating process is performed. FIG. 11D shows this insulating film 6.
Shows the state after selective formation of. Reference numeral 7 denotes an opening for selectively exposing the wiring film 5 of the insulating film 6. 9a is a printed circuit board made. (E) Next, the semiconductor chip 10 is mounted on the printed circuit board 9a by connecting the bump electrodes 11 of the semiconductor chip 10 to the portions of the wiring film 5 exposed to the openings 7, and thereafter, A solder ball 11 is formed on the back surface of the portion exposed to the through hole 2. FIG. 11E shows a state after the formation of the solder ball 11.

【0012】[0012]

【発明が解決しようとする課題】前述のように従来の技
術によれば、ポリイミド・フィルムをベースにして配線
回路基板を製造するので、搬送や取り扱いの関係から或
る程度以上の機械的強度が必要なため、配線膜の厚さと
絶縁フィルムの厚さを薄くすることに限界があり、通
常、100μm程度必要である。そのため、薄型化に限
界があるという問題があった。
As described above, according to the prior art, since a printed circuit board is manufactured on the basis of a polyimide film, a certain level of mechanical strength is required due to transportation and handling. Since it is necessary, there is a limit in reducing the thickness of the wiring film and the thickness of the insulating film, and usually about 100 μm is required. Therefore, there is a problem that there is a limit in thinning.

【0013】また、三次元実装のため複数の配線回路基
板を積層する場合、半田ボールを介在して配線回路基板
間接続をする必要があるが、その配線回路基板間接続の
際、半田ボールの熱による溶融加圧により、半田が変形
してLSIチップへのダメージが生じやすいという問題
もあった。勿論、1個の配線回路基板の薄型化が難しい
という上述した問題は、複数の配線回路基板を積層して
三次元実装する場合には配線回路基板の段数が多い程累
積し、三次元実装体の厚さを著しく厚くする要因にな
る。
Further, when a plurality of printed circuit boards are stacked for three-dimensional mounting, it is necessary to connect the printed circuit boards with solder balls interposed therebetween. There is also a problem that the solder is easily deformed due to the melting and pressurization due to heat, and the LSI chip is likely to be damaged. Of course, the above-mentioned problem that it is difficult to reduce the thickness of one printed circuit board is a problem that, when a plurality of printed circuit boards are stacked and three-dimensionally mounted, the larger the number of printed circuit boards, the more the three-dimensional package This is a factor that significantly increases the thickness of the substrate.

【0014】また、配線回路基板の配線層を多層化する
場合、フィルムへの機械的孔あけが両サイドの配線膜間
の層間接続に不可欠となるが、層間接続の確実性を確保
するには、孔径を或る程度以上にすることが不可欠であ
り、小径化が制約される。しかし、孔径を大きくする
と、フィルムの伸び、変形、配線膜各部の位置ずれ等を
もたらし、斯かる伸び、変形、位置ずれ等の配線膜に及
ぼす悪影響は配線膜が微細になる程大きくなる。従っ
て、配線膜の微細化に限界があるという問題があった。
When the wiring layers of the printed circuit board are multi-layered, mechanical drilling of the film is indispensable for the interlayer connection between the wiring films on both sides, but in order to ensure the reliability of the interlayer connection. In addition, it is indispensable to make the diameter of the hole more than a certain level, and reduction in the diameter is restricted. However, when the hole diameter is increased, elongation and deformation of the film, displacement of each portion of the wiring film, and the like are caused, and adverse effects on the wiring film such as elongation, deformation, and displacement are increased as the wiring film becomes finer. Therefore, there is a problem that the miniaturization of the wiring film is limited.

【0015】そのため、孔明けは非常に重要な技術であ
るが、この孔明け技術の一つとしてレーザー装置を用い
てレーザービームにより孔明けをするという技術がある
が、この方法には、熱による異物が生成することや、時
間がかかる等の問題があった。更には、回路を構成する
銅からなる配線膜は電解メッキ法で絶縁層上に形成する
ため、メッキの下地処理として導電化処理のための無電
解メッキが必要な上、絶縁被膜とメッキ被膜の接着強度
を充分に強くすることが出来ないという問題もあり、そ
のことも配線膜の微細化を妨げる要因となっていた。ま
た、無電解メッキ及び電解メッキの両方を行うことは工
程を複雑にし、配線回路基板の高価格化を招く要因とな
っていた。
For this reason, drilling is a very important technique. As one of the drilling techniques, there is a technique of drilling with a laser beam using a laser device. There are problems such as the generation of foreign matter and a long time. Furthermore, since the wiring film made of copper constituting the circuit is formed on the insulating layer by the electrolytic plating method, electroless plating for conducting treatment is required as a base treatment for plating, and the insulating film and the plating film are formed. There is also a problem that the bonding strength cannot be sufficiently increased, which has also been a factor that hinders miniaturization of the wiring film. Further, performing both the electroless plating and the electrolytic plating complicates the process, and has been a factor in causing an increase in the price of the printed circuit board.

【0016】また、LSIチップの三次元配置のため
に、複数の配線回路基板を積層する場合、端子部分をバ
ンプ状に形成するために、半田ボール等の搭載が必要で
あるので、半田ボール形成をすることが必要であり、そ
れには工程が複雑となるという問題があった。またボー
ルの高さにバラツキ等が生じやすく、高さのバラツキは
配線回路基板をきちんと積層することを阻む要因となっ
ていた。
When a plurality of printed circuit boards are stacked for three-dimensional arrangement of LSI chips, it is necessary to mount solder balls or the like in order to form terminal portions in a bump shape. It is necessary to perform the process, which involves a problem that the process becomes complicated. In addition, variations in the height of the balls are likely to occur, and the variation in the height has been a factor preventing the printed circuit boards from being properly stacked.

【0017】そして、半田ボールの形成には、ボール搭
載位置を決めるための治具を用いるが小径ボール(0.
5mm以下)での静電気による良好な搭載が妨げられる
という問題があった。また、治具代(600万円)も決
して安価ではなく、無視できないコスト増要因となって
いた。
For forming the solder balls, a jig for determining the ball mounting position is used.
(5 mm or less), which hinders good mounting due to static electricity. Also, the jig cost (6 million yen) is not inexpensive at all, and has become a cost-increasing factor that cannot be ignored.

【0018】また、基板実装後の温度サイクル試験で基
板とチップの膨張係数の違いからくる、ストレスによる
ボール落ちの改善のためにボールを搭載するランドのエ
リア面積を広く必要とする。そのためにボール間の配線
本数が限定され、配線膜の微細化、高密度化に限界があ
るという問題があった。更に、配線回路基板とLSIチ
ップとの接合においては、LSIチップ側に金ボールな
ど高価なバンプを形成する必要があり、材料費が高くな
り、コストアップに繋がるという問題があった。
Further, in a temperature cycle test after mounting the substrate, a large area area of a land on which the ball is mounted is required to improve the ball drop due to stress caused by a difference in expansion coefficient between the substrate and the chip. Therefore, there is a problem that the number of wirings between the balls is limited, and there is a limit to miniaturization and high density of the wiring film. Furthermore, in bonding the printed circuit board and the LSI chip, it is necessary to form expensive bumps such as gold balls on the LSI chip side, and there has been a problem that the material cost is increased and the cost is increased.

【0019】本発明はこのような問題点を解決すべく為
されたものであり、製造過程で配線回路基板のベースを
成す部分が薄くても充分な強度を持ちうるようにし、以
て生産性の向上を図り、配線回路基板やその配線膜の薄
型化を容易にし、更には、配線膜の微細化、高集積化を
図ることを一つの目的とし、従来の半田ボールを介して
複数の配線回路基板を積層することにより生じていた各
種の問題を解決することを別の目的とし、層間接続のた
めにベースにレーザービーム或いはプレス加工により孔
明けをする必要性をなくし、孔明けにより生じていたベ
ースが延びたり、位置ずれが生じたりするという問題を
回避することを更に別の目的とし、配線膜の電解メッキ
により形成するための前提となる無電解メッキ処理の必
要性をなくし、工程数の低減を図ることを更に別の目的
とし、更に、金ボール等高価な材料を用いる必要性をな
くし、配線回路基板或いはそれを積層したものの低価格
化を図ることを更に別の目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is possible to provide a printed circuit board having sufficient strength even when a base portion of the printed circuit board is thin, thereby improving productivity. The purpose of the present invention is to improve the quality of the printed circuit board and to facilitate the thinning of the wiring film, and furthermore, to achieve the finer and higher integration of the wiring film. Another object of the present invention is to solve various problems caused by stacking circuit boards, and eliminate the need to make a laser beam or press working on a base for interlayer connection. Another object of the present invention is to avoid the problem that the base is extended or displaced, thereby eliminating the need for electroless plating, which is a prerequisite for forming a wiring film by electrolytic plating. Still another object is to reduce the number, eliminate the need to use expensive materials such as gold balls, and reduce the cost of a printed circuit board or a laminate thereof. .

【0020】[0020]

【課題を解決するための手段】請求項1の配線回路基板
は、第1の金属からなり外部端子を成すバンプと第2の
金属からなるエッチングストップ層を介して接続された
ものを一部として少なくとも含む少なくとも第2の金属
とは別の金属である第3の金属からなる配線膜を有し、
該配線膜上に、これと接続される層間接続用のバンプを
有する別の一層又は複数層の配線膜を層間絶縁膜を介し
て積層し、上記配線膜のうちの最表面の配線膜上を、電
子デバイス電極が接続される電極接続部を残し絶縁膜で
覆ってなることを特徴とする。
According to a first aspect of the present invention, there is provided a printed circuit board including a part connected to a bump made of a first metal and forming an external terminal via an etching stop layer made of a second metal. A wiring film made of a third metal that is different from at least the second metal that includes at least;
On the wiring film, another one or more wiring films having bumps for interlayer connection to be connected thereto are laminated via an interlayer insulating film, and the uppermost wiring film among the wiring films is formed on the wiring film. And an electrode connecting portion to which an electronic device electrode is connected, and covered with an insulating film.

【0021】請求項2の配線回路基板は、請求項1記載
の配線回路基板において、上記外部端子を成すバンプの
表面が半田で覆われてなることを特徴とする。
According to a second aspect of the present invention, there is provided the wired circuit board according to the first aspect, wherein the bumps forming the external terminals are covered with solder.

【0022】請求項3の配線回路基板は、請求項1又は
2記載の配線回路基板において、上記最表面の配線膜の
電極接続部表面が金で覆われてなることを特徴とする。
According to a third aspect of the present invention, there is provided the wired circuit board according to the first or second aspect, wherein a surface of the electrode connection portion of the outermost wiring film is covered with gold.

【0023】請求項4の配線回路基板は、第1の金属か
らなるバンプ形成用の金属膜と、第1の金属とエッチン
グ選択比のある第2の金属からなるエッチングストップ
層と、少なくとも第2の金属とは別の第3の金属からな
る配線膜形成用の金属膜を積層した三層構造の金属基板
の上記配線膜形成用の金属膜をパターニングすることに
より配線膜を形成する工程と、上記金属基板の上記配線
膜が形成された主表面上に、一方の面に層間接続用のバ
ンプを有する配線膜形成用金属箔を、そのバンプが上記
配線膜に接続されるようにして絶縁性接着剤を介して接
着する工程と、上記バンプを有する配線膜形成用金属箔
を選択的にエッチングすることにより配線膜を形成する
工程を少なくとも含む一層又は複数層の配線膜を形成す
る工程と、該配線膜のうち最表面の配線膜が形成された
面に、該配線膜上を電子デバイス電極が接続される電極
接続部を残し絶縁膜で覆う工程と、上記三層構造の金属
基板のバンプ形成用金属膜を選択的にエッチングするこ
とにより外部端子を成すバンプを形成する工程と、を有
することを特徴とする。
According to a fourth aspect of the present invention, there is provided a printed circuit board comprising: a metal film for forming a bump made of a first metal; an etching stop layer made of a second metal having an etching selectivity with respect to the first metal; Forming a wiring film by patterning the metal film for forming a wiring film on a metal substrate having a three-layer structure in which a metal film for forming a wiring film formed of a third metal different from the third metal is stacked; On the main surface of the metal substrate on which the wiring film is formed, a metal foil for forming a wiring film having a bump for interlayer connection on one surface is insulated by connecting the bump to the wiring film. Bonding with an adhesive, and forming a wiring film of one or more layers including at least a step of forming a wiring film by selectively etching the wiring film forming metal foil having the bump, The wiring A step of covering the wiring film with an insulating film on the surface on which the uppermost wiring film is formed, leaving an electrode connecting portion to which an electronic device electrode is connected; and forming a bump forming metal of the three-layer metal substrate. Forming a bump forming an external terminal by selectively etching the film.

【0024】請求項5の配線回路基板の製造方法は、請
求項4記載の配線回路基板の製造方法において、バンプ
形成用金属膜の選択的エッチングにより外部端子を成す
バンプを形成するに際してエッチングマスクとして該金
属膜表面に選択的に形成した半田層を用い、上記選択的
エッチングの終了後上記半田層に対するリフロー処理を
施すことにより上記バンプの表面を半田で覆った状態に
することを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a printed circuit board according to the fourth aspect, wherein the bump forming an external terminal is formed by selectively etching the metal film for forming a bump. The method is characterized in that a surface of the bump is covered with solder by using a solder layer selectively formed on the surface of the metal film and performing a reflow process on the solder layer after the selective etching is completed.

【0025】請求項6の配線回路基板は、第1の金属か
らなる配線回路基板間接続用バンプと第2の金属からな
るエッチングストップ層を介して接続されたものを一部
として少なくとも含む少なくとも第2の金属とは別の金
属である第3の金属からなる、互いに絶縁層で絶縁分離
された層間接続用のバンプを有し、上記層間接続用のバ
ンプのうち上記外部端子を成すバンプと接続されないバ
ンプが電子デバイス電極接続用のバンプとされ、上記絶
縁層の配線回路基板間接続用バンプの形成された側と反
対側の面に上記層間接続用のバンプと接続されたものを
少なくとも一部として有する一層又は複数層の配線膜が
形成され、上記配線膜のうち最表面の配線膜が形成され
た面上を、電子デバイス電極が接続される電極接続部及
び配線回路基板間接続用バンプが接続される配線回路基
板間接続バンプ接続部を残し絶縁膜で覆ってなることを
特徴とする。
According to a sixth aspect of the present invention, there is provided the printed circuit board having at least a part including at least a part connected via a first metal interconnect bump and a second metal via an etching stop layer. A bump made of a third metal different from the second metal and separated from each other by an insulating layer, and connected to a bump forming the external terminal among the bumps for the interlayer connection The bumps that are not formed are used as bumps for connecting electronic device electrodes, and at least a portion of the insulating layer that is connected to the bumps for interlayer connection on the surface of the insulating layer opposite to the side on which the bumps for wiring circuit board connection are formed is provided. One or more wiring films are formed, and the surface of the wiring film on which the outermost wiring film is formed is formed between the electrode connection portion to which the electronic device electrode is connected and the wiring circuit board. Characterized by comprising covered with an insulating film leaving the wiring circuit board interconnection bump connection unit connection bumps are connected.

【0026】請求項7の配線回路基板は、請求項6記載
の配線回路基板において、上記配線回路基板間接続用バ
ンプの表面が半田で覆われてなることを特徴とする。
According to a seventh aspect of the present invention, in the wired circuit board according to the sixth aspect, the surface of the bump for connection between the wired circuit boards is covered with solder.

【0027】請求項8の配線回路基板は、請求項6又は
7記載の配線回路基板において、上記最表面の配線膜の
電極接続部の表面が金で覆われてなることを特徴とす
る。
According to an eighth aspect of the present invention, in the wired circuit board according to the sixth or seventh aspect, the surface of the electrode connection portion of the outermost wiring film is covered with gold.

【0028】請求項9の配線回路基板の製造方法は、第
1の金属からなる配線回路基板間接続用バンプ形成用の
金属膜と、第1の金属とエッチング選択比のある第2の
金属からなるエッチングストップ層と、少なくとも第2
の金属とは別の第3の金属からなるバンプ形成用の金属
膜を積層した三層構造の金属基板の上記バンプ形成用の
金属膜をパターニングすることにより上記配線回路基板
間接続用バンプと接続されるバンプと、接続されない電
子デバイス電極接続用のバンプとを形成する工程と、上
記金属基板の上記第3の金属からなるバンプが形成され
た側の主表面上に各バンプ間を絶縁分離する絶縁層を介
して配線膜形成用の金属箔を積層する工程と、上記金属
箔を選択的にエッチングすることにより配線膜を形成す
る工程を少なくとも含む一層又は複数層の配線膜を形成
する工程と、上記配線膜のうち最表面の配線膜が形成さ
れた面上に、該配線膜の電子デバイス電極が接続される
部分と配線回路基板間接続用バンプが接続される部分以
外を覆う絶縁膜を形成する工程と、上記三層構造の金属
基板の配線回路基板間接続用バンプ形成用金属膜を選択
的にエッチングすることにより配線回路基板間接続用バ
ンプを形成する工程と、を有することを特徴とする。
According to a ninth aspect of the present invention, there is provided a method of manufacturing a printed circuit board, comprising the steps of: forming a metal film made of a first metal for forming a bump between wiring circuit boards; and a second metal having an etching selectivity with the first metal. Etching stop layer and at least a second
The bumps are connected to the wiring circuit board connection bumps by patterning the bump formation metal films of a three-layer metal substrate in which a bump formation metal film made of a third metal different from the third metal is laminated. Forming bumps to be connected and bumps for connecting unconnected electronic device electrodes, and insulates and separates the respective bumps on the main surface of the metal substrate on which the bumps made of the third metal are formed. A step of laminating a metal foil for forming a wiring film via an insulating layer, and a step of forming a single or multiple-layer wiring film including at least a step of forming a wiring film by selectively etching the metal foil. On the surface of the wiring film on which the uppermost wiring film is formed, an insulating film covering a portion other than a portion to which the electronic device electrode of the wiring film is connected and a portion to which the wiring circuit board connection bump is connected is connected. Forming a bump for wiring circuit board connection by selectively etching the metal film for forming a wiring circuit board connection bump of the three-layer structure metal substrate. And

【0029】請求項10の配線回路基板の製造方法は請
求項9記載の配線回路基板の製造方法において、配線回
路基板間接続用バンプ形成用金属膜の選択的エッチング
により外部端子を成すバンプを形成するに際してエッチ
ングマスクとして該金属膜表面に選択的に形成した半田
層を用い、上記選択的エッチングの終了後上記半田層に
対するリフロー処理を施すことにより上記バンプの表面
を半田で覆った状態にすることを特徴とする。
According to a tenth aspect of the present invention, there is provided a method of manufacturing a wired circuit board according to the ninth aspect, wherein bumps forming external terminals are formed by selectively etching a metal film for forming a bump for connecting the wired circuit boards. A solder layer selectively formed on the surface of the metal film as an etching mask, and performing a reflow process on the solder layer after completion of the selective etching, so that the surface of the bump is covered with solder. It is characterized by.

【0030】請求項11の半導体集積回路装置は、第1
の金属からなる配線回路基板間接続用バンプと第2の金
属からなるエッチングストップ層を介して接続されたも
のを一部として少なくとも含む少なくとも第2の金属と
は別の金属である第3の金属からなり互いに絶縁層で絶
縁分離された層間接続用のバンプを有し、該バンプのう
ち上記外部端子を成すバンプと接続されないバンプが電
子デバイス電極接続用のバンプとされ、上記絶縁層の外
部端子を成すバンプの形成された側と反対側の面に上記
層間接続用のバンプと接続されたものを少なくとも一部
として有する一層又は複数層の配線膜が形成され、該配
線膜のうちの最表面の配線膜上を、電子デバイス電極が
接続される電極接続部及び配線回路基板間接続用バンプ
が接続されるバンプ接続部分を残し絶縁膜で覆ってなる
複数の配線回路基板と、該各配線回路基板の上記配線膜
の電極接続部に或いは上記第三の金属からなるバンプで
あって上記配線回路基板間接続用バンプとは接続されな
いものに電極が接続された複数の半導体チップその他の
電子デバイスと、を有し、両面又は片面に上記電子デバ
イスが接続された上記複数の配線回路基板を同じ向きに
て重ね、一つの配線回路基板の配線回路基板間接続用バ
ンプを、他の配線回路基板の配線膜のバンプ接続部分に
接続することにより、複数の配線回路基板を積層してな
ることを特徴とする。
The semiconductor integrated circuit device according to the eleventh aspect is characterized in that:
A third metal that is different from at least the second metal, at least including at least a portion connected via a bump for wiring circuit board connection made of the metal and an etching stop layer made of the second metal And bumps that are not connected to the bumps that form the external terminals of the bumps are used as electronic device electrode connection bumps, and the external terminals of the insulating layer A wiring layer of one or more layers having at least a portion connected to the bump for interlayer connection is formed on the surface opposite to the side on which the bumps are formed, and the outermost surface of the wiring film A plurality of wiring circuit bases covered with an insulating film, leaving an electrode connection portion to which an electronic device electrode is connected and a bump connection portion to which a bump for connection between wiring circuit boards is connected on the wiring film. And a plurality of semiconductors having electrodes connected to electrode connection portions of the wiring film of each of the wiring circuit boards or to bumps made of the third metal, which are not connected to the wiring circuit board connection bumps. A chip or other electronic device, and having the plurality of wiring circuit boards connected to the electronic device on both sides or one side in the same direction, and connecting wiring circuit board connection bumps of one wiring circuit board, It is characterized in that a plurality of wiring circuit boards are stacked by connecting to a bump connection portion of a wiring film of another wiring circuit board.

【0031】請求項12の半導体集積回路装置の製造方
法は、第1の金属からなる配線回路基板間接続用バンプ
と第2の金属からなるエッチングストップ層を介して接
続されたものを一部として少なくとも含む少なくとも第
2の金属とは別の金属である第3の金属からなり互いに
絶縁層で絶縁分離された層間接続用のバンプを有し、該
バンプのうち上記配線回路基板間接続用バンプと接続さ
れないバンプが電子デバイス電極接続用バンプとされ、
上記絶縁層の外部端子を成すバンプの形成された側と反
対側の面に上記層間接続用のバンプと接続されたものを
少なくとも一部として有する一層又は複数層の配線膜が
形成され、その最表面の配線膜上を、電子デバイス電極
が接続される電極接続部及び配線回路基板間接続用バン
プが接続されるバンプ接続部分を残し絶縁膜で覆ってな
る複数の配線回路基板を用意し、各配線回路基板の上記
配線膜の電極接続部と、上記第三の金属からなるバンプ
であって上記配線回路基板間接続用バンプとは接続され
ないものとに電子デバイス電極を接続して両面又は片面
に半導体チップその他の電子デバイスを搭載し、上記複
数の配線回路基板を同じ向きにて重ね、一つの配線回路
基板の配線回路基板間接続用バンプを、他の配線回路基
板の配線膜のバンプ接続部分に接続することにより、複
数の配線回路基板を積層することを特徴とする。
According to a twelfth aspect of the present invention, there is provided a method of manufacturing a semiconductor integrated circuit device, wherein a part connected via an interconnecting bump made of a first metal and an etching stop layer made of a second metal is partially included. A third metal, which is a metal different from at least the second metal, including at least a bump for interlayer connection which is insulated and separated from each other by an insulating layer; Unconnected bumps are used as electronic device electrode connection bumps,
On the surface of the insulating layer opposite to the side on which the bumps forming the external terminals are formed, one or more layers of wiring films having at least a portion connected to the bump for interlayer connection are formed. On the surface of the wiring film, prepare a plurality of wiring circuit boards covered with an insulating film, leaving an electrode connection portion to which the electronic device electrode is connected and a bump connection portion to which the wiring circuit board connection bump is connected. Connect the electronic device electrode to the electrode connection portion of the wiring film of the wiring circuit board and the bump made of the third metal, which is not connected to the bump for connection between the wiring circuit boards, on both surfaces or one surface. A semiconductor chip or other electronic device is mounted, the plurality of wiring circuit boards are stacked in the same direction, and the bumps for connecting the wiring circuit boards of one wiring circuit board are connected to the bumps of the wiring film of another wiring circuit board. By connecting the connecting portion, characterized by stacking a plurality of printed circuit board.

【0032】請求項13の半導体集積回路装置は、第1
の金属からなる配線回路基板間接続用バンプと第2の金
属からなるエッチングストップ層を介して接続されたも
のを一部として少なくとも含む少なくとも第2の金属と
は別の金属である第3の金属からなり互いに絶縁層で絶
縁分離された層間接続用のバンプを有し、該バンプのう
ち上記外部端子を成すバンプと接続されないバンプが電
子デバイス電極接続用のバンプとされ、上記絶縁層の外
部端子を成すバンプの形成された側と反対側の面に上記
層間接続用のバンプと接続されたものを少なくとも一部
として有する一層又は複数層の配線膜が形成され、該配
線膜のうちの最表面の配線膜上を、電子デバイス電極が
接続される電極接続部及び配線回路基板間接続用バンプ
が接続されるバンプ接続部分を残し絶縁膜で覆ってな
り、重ねたとき一つが他から食み出すように広く形成さ
れその食み出す部分の一方の面にヒートシンク接続部分
を有する複数の配線回路基板と、該各配線回路基板の上
記配線膜の電極接続部に或いは上記第三の金属からなる
バンプであって上記配線回路基板間接続用バンプとは接
続されないものに電極が接続された複数の半導体チップ
その他の電子デバイスと、上記複数の配線回路基板のう
ちの広く形成された一つの配線回路基板以外の配線回路
基板をそれに接続された電子デバイスを含め覆う凹状の
ヒートシンクと、を有し、両面又は片面に上記電子デバ
イスが接続された上記一つの配線回路基板に対して他の
配線回路基板を同じ向きにして重ね、該一つの配線回路
基板の配線回路基板間接続用バンプを、他の配線回路基
板の配線膜のバンプ接続部分に接続することにより、複
数の配線回路基板を積層し、上記一つの配線回路基板の
他の配線回路基板から食み出した部分のヒートシンク接
続部分に上記ヒートシンクの上縁を接続して該ヒートシ
ンクにて該他の配線回路基板をそれに接続された電子デ
バイスを含め覆う状態にしてなることを特徴とする。
A semiconductor integrated circuit device according to a thirteenth aspect is characterized in that:
A third metal that is different from at least the second metal, at least including at least a portion connected via a bump for wiring circuit board connection made of the metal and an etching stop layer made of the second metal And bumps that are not connected to the bumps that form the external terminals of the bumps are used as electronic device electrode connection bumps, and the external terminals of the insulating layer A wiring layer of one or more layers having at least a portion connected to the bump for interlayer connection is formed on the surface opposite to the side on which the bumps are formed, and the outermost surface of the wiring film The wiring film is covered with an insulating film except for an electrode connection portion to which an electronic device electrode is connected and a bump connection portion to which a wiring circuit board connection bump is connected. A plurality of wiring circuit boards which are formed so as to protrude from the other and have a heat sink connection part on one surface of the protruding part, and the electrode connection part of the wiring film of each of the wiring circuit boards or the third A plurality of semiconductor chips or other electronic devices in which electrodes are connected to bumps made of a metal which are not connected to the wiring circuit board connection bumps, and are widely formed of the plurality of wiring circuit boards. A concave heat sink that covers a wiring circuit board other than the one wiring circuit board including the electronic device connected thereto, and the other wiring circuit board having the electronic device connected to both sides or one side thereof has another The printed circuit boards of the one printed circuit board are stacked in the same direction, and the connection bump between the printed circuit boards of the one printed circuit board is connected to the bump connection portion of the wiring film of the other printed circuit board. By stacking a plurality of printed circuit boards, the upper edge of the heat sink is connected to the heat sink connecting portion of the one printed circuit board protruding from the other printed circuit board, and the other heat sink is connected to the other portion by the heat sink. Characterized in that the printed circuit board is covered with the electronic device connected thereto.

【0033】請求項14の配線回路基板は、第1の金属
からなる外部端子を成すバンプと第2の金属からなるエ
ッチングストップ層を介して接続されたものを一部とし
て少なくとも含む少なくとも第2の金属とは別の金属で
ある第3の金属からなる、互いに絶縁層で絶縁分離され
た層間接続用のバンプを有し、上記絶縁層上に少なくと
も上記第三の金属からなる層間接続用バンプと接続され
たものを一部として有する一層又は複数層の配線膜が形
成され、該配線膜のうちの最表面の配線膜形成面上に該
配線膜の電子デバイス電極接続部以外を覆う絶縁膜を形
成したことを特徴とする。
According to a fourteenth aspect of the present invention, at least a second circuit board includes at least a part of a bump connected to an external terminal made of a first metal and connected via an etching stop layer made of a second metal. A third metal, which is a different metal from the metal, having an interlayer connection bump which is insulated and separated from each other by an insulating layer; and an interlayer connection bump made of at least the third metal on the insulating layer. A wiring film of one or more layers having a part connected is formed, and an insulating film covering the wiring film other than the electronic device electrode connection portion of the wiring film is formed on the uppermost wiring film forming surface of the wiring film. It is characterized by having been formed.

【0034】請求項15の配線回路基板は、上記最表面
の配線膜の電子デバイス電極接続部が金で覆われてなる
ことを特徴とする。
According to a fifteenth aspect of the present invention, the electronic device electrode connection portion of the outermost wiring film is covered with gold.

【0035】請求項16の配線回路基板は、請求項14
又は15記載の配線回路基板において、上記外部端子を
成すバンプの表面が半田で覆われてなることを特徴とす
る。
According to a sixteenth aspect of the present invention, there is provided the wired circuit board according to the fourteenth aspect.
Alternatively, in the wired circuit board according to 15, the surface of the bump forming the external terminal is covered with solder.

【0036】請求項17の配線回路基板の製造方法は、
第1の金属からなる外部端子を成すバンプ形成用の金属
膜と、第1の金属とエッチング選択比のある第2の金属
からなるエッチングストップ層と、少なくとも第2の金
属とは別の第3の金属からなる層間接続用バンプ形成用
の金属膜を積層した三層構造の金属基板の該層間接続用
バンプ形成用の金属膜をパターニングすることにより上
記層間接続用バンプを形成する工程と、上記金属基板の
上記層間接続用バンプが形成された側に、絶縁層を介し
て金属箔を接着する工程と、該金属箔をパターニングす
ることにより配線膜を形成する工程を少なくとも含む一
層又は複数層の配線膜を形成する工程と、上記三層構造
の金属基板の外部端子を成すバンプ形成用金属膜を選択
的にエッチングすることによりバンプ形成用金属膜を形
成する工程と、を有することを特徴とする。
A method for manufacturing a printed circuit board according to claim 17 is as follows.
A bump-forming metal film forming an external terminal made of a first metal, an etching stop layer made of a second metal having an etching selectivity with respect to the first metal, and a third metal layer different from at least the second metal; Forming the interlayer connection bumps by patterning the interlayer connection bump formation metal film of a three-layer structure metal substrate in which an interlayer connection bump formation metal film made of a metal is laminated; A step of adhering a metal foil via an insulating layer to the side of the metal substrate on which the interlayer connection bumps are formed, and a step of forming a wiring film by patterning the metal foil. Forming a wiring film, and forming a bump-forming metal film by selectively etching the bump-forming metal film forming the external terminal of the metal substrate having the three-layer structure. Characterized in that it.

【0037】請求項18の配線回路基板の製造方法は、
請求項17記載の配線回路基板の製造方法において、上
記外部端子を成すバンプ形成用金属膜の選択的エッチン
グにより電子デバイス電極接続用バンプを形成するに際
してエッチングマスクとして該金属膜表面に選択的に形
成した半田層を用いることを特徴とする。
The method of manufacturing a printed circuit board according to claim 18 is
18. The method for manufacturing a printed circuit board according to claim 17, wherein the bumps for connecting the electronic device electrodes are selectively formed on the surface of the metal film when the bumps for connecting the electronic device electrodes are formed by selectively etching the bump-forming metal film forming the external terminals. It is characterized in that a solder layer is used.

【0038】請求項19の配線回路基板は、第1の金属
からなる電子デバイス電極接続用バンプと第2の金属か
らなるエッチングストップ層を介して接続されたものを
一部として少なくとも含む少なくとも第2の金属とは別
の金属である第3の金属からなる配線膜を有し、該配線
膜が形成された面上に或いはそれに絶縁膜を介して積層
された一層又は複数層の配線膜の最表面の配線膜が形成
された面上に外部端子接続部以外を覆う絶縁膜を形成し
たことを特徴とする。
A printed circuit board according to a nineteenth aspect of the present invention includes at least a second circuit board including at least a part connected to an electronic device electrode connection bump made of a first metal via an etching stop layer made of a second metal. A wiring film made of a third metal, which is another metal different from the metal of the above, and one or more wiring films laminated on the surface on which the wiring film is formed or with an insulating film interposed therebetween. An insulating film is formed on the surface on which the wiring film is formed to cover portions other than the external terminal connection portion.

【0039】請求項20の配線回路基板は、請求項19
記載の配線回路基板において、上記最表面の配線膜の外
部端子接続部の表面に金膜が形成されたことを特徴とす
る。
According to a twentieth aspect of the present invention, there is provided the wired circuit board according to the nineteenth aspect.
In the printed circuit board described above, a gold film is formed on a surface of the external terminal connection portion of the outermost wiring film.

【0040】請求項21の配線回路基板は、請求項19
に記載の配線回路基板において、上記電子デバイス電極
接続用バンプの表面が金で覆われてなることを特徴とす
る。
According to a twenty-first aspect of the present invention, there is provided the printed circuit board according to the nineteenth aspect.
Wherein the surface of the electronic device electrode connection bump is covered with gold.

【0041】請求項22の配線回路基板の製造方法は、
第1の金属からなる電子デバイス電極接続用バンプ形成
用の金属膜と、第1の金属とエッチング選択比のある第
2の金属からなるエッチングストップ層と、少なくとも
第2の金属とは別の第3の金属からなる配線膜形成用の
金属膜を積層した三層構造の金属基板の該配線膜形成用
の金属膜をパターニングすることにより配線膜を形成す
る工程と、上記配線膜又は該配線膜上に絶縁膜を介して
形成された一層又は複数層の配線膜のうちの最表面上の
配線膜が形成された面上に、最表面の配線膜の外部端子
接続部以外を覆う絶縁膜を形成する工程と、上記三層構
造の金属基板の電子デバイス電極接続用バンプ形成用金
属膜を選択的にエッチングすることにより電子デバイス
電極接続用バンプを形成する工程と、上記電子デバイス
電極接続用バンプをマスクとして、上記エッチングスト
ップ層を選択的にエッチングする工程と、を有すること
を特徴とする。
The method of manufacturing a printed circuit board according to claim 22 is
A metal film for forming an electronic device electrode connection bump formed of a first metal, an etching stop layer of a second metal having an etching selectivity with respect to the first metal, and at least a second metal different from the second metal; Forming a wiring film by patterning the metal film for forming a wiring film on a three-layer metal substrate in which a metal film for forming a wiring film made of the metal of No. 3 is laminated; and forming the wiring film or the wiring film. An insulating film covering the outermost surface of the one or more wiring films formed on the uppermost surface of the one or more wiring films formed with an insulating film therebetween, except for the external terminal connection portion of the uppermost wiring film. Forming an electronic device electrode connection bump by selectively etching the electronic device electrode connection bump formation metal film of the three-layer metal substrate; and forming the electronic device electrode connection bump. As a mask, and having a selectively etching the etch stop layer.

【0042】請求項23の配線回路基板の製造方法は、
請求項22記載の配線回路基板の製造方法におて、電子
デバイス電極接続用バンプ形成用金属膜を選択的にエッ
チングするに際してエッチングマスクとして金膜を用い
ることを特徴とする。
According to a twenty-third aspect of the present invention, there is provided a method for manufacturing a printed circuit board.
In the method for manufacturing a printed circuit board according to the present invention, a gold film is used as an etching mask when the metal film for forming bumps for connecting electronic device electrodes is selectively etched.

【0043】請求項24の半導体集積回路装置は、請求
項1、2、3、6、7、8、14、15、16、17、
19、20又は21記載の配線回路基板に一又は複数の
半導体チップを搭載したことを特徴とする。
According to a twenty-fourth aspect of the present invention, there is provided a semiconductor integrated circuit device according to the first to third aspects of the present invention.
One or more semiconductor chips are mounted on the printed circuit board described in 19, 20, or 21.

【0044】[0044]

【発明の実施の形態】以下、本発明を図示実施の形態例
に従って詳細に説明する。図1(A)〜(F)は本発明
配線回路基板の製造方法の第1の実施の形態を工程順に
示す断面図である。本実施の形態は、IC等の電子チッ
プを立体配置せず、従って複数個積層をしないタイプの
配線回路基板に本発明を適用したものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to illustrated embodiments. 1A to 1F are sectional views showing a first embodiment of a method of manufacturing a wired circuit board according to the present invention in the order of steps. In the present embodiment, the present invention is applied to a printed circuit board of a type in which electronic chips such as ICs are not three-dimensionally arranged and, therefore, a plurality of electronic chips are not stacked.

【0045】(A)図1(A)に示す三層構造の金属基
板21を用意する。21aは銅又は銅合金からなり、該
銅箔21のベースを成す厚さ例えば80〜150μm程
度の金属膜で、21bは該金属膜21aの表面にエッチ
ングストップ層で、銅或いは銅合金に対するエッチング
(例えば塩酸系エッチング液を用いたエッチング)にお
いて該銅或いは銅合金に対して充分にエッチング選択比
をとれる材料であれば何でも良いが、ニッケル若しくは
ニッケル合金が好適である。尚、このニッケル若しくは
ニッケル合金によりエッチングストップ層21bとして
用いた場合、厚さは例えば0.1〜2μm程度が好適で
ある。尚、該ニッケル系エッチングストップ層21bは
アルカリ系エッチング液により除去することができる。
(A) A metal substrate 21 having a three-layer structure shown in FIG. 1A is prepared. Reference numeral 21a denotes a metal film having a thickness of, for example, about 80 to 150 μm which forms a base of the copper foil 21 and 21b is an etching stop layer on the surface of the metal film 21a. Any material can be used as long as it has a sufficient etching selectivity with respect to the copper or copper alloy in, for example, etching using a hydrochloric acid-based etching solution), but nickel or a nickel alloy is preferable. When this nickel or nickel alloy is used as the etching stop layer 21b, the thickness is preferably, for example, about 0.1 to 2 μm. The nickel-based etching stop layer 21b can be removed with an alkaline-based etching solution.

【0046】21cは上記エッチングストップ層21b
の表面に積層された銅からなる薄い金属膜で、後で配線
膜となり、配線幅と電気的特性を勘案してその厚さが設
定されるが、例えば1〜20μm程度が好適である。
21c is the etching stop layer 21b
Is a thin metal film made of copper laminated on the surface of the substrate, and later becomes a wiring film, and its thickness is set in consideration of the wiring width and the electrical characteristics. For example, the thickness is preferably about 1 to 20 μm.

【0047】(B)次に、上記三層構造の金属基板21
の金属膜21cをフォトエッチングによりパターニング
することにより配線膜22を形成し、その後、バンプを
有する回路形成用基板23を用意し、該回路形成用基板
23を上記金属基板21に対して位置合わせする。具体
的には、回路形成用基板23の銅等からなる各バンプ2
4を配線膜22の該バンプ24と接続されるべき部分上
に位置するように位置合わせする。図1(B)はその位
置合わせした状態を示す。
(B) Next, the three-layer metal substrate 21
The wiring film 22 is formed by patterning the metal film 21c by photo-etching. Thereafter, a circuit-forming substrate 23 having bumps is prepared, and the circuit-forming substrate 23 is aligned with the metal substrate 21. . Specifically, each bump 2 made of copper or the like of the circuit forming substrate 23 is used.
4 is positioned so as to be located on a portion of the wiring film 22 to be connected to the bump 24. FIG. 1B shows a state where the alignment is performed.

【0048】ところで、上記回路形成用基板23は、例
えば銅箔(厚さ例えば1〜20μm)25上に例えばニ
ッケル系金属膜(厚さ例えば0.1〜2μm)26を介
して銅箔24を積層したものを用意し、該銅箔24を選
択的にエッチングすることにより該銅箔からなるバンプ
24を形成し、その後、そのエッチングの際エッチング
ストップ層としての役割を果たしたニッケル系金属膜2
6をそのバンプ24をマスクとして除去し、しかる後、
接着性を有する絶縁層(厚さ例えば10〜35μm)2
7を回路形成用基板23の上記バンプ24が形成された
側の主面に該バンプ24によって突き破られてその先端
部を突出させるように積層してなる。絶縁層27は例え
ばガラスエポキシ、或いは液晶ポリマー、或いは熱可塑
性のポリイミド等の樹脂からなる。
The circuit forming substrate 23 is formed, for example, by forming a copper foil 24 on a copper foil (thickness, for example, 1 to 20 μm) 25 via a nickel-based metal film (thickness, for example, 0.1 to 2 μm) 26. A laminate is prepared, and the copper foil 24 is selectively etched to form a bump 24 made of the copper foil. Thereafter, the nickel-based metal film 2 serving as an etching stop layer at the time of the etching is formed.
6 is removed using the bumps 24 as a mask, and thereafter,
Insulating layer having adhesiveness (thickness, for example, 10 to 35 μm) 2
7 is laminated on the main surface of the circuit-forming substrate 23 on the side where the bumps 24 are formed so that the bumps 24 pierce and protrude the tips. The insulating layer 27 is made of, for example, a resin such as glass epoxy, liquid crystal polymer, or thermoplastic polyimide.

【0049】尚、この種の回路形成用基板及びその製造
方法については本願出願人会社により既に特許出願(出
願番号:特願2000−142856)にて提案済みで
ある。また、同特許出願により、単層の銅箔等の金属箔
(即ちエッチングストップ層のない金属箔)を用意し、
ハーフエッチングによりバンプを形成する技術について
も提案が為されており、本発明にもその技術を利用する
ことができる。
A circuit forming substrate of this type and a method for manufacturing the same have already been proposed by the present applicant in a patent application (application number: Japanese Patent Application No. 2000-142856). According to the patent application, a metal foil such as a single-layer copper foil (ie, a metal foil without an etching stop layer) is prepared.
A technique for forming a bump by half etching has also been proposed, and the technique can be used in the present invention.

【0050】(C)図1(B)に示す状態から、図1
(C)に示すように、回路形成用基板23をその上記バ
ンプ24を配線膜22に熱圧着により接続することによ
り金属基板21に積層する。回路形成用基板23と金属
基板21とはバンプ24以外の部分は上記絶縁層27を
介して接着される。 (D)次に、上記回路形成用基板23の銅箔25をフォ
トエッチングすることにより配線膜25を形成し、その
後、該配線膜25が形成された側の面を該配線膜25上
を含め選択的に絶縁膜27aで覆い、しかる後、ニッケ
ルメッキ(厚さ例えば2μm)及び金メッキ(厚さ例え
ば0.3μm)を形成し、後でボンディングされるLS
Iチップの電極との接続性を高める。27bは該絶縁膜
27aの配線膜25を部分的に露出させる開口で、後述
する半導体チップの電極がその開口27b内にて配線膜
25に接続されることになる。
(C) From the state shown in FIG.
As shown in (C), the circuit forming substrate 23 is laminated on the metal substrate 21 by connecting the bumps 24 to the wiring film 22 by thermocompression bonding. The portions other than the bumps 24 of the circuit forming substrate 23 and the metal substrate 21 are bonded via the insulating layer 27. (D) Next, the wiring film 25 is formed by photo-etching the copper foil 25 of the circuit forming substrate 23, and then the surface on which the wiring film 25 is formed including the surface on the wiring film 25 is formed. It is selectively covered with an insulating film 27a, and thereafter, nickel plating (thickness, for example, 2 μm) and gold plating (thickness, for example, 0.3 μm) are formed.
The connectivity with the electrodes of the I chip is improved. Reference numeral 27b denotes an opening for partially exposing the wiring film 25 of the insulating film 27a, and an electrode of a semiconductor chip described later is connected to the wiring film 25 in the opening 27b.

【0051】(E)次に、金属基板21の銅からなる金
属膜21aを裏面側から選択的エッチングにより、バン
プ28及び補強部29を形成する。30はその選択的に
エッチングに際してエッチングマスクとして用いた半田
膜(厚さ例えば10〜50μm)で、メッキにより形成
される。該半田膜30はレジスト膜等をマスクとしてア
ルカリエッチングにより選択的に除去することによりパ
ターニングできるので、外部端子を成すバンプ28及び
補強部29を形成するエッチングにおいてエッチングマ
スクとして用いることができるのである。図1(E)は
半田膜30をマスクとする銅からなる金属膜21aに対
するエッチングを終えた状態を示している。
(E) Next, the bumps 28 and the reinforcing portions 29 are formed by selectively etching the metal film 21a made of copper on the metal substrate 21 from the back side. Reference numeral 30 denotes a solder film (thickness, for example, 10 to 50 μm) used as an etching mask in the selective etching, and is formed by plating. Since the solder film 30 can be patterned by being selectively removed by alkali etching using a resist film or the like as a mask, the solder film 30 can be used as an etching mask in the etching for forming the bumps 28 and the reinforcing portions 29 forming the external terminals. FIG. 1E shows a state in which etching of the metal film 21a made of copper using the solder film 30 as a mask has been completed.

【0052】(F)次に、上記半田膜30に対するリフ
ロー処理を施すことにより接続端子を成すバンプ28の
表面を上記半田30で覆った状態にする。このバンプ2
8を半田30で覆ったものが配線回路基板32の外部端
子となり、配線回路基板32と図示しない例えばプリン
ト基板等との接続は該外部端子を通じて為される。その
後、LSIチップ31a(ロジックLSIチップ)、3
1b(メモリLSIチップ)を配線回路基板32の反バ
ンプ28側の主表面に搭載する。具体的には開口27に
露出する配線膜22表面にチップ31a、31bの金で
表面を覆われたバンプ電極33をボンディングすること
により搭載する。
(F) Next, the surface of the bump 28 forming the connection terminal is covered with the solder 30 by performing a reflow process on the solder film 30. This bump 2
8 covered with solder 30 serves as external terminals of the printed circuit board 32, and connection between the printed circuit board 32 and a printed circuit board (not shown) is made through the external terminals. Then, the LSI chip 31a (logic LSI chip), 3
1b (memory LSI chip) is mounted on the main surface of the printed circuit board 32 on the side opposite to the bumps 28. Specifically, the bump electrodes 33 whose surfaces are covered with gold of the chips 31a and 31b are mounted on the surface of the wiring film 22 exposed in the opening 27 by bonding.

【0053】図1の実施の形態に係る配線回路基板によ
れば、先ず三層構造の金属基板21をベースとして製造
ができるので、薄くても搬送その他取り扱い上必要な機
械的強度を確保できるので、従来よりも基板の配線膜の
薄型化が可能となり、また、配線膜を薄くすることが可
能になるので、高集積化が図りやすくなる。
According to the printed circuit board according to the embodiment shown in FIG. 1, since it can be manufactured based on the metal substrate 21 having a three-layer structure, the mechanical strength necessary for transport and other handling can be ensured even if it is thin. In addition, the wiring film on the substrate can be made thinner than before, and the wiring film can be made thinner, so that high integration can be easily achieved.

【0054】また、外部端子がバンプ28からなり、半
田ボールを用いる場合のように、半田ボールの落ち、半
田の溶融による変形、厚さの変化による接続不良等の発
生するおそれがない。また、半田ボールの位置合わせの
ために特殊な高価な位置合わせ治具を必要とするという
問題も回避できる。そして、層間接続にバンプ24を利
用するので、従来におけるように層間接続のために孔明
けを要しない。従って、レーザービームにより孔明けを
していた場合において生じていた、孔の小径化の限界、
孔によるフィルムの変形、熱処理による異物の発生、熱
処理に時間がかかり、生産性が落ちる等の各種問題が生
じない。
Further, unlike the case where the external terminals are formed of the bumps 28 and the solder balls are used, there is no danger of the solder balls falling, deformation due to the melting of the solder, and poor connection due to the change in thickness. Further, the problem that a special expensive alignment jig is required for the alignment of the solder balls can be avoided. Further, since the bumps 24 are used for the interlayer connection, it is not necessary to form a hole for the interlayer connection as in the related art. Therefore, the limit of reducing the diameter of the hole, which occurred when the hole was drilled by the laser beam,
Various problems such as deformation of the film due to the holes, generation of foreign matter due to heat treatment, and time required for heat treatment, and a decrease in productivity do not occur.

【0055】そして、金属基板21をベースとし、その
金属膜21aをパターニングする前に、配線膜25の電
子デバイス31a、31bの電極が接続される部分にニ
ッケル系金属膜、金層を形成するので、これらの層を電
解メッキにより形成することができ、無電解メッキの必
要性がない。依って、良質のメッキ層を簡単に形成でき
る。というのは、金属基板21の金属膜21aを電解メ
ッキに必要な各メッキ部分への電位伝達に用いることが
できるから、無電解メッキ処理が必要でなくなるからで
ある。
Since the metal substrate 21 is used as a base and before the metal film 21a is patterned, a nickel-based metal film and a gold layer are formed in portions of the wiring film 25 where the electrodes of the electronic devices 31a and 31b are connected. These layers can be formed by electrolytic plating, and there is no need for electroless plating. Therefore, a high-quality plating layer can be easily formed. This is because the metal film 21a of the metal substrate 21 can be used for transmitting a potential to each plating portion necessary for electrolytic plating, and therefore, the electroless plating process is not required.

【0056】図2(A)〜(E)は本発明配線回路基板
の製造方法の第2の形態を工程順に示す断面図である。
本実施の形態は本発明を複数個積層してLSIチップ等
の電子デバイスを立体的配置できる配線回路基板(尚、
本実施の形態は複数の配線回路基板を積層する際には既
に各配線回路基板に搭載され、積層した段階で半導体チ
ップその他の電子デバイスが搭載済みなので、半導体集
積回路装置の製造方法であるとも言える。)は立体配置
に適用したものである。
FIGS. 2A to 2E are sectional views showing a second embodiment of the method of manufacturing a printed circuit board according to the present invention in the order of steps.
In this embodiment, a printed circuit board (here, a plurality of the present invention can be stacked and electronic devices such as LSI chips can be arranged three-dimensionally).
In the present embodiment, when a plurality of printed circuit boards are stacked, they are already mounted on each printed circuit board, and a semiconductor chip and other electronic devices are already mounted at the stage of stacking. I can say. ) Is applied to the configuration.

【0057】(A)図1(A)に示すような三層構造の
金属基板21を用意する。但し、本実施の形態における
金属基板21は、図1(A)に示すそれとは銅からなる
金属膜21cの厚さが異なり、40〜70μmであると
いう点でのみ異なる。そして、該金属膜21cに対する
フォトエッチングにより層間接続用のバンプ35を形成
する。該バンプ35は厚さ(高さ)が約60μm、直径
が約50μmである。図2(A)は該バンプ35を形成
し、その後、該バンプ35の選択的エッチングに際しエ
ッチングマスクとして用いたレジスト膜を除去した後の
状態を示す。
(A) A metal substrate 21 having a three-layer structure as shown in FIG. 1A is prepared. However, the metal substrate 21 in the present embodiment is different from that shown in FIG. 1A only in that the thickness of the metal film 21c made of copper is different and is 40 to 70 μm. Then, a bump 35 for interlayer connection is formed by photoetching the metal film 21c. The bump 35 has a thickness (height) of about 60 μm and a diameter of about 50 μm. FIG. 2A shows a state after the bump 35 is formed, and thereafter, a resist film used as an etching mask in the selective etching of the bump 35 is removed.

【0058】(B)次に、図2(B)に示すように、上
記金属基板21のバンプ35が形成された側の面に接着
性を有する絶縁層(厚さ25〜35μm)36をバンプ
35により貫通され該バンプ35先端部が表面から突出
するように接着する。材質は例えば第1の実施の形態の
絶縁層27と同じものでよい。 (C)次に、図2(C)に示すように、上記金属基板2
1のバンプ35が形成され絶縁層27が接着された側の
面に配線膜となる銅箔37(厚さ12〜35μm)を熱
圧着により積層する。この積層処理の処理条件は、例え
ば加熱温度300℃、加圧力50Kg/cm2、加圧時
間10分間である。
(B) Next, as shown in FIG. 2 (B), an insulating layer (thickness: 25 to 35 μm) 36 having adhesiveness is formed on the surface of the metal substrate 21 on which the bumps 35 are formed. The bump 35 is adhered so as to be penetrated by 35 so that the tip of the bump 35 protrudes from the surface. The material may be the same as, for example, the insulating layer 27 of the first embodiment. (C) Next, as shown in FIG.
A copper foil 37 (thickness: 12 to 35 μm) serving as a wiring film is laminated by thermocompression bonding on the surface on which the one bump 35 is formed and the insulating layer 27 is bonded. The processing conditions of this lamination processing are, for example, a heating temperature of 300 ° C., a pressure of 50 kg / cm 2 , and a pressing time of 10 minutes.

【0059】(D)次に、その積層した銅箔(37)に
対するフォトエッチングにより配線膜37を形成し、そ
の後、該配線膜37形成面上に例えばレジストからなる
絶縁層38を選択的に形成し、更に、その配線膜37の
表面にニッケルメッキ及び金メッキを順次施することに
より接続性を確保し、その後、金属基板21の金属膜2
1aをその表面に選択的に形成した半田層をマスクとし
てエッチングすることによりバンプ39及び補強部40
を形成し、その後、上記半田層をリフローし、該半田4
1でバンプ39を覆った状態にする。これにより配線回
路基板44が出来上がる。
(D) Next, a wiring film 37 is formed by photo-etching the laminated copper foil (37), and then an insulating layer 38 made of, for example, a resist is selectively formed on the surface on which the wiring film 37 is formed. Further, nickel plating and gold plating are sequentially performed on the surface of the wiring film 37 to ensure connectivity, and thereafter, the metal film 2 of the metal substrate 21 is formed.
1a is etched using a solder layer selectively formed on the surface thereof as a mask to form bumps 39 and reinforcing portions 40.
Is formed, and then the solder layer is reflowed.
1 to cover the bump 39. Thus, the printed circuit board 44 is completed.

【0060】しかる後、金属基板21の両面に半導体チ
ップ31、31を臨ませる。具体的には、金属基板21
の配線膜37形成側においては、半導体チップ31のバ
ンプ電極43を配線膜37の絶縁層38開口42に露出
する部分に臨ませ、金属基板21の金属膜21a側にお
いては、半導体チップ31のバンプ電極43をバンプ3
5に臨ませる。図2(D)はその臨ませた状態を示す。
尚、銅箔37の選択的エッチングにより配線膜の形成か
らバンプ39の形成、マスクとして用いた半田層のリフ
ローまでのプロセスは図1に示す第1の実施の形態と共
通する。
Thereafter, the semiconductor chips 31, 31 are made to face both surfaces of the metal substrate 21. Specifically, the metal substrate 21
On the wiring film 37 forming side, the bump electrode 43 of the semiconductor chip 31 faces the portion of the wiring film 37 exposed to the insulating layer 38 opening 42, and on the metal film 21 a side of the metal substrate 21, the bump of the semiconductor chip 31 Electrode 43 is bump 3
Face 5. FIG. 2 (D) shows the state in which it is seen.
The processes from the formation of the wiring film by the selective etching of the copper foil 37 to the formation of the bumps 39 and the reflow of the solder layer used as a mask are the same as those of the first embodiment shown in FIG.

【0061】尚、本実施の形態では、各金属基板21の
両面に半導体チップ31、31、・・・を搭載するよう
にしていたが、必ずしもそのようにすることは不可欠で
はなく、金属基板21の例えばバンプ39の形成された
側の面のみに半導体チップ31、31、・・・を搭載す
るようにしても良い。また、積層された複数の金属基板
21、21、・・・の一部の金属基板21には両面に半
導体チップ31、31、・・・を搭載し、残りの金属基
板21には片面にのみに半導体チップ31、31、・・
・を搭載するようにしても良い。更に、金属基板31に
搭載するものの総てが半導体チップ31である必要はな
く、一部は例えば抵抗、コンデンサ、誘導素子その他の
伝でしデバイスであっても良い等本実施の形態には種々
のバリエーションがあり得る。
In the present embodiment, the semiconductor chips 31, 31,... Are mounted on both sides of each metal substrate 21, but it is not indispensable to do so. For example, the semiconductor chips 31, 31,... May be mounted only on the surface on which the bump 39 is formed. Also, semiconductor chips 31, 31,... Are mounted on both sides of a part of the plurality of stacked metal substrates 21, 21,. Semiconductor chips 31, 31, ...
May be mounted. Further, not all of the components mounted on the metal substrate 31 need to be the semiconductor chips 31, and some of them may be resistors, capacitors, inductive elements, or other conductive devices. There may be variations.

【0062】(E)その後、上記各半導体チップ31を
そのバンプ電極43にて配線回路基板44の配線膜37
の開口42への露出部及びバンプ35へ圧着乃至熱圧着
により配線回路基板44に搭載する。そして、そのよう
に、両面に半導体チップ31を搭載した配線回路基板4
4を複数用意し、一つの配線回路基板44のバンプ39
が他の配線回路基板44の配線膜37の開口42に露出
する部分上に位置するようにする。そのような状態でバ
ンプ39表面を覆う半田30をリフローすることによ
り、バンプ39を該半田30を介して配線膜37の上記
露出部に接続し、以てこの複数の配線回路基板44・4
4同士を積層する。図2(E)はその積層後の状態を示
す。尚、図2(E)においては2個の配線回路基板44
が積層されたものが示されているが、配線回路基板積層
数は決して2に限定されるものではなく、3個或いはそ
れ以上、例えば10数個以上の配線回路基板を積層する
ことも可能である。
(E) Thereafter, the semiconductor chip 31 is connected to the wiring film 37 of the wiring circuit board 44 by the bump electrode 43.
Is mounted on the printed circuit board 44 by pressure bonding or thermocompression bonding to the exposed portion of the opening 42 and the bump 35. Then, as described above, the printed circuit board 4 having the semiconductor chips 31 mounted on both sides thereof
4 and a plurality of bumps 39 on one printed circuit board 44.
Is located on a portion of another wiring circuit board 44 exposed to the opening 42 of the wiring film 37. By reflowing the solder 30 covering the surface of the bump 39 in such a state, the bump 39 is connected to the exposed portion of the wiring film 37 via the solder 30, and thus the plurality of wiring circuit boards 44.
4 are laminated. FIG. 2E shows a state after the lamination. In FIG. 2E, two printed circuit boards 44 are used.
Are shown, but the number of stacked printed circuit boards is not limited to two, and three or more, for example, ten or more printed circuit boards can be stacked. is there.

【0063】本実施の形態に係る配線回路基板にも、図
1に示した第1の実施に係る配線回路基板と同様の利点
が認められる。即ち、先ず三層構造の金属基板21をベ
ースとして製造ができるので、薄くても搬送その他取り
扱い上必要な機械的強度を確保でき、基板の薄型化が可
能となり、また、配線膜を薄くすることが可能になるの
で、高集積化が図りやすくなるという利点がある。ま
た、配線回路基板間接続にバンプ39を用いるので、半
田ボールを用いる場合のように、半田ボールの落ち、半
田の溶融による変形、厚さの変化による接続不良等の発
生するおそれがなく、また、半田ボールの位置合わせの
ために特殊な高価な位置合わせ治具を必要とするという
問題も回避できる。そして、層間接続にバンプ35を利
用するので、従来におけるように層間接続のために孔明
けを要せず、従って、レーザービームにより孔明けをし
ていた場合において生じていた、孔の小径化の限界、孔
によるフィルムの変形、熱処理による異物の発生、熱処
理に時間がかかり、生産性が落ちる等の各種問題が生じ
ないという利点もある。
The printed circuit board according to the present embodiment also has the same advantages as the printed circuit board according to the first embodiment shown in FIG. That is, first, the metal substrate 21 having a three-layer structure can be used as a base, so that even if it is thin, the mechanical strength necessary for transportation and handling can be secured, the substrate can be made thinner, and the wiring film can be made thinner. Therefore, there is an advantage that high integration can be easily achieved. Further, since the bumps 39 are used for the connection between the printed circuit boards, unlike the case of using the solder balls, there is no danger of the solder balls falling, deformation due to melting of the solder, connection failure due to a change in thickness, and the like, and In addition, the problem that a special and expensive positioning jig is required for positioning the solder ball can be avoided. Further, since the bumps 35 are used for interlayer connection, a hole is not required for interlayer connection as in the related art, and therefore, a reduction in the diameter of the hole, which has occurred when the hole was drilled by a laser beam. There is also an advantage that various problems such as limitations, deformation of the film due to holes, generation of foreign substances due to heat treatment, and time required for heat treatment are not caused, and productivity is reduced.

【0064】更に、金属基板21をベースとし、その金
属膜21aをパターニングする前に、配線膜25の半導
体チップ(電子デバイス)31a、31bの電極が接続
される部分にニッケル系金属膜、金層を形成するので、
その際、パターニングされない状態の金属膜21aを電
位伝達経路に利用することができ、これらの層(ニッケ
ル層、金層)を電解メッキにより形成することができ、
無電解メッキの必要性がないという利点もある。
Further, based on the metal substrate 21, before patterning the metal film 21 a, a nickel-based metal film or a gold layer is formed on a portion of the wiring film 25 where the electrodes of the semiconductor chips (electronic devices) 31 a and 31 b are connected. So that
At that time, the metal film 21a in an unpatterned state can be used as a potential transmission path, and these layers (a nickel layer and a gold layer) can be formed by electrolytic plating.
There is also an advantage that there is no need for electroless plating.

【0065】更に、本実施の形態に係る配線回路基板に
は、複数個積層して電子デバイスを極めて高密度に三次
元実装することができるという大きな利点がある。図3
(A)、(B)は図2に示した本発明配線回路基板の第
2の実施の形態と、従来例の場合の寸法について比較し
て示す断面図であり、(A)は第2の実施の形態の場合
を、(B)は従来例の場合を示し、(C)は本発明の第
2の実施の形態を適用したメモリーカードの寸法を示す
断面図である。この図3に従って第2の実施の形態と従
来例とを比較すると、従来の場合、厚さが275μm程
度になるのに対して、第2の実施の形態の場合には、厚
さは210μmで済むので、配線回路基板1段当たり、
約65μmも薄くて済む。従って、同じ実装空間内に収
納できる配線回路基板の段数を本発明による方を従来よ
りも多くすることができる。
Further, the printed circuit board according to the present embodiment has a great advantage that the electronic devices can be three-dimensionally mounted at a very high density by stacking a plurality of them. FIG.
3A and 3B are cross-sectional views showing dimensions of a printed circuit board according to a second embodiment of the present invention shown in FIG. 2 and a conventional example, respectively, and FIG. FIG. 7B is a cross-sectional view showing the dimensions of a memory card to which the second embodiment of the present invention is applied, in which FIG. When the second embodiment is compared with the conventional example according to FIG. 3, the thickness is about 275 μm in the conventional case, whereas the thickness is 210 μm in the second embodiment. So that one step of the printed circuit board,
It can be as thin as about 65 μm. Therefore, the number of stages of the printed circuit board that can be accommodated in the same mounting space can be made larger in the case of the present invention than in the conventional case.

【0066】因みに、メモリーカードをつくる場合、規
格(仕様)等から一つのケースでは、図3(C)に示す
ように1.3mmの厚さの中に配線回路基板を積層しな
ければならないので、従来の場合だと、4個の配線回路
基板しか積層できないが、本発明だと6個の配線回路基
板を積層できる。勿論、本発明に係る配線回路基板には
まだまだ薄型化の可能性を有しているので、10個或い
はそれ以上の個数の配線回路基板を積層できる可能性を
秘めている。
In the case where a memory card is manufactured, in one case, a printed circuit board must be laminated within a thickness of 1.3 mm as shown in FIG. In the conventional case, only four printed circuit boards can be stacked. In the present invention, six printed circuit boards can be stacked. Of course, the printed circuit board according to the present invention still has the possibility of being made thinner, so that there is a possibility that ten or more printed circuit boards can be stacked.

【0067】尚、配線回路基板間接続に従来の場合は半
田ボールを用いているので、半田ボール脱落による接続
不良が多かったが、本実施の形態によれば、バンプ39
を配線回路基板間接続に用いているので、そのような脱
落の類のトラブルが発生する余地がないこというまでも
ない。
In the conventional case, the solder balls are used for the connection between the printed circuit boards, so that the connection failure due to the falling off of the solder balls is large.
Is used for the connection between the printed circuit boards, and it goes without saying that there is no room for such troubles such as falling off.

【0068】図4(A)〜(D)は本発明配線回路基板
の製造方法の第3の実施の形態を工程順に示す断面図で
ある。本実施の形態は、IC等の電子チップを立体配置
せず、従って複数個積層をしないタイプの配線回路基板
に本発明を適用したものである。 (A)図2(A)〜(C)と同様の工程により、三層構
造の金属基板21の金属膜21cを選択的にエッチング
することにより層間接続用のバンプ35を形成した後、
接着性を有する絶縁層36を金属基板21のバンプ35
形成側の面に接着し、その後、該絶縁層36を介して銅
箔37をその金属基板21に積層し、しかる後、該銅箔
37を選択的にエッチングすることにより配線膜37を
形成する。図4(A)はその配線膜37形成後の状態を
示す。
FIGS. 4A to 4D are sectional views showing a third embodiment of the method of manufacturing a printed circuit board according to the present invention in the order of steps. In the present embodiment, the present invention is applied to a printed circuit board of a type in which electronic chips such as ICs are not three-dimensionally arranged and, therefore, a plurality of electronic chips are not stacked. (A) After the bumps 35 for interlayer connection are formed by selectively etching the metal film 21c of the metal substrate 21 having a three-layer structure in the same steps as FIGS. 2 (A) to 2 (C),
The insulating layer 36 having adhesiveness is formed on the bump 35 of the metal substrate 21.
The copper foil 37 is laminated on the metal substrate 21 via the insulating layer 36, and thereafter, the wiring film 37 is formed by selectively etching the copper foil 37. . FIG. 4A shows a state after the wiring film 37 is formed.

【0069】(B)次に、図4(B)に示すように、金
属基板21の配線膜37形成側の主面に回路形成用基板
23を臨ませる。該回路形成用基板23は図1(B)に
示す回路形成用基板23と全く同様にして形成されるの
で重ねて説明はしない。この回路形成用基板23として
ニッケル又はニッケル合金層26のないもの(ハーフエ
ッチングによりバンプ24を形成したもの)を用いて良
いことはいうまでもない。具体的には、配線膜37のバ
ンプ接続部37aに回路形成用基板23のバンプ24を
臨ませる。その後、該回路形成用基板23を金属基板2
1に加圧接着する。
(B) Next, as shown in FIG. 4B, the circuit forming substrate 23 is exposed to the main surface of the metal substrate 21 on the side where the wiring film 37 is formed. The circuit forming substrate 23 is formed in exactly the same manner as the circuit forming substrate 23 shown in FIG. It is needless to say that a substrate without the nickel or nickel alloy layer 26 (having the bumps 24 formed by half etching) may be used as the circuit forming substrate 23. Specifically, the bump 24 of the circuit-forming substrate 23 is made to face the bump connection portion 37a of the wiring film 37. Then, the circuit forming substrate 23 is replaced with the metal substrate 2.
1. Adhesively bond to 1.

【0070】(C)次に、上記回路形成用基板23の銅
箔25をパターニングすることにより配線膜25を形成
し、その後、例えばレジストからなる絶縁層38を選択
的に形成して後述する半導体チップ(31a、31b)
のバンプ電極(43)を接続すべき部分にのみ開口42
を形成するようにする。そして、配線膜25のその開口
42に露出する部分が半導体チップのバンプ電極の接続
される部分となる。図4(C)は絶縁層38形成後の状
態を示す。
(C) Next, a wiring film 25 is formed by patterning the copper foil 25 of the circuit forming substrate 23, and thereafter, an insulating layer 38 made of, for example, a resist is selectively formed to form a semiconductor layer to be described later. Chips (31a, 31b)
Opening 42 only in the portion to which bump electrode (43) is to be connected.
Is formed. Then, a portion of the wiring film 25 exposed to the opening 42 is a portion to which the bump electrode of the semiconductor chip is connected. FIG. 4C shows a state after the formation of the insulating layer 38.

【0071】(D)次に、上記金属基板21の金属膜2
1aに対する選択的に形成した半田層をマスクとしての
選択的エッチングによりバンプ39及び補強部40を形
成し、その後、補強部40上の半田層を除去し、しかる
後、該半田層に対するリフロー処理を施す。その結果、
バンプ39が半田30により覆われた状態になる。この
バンプ39及び補強部40の形成方法、リフロー処理は
図1、図2に示した実施の形態におけるものと同じであ
る。これにより配線回路基板46が出来上がる。その
後、半導体チップ31a、31bを図1に示した第1の
実施の形態におけると同様に配線回路基板46の反バン
プ39側の面に搭載する。
(D) Next, the metal film 2 on the metal substrate 21
The bump 39 and the reinforcing portion 40 are formed by selective etching using the solder layer selectively formed on the reinforcing portion 1a as a mask, and then the solder layer on the reinforcing portion 40 is removed. Apply. as a result,
The bump 39 is covered with the solder 30. The method of forming the bumps 39 and the reinforcing portions 40 and the reflow process are the same as those in the embodiment shown in FIGS. Thus, the printed circuit board 46 is completed. Thereafter, the semiconductor chips 31a and 31b are mounted on the surface of the printed circuit board 46 on the side opposite to the bump 39 as in the first embodiment shown in FIG.

【0072】本実施の形態に係る配線回路基板にも、図
1に示した第1の実施の形態に係る配線回路基板とほぼ
同様の利点が認められる。
The printed circuit board according to this embodiment has substantially the same advantages as the printed circuit board according to the first embodiment shown in FIG.

【0073】図5(A)〜(E)は本発明配線回路基板
の第4の実施の形態を工程順に示す断面図である。本実
施の形態は、IC等の電子チップを立体配置せず、従っ
て複数個積層をしないタイプの配線回路基板に本発明を
適用したものである。 (A)図1(A)に示す三層構造の金属基板21と同じ
ものを用意し、その金属膜21cを選択的にエッチング
することにより配線膜22を形成する。金属膜21cの
厚さは形成しようとする配線膜22の微細さ(幅)と電
気的特性から最適値が設定されるが、本実施の形態では
例えば1〜20μmで、第1の実施の形態の場合と同様
である。因みに、ライン/スペースを8μm/8μmと
する場合、金属膜21cの厚さは10μm程度が好適で
ある。次に、該金属基板21の配線膜22の形成された
側の面を配線膜22の後述する半田ボール(12)を搭
載すべき部分を除き例えばポリイミドのレジストからな
る絶縁層(厚さ20μm)50で覆う。51は該絶縁層
50の、配線膜22を露出させる開口であり、250μ
mの径を有し、この開口51が半田ボール搭載部分とな
る。図5(A)は絶縁層50形成後の状態を示す。
FIGS. 5A to 5E are sectional views showing a fourth embodiment of the printed circuit board of the present invention in the order of steps. In the present embodiment, the present invention is applied to a printed circuit board of a type in which electronic chips such as ICs are not three-dimensionally arranged and, therefore, a plurality of electronic chips are not stacked. (A) The same substrate as the metal substrate 21 having the three-layer structure shown in FIG. 1A is prepared, and the wiring film 22 is formed by selectively etching the metal film 21c. The thickness of the metal film 21c is set to an optimum value based on the fineness (width) of the wiring film 22 to be formed and the electrical characteristics. In the present embodiment, the thickness is, for example, 1 to 20 μm. Is the same as Incidentally, when the line / space is 8 μm / 8 μm, the thickness of the metal film 21 c is preferably about 10 μm. Next, the surface on the side of the metal substrate 21 where the wiring film 22 is formed is an insulating layer (for example, a thickness of 20 μm) made of, for example, a polyimide resist except for a portion of the wiring film 22 on which a later-described solder ball (12) is mounted. Cover with 50. Reference numeral 51 denotes an opening in the insulating layer 50 for exposing the wiring film 22 and has a thickness of 250 μm.
m, and the opening 51 is a solder ball mounting portion. FIG. 5A shows a state after the formation of the insulating layer 50.

【0074】(B)次に、図5(B)に示すように、金
属基板21の金属膜21aの表面に選択的にレジストか
らなる或いは金からなるマスク膜52を形成する。該マ
スク膜52として金からなるものを用いた場合には、そ
の金が後で形成されるバンプと該バンプに接続される半
導体チップのバンプとの接続性を高める役割をも担うこ
とになる。その後、配線膜22の表面の半田ボールとの
接着性を高めるために、ニッケルメッキ処理を施し次に
金メッキする。
(B) Next, as shown in FIG. 5B, a mask film 52 made of resist or gold is selectively formed on the surface of the metal film 21a of the metal substrate 21. When a material made of gold is used as the mask film 52, the gold also plays a role in enhancing the connectivity between the bumps to be formed later and the bumps of the semiconductor chip connected to the bumps. Thereafter, in order to enhance the adhesion of the surface of the wiring film 22 to the solder balls, nickel plating is performed, and then gold plating is performed.

【0075】(C)次に、上記マスク膜52をマスクと
して金属膜21aをエッチングすることによりバンプ5
3を形成し、更に、該バンプ53をマスクとしてニッケ
ル系金属からなるエッチングストップ層21bを選択的
にエッチングして各バンプ53間を分離独立させる。図
5(C)はそのエッチングストップ層21bの選択的エ
ッチング後の状態を示す。これにより配線回路基板54
ができる。
(C) Next, the metal film 21a is etched using the mask film 52 as a mask to form the bump 5
Then, the etching stop layer 21b made of a nickel-based metal is selectively etched using the bumps 53 as a mask to separate the bumps 53 from each other. FIG. 5C shows a state after the selective etching of the etching stop layer 21b. Thereby, the printed circuit board 54
Can be.

【0076】(D)次に、マスク膜52としてレジスト
を用いた場合には、そのマスク膜52を除去し、マスク
膜52として金を用いた場合には、そのマスク52を残
したまま、バンプ53にLSIチップ31a及び31b
の電極の位置が合うように位置合わせして例えば異方性
導電膜55を介してLSIチップ31a及び31bを配
線回路基板54に接着する。その後、各LSIチップ3
1a・31b間を樹脂56で封止する。図5(D)は樹
脂56による封止後の状態を示す。
(D) Next, when a resist is used as the mask film 52, the mask film 52 is removed, and when gold is used as the mask film 52, the bump 52 is left with the mask 52 left. LSI chips 31a and 31b at 53
The LSI chips 31 a and 31 b are bonded to the printed circuit board 54 via, for example, an anisotropic conductive film 55 by aligning the positions of the electrodes. After that, each LSI chip 3
The space between 1a and 31b is sealed with resin 56. FIG. 5D shows a state after sealing with the resin 56.

【0077】(E)その後、図5(E)に示すように、
上記配線膜22の絶縁層50の開口51に露出する部分
に半田ボール12を搭載する。
(E) Thereafter, as shown in FIG.
The solder ball 12 is mounted on a portion of the wiring film 22 exposed at the opening 51 of the insulating layer 50.

【0078】本実施の形態に係る配線回路基板54は、
金属膜21aの選択的エッチングにより形成したバンプ
53を電子デバイスであるLSIチップ31a、31b
の電極の接続に用い、配線膜22の開口51に露出する
部分に形成した半田ボール12を外部端子として用いる
点で、第1〜3の実施の形態に係る配線回路基板とは異
なるが、それ以外の点では基本的な相違がなく、第1〜
3の実施の形態に係る配線回路基板に求められる利点は
概ね本実施の形態に係る配線回路基板54においても認
められる。
The printed circuit board 54 according to this embodiment is
The bumps 53 formed by the selective etching of the metal film 21a are connected to LSI chips 31a and 31b as electronic devices.
This is different from the printed circuit boards according to the first to third embodiments in that the solder balls 12 formed in portions exposed to the openings 51 of the wiring film 22 are used as external terminals. There is no fundamental difference except for
Advantages required for the printed circuit board according to the third embodiment are also generally recognized in the printed circuit board 54 according to the present embodiment.

【0079】図6(A)〜(E)及び図7(F)〜
(I)は本発明配線回路基板の製造方法の第5の実施の
形態を工程順(A)〜(I)に示す断面図である。本実
施の形態もIC等の電子チップを立体配置せず、従って
複数個積層をしないタイプの配線回路基板に本発明を適
用したものである。
FIGS. 6A to 6E and FIGS. 7F to 7F
(I) is sectional drawing which shows 5th Embodiment of the manufacturing method of the printed circuit board of this invention in order of process (A)-(I). In the present embodiment, the present invention is also applied to a printed circuit board of a type in which electronic chips such as ICs are not three-dimensionally arranged, and thus a plurality of electronic chips are not stacked.

【0080】(A)図1に示す第1の実施の形態におい
て用いるような三層構造の金属基板21を用意し、その
金属膜21c上にレジスト膜60を選択的に形成する。
図6(A)はそのレジスト膜60の選択的形成後の状態
を示す。 (B)次に、図6(A)に示すように、上記レジスト膜
60をマスクとして該金属膜21a上に銅を電解メッキ
することにより配線膜61を形成する。
(A) A metal substrate 21 having a three-layer structure as used in the first embodiment shown in FIG. 1 is prepared, and a resist film 60 is selectively formed on the metal film 21c.
FIG. 6A shows a state after the resist film 60 is selectively formed. (B) Next, as shown in FIG. 6A, a wiring film 61 is formed by electroplating copper on the metal film 21a using the resist film 60 as a mask.

【0081】(C)次に、図6(C)に示すように、接
着性絶縁層62を介してバンプ付配線膜形成用金属箔6
3のそのバンプ64を形成した面を金属基板21の金属
膜21c側の面に臨ませる。該バンプ付配線膜形成用金
属箔63は例えば銅からなる単層の金属箔を一方の側か
ら選択的に形成した例えばレジスト膜等をマスクとして
ハーフエッチングすることによりバンプ64を形成して
なる。 (D)次に、図6(D)に示すように、上記バンプ付配
線膜形成用金属箔63を接着性絶縁層62を介して金属
基板21に接着する。
(C) Next, as shown in FIG. 6 (C), the metal foil 6
The surface of the metal substrate 21 on which the bumps 64 are formed faces the metal film 21c side of the metal substrate 21. The metal foil 63 for forming a wiring film with a bump is formed by half-etching a single-layer metal foil made of, for example, copper using, for example, a resist film or the like selectively formed from one side as a mask. (D) Next, as shown in FIG. 6D, the metal foil 63 for forming a wiring film with bumps is bonded to the metal substrate 21 via the adhesive insulating layer 62.

【0082】(E)次に、上記金属箔63を選択的にエ
ッチングすることにより配線膜63を形成し、その後、
該配線膜63が形成された側の面に、該配線膜63の後
述する半田ボール(12)を形成すべき部分以外を覆う
例えばレジストからなる絶縁層65を形成する。66は
該絶縁層65のその半田ボール(12)を形成すべき部
分に形成された開口である。図6(E)は該絶縁層50
形成後の状態を示す。
(E) Next, a wiring film 63 is formed by selectively etching the metal foil 63, and thereafter,
On the surface on which the wiring film 63 is formed, an insulating layer 65 made of, for example, a resist is formed to cover a portion of the wiring film 63 other than a portion where a later-described solder ball (12) is to be formed. Reference numeral 66 denotes an opening formed in a portion of the insulating layer 65 where the solder ball (12) is to be formed. FIG. 6E shows the insulating layer 50.
This shows the state after formation.

【0083】(F)次に、金属基板21の金属膜21a
の表面に選択的にレジストからなる或いは金からなるマ
スク膜52を形成する。該マスク膜52として金からな
るものを用いた場合には、その金が後で形成されるバン
プと該バンプに接続される半導体チップのバンプとの接
続性を高める役割をも担う。図7(F)はマスク膜53
の形成後の状態を示す。その後、配線膜63の表面の半
田ボールとの接着性を高めるために、ニッケルメッキ処
理を施し次に金メッキする。
(F) Next, the metal film 21a of the metal substrate 21
A mask film 52 made of resist or gold is selectively formed on the surface of the substrate. When a film made of gold is used as the mask film 52, the gold also plays a role of improving the connectivity between the bumps to be formed later and the bumps of the semiconductor chip connected to the bumps. FIG. 7F shows the mask film 53.
2 shows the state after formation. Thereafter, in order to increase the adhesion of the surface of the wiring film 63 to the solder balls, a nickel plating process is performed and then gold plating is performed.

【0084】(G)次に、上記マスク膜52をマスクと
して金属膜21aをエッチングすることによりバンプ5
3及び補強部67を形成し、更に、該バンプ53及び補
強部67をマスクとしてニッケル系金属からなるエッチ
ングストップ層21bを選択的にエッチングして各バン
プ53間を分離独立させる。図7(G)はそのエッチン
グストップ層21bの選択的エッチング後の状態を示
す。これにより配線回路基板68が出来上がる。
(G) Next, the metal film 21a is etched using the mask film 52 as a mask to form the bump 5
Then, the bumps 53 and the reinforcing portions 67 are formed as masks, and the etching stop layer 21b made of a nickel-based metal is selectively etched using the bumps 53 and the reinforcing portions 67 as masks so that the bumps 53 are separated from each other. FIG. 7G shows a state after the selective etching of the etching stop layer 21b. Thus, the printed circuit board 68 is completed.

【0085】(H)次に、マスク膜52としてレジスト
を用いた場合には、そのマスク膜52を除去し、マスク
膜52として金を用いた場合には、そのマスク52を残
したまま、バンプ53にLSIチップ31a及び31b
の電極の位置が合うように位置合わせして例えば異方性
導電膜55を介してLSIチップ31a及び31bを配
線回路基板54に接着する。その後、各LSIチップ3
1a・31b間を樹脂56で封止する。図7(H)は樹
脂56による封止後の状態を示す。
(H) Next, when a resist is used as the mask film 52, the mask film 52 is removed, and when gold is used as the mask film 52, the bump 52 is left with the mask 52 left. LSI chips 31a and 31b at 53
The LSI chips 31 a and 31 b are bonded to the printed circuit board 54 via, for example, an anisotropic conductive film 55 by aligning the positions of the electrodes. After that, each LSI chip 3
The space between 1a and 31b is sealed with resin 56. FIG. 7H shows a state after sealing with the resin 56.

【0086】(I)その後、図7(I)に示すように、
上記配線膜22の絶縁層50の開口51に露出する部分
に半田ボール12を搭載する。本実施の形態に係る配線
回路基板68は、図5に示した第4の実施の形態に係る
配線回路基板54よりも反電子デバイス搭載側の配線膜
の層数を増やし、多層化を図っており、その点では相違
し、配線の集積度がより高いといえるが、それ以外の点
では共通し、配線回路基板54の持つ利点の総てを持つ
と言える。
(I) Then, as shown in FIG.
The solder ball 12 is mounted on a portion of the wiring film 22 exposed at the opening 51 of the insulating layer 50. In the printed circuit board 68 according to the present embodiment, the number of layers of the wiring film on the anti-electronic device mounting side is increased compared to the printed circuit board 54 according to the fourth embodiment shown in FIG. In this respect, it is different in that point, and it can be said that the degree of integration of the wiring is higher.

【0087】図8(A)、(B)は複数の配線回路基板
を用いて半導体チップその他の電子デバイスを立体配置
すると共に、ヒートシンクでハウジングして電子デバイ
スの放熱性を高めた本発明半導体集積回路装置の一つの
実施の形態を示すための断面図で、(A)は該半導体集
積回路装置に用いる一つの配線回路基板を示し、(B)
はヒートシンクでハウジングした半導体集積回路装置の
完成した状態を示す。
FIGS. 8A and 8B show a semiconductor integrated circuit according to the present invention in which semiconductor chips and other electronic devices are three-dimensionally arranged using a plurality of printed circuit boards, and the heat dissipation of the electronic devices is enhanced by housing them with a heat sink. 1A is a cross-sectional view showing one embodiment of a circuit device, FIG. 1A shows one printed circuit board used for the semiconductor integrated circuit device, and FIG.
Indicates a completed state of the semiconductor integrated circuit device housed by the heat sink.

【0088】70は積層される配線回路基板の一つで、
例えば図2に示すような技術を駆使して多層配線膜を形
成し、一方の表面に銅からなる配線回路基板間接続用バ
ンプ71と、層間接続用バンプ72からなる、半導体チ
ップの電極と接続される半導体チップ接続部を有する。
該バンプ72は例えば図2に示すバンプ35と同じ方法
で形成される。73は該バンプ71の表面を覆う半田層
である。
Reference numeral 70 denotes one of the laminated printed circuit boards.
For example, a multilayer wiring film is formed by making full use of the technique as shown in FIG. 2 and connected to the electrodes of a semiconductor chip including a wiring circuit board connection bump 71 made of copper and an interlayer connection bump 72 on one surface. Semiconductor chip connection part to be formed.
The bump 72 is formed, for example, by the same method as the bump 35 shown in FIG. A solder layer 73 covers the surface of the bump 71.

【0089】半導体集積回路装置は、図8(A)に示
す、半導体チップ31が搭載された2枚の配線回路基板
70、70と、該配線回路基板70に重ねたとき該配線
回路基板70から食み出すように広く形成された、半導
体チップ31搭載配線回路基板74を、図8(B)に示
すように配線回路基板間接続用バンプ71を配線回路基
板間接続に用いて積層してなる。この積層は、図2に示
す実施の形態と同様にして行う。該配線回路基板74は
その反バンプ71側の面であって、重ねたとき配線回路
基板70から食み出した部分にヒートシンク接続部75
を有する。
The semiconductor integrated circuit device shown in FIG. 8A has two printed circuit boards 70, 70 on which the semiconductor chip 31 is mounted, and the printed circuit board 70 when the printed circuit board 70 is overlaid on the printed circuit board 70. As shown in FIG. 8B, the wiring circuit board 74 on which the semiconductor chip 31 is mounted is formed by using the bumps 71 for connection between the wiring circuit boards for connection between the wiring circuit boards. . This lamination is performed in the same manner as in the embodiment shown in FIG. The printed circuit board 74 is a surface on the side opposite to the bump 71 and a heat sink connection portion 75
Having.

【0090】そして、配線回路基板70、70と配線回
路基板74を積層した状態で、上記ヒートシンク接続部
75に凹状のヒートシンク76の上縁77を接続してな
る。その際、最も上の半導体チップ31とヒートシンク
76の底面とを直接接触させたり、その間に伝熱材料を
介在させると良い。78は半導体チップ31と配線回路
基板70、74との間に介在する異方性導電膜である。
The upper edge 77 of the concave heat sink 76 is connected to the heat sink connecting portion 75 in a state where the wiring circuit boards 70 and 70 and the wiring circuit board 74 are stacked. At this time, the uppermost semiconductor chip 31 and the bottom surface of the heat sink 76 may be brought into direct contact, or a heat transfer material may be interposed therebetween. Reference numeral 78 denotes an anisotropic conductive film interposed between the semiconductor chip 31 and the printed circuit boards 70 and 74.

【0091】このような半導体集積回路装置によれば、
ヒートシンク76で、配線回路基板70、70及びこれ
等に搭載された半導体チップ31、31、・・・をハウ
ジングするので、放熱性を高くすることができる。
According to such a semiconductor integrated circuit device,
Since the heat sink 76 houses the printed circuit boards 70, 70 and the semiconductor chips 31, 31,... Mounted thereon, the heat dissipation can be enhanced.

【0092】[0092]

【発明の効果】請求項1の配線回路基板によれば、三層
構造の金属基板をベースとして製造ができるので、薄く
ても搬送その他取り扱い上必要な機械的強度を確保でき
る。従って、従来よりも基板の配線膜の薄型化が可能と
なり、また、配線膜を薄くすることが可能になるので、
高集積化が図りやすくなる。
According to the printed circuit board of the first aspect, since it can be manufactured based on a metal substrate having a three-layer structure, the mechanical strength required for transportation and handling can be ensured even if it is thin. Therefore, the wiring film of the substrate can be made thinner than before, and the wiring film can be made thinner.
High integration can be easily achieved.

【0093】また、外部端子がバンプからなり、半田ボ
ールを用いる場合のように、半田ボールの落ち、半田の
溶融による変形、厚さの変化による接続不良等の発生す
るおそれがない。また、半田ボールの位置合わせのため
に特殊な高価な位置合わせ治具を必要とするという問題
も回避できる。そして、層間接続にバンプを利用するの
で、従来におけるように層間接続のために孔明けを要し
ない。従って、レーザービームにより孔明けをしていた
場合において生じていた、孔の小径化の限界、孔による
フィルムの変形、熱処理による異物の発生、熱処理に時
間がかかり、生産性が落ちる等の各種問題が生じない。
Further, unlike the case where the external terminal is formed of a bump and a solder ball is used, there is no danger of the solder ball dropping, deformation due to melting of the solder, and connection failure due to a change in thickness. Further, the problem that a special expensive alignment jig is required for the alignment of the solder balls can be avoided. Since bumps are used for interlayer connection, it is not necessary to form a hole for interlayer connection as in the related art. Therefore, various problems such as the limitation of the diameter reduction of the hole, the deformation of the film due to the hole, the generation of foreign matter due to the heat treatment, the time required for the heat treatment, and the reduction in productivity occurred when the hole was formed by the laser beam. Does not occur.

【0094】請求項2の配線回路基板によれば、外部端
子を成すバンプの表面が半田で覆われてなるので、その
半田を外部端子と他(配線回路基板以外のもの、例えば
プリント配線等)との接続に用い、接続性を良好にする
ことができる。
According to the wiring circuit board of the second aspect, since the surface of the bumps forming the external terminals is covered with the solder, the solder is used as the external terminal and other parts (other than the wiring circuit board, for example, printed wiring). To improve the connectivity.

【0095】請求項3の配線回路基板によれば、請求項
1又は2記載の配線回路基板において、上記最表面の配
線膜の電極接続部が表面を金で覆われてなるので、電極
接続部の接続性を高めることができる。そして、金属基
板をベースとし、それを構成する第1の金属からなる金
属膜をパターニングする前に、配線膜の電子デバイス電
極が接続される部分に金層を形成することができるの
で、これらの層を電解メッキにより形成することがで
き、無電解メッキの必要性がない。依って、良質の金層
をメッキにより簡単に形成できる。
According to the printed circuit board of the third aspect, in the printed circuit board of the first or second aspect, the electrode connection portion of the uppermost wiring film is covered with gold, so that the electrode connection portion is formed. Connectivity can be improved. Then, before patterning the metal film made of the first metal, which is based on the metal substrate, a gold layer can be formed in a portion of the wiring film to which the electronic device electrode is connected. The layers can be formed by electrolytic plating, eliminating the need for electroless plating. Therefore, a high-quality gold layer can be easily formed by plating.

【0096】請求項4の配線回路基板の製造方法によれ
ば、請求項1の配線回路基板を得ることができる。そし
て、その配線回路基板によれば、前述した効果を享受す
ることができる。
According to the method of manufacturing the printed circuit board of the fourth aspect, the printed circuit board of the first aspect can be obtained. According to the printed circuit board, the above-described effects can be obtained.

【0097】請求項5の配線回路基板の製造方法は、バ
ンプを形成するに際してエッチングマスクとして用いた
半田層をそのエッチングの終了後のリフロー処理により
上記バンプの表面を半田で覆った状態にするので、製造
工程数を徒に増やすことなくバンプの表面を半田で簡単
に覆って接続性向上を図ることができる。
In the method of manufacturing a printed circuit board according to a fifth aspect of the present invention, the surface of the bump is covered with solder by a reflow process after the etching of the solder layer used as an etching mask when forming the bump. In addition, the surface of the bumps can be easily covered with solder without increasing the number of manufacturing steps, thereby improving the connectivity.

【0098】請求項6の配線回路基板によれば、電子デ
バイス電極が接続される電極接続部においてと、電子デ
バイス電極接続用のバンプにおいて、電子デバイスを搭
載できるので、両面に電子デバイスを搭載することがで
きる。しかも、一方の主表面に配線回路基板間接続用バ
ンプを、他方の主表面の配線膜に配線回路基板間接続用
バンプ接続部を有するので、複数の配線回路基板を同じ
向きで重ね、一つの配線回路基板の配線回路基板間接続
用バンプをその下の配線回路基板間接続用バンプ接続部
に接続することにより、多数の配線回路基板を積層し、
電子デバイスを三次元配置した高集積度積層配線基板を
提供することが可能となる。
According to the printed circuit board of the sixth aspect, since the electronic device can be mounted on the electrode connecting portion to which the electronic device electrode is connected and on the bump for connecting the electronic device electrode, the electronic device is mounted on both sides. be able to. In addition, since one of the main surfaces has the bumps for connection between the wiring circuit boards and the other main surface has the bump connection portions for connection between the wiring circuit boards, the plurality of wiring circuit boards are stacked in the same direction, and one By connecting the wiring circuit board connection bumps of the wiring circuit board to the wiring circuit board connection bump connection portion thereunder, a large number of wiring circuit boards are stacked,
It is possible to provide a highly integrated laminated wiring board in which electronic devices are three-dimensionally arranged.

【0099】そして、この配線回路基板によれば、請求
項1、2等の配線回路基板と同様に、三層構造の金属基
板をベースとして製造ができるが故の上述した各種効果
を奏し、また、配線回路基板間接続手段としてバンプを
用いるので、半田ボールを用いる場合のように、半田ボ
ールの落ち、半田の溶融による変形、厚さの変化による
接続不良等の発生するおそれがなく、また、半田ボール
の位置合わせのために特殊な高価な位置合わせ治具を必
要とするという問題も回避できる。そして、層間接続に
もバンプを利用するので、従来におけるように層間接続
のために孔明けを要しない。従って、レーザービームに
より孔明けをしていた場合において生じていた、孔の小
径化の限界、孔によるフィルムの変形、熱処理による異
物の発生、熱処理に時間がかかり、生産性が落ちる等の
各種問題が生じないという効果も奏する。
According to the printed circuit board, similar to the printed circuit boards of the first and second aspects, the above-described various effects can be obtained because the manufacturing can be performed based on the metal substrate having the three-layer structure. Since the bumps are used as the connection means between the wiring circuit boards, there is no danger of occurrence of solder balls falling, deformation due to melting of solder, connection failure due to change in thickness, etc., as in the case of using solder balls, The problem that a special expensive positioning jig is required for positioning the solder ball can also be avoided. Since bumps are also used for interlayer connection, it is not necessary to form holes for interlayer connection as in the related art. Therefore, various problems such as the limitation of the diameter reduction of the hole, the deformation of the film due to the hole, the generation of foreign matter due to the heat treatment, the time required for the heat treatment, and the reduction in productivity occurred when the hole was formed by the laser beam. Also, there is an effect that no occurrence occurs.

【0100】請求項7の配線回路基板によれば、配線回
路基板間接続用バンプの表面が半田で覆われているの
で、その半田を配線回路基板間接続用バンプ接続部との
接続性を良好にすることができる。
According to the printed circuit board of the present invention, since the surface of the bump for connecting the printed circuit boards is covered with the solder, the connection between the solder and the bump connection portion for connecting the printed circuit boards is improved. Can be

【0101】請求項8の配線回路基板は、電子デバイス
電極接続部及び配線回路基板間接続用バンプ接続部の表
面が金で覆われているので、その接続部の接続性を高め
ることができる。
In the printed circuit board according to the present invention, since the surfaces of the electronic device electrode connection section and the bump connection section for connection between the wiring circuit boards are covered with gold, the connectivity of the connection section can be enhanced.

【0102】請求項9の配線回路基板の製造方法によれ
ば、請求項6の配線回路基板を得ることができる。そし
て、その請求項6の配線回路基板によれば、上述した各
種の効果を奏する。
According to the method of manufacturing a printed circuit board of claim 9, the printed circuit board of claim 6 can be obtained. According to the printed circuit board of the sixth aspect, the various effects described above can be obtained.

【0103】請求項10の配線回路基板の製造方法によ
れば、バンプを形成するに際してエッチングマスクとし
て用いた半田層をそのエッチングの終了後のリフロー処
理により上記バンプの表面を半田で覆った状態にするの
で、製造工程数を徒に増やすことなくバンプの表面を半
田で簡単に覆って接続性向上を図ることができる。
According to the tenth aspect of the present invention, the solder layer used as an etching mask when forming the bumps is subjected to a reflow process after completion of the etching so that the surfaces of the bumps are covered with the solder. Therefore, it is possible to easily cover the surface of the bump with solder without increasing the number of manufacturing steps, thereby improving the connectivity.

【0104】請求項11の半導体集積回路装置は、両面
に電子デバイスを搭載した複数の配線回路基板(請求項
6の配線回路基板)を同じ向きにて複数積層することに
より、電子デバイスを三次元配置し、極めて高集積度の
電子装置、例えばメモリーカード等を提供することがで
きる。そして、該積層配線回路基板は、上記請求項6の
配線回路基板を複数用いており、従って、その請求項6
の配線回路基板の持つ利点を享受することができる。
According to the semiconductor integrated circuit device of the eleventh aspect, the electronic device is three-dimensionally formed by laminating a plurality of wiring circuit boards each having an electronic device mounted on both surfaces thereof (the wiring circuit board of the sixth aspect) in the same direction. It is possible to provide an electronic device with a very high degree of integration, for example, a memory card or the like. The laminated printed circuit board uses a plurality of the printed circuit boards according to claim 6.
The advantages of the printed circuit board can be enjoyed.

【0105】請求項12の半導体集積回路装置の製造方
法によれば、請求項11の半導体集積回路装置を得るこ
とができる。その半導体集積回路装置によれば、上述し
た効果を奏するこというまでもない。
According to the method of manufacturing a semiconductor integrated circuit device of claim 12, the semiconductor integrated circuit device of claim 11 can be obtained. According to the semiconductor integrated circuit device, it goes without saying that the above-described effects can be obtained.

【0106】請求項13の半導体集積回路装置によれ
ば、ヒートシンクで、配線回路基板及びこれ等に搭載さ
れた半導体チップその他の電子デバイスをハウジングす
るので、放熱性を高くすることができる。
According to the semiconductor integrated circuit device of the thirteenth aspect, since the printed circuit board and the semiconductor chip and other electronic devices mounted thereon are housed by the heat sink, the heat dissipation can be enhanced.

【0107】請求項14の配線回路基板よれば、配線膜
の層数を多くすることができ、配線膜の集積密度を著し
く高めることができる。そして、層間接続手段としてバ
ンプを用いるので、孔明けをして層間接続をする場合に
比較して信頼性を高め、製造工数の低減を図ることがで
きる。また、外部端子を第1の金属からなるバンプによ
り構成したので、半田ボールを用いた場合に比較して接
続作業の作業性が良くなり、特殊治具の必要性がなくな
る等各種利点を有する。また、三層構造の金属基板を用
いて製造したが故の請求項1、6等の配線回路基板が享
受した各種利点を本配線回路基板も有する。
According to the wiring circuit board of the present invention, the number of wiring films can be increased, and the integration density of the wiring films can be significantly increased. Since bumps are used as interlayer connection means, the reliability can be improved and the number of manufacturing steps can be reduced as compared with the case where holes are formed and interlayer connection is performed. In addition, since the external terminals are formed by the bumps made of the first metal, the connection work is improved in comparison with the case where solder balls are used, and there are various advantages such as the need for a special jig. In addition, the present wired circuit board has various advantages enjoyed by the wired circuit boards according to Claims 1 and 6 because they are manufactured using the metal substrate having the three-layer structure.

【0108】請求項15の配線回路基板によれば、最表
面の配線膜の電子デバイス電極接続部が金で覆われてな
るので、該電子デバイス電極接続部の接続性をその金よ
り高めることができる。
According to the fifteenth aspect of the present invention, since the electronic device electrode connection portion of the outermost wiring film is covered with gold, the connectivity of the electronic device electrode connection portion can be made higher than that of gold. it can.

【0109】請求項16の配線回路基板によれば、上記
外部端子を成すバンプの表面が半田で覆われてなるの
で、半田によりそのバンプの接続性を高めることができ
る。
According to the sixteenth aspect of the present invention, since the surfaces of the bumps forming the external terminals are covered with the solder, the connectivity of the bumps can be enhanced by the solder.

【0110】請求項17の配線回路基板の製造方法によ
れば、請求項13の配線回路基板を得ることができる。
その配線回路基板によれば、上述した各種効果を奏する
ことは前述の通りである。
According to the method of manufacturing a printed circuit board of claim 17, the printed circuit board of claim 13 can be obtained.
As described above, according to the printed circuit board, the various effects described above are exhibited.

【0111】請求項18の配線回路基板の製造方法によ
れば、上記外部端子を成すバンプ形成用金属膜の選択的
エッチングにより外部端子を成すバンプを形成するに際
してエッチングマスクとして半田層を用いるので、その
半田層をそのまま残してバンプの他との電気的接続性向
上に用いることができる。
According to the method of manufacturing a printed circuit board of the eighteenth aspect, a solder layer is used as an etching mask when a bump forming an external terminal is formed by selective etching of the bump forming metal film forming an external terminal. The solder layer can be left as it is and used for improving electrical connectivity with other bumps.

【0112】請求項19の配線回路基板は、第1の金属
からなるバンプを電子デバイス電極接続に用いるので、
半田ボールを電子デバイス電極接続用に用いる場合に生
じていた上述した各種問題を回避することができ、ま
た、請求項1、6、13等の配線回路基板が持っていた
上述した各種の利点を享受することができる。
According to the nineteenth aspect of the present invention, since the bump made of the first metal is used for connecting the electrode of the electronic device,
It is possible to avoid the above-mentioned various problems caused when the solder ball is used for connecting the electrode of the electronic device, and to obtain the above-mentioned various advantages of the printed circuit board according to claim 1, 6, 13 or the like. You can enjoy.

【0113】請求項20の配線回路基板によれば、最表
面の配線膜の外部端子接続部の表面に金膜が形成されて
いるので、該外部端子接続部の接続性を向上させること
ができる。
According to the twentieth aspect of the present invention, since the gold film is formed on the surface of the external terminal connection portion of the outermost wiring film, the connectivity of the external terminal connection portion can be improved. .

【0114】請求項21の配線回路基板によれば、電子
デバイス電極接続用バンプの表面が金で覆われているの
で、該バンプ接続性をその金により向上させることがで
きる。
According to the printed circuit board of the present invention, since the surface of the electronic device electrode connection bump is covered with gold, the bump connectivity can be improved by the gold.

【0115】請求項22の配線回路基板の製造方法によ
れば、請求項19の配線回路基板を得ることができる。
そして、請求項18の配線回路基板によれば、上述した
各種効果を享受することができること前述の通りであ
る。
According to the method of manufacturing a printed circuit board of claim 22, the printed circuit board of claim 19 can be obtained.
As described above, according to the printed circuit board of the eighteenth aspect, the various effects described above can be enjoyed.

【0116】請求項23の配線回路基板によれば、電子
デバイス電極接続用バンプ形成用金属膜を選択的にエッ
チングするに際してエッチングマスクとして金膜を用い
るので、そのエッチング後そのマスクとして用いた金膜
を残すことにより、それをバンプの接続性向上に活用で
き、バンプの接続性向上を工程数を増すことなく実現す
ることができる。
According to the twenty-third aspect of the present invention, a gold film is used as an etching mask when the metal film for forming bumps for connecting electronic device electrodes is selectively etched, so that the gold film used as the mask after the etching is used. Can be utilized for improving the connectivity of the bumps, and the improvement in the connectivity of the bumps can be realized without increasing the number of steps.

【0117】請求項24の半導体集積回路装置によれ
ば、請求項1、2、3、6、7、8、14、15、1
6、17、19、20又は21記載の配線回路基板に一
又は複数の半導体チップを搭載したので、請求項1、
2、3、6、7、8、14、15、16、17、19、
20又は21記載の配線回路基板が持つ効果を享受した
半導体集積回路装置を提供することができる。
According to the semiconductor integrated circuit device of claim 24, claims 1, 2, 3, 6, 7, 8, 14, 15, 1
Since one or a plurality of semiconductor chips are mounted on the printed circuit board described in claim 6, 17, 19, 20, or 21,
2, 3, 6, 7, 8, 14, 15, 16, 17, 19,
It is possible to provide a semiconductor integrated circuit device that has enjoyed the effects of the printed circuit board described in 20 or 21.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)〜(F)は本発明配線回路基板の製造方
法の第1の実施の形態を工程順に示す断面図である。
FIGS. 1A to 1F are cross-sectional views showing a first embodiment of a method of manufacturing a printed circuit board according to the present invention in the order of steps.

【図2】(A)〜(E)は本発明配線回路基板(半導体
集積回路装置)の製造方法の第2の形態を工程順に示す
断面図である。
FIGS. 2A to 2E are cross-sectional views showing a second embodiment of the method of manufacturing the wired circuit board (semiconductor integrated circuit device) of the present invention in the order of steps.

【図3】(A)、(B)は図2に示した本発明配線回路
基板の第2の実施の形態と、従来例の場合の寸法につい
て比較して示す断面図であり、(A)は第2の実施の形
態の場合を、(B)は従来例の場合を示し、(C)は本
発明の第2の実施の形態に係る配線回路基板を適用した
メモリーカードの寸法を示す断面図である。
FIGS. 3A and 3B are cross-sectional views showing dimensions of a printed circuit board according to the second embodiment of the present invention shown in FIG. 2 in comparison with a conventional example. FIG. 4B shows the case of the second embodiment, FIG. 4B shows the case of the conventional example, and FIG. 5C shows the cross section showing the dimensions of the memory card to which the wired circuit board according to the second embodiment of the present invention is applied. FIG.

【図4】(A)〜(D)は本発明配線回路基板の製造方
法の第3の実施の形態を工程順に示す断面図である。
FIGS. 4A to 4D are cross-sectional views showing a third embodiment of the method of manufacturing a printed circuit board according to the present invention in the order of steps.

【図5】(A)〜(E)は本発明配線回路基板の第4の
実施の形態を工程順に示す断面図である。
5A to 5E are cross-sectional views showing a fourth embodiment of the printed circuit board of the present invention in the order of steps.

【図6】(A)〜(E)は本発明配線回路基板の製造方
法の第5の実施の形態の工程(A)〜(E)を順に示す
断面図である。
FIGS. 6A to 6E are cross-sectional views sequentially showing steps (A) to (E) of a fifth embodiment of the method of manufacturing a wired circuit board according to the present invention.

【図7】(F)〜(I)は本発明配線回路基板の製造方
法の第5の実施の形態の工程(F)〜(I)を順に示す
断面図である。
FIGS. 7 (F) to 7 (I) are cross-sectional views sequentially showing steps (F) to (I) of a fifth embodiment of the method of manufacturing a wired circuit board according to the present invention.

【図8】(A)、(B)は本発明半導体集積回路装置の
一つの実施の形態を説明するための断面図で、(A)は
半導体集積回路装置を構成する一つの配線回路基板を示
し、(B)は完成した半導体集積回路装置を示す断面図
である。
FIGS. 8A and 8B are cross-sectional views for explaining one embodiment of the semiconductor integrated circuit device of the present invention. FIG. 8A is a cross-sectional view of one printed circuit board constituting the semiconductor integrated circuit device. FIG. 1B is a cross-sectional view showing the completed semiconductor integrated circuit device.

【図9】(A)〜(E)は配線回路基板の製造方法の従
来例の一つを工程順に示す断面図である。
FIGS. 9A to 9E are cross-sectional views illustrating a conventional example of a method of manufacturing a printed circuit board in the order of steps.

【図10】(A)〜(C)は図9の配線回路基板に電子
デバイス例えばLSIチップを搭載し、更に、半田ボー
ルを形成する方法を工程順に示す断面図である。
10A to 10C are cross-sectional views showing a method of mounting an electronic device, for example, an LSI chip on the printed circuit board of FIG. 9 and further forming a solder ball in the order of steps.

【図11】(A)〜(E)は配線回路基板の製造方法の
他の従来例を工程順に示す断面図である。
11A to 11E are cross-sectional views illustrating another conventional example of a method of manufacturing a printed circuit board in the order of steps.

【符号の説明】[Explanation of symbols]

21・・・三層構造の金属基板、21a・・・第1の金
属からなる金属層、 21b・・・エッチングストップ層、 21c・・・第3の金属からなる金属層、22・・・配
線膜、 24・・・バンプ、25・・・配線膜、27・・・絶縁
膜、 28・・・突起、30・・・半田(半田層)、 31(31a、31b)・・・電子デバイス(LSIチ
ップ)、 35・・・バンプ、36・・・絶縁膜、37・・・配線
膜、 39・・・バンプ、70・・・配線回路基板、71・・
・層間接続用バンプ、72・・・層間接続用バンプ、7
4・・・他より広い一つの配線回路基板、75・・・ヒ
ートシンク接続部、76・・・ヒートシンク。
Reference numeral 21: a three-layer metal substrate, 21a: a metal layer made of a first metal, 21b: an etching stop layer, 21c: a metal layer made of a third metal, 22: wiring Film, 24 bump, 25 wiring film, 27 insulating film, 28 protrusion, 30 solder (solder layer), 31 (31a, 31b) electronic device ( LSI chip), 35 ... bump, 36 ... insulating film, 37 ... wiring film, 39 ... bump, 70 ... wiring circuit board, 71 ...
· Bump for interlayer connection, 72 ... Bump for interlayer connection, 7
4 ... one printed circuit board wider than the others, 75 ... heat sink connection part, 76 ... heat sink.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年8月14日(2000.8.1
4)
[Submission date] August 14, 2000 (2000.8.1)
4)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0045[Correction target item name] 0045

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0045】(A)図1(A)に示す三層構造の金属基
板21を用意する。21aは銅又は銅合金からなり、該
銅箔21のベースを成す厚さ例えば80〜150μm程
度の金属膜で、21bは該金属膜21aの表面にエッチ
ングストップ層で、銅或いは銅合金に対するエッチング
(例えばアルカリ系エッチング液を用いたエッチング)
において該銅或いは銅合金に対して充分にエッチング選
択比をとれる材料であれば何でも良いが、ニッケル若し
くはニッケル合金が好適である。尚、このニッケル若し
くはニッケル合金によりエッチングストップ層21bと
して用いた場合、厚さは例えば0.1〜2μm程度が好
適である。尚、該ニッケル系エッチングストップ層21
bは塩酸系エッチング液或いはニッケル系専用の剥離液
により除去することができる。
(A) A metal substrate 21 having a three-layer structure shown in FIG. 1A is prepared. Reference numeral 21a denotes a metal film having a thickness of, for example, about 80 to 150 μm which forms a base of the copper foil 21 and 21b is an etching stop layer on the surface of the metal film 21a. (For example, etching using an alkaline etching solution)
In this case, any material can be used as long as it has a sufficient etching selectivity with respect to the copper or copper alloy, but nickel or a nickel alloy is preferable. When this nickel or nickel alloy is used as the etching stop layer 21b, the thickness is preferably, for example, about 0.1 to 2 μm. The nickel-based etching stop layer 21
b can be removed by a hydrochloric acid-based etching solution or a nickel-based stripping solution.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0058[Correction target item name] 0058

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0058】(B)次に、図2(B)に示すように、上
記金属基板21のバンプ35が形成された側の面に接着
性を有する絶縁層(厚さ25〜35μm)36をバンプ
35により貫通され該バンプ35先端部が表面から突出
するように接着する。材質は例えば第1の実施の形態の
絶縁層27と同じものでよい。(C)次に、図2(C)
に示すように、上記金属基板21のバンプ35が形成さ
れ絶縁層27が接着された側の面に配線膜となる銅箔3
7(厚さ12〜35μm)を熱圧着により積層する。こ
の積層処理の処理条件は、例えば加熱温度300℃、加
圧力50Kg/cm2、加圧時間10分間である。
(B) Next, as shown in FIG. 2 (B), an insulating layer (thickness: 25 to 35 μm) 36 having adhesiveness is formed on the surface of the metal substrate 21 on which the bumps 35 are formed. The bump 35 is adhered so as to be penetrated by 35 so that the tip of the bump 35 protrudes from the surface. The material may be the same as, for example, the insulating layer 27 of the first embodiment. (C) Next, FIG.
As shown in FIG. 3, a copper foil 3 serving as a wiring film is
7 (thickness: 12 to 35 μm) are laminated by thermocompression bonding. The processing conditions of this lamination processing are, for example, a heating temperature of 300 ° C., a pressure of 50 kg / cm 2 , and a pressing time of 10 minutes.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図2[Correction target item name] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図2】 FIG. 2

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 501 H05K 3/24 B 5F044 H05K 1/09 3/40 K 1/11 3/46 N 3/06 Q 3/24 H01L 25/08 Z 3/40 23/12 L 3/46 Fターム(参考) 4E351 AA01 BB01 BB23 BB24 BB30 BB38 DD04 DD12 DD19 DD24 DD54 GG01 5E317 AA24 BB01 BB11 BB13 BB18 CC53 CC60 CD25 CD34 GG14 GG16 5E339 AD05 BC01 BD03 BD06 BD11 BE11 5E343 AA02 AA12 BB09 BB17 BB18 BB22 BB23 BB24 BB34 BB44 BB48 BB54 BB61 BB67 DD75 DD80 GG08 GG11 5E346 AA12 AA15 AA22 AA32 AA35 AA43 BB01 BB16 CC02 CC08 CC32 CC37 CC38 CC40 CC58 DD02 DD12 DD32 FF24 FF45 GG22 GG25 GG28 GG40 HH22 HH24 HH33 5F044 KK02 KK12 KK13 LL01 RR18──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 23/12 501 H05K 3/24 B 5F044 H05K 1/09 3/40 K 1/11 3/46 N 3 / 06 Q 3/24 H01L 25/08 Z 3/40 23/12 L 3/46 F term (reference) 4E351 AA01 BB01 BB23 BB24 BB30 BB38 DD04 DD12 DD19 DD24 DD54 GG01 5E317 AA24 BB01 BB11 BB13 BB18 CC53 CC60 CD25 CD34 GG14 GG16 5E339 AD05 BC01 BD03 BD06 BD11 BE11 5E343 AA02 AA12 BB09 BB17 BB18 BB22 BB23 BB24 BB34 BB44 BB48 BB54 BB61 BB67 DD75 DD80 GG08 GG11 5E346 AA12 AA15 AA22 AA32 AA35 CC CC DD DD CC CC GG28 GG40 HH22 HH24 HH33 5F044 KK02 KK12 KK13 LL01 RR18

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 第1の金属からなり外部端子を成すバン
プと第2の金属からなるエッチングストップ層を介して
接続されたものを一部として少なくとも含む少なくとも
第2の金属とは別の金属である第3の金属からなる配線
膜を有し、 上記配線膜上に、これと接続される層間接続用のバンプ
を有する別の一層又は複数層の配線膜を層間絶縁膜を介
して積層し、 上記配線膜のうちの最表面の配線膜上を、電子デバイス
電極が接続される電極接続部を残し絶縁膜で覆ってなる
ことを特徴とする配線回路基板。
1. A metal different from at least a second metal including at least part of a bump made of a first metal and forming an external terminal and connected via an etching stop layer made of a second metal. A wiring film made of a third metal, another wiring film of one or more layers having an interlayer connection bump connected thereto is laminated on the wiring film via an interlayer insulating film, A printed circuit board, wherein an uppermost wiring film of the wiring film is covered with an insulating film except for an electrode connection portion to which an electronic device electrode is connected.
【請求項2】 上記外部端子を成すバンプの表面が半田
で覆われてなることを特徴とする請求項1記載の配線回
路基板。
2. The printed circuit board according to claim 1, wherein the surfaces of the bumps forming the external terminals are covered with solder.
【請求項3】 上記最表面の配線膜の電極接続部表面が
金で覆われてなることを特徴とする請求項1又は2記載
の配線回路基板
3. The printed circuit board according to claim 1, wherein the surface of the electrode connection portion of the outermost wiring film is covered with gold.
【請求項4】 第1の金属からなるバンプ形成用の金属
膜と、第1の金属とエッチング選択比のある第2の金属
からなるエッチングストップ層と、少なくとも第2の金
属とは別の第3の金属からなる配線膜形成用の金属膜を
積層した三層構造の金属基板の上記配線膜形成用の金属
膜をパターニングすることにより配線膜を形成する工程
と、 上記金属基板の上記配線膜が形成された主表面上に、一
方の面に層間接続用のバンプを有する配線膜形成用金属
箔を、そのバンプが上記配線膜に接続されるようにして
絶縁性接着剤を介して接着する工程と、 上記バンプを有する配線膜形成用金属箔を選択的にエッ
チングすることにより配線膜を形成する工程を少なくと
も含む一層又は複数層の配線膜を形成する工程と、 上記配線膜のうち最表面の配線膜が形成された面に、該
配線膜上を電子デバイス電極が接続される電極接続部を
残し絶縁膜で覆う工程と、 上記三層構造の金属基板のバンプ形成用金属膜を選択的
にエッチングすることにより外部端子を成すバンプを形
成する工程と、 を有することを特徴とする配線回路基板の製造方法。
4. A metal film for forming a bump made of a first metal, an etching stop layer made of a second metal having an etching selectivity with respect to the first metal, and at least a second metal different from the second metal. Forming a wiring film by patterning the metal film for forming a wiring film on a metal substrate having a three-layer structure in which a metal film for forming a wiring film made of the metal of No. 3 is laminated; and forming the wiring film on the metal substrate. A metal foil for forming a wiring film having a bump for interlayer connection on one surface is bonded to the main surface on which the bump is formed via an insulating adhesive so that the bump is connected to the wiring film. Forming a wiring film of one or more layers including at least a step of forming a wiring film by selectively etching a metal foil for forming a wiring film having the bumps; Wiring film Covering the wiring film with an insulating film while leaving an electrode connection portion to which an electronic device electrode is connected on the surface on which the electronic device electrode is connected; and selectively etching the bump-forming metal film of the three-layer metal substrate. Forming a bump forming an external terminal by the method.
【請求項5】 バンプ形成用金属膜の選択的エッチング
により外部端子を成すバンプを形成するに際してエッチ
ングマスクとして該金属膜表面に選択的に形成した半田
層を用い、 上記選択的エッチングの終了後上記半田層に対するリフ
ロー処理を施すことにより上記バンプの表面を半田で覆
った状態にすることを特徴とする請求項4記載の配線回
路基板の製造方法。
5. A method for forming a bump forming an external terminal by selective etching of a bump-forming metal film, wherein a solder layer selectively formed on the surface of the metal film is used as an etching mask. 5. The method for manufacturing a printed circuit board according to claim 4, wherein a surface of the bump is covered with solder by performing a reflow process on the solder layer.
【請求項6】 第1の金属からなる配線回路基板間接続
用バンプと第2の金属からなるエッチングストップ層を
介して接続されたものを一部として少なくとも含む少な
くとも第2の金属とは別の金属である第3の金属からな
る、互いに絶縁層で絶縁分離された層間接続用のバンプ
を有し、 上記層間接続用のバンプのうち上記外部端子を成すバン
プと接続されないバンプが電子デバイス電極接続用のバ
ンプとされ、 上記絶縁層の配線回路基板間接続用バンプの形成された
側と反対側の面に上記層間接続用のバンプと接続された
ものを少なくとも一部として有する一層又は複数層の配
線膜が形成され、 上記配線膜のうち最表面の配線膜が形成された面上を、
電子デバイス電極が接続される電極接続部及び配線回路
基板間接続用バンプが接続される反戦回路基板間接続バ
ンプ接続部を残し絶縁膜で覆ってなることを特徴とする
配線回路基板。
6. At least a second metal different from at least a second metal which includes at least a part connected via an etching stop layer made of a first metal and a wiring circuit board connection bump made of a first metal and a second metal. A bump made of a third metal, which is a metal, is insulated and separated from each other by an insulating layer, and the bumps that are not connected to the bumps forming the external terminals among the bumps for the interlayer connection are electronic device electrode connection. One or more layers having at least a portion connected to the interlayer connection bump on the surface of the insulating layer opposite to the side on which the wiring circuit board connection bump is formed. A wiring film is formed. On the surface of the wiring film on which the outermost wiring film is formed,
A printed circuit board characterized by being covered with an insulating film except for an electrode connection portion to which an electronic device electrode is connected and an anti-war circuit board connection bump connection portion to which a wiring circuit board connection bump is connected.
【請求項7】 上記配線回路基板間接続用バンプの表面
が半田で覆われてなることを特徴とする請求項6記載の
配線回路基板。
7. The printed circuit board according to claim 6, wherein a surface of the connecting bump between the printed circuit boards is covered with solder.
【請求項8】 上記最表面の配線膜の電極接続部及び配
線回路基板間接続用バンプ接続部の表面が金で覆われて
なることを特徴とする請求項6又は7記載の配線回路基
8. The printed circuit board according to claim 6, wherein the surface of the electrode connection portion of the outermost wiring film and the surface of the bump connection portion for connection between the printed circuit boards are covered with gold.
【請求項9】 第1の金属からなる配線回路基板間接続
用バンプ形成用の金属膜と、第1の金属とエッチング選
択比のある第2の金属からなるエッチングストップ層
と、少なくとも第2の金属とは別の第3の金属からなる
バンプ形成用の金属膜を積層した三層構造の金属基板の
上記バンプ形成用の金属膜をパターニングすることによ
り上記配線回路基板間接続用バンプと接続されるバンプ
と、接続されない電子デバイス電極接続用のバンプとを
形成する工程と、 上記金属基板の上記第3の金属からなるバンプが形成さ
れた側の主表面上に各バンプ間を絶縁分離する絶縁層を
介して配線膜形成用の金属箔を積層する工程と、 上記金属箔を選択的にエッチングすることにより配線膜
を形成する工程を少なくとも含む一層又は複数層の配線
膜を形成する工程と、 上記配線膜のうち最表面の配線膜が形成された面上に、
該配線膜の電子デバイス電極が接続される部分と配線回
路基板間接続用バンプが接続される部分以外を覆う絶縁
膜を形成する工程と、 上記三層構造の金属基板の配線回路基板間接続用バンプ
形成用金属膜を選択的にエッチングすることにより配線
回路基板間接続用バンプを形成する工程と、 を有することを特徴とする配線回路基板の製造方法。
9. A metal film for forming bumps for connection between printed circuit boards made of a first metal, an etching stop layer made of a second metal having an etching selectivity with respect to the first metal, and at least a second metal. The bump-forming metal film of a three-layered metal substrate formed by laminating a bump-forming metal film made of a third metal different from the metal is connected to the wiring-circuit-board connection bump by patterning the bump-forming metal film. Forming bumps for connection of electronic device electrodes that are not connected to each other, and insulating the bumps on the main surface of the metal substrate on which the bumps made of the third metal are formed. Forming a wiring film of one or more layers including at least a step of laminating a metal foil for forming a wiring film via a layer, and a step of forming a wiring film by selectively etching the metal foil. That step and, on the surface where the wiring film of the outermost surface is formed of the wiring layer,
Forming an insulating film covering a portion other than a portion of the wiring film to which the electronic device electrode is connected and a portion to which the wiring circuit board connection bump is connected; and a process of connecting the three-layer metal substrate to the wiring circuit board. Forming a bump for wiring circuit board connection by selectively etching the metal film for bump formation. A method for manufacturing a wiring circuit board, comprising:
【請求項10】 配線回路基板間接続用バンプ形成用金
属膜の選択的エッチングにより外部端子を成すバンプを
形成するに際してエッチングマスクとして該金属膜表面
に選択的に形成した半田層を用い、 上記選択的エッチングの終了後上記半田層に対するリフ
ロー処理を施すことにより上記バンプの表面を半田で覆
った状態にすることを特徴とする請求項9記載の配線回
路基板の製造方法。
10. A solder layer selectively formed on the surface of a metal film as an etching mask when a bump forming an external terminal is formed by selective etching of a metal film for forming a bump for wiring circuit board connection. 10. The method for manufacturing a printed circuit board according to claim 9, wherein the surface of the bump is covered with solder by performing a reflow process on the solder layer after completion of the selective etching.
【請求項11】 第1の金属からなる配線回路基板間接
続用バンプと第2の金属からなるエッチングストップ層
を介して接続されたものを一部として少なくとも含む少
なくとも第2の金属とは別の金属である第3の金属から
なり互いに絶縁層で絶縁分離された層間接続用のバンプ
を有し、該バンプのうち上記外部端子を成すバンプと接
続されないバンプが電子デバイス電極接続用のバンプと
され、上記絶縁層の外部端子を成すバンプの形成された
側と反対側の面に上記層間接続用のバンプと接続された
ものを少なくとも一部として有する一層又は複数層の配
線膜が形成され、該配線膜のうちの最表面の配線膜上
を、電子デバイス電極が接続される電極接続部及び配線
回路基板間接続用バンプが接続されるバンプ接続部分を
残し絶縁膜で覆ってなる複数の配線回路基板と、 上記各配線回路基板の上記配線膜の電極接続部に或いは
上記第三の金属からなるバンプであって上記配線回路基
板間接続用バンプとは接続されないものに電極が接続さ
れた複数の半導体チップその他の電子デバイスと、 を有し、 両面又は片面に上記電子デバイスが接続された上記複数
の配線回路基板を同じ向きにて重ね、一つの配線回路基
板の配線回路基板間接続用バンプを、他の配線回路基板
の配線膜のバンプ接続部分に接続することにより、複数
の配線回路基板を積層してなることを特徴とする半導体
集積回路装置。
11. A semiconductor device according to claim 1, wherein said at least one second metal includes at least a part connected via an etching stop layer made of a second metal and a connection bump between wiring circuit boards made of a first metal. A bump made of a third metal, which is a metal, and having an interlayer connection and insulated and separated from each other by an insulating layer, and a bump that is not connected to the bump forming the external terminal is a bump for connecting an electronic device electrode. One or more wiring films having at least a portion connected to the interlayer connection bump are formed on the surface of the insulating layer opposite to the side on which the bumps forming the external terminals are formed, The uppermost wiring film of the wiring film should not be covered with an insulating film except for an electrode connection portion to which an electronic device electrode is connected and a bump connection portion to which a bump for connection between wiring circuit boards is connected. A plurality of printed circuit boards, and an electrode connected to an electrode connection portion of the wiring film of each printed circuit board or a bump made of the third metal, which is not connected to the printed circuit board connection bump. A plurality of semiconductor chips and other electronic devices connected to each other, and the plurality of wiring circuit boards connected to the electronic device on both sides or one surface thereof are stacked in the same direction, and a wiring circuit board of one wiring circuit board is provided. A semiconductor integrated circuit device comprising a plurality of wiring circuit boards stacked by connecting an inter-connection bump to a bump connection portion of a wiring film of another wiring circuit board.
【請求項12】 第1の金属からなる配線回路基板間接
続用バンプと第2の金属からなるエッチングストップ層
を介して接続されたものを一部として少なくとも含む少
なくとも第2の金属とは別の金属である第3の金属から
なり互いに絶縁層で絶縁分離された層間接続用のバンプ
を有し、該バンプのうち上記配線回路基板間接続用バン
プと接続されないバンプが電子デバイス電極接続用バン
プとされ、上記絶縁層の外部端子を成すバンプの形成さ
れた側と反対側の面に上記層間接続用のバンプと接続さ
れたものを少なくとも一部として有する一層又は複数層
の配線膜が形成され、その最表面の配線膜上を、電子デ
バイス電極が接続される電極接続部及び配線回路基板間
接続用バンプが接続されるバンプ接続部分を残し絶縁膜
で覆ってなる複数の配線回路基板を用意し、 各配線回路基板の上記配線膜の電極接続部と、上記第三
の金属からなるバンプであって上記配線回路基板間接続
用バンプとは接続されないものとに電子デバイス電極を
接続して両面又は片面に半導体チップその他の電子デバ
イスを搭載し、 上記複数の配線回路基板を同じ向きにて重ね、一つの配
線回路基板の配線回路基板間接続用バンプを、他の配線
回路基板の配線膜のバンプ接続部分に接続することによ
り、複数の配線回路基板を積層することを特徴とする半
導体集積回路装置の製造方法。
12. A semiconductor device according to claim 1, wherein said at least one second metal includes at least a part connected via an etching stop layer made of a second metal and a connection bump between wiring circuit boards made of a first metal. A bump made of a third metal, which is a metal, and having an interlayer connection insulated and separated from each other by an insulating layer, wherein the bumps not connected to the wiring circuit board connection bumps are electronic device electrode connection bumps. A wiring film of one or more layers having at least a portion connected to the bump for interlayer connection is formed on the surface of the insulating layer opposite to the side on which the bumps forming the external terminals are formed, A plurality of insulating films are formed on the outermost wiring film, leaving an electrode connection portion to which an electronic device electrode is connected and a bump connection portion to which a bump for connection between wiring circuit boards is connected. A printed circuit board is prepared, and an electronic device electrode is connected to an electrode connection portion of the wiring film of each printed circuit board and a bump made of the third metal, the bump being not connected to the printed circuit board connection bump. And a semiconductor chip or other electronic device is mounted on both sides or one side, and the plurality of wiring circuit boards are stacked in the same direction, and the wiring circuit board connection bump of one wiring circuit board is connected to another wiring circuit. A method for manufacturing a semiconductor integrated circuit device, comprising: stacking a plurality of wiring circuit boards by connecting to a bump connection portion of a wiring film of a substrate.
【請求項13】 第1の金属からなる配線回路基板間接
続用バンプと第2の金属からなるエッチングストップ層
を介して接続されたものを一部として少なくとも含む少
なくとも第2の金属とは別の金属である第3の金属から
なり互いに絶縁層で絶縁分離された層間接続用のバンプ
を有し、該バンプのうち上記外部端子を成すバンプと接
続されないバンプが電子デバイス電極接続用のバンプと
され、上記絶縁層の外部端子を成すバンプの形成された
側と反対側の面に上記層間接続用のバンプと接続された
ものを少なくとも一部として有する一層又は複数層の配
線膜が形成され、該配線膜のうちの最表面の配線膜上
を、電子デバイス電極が接続される電極接続部及び配線
回路基板間接続用バンプが接続されるバンプ接続部分を
残し絶縁膜で覆ってなり、重ねたとき一つが他から食み
出すように広く形成されその食み出す部分の一方の面に
ヒートシンク接続部分を有する複数の配線回路基板と、 上記各配線回路基板の上記配線膜の電極接続部に或いは
上記第三の金属からなるバンプであって上記配線回路基
板間接続用バンプとは接続されないものに電極が接続さ
れた複数の半導体チップその他の電子デバイスと、 上記複数の配線回路基板のうちの広く形成された一つの
配線回路基板以外の配線回路基板をそれに接続された電
子デバイスを含め覆う凹状のヒートシンクと、 を有し、 両面又は片面に上記電子デバイスが接続された上記複数
の配線回路基板を上記一つの配線回路基板に対して他の
配線回路基板を同じ向きにて重ね、一つの配線回路基板
の配線回路基板間接続用バンプを、他の配線回路基板の
配線膜のバンプ接続部分に接続することにより、複数の
配線回路基板を積層し、 上記一つの配線回路基板の他の配線回路基板から食み出
した部分のヒートシンク接続部分に上記ヒートシンクの
上縁を接続して該ヒートシンクにて該他の配線回路基板
をそれに接続された電子デバイスを含め覆う状態にして
なることを特徴とする半導体集積回路装置。
13. At least a second metal different from at least a second metal including at least a part connected via an etching stop layer made of a second metal and a connection bump between wiring circuit boards made of a first metal and an etching stop layer made of a second metal. A bump made of a third metal, which is a metal, and having an interlayer connection and insulated and separated from each other by an insulating layer, and a bump that is not connected to the bump forming the external terminal is a bump for connecting an electronic device electrode. One or more wiring films having at least a portion connected to the interlayer connection bump are formed on the surface of the insulating layer opposite to the side on which the bumps forming the external terminals are formed, The uppermost wiring film of the wiring film should not be covered with an insulating film except for an electrode connection portion to which an electronic device electrode is connected and a bump connection portion to which a bump for connection between wiring circuit boards is connected. A plurality of printed circuit boards having a heat sink connection portion on one surface of one of the protruding portions, one of which protrudes from the other when overlapped, and an electrode of the wiring film of each of the printed circuit boards A plurality of semiconductor chips or other electronic devices in which electrodes are connected to connection portions or bumps made of the third metal but not connected to the wiring circuit board connection bumps; and the plurality of wiring circuit boards A concave heat sink that covers a wiring circuit board other than one widely formed wiring circuit board including the electronic device connected thereto, and the plurality of electronic devices connected to both sides or one side thereof. The printed circuit board is overlapped with the printed circuit board on the other printed circuit board in the same direction, and the connection circuit board connecting bumps of the printed circuit board are connected to the other printed circuit boards. A plurality of wiring circuit boards are stacked by connecting to the bump connection portion of the wiring film of the wiring circuit board, and the heat sink is connected to the heat sink connection portion of the one wiring circuit board protruding from the other wiring circuit board. A semiconductor integrated circuit device, wherein an upper edge of the printed circuit board is connected to the heat sink to cover the other printed circuit board including the electronic device connected thereto.
【請求項14】 第1の金属からなる外部端子を成すバ
ンプと第2の金属からなるエッチングストップ層を介し
て接続されたものを一部として少なくとも含む少なくと
も第2の金属とは別の金属である第3の金属からなる、
互いに絶縁層で絶縁分離された層間接続用のバンプを有
し、 上記絶縁層上に少なくとも上記第三の金属からなる層間
接続用バンプと接続されたものを一部として有する一層
又は複数層の配線膜が形成され、 上記配線膜のうちの最表面の配線膜形成面上に該配線膜
の電子デバイス電極接続部以外を覆う絶縁膜を形成した
ことを特徴とする配線回路基板。
14. A metal different from at least the second metal, which at least partially includes a bump forming an external terminal made of the first metal and a part connected via an etching stop layer made of the second metal. Consisting of a third metal,
One or more layers of interconnects having interlayer connection bumps insulated and separated from each other by an insulating layer, and having at least a part of the insulating layer connected to the interlayer connection bump made of the third metal A printed circuit board, wherein a film is formed, and an insulating film is formed on an outermost surface of the wiring film on which a wiring film is formed, the insulating film covering a portion other than an electronic device electrode connection portion of the wiring film.
【請求項15】 上記最表面の配線膜の電子デバイス電
極接続部が金で覆われてなることを特徴とする請求項1
4記載の配線回路基板。
15. The electronic device electrode connection portion of the topmost wiring film is covered with gold.
4. The printed circuit board according to 4.
【請求項16】 上記外部端子を成すバンプの表面が半
田で覆われてなることを特徴とする請求項14又は15
記載の配線回路基板。
16. The bump according to claim 14, wherein a surface of the bump forming the external terminal is covered with solder.
The printed circuit board as described.
【請求項17】 第1の金属からなる外部端子を成すバ
ンプ形成用の金属膜と、第1の金属とエッチング選択比
のある第2の金属からなるエッチングストップ層と、少
なくとも第2の金属とは別の第3の金属からなる層間接
続用バンプ形成用の金属膜を積層した三層構造の金属基
板の該層間接続用バンプ形成用の金属膜をパターニング
することにより上記層間接続用バンプを形成する工程
と、 上記金属基板の上記層間接続用バンプが形成された側
に、絶縁層を介して金属箔を接着する工程と、 上記金属箔をパターニングすることにより配線膜を形成
する工程を少なくとも含む一層又は複数層の配線膜を形
成する工程と、 上記三層構造の金属基板の外部端子を成すバンプ形成用
金属膜を選択的にエッチングすることによりバンプ形成
用金属膜を形成する工程と、 を有することを特徴とする配線回路基板の製造方法。
17. A bump-forming metal film forming an external terminal made of a first metal, an etching stop layer made of a second metal having an etching selectivity with respect to the first metal, and at least a second metal. Forming the interlayer connection bumps by patterning the interlayer connection bump formation metal film of a three-layer metal substrate in which another interlayer connection metal bump formation metal film made of a third metal is laminated. And bonding a metal foil via an insulating layer to the side of the metal substrate on which the interlayer connection bumps are formed, and forming a wiring film by patterning the metal foil. Forming a wiring film of one or more layers; and selectively etching the metal film for forming a bump forming an external terminal of the metal substrate having the three-layer structure to form a metal film for forming a bump. Forming a printed circuit board, the method comprising:
【請求項18】 上記外部端子を成すバンプ形成用金属
膜の選択的エッチングにより電子デバイス電極接続用バ
ンプを形成するに際してエッチングマスクとして該金属
膜表面に選択的に形成した半田層を用いることを特徴と
する請求項17記載の配線回路基板の製造方法。
18. A method of forming a bump for connecting an electronic device electrode by selectively etching a metal film for forming a bump which forms the external terminal, wherein a solder layer selectively formed on the surface of the metal film is used as an etching mask. The method for manufacturing a printed circuit board according to claim 17, wherein
【請求項19】 第1の金属からなる電子デバイス電極
接続用バンプと第2の金属からなるエッチングストップ
層を介して接続されたものを一部として少なくとも含む
少なくとも第2の金属とは別の金属である第3の金属か
らなる配線膜を有し、 上記配線膜が形成された面上に或いはそれに絶縁膜を介
して積層された一層又は複数層の配線膜の最表面の配線
膜が形成された面上に外部端子接続部以外を覆う絶縁膜
を形成したことを特徴とする配線回路基板。
19. A metal different from at least a second metal including at least a part connected to an electronic device electrode connection bump made of a first metal and an etching stop layer made of a second metal. A wiring film made of a third metal, and a topmost wiring film of one or more wiring films laminated on the surface on which the wiring film is formed or via an insulating film on the surface. A printed circuit board characterized in that an insulating film is formed on a surface of the insulating film to cover portions other than the external terminal connection portion.
【請求項20】 上記最表面の配線膜の外部端子接続部
の表面に金膜が形成されたことを特徴とする請求項19
記載の配線回路基板。
20. A gold film is formed on a surface of an outer terminal connection portion of the outermost wiring film.
The printed circuit board as described.
【請求項21】 上記電子デバイス電極接続用バンプの
表面が金で覆われてなることを特徴とする請求項19記
載の配線回路基板。
21. The printed circuit board according to claim 19, wherein the surface of the electronic device electrode connection bump is covered with gold.
【請求項22】 第1の金属からなる電子デバイス電極
接続用バンプ形成用の金属膜と、第1の金属とエッチン
グ選択比のある第2の金属からなるエッチングストップ
層と、少なくとも第2の金属とは別の第3の金属からな
る配線膜形成用の金属膜を積層した三層構造の金属基板
の該配線膜形成用の金属膜をパターニングすることによ
り配線膜を形成する工程と、 上記配線膜又は該配線膜上に絶縁膜を介して形成された
一層又は複数層の配線膜のうちの最表面上の配線膜が形
成された面上に、最表面の配線膜の外部端子接続部以外
を覆う絶縁膜を形成する工程と、 上記三層構造の金属基板の電子デバイス電極接続用バン
プ形成用金属膜を選択的にエッチングすることにより電
子デバイス電極接続用バンプを形成する工程と、 上記電子デバイス電極接続用バンプをマスクとして、上
記エッチングストップ層を選択的にエッチングする工程
と、 を有することを特徴とする配線回路基板の製造方法。
22. A metal film for forming an electronic device electrode connection bump made of a first metal, an etching stop layer made of a second metal having an etching selectivity with respect to the first metal, and at least a second metal. Forming a wiring film by patterning a metal film for forming a wiring film on a metal substrate having a three-layer structure in which a metal film for forming a wiring film made of a third metal is stacked. A film or a single layer or a plurality of layers of wiring films formed on the wiring film via an insulating film, on the surface on which the wiring film on the outermost surface is formed, except for the external terminal connection portion of the uppermost wiring film Forming an electronic device electrode connecting bump by selectively etching the electronic device electrode connecting bump forming metal film of the three-layer metal substrate; and forming the electronic device electrode connecting bump. device A step of selectively etching the etching stop layer using the electrode connection bumps as a mask.
【請求項23】 電子デバイス電極接続用バンプ形成用
金属膜を選択的にエッチングするに際してエッチングマ
スクとして金膜を用いることを特徴とする請求項22記
載配線回路基板の製造方法。
23. The method for manufacturing a printed circuit board according to claim 22, wherein a gold film is used as an etching mask when selectively etching the metal film for forming bumps for connecting electronic device electrodes.
【請求項24】 請求項1、2、3、6、7、8、1
4、15、16、17、19、20又は21記載の配線
回路基板に、一又は複数の半導体チップを搭載したこと
を特徴とする半導体集積回路装置。
24. The method of claim 1, 2, 3, 6, 7, 8, 1.
A semiconductor integrated circuit device comprising one or a plurality of semiconductor chips mounted on the printed circuit board described in 4, 15, 16, 17, 19, 20 or 21.
JP2000230142A 2000-07-31 2000-07-31 WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD Expired - Fee Related JP3653452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000230142A JP3653452B2 (en) 2000-07-31 2000-07-31 WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000230142A JP3653452B2 (en) 2000-07-31 2000-07-31 WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD

Publications (2)

Publication Number Publication Date
JP2002043506A true JP2002043506A (en) 2002-02-08
JP3653452B2 JP3653452B2 (en) 2005-05-25

Family

ID=18723144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000230142A Expired - Fee Related JP3653452B2 (en) 2000-07-31 2000-07-31 WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JP3653452B2 (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003101163A1 (en) * 2002-05-27 2003-12-04 North Corporation Wiring substrate, method for producing the same, and semiconductor chip inspection equipment utilizing it
EP1377145A1 (en) * 2001-03-28 2004-01-02 North Corporation Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
JP2005353868A (en) * 2004-06-11 2005-12-22 Dt Circuit Technology Co Ltd Wiring board and capacitor element with built-in wiring board
JP2006024717A (en) * 2004-07-07 2006-01-26 Dt Circuit Technology Co Ltd Wiring board with built-in resistance element and method of manufacturing the same
JP2006147907A (en) * 2004-11-22 2006-06-08 Cmk Corp Method for manufacturing printed-wiring board
JP2006339261A (en) * 2005-05-31 2006-12-14 Nippon Mektron Ltd Manufacturing method of build-up multilayer flexible circuit board
JP2007013048A (en) * 2005-07-04 2007-01-18 Daiwa Kogyo:Kk Multilayer wiring board manufacturing method
JP2007317740A (en) * 2006-05-23 2007-12-06 Matsushita Electric Ind Co Ltd Wiring substrate, manufacturing method thereof, and semiconductor device
JP2010532567A (en) * 2007-06-29 2010-10-07 テッセラ,インコーポレイテッド Multi-layer wiring element with pin interface
US7886438B2 (en) 2003-01-20 2011-02-15 Fujikura Ltd. Process for producing multilayer printed wiring board
CN101472404B (en) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 Multi-layer circuit board and manufacturing method thereof
JP2013034032A (en) * 2007-08-20 2013-02-14 Sk Hynix Inc Semiconductor package
JP2013038425A (en) * 2011-07-21 2013-02-21 Apple Inc Double-sided flip chip package
US8458900B2 (en) 2009-04-16 2013-06-11 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
JP2014045221A (en) * 2013-12-09 2014-03-13 Sumitomo Electric Printed Circuit Inc Manufacturing method of flexible printed wiring board sheet
JP2014229855A (en) * 2013-05-27 2014-12-08 新光電気工業株式会社 Electronic component device, and manufacturing method thereof
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2022-12-22 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1377145A4 (en) * 2001-03-28 2008-07-30 Tessera Interconnect Materials Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
EP1377145A1 (en) * 2001-03-28 2004-01-02 North Corporation Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
WO2003101163A1 (en) * 2002-05-27 2003-12-04 North Corporation Wiring substrate, method for producing the same, and semiconductor chip inspection equipment utilizing it
US7886438B2 (en) 2003-01-20 2011-02-15 Fujikura Ltd. Process for producing multilayer printed wiring board
JP2005353868A (en) * 2004-06-11 2005-12-22 Dt Circuit Technology Co Ltd Wiring board and capacitor element with built-in wiring board
JP4515160B2 (en) * 2004-06-11 2010-07-28 大日本印刷株式会社 Wiring board with built-in capacitor, capacitor element with built-in wiring board
JP2006024717A (en) * 2004-07-07 2006-01-26 Dt Circuit Technology Co Ltd Wiring board with built-in resistance element and method of manufacturing the same
JP4541051B2 (en) * 2004-07-07 2010-09-08 大日本印刷株式会社 Resistance element built-in wiring board and manufacturing method of resistance element built-in wiring board
JP2006147907A (en) * 2004-11-22 2006-06-08 Cmk Corp Method for manufacturing printed-wiring board
JP4509747B2 (en) * 2004-11-22 2010-07-21 日本シイエムケイ株式会社 Method for manufacturing printed wiring board
JP2006339261A (en) * 2005-05-31 2006-12-14 Nippon Mektron Ltd Manufacturing method of build-up multilayer flexible circuit board
JP4738895B2 (en) * 2005-05-31 2011-08-03 日本メクトロン株式会社 Manufacturing method of build-up type multilayer flexible circuit board
JP2007013048A (en) * 2005-07-04 2007-01-18 Daiwa Kogyo:Kk Multilayer wiring board manufacturing method
JP2007317740A (en) * 2006-05-23 2007-12-06 Matsushita Electric Ind Co Ltd Wiring substrate, manufacturing method thereof, and semiconductor device
JP2010532567A (en) * 2007-06-29 2010-10-07 テッセラ,インコーポレイテッド Multi-layer wiring element with pin interface
JP2014060431A (en) * 2007-06-29 2014-04-03 Tessera Inc Multilayer wiring element having pin interface
JP2013034032A (en) * 2007-08-20 2013-02-14 Sk Hynix Inc Semiconductor package
CN101472404B (en) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 Multi-layer circuit board and manufacturing method thereof
US8458900B2 (en) 2009-04-16 2013-06-11 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
US9018538B2 (en) 2009-04-16 2015-04-28 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
JP2013038425A (en) * 2011-07-21 2013-02-21 Apple Inc Double-sided flip chip package
JP2014229855A (en) * 2013-05-27 2014-12-08 新光電気工業株式会社 Electronic component device, and manufacturing method thereof
US9373587B2 (en) 2013-05-27 2016-06-21 Shinko Electric Industries Co., Ltd. Stacked electronic device
JP2014045221A (en) * 2013-12-09 2014-03-13 Sumitomo Electric Printed Circuit Inc Manufacturing method of flexible printed wiring board sheet
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2022-12-22 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles

Also Published As

Publication number Publication date
JP3653452B2 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
JP3653452B2 (en) WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
JP4199588B2 (en) Wiring circuit board manufacturing method and semiconductor integrated circuit device manufacturing method using the wiring circuit board
JP5084509B2 (en) Interconnect element for interconnecting terminals exposed on the outer surface of an integrated circuit chip and method for manufacturing the same, multilayer interconnect substrate including a plurality of interconnect elements, method for manufacturing the same, and method for manufacturing multilayer interconnect substrate
JP4431123B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
JP3492348B2 (en) Method of manufacturing package for semiconductor device
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
WO2001026155A1 (en) Semiconductor device, method and device for producing the same, circuit board, and electronic equipment
JP2001308548A (en) Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP4201436B2 (en) Manufacturing method of multilayer wiring board
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
KR100257926B1 (en) Multi-layer film for circuit board and multi-layer circuit board using the same and pakage for semiconductor device
WO2007102358A1 (en) Electronic device package, module and electronic device
JP4950743B2 (en) Multilayer wiring board and manufacturing method thereof
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
WO2001008223A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001119147A (en) Multilayer board incorporating electronic device and production method therefor
KR20070068445A (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP5238182B2 (en) Manufacturing method of multilayer wiring board
JP4835264B2 (en) Component built-in circuit module board
JP2009146940A (en) Laminated wiring board and manufacturing method therefor
JP5285385B2 (en) Manufacturing method of multilayer wiring board
JPH10335528A (en) Semiconductor package and manufacture thereof
JP2009004813A (en) Wiring substrate for mounting semiconductor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees