JP4835264B2 - Component built-in circuit module board - Google Patents
Component built-in circuit module board Download PDFInfo
- Publication number
- JP4835264B2 JP4835264B2 JP2006147114A JP2006147114A JP4835264B2 JP 4835264 B2 JP4835264 B2 JP 4835264B2 JP 2006147114 A JP2006147114 A JP 2006147114A JP 2006147114 A JP2006147114 A JP 2006147114A JP 4835264 B2 JP4835264 B2 JP 4835264B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- island
- conductive pattern
- chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、部品内蔵回路モジュール基板に関し、詳しくは、複数の配線板を備え、少なくとも1つの配線板に実装された電子部品が樹脂で封止されている部品内蔵回路モジュール基板に関する。 The present invention relates to a circuit module board with a built-in component, and more particularly, to a circuit module board with a built-in component that includes a plurality of wiring boards and in which an electronic component mounted on at least one wiring board is sealed with a resin.
従来、多層基板内にICチップ等の電子部品が実装され封止された部品内蔵回路モジュール基板が提案されている。 Conventionally, a component built-in circuit module substrate in which an electronic component such as an IC chip is mounted and sealed in a multilayer substrate has been proposed.
例えば図9の断面図に示す部品内蔵回路モジュール基板は、セラミック多層基板210にキャビティ222が形成され、キャビティ222内にICチップ230が実装されている。キャビティ222内には、熱硬化性樹脂240が充填され、キャビティ222内の隙間を埋めている。セラミック多層基板210及び熱硬化性樹脂240上には、樹脂配線基板270が接着され、樹脂配線基板270には電子部品280が実装されている(例えば、特許文献1参照)。
For example, in the component built-in circuit module substrate shown in the sectional view of FIG. 9, a
また、基板が樹脂で密着され多層とされる場合、基板上の電極の表面が鏡面状であると剥離等の問題が発生するため、一般に、電極の表面は、薬液等による化学処理や研磨等の物理処理によって、意図的に粗くされている。
基板上に実装されたICチップなどの半導体チップ(能動素子)を樹脂でモールドして封止する場合、半導体チップと該半導体チップが載置されている基板との隙間が非常に小さいため、樹脂モールド時に樹脂の流れ込みが悪い上、半導体チップと基板との間のバンプ等の接続部分が樹脂の流動を妨げるため、樹脂に空隙が発生することがある。 When a semiconductor chip (active element) such as an IC chip mounted on a substrate is molded and sealed with resin, the gap between the semiconductor chip and the substrate on which the semiconductor chip is placed is very small. In addition to the poor flow of the resin during molding, the connecting portions such as bumps between the semiconductor chip and the substrate hinder the flow of the resin, which may cause voids in the resin.
このような半導体チップを封止する樹脂に空隙が発生すると、以下のような問題が発生する。
(1)樹脂で封止された半導体チップ内に生じる熱が十分に拡散されなくなり、半導体チップが故障する原因となる。
(2)空隙内に水分やガスが残っていると、リフロー時に空隙が膨張して、樹脂や半導体チップの剥離が生じたり、この剥離に伴って剥離部分に溶融した半田が進入することによりショート不良を招いたりする。
(3)空隙による応力集中のため、樹脂で封止された半導体チップやその接続バンプなどに過大な応力がかかり、故障の原因となる。
When voids are generated in the resin for sealing such a semiconductor chip, the following problems occur.
(1) The heat generated in the semiconductor chip sealed with resin is not sufficiently diffused, causing the semiconductor chip to fail.
(2) If moisture or gas remains in the gap, the gap expands during reflow, causing separation of the resin or semiconductor chip, or short-circuiting when molten solder enters the peeled portion along with this peeling. Invite a defect.
(3) Due to stress concentration due to the air gap, excessive stress is applied to the resin-encapsulated semiconductor chip and its connection bumps, causing failure.
本発明は、かかる実情に鑑みて、配線板と電子部品との間に充填される樹脂に空隙が発生することを防止することができる、部品内蔵回路モジュール基板を提供することにある。 In view of such a situation, the present invention is to provide a component built-in circuit module substrate capable of preventing a void from being generated in a resin filled between a wiring board and an electronic component.
本発明は、上記課題を解決するため、以下のように構成した部品内蔵回路モジュール基板を提供する。 In order to solve the above-mentioned problems, the present invention provides a component built-in circuit module substrate configured as follows.
部品内蔵回路モジュール基板は、(a)導電パターンが形成され、積層された複数の配線板と、(b)前記複数の配線板の少なくとも一つに実装された電子部品と、(c)前記電子部品と該電子部品が実装された前記配線板との間に一部が充填されて該電子部品を封止する封止樹脂とを備える。前記電子部品が実装された少なくとも一つの前記配線板は、前記電子部品が実装される面(以下、「実装面」という。)において、前記電子部品に対向する領域のうち前記電子部品に接続されるための部分(以下、「接続端子部分」という。)を除く部分の表面粗さが、前記電子部品に対向する領域以外の領域(以下、「非対向領域」という。)の表面粗さよりも小さい。 The component built-in circuit module substrate includes: (a) a plurality of wiring boards on which conductive patterns are formed and stacked; (b) an electronic component mounted on at least one of the plurality of wiring boards; and (c) the electronic And a sealing resin that is partially filled between the component and the wiring board on which the electronic component is mounted to seal the electronic component. At least one wiring board on which the electronic component is mounted is connected to the electronic component in a region facing the electronic component on a surface on which the electronic component is mounted (hereinafter referred to as a “mounting surface”). The surface roughness of the portion excluding the portion for the purpose (hereinafter referred to as “connection terminal portion”) is larger than the surface roughness of the region other than the region facing the electronic component (hereinafter referred to as “non-opposing region”). small.
上記構成によれば、配線板に実装された電子部品を封止樹脂で封止する際、電子部品が実装される実装面において、電子部品に対向する領域のうち電子部品に接続されるための接続端子部分を除く部分の表面粗さが、電子部品に対向する領域以外の非対向領域の表面粗さよりも小さいため、配線板と電子部品との間では、流動化した封止樹脂の充填が容易になり、流動化した封止樹脂に空隙が発生することを防止することができる。 According to the above configuration, when the electronic component mounted on the wiring board is sealed with the sealing resin, the mounting surface on which the electronic component is mounted is connected to the electronic component in the region facing the electronic component. Since the surface roughness of the portion excluding the connection terminal portion is smaller than the surface roughness of the non-opposing region other than the region facing the electronic component, fluidized sealing resin is filled between the wiring board and the electronic component. It becomes easy and it can prevent that a space | gap generate | occur | produces in the fluidized sealing resin.
なお、配線板には、セラミックや樹脂等の種々の材料を用いることができる。配線板は、材料異なるものを組み合わせて用いても、同じ材料のもののみを用いてもよい。 Note that various materials such as ceramic and resin can be used for the wiring board. As the wiring board, different materials may be used in combination or only the same material may be used.
さらに、前記導電パターンは、(i)前記実装面において前記電子部品に対向する領域の中央部に形成され、前記接続端子部分から離れて延在する島状導電パターンと、(ii)前記実装面において前記電子部品に対向する領域の少なくとも前記接続端子部分に形成され、前記島状導電パターンの周囲を取り囲む端子電極とを含む。前記島状導電パターンの表面粗さは、前記端子電極の表面粗さよりも小さい。 Further, the conductive pattern, (i) is formed in the central portion of the region opposite to the electronic component in the mounting surface, the island Joshirubeden pattern that Mashimasu extending away from the connection terminal portion, (ii) said mounting A terminal electrode formed on at least the connection terminal portion in a region facing the electronic component on the surface and surrounding the periphery of the island-shaped conductive pattern . The surface roughness of the island-like conductive pattern is smaller than the surface roughness of the terminal electrode .
この場合、島状導電パターンの表面粗さを相対的に小さくすることで、島状導電パターンと電子部品との間に、流動化した封止樹脂が容易に流れ込むことができる。一方、実装面に形成された導電パターンの端子電極については、表面粗さを相対的に大きくして、封止樹脂の剥離等の問題が生じないようにすることができる。 In this case, the fluidized sealing resin can easily flow between the island-shaped conductive pattern and the electronic component by relatively reducing the surface roughness of the island-shaped conductive pattern. On the other hand, with respect to the terminal electrode of the conductive pattern formed on the mounting surface, the surface roughness can be relatively increased so that problems such as peeling of the sealing resin do not occur.
また、電子部品の動作に伴って生じる熱を、島状導電パターンを介して効率良く拡散して、電子部品の冷却効率を向上することができる。 Further, the heat generated with the operation of the electronic component can be efficiently diffused through the island-like conductive pattern, and the cooling efficiency of the electronic component can be improved.
好ましくは、前記実装面において、前記島状導電パターンの表面粗さは、前記非対向領域のうち前記導電パターンが形成されている部分を除く部分の表面粗さよりも小さい。 Preferably, in the mounting surface, the surface roughness of the island-shaped conductive pattern is smaller than the surface roughness of a portion of the non-opposing region excluding a portion where the conductive pattern is formed.
この場合、島状導電パターンの表面粗さを相対的に小さくすることで、島状導電パターンと電子部品との間に、流動化した封止樹脂が容易に流れ込むことができる。一方、非対向領域のうち導電パターンが形成されている部分を除く部分については、表面粗さを相対的に大きくして、封止樹脂の剥離等の問題が生じないようにすることができる。 In this case, the fluidized sealing resin can easily flow between the island-shaped conductive pattern and the electronic component by relatively reducing the surface roughness of the island-shaped conductive pattern. On the other hand, the surface roughness of the non-opposing region excluding the portion where the conductive pattern is formed can be relatively increased so that problems such as peeling of the sealing resin do not occur.
好ましくは、前記電子部品が実装された前記配線板は、その主面から後退した凹部に前記実装面が形成され、該実装面に前記島状導電パターンが形成されている。 Preferably, the wiring board on which the electronic component is mounted has the mounting surface formed in a recess recessed from the main surface, and the island-shaped conductive pattern is formed on the mounting surface.
この場合、島状導電パターンは配線板の主面から後退した凹部内に形成されているので、島状導電パターンの表面にマスク等を配置することなく配線板の主面を研磨して、島状導電パターンの表面粗さを保持しつつ、配線板の主面の表面粗さを大きくすることができる。そのため、配線板の剥離等の問題が生じないようにすることができる。 In this case, since the island-like conductive pattern is formed in the recess recessed from the main surface of the wiring board, the main surface of the wiring board is polished without arranging a mask or the like on the surface of the island-like conductive pattern. The surface roughness of the main surface of the wiring board can be increased while maintaining the surface roughness of the conductive pattern. Therefore, problems such as peeling of the wiring board can be prevented.
また、電子部品を凹部に実装する場合、電子部品と島状導電パターンとの間の隙間を大きくして、流動化した封止樹脂を充填するときに、電子部品と島状導電パターンとの間の隙間における封止樹脂の流動性をさらに向上することができる。 In addition, when mounting an electronic component in a recess, when the fluidized sealing resin is filled with a large gap between the electronic component and the island-shaped conductive pattern, the gap between the electronic component and the island-shaped conductive pattern is increased. The fluidity of the sealing resin in the gap can be further improved.
好ましくは、前記導電パターンは、少なくとも一つの前記接続端子と前記島状導電パターンとが接続されている。 Preferably, the conductive pattern includes at least one of said connecting pin and said island-like conductive pattern is connected.
この場合、島状導電パターンが浮遊電極となることを防止することができる。特に、接続パターンが、接地される接続端子に接続される場合、島状導電パターンが接地され、電子部品に悪影響を与える不良ノイズを除去することができる。 In this case, the island-like conductive pattern can be prevented from becoming a floating electrode. In particular, connection pattern, when connected to a connection pin to be grounded, an island-like conductive pattern is grounded, it is possible to remove the bad noise adversely affecting the electronic component.
本発明によれば、配線板と電子部品との間に、流動化した封止樹脂を充填することが容易になり、流動化した封止樹脂に空隙が発生することを防止することができる。これによって、部品内蔵回路モジュール基板の信頼性を向上することができる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes easy to fill with the fluidized sealing resin between a wiring board and an electronic component, and it can prevent that a space | gap generate | occur | produces in the fluidized sealing resin. Thereby, the reliability of the component built-in circuit module substrate can be improved.
以下、本発明について、図1〜図8を参照しながら説明する。 The present invention will be described below with reference to FIGS.
<実施例1> 図1及び図2を参照しながら、実施例1の部品内蔵回路モジュール基板について説明する。 Example 1 A component built-in circuit module substrate of Example 1 will be described with reference to FIGS. 1 and 2.
図1(a)乃至(c)は、実施1の部品内蔵回路モジュール基板の製造方法を模式的に示した断面図である。図1(a)乃至(c)では、配線基板10上にICチップ16を実装した後、封止樹脂20で封止する工程を示している。図2は、配線基板10の平面図である。
1A to 1C are cross-sectional views schematically showing a method for manufacturing a component built-in circuit module substrate according to the first embodiment. 1A to 1C show a process of mounting the
実施例1の部品内蔵回路モジュール基板の製造方法について説明する。 A method for manufacturing the component built-in circuit module substrate of Example 1 will be described.
図1(a)に示すように、プリント配線基板、セラミック基板、転写用キャリア等の配線基板10の上面11に、金属材料を用いて上面側配線層12と島状電極13とを形成する。図2に示すように、島状電極13は、後の工程で実装されるICチップ16に対向する領域のうち、端子電極14を除く部分に、端子電極14から離れて延在している。なお、図2では、上面側配線層12に含まれる端子電極14のみを図示している。
As shown in FIG. 1A, an upper surface
島状電極13の表面粗さは、配線基板10の上面11の他の部分の表面粗さよりも小さくなるように形成する。詳しくは、配線基板10の上面11に上面側配線層12と島状電極13とを形成した後、島状電極13のみをマスキングして化学処理を行い、島状電極13以外の部分の表面を粗化する。この化学処理には、薬液として、例えば硫酸に過酸化水素を加えた溶液を用いる。
The surface roughness of the island-
上面側配線層12と島状電極13は、配線基板10となるセラミック基板と同時焼成して作製しても、配線基板10となるセラミック基板を焼成後、その上面に配線パターンを形成した後、再度焼成して形成してもよい。あるいは、配線基板10の表面に導電膜を形成し、この導電膜をフォトリソグラフィによってパターニングして上面側配線層12と島状電極13を形成することもできる。
Even if the upper surface
次いで、図1(b)に示すように、フリップチップボンディングにより、ICチップ16を、バンプ18を介して上面側配線層12の端子電極14に接続し、配線基板10上に実装する。ICチップ16は、導電性接着剤等を用いて端子電極14に接続してもよい。
Next, as shown in FIG. 1B, the
次いで、図1(c)に示すように、配線基板10上かつICチップ16の周囲に熱硬化性樹脂を充填して封止樹脂20を形成し、ICチップ16を封止する。
Next, as shown in FIG. 1C, a thermosetting resin is filled on the
詳しくは、ICチップ16が実装された配線基板10を金型内に収納して熱硬化性樹脂を充填する。あるいは、配線基板10及びICチップ16上に未硬化の熱硬化性樹脂の樹脂シートを配置し、真空プレスによって加圧する。これによって、未硬化の熱硬化性樹脂を配線基板10及びICチップ16の表面に密着させるようにする。このとき、配線基板10上の島状電極13は、配線基板10の他の部分よりも表面粗さが小さいので、この島状電極13の表面とICチップ16との間の空間に、熱硬化性樹脂が隙間なく流れ込む。
Specifically, the
充填後、熱硬化性樹脂を加熱して硬化させる。熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂等が使用できる。 After filling, the thermosetting resin is heated and cured. As the thermosetting resin, epoxy resin, polyimide resin, silicon resin, or the like can be used.
次いで、封止樹脂20の表面22に、配線等の導電パターンが形成された樹脂配線板(図示せず)を配置して、ICチップ16を内蔵した部品内蔵回路モジュール基板が完成する。
Next, a resin wiring board (not shown) on which a conductive pattern such as wiring is formed is disposed on the
実施例1の部品内蔵回路モジュール基板は、配線基板10の上面11に、ICチップ16が対向する位置に島状電極13が形成され、島状電極13の表面粗さは他の部分よりも小さい。そのため、島状電極13とICチップ16との間において熱硬化性樹脂の流動性が向上し、空隙が生じないように熱効果性樹脂を充填することができる。
In the component built-in circuit module substrate according to the first embodiment, an
したがって、空隙に起因してICチップ16に生じる熱の拡散が不十分になって、ICチップ16が故障することを防止できる。また、空隙内に残った水分やガスがリフロー時に膨張して、ICチップ16や封止樹脂20が剥離したり、剥離部分ではんだフラッシュが生じてショートを招いたりすることを防止することができる。また、空隙による応力集中のためICチップ16やバンプ18に過大な応力がかかることを防止することができる。
Therefore, it is possible to prevent the
さらに、ICチップ16に近接して島状電極13を形成したので、ICチップ16の動作に伴う熱を、封止樹脂20と島状電極13とを介して配線基板10に効率良く拡散できる。したがって、ICチップ16の冷却効率を向上できて、ICチップ16の信頼性を向上することができる。
Further, since the island-shaped
一方、島状電極13以外の配線基板10の表面や上面側配線層12の表面は粗い面であるため、封止樹脂20の密着力を確保でき、封止樹脂20が配線基板10の上面11や上面側配線層12の表面から剥離することもない。
On the other hand, since the surface of the
実施例1では、島状電極13を上面側配線層12に対して絶縁したが、上面側配線層12のうちのいずれかの端子電極14に電気的に接続してもよい。これにより、島状電極13が浮遊電極となることを防止できる。特に、島状電極13をグランド端子に接続することにより、ICチップ16に対するノイズを効果的に除去できる。
In the first embodiment, the island-shaped
<実施例2> 実施例2の部品内蔵回路モジュール基板について、図3〜図8を参照しながら説明する。 <Example 2> The component built-in circuit module board of Example 2 will be described with reference to FIGS.
図3(a)の断面図、図3(b)の平面図に示すように、実施例2の部品内蔵回路モジュール基板は、複数のセラミック基板で構成されたセラミック多層基板110を備える。
As shown in the cross-sectional view of FIG. 3A and the plan view of FIG. 3B, the component built-in circuit module substrate of Example 2 includes a
セラミック多層基板110は、絶縁層112に形成された層間接続用の導電性ビア114、この導電性ビア114にそれぞれ接続される内層配線層116、上面側配線層118及び下面側配線層120、さらに上面側にICチップ130を実装して収納するためのキャビティ122を有している。セラミック多層基板110は、例えばガラスセラミック材料を絶縁層112として用いれば、900℃〜1000℃程度の比較的低温で焼成が可能であるので、導電性ビア114や内層配線層116を形成する材料と同時焼成して作製できる。なお、上面側配線層118及び下面側配線層120等も同時焼成して作製することもできるが、セラミック多層基板110を同時焼成後、その上面と下面に配線パターン形成した後、再度焼成して形成してもよい。
The
なお、導電性ビア114と内層配線層116の材料としては、銀(Ag)、銅(Cu)、金(Au)、ニッケル(Ni)、パラジウム(Pd)、銀−パラジウム合金及び金−パラジウム合金等、ガラスセラミック材料と同時に焼成可能な導体材料を使用できる。上面側配線層118及び下面側配線層120には、配線パターンを形成するだけでなく、回路配線板にこの部品内蔵回路モジュール基板を実装するための端子電極も形成されている。
The material of the conductive via 114 and the
キャビティ122は、ICチップ130の外形寸法より大きい形状に形成されている。このキャビティ122の底部表面123には、このICチップ130と接続するための電極パッド124と、島状電極125が形成されている。このようなキャビティ122を有するセラミック多層基板110は、例えばICチップ130を収納するキャビティ122となる開口部を設けたグリーンシートと、電極パッド124及び島状電極125を形成したグリーンシートとを積層して焼成することにより作製できる。
The
キャビティ122内には、ICチップ130が実装されている。ICチップ130にはバンプ132が形成されており、このバンプ132とキャビティ122の底部表面123に形成されている電極パッド124とがフリップチップボンディングにより接続されている。
An
キャビティ122がICチップ130と対向する面に配置されている島状電極125は、内層配線層116のグランド端子に接続されている。
The island-shaped
ICチップ130が実装されたキャビティ122内に熱硬化性樹脂140を充填して、この熱硬化性樹脂140の表面をセラミック多層基板110の表面と略同一平面になるように平坦化している。
The
セラミック多層基板110の表面に、樹脂配線板170が接着されている。この樹脂配線板170は、絶縁性接着層152と配線層154とからなるシート150、及びこのシート150上に積層された絶縁性接着層162と配線層164とからなる積層用シート160から構成されている。セラミック多層基板110に対しては、絶縁性接着層152により接着されるとともに、導電性樹脂156によりセラミック多層基板110の上面側配線層118の一部である端子電極に電気的に接続されている。なお、この絶縁性接着層152、162は層間絶縁層の役割も果たしている。
A
配線層154、164は、例えば絶縁性接着層152、162上に貼り付けた銅箔をエッチングすることにより形成される。この場合、銅箔の厚さを10μm以下にすれば、配線幅と配線ピッチをそれぞれ20μm〜30μmとすることができ、セラミック多層基板110に比べて高密度配線が可能である。
The wiring layers 154 and 164 are formed, for example, by etching a copper foil attached on the insulating
さらに、この部品内蔵回路モジュール基板は、キャビティ122が形成された領域部上を含めた樹脂配線板170の表面に、さらに電子部品180が実装されている。この電子部品180としては、チップコンデンサ、チップ抵抗等の受動部品またはICチップ130とは別のICチップを実装してもよい。これらの電子部品180の実装方法として、受動部品の場合にはハンダリフロー接続や導電性接着剤による接続が可能であり、ICチップの場合にはフリップチップ実装やワイヤボンディング実装等を用いることができる。図3では、電子部品180としてチップコンデンサを実装した場合を例として示しており、チップコンデンサと樹脂配線板170の配線層164とはハンダ182により接続されている。
Further, in this component built-in circuit module substrate, an
実施例2の部品内蔵回路モジュール基板は、キャビティ122が形成された領域部を含めた樹脂配線板170の表面にも種々の電子部品を実装できるので、実装可能な面積が広がるとともに、キャビティ122内に実装したICチップ130と樹脂配線板170上に実装した電子部品180とを最短距離で配線できる。その結果、部品内蔵回路モジュール基板の高周波特性が向上し、電流の急激な変化によって発生するノイズ等も抑制できる。
In the component built-in circuit module board of the second embodiment, various electronic components can be mounted on the surface of the
次に、実施例2の部品内蔵回路モジュール基板の製造方法について、図4〜図8を参照しながら説明する。 Next, a method for manufacturing the component built-in circuit module substrate of Example 2 will be described with reference to FIGS.
図4(a)乃至(c)は、キャビティ122が形成されたセラミック多層基板110にICチップ130を実装し、平坦化のための熱硬化性樹脂140を充填する工程を説明するための断面図である。
4A to 4C are cross-sectional views for explaining a process of mounting the
まず、図4(a)に示すように、セラミック多層基板110に、レーザー加工やパンチング加工等でキャビティ122となる開口部を設け、銀(Ag)や銅(Cu)等からなる導体ペーストにより配線パターンを形成したグリーンシートと、同様に導体ペーストにより配線パターンを形成したグリーンシートとを積層して焼成する。
First, as shown in FIG. 4A, the
キャビティ122の底部表面123には、ICチップ130のバンプ132に対応する位置に電極パッド124を形成し、また、ICチップ130のバンプ132が形成されていない面に対向する位置に島状電極125を形成する。さらに、内層配線層116、上面側配線層118、下面側配線層120、これらを接続する導電性ビア114を同時に形成する。
On the
次いで、キャビティ122の底部表面123にレジスト膜を形成し、このレジスト膜をパターニングして、島状電極125上のレジスト膜の部分を残して他の部分を除去する。そして、化学処理を行って、島状電極125以外の部分の表面を粗化する。この化学処理には、例えば硫酸に過酸化水素を加えた溶液を用いることができる。この化学処理を行った後、島状電極125上のレジスト膜を除去する。
Next, a resist film is formed on the
図4(b)は、キャビティ122中にICチップ130をフリップチップ実装法により実装した状態を示す断面図である。
FIG. 4B is a cross-sectional view showing a state where the
次に、図4(c)に示すように、キャビティ122内の空隙部に熱硬化性樹脂140を充填する。この熱硬化性樹脂140の充填は、キャビティ122及びICチップ130上に未硬化のペースト状の熱硬化性樹脂140を配置し、真空プレスによって加圧して、熱硬化性樹脂140をセラミック基板のキャビティ122の表面及びICチップ130の表面に密着させて行う。このとき、キャビティ122の底部表面123の島状電極125は、キャビティ122内の他の部分よりも表面粗さが小さいので、この島状電極125の表面とICチップ130との間の空間にも熱硬化性樹脂140が隙間なく流入する。この後、熱硬化性樹脂140を所定温度に加熱することにより、熱硬化性樹脂140を硬化させる。この熱硬化性樹脂140の充填量は、キャビティ122の容積とICチップ130の体積との差分に相当する量となるように制御する。これにより、キャビティ122上に形成された熱硬化性樹脂140の表面とセラミック多層基板110の表面との段差を絶縁性接着層152の厚さ以下にでき、樹脂配線板170をセラミック多層基板110上に接着するときに充分な接着強度が確保される。また、接着後の樹脂配線板170は平坦な面を得られるので、接着後に金属層をエッチングして配線層154を形成することが容易となる。さらに、樹脂配線板170上に電子部品180を実装するときの実装も容易となる。
Next, as shown in FIG. 4 (c), a
なお、熱硬化性樹脂140としては、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂等が使用できる。
As the
図5(a)乃至(c)は、このように熱硬化性樹脂140により平坦化したセラミック多層基板110上に形成される第1層目の樹脂配線板となるシート150を作製する工程を説明するための断面図である。
FIGS. 5A to 5C illustrate a process of manufacturing a
図5(a)に示すように、例えば銅箔からなる金属層541を貼り付けた絶縁性接着層152からなるシート150を用いて、図5(b)に示すようにドリリング加工やパンチング加工等により開口部561を形成する。
As shown in FIG. 5A, using a
次いで、図5(c)に示すように、開口部561に銀(Ag)や銅(Cu)を主成分とする導電性樹脂156を印刷方式や描画方式等で充填する。これにより、開口部561に導電性樹脂156が充填されたシート150が作製される。なお、絶縁性接着層152は、エポキシ樹脂、ポリイミド樹脂またはシリコン樹脂等の熱硬化性の接着材料を用いる。これをシート状にして絶縁性接着層152とし、金属層541に貼り付けて使用してもよいし、金属層541面に接着材料を所定の厚さに塗布して絶縁性接着層152としてもよい。
Next, as shown in FIG. 5C, the
次に、図5(c)に示すシート150を、図4(c)に示すセラミック多層基板110の上面に位置合せした後、これを上下面から加圧、加熱して絶縁性接着層152によりセラミック多層基板110に接着するとともに、上面側配線層118と導電性樹脂156とを電気的に接続する。なお、この導電性樹脂156が接着性を有していれば、より強固な接続ができる。
Next, after the
加圧、加熱する条件としては、例えば金型を用いて、温度170℃、圧力80kPaで予備的な加圧、加熱処理した後、温度200℃、圧力2MPa、減圧雰囲気下でさらに加圧、加熱処理すれば、強固な接着を行える。この状態を図6(a)に示す。 As conditions for pressurization and heating, for example, using a mold, preliminary pressurization and heat treatment at a temperature of 170 ° C. and a pressure of 80 kPa, followed by further pressurization and heating in a reduced pressure atmosphere at a temperature of 200 ° C. and a pressure of 2 MPa. If treated, strong adhesion can be achieved. This state is shown in FIG.
その後、図6(b)に示すように、シート150の樹脂配線板上の金属層541をエッチング等により不要部分を除去して配線層154を形成する。これによりシート150は単層構成からなる樹脂配線板として機能するので、この状態で部品内蔵回路モジュール基板として使用することもできる。また、配線層154上にコンデンサや抵抗等の受動部品、あるいはIC等の機能部品を実装することで、より高機能の部品内蔵回路モジュール基板として使用することもできる。
Thereafter, as shown in FIG. 6B, unnecessary portions of the
実施例2では、さらに多層構成の樹脂配線板170をセラミック多層基板110上に積層した構成の部品内蔵回路モジュール基板を作製する。
In Example 2, a component built-in circuit module substrate having a structure in which a multilayered
図7は、多層構成とするためにシート150上に積層する積層用シート160を作製する工程を説明するための断面図である。この積層用シート160は金属層641と絶縁性接着層162とで構成されており、図5で説明したシート150と同じ構成である。これを図7(a)に示す。
FIG. 7 is a cross-sectional view for explaining a process of producing a
次に、シート150の配線層154と接続する個所に開口部661を形成する。この開口部661の形成はシート150の場合と同じ方法で行うことができる。開口部661を形成した状態を図7(b)に示す。この後、開口部661に導電性樹脂166を充填する。この充填もシート150の場合と同じ材料、同じ方法で行えばよい。導電性樹脂166を充填してシート150に貼り付け可能な形状とした状態を図7(c)に示す。
Next, an
次に、シート150の配線層154の所定の位置と積層用シート160の導電性樹脂166とを位置合せした後、加圧、加熱して接着するとともに、導電性樹脂166と配線層154との電気的接続も行う。この接着は、シート150をセラミック多層基板110上に接着する方法と同じ方法で行うことができる。
Next, after aligning a predetermined position of the
その後、積層用シート160の金属層641の不要領域をエッチング除去して配線層164を形成する。この状態を図8に示す。配線層164に、チップコンデンサ180を実装して、図3に示すような部品内蔵回路モジュール基板が完成する。なお、チップコンデンサ180に替えて、例えばコンデンサ、抵抗またはインダクタ等の受動部品やIC等を実装することもできる。
Thereafter, an unnecessary region of the
実施例2の部品内蔵回路モジュール基板は、セラミック多層基板110のキャビティ122内にICチップ130を内蔵し、このキャビティ122上の樹脂配線板170表面にも種々の電子部品180を実装できるので実装密度を向上できるだけでなく、例えばICとチップコンデンサとを最短配線距離で接続できるので、ICの高速動作や高周波回路化対応が容易にできる。
In the component built-in circuit module substrate of Example 2, the
実施例2の部品内蔵回路モジュール基板は、キャビティ122の底部表面123に、ICチップ130が対向する位置に島状電極125を形成し、この島状電極125の表面粗さを他の部分よりも小さくしたので、この島状電極125とICチップ130との間に熱硬化性樹脂140を空隙が生じることなく配置できる。したがって、空隙に起因してICチップ130に生じる熱の拡散が不十分になって、ICチップ130が故障することを防止できる。また、空隙内に蓄積した水分やガスが、シート150,160のセラミック多層基板110への圧着時における加熱によって膨張して、ICチップ130や熱硬化性樹脂140が剥離する不都合や、この剥離部分にバンプ132のはんだフラッシュが生じてショートを招く不都合を防止できる。また、ICチップ130や、このICチップのバンプ132に過大な応力を与えて故障が生じることを防止できる。
In the component built-in circuit module substrate according to the second embodiment, the island-
さらに、ICチップ130に近接して島状電極125を形成したので、このICチップ130の動作に伴う熱を、熱硬化性樹脂140と島状電極125とを介してセラミック多層基板110に効率良く拡散できる。したがって、ICチップ130の冷却効率を向上できて、ICチップ130の故障をさらに効果的に防止できる。また、島状電極125以外のキャビティ122の底部表面123や電極パッド124の表面を粗面にしたので、熱硬化性樹脂140の密着力を確保できて、熱硬化性樹脂140がキャビティ122の底部表面123や電極パッド124の表面から剥離することもない。
Further, since the island-shaped
また、島状電極125を内層配線層116のグランド端子に接続したので、この島状電極125が浮遊電極となることを防止でき、しかも、ICチップ130に対するノイズを効果的に除去できる。
Further, since the
なお、実施例2では、キャビティ内にICを1個のみ実装する場合について説明したが、本発明はこれに限定されない。例えば、ICと受動部品とを混在して実装してもよいし、複数個のICを実装する構成としてもよい。また、キャビティも1個のみに限定されることはなく、複数個配置してもよい。 In the second embodiment, the case where only one IC is mounted in the cavity has been described. However, the present invention is not limited to this. For example, ICs and passive components may be mixed and mounted, or a plurality of ICs may be mounted. Further, the number of cavities is not limited to one, and a plurality of cavities may be arranged.
また、実施例2では、樹脂配線板として、単層構成と二層構成の場合について説明したが、本発明はこれに限定されない。さらに多層化する構成であっても、同様な方法により作製可能である。また、セラミック多層基板についても、グリーンシートを2枚貼り合せて作製する方法に限定されない。例えば、3枚以上のグリーンシートを貼り合せて、さらに多層構成のセラミック多層基板としてもよい。 Moreover, although Example 2 demonstrated the case of the single layer structure and the two-layer structure as a resin wiring board, this invention is not limited to this. Further, even a configuration with multiple layers can be manufactured by the same method. Further, the ceramic multilayer substrate is not limited to the method of manufacturing two green sheets bonded together. For example, three or more green sheets may be bonded together to form a multilayer ceramic multilayer substrate.
<まとめ> 以上に説明したように、部品内蔵回路モジュールは、基板に実装されるICチップに対向する面に表面粗さの小さい島状電極が形成されているので、配線板と電子部品との間に充填される樹脂に空隙が発生することを防止することができる。 <Summary> As described above, in the component built-in circuit module, the island-shaped electrode having a small surface roughness is formed on the surface facing the IC chip mounted on the substrate. It is possible to prevent the generation of voids in the resin filled in between.
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications.
10 配線基板(セラミック基板)
11 上面(実装面)
12 上面側配線層(導電パターン)
13 島状電極(導電パターン、島状導電パターン)
16 ICチップ(電子部品)
18 バンプ
20 封止樹脂
122 キャビティ(凹部)
123 底部表面(実装面)
125 島状電極(導電パターン、島状導電パターン)
130 ICチップ(電子部品)
10 Wiring board (ceramic board)
11 Upper surface (mounting surface)
12 Upper wiring layer (conductive pattern)
13 Island-shaped electrode (conductive pattern, island-shaped conductive pattern)
16 IC chip (electronic parts)
18
123 Bottom surface (mounting surface)
125 Island-shaped electrode (conductive pattern, island-shaped conductive pattern)
130 IC chip (electronic component)
Claims (4)
前記複数の配線板の少なくとも一つに実装された電子部品と、
前記電子部品と該電子部品が実装された前記配線板との間に一部が充填されて該電子部品を封止する封止樹脂とを備えた部品内蔵回路モジュール基板であって、
前記電子部品が実装された少なくとも一つの前記配線板は、前記電子部品が実装される面(以下、「実装面」という。)において、前記電子部品に対向する領域のうち前記電子部品に接続されるための部分(以下、「接続端子部分」という。)を除く部分の表面粗さが、前記電子部品に対向する領域以外の領域(以下、「非対向領域」という。)の表面粗さよりも小さく、
前記導電パターンは、
前記実装面において前記電子部品に対向する領域の中央部に形成され、前記接続端子部分から離れて延在する島状導電パターンと、
前記実装面において前記電子部品に対向する領域の少なくとも前記接続端子部分に形成され、前記島状導電パターンの周囲を取り囲む端子電極と、
を含み、
前記島状導電パターンの表面粗さは、前記端子電極の表面粗さよりも小さいことを特徴とする、部品内蔵回路モジュール基板。 A plurality of wiring boards in which a conductive pattern is formed and stacked;
An electronic component mounted on at least one of the plurality of wiring boards;
A component built-in circuit module substrate comprising a sealing resin that is partially filled between the electronic component and the wiring board on which the electronic component is mounted to seal the electronic component,
At least one wiring board on which the electronic component is mounted is connected to the electronic component in a region facing the electronic component on a surface on which the electronic component is mounted (hereinafter referred to as a “mounting surface”). The surface roughness of the portion excluding the portion for the purpose (hereinafter referred to as “connection terminal portion”) is larger than the surface roughness of the region other than the region facing the electronic component (hereinafter referred to as “non-opposing region”). rather small,
The conductive pattern,
Formed in a central portion of the region opposite to the electronic component in the mounting surface, the island Joshirubeden pattern that Mashimasu extending away from the connection terminal portion,
A terminal electrode that is formed on at least the connection terminal portion in a region facing the electronic component on the mounting surface and surrounds the periphery of the island-shaped conductive pattern;
Including
The island surface roughness of the conductive pattern is characterized by smaller than the surface roughness of the terminal electrodes, parts products internal circuit module board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147114A JP4835264B2 (en) | 2006-05-26 | 2006-05-26 | Component built-in circuit module board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147114A JP4835264B2 (en) | 2006-05-26 | 2006-05-26 | Component built-in circuit module board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007317955A JP2007317955A (en) | 2007-12-06 |
JP4835264B2 true JP4835264B2 (en) | 2011-12-14 |
Family
ID=38851541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006147114A Active JP4835264B2 (en) | 2006-05-26 | 2006-05-26 | Component built-in circuit module board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4835264B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5095456B2 (en) * | 2008-03-17 | 2012-12-12 | 日本特殊陶業株式会社 | Manufacturing method of wiring board with built-in components |
JP5442974B2 (en) * | 2008-09-16 | 2014-03-19 | 日本特殊陶業株式会社 | Manufacturing method of ceramic parts |
US7989942B2 (en) | 2009-01-20 | 2011-08-02 | Altera Corporation | IC package with capacitors disposed on an interposal layer |
JP5414622B2 (en) * | 2010-05-27 | 2014-02-12 | パナソニック株式会社 | Semiconductor mounting substrate and mounting structure using the same |
CN204994111U (en) * | 2013-02-15 | 2016-01-20 | 株式会社村田制作所 | Range upon range of circuit substrate |
JP6015813B2 (en) * | 2015-05-27 | 2016-10-26 | 株式会社村田製作所 | Multilayer circuit module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003283144A (en) * | 2002-03-27 | 2003-10-03 | Minolta Co Ltd | Heat radiating structure of circuit board |
JP3709882B2 (en) * | 2003-07-22 | 2005-10-26 | 松下電器産業株式会社 | Circuit module and manufacturing method thereof |
JP2004328006A (en) * | 2004-06-07 | 2004-11-18 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method for the same |
JP4498842B2 (en) * | 2004-07-05 | 2010-07-07 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-05-26 JP JP2006147114A patent/JP4835264B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007317955A (en) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4199588B2 (en) | Wiring circuit board manufacturing method and semiconductor integrated circuit device manufacturing method using the wiring circuit board | |
JP4361826B2 (en) | Semiconductor device | |
JP3709882B2 (en) | Circuit module and manufacturing method thereof | |
JP5339928B2 (en) | Wiring board and manufacturing method thereof | |
JP4208631B2 (en) | Manufacturing method of semiconductor device | |
JP6173781B2 (en) | Wiring board and method of manufacturing wiring board | |
JP4431123B2 (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
JP3670917B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP5367523B2 (en) | Wiring board and method of manufacturing wiring board | |
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
JP3653452B2 (en) | WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD | |
WO2007102358A1 (en) | Electronic device package, module and electronic device | |
JP4835264B2 (en) | Component built-in circuit module board | |
KR20020096985A (en) | Circuit device and method of manufacturing the same | |
JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
KR100658022B1 (en) | Method of manufacturing circuit device | |
JP2001274324A (en) | Semiconductor mounting substrate for multilayer semiconductor device, and semiconductor device and multilayer semiconductor device | |
KR100639737B1 (en) | Method of manufacturing circuit device | |
JP4759041B2 (en) | Electronic component built-in multilayer board | |
JP5200870B2 (en) | Manufacturing method of module with built-in components | |
JP4638657B2 (en) | Electronic component built-in multilayer board | |
JP2002151853A (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2009004813A (en) | Wiring substrate for mounting semiconductor | |
KR100963201B1 (en) | Substrate embedded chip and method of manufactruing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4835264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |