JP2002042548A - Lead wire for electronic parts and manufacturing process thereof, and electronic parts using this wire - Google Patents

Lead wire for electronic parts and manufacturing process thereof, and electronic parts using this wire

Info

Publication number
JP2002042548A
JP2002042548A JP2000219819A JP2000219819A JP2002042548A JP 2002042548 A JP2002042548 A JP 2002042548A JP 2000219819 A JP2000219819 A JP 2000219819A JP 2000219819 A JP2000219819 A JP 2000219819A JP 2002042548 A JP2002042548 A JP 2002042548A
Authority
JP
Japan
Prior art keywords
layer
alloy layer
concentration
lead wire
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000219819A
Other languages
Japanese (ja)
Other versions
JP3779864B2 (en
Inventor
Morimasa Tanimoto
守正 谷本
Satoshi Suzuki
智 鈴木
Akira Matsuda
晃 松田
Isao Segawa
勲 瀬川
Kinya Sugie
欣也 杉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Kanzacc Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Kyowa Electric Wire Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Kyowa Electric Wire Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2000219819A priority Critical patent/JP3779864B2/en
Publication of JP2002042548A publication Critical patent/JP2002042548A/en
Application granted granted Critical
Publication of JP3779864B2 publication Critical patent/JP3779864B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a lead wire for electronic parts, with good solder wettability, good bending processability and good slidability and its manufacturing method. SOLUTION: In the lead wire for the electronic parts wherein a reflow- processed Sn-Bi alloy layer 2 is formed on a conductive substrate 1, the concentration gradient of Bi is formed in which Bi concentration is gradually reduced in a thickness area 2A ranging from the surface 2a of the Sn-Bi alloy layer 2 to the position of half depth. Bi concentration in the surface layer part 2C from the surface 2a to the depth of 0.5 μm of the Sn-Bi alloy layer 2 is 2 wt.% or more, and the Bi concentration in a thickness area 2B from the thickness area 2A to an interface 2b with the conductive substrate 1 is 0.01 wt.% or less.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は表面にSn−Bi合
金層が形成されている電子部品用リード線とその製造方
法、そのリード線を用いた電子部品に関し、更に詳しく
は、はんだ濡れ性が優れ、また表面が平滑であるため、
滑り性が良好であり、そして曲げ加工性も優れている電
子部品用リード線とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead wire for an electronic component having a Sn-Bi alloy layer formed on its surface, a method for manufacturing the same, and an electronic component using the lead wire. Excellent and smooth surface,
The present invention relates to a lead wire for electronic parts having good slipperiness and excellent bending workability, and a method for producing the same.

【0002】[0002]

【従来の技術】CuまたはCu合金から成る導電性基体
の表面をSnまたはSn合金でめっき被覆した線材は、
CuまたはCu合金が備えている優れた導電性と機械的
強度を有し、かつ、SnまたはSn合金が備えている耐
食性と良好なはんだ付け性を併有する高性能導体であっ
て、各種の端子、コネクタ、リード線のような電気・電
子機器分野における用途、また電力ケーブルの分野など
で多用されている。
2. Description of the Related Art A wire rod in which the surface of a conductive substrate made of Cu or Cu alloy is plated with Sn or Sn alloy is
A high-performance conductor having excellent conductivity and mechanical strength provided by Cu or Cu alloy, and having both corrosion resistance and good solderability provided by Sn or Sn alloy. Are widely used in the field of electric and electronic devices such as connectors and leads, and in the field of power cables.

【0003】ところで、上記した線材において、導電性
基体を被覆するめっき層がSnのみで形成されている場
合には、表面酸化に基づくはんだ付け性の劣化が起こ
り、またウイスカーが発生しやすいので短絡事故の原因
が生じやすいという問題がある。そのため、めっき層を
Sn合金で形成して、上記問題が生じないようにするこ
とが広く行われている。その場合のSn合金の代表例は
Sn−Pb合金であり、これは従来から多用されてい
る。
In the above-mentioned wire rod, when the plating layer covering the conductive substrate is formed only of Sn, the solderability is deteriorated due to the surface oxidation, and whiskers are easily generated. There is a problem that the cause of the accident is likely to occur. Therefore, it is widely practiced to form the plating layer with a Sn alloy so that the above problem does not occur. In this case, a typical example of the Sn alloy is an Sn-Pb alloy, which has been frequently used.

【0004】しかしながら、Sn−Pb合金中のPb成
分は人体に悪影響を与える虞れがあるということから、
最近では、Sn−Pb合金は優れた性質を備えているに
もかかわらず、その使用が敬遠されている。そのため、
近年、このSn−Pb合金に代わるものとして、Pbフ
リーであるSn−Bi合金が使用されはじめている。し
かしながら、このSn−Bi合金のめっき層で被覆され
ているリード線の場合、基体中のCu成分に対するSn
成分の拡散速度が大きいので、高温の熱処理を行ったと
きに、基体とめっき層の界面にSn−Cu層が形成され
る。通常、はんだ付けでは、めっき層がはんだ浴に溶け
るため、基体表面の活性なCuが露出し、そのことによ
ってはんだの濡れが実現する。しかしながら、Sn−C
u層が形成されていると、基体表面には活性なCuが表
出しなくなる。その結果、はんだ濡れ性が劣化するとい
う問題が生じてくる。
[0004] However, since the Pb component in the Sn-Pb alloy may adversely affect the human body,
Recently, the use of Sn-Pb alloys has been shunned despite its excellent properties. for that reason,
In recent years, Pb-free Sn-Bi alloys have begun to be used as an alternative to this Sn-Pb alloy. However, in the case of a lead wire covered with this Sn—Bi alloy plating layer, Sn
Since the diffusion rate of the components is high, a Sn—Cu layer is formed at the interface between the base and the plating layer when a high-temperature heat treatment is performed. Usually, in soldering, since the plating layer dissolves in the solder bath, active Cu on the surface of the base is exposed, thereby realizing solder wetting. However, Sn-C
When the u layer is formed, active Cu does not appear on the substrate surface. As a result, there arises a problem that the solder wettability deteriorates.

【0005】このような問題に対し、本発明者らは、導
電性基体の表面に、まず、Snめっき層を形成し、更に
そのSnめっき層の上にSn−Bi合金から成るめっき
層を形成することにより、2層構造のめっき層を有する
リード線を開発した(特開平10−229152号公報
を参照)。このリード線の場合、下層に位置するSnめ
っき層におけるSnの拡散速度が上層に位置するSn−
Bi合金層におけるSnの拡散速度よりも小さく、下層
のSnめっき層はいわばSnの拡散バリアとして機能
し、そのため、前記したSn−Cu層が形成されにくく
なり、従来のSnめっき層単独で被覆されているリード
線に比べても、ほぼ同等のはんだ濡れ性を発揮する。
In order to solve such a problem, the present inventors first form an Sn plating layer on the surface of a conductive substrate, and further form a plating layer made of an Sn—Bi alloy on the Sn plating layer. As a result, a lead wire having a plating layer having a two-layer structure was developed (see Japanese Patent Application Laid-Open No. 10-229152). In the case of this lead wire, the diffusion rate of Sn in the Sn plating layer located in the lower layer is higher than that of Sn-
The diffusion rate of Sn in the Bi alloy layer is smaller than that of the Bi alloy layer, and the lower Sn plating layer functions as a so-called Sn diffusion barrier. Therefore, the above-described Sn-Cu layer is hardly formed, and is covered with the conventional Sn plating layer alone. It has almost the same solder wettability as the lead wire.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記し
た2層構造のめっき層で被覆されているリード線を用い
て電子部品を組み立てると、次のような問題が発生し
て、製造した電子部品の信頼性の低下や、また製造時に
おける生産性の低下などが引き起こされている。例え
ば、表面側のめっき層を無光沢めっきで形成した場合、
当該めっき層の表面には凹凸が生じているので、そのリ
ード線を電子部品のランドにはんだ付けしたときに、は
んだがリード線から剥離しやすく、そのため、不良品が
発生しやすく、また製造した電子部品の信頼性も低くな
りやすい。そのため、製造ラインを頻繁に停止してその
点検を行うことが必要となり、製造時の生産性は低下す
る。
However, when assembling an electronic component using the above-described lead wire covered with the plating layer having the two-layer structure, the following problem occurs, and the produced electronic component has a problem. This has caused a decrease in reliability and a decrease in productivity during manufacturing. For example, when the plating layer on the front side is formed by matte plating,
Since irregularities are generated on the surface of the plating layer, when the lead wire is soldered to the land of the electronic component, the solder is easily peeled off from the lead wire, so that a defective product is easily generated, and the product is manufactured. The reliability of electronic components tends to be low. For this reason, it is necessary to frequently stop the production line and perform an inspection of the production line, thereby lowering productivity during production.

【0007】したがって、電子部品用のリード線には、
はんだ濡れ性が優れていることはもち論のこと、表面の
平滑性が良好であるということは重要な条件となる。そ
の場合、表面側のめっき層の形成時に無光沢めっきを行
えば、その表面は比較的平滑になるため、上記した問題
の発生を抑制できるという点では有効であると考えられ
る。
Therefore, lead wires for electronic parts include:
It is important to note that the solder wettability is excellent, and that the surface smoothness is good. In that case, if matte plating is performed at the time of forming the plating layer on the surface side, the surface becomes relatively smooth, and thus it is considered to be effective in that the occurrence of the above problem can be suppressed.

【0008】しかしながら、他方では、無光沢めっきを
適用すると、そのめっき層の耐熱性は低下し、また曲げ
加工性も低下するという新たな問題が生じてくる。ま
た、表面の平滑性を高めるためには、めっき層の形成後
に例えばリフロー処理のような熱処理を行って、めっき
層を一旦溶融したのち再凝固させることが有効であり、
この方法は、従来から広く行われている。
However, on the other hand, when matte plating is applied, a new problem arises in that the heat resistance of the plating layer is reduced and the bending workability is also reduced. Further, in order to enhance the surface smoothness, it is effective to perform a heat treatment such as a reflow treatment after the formation of the plating layer, to once melt the plating layer and then to re-solidify,
This method has been widely used conventionally.

【0009】しかしながら、このリフロー処理で留意す
べきことは、あまり過剰なリフロー処理を行うと、再凝
固後に形成される単一層の厚みのばらつきが大きくなっ
て、表面の平滑性は向上してもはんだ濡れが低下すると
いうことである。とくに、表面側がSn−Bi合金層に
なっているリード線に過剰なリフロー処理を行うと、表
面側のBiが全層に拡散してしまうのでBiの効果が失
われ、また、めっき層の薄い部分で基体の成分が容易に
拡散するというような問題も生ずるので、Sn−Bi合
金層に対するリフロー処理の場合には、前記した再凝固
層における厚みのばらつきの極小化という問題に加え、
Bi濃度の適正化という問題が重要になってくる。
However, what should be noted in this reflow treatment is that if too much reflow treatment is performed, the thickness of a single layer formed after re-solidification varies greatly, and the smoothness of the surface is improved. This means that solder wetting is reduced. In particular, if excessive reflow treatment is performed on a lead wire having a Sn-Bi alloy layer on the surface side, Bi on the surface side is diffused to all layers, so that the effect of Bi is lost and the plating layer is thin. Since the problem that the component of the base material is easily diffused in a portion also occurs, in the case of the reflow treatment for the Sn—Bi alloy layer, in addition to the problem of minimizing the thickness variation in the re-solidified layer,
The problem of optimizing the Bi concentration becomes important.

【0010】本発明は、表面にリフロー処理で形成され
たSn−Bi合金層を有する電子部品用リード線におけ
る上記した問題に解決を与える発明であって、再凝固層
における厚みばらつきが小さいので、はんだ濡れ性が優
れていることはもち論のこと、表面の平滑性が優れてい
るので、滑り性が良好であり、更には曲げ加工性も優れ
ている電子部品用リード線とそれを製造する方法の提供
を目的とする。
The present invention is to solve the above-mentioned problem in a lead wire for an electronic component having a Sn—Bi alloy layer formed on the surface by a reflow treatment, and has a small thickness variation in a resolidified layer. It is obvious that the solder wettability is excellent, and the surface smoothness is excellent, so the slip property is good, and furthermore, the lead wire for electronic parts that is also excellent in bending workability and manufacture it The purpose is to provide a method.

【0011】[0011]

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、導電性基体上にリフロー処
理されたSn−Bi合金層が形成されている電子部品用
リード線において、前記Sn−Bi合金層の表面からそ
の半分の深さの位置に至る厚み領域には、Bi濃度が漸
次減少するBiの濃度勾配が形成されており、前記Sn
−Bi合金層の表面から深さ0.5μmまでの表層部に
おけるBi濃度が2重量%以上であり、かつ、前記厚み
領域から前記導電性基体側に至る厚み領域におけるBi
濃度は0.01重量%以下であることを特徴とする電子
部品用リード線が提供される。
In order to achieve the above object, the present invention provides an electronic component lead wire having a reflow-processed Sn-Bi alloy layer formed on a conductive substrate. In the thickness region from the surface of the Sn—Bi alloy layer to a position at half the depth thereof, a Bi concentration gradient in which the Bi concentration gradually decreases is formed.
The Bi concentration in the surface layer portion from the surface of the Bi alloy layer to a depth of 0.5 μm is 2% by weight or more, and Bi in the thickness region from the thickness region to the conductive substrate side;
A lead wire for an electronic component having a concentration of 0.01% by weight or less is provided.

【0012】その電子部品用リード線は、前記Sn−B
i合金層の最も厚い部分の厚みをa(μm)、最も薄い
部分の厚みをb(μm)としたとき、a,bの間には、
次式:0.8≦b/a≦1.0の関係が成立していること
が好ましい。また、本発明においては、導電性基体上に
Sn層とSn−Bi合金層を順次形成し、ついでリフロ
ー処理を行うことを特徴とする電子部品用リード線の製
造方法が提供される。
The lead wire for the electronic component is formed of the Sn-B
When the thickness of the thickest part of the i-alloy layer is a (μm) and the thickness of the thinnest part is b (μm), between a and b,
It is preferable that the following equation is satisfied: 0.8 ≦ b / a ≦ 1.0. Further, in the present invention, there is provided a method for manufacturing a lead wire for an electronic component, comprising sequentially forming a Sn layer and a Sn—Bi alloy layer on a conductive substrate, and then performing a reflow treatment.

【0013】更に、本発明においては、前記電子部品用
リード線を用いて組み立てられた電子部品が提供され
る。
Further, according to the present invention, there is provided an electronic component assembled using the electronic component lead wire.

【0014】[0014]

【発明の実施の形態】本発明のリード線は、図1で示し
たように、導電性基体1と、それを被覆するSn−Bi
合金層2で構成されている。まず、導電性基体1として
は、Cu、または黄銅、リン青銅のようなCu合金で構
成されていることが好ましい。また、例えば鋼材を芯材
とし、その表面が上記したCuまたはCu合金で被覆さ
れているものであってもよい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a lead wire according to the present invention has a conductive substrate 1 and a Sn-Bi covering the same.
It is composed of an alloy layer 2. First, the conductive substrate 1 is preferably made of Cu or a Cu alloy such as brass or phosphor bronze. Further, for example, a steel material may be used as a core material, and the surface thereof may be coated with the above-described Cu or Cu alloy.

【0015】次に、本発明におけるSn−Bi合金層2
は次のような要件を備えていることを特徴とする。 (1)まず、リフロー処理によって形成された単一のS
n−Bi合金層である。すなわち、後述するように、基
材1の上にSn層とSn−Bi合金層をめっき法で順次
形成して2層構造のめっき層とし、これにリフロー処理
を行うことにより、Sn層とSn−Bi合金層の一部ま
たは全部が、一旦、溶融し、ついで再凝固されて形成さ
れた単一のSn−Bi合金層である。
Next, the Sn—Bi alloy layer 2 of the present invention
Is characterized by having the following requirements. (1) First, a single S formed by the reflow process
This is an n-Bi alloy layer. That is, as described later, a Sn layer and a Sn—Bi alloy layer are sequentially formed on the base material 1 by a plating method to form a plating layer having a two-layer structure, and the Sn layer and the Sn layer are formed by performing a reflow process on the plating layer. Part or all of the Bi alloy layer is a single Sn-Bi alloy layer formed by melting and then re-solidifying.

【0016】(2)このSn−Bi合金層2はリフロー
処理で形成されるため、不可避的に最も厚い部分と最も
薄い部分が存在する。そして、最も厚い部分の厚みをa
(μm)、最も薄い部分の厚みをb(μm)としたと
き、このSn−Bi合金層2では、a,b間には、次
式:0.8≦b/a≦1.0の関係が成立していることが
好ましい。b/a値が0.8より小さい場合には、Sn
−Bi合金層2の厚みのばらつきが大きくなっているの
で、そのリード線におけるはんだ濡れ性は低下する。な
お、b/a=1とは厚みのばらつきがない状態を示すの
で、b/a値が1より大きくなることはあり得ない。
(2) Since the Sn—Bi alloy layer 2 is formed by a reflow process, there are inevitably a thickest portion and a thinnest portion. And the thickness of the thickest part is a
(Μm), and the thickness of the thinnest portion is b (μm). In this Sn—Bi alloy layer 2, the relationship between a and b is as follows: 0.8 ≦ b / a ≦ 1.0 Is preferably satisfied. If the b / a value is less than 0.8, Sn
Since the thickness variation of the Bi alloy layer 2 is large, the solder wettability of the lead wire is reduced. Since b / a = 1 indicates a state in which there is no variation in thickness, the b / a value cannot be larger than 1.

【0017】(3)このSn−Bi合金層2では、図2
で示したように、その表面2aから導電性基体1との界
面2bへと向かう厚み方向において、表面2aから半分
の深さの位置に至る厚み領域2Aは、Biの濃度勾配が
形成されている。具体的には、表面2a側ほどBi濃度
が高く、界面2b側にいくほどBi濃度は低減している
ようなBiの濃度勾配である。
(3) In this Sn—Bi alloy layer 2, FIG.
In the thickness direction from the surface 2a to the interface 2b with the conductive substrate 1, the thickness region 2A extending from the surface 2a to a position at half the depth has a Bi concentration gradient formed as shown by. . Specifically, the Bi concentration gradient is such that the Bi concentration is higher on the surface 2a side, and the Bi concentration is reduced on the interface 2b side.

【0018】このBiの濃度勾配は、次のようにして形
成されていく。すなわち、めっきで形成されたSn層と
Sn−Bi合金層の2層構造のめっき層の溶融は、リフ
ロー処理時の熱が表面側から伝導するので、表面から芯
部に向かって進行するが、再凝固の過程では、降温は芯
部から進んでいくので、下層のSn層を構成していて相
対的に高融点であるSnの再凝固から始まり、比較的低
融点である含Bi共晶組成は表面側に移動しながら再凝
固していくことになる。その結果として、Biの上記し
た濃度勾配が形成されるのである。
The Bi concentration gradient is formed as follows. That is, the melting of the plating layer having the two-layer structure of the Sn layer and the Sn—Bi alloy layer formed by plating proceeds from the surface toward the core because heat during the reflow process is conducted from the surface side. In the process of resolidification, the temperature descends from the core, so it begins with the resolidification of Sn, which is the lower Sn layer and has a relatively high melting point, and the Bi-containing eutectic composition, which has a relatively low melting point Will re-solidify while moving to the surface side. As a result, the above-mentioned concentration gradient of Bi is formed.

【0019】このSn−Bi合金層2の場合、表面のB
i濃度が最も高い状態でBiの濃度勾配が形成されてい
るので、まず、表面に高濃度で存在するBiの作用では
んだ濡れ性は向上している。また、Bi濃度が高くなる
ほどそのSn−Bi合金は低融点となるため、リフロー
処理時には表面側は液状になりやすく、その結果、リフ
ロー処理後における再凝固したSn−Bi合金層2の表
面の平滑性は向上し、良好なはんだ濡れ性を示すことに
なる。
In the case of the Sn—Bi alloy layer 2, the surface B
Since the Bi concentration gradient is formed in the state where the i concentration is the highest, first, the solder wettability is improved by the action of Bi existing at a high concentration on the surface. In addition, the higher the Bi concentration, the lower the melting point of the Sn-Bi alloy, so that the surface side is liable to become liquid at the time of the reflow treatment. As a result, the surface of the re-solidified Sn-Bi alloy layer 2 after the reflow treatment is smoothed. Properties are improved, and good solder wettability is exhibited.

【0020】ただし、Bi濃度が高いということは曲げ
加工時にクラックが発生しやすいということである。し
かしながら、このSn−Bi合金層2の場合、導電性基
体1側ほどBi濃度が低くなっていてその曲げ加工性が
良好になっているので、仮に、Bi濃度が最も高い表面
でクラックが発生しても、そのクラックの伝播は比較的
浅い位置で停止するようになり、そのためリード線の耐
食性低下が抑制されることになる。
However, a high Bi concentration means that cracks are likely to occur during bending. However, in the case of the Sn—Bi alloy layer 2, since the Bi concentration is lower on the conductive substrate 1 side and the bending workability thereof is better, cracks are generated on the surface having the highest Bi concentration. However, the propagation of the cracks stops at a relatively shallow position, so that the deterioration of the corrosion resistance of the lead wire is suppressed.

【0021】(4)そして、このSn−Bi合金層2の
場合、(3)で説明した厚み領域2AにおけるBiの濃
度勾配の形成ということを前提にして、図2で示したよ
うに、表面2aから深さ0.5μmまでの厚み領域2C
におけるBi濃度は2重量%以上であり、かつ、厚み領
域2Aから更に導電性基体との界面2bに至る厚み領域
2BにおけるBi濃度は0.01重量%以下になってい
る。
(4) In the case of the Sn—Bi alloy layer 2, as shown in FIG. 2, assuming that a Bi concentration gradient is formed in the thickness region 2A described in (3). Thickness region 2C from 2a to a depth of 0.5 μm
Is 2% by weight or more, and the Bi concentration in the thickness region 2B from the thickness region 2A to the interface 2b with the conductive substrate is 0.01% by weight or less.

【0022】一般に、リフロー処理後におけるSn層に
してもSn−Bi合金層にしても、その表面には厚み1
〜2nm程度の自然酸化皮膜が生成している。そして、B
iを含まないSn層の場合には、例えば部品実装に伴う
熱処理を受ける過程で、この酸化皮膜は20〜30nm程
度にまで成長してはんだ濡れ性の低下が引き起こされ
る。
In general, the surface of the Sn layer or the Sn—Bi alloy layer after the reflow treatment has a thickness of 1 mm.
A natural oxide film of about 2 nm is formed. And B
In the case of a Sn layer containing no i, for example, in the process of undergoing a heat treatment associated with component mounting, this oxide film grows to about 20 to 30 nm, causing a decrease in solder wettability.

【0023】しかしながら、Sn−Bi合金層の場合
は、酸化皮膜の成長は厚み10〜20nm程度で停止し
て、そのはんだ濡れ性の低下が抑制される。Bi配合の
この作用効果は、Bi濃度が2重量%以上、好ましくは
3〜5重量%である場合に発現するのであって、Bi濃
度が2重量%未満である場合にはあまり効果がない。こ
のようなことから、このSn−Bi合金層2では、前記
した厚み領域2CにおけるBi濃度が2重量%以上に設
定されているのである。その際、厚み領域2Cの厚みの
上限を0.5μmと規定した理由は、Biの高濃度領域
をこれより厚くすると、曲げ加工性の低下が起こりはじ
めて不都合であるからである。
However, in the case of the Sn—Bi alloy layer, the growth of the oxide film stops at a thickness of about 10 to 20 nm, and the decrease in solder wettability is suppressed. This effect of the Bi composition is exhibited when the Bi concentration is 2% by weight or more, preferably 3 to 5% by weight, and has little effect when the Bi concentration is less than 2% by weight. For this reason, in the Sn-Bi alloy layer 2, the Bi concentration in the thickness region 2C is set to 2% by weight or more. At this time, the reason why the upper limit of the thickness of the thickness region 2C is set to 0.5 μm is that if the high concentration region of Bi is made thicker than this, bending workability starts to decrease, which is inconvenient.

【0024】なお、界面2b側の厚み領域2Bは、Sn
リッチな領域とすることにより、上層側から導電性基体
1側へ拡散してくるSnの拡散バリアとして機能させる
ことを目的として形成されるものである。このような機
能を発揮させるために、厚み領域2BにおけるBi濃度
が0.01重量%以下になっていることが必要になる。
この条件が満たされていないと、界面2bにはSn−C
u層が生成しはじめてはんだ濡れ性の低下が引き起こさ
れるようになるからである。
The thickness region 2B on the interface 2b side is made of Sn
By forming the region to be rich, it is formed for the purpose of functioning as a diffusion barrier for Sn diffused from the upper layer side to the conductive substrate 1 side. In order to exhibit such a function, the Bi concentration in the thickness region 2B needs to be 0.01% by weight or less.
If this condition is not satisfied, Sn-C
This is because the formation of a u-layer starts to cause a decrease in solder wettability.

【0025】(5)このSn−Bi合金層2は、既に述
べた条件を必要とするが、それに加えて、次のような条
件を満たしていることが好ましい。すなわち、このSn
−Bi合金層2におけるBiの平均濃度が0.1〜1.0
重量%になっていることである。この平均濃度が0.1
重量%より低い場合は、Sn単独層の場合と同じよう
に、表面酸化やウイスカーの発生が起こりやすくなり、
また、1.0重量%より高い場合には、表面側における
前記したBi濃度が高くなりすぎて曲げ加工性の低下を
招くと同時に、はんだ付け時に当該はんだが剥離する、
いわゆるリフトオフが発生するようになるからである。
好ましいBiの平均濃度は0.2〜1.0重量%である。
(5) The Sn—Bi alloy layer 2 needs the above-mentioned conditions, but preferably satisfies the following conditions. That is, this Sn
-The average concentration of Bi in the Bi alloy layer 2 is 0.1 to 1.0;
Weight percent. This average density is 0.1
When the content is lower than the weight%, the surface oxidation and the generation of whiskers are likely to occur as in the case of the Sn single layer,
If the content is higher than 1.0% by weight, the above-mentioned Bi concentration on the surface side becomes too high, which causes a decrease in bending workability, and at the same time, the solder is peeled off at the time of soldering.
This is because so-called lift-off occurs.
The preferable average concentration of Bi is 0.2 to 1.0% by weight.

【0026】このような本発明のリード線は、図3で示
したように、導電性基体1の表面に、Sn層20とSn
−Bi合金層21を順次めっき法で形成して2層構造の
めっき層とし、ついで全体にリフロー処理を行って製造
することができる。このとき、リフロー処理の条件、と
りわけ温度条件を過剰にすると、下層のSn層まで溶融
して再凝固したときのSn−Bi合金層2におけるb/
a値は前記した範囲を満たさなくなり、また表面にも凹
凸が発生することがあり、更には表面におけるBi濃度
も前記した値より低くなってしまうので、このようなこ
とを考慮してリフロー処理条件は設定される。通常、温
度750〜850℃で40m/分程度のライン速度を採
用することが好ましい。
[0026] leads to the present invention, as shown in FIG. 3, the conductive substrate 1 of the surface, Sn layer 2 0 and Sn
The -Bi alloy layer 2 1 is formed by sequentially plating the plated layer of 2-layer structure, it can then be prepared by performing a reflow process to the whole. At this time, if the conditions of the reflow treatment, particularly the temperature conditions, are excessive, b / in the Sn—Bi alloy layer 2 when the Sn layer under the lower layer is melted and re-solidified.
The value a does not satisfy the above-mentioned range, the surface may have irregularities, and the Bi concentration on the surface may be lower than the above-mentioned value. Is set. Usually, it is preferable to employ a line speed of about 40 m / min at a temperature of 750 to 850 ° C.

【0027】[0027]

【実施例】実施例1〜7、比較例1〜5 線径0.5mmのCu被覆鋼線に電解脱脂と酸洗の前処理
を行ったのち、まずSn層20をめっき形成し、更にそ
の上にSn−3%Bi合金層21をめっき形成して図3
で示した線材を製造した。
EXAMPLE 1-7, after performing a pretreatment of electrolytic degreasing and pickling of Cu coated steel wire of Comparative Example 1-5 wire diameter 0.5 mm, first, the Sn layer 2 0 and plating, further Figure 3 on the Sn-3% Bi alloy layer 2 1 is plated on the
Was manufactured.

【0028】このとき、各めっき条件を変えることによ
り、厚みとBi濃度が表2で示した値になっている線材
にした。ついで、この線材に表1で示した条件のリフロ
ー処理を行って単一のSn−Bi合金層2が形成されて
いる図1のリード線にした。このリード線につき、下記
の仕様でSn−Bi合金層2の厚み、Biの濃度勾配、
曲げ加工性、滑り性、はんだ濡れ性を測定した。
At this time, by changing each plating condition, a wire having a thickness and a Bi concentration shown in Table 2 was obtained. Next, this wire was subjected to reflow treatment under the conditions shown in Table 1 to obtain a lead wire of FIG. 1 on which a single Sn—Bi alloy layer 2 was formed. The thickness of the Sn—Bi alloy layer 2, the concentration gradient of Bi,
The bending workability, slipperiness, and solder wettability were measured.

【0029】(1)厚みの測定:単一のSn−Bi合金
層2の厚みを、コリメータ径0.1mmの蛍光X線膜厚計
により40点測定し、その最大厚み(a)と最小厚み
(b)を求めた。 (2)Biの濃度勾配:オージェ電子分光測定器で、表
面から厚み方向で0.5μmの位置、合金層の表面から
1/4の深さの位置、合金層の表面から1/2の深さの
位置、合金層の表面から3/4の深さの位置におけるB
i濃度を測定した。このSn−Bi合金層2の一部を剥
離してそのBi濃度を分析し、Biの平均濃度も測定し
た。
(1) Measurement of thickness: The thickness of a single Sn—Bi alloy layer 2 was measured at 40 points using a fluorescent X-ray film thickness meter having a collimator diameter of 0.1 mm, and the maximum thickness (a) and the minimum thickness were measured. (B) was determined. (2) Bi concentration gradient: Auger electron spectrometer, 0.5 μm in thickness direction from surface, 1 / depth from alloy layer surface, の depth from alloy layer surface B at a depth of 3/4 from the surface of the alloy layer
The i concentration was measured. A part of the Sn—Bi alloy layer 2 was peeled off, its Bi concentration was analyzed, and the average Bi concentration was also measured.

【0030】(3)曲げ加工性:リード線を90°直角
に折り曲げ、その折り曲げ箇所を光学顕微鏡で観察し、
クラックの発生の有無を調べた。クラックなしの場合を
◎、小さくクラックの発生の場合を○、大きいクラック
発生の場合を×とした。 (4)滑り性:平板の上にリード線を固定し、そのリー
ド線の表面に1mmRの曲率をもったステンレス鋼製の曲
面板を荷重5gfで押し当てた状態で1回摺動し、動摩擦
係数を測定した。測定後、リード線の表面を観察し、S
n−Bi合金層2の剥離状態を目視観察。
(3) Bending workability: The lead wire is bent at a right angle of 90 °, and the bent portion is observed with an optical microscope.
The presence or absence of cracks was examined. ◎ indicates no crack, ○ indicates a small crack, and × indicates a large crack. (4) Slipperiness: A lead wire is fixed on a flat plate, and a stainless steel curved plate having a curvature of 1 mmR is pressed against the surface of the lead wire with a load of 5 gf, and slides once, and dynamic friction occurs. The coefficient was measured. After the measurement, observe the surface of the lead wire,
The peeled state of the n-Bi alloy layer 2 was visually observed.

【0031】(5)はんだ濡れ性:リード線に、温度1
55℃で16時間の熱処理を行ったのち、所望の長さに
切断し、Sn−2.5%Ag−0.5%Cuのはんだ浴
(浴温250℃)に、ロジン25%のフラックスを用い
て2秒間浸漬し、そのときの濡れ面積を測定し、その値
を浸漬面積で除算して濡れ面積の比率(%)を求めた。
この値が95%以上のものは、合格品である。以上の結
果を一括して表1、表2に示した。
(5) Solder wettability: A temperature of 1
After a heat treatment at 55 ° C. for 16 hours, it is cut to a desired length, and a flux of 25% rosin is put in a solder bath of Sn-2.5% Ag-0.5% Cu (bath temperature 250 ° C.). Immersion for 2 seconds, the wet area at that time was measured, and the value was divided by the immersion area to determine the ratio (%) of the wet area.
Those having a value of 95% or more are acceptable products. The above results are collectively shown in Tables 1 and 2.

【0032】[0032]

【表1】 [Table 1]

【表2】 [Table 2]

【0033】表1および表2から明らかなように、Sn
−Bi合金層にBiの濃度勾配が形成されている実施例
のリード線は、いずれも、Sn−Bi合金層の厚みのば
らつきが小さく、はんだ濡れ性、滑り性、曲げ加工性の
いずれもが優れている。ただし、実施例6のリード線
は、Bi濃度が若干高めであるため、動摩擦係数は小さ
いものの、やや大きな剥離が認められ、また曲げ加工性
も若干劣っている。
As is clear from Tables 1 and 2, Sn
-In the lead wires of the examples in which the Bi concentration gradient is formed in the Bi alloy layer, the variation in the thickness of the Sn-Bi alloy layer is small, and the solder wettability, slipperiness, and bending workability are all low. Are better. However, since the lead wire of Example 6 had a slightly higher Bi concentration, it had a small kinetic friction coefficient, but some large peeling was observed, and the bending workability was slightly inferior.

【0034】これに反し、Sn−Bi合金層にBiの濃
度勾配が形成されていない比較例1〜4のリード線はい
ずれも曲げ加工性が劣り、厚みのばらつきが大きくはん
だ濡れ性に劣り、滑り性も悪い。ここで、実施例3のリ
ード線と比較例1のリード線につき、Sn−Bi合金層
2の厚み方向における各成分濃度を測定した結果をそれ
ぞれ図4と図5に示す。
On the other hand, the lead wires of Comparative Examples 1 to 4 in which the Bi-gradient was not formed in the Sn—Bi alloy layer were inferior in bending workability, had large thickness variations, and were poor in solder wettability. Poor slipperiness. Here, FIGS. 4 and 5 show the results of measuring the concentration of each component in the thickness direction of the Sn—Bi alloy layer 2 for the lead wire of Example 3 and the lead wire of Comparative Example 1, respectively.

【0035】図4は実施例3の結果であり、図5は比較
例1の結果である。図4と図5から明らかなように、実
施例3のリード線におけるSn−Bi合金層では表面か
ら2μm程度の厚み領域にBiの濃度勾配が形成されて
いる。しかしながら、比較例1のリード線には上記した
ようなBiの濃度勾配は形成されていない。このような
ことから、本発明で規定したようなBiの濃度勾配をS
n−Bi合金層に形成することの有用性は明らかであ
る。
FIG. 4 shows the results of Example 3, and FIG. 5 shows the results of Comparative Example 1. As is clear from FIGS. 4 and 5, in the Sn—Bi alloy layer in the lead wire of Example 3, a Bi concentration gradient is formed in a thickness region of about 2 μm from the surface. However, the Bi concentration gradient as described above is not formed in the lead wire of Comparative Example 1. Therefore, the Bi concentration gradient defined by the present invention is expressed by S
The usefulness of forming an n-Bi alloy layer is clear.

【0036】[0036]

【発明の効果】以上の説明で明らかなように、本発明の
リード線は、表面のSn−Bi合金層の厚みのばらつき
が小さく、はんだ濡れ性が優れ、更には、滑り性や曲げ
加工性も優れている。
As is apparent from the above description, the lead wire of the present invention has a small variation in the thickness of the Sn-Bi alloy layer on the surface, has excellent solder wettability, and further has good slipperiness and bending workability. Is also excellent.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のリード線の断面構造を示す断面図であ
る。
FIG. 1 is a sectional view showing a sectional structure of a lead wire according to the present invention.

【図2】リフロー処理後のSn−Bi合金層におけるB
iの濃度勾配を説明するための断面図である。
FIG. 2 shows B in a Sn—Bi alloy layer after a reflow treatment.
FIG. 7 is a cross-sectional view for explaining a concentration gradient of i.

【図3】リフロー処理前のリード線の断面構造を示す断
面図である。
FIG. 3 is a sectional view showing a sectional structure of a lead wire before a reflow process.

【図4】実施例3のリード線のSn−Bi合金層におけ
る表面からの深さと組成との関係を示すグラフである。
FIG. 4 is a graph showing the relationship between the composition and the depth from the surface of the Sn—Bi alloy layer of the lead wire of Example 3.

【図5】比較例1のリード線のSn−Bi合金層におけ
る表面からの深さと組成との関係を示すグラフである。
FIG. 5 is a graph showing the relationship between the composition and the depth from the surface of the Sn—Bi alloy layer of the lead wire of Comparative Example 1.

【符号の説明】 1 導電性基体 2 リフロー処理後のSn−Bi合金層 20 Sn層 21 Sn−Bi合金層 2a Sn−Bi合金層2の表面 2b Sn−Bi合金層2と導電性基体1との界面 2A 表面2aから半分の深さの位置までの厚み領域 2B 厚み領域2Aから導電性基体1との界面2bま
での厚み領域 2C 表面2aから深さ0.5μmまでの表層部
Sn-Bi alloy layer 2 0 Sn layer 2 1 Sn-Bi alloy layer 2a Sn-Bi surface 2b of the alloy layer 2 Sn-Bi alloy layer 2 and the conductive substrate after one conductive substrate 2 reflow process [Description of symbols] 2A Thick region from surface 2a to half depth position 2B Thick region from thickness region 2A to interface 2b with conductive substrate 2C Surface layer from surface 2a to 0.5 μm depth

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C23C 28/02 C23C 28/02 H05K 3/24 H05K 3/24 A 3/34 501 3/34 501F (72)発明者 鈴木 智 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 (72)発明者 松田 晃 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 (72)発明者 瀬川 勲 大阪府寝屋川市楠根北町2番5号 協和電 線株式会社内 (72)発明者 杉江 欣也 大阪府寝屋川市楠根北町2番5号 協和電 線株式会社内 Fターム(参考) 4K044 AA06 AB04 BA01 BA10 BB03 BC02 BC05 BC08 CA04 CA11 CA18 CA53 CA62 5E319 BB01 CC33 GG03 5E343 AA02 AA11 BB09 BB16 BB22 BB24 BB34 BB52 BB71 ER33 GG18 5G301 AA20 AB05 AB12 AD10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) C23C 28/02 C23C 28/02 H05K 3/24 H05K 3/24 A 3/34 501 3/34 501F (72 ) Inventor Satoshi Suzuki 2-6-1 Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd. (72) Inventor Akira Matsuda 2-6-1 Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd. (72 ) Inventor Isao Segawa 2-5, Kusunekita-cho, Neyagawa-shi, Osaka Kyowa Electric Wire Co., Ltd. (72) Kinya Sugie Inventor 2-5, Kusune-Kitacho, Neyagawa-shi, Osaka F-term (reference) 4K044 AA06 AB04 BA01 BA10 BB03 BC02 BC05 BC08 CA04 CA11 CA18 CA53 CA62 5E319 BB01 CC33 GG03 5E343 AA02 AA11 BB09 BB16 BB22 BB24 BB34 BB52 BB71 ER33 GG18 5G301 AA20 AB05 AB12 AD10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 導電性基体上にリフロー処理されたSn
−Bi合金層が形成されている電子部品用リード線にお
いて、 前記Sn−Bi合金層の表面からその半分の深さの位置
に至る厚み領域には、Bi濃度が漸次減少するBiの濃
度勾配が形成されており、前記Sn−Bi合金層の表面
から深さ0.5μmまでの表層部におけるBi濃度が2
重量%以上であり、かつ、前記厚み領域から前記導電性
基体側に至る厚み領域におけるBi濃度は0.01重量
%以下であることを特徴とする電子部品用リード線。
1. A reflow-processed Sn on a conductive substrate
-In the lead wire for an electronic component on which the Bi alloy layer is formed, a Bi concentration gradient in which the Bi concentration gradually decreases is provided in a thickness region extending from the surface of the Sn-Bi alloy layer to a position at a half depth thereof. And a Bi concentration of 2 μm in a surface layer portion having a depth of 0.5 μm from the surface of the Sn—Bi alloy layer.
A lead wire for an electronic component, wherein the Bi concentration is not less than 0.01% by weight and a Bi concentration in a thickness region from the thickness region to the conductive substrate side is not more than 0.01% by weight.
【請求項2】 前記Sn−Bi合金層の最も厚い部分の
厚みをa(μm)、最も薄い部分の厚みをb(μm)と
したとき、a,bの間には、次式:0.8≦b/a≦1.
0の関係が成立している請求項1の電子部品用リード
線。
2. Assuming that the thickness of the thickest portion of the Sn—Bi alloy layer is a (μm) and the thickness of the thinnest portion is b (μm), the following equation is satisfied between a and b: 8 ≦ b / a ≦ 1.
2. The electronic component lead according to claim 1, wherein a relationship of 0 is established.
【請求項3】 前記Sn−Bi合金層におけるBiの平
均濃度が0.1〜1.0重量%である請求項1または2の
電子部品用リード線。
3. The lead wire for an electronic component according to claim 1, wherein the average concentration of Bi in the Sn—Bi alloy layer is 0.1 to 1.0% by weight.
【請求項4】 導電性基体上にSn層とSn−Bi合金
層を順次形成し、ついでリフロー処理を行うことを特徴
とする請求項1〜3のいずれかの電子部品用リード線の
製造方法。
4. The method for manufacturing a lead wire for an electronic component according to claim 1, wherein an Sn layer and an Sn—Bi alloy layer are sequentially formed on the conductive substrate, and then a reflow process is performed. .
【請求項5】 請求項1〜3のいずれかの電子部品用リ
ード線を用いて組み立てられた電子部品。
5. An electronic component assembled using the electronic component lead wire according to claim 1.
JP2000219819A 2000-07-19 2000-07-19 Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire Expired - Fee Related JP3779864B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000219819A JP3779864B2 (en) 2000-07-19 2000-07-19 Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000219819A JP3779864B2 (en) 2000-07-19 2000-07-19 Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire

Publications (2)

Publication Number Publication Date
JP2002042548A true JP2002042548A (en) 2002-02-08
JP3779864B2 JP3779864B2 (en) 2006-05-31

Family

ID=18714531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000219819A Expired - Fee Related JP3779864B2 (en) 2000-07-19 2000-07-19 Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire

Country Status (1)

Country Link
JP (1) JP3779864B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009263785A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
JP2009263786A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
WO2010061795A1 (en) * 2008-11-27 2010-06-03 日立電線株式会社 Lead wire for solar cell, manufacturing method and storage method thereof, and solar cell
JP2014042065A (en) * 2013-11-01 2014-03-06 Hitachi Metals Ltd Lead wire for solar battery, and solar battery
WO2020203135A1 (en) * 2019-03-29 2020-10-08 株式会社村田製作所 Stretchable mounting substrate
JP2021007169A (en) * 2016-05-26 2021-01-21 富士電機株式会社 Semiconductor device
WO2022070624A1 (en) * 2020-09-29 2022-04-07 株式会社村田製作所 Flexible mounting board and method for manufacturing flexible mounting board

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009263786A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
JP2009263785A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
US9279176B2 (en) 2008-11-27 2016-03-08 Hitachi Metals, Ltd. Lead wire for solar cell, manufacturing method and storage method thereof, and solar cell
WO2010061795A1 (en) * 2008-11-27 2010-06-03 日立電線株式会社 Lead wire for solar cell, manufacturing method and storage method thereof, and solar cell
JP2015098649A (en) * 2008-11-27 2015-05-28 日立金属株式会社 Lead wire for solar battery, and solar battery
JP5824214B2 (en) * 2008-11-27 2015-11-25 日立金属株式会社 Storage method for solar cell lead wires
JP2014042065A (en) * 2013-11-01 2014-03-06 Hitachi Metals Ltd Lead wire for solar battery, and solar battery
JP2021007169A (en) * 2016-05-26 2021-01-21 富士電機株式会社 Semiconductor device
WO2020203135A1 (en) * 2019-03-29 2020-10-08 株式会社村田製作所 Stretchable mounting substrate
CN112384141A (en) * 2019-03-29 2021-02-19 株式会社村田制作所 Stretchable mounting board
JPWO2020203135A1 (en) * 2019-03-29 2021-04-30 株式会社村田製作所 Elastic mounting board
US11212915B2 (en) 2019-03-29 2021-12-28 Murata Manufacturing Co., Ltd. Stretchable mounting board
US11653445B2 (en) 2019-03-29 2023-05-16 Murata Manufacturing Co., Ltd. Stretchable mounting board
WO2022070624A1 (en) * 2020-09-29 2022-04-07 株式会社村田製作所 Flexible mounting board and method for manufacturing flexible mounting board
JP7088443B1 (en) * 2020-09-29 2022-06-21 株式会社村田製作所 Manufacturing method of elastic mounting board and elastic mounting board

Also Published As

Publication number Publication date
JP3779864B2 (en) 2006-05-31

Similar Documents

Publication Publication Date Title
JP5384382B2 (en) Copper or copper alloy with Sn plating excellent in heat resistance and method for producing the same
JP5025387B2 (en) Conductive material for connecting parts and method for manufacturing the same
JP3880877B2 (en) Plated copper or copper alloy and method for producing the same
US4441118A (en) Composite copper nickel alloys with improved solderability shelf life
JP4771970B2 (en) Conductive material for connecting parts
JP4940081B2 (en) Reflow Sn plating material and electronic component using the same
JPH11350188A (en) Material for electric and electronic parts, its production, and electric and electronic parts lising the same
JP2002226982A (en) Heat resistant film, its manufacturing method, and electrical and electronic parts
JP2009057630A (en) Sn-PLATED CONDUCTIVE MATERIAL, METHOD FOR PRODUCING THE SAME, AND ELECTRICITY CARRYING COMPONENT
JP2801793B2 (en) Tin-plated copper alloy material and method for producing the same
JP2002317295A (en) REFLOW TREATED Sn ALLOY PLATING MATERIAL AND FIT TYPE CONNECTING TERMINAL USING THE SAME
JPH11350189A (en) Material for electrical and electronic parts, its production and electrical and electronic parts using the material
CA3136585A1 (en) Lead-free solder alloy and solder joint part
WO2007126010A1 (en) HEAT-RESISTANT Sn-PLATED Cu-Zn ALLOY STRIP SUPPRESSED IN WHISKERING
JP4847898B2 (en) Wiring conductor and method for manufacturing the same
JP3779864B2 (en) Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire
JP2009097053A (en) Metal strip, connector, and mehod of manufacturing metal strip
JP4260826B2 (en) Connector parts
JP4753502B2 (en) Tin-copper intermetallic compound dispersed tin plating terminal
JP2012140678A (en) Plated member for preventing occurrence of whisker in bending part, electric electronic component using the same, method for producing plated member, and method for preventing occurrence of whisker in plated member
JP3303594B2 (en) Heat-resistant silver-coated composite and method for producing the same
JP3700924B2 (en) Electrolytic capacitor lead wire and manufacturing method thereof
JP2000045039A (en) Contact material and its production
JPH058276B2 (en)
JP2000030558A (en) Electric contact material and its manufacture

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060303

R151 Written notification of patent or utility model registration

Ref document number: 3779864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees