JP2002040526A - ストロボ装置 - Google Patents

ストロボ装置

Info

Publication number
JP2002040526A
JP2002040526A JP2000219300A JP2000219300A JP2002040526A JP 2002040526 A JP2002040526 A JP 2002040526A JP 2000219300 A JP2000219300 A JP 2000219300A JP 2000219300 A JP2000219300 A JP 2000219300A JP 2002040526 A JP2002040526 A JP 2002040526A
Authority
JP
Japan
Prior art keywords
charging
control
switching elements
buffer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000219300A
Other languages
English (en)
Inventor
Yosuke Kaneko
洋介 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP2000219300A priority Critical patent/JP2002040526A/ja
Publication of JP2002040526A publication Critical patent/JP2002040526A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Stroboscope Apparatuses (AREA)

Abstract

(57)【要約】 【課題】 制御回路(CPU)のソース能力が弱い場合で
も、安価に充電効率を良くできるストロボ装置を提供す
ること。 【解決手段】 複数の1次巻線(P1,P2,P3)と、2
次巻線(S)とを有して成る昇圧トランス(T1)と、これ
らの1次巻線に各々接続され、該1次巻線に流れる電流
を制御する複数のスイッチング素子(FET1,FET
2)と、上記2次巻線に接続され、ストロボ発光用のエ
ネルギーを蓄えるメインコンデンサ(C1)と、上記複数
のスイッチング素子を切換制御する制御回路10と、を
有するストロボ装置であって、この制御回路10と上記
スイッチング素子(FET1,FET2)のうちの少なく
とも一つとの間にバッファ40を設けたストロボ装置を
提案する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタルカメラを
含むカメラのための充電回路を有するストロボ装置に係
わり、詳しくはそのストロボ充電回路に関する。
【0002】
【従来の技術】ストロボ装置をチャージする充電回路や
その他の回路及び素子に係わる周知技術において、例え
ば特開平7−29689号公報に提案されている技術
は、充電の為のプッシュプル充電を行っている。すなわ
ち1次コイルに互いに逆位相の1次電流を交互に流し、
2次コイルにはこれらの1次電流に対応した多大に逆位
相の2次電流を交互に発生させて、ダイオードブリッジ
回路により全波整流した後、メインコンデンサにその電
流を供給する事により、連続的な充電動作を行うもので
ある。そしてこの連続充電動作にて充電効率の向上を追
求している。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のストロボ装置の充電回路においては、ストロ
ボ装置の充電制御に用いているCPUを含む制御回路に
対するソース能力(即ち電源供給能力)が弱い場合、プ
ッシュプル動作を行なうスイッチング素子の動作が、立
ち上がり・立ち下がりで遅れが生じ、昇圧トランスに逆
電流が流れてしまうなどの現象によって、充電効率が悪
化してしまうという不具合が生ずる。これは、従来から
指摘されるように、制御信号の波形の「なまり」がスイ
ッチング素子の動作の遅れを生み出す。
【0004】このようなCPUのソース能力の弱さに起
因した充電制御信号の立ち上がり・下がりの遅れに起因
する充電回路中のスイッチング素子の切換え動作の遅れ
現象を防ぐための改良には、従来、全ての充電制御用出
力ポートに対して電流供給能力を高める為の電気的バッ
ファ要素を入れることで対処していたが、その分、高い
コストを必要とするのみならず実装面でも不利となって
しまう。
【0005】そこで本発明の目的は、制御回路内のCP
Uのソース能力が弱い場合でも、安価に充電の効率を良
くできるストロボ装置を提供することにある。
【0006】
【課題を解決するための手段】上記課題を解決し目的を
達成するため、本発明では次のような手段を講じてい
る。すなわち第1の発明によれば、複数の1次巻線と、
2次巻線とを有して成る昇圧トランスと、これらの1次
巻線に各々接続され、該1次巻線に流れる電流を制御す
る複数のスイッチング素子と、上記2次巻線に接続さ
れ、ストロボ発光用のエネルギーを蓄えるメインコンデ
ンサと、上記複数のスイッチング素子を切換制御する制
御回路と、この制御回路と上記スイッチング素子のうち
少なくとも一つとの間に設けたバッファとを備えるよう
なストロボ装置を提案する。
【0007】そして、上記複数のスイッチング素子は、
少なくとも二つのスイッチング素子から成り、上記バッ
ファは、該二つのスイッチング素子のうち使用頻度が高
い側にのみ設けられるような上記ストロボ装置である。
また、上記複数のスイッチング素子は少なくとも三つの
スイッチング素子から成り、複数のスイッチング素子の
うち少なくとも二つのスイッチング素子を交互に切り換
える制御が上記制御回路により少なくとも二種類行われ
る際に、該制御における使用頻度の高いスイッチング素
子と上記制御回路との間にのみ上記バッファが設けられ
るような上記ストロボ装置である。
【0008】
【発明の実施の形態】以下に、具体的な実施形態を挙げ
て本発明の要旨について説明する。はじめに本発明のス
トロボ装置の概要を示す図1(a),(b)に沿って、
充電効率の改善を図り電流消費を抑えるための当該装置
の基本構成と、その構成回路間における信号波形の変化
について述べる。
【0009】このストロボ装置において、制御回路10
と、この制御回路10により充電動作を適宜制御される
ように構成された充電回路20との間は、図1(a)に
示す如く、充電制御の為の所定制御信号を伝える複数の
制御ライン31,32によって連絡されている。
【0010】CPUを含む制御回路10は、上記制御ラ
イン31,32がそれぞれ接続されるような複数の充電
制御出力用のポートCHG1,CHG2が設けられてい
る。また、制御ライン31の中間に一つのバッファ要素
(バッファ40)が付設された構成を採用している。
【0011】具体的に本実施形態では、図1(a)に例
示の如く、充電に用いられる頻度の高いポートの出力制
御ライン(31)中にのみバッファ要素を入れて、充電
の効率改善を図っている。また回路構成的にも、従来の
如き全てのポートにバッファ要素を入れるより、その分
のバッファ個数だけコスト面で削減できるようにしてい
る。
【0012】このようにここでは、充電制御用の出力ポ
ートとして存在する全てではなく一部にのみ、電流供給
能力を高める為のバッファ要素(40)を入れること
で、コスト面および実装面の両面で有利に実施してい
る。
【0013】図1(b)の左右に示す波形には、上記の
如く構成されたストロボ装置におけるトランスに電流変
化を与えて昇圧を与えるための制御信号の波形変化を示
している。すなわち、TaとTbの変化のタイミングを
境にして、少なくとも二つのポート(CHG1,CHG
2)を介する制御信号の送出によって、後述するトラン
スに所定の電流変化を与えて昇圧動作を行なわせてい
る。
【0014】Taのタイミング期間は、ストロボ充電電
圧が低い場合で、電流消費を抑制するために片側のポー
ト(CHG1)のみ駆動して、トランスに電流変化を与
えて昇圧を行なっている。Tbのタイミング期間は、ス
トロボ充電電圧が高いので、充電速度を上げるためにポ
ートCHG1,CHG2両方の駆動で昇圧を行なってい
る。
【0015】そして図1(a)で例示の構成の如く、こ
れら両方のタイミングで使われる当該ポート、即ちポー
トCHG1のみにバッファ40を入れて回路構成し、適
宜制御して運用するようになっている(詳細後述)。
【0016】バッファ要素(40)をポートCHG1と
充電回路20を連絡する制御ライン31内に入れること
で、このポートCHG1を経由する制御信号の波形にお
いて、図1(b)の左側に示すその波形の「なまり」
が、図1(b)の右側に示す如く無くなる。この結果、
CPUのソース能力が弱い場合であっても、充電制御信
号の立ち上がり・立ち下がりで遅れないようになり、ス
イッチング素子のON・OFF動作を遅れさせず、充電
効率の悪化を防ぐことができるようになっている。
【0017】特に、ストロボ装置内のメインコンデンサ
の充電電圧が高電圧となった時には、スイッチング素子
のON・OFFの性能が効いてくるので、高電圧時に用
いる充電制御信号ポート出力側(CHG1)にバッファ
要素を入れることで充電の効率を高めることができる。
【0018】図2には、本実施形態におけるストロボ装
置の具体的な回路構成を例示する。このストロボ装置
は、所定の電源Eからの電力供給を受けるトランスT1
を有し、トランスT1のコイルは、第1の1次巻線P
1、第2の1次巻線P2及び第3の1次巻線P3と、2
次巻線とから構成されている。
【0019】このトランスT1を成すこれら1次巻線P
1〜P3はそれぞれ専用のスイッチング素子にそれぞれ
図示の如く接続している。例えば、上記1次巻線P1は
このP1への電流の流れを切り換えるスイッチング素子
FET1と接続し、上記1次巻線P2はこのP2への電
流の流れを切り換えるスイッチング素子FET2と接続
し、上記1次巻線P3はこのP3への電流の流れを切り
換えるスイッチング素子Tr1と接続しており、CPU
の各ポート(CHG1〜CHG3)からの制御信号に従
って制御可能に構成されている。
【0020】一方、2次巻線Sには、この2次巻線用ダ
イオードブリッジ回路を形成するブリッジダイオードB
Diが接続されている。そしてこのブリッジダイオード
BDiの出力端子に並列に接続される抵抗R1,R2の
直列抵抗が設けられている。
【0021】トランスT1によって昇圧された発光用の
電荷(エネルギー)を蓄えるメインコンデンサC1と、
このメインコンデンサC1の電荷の逆流を防止する為の
ダイオードDiが接続されている。このダイオードDi
に接続して、被写体に光を照射する閃光源としてのキセ
ノン管Xeは、これが発する光量を適宜に制御するため
のスイッチング素子IGBTに接続されている。
【0022】また、上記キセノン管Xeの閃光発光の為
のトリガ回路は、上記ブリッジダイオードBDiとダイ
オードDiの間から電力供給を受けるトリガコンデンサ
C2及びトリガコイルT2から構成されている。
【0023】多数のポート(CHG1、CHG2、CH
G3、VST、STON等)を備える制御回路10のCP
Uは、各種のスイッチング素子・コンデンサ電圧測定発
光を制御するために設けられ、このうち出力ポートCH
G1とFET1との間には、制御信号の立ち上がり・立
ち下がりの遅れを減らす為に投入されるバッファ40と
して、例えばMOSバッファが採用されている。
【0024】上述した構成のストロボ装置における動作
上の特徴をさらに具体的に説明するため、図3には、三
種類の充電方式1,2,3の順次切換え(スイッチング)
に伴う充電電圧の変化をグラフで示し、図4には、各充
電方式のスイッチングと充電制御信号の変化する関係を
波形図で示す。このストロボ装置は、充電方式1,2,
3の順で切り換わりながら次のような動作で充電され
る。尚、初期状態としてのメインコンデンサの電圧が0
[V]であると仮定する。
【0025】まず、充電の必要性から、制御回路(CP
U)10の出力ポートCHG3よりON信号をスイッチ
ング素子Tr1へ出力すると、このTr1がオン(ON
作動)して、トランスT1の1次巻線P2を通って隣の
1次巻線P3に電流が流れる。これら1次巻線P2,P
3に電流が流れると、電流変化(di/dt)に応じた
起電力がトランスT1に発生する。そしてこの発生した
起電力が2次巻線Sに伝達される。
【0026】また、ブリッジダイオードBDiを通して
トランスT1の巻数比倍に昇圧された電流が、コンデン
サC1に流れて電荷が蓄えられる。この時、トランスT
1では基本式I1=N×I2(但し、Nはトランス巻数
比)より、1次電流と2次電流は相似形となる。ただ
し、発生した起電力を全て放出すると2次電流は無くな
るが、1次側は抵抗体として電流を流し続けるので、I
1=N×I2の関係が崩れてしまう故に、2次電流がゼ
ロとなる前に強制的に1次電流をカットする制御を行な
えばよい。
【0027】また、ポートCHG3よりON信号を出力
して2次電流がゼロになる前の時間をあらかじめ制御回
路10のCPU内に在るEEPROM等の記憶回路に記
憶しておき、その時間になるとポートCHG1からOF
F信号をスイッチング素子Tr1へ出力するように制御
される。
【0028】巻線中に流れる電流が止まると、1次巻線
P2,P3の逆の電流変化(−di/dt)に応じた起
電力が、トランスT1に発生し、この発生した逆起電力
が2次巻線Sに伝達される。その2次側は複数個から成
るダイオードのブリッジ接続(BDi)を成しているた
めに逆起電力もメインコンデンサC1に流れてここに電
荷を蓄える。
【0029】このように、ポートCHG3からの各信号
出力でオン・オフを繰り返す事で、メインコンデンサC
1に充電を行なう。(充電方式1:後述参照)。
【0030】メインコンデンサC1の充電中、抵抗R2
に発生する電圧を制御回路10のCPUのA/D回路
(不図示)にてモニタしている抵抗R1,R2の値はあ
らかじめ調整されており、抵抗R2に加わる電圧の抵抗
比(即ち(R1+R2)/R2)倍の電圧がメインコン
デンサC1に印加される。
【0031】これによってメインコンデンサC1の電圧
を知る事ができるダイオードDiは、メインコンデンサ
C1に蓄えられた電荷が抵抗R1,R2の直列体を通し
て放出される事を防止する為に設けられている。
【0032】ポートCHG3の制御を上述の如く行な
い、メインコンデンサC1の電圧が充電電圧検出を行な
う回路による検出結果で、図3に示す如く電圧Va
[V]に達したら、ポートCHG1とCHG3とを交互
にON・OFFさせて充電を行なうプッシュプル制御に
よる充電を行なう。(充電方式2:後述参照)。
【0033】最初に、ポートCHG3よりON信号を出
力し、制御回路10のCPU内の記憶回路に記憶された
所定時間に達したところ(タイミング)で、ポートCHG
3をオフ状態にし、同時にポートCHG1よりON信号
を出力する。
【0034】このように信号出力すると、FET1がオ
ン状態になり1次巻線P1に電流が流れ、前述の逆起電
力による充電と同じ状態になって充電が行われる。
【0035】また、上記充電電圧検出回路によりメイン
コンデンサC1の電圧が第2の既定値Vbに達したとこ
ろ(タイミング)で、ポートCHG1とポートCHG2を
交互に用いたプッシュプル充電に切り換える。(充電方
式3:後述参照)。
【0036】通常、充電における消費電流(即ちトラン
スの1次電流量)I1t[A.sec]は、次式1で表わさ
れる。 I1t = NI2t = NCV …(式1)。
【0037】但し、この等式中の記号はそれぞれ次のよ
うに定義している。 I1t: トランスの1次電流量、 I2t: トランスの2次電流量、 N: トランス巻数比、 C: メインコンデンサC1の容量、 V: 充電電圧。
【0038】上記等式が成り立つとき、巻数比の小さな
トランスを用いて充電させた方が、大きなトランスで充
電させるより電源Eから取り出す電流量(電荷量)は少
なくて済む。また、メインコンデンサC1の電圧が低い
とトランスT1の1次側に流れる電流は多く、電圧が上
がるに従って電流が下がってくる。
【0039】このような特性を考慮に入れて、本実施形
態で運用時に採用する三つの充電形態(充電方式1〜3)
について更に詳しく説明する。まず充電方式1におけ
る、ポートCHG3のシングル動作による充電では、1
次側の巻線の巻数が(P2+P3)であり多く、2次巻
線Sとの巻線比は小さいので消費電荷は少ない。また、
シングル制御を行なう事によって1次電流がオフしてい
る期間が増え、トータルでの所定期間中の電源電圧低下
が緩和されて安定した電源が確保でき、ポートCHG3
がオフ状態でいる期間に流れている2次巻線は逆起電力
によって充電を行っているので、効率の良い充電形態と
なる。
【0040】充電方式2では、充電方式1のオフ期間に
おける逆起電力による充電と同じ状態となるプッシュプ
ル充電を用いる。この方式は、交互にオン作動させなが
ら充電を行っているので、充電方式1より充電時間の早
い回路と方式である。
【0041】充電方式3では、プッシュプル充電に用い
る巻線がP1とP2であり、充電方式2における1次側
の巻線の巻数がP1と(P2+P3)のプッシュプル充
電と比べて巻数比が大きくなるので、更に充電時間は早
くなる。
【0042】このように三つの充電方式1,2,3を適
宜なタイミングで適宜な順序に切り換える事によって、
消費電荷を抑えつつ充電を効率よく行なう事ができる。
【0043】なお、本発明のストロボ装置において、バ
ッファ要素の投入による効果の大きなポートにのみにバ
ッファ40を入れて構成している理由には、特に次のよ
うなプッシュプル充電の形態に対処するという理由があ
る。すなわち、プッシュプル充電を行なう際、CPUの
ソース能力が弱い場合、回路中のスイッチング素子(F
ET,Tr)のON・OFF切換制御を行なう為のポー
トCHG1、CHG2およびポートCHG3の信号波形
がなまり易く、立ち上がり・立ち下がり時に遅れが生じ
てしまう事がある。これにより、各スイッチング素子F
ETやTrの切換えが遅れてしまうと、プッシュプル充
電の両側がON状態になり、巻線に流れる逆電流によっ
て打ち消し合ったり、又は両方ともOFF状態の時間が
できてしまい、充電効率が落ちる傾向がある。
【0044】また従来から信号波形のなまりを無くす為
には、多くのバッファ要素が用いられるが、本発明では
全てのポートにバッファ要素(例えばMOSバッファ)
を入れる無駄を回避するため、バッファ要素を入れる事
で有効に作用すると思われる場所を次の理由から特定し
ている。すなわち、メインコンデンサC1の電圧が高圧
になると、ソース能力不足が大きく効いてくるので、発
光直前にシングル動作で、いわゆる「プリ充電」(以
下、発光前の充電をこのように略称)を行なうポートの
充電ポートとスイッチング素子との間に入れ挟むのが有
効である。
【0045】本実施形態において、充電方式1では1次
巻線(P2+P3)のシングル動作を行ない、充電方式
2では1次巻線P1と(P2+P3)のプッシュプル動
作を行ない、充電方式3では1次巻線P1とP2のプッ
シュプル動作により充電を行っている。
【0046】よって、これら巻線の中でバッファ40の
投入により最も有効なのは、シングル動作の場合、立ち
上がり遅れ・立ち下がり遅れの影響はそれほど無く、プ
ッシュプル動作を行なう充電方式2及び充電方式3で共
に用いられる1次巻線P1である。そして、制御回路1
0中のCPUと、1次巻線P1に電流を流すスイッチン
グ素子であるFET1との間に所定のバッファ要素を入
れるのが最も効果的である。尚、本実施形態では、この
バッファ40に信号波形整形用のMOSバッファを採用
してこれを回路的に挿入している。
【0047】次に図5(a),(b)を用いて、ストロ
ボ装置の発光動作に至るまでの各制御ポートについて説
明する。図5(a)の波形図はポートCHG1の動作を
表し、図5(b)の波形図はポートSTONの動作を表
している。
【0048】制御回路10のポートCHG2よりON・
OFF信号を出力し充電回路20をシングル動作させ、
トリガコンデンサC2に充電をあらかじめ行っておく。
尚、このトリガコンデンサC2の容量はメインコンデン
サC1の容量と比べて非常に小さいので、極めて短期間
の充電で完了するので時間的な問題は無い。
【0049】プリ充電が終了したら、CPUのポートS
TONよりON信号をスイッチング素子IGBTへ出力
する(図5(b)参照)。トリガコンデンサC2に蓄え
られた電荷が、このトリガコンデンサC2からスイッチ
ング素子IGBT、そしてトリガコイルT2の1次巻線
へと流れる。
【0050】トリガコイルT2の1次側に電流が流れる
と、2次側にエネルギーが伝達され、キセノン管Xeの
表面に高電圧を印加する。キセノン管Xeにトリガ信号
が印加されると、キセノン管Xeの抵抗値が低下し、メ
インコンデンサC1に蓄えられた電荷を放出する事でキ
セノン管Xeが発光する(図5(b)参照)。
【0051】そして、ポートSTONのオン状態の経過
時間が、制御回路10のCPU内の計時回路(内蔵タイ
マまたはクロック)による計時で所定時間に達すると、
ポートSTONよりOFF信号をスイッチング素子IG
BTへ出力し、このIGBTをオフさせて発光動作を停
止させる。
【0052】尚、ストロボ装置の発光部のための充電が
完了すると、トリガコンデンサC2の電圧は抵抗R1,
R2を通して放電されて降下するが、発光が必要な場合
は再度、トリガコンデンサC2に充電してから、発光信
号を出力するように制御される。
【0053】ここで、プリ充電におけるストロボ装置で
行なわれる二種類の制御方法の特徴を比較して、本実施
形態に採用される最適な制御の切換えについて説明す
る。図6(a)は、このプリ充電をシングル制御で行っ
た場合の電源Eの電圧変化を示し、図6(b)は、プッ
シュプル制御で行った場合の電源Eの電圧変化を示して
いる。
【0054】通常、シングル制御時の電源電圧の低下
は、図示の如くプッシュプル制御時に比べて小さい。ス
トロボ装置を発光動作させる場合は、制御回路10のC
PUやAF回路などストロボ装置の発光と同時期に駆動
している部分があると、プリ充電による電源電圧降下に
より必要な電圧が確保できない。つまり、プッシュプル
制御の場合は、CPUに必要な電圧を確保できないおそ
れがある。シングル制御を行なう場合は、ポートCHG
1またはCHG2の何れかのポート制御を行なう必要が
ある。
【0055】よって、本実施形態の充電回路20では、
上述した二つの制御方法の特徴を考慮し次のように制御
方法を使い分けている。すなわち、メインコンデンサC
1の電圧が所定値より低い時は巻数比の小さなシングル
制御による充電を行ない、その後、巻数比の小さなプッ
シュプル制御による充電を行ない、更に巻数比が大きい
プッシュプル制御を行なうように適宜制御している。上
述のように使い分けているので、電源電圧の低下を抑え
た消費電流の少ない充電が可能となる。
【0056】また、CPUのソース能力が弱く、プッシ
ュプル充電を行なうスイッチング素子の立ち上がり遅れ
や切り遅れにより、充電の効率が落ちてしまう場合にお
いても、MOSバッファの投入により、立ち上がり・立
ち下がりの遅れを軽減し、充電時間を短縮でき、充電効
率の良好な充電回路として提供できる。
【0057】(作用効果)このように本発明の実施形態
では、存在する全ての充電制御出力ポートに対して、電
流供給能力を高める為のバッファ要素を入れるのではな
く、コスト面および実装面でも不利とならないように、
充電制御に用いられる頻度の高い出力ポート(CHG
1)の制御ライン(31)のみにバッファ(40)を接
続して入れ、充電効率の改善を図っている。
【0058】また、1次巻線が三つの巻線(P1〜P
3)を切り換えるプッシュプル充電方式の場合に対応さ
せた一例を示したが、1次巻線が二つで、電圧によりシ
ングル制御とプッシュプル制御を行なう充電回路におい
ても、CPUのソース能力が弱い場合同様に、立ち上が
り・立ち下がりにおいて生じる遅れによる逆起電力によ
って充電効率が落ちる事が考えられるので、同様にし
て、片側にバッファを投入する事で、コスト面のみなら
ず実装面においても有効に充電効率の改善を図る事が可
能となる。
【0059】(変形例)なお、例示した実施形態はこの
ほかにも、本発明の要旨を逸脱しない範囲で種々の変形
実施が可能である。
【0060】以上、実施形態に基づき説明したが、本明
細書中には次の発明が含まれる。 (1) 電源と、1次巻線が複数巻回された昇圧トラン
スと、各1次巻線の電流を制御する複数のスイッチング
素子と、上記トランスの2次巻線に接続され発光エネル
ギーを蓄えるコンデンサと、被写体に光を照射する発光
回路と、を有するストロボ充電回路において、上記1次
巻線の切換えを順次行ない制御する制御回路と、上記ス
イッチング素子の少なくとも一つの間に、所定のバッフ
ァを入れて、上記スイッチング素子のオン・オフの立ち
上がり遅れを減らすように構成する事を特徴とするスト
ロボ充電回路を提供できる。
【0061】(2) 上記スイッチング素子は少なくと
も二つの素子から成り、上記バッファは、上記スイッチ
ング素子のうち使用頻度の高い方にのみ入れられる事を
特徴とする(1)に記載のストロボ充電回路である。
【0062】(3) 上記スイッチング素子は少なくと
も三つの素子から成り、上記1次巻線を交互に切り換
え、少なくとも二種類のプッシュプル充電を切り換えて
行なう充電回路において、上記プッシュプル充電に使用
される頻度の高いスイッチング素子を制御するための制
御回路の出力ポート側端子にのみ、上記バッファを入れ
る事を特徴とする(1)に記載のストロボ充電回路を提
供できる。
【0063】(4) 高電圧時に充電制御を行なう充電
制御用出力ポートと、充電回路との間にバッファを入れ
て、充電効率を高めるように構成して成る(3)に記載
のストロボ装置を提供できる。
【0064】(5) メインコンデンサの充電電圧が高
電圧となった時に、スイッチング素子のON・OFFの
性能が効いてくる事を利用し、高電圧時に用いる充電制
御信号ポート出力側にMOSバッファを入れて充電効率
を改善する(4)に記載のストロボ装置を提供できる。
【0065】
【発明の効果】以上、本発明によれば、プッシュプル充
電の制御信号を送る制御回路のソース能力が弱く、スイ
ッチング素子のON・OFF切換えの遅れにより、昇圧
トランスに逆電流が流れるなどして充電効率が悪化して
しまう場合、制御回路のCPUとスイッチング回路の間
にMOSバッファを入れる事により、充電効率を改善す
る事ができる。
【0066】また、全ての制御回路とスイッチング素子
の間に、MOSバッファを入れるとコスト面でも実装ス
ペースの面でも不利となるので、効率改善に有効な一部
にMOSバッファを入れる事で、コスト面や実装面を考
慮しつつ充電効率の改善を行う事ができる。
【0067】よって、制御回路内のCPUのソース能力
が弱い場合でも、安価に充電効率を良くできるストロボ
装置を提供することが可能となる。
【図面の簡単な説明】
【図1】 図1(a),(b)は本発明のストロボ装置
の概念を示し、図1(a)は、このストロボ装置を構成
する制御回路と充電回路の構成概念図、図1(b)は、
図1(a)の構成における回路間での変化を示す波形
図。
【図2】図2は、本発明の一実施形態としてのストロボ
装置の具体的構成を示す回路図。
【図3】図3は、充電方式の切換えと充電電圧との関係
をコンデンサの電圧変化で示すグラフ。
【図4】図4は、充電方式と充電の制御信号の関係を示
す概念図。
【図5】 図5(a),(b)は発光動作における制御
ポートの動作を表し、図5(a)は、ポート(CHG1)
の動作を表す波形図、図5(b)は、ポート(STON)
の動作を表す波形図。
【図6】 図6(a),(b)はプリ充電における二つ
の制御方法における特徴を比較して示し、図6(a)
は、シングル動作制御時の電源の電圧降下を示すグラ
フ、図6(b)は、プッシュプル動作制御時の電源の電
圧降下を示すグラフ。
【符号の説明】
10…制御回路(CPU)、20…充電回路(プッシュ
プル充電回路)、31…第1制御ライン(ポートCHG
1用)、32…第2制御ライン(ポートCHG2用)、
33…第3制御ライン(ポートCHG3用)、40…バ
ッファ(MOSバッファ)。BDi…ブリッジダイオー
ド(2次巻線用回路)、CHG1…高圧時出力ポート
(充電制御用ポート)、CHG2…低圧時出力ポート
(充電制御用ポート)、CHG3、STON、VST …
その他のポート、C1…メインコンデンサ、 C2…ト
リガコンデンサ、E…電源(電源ポート)、FET1,
FET2…スイッチング素子(1次巻線電流供給用)、T
r1…スイッチング素子(1次巻線電流供給用)、IGB
T…スイッチング素子(光量制御用)、P1,P2,P3…
1次巻線、 S…2次巻線、T,T1…トランス(昇圧
トランス)、T2 …トリガコイル。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の1次巻線と、2次巻線とを有して
    成る昇圧トランスと、 上記複数の1次巻線に各々接続され、該1次巻線に流れ
    る電流を制御する複数のスイッチング素子と、 上記2次巻線に接続され、ストロボ発光用のエネルギー
    を蓄えるメインコンデンサと、 上記複数のスイッチング素子を切換制御する制御回路
    と、 上記制御回路と上記スイッチング素子のうち少なくとも
    一つとの間に設けられたバッファと、を具備することを
    特徴とするストロボ装置。
  2. 【請求項2】 上記複数のスイッチング素子は、少なく
    とも二つのスイッチング素子から成り、 上記バッファは、該二つのスイッチング素子のうち使用
    頻度が高い側にのみ設けられることを特徴とする、請求
    項1に記載のストロボ装置。
  3. 【請求項3】 上記複数のスイッチング素子は少なくと
    も三つのスイッチング素子から成り、 複数のスイッチング素子のうち少なくとも二つのスイッ
    チング素子を交互に切り換える制御が上記制御回路によ
    り少なくとも二種類行われる際に、該制御における使用
    頻度の高いスイッチング素子と上記制御回路との間にの
    み上記バッファが設けられていることを特徴とする、請
    求項1に記載のストロボ装置。
JP2000219300A 2000-07-19 2000-07-19 ストロボ装置 Withdrawn JP2002040526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000219300A JP2002040526A (ja) 2000-07-19 2000-07-19 ストロボ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000219300A JP2002040526A (ja) 2000-07-19 2000-07-19 ストロボ装置

Publications (1)

Publication Number Publication Date
JP2002040526A true JP2002040526A (ja) 2002-02-06

Family

ID=18714104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000219300A Withdrawn JP2002040526A (ja) 2000-07-19 2000-07-19 ストロボ装置

Country Status (1)

Country Link
JP (1) JP2002040526A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592856B2 (en) 2004-12-03 2009-09-22 Rohm Co., Ltd. Charge pump circuit driver circuit having a plurality of oscillators
KR101309618B1 (ko) 2010-04-07 2013-09-23 한양대학교 에리카산학협력단 전하 펌핑 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592856B2 (en) 2004-12-03 2009-09-22 Rohm Co., Ltd. Charge pump circuit driver circuit having a plurality of oscillators
KR101309618B1 (ko) 2010-04-07 2013-09-23 한양대학교 에리카산학협력단 전하 펌핑 회로

Similar Documents

Publication Publication Date Title
US5479089A (en) Power converter apparatus having instantaneous commutation switching system
JP2001006888A (ja) 放電灯点灯回路
JPH0990482A (ja) 閃光装置
JP2002040526A (ja) ストロボ装置
JP4649127B2 (ja) コンデンサ充電回路、撮像装置及びストロボ装置
JP3806279B2 (ja) 放電灯点灯回路
EP0899989B1 (en) Method and apparatus for driving an electroluminescent lamp
US5004958A (en) Strobe apparatus
US6570416B1 (en) Lossless gate driver circuit
JP2001210492A (ja) ストロボ充電回路
JP3611693B2 (ja) Dc/dcコンバータ
JP2002125324A (ja) ストロボ充電回路
JPH0621540A (ja) 発光素子駆動回路
JP2001215571A (ja) ストロボ充電回路
JP2001215570A (ja) ストロボ充電回路
JP2002122909A (ja) ストロボ充電回路
JPH10248254A (ja) 共振スナバ回路
JP3393990B2 (ja) スイッチング電源装置
JP2001215573A (ja) ストロボ充電回路
JP2001215572A (ja) ストロボ充電回路
JP4246903B2 (ja) 閃光発光回路
JP2507042B2 (ja) ストロボ装置
KR100792579B1 (ko) 자동방전제어 기능을 가지는 제논 플래쉬 모듈
JP2807779B2 (ja) エレクトロルミネセンス駆動回路
JP2826262B2 (ja) コンデンサ充電用回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002