JP2002032991A - 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置 - Google Patents
第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置Info
- Publication number
- JP2002032991A JP2002032991A JP2000211185A JP2000211185A JP2002032991A JP 2002032991 A JP2002032991 A JP 2002032991A JP 2000211185 A JP2000211185 A JP 2000211185A JP 2000211185 A JP2000211185 A JP 2000211185A JP 2002032991 A JP2002032991 A JP 2002032991A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- reference voltage
- coupled
- load element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 電源電圧よりも予め選択された量だけ小さい
基準電圧を生成するための、基準電圧発生器を提供す
る。 【解決手段】 基準電圧源は、接地電位よりもＶＲＥＦ
だけ高い、第１の基準電圧を生成する。第１の負荷素子
は接地ノードに結合され、第１の負荷素子を流れる電流
の大きさによって決定される内部基準信号を生成する。
差動増幅器は、第１および第２の入力の信号間の差によ
って決定される信号を生成する。電流調整スイッチは、
差動増幅器の出力に結合された制御ノードを有し、第１
の負荷素子を流れる電流を決定するよう結合される。第
２の負荷素子は、第１の負荷素子と直列に結合されかつ
電源ノードに結合されており、そのインピーダンスは、
第２の負荷素子が第２の基準電圧を生成するように選択
される。
基準電圧を生成するための、基準電圧発生器を提供す
る。 【解決手段】 基準電圧源は、接地電位よりもＶＲＥＦ
だけ高い、第１の基準電圧を生成する。第１の負荷素子
は接地ノードに結合され、第１の負荷素子を流れる電流
の大きさによって決定される内部基準信号を生成する。
差動増幅器は、第１および第２の入力の信号間の差によ
って決定される信号を生成する。電流調整スイッチは、
差動増幅器の出力に結合された制御ノードを有し、第１
の負荷素子を流れる電流を決定するよう結合される。第
２の負荷素子は、第１の負荷素子と直列に結合されかつ
電源ノードに結合されており、そのインピーダンスは、
第２の負荷素子が第２の基準電圧を生成するように選択
される。
Description
【０００１】
【発明の分野】本発明は一般に、集積回路に関し、より
特定的には、外部電源電圧から内部電源電圧を生成する
電圧発生器回路を有する集積回路に関する。
特定的には、外部電源電圧から内部電源電圧を生成する
電圧発生器回路を有する集積回路に関する。
【０００２】
【発明の背景】集積回路は、任意のチップ面積に対して
より優れた機能性を提供すべく、ますます小型化されか
つますます高密度に配された素子で製造されており、ま
た、より高速な集積回路（すなわち、より少ない時間で
特定された機能性を提供する回路）が求められている。
このような傾向に伴って、集積回路に電力を供給する電
源に対しても厳しい要求が生まれている。素子間の間隙
が小さいより小型の素子においては、素子の損傷を防ぐ
ためにかつ、素子間で十分に絶縁されるように、より低
い電源電圧が求められている。
より優れた機能性を提供すべく、ますます小型化されか
つますます高密度に配された素子で製造されており、ま
た、より高速な集積回路（すなわち、より少ない時間で
特定された機能性を提供する回路）が求められている。
このような傾向に伴って、集積回路に電力を供給する電
源に対しても厳しい要求が生まれている。素子間の間隙
が小さいより小型の素子においては、素子の損傷を防ぐ
ためにかつ、素子間で十分に絶縁されるように、より低
い電源電圧が求められている。
【０００３】典型的な集積回路は、たとえば５．０ボル
トまたは３．３ボルトといった外部電源電圧（ＶＣＣ）
に結合されている。ただし他の電圧も使用され得る。オ
ンチップ回路はＶＣＣを使用して、内部回路によって使
用するためのより高い電圧およびより低い電圧を生成す
る。たとえば、ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）回路はしばしば、外部から供給されたＶＣ
Ｃよりも高い少なくとも１つの内部電圧を必要とする。
ＤＲＡＭ素子は、論理信号を電圧としてキャパシタ上に
記憶する。キャパシタは、読出および書込中にアクセス
トランジスタによってアクセスされる。複数のアクセス
トランジスタのゲートがワード線に結合されている。キ
ャパシタが外部電源電圧レベルで論理信号を記憶してい
る場合、アクセストランジスタをオンにするには、その
アクセストランジスタのゲートを、外部電源電圧よりも
高い少なくとも１つのしきい値電圧の電圧に駆動せねば
ならない。このため、外部から供給される電源電圧より
も高い内部電圧を生成する電圧生成回路の存在が必要と
なる。
トまたは３．３ボルトといった外部電源電圧（ＶＣＣ）
に結合されている。ただし他の電圧も使用され得る。オ
ンチップ回路はＶＣＣを使用して、内部回路によって使
用するためのより高い電圧およびより低い電圧を生成す
る。たとえば、ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）回路はしばしば、外部から供給されたＶＣ
Ｃよりも高い少なくとも１つの内部電圧を必要とする。
ＤＲＡＭ素子は、論理信号を電圧としてキャパシタ上に
記憶する。キャパシタは、読出および書込中にアクセス
トランジスタによってアクセスされる。複数のアクセス
トランジスタのゲートがワード線に結合されている。キ
ャパシタが外部電源電圧レベルで論理信号を記憶してい
る場合、アクセストランジスタをオンにするには、その
アクセストランジスタのゲートを、外部電源電圧よりも
高い少なくとも１つのしきい値電圧の電圧に駆動せねば
ならない。このため、外部から供給される電源電圧より
も高い内部電圧を生成する電圧生成回路の存在が必要と
なる。
【０００４】このような問題の典型的な解決例として、
集積回路上に電圧シフト回路を設けて、外部から供給さ
れた電圧から内部電圧供給レベル（すなわち集積回路上
で利用可能な電圧電源）を生成するものがある。この一
例として、ＤＲＡＭ内のたとえばワード線に電力供給す
るために、外部から供給された電圧からより高い電圧を
生成するオンチップ回路がある。これを達成する方法の
１つは、チャージポンプと、調整器回路と、フィルタキ
ャパシタとを利用して、外部電源電圧ＶＣＣよりも高い
内部供給電圧を生成するものである。このようなより高
い電圧はＶＣＣＰと称される。
集積回路上に電圧シフト回路を設けて、外部から供給さ
れた電圧から内部電圧供給レベル（すなわち集積回路上
で利用可能な電圧電源）を生成するものがある。この一
例として、ＤＲＡＭ内のたとえばワード線に電力供給す
るために、外部から供給された電圧からより高い電圧を
生成するオンチップ回路がある。これを達成する方法の
１つは、チャージポンプと、調整器回路と、フィルタキ
ャパシタとを利用して、外部電源電圧ＶＣＣよりも高い
内部供給電圧を生成するものである。このようなより高
い電圧はＶＣＣＰと称される。
【０００５】典型的なポンプ回路は、調整器の信号に応
答してオンおよびオフになる。比較器は、入力を受取っ
て、ポンプされた供給電圧ＶＣＣＰを基準電圧と比較す
る。ＶＣＣＰを調整する方法としては、ＶＣＣに対する
ＶＣＣＰの比を比較して、ＶＣＣＰがＶＣＣにある定数
を乗じたものとなるようにする方法がある。たとえば、
比較器の基準電圧をＶＣＣに設定し、かつ２／３ＶＣＣ
Ｐに匹敵するようにすることにより、チャージポンプ比
較器は、ＶＣＣＰがすべての条件下でＶＣＣの１５０％
となるように調整する。
答してオンおよびオフになる。比較器は、入力を受取っ
て、ポンプされた供給電圧ＶＣＣＰを基準電圧と比較す
る。ＶＣＣＰを調整する方法としては、ＶＣＣに対する
ＶＣＣＰの比を比較して、ＶＣＣＰがＶＣＣにある定数
を乗じたものとなるようにする方法がある。たとえば、
比較器の基準電圧をＶＣＣに設定し、かつ２／３ＶＣＣ
Ｐに匹敵するようにすることにより、チャージポンプ比
較器は、ＶＣＣＰがすべての条件下でＶＣＣの１５０％
となるように調整する。
【０００６】この方法の問題の１つは、ＶＣＣの大きさ
が種々の動作条件によって大幅に変化し得ることであ
る。たとえば素子のバーンイン中に、ＶＣＣが増大して
機構の故障を加速することがある。ＶＣＣのこのような
増加は、ＶＣＣＰの生成によって倍加され、許容できな
いほど高いＶＣＣＰレベルをもたらすおそれがある。こ
のような高いＶＣＣＰレベルは、様々な故障モード、な
かでも、信頼性の問題、永久的なしきい値電圧のシフ
ト、および、ゲート酸化物破壊等の問題を引起こしかね
ない。
が種々の動作条件によって大幅に変化し得ることであ
る。たとえば素子のバーンイン中に、ＶＣＣが増大して
機構の故障を加速することがある。ＶＣＣのこのような
増加は、ＶＣＣＰの生成によって倍加され、許容できな
いほど高いＶＣＣＰレベルをもたらすおそれがある。こ
のような高いＶＣＣＰレベルは、様々な故障モード、な
かでも、信頼性の問題、永久的なしきい値電圧のシフ
ト、および、ゲート酸化物破壊等の問題を引起こしかね
ない。
【０００７】別の方法は、ＶＣＣＰをＶＣＣよりも一定
電圧だけ高い電圧に調整するものである（すなわち、Ｖ
ＣＣに一定量を乗じるのではなく、ＶＣＣに一定量を加
える）。たとえば、ＶＣＣＰは、典型的なゲートアクセ
ストランジスタにかかるしきい値電圧降下をＶＴＮとし
て、ＶＣＣ＋ＶＴＮに等しく設定することができる。こ
れによれば、高温における上述のような乗算の影響は防
がれるが、ＶＣＣＰは幾分予測不可能となる。なぜな
ら、ゲートアクセストランジスタのしきい値電圧は、チ
ャネルのドーピング、ゲート酸化物の厚さ、チャネル長
さおよび温度等の多くのパラメータに依存するためであ
る。ＶＴＮもまた、ソース−ボディ間のバイアスに依存
する。
電圧だけ高い電圧に調整するものである（すなわち、Ｖ
ＣＣに一定量を乗じるのではなく、ＶＣＣに一定量を加
える）。たとえば、ＶＣＣＰは、典型的なゲートアクセ
ストランジスタにかかるしきい値電圧降下をＶＴＮとし
て、ＶＣＣ＋ＶＴＮに等しく設定することができる。こ
れによれば、高温における上述のような乗算の影響は防
がれるが、ＶＣＣＰは幾分予測不可能となる。なぜな
ら、ゲートアクセストランジスタのしきい値電圧は、チ
ャネルのドーピング、ゲート酸化物の厚さ、チャネル長
さおよび温度等の多くのパラメータに依存するためであ
る。ＶＴＮもまた、ソース−ボディ間のバイアスに依存
する。
【０００８】このため、予測可能であって、しかも、予
期される動作条件の範囲にわたって過度の電圧を生成す
る危険を伴わない、特にチャージポンプ回路内で使用す
るための、基準電圧シフタが求められる。
期される動作条件の範囲にわたって過度の電圧を生成す
る危険を伴わない、特にチャージポンプ回路内で使用す
るための、基準電圧シフタが求められる。
【０００９】
【発明の概要】本発明は、電源電圧よりも予め選択され
た量だけ低い基準電圧を生成するための基準電圧発生器
に関する。基準電圧源は、接地電位よりもＶＲＥＦだけ
大きい、第１の基準電圧を生成する。第１の負荷素子は
接地ノードに結合され、第１の負荷素子内を流れる電流
の大きさによって決定される内部基準信号を生成する。
差動増幅器は、第１および第２の入力上の信号間の差に
よって決定される信号を生成する。電流調整スイッチ
は、差動増幅器の出力に結合された制御ノードを有し、
第１の負荷素子を通じる電流を決定するよう結合され
る。第１の負荷素子に直列に結合されかつ電源ノードに
結合された第２の負荷素子は、該第２の負荷素子が第２
の基準電圧を生成するように選択されたインピーダンス
を有する。
た量だけ低い基準電圧を生成するための基準電圧発生器
に関する。基準電圧源は、接地電位よりもＶＲＥＦだけ
大きい、第１の基準電圧を生成する。第１の負荷素子は
接地ノードに結合され、第１の負荷素子内を流れる電流
の大きさによって決定される内部基準信号を生成する。
差動増幅器は、第１および第２の入力上の信号間の差に
よって決定される信号を生成する。電流調整スイッチ
は、差動増幅器の出力に結合された制御ノードを有し、
第１の負荷素子を通じる電流を決定するよう結合され
る。第１の負荷素子に直列に結合されかつ電源ノードに
結合された第２の負荷素子は、該第２の負荷素子が第２
の基準電圧を生成するように選択されたインピーダンス
を有する。
【００１０】別の局面において、本発明は、供給された
電圧から所望の電圧を生成するための方法に関する。基
準電圧は基準ノード上に生成され、供給電圧は供給ノー
ド上に生成される。基準電圧およびフィードバック信号
が差動的に増幅されて、差動増幅された信号が生成され
る。第１の負荷素子を通じる電流は、フィードバック信
号を生成するよう調整される。この調整された電流は第
２の負荷素子を通じて供給ノードに結合され、差動増幅
された信号によって変調されて、第２の負荷素子にかか
る電圧降下が基準電圧によって決定される。
電圧から所望の電圧を生成するための方法に関する。基
準電圧は基準ノード上に生成され、供給電圧は供給ノー
ド上に生成される。基準電圧およびフィードバック信号
が差動的に増幅されて、差動増幅された信号が生成され
る。第１の負荷素子を通じる電流は、フィードバック信
号を生成するよう調整される。この調整された電流は第
２の負荷素子を通じて供給ノードに結合され、差動増幅
された信号によって変調されて、第２の負荷素子にかか
る電圧降下が基準電圧によって決定される。
【００１１】
【好ましい実施例の詳細な説明】多くの回路には、接地
（またはシステムコモン）よりもわかっている電圧（Ｖ
ＲＥＦ）だけ大きい基準電圧を生成するよう、基準電圧
発生器が含まれている。ここで使用される「接地」とい
う語は、アース接地と同じであるかまたは同じでない、
システムコモンの電圧電位を意味する。概して、本発明
は、（実施例においてＶＲＥＦと示される）利用可能な
基準電圧を使用して、（ここに示す特定的な実施例にお
いてはＶＣＯＭＰと称される基準電圧等の）１または複
数の他の基準電圧を生成するための、システム、方法お
よび回路に関する。ここで、該１または複数の他の基準
電圧は、電源電圧等の別の電圧よりもＶＲＥＦだけ小さ
い電圧である。本発明に従えば、生成されたＶＲＥＦが
供給電圧から実質的に減じられて、第２の基準電圧ＶＣ
ＯＭＰが生成される。
（またはシステムコモン）よりもわかっている電圧（Ｖ
ＲＥＦ）だけ大きい基準電圧を生成するよう、基準電圧
発生器が含まれている。ここで使用される「接地」とい
う語は、アース接地と同じであるかまたは同じでない、
システムコモンの電圧電位を意味する。概して、本発明
は、（実施例においてＶＲＥＦと示される）利用可能な
基準電圧を使用して、（ここに示す特定的な実施例にお
いてはＶＣＯＭＰと称される基準電圧等の）１または複
数の他の基準電圧を生成するための、システム、方法お
よび回路に関する。ここで、該１または複数の他の基準
電圧は、電源電圧等の別の電圧よりもＶＲＥＦだけ小さ
い電圧である。本発明に従えば、生成されたＶＲＥＦが
供給電圧から実質的に減じられて、第２の基準電圧ＶＣ
ＯＭＰが生成される。
【００１２】本発明は特に、好ましい実施例において説
明されるチャージポンプ調整器回路において有益であ
る。しかし、本発明は、ある基準電圧から別の基準電圧
を生成するための一般用途の手段として、多数の回路に
おいて利用価値が見出される。これは、単一の、信頼可
能な一定出力の基準電圧発生器が、特定の回路において
複数の基準電圧を生成するのに使用されることを可能に
する。
明されるチャージポンプ調整器回路において有益であ
る。しかし、本発明は、ある基準電圧から別の基準電圧
を生成するための一般用途の手段として、多数の回路に
おいて利用価値が見出される。これは、単一の、信頼可
能な一定出力の基準電圧発生器が、特定の回路において
複数の基準電圧を生成するのに使用されることを可能に
する。
【００１３】図１は、本発明に従った電圧シフト装置の
一実施例をブロック図で示す。比較器１００は、バンド
ギャップ基準回路（図示せず）等の基準電圧発生器から
基準電圧ＶＲＥＦを受取る。比較器１００は、電源電圧
ＶＣＣもまた受取る。チャージポンプ回路１０５はＶＣ
Ｃで電力供給され、比較器１００からのＶＯＵＴ制御信
号によってオンおよびオフが切換えられて、ポンプされ
た供給電圧ＶＣＣＰを生成する。特定的な実施例におい
ては、ＶＣＣＰはＶＣＣ＋ＶＲＥＦに実質的に等しくな
るように調整される。チャージポンプ回路１０５は、特
定の用途の必要を満たすようにどのような利用可能な技
術で実現されてもよい。
一実施例をブロック図で示す。比較器１００は、バンド
ギャップ基準回路（図示せず）等の基準電圧発生器から
基準電圧ＶＲＥＦを受取る。比較器１００は、電源電圧
ＶＣＣもまた受取る。チャージポンプ回路１０５はＶＣ
Ｃで電力供給され、比較器１００からのＶＯＵＴ制御信
号によってオンおよびオフが切換えられて、ポンプされ
た供給電圧ＶＣＣＰを生成する。特定的な実施例におい
ては、ＶＣＣＰはＶＣＣ＋ＶＲＥＦに実質的に等しくな
るように調整される。チャージポンプ回路１０５は、特
定の用途の必要を満たすようにどのような利用可能な技
術で実現されてもよい。
【００１４】比較器１００は、ＶＲＥＦおよびＶＣＣＰ
に結合されてＶＣＯＭＰと称される制御信号をノード１
０６上に生成する、制御ユニット１０４を含む。信号Ｖ
ＯＵＴは、比較器１０３内でＶＣＣをＶＣＯＭＰと比較
することによって生成される。比較器１０３の出力（Ｖ
ＯＵＴ）がチャージポンプ回路１０５を駆動し、チャー
ジポンプ回路１０５が、ポンプされた供給電圧ＶＣＣＰ
を生成する。このように、チャージポンプ回路１０５
は、ＶＣＣＰをＶＣＣ＋ＶＲＥＦに実質的に等しい大き
さに調整するようにオンおよびオフにされる。チャージ
ポンプは、ＶＣＯＭＰがＶＣＣよりも小さい場合にオン
にされ、ＶＣＯＭＰがＶＣＣよりも大きい場合にオフに
される。
に結合されてＶＣＯＭＰと称される制御信号をノード１
０６上に生成する、制御ユニット１０４を含む。信号Ｖ
ＯＵＴは、比較器１０３内でＶＣＣをＶＣＯＭＰと比較
することによって生成される。比較器１０３の出力（Ｖ
ＯＵＴ）がチャージポンプ回路１０５を駆動し、チャー
ジポンプ回路１０５が、ポンプされた供給電圧ＶＣＣＰ
を生成する。このように、チャージポンプ回路１０５
は、ＶＣＣＰをＶＣＣ＋ＶＲＥＦに実質的に等しい大き
さに調整するようにオンおよびオフにされる。チャージ
ポンプは、ＶＣＯＭＰがＶＣＣよりも小さい場合にオン
にされ、ＶＣＯＭＰがＶＣＣよりも大きい場合にオフに
される。
【００１５】図２は、図１に示す電圧制御ユニット１０
４を実現するのに好適な回路の一実施例を示す。差動増
幅器２１４は、スイッチ２０４、２０５、２０６、２０
７および２０８を含む。スイッチ２０４および２０５は
信号入力として働き、特定の実施例においてはｎチャネ
ル電界効果トランジスタ（ＦＥＴ）を含む。スイッチ２
０６および２０７はｐチャネルＦＥＴとして実現され、
それぞれ、差動増幅器２１４の左ブランチおよび右ブラ
ンチのための負荷素子として働く。スイッチ２０６およ
び２０７は各々、ＶＣＣ電源から電力を受取るよう結合
された１つの電流保持端末を有する。スイッチ２０８は
ｎチャネルＦＥＴとして実現され、接地電位に結合され
た電流源として働く。
４を実現するのに好適な回路の一実施例を示す。差動増
幅器２１４は、スイッチ２０４、２０５、２０６、２０
７および２０８を含む。スイッチ２０４および２０５は
信号入力として働き、特定の実施例においてはｎチャネ
ル電界効果トランジスタ（ＦＥＴ）を含む。スイッチ２
０６および２０７はｐチャネルＦＥＴとして実現され、
それぞれ、差動増幅器２１４の左ブランチおよび右ブラ
ンチのための負荷素子として働く。スイッチ２０６およ
び２０７は各々、ＶＣＣ電源から電力を受取るよう結合
された１つの電流保持端末を有する。スイッチ２０８は
ｎチャネルＦＥＴとして実現され、接地電位に結合され
た電流源として働く。
【００１６】スイッチ２０５の制御端末はＶＲＥＦに結
合される。ＶＲＥＦを生成する基準電圧発生器はチップ
上で既に利用可能であるため、また、図２に示す回路は
ＶＲＥＦ信号を最小限にロードするため、回路に最小限
の複雑性を付加するだけで、正確な性能が達成される。
スイッチ２０４の制御端末はノード２１７に結合され
て、ここでは「ＶＲＥＦ１」と称される信号を受取る。
動作中、ＶＲＥＦ１がＶＲＥＦよりも大きい場合、ノー
ド２１５上の電圧が増加する。ＶＲＥＦ１がＶＲＥＦよ
りも小さい場合、ノード２１５上の電圧が低下する。
合される。ＶＲＥＦを生成する基準電圧発生器はチップ
上で既に利用可能であるため、また、図２に示す回路は
ＶＲＥＦ信号を最小限にロードするため、回路に最小限
の複雑性を付加するだけで、正確な性能が達成される。
スイッチ２０４の制御端末はノード２１７に結合され
て、ここでは「ＶＲＥＦ１」と称される信号を受取る。
動作中、ＶＲＥＦ１がＶＲＥＦよりも大きい場合、ノー
ド２１５上の電圧が増加する。ＶＲＥＦ１がＶＲＥＦよ
りも小さい場合、ノード２１５上の電圧が低下する。
【００１７】ノード２１５は、スイッチ２０９の制御電
極に結合される。望ましくは、スイッチ２０９、スイッ
チ２１０およびスイッチ２１１は、直列結合されたｐチ
ャネル電界効果トランジスタとして実現される。スイッ
チ２１０および２１１は、たとえば、それらのチャネル
長および幅を従来の方法で合致させることによって、同
じドレイン−ソース間のオン電圧を有するように調和さ
れる。スイッチ２０９は、ノード２１５上の信号に応答
して直列結合されたスイッチ２０９〜２１１における電
流の量を制御する。
極に結合される。望ましくは、スイッチ２０９、スイッ
チ２１０およびスイッチ２１１は、直列結合されたｐチ
ャネル電界効果トランジスタとして実現される。スイッ
チ２１０および２１１は、たとえば、それらのチャネル
長および幅を従来の方法で合致させることによって、同
じドレイン−ソース間のオン電圧を有するように調和さ
れる。スイッチ２０９は、ノード２１５上の信号に応答
して直列結合されたスイッチ２０９〜２１１における電
流の量を制御する。
【００１８】安定な状態において、ノード２１５上の信
号は、ノード２１７上の電圧がＶＲＥＦに実質的に等し
くなるようなレベルに駆動される。トランジスタ２１１
を通じるドレイン−ソース電流がトランジスタ２１０を
通じるドレイン−ソース電流と同じであるため、また、
トランジスタ２１０および２１１が同じサイズにされて
いるため、トランジスタ２１１にかかるオン電圧の降下
は、トランジスタ２１０にかかるオン電圧降下とほぼ等
しくなる。
号は、ノード２１７上の電圧がＶＲＥＦに実質的に等し
くなるようなレベルに駆動される。トランジスタ２１１
を通じるドレイン−ソース電流がトランジスタ２１０を
通じるドレイン−ソース電流と同じであるため、また、
トランジスタ２１０および２１１が同じサイズにされて
いるため、トランジスタ２１１にかかるオン電圧の降下
は、トランジスタ２１０にかかるオン電圧降下とほぼ等
しくなる。
【００１９】図２において、発振を防ぐために、かつ
（たとえば高い負荷条件で）ＶＣＣまたはＶＣＣＰが迅
速にレベル変化するときにより高速な応答を提供するた
めに、キャパシタ２１２および２１３が付加されてい
る。キャパシタ２１２は、ｎチャネルＭＯＳトランジス
タとして有利に実現され、そのソースおよびドレイン端
末はＶＳＳ（または接地）に結合され、そのゲート端末
はノード２１７に結合される。同様に、キャパシタ２１
３は望ましくは、ｐチャネルＭＯＳトランジスタとして
実現され、そのソースおよびドレイン端末はＶＣＣＰに
結合され、そのゲート端末はＶＣＯＭＰ生成ノードに結
合される。同様の実現例を提供するように、他の利用可
能なキャパシタ実現例が使用されてもよい。
（たとえば高い負荷条件で）ＶＣＣまたはＶＣＣＰが迅
速にレベル変化するときにより高速な応答を提供するた
めに、キャパシタ２１２および２１３が付加されてい
る。キャパシタ２１２は、ｎチャネルＭＯＳトランジス
タとして有利に実現され、そのソースおよびドレイン端
末はＶＳＳ（または接地）に結合され、そのゲート端末
はノード２１７に結合される。同様に、キャパシタ２１
３は望ましくは、ｐチャネルＭＯＳトランジスタとして
実現され、そのソースおよびドレイン端末はＶＣＣＰに
結合され、そのゲート端末はＶＣＯＭＰ生成ノードに結
合される。同様の実現例を提供するように、他の利用可
能なキャパシタ実現例が使用されてもよい。
【００２０】図３は、図２に示した回路の動作を示す、
動作波形のコンピュータシミュレーションから導出され
た波形図を示す。図３において、水平軸は時間を表わ
し、縦軸は信号の大きさをボルトで表わす。当初、ＶＣ
Ｃはおよそ３．０ボルトであり、ＶＲＥＦはおよそ１．
４ボルトである。ＶＣＣＰは、ＶＣＣ＋ＶＲＥＦ、すな
わち、およそ４．４ボルトである。上述のように、安定
な状態においては、ＶＣＯＭＰはＶＣＣに等しく、チャ
ージポンプユニット１０５（図１に示す）は活性化され
ない。
動作波形のコンピュータシミュレーションから導出され
た波形図を示す。図３において、水平軸は時間を表わ
し、縦軸は信号の大きさをボルトで表わす。当初、ＶＣ
Ｃはおよそ３．０ボルトであり、ＶＲＥＦはおよそ１．
４ボルトである。ＶＣＣＰは、ＶＣＣ＋ＶＲＥＦ、すな
わち、およそ４．４ボルトである。上述のように、安定
な状態においては、ＶＣＯＭＰはＶＣＣに等しく、チャ
ージポンプユニット１０５（図１に示す）は活性化され
ない。
【００２１】０．０で示された時間のすぐ後に、ＶＣＣ
は３．６Ｖに上昇する。ＶＣＯＭＰがＶＣＣよりも小さ
い時間期間中は、チャージポンプユニット１０５が活性
化されて、（ある遅延の後に）ＶＣＣＰを上昇させる。
これは、図３においては３．０で示される時間前後で示
される。ＶＣＣＰが上昇すると、ＶＣＯＭＰもまた上昇
する。ＶＣＣＰが約５．０ボルトに上昇するとき、ＶＣ
ＯＭＰはＶＣＣに達し、チャージポンプユニット１０５
が非活性化される。図３における時間４．０の後、ＶＣ
ＯＭＰ＝ＶＣＣである安定状態条件が構築され、ＶＣＣ
Ｐは、ＶＣＣ＋ＶＲＥＦに実質的に等しい大きさに調整
される。
は３．６Ｖに上昇する。ＶＣＯＭＰがＶＣＣよりも小さ
い時間期間中は、チャージポンプユニット１０５が活性
化されて、（ある遅延の後に）ＶＣＣＰを上昇させる。
これは、図３においては３．０で示される時間前後で示
される。ＶＣＣＰが上昇すると、ＶＣＯＭＰもまた上昇
する。ＶＣＣＰが約５．０ボルトに上昇するとき、ＶＣ
ＯＭＰはＶＣＣに達し、チャージポンプユニット１０５
が非活性化される。図３における時間４．０の後、ＶＣ
ＯＭＰ＝ＶＣＣである安定状態条件が構築され、ＶＣＣ
Ｐは、ＶＣＣ＋ＶＲＥＦに実質的に等しい大きさに調整
される。
【００２２】以上に本発明をある程度特定的に説明しか
つ図示したが、この開示は例示の目的のためのみのもの
であって、複数部分を組合せおよび配列することで前掲
の特許請求の範囲および精神から離れることなく多くの
変更が可能であることが、当業者には理解されるであろ
う。
つ図示したが、この開示は例示の目的のためのみのもの
であって、複数部分を組合せおよび配列することで前掲
の特許請求の範囲および精神から離れることなく多くの
変更が可能であることが、当業者には理解されるであろ
う。
【図１】 本発明に従った電圧シフト装置の一実施例を
ブロック図で示す図である。
ブロック図で示す図である。
【図２】 本発明に従った一実施例を概略的に示す図で
ある。
ある。
【図３】 図２に示した実施例の装置の動作を示す波形
図である。
図である。
１００ 比較器、１０４ 制御回路、１０５ チャージ
ポンプ回路、２０４，２０５，２０６，２０７，２０
８，２０９，２１０，２１１ スイッチ、２１２，２１
３ キャパシタ、２１４ 差動増幅器。
ポンプ回路、２０４，２０５，２０６，２０７，２０
８，２０９，２１０，２１１ スイッチ、２１２，２１
３ キャパシタ、２１４ 差動増幅器。
Claims (14)
- 【請求項１】 第１の電源電圧から第２の電源電圧を生
成する装置であって、該第２の電源電圧は該第１の電源
電圧よりも大きく、該装置は、 接地電位をその上に有する接地ノードと、 該第１の電源電圧をその上に有する第１の電源ノード
と、 該第２の電源電圧をその上に有する第２の電源ノード
と、 該接地電位よりもＶＲＥＦだけ大きい第１の基準電圧を
生成する第１の基準電圧発生器と、 該第１の基準電圧を使用して該第２の電源電圧電位より
もＶＲＥＦだけ小さい第２の基準電圧を生成する第２の
基準電圧発生器と、を含む、装置。 - 【請求項２】 該第２の基準電圧に結合された非反転入
力、該第２の電源ノードに結合された反転入力、および
制御信号を生成する出力を有する比較器と、 該第１の電源ノードに結合され、該制御信号に応答して
該第２の電源電圧を生成するチャージポンプ回路と、を
さらに含む、請求項１に記載の装置。 - 【請求項３】 該第２の基準電圧は、安定な状態で該第
１の電源電圧に実質的に等しい、請求項１に記載の装
置。 - 【請求項４】 該第２の基準電圧発生器は、 該基準電圧発生器に結合された反転入力ノード、非反転
入力ノード、および出力ノードを有する差動増幅器と、 電流調整スイッチを含む出力段とをさらに含み、該電流
調整スイッチは、該第２の基準電圧を生成する第１のノ
ード、該差動増幅器の非反転出力に結合された第２のノ
ード、および該差動増幅器の出力ノードに動作的に結合
された制御ノードを有する、請求項１に記載の装置。 - 【請求項５】 該出力段は、 該第２の電源ノードと該電流調整スイッチの該第１のノ
ードとの間に結合された第１の負荷素子と、 該接地ノードと該電流調整スイッチの該第２のノードと
の間に結合された第２の負荷素子と、をさらに含む、請
求項４に記載の装置。 - 【請求項６】 制御素子は、該第１の負荷素子に結合さ
れたソースおよび該第２の負荷素子に結合されたドレイ
ンを有するｐチャネル電界効果トランジスタを含む、請
求項５に記載の装置。 - 【請求項７】 該第１および第２の負荷素子はインピー
ダンスが調和された素子を含む、請求項５に記載の装
置。 - 【請求項８】 電源電圧よりも予め選択された量だけ低
い基準電圧を生成するための基準電圧発生器であって、
該基準電圧発生器は、 接地電位をその上に有する接地ノードと、 該電源電圧をその上に有する電源ノードと、 該接地電位よりもＶＲＥＦだけ大きい第１の基準電圧を
生成する基準電圧ソースと、 該接地ノードに結合されて内部基準信号を生成する第１
の負荷素子と、を含み、該内部基準信号は該第１の負荷
素子を流れる電流の大きさによって決定され、さらに、 該第１の基準電圧に結合された第１の入力、該内部基準
信号に結合された第２の入力、および該第１および第２
の入力における信号間の差によって決定される信号を生
成する出力を有する差動増幅器と、 該差動増幅器の出力に結合された制御ノードを有し、該
第１の負荷素子を通じる電流を決定するよう結合された
電流調整スイッチと、 該第１の負荷素子と直列に結合されかつ該電源ノードに
結合された第２の負荷素子と、を含み、該第２の負荷素
子は、該第２の負荷素子が該第２の基準電圧を生成する
ように選択されたインピーダンスを有し、該第２の基準
電圧は該電源電位よりも予め選択された量だけ低い、基
準電圧発生器。 - 【請求項９】 該第１および第２の負荷素子はインピー
ダンスが調和されている、請求項８に記載の電圧シフト
回路。 - 【請求項１０】 該第１および第２の負荷素子は、調和
された電界効果トランジスタを含む、請求項８に記載の
電圧シフト回路。 - 【請求項１１】 供給された電圧から所望の電圧を生成
するための方法であって、該方法は、 基準電圧を基準ノード上に提供するステップと、 供給電圧を供給ノード上に提供するステップと、 該基準電圧をフィードバック信号で差動的に増幅して、
差動増幅された信号を生成するステップと、 該フィードバック信号を生成するよう、第１の負荷素子
を通じる電流を調整するステップと、 該調整された電流を第２の負荷素子を通じて該供給ノー
ドに結合するステップと、 該差動増幅された信号を使用して該第１および第２の負
荷素子を通じる電流を変調し、それにより、該第２の負
荷素子にかかる電圧降下が該基準電圧によって決定され
るようにするステップと、を含む、方法。 - 【請求項１２】 該第１の負荷素子を通じる電流を調整
するステップは、該第１の負荷素子にかかるオン電圧が
該基準電圧と実質的に等しくなるようにするように行な
われる、請求項１１に記載の方法。 - 【請求項１３】 該調整された電流を結合するステップ
は、該調整された電流を該第１の負荷素子から該第２の
負荷素子を通じて直列に導くステップを含む、請求項１
２に記載の方法。 - 【請求項１４】 供給電圧よりも一定量だけ小さい所望
の電圧を生成するための装置であって、該装置は、 該供給電圧をその上に有する供給ノードと、 該供給ノードから電流を導く電流経路と、 該電流経路内の電流調整スイッチと、 該電流経路内にあって、該電流調整スイッチに動作的に
結合されて、同じ電流がその各々に流れるようにされる
第１および第２の負荷素子と、を含み、該第１および第
２の負荷素子は、該電流経路を流れる電流によって決定
されるオン電圧を有し、さらに、 該第１のスイッチの該オン電圧を感知して該第１のスイ
ッチにかかる該オン電圧を該電流調整スイッチを制御す
ることによって予め選択されたレベルに維持するように
結合されたフィードバック回路を含む、装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211185A JP5102413B2 (ja) | 2000-07-12 | 2000-07-12 | 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211185A JP5102413B2 (ja) | 2000-07-12 | 2000-07-12 | 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002032991A true JP2002032991A (ja) | 2002-01-31 |
| JP2002032991A5 JP2002032991A5 (ja) | 2007-07-12 |
| JP5102413B2 JP5102413B2 (ja) | 2012-12-19 |
Family
ID=18707340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000211185A Expired - Lifetime JP5102413B2 (ja) | 2000-07-12 | 2000-07-12 | 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5102413B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010129135A (ja) * | 2008-11-28 | 2010-06-10 | Renesas Technology Corp | 半導体装置 |
| JP2013175263A (ja) * | 2012-02-27 | 2013-09-05 | Samsung Electronics Co Ltd | 低い外部電源電圧に適した電圧発生部 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076582A (ja) * | 1992-11-12 | 1995-01-10 | Matsushita Electric Ind Co Ltd | レベル検知回路及びこれを使用した昇圧電源発生回路 |
| JPH10289023A (ja) * | 1997-04-11 | 1998-10-27 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH11150230A (ja) * | 1997-11-17 | 1999-06-02 | Nec Corp | 負電圧生成回路 |
| JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
-
2000
- 2000-07-12 JP JP2000211185A patent/JP5102413B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076582A (ja) * | 1992-11-12 | 1995-01-10 | Matsushita Electric Ind Co Ltd | レベル検知回路及びこれを使用した昇圧電源発生回路 |
| JPH10289023A (ja) * | 1997-04-11 | 1998-10-27 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH11150230A (ja) * | 1997-11-17 | 1999-06-02 | Nec Corp | 負電圧生成回路 |
| JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010129135A (ja) * | 2008-11-28 | 2010-06-10 | Renesas Technology Corp | 半導体装置 |
| JP2013175263A (ja) * | 2012-02-27 | 2013-09-05 | Samsung Electronics Co Ltd | 低い外部電源電圧に適した電圧発生部 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5102413B2 (ja) | 2012-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194887B1 (en) | Internal voltage generator | |
| US5982162A (en) | Internal voltage generation circuit that down-converts external power supply voltage and semiconductor device generating internal power supply voltage on the basis of reference voltage | |
| KR20020048264A (ko) | 펌핑 전압 레귤레이션 회로 | |
| JP3087838B2 (ja) | 定電圧発生回路 | |
| KR100956776B1 (ko) | 네거티브 전압 생성 장치 | |
| US7834680B2 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
| EP0600527B1 (en) | Stress mode circuit for an integrated circuit with on-chip voltage down converter | |
| US9081402B2 (en) | Semiconductor device having a complementary field effect transistor | |
| US7068547B2 (en) | Internal voltage generating circuit in semiconductor memory device | |
| EP0052504A1 (en) | Semiconductor buffer circuit | |
| KR100493599B1 (ko) | 워드선활성화전압의안정화회로를가지는반도체기억장치 | |
| JP3186034B2 (ja) | 基準電圧発生回路 | |
| TWI408691B (zh) | 內部電壓產生器 | |
| KR100762873B1 (ko) | 내부 전압 발생기 | |
| US6285242B1 (en) | Reference voltage shifter | |
| US7489578B2 (en) | Boosted voltage level detector in semiconductor memory device | |
| US20060186865A1 (en) | Voltage regulator | |
| US7859135B2 (en) | Internal power supply circuit having a cascode current mirror circuit | |
| JP5102413B2 (ja) | 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置 | |
| US8222952B2 (en) | Semiconductor device having a complementary field effect transistor | |
| TW201910958A (zh) | 調節電路及其提供調節電壓至目標電路的方法 | |
| US5361000A (en) | Reference potential generating circuit | |
| KR100821570B1 (ko) | 고전압 발생 장치 | |
| KR20020006768A (ko) | 기준 전압 시프터 | |
| KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5102413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |