JP2002026258A - トリミング回路及び半導体集積回路装置 - Google Patents
トリミング回路及び半導体集積回路装置Info
- Publication number
- JP2002026258A JP2002026258A JP2000202182A JP2000202182A JP2002026258A JP 2002026258 A JP2002026258 A JP 2002026258A JP 2000202182 A JP2000202182 A JP 2000202182A JP 2000202182 A JP2000202182 A JP 2000202182A JP 2002026258 A JP2002026258 A JP 2002026258A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- resistance value
- circuit
- resistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
Abstract
(57)【要約】
【課題】抵抗値の双方向調整が可能であるとともに、抵
抗値の調整時に必ずトリミングすることを前提としない
トリミング回路を提供する。 【解決手段】トリミング回路部Ａは、第１及び第２の抵
抗Ｒ１，Ｒ２及び第１の抵抗調整手段であるツェナーダ
イオードＺ１及び第２の抵抗調整手段であるヒューズＦ
１により構成されている。そして、第１の抵抗Ｒ１とツ
ェナーダイオードＺ１との並列回路と、第２の抵抗Ｒ２
とヒューズＦ１との並列回路とは直列接続されている。
従って、トリミングをしない状態でのトリミング回路部
Ａの抵抗値より高抵抗値に調整するにはヒューズＦ１に
よって、低抵抗値に調整するにはツェナーダイオードＺ
１によってトリミングを行うことで、抵抗値の双方向調
整が可能となる。
抗値の調整時に必ずトリミングすることを前提としない
トリミング回路を提供する。 【解決手段】トリミング回路部Ａは、第１及び第２の抵
抗Ｒ１，Ｒ２及び第１の抵抗調整手段であるツェナーダ
イオードＺ１及び第２の抵抗調整手段であるヒューズＦ
１により構成されている。そして、第１の抵抗Ｒ１とツ
ェナーダイオードＺ１との並列回路と、第２の抵抗Ｒ２
とヒューズＦ１との並列回路とは直列接続されている。
従って、トリミングをしない状態でのトリミング回路部
Ａの抵抗値より高抵抗値に調整するにはヒューズＦ１に
よって、低抵抗値に調整するにはツェナーダイオードＺ
１によってトリミングを行うことで、抵抗値の双方向調
整が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路等
において、抵抗値の調整を行うトリミング回路に関する
ものである。
において、抵抗値の調整を行うトリミング回路に関する
ものである。
【０００２】半導体集積回路の製造において、出荷前に
その抵抗値の調整が行われる。近年、携帯電話市場は急
速に発達してきており、そこに使用される電源ＩＣに
は、高性能・高精度のものが要求されている。
その抵抗値の調整が行われる。近年、携帯電話市場は急
速に発達してきており、そこに使用される電源ＩＣに
は、高性能・高精度のものが要求されている。
【０００３】そのため、抵抗値の調整を行う場合には、
目標とした抵抗値に正確に設定できる精度の高いトリミ
ング回路を提供する必要がある。
目標とした抵抗値に正確に設定できる精度の高いトリミ
ング回路を提供する必要がある。
【０００４】
【従来の技術】図５及び図６は、トリミング回路の従来
例を示す。図５に示す２ビットツェナーＺＡＰトリミン
グ回路は、トリミング回路部Ｅに抵抗Ｒ０，Ｒ３が接続
されている。前記トリミング回路部Ｅは、抵抗Ｒ１とツ
ェナーダイオードＺ１の並列回路と、抵抗Ｒ２とツェナ
ーダイオードＺ２の並列回路を直列接続して構成され、
前記抵抗Ｒ０は抵抗Ｒ１に、前記抵抗Ｒ３は抵抗Ｒ２に
直列に接続されている。そして、前記ツェナーダイオー
ドＺ１，Ｚ２は、トリミング用端子Ｔ１，Ｔ２，Ｔ３よ
り高電圧を印加することで破壊されて導通状態になる。
例を示す。図５に示す２ビットツェナーＺＡＰトリミン
グ回路は、トリミング回路部Ｅに抵抗Ｒ０，Ｒ３が接続
されている。前記トリミング回路部Ｅは、抵抗Ｒ１とツ
ェナーダイオードＺ１の並列回路と、抵抗Ｒ２とツェナ
ーダイオードＺ２の並列回路を直列接続して構成され、
前記抵抗Ｒ０は抵抗Ｒ１に、前記抵抗Ｒ３は抵抗Ｒ２に
直列に接続されている。そして、前記ツェナーダイオー
ドＺ１，Ｚ２は、トリミング用端子Ｔ１，Ｔ２，Ｔ３よ
り高電圧を印加することで破壊されて導通状態になる。
【０００５】このように構成されたツェナーＺＡＰトリ
ミング回路において抵抗値を調整するには、前記ツェナ
ーダイオードＺ１，Ｚ２のいずれか一方、もしくは両方
に破壊電圧をかけて、該ツェナーダイオードＺ１，Ｚ２
を導通させる。すると、前記トリミング回路部Ｅの抵抗
値を下げることが可能となる。
ミング回路において抵抗値を調整するには、前記ツェナ
ーダイオードＺ１，Ｚ２のいずれか一方、もしくは両方
に破壊電圧をかけて、該ツェナーダイオードＺ１，Ｚ２
を導通させる。すると、前記トリミング回路部Ｅの抵抗
値を下げることが可能となる。
【０００６】図６に示す２ビットヒューズトリミング回
路のトリミング回路部Ｆは、前記ツェナーＺＡＰトリミ
ング回路において、前記ツェナーダイオードＺ１，Ｚ２
をヒューズＦ１，Ｆ２に置き換えた構成になっている。
前記ヒューズＦ１，Ｆ２は低抵抗であり、ヒューズＦ１
の抵抗値は、前記抵抗Ｒ１の抵抗値に比べて十分小さ
く、ヒューズＦ２の抵抗値は、前記抵抗Ｒ２の抵抗値に
比べて十分小さい。
路のトリミング回路部Ｆは、前記ツェナーＺＡＰトリミ
ング回路において、前記ツェナーダイオードＺ１，Ｚ２
をヒューズＦ１，Ｆ２に置き換えた構成になっている。
前記ヒューズＦ１，Ｆ２は低抵抗であり、ヒューズＦ１
の抵抗値は、前記抵抗Ｒ１の抵抗値に比べて十分小さ
く、ヒューズＦ２の抵抗値は、前記抵抗Ｒ２の抵抗値に
比べて十分小さい。
【０００７】このように構成されたヒューズトリミング
回路において抵抗値を調整するには、前記ヒューズＦ
１，Ｆ２のいずれか一方、もしくは両方に電流を流し、
該ヒューズＦ１，Ｆ２を溶断して非導通とさせる。する
と、前記トリミング回路部Ｆの抵抗値を上げることが可
能となる。
回路において抵抗値を調整するには、前記ヒューズＦ
１，Ｆ２のいずれか一方、もしくは両方に電流を流し、
該ヒューズＦ１，Ｆ２を溶断して非導通とさせる。する
と、前記トリミング回路部Ｆの抵抗値を上げることが可
能となる。
【０００８】
【発明が解決しようとする課題】ところが、上記のよう
なトリミング回路では、図５に示す、ツェナーＺＡＰト
リミング回路においては、ツェナーダイオードＺ１，Ｚ
２の少なくともいずれか一つを導通状態にさせること
で、抵抗値を低く調整することのみ可能となっている。
従って、トリミング回路部Ｅの抵抗Ｒ１，Ｒ２の初期値
を高く設定しておく必要がある。
なトリミング回路では、図５に示す、ツェナーＺＡＰト
リミング回路においては、ツェナーダイオードＺ１，Ｚ
２の少なくともいずれか一つを導通状態にさせること
で、抵抗値を低く調整することのみ可能となっている。
従って、トリミング回路部Ｅの抵抗Ｒ１，Ｒ２の初期値
を高く設定しておく必要がある。
【０００９】一方、図６に示す、ヒューズトリミング回
路においては、ヒューズＦ１，Ｆ２の少なくともいずれ
か一つを非導通状態とさせることで、抵抗値を高く調整
することのみ可能となっている。従って、トリミング回
路部Ｆの抵抗Ｒ１，Ｒ２の初期値を低く設定しておく必
要がある。
路においては、ヒューズＦ１，Ｆ２の少なくともいずれ
か一つを非導通状態とさせることで、抵抗値を高く調整
することのみ可能となっている。従って、トリミング回
路部Ｆの抵抗Ｒ１，Ｒ２の初期値を低く設定しておく必
要がある。
【００１０】すなわち、前者及び後者の両回路では抵抗
値の双方向調整ができないため、目標とする抵抗値を、
ｎｏｎトリミング時における抵抗値に狙って設定するこ
とができず、トリミングすることによって、抵抗値を目
標値に設定するようになっていた。
値の双方向調整ができないため、目標とする抵抗値を、
ｎｏｎトリミング時における抵抗値に狙って設定するこ
とができず、トリミングすることによって、抵抗値を目
標値に設定するようになっていた。
【００１１】本発明は、上記のような問題点に鑑みてな
されるものであり、その目的は、抵抗値の双方向調整が
可能であるとともに、抵抗値の調整時に必ずトリミング
することを前提としないトリミング回路を提供すること
にある。
されるものであり、その目的は、抵抗値の双方向調整が
可能であるとともに、抵抗値の調整時に必ずトリミング
することを前提としないトリミング回路を提供すること
にある。
【００１２】
【課題を解決するための手段】図１は、請求項１の原理
説明図である。すなわち、トリミング回路部Ａは、第１
及び第２の抵抗Ｒ１，Ｒ２及び第１の抵抗調整手段であ
るツェナーダイオードＺ１及び第２の抵抗調整手段であ
るヒューズＦ１により構成されている。そして、前記第
１の抵抗Ｒ１と前記ツェナーダイオードＺ１との並列回
路と、前記第２の抵抗Ｒ２と前記ヒューズＦ１との並列
回路が直列接続されている。
説明図である。すなわち、トリミング回路部Ａは、第１
及び第２の抵抗Ｒ１，Ｒ２及び第１の抵抗調整手段であ
るツェナーダイオードＺ１及び第２の抵抗調整手段であ
るヒューズＦ１により構成されている。そして、前記第
１の抵抗Ｒ１と前記ツェナーダイオードＺ１との並列回
路と、前記第２の抵抗Ｒ２と前記ヒューズＦ１との並列
回路が直列接続されている。
【００１３】前記ツェナーダイオードＺ１は、破壊電圧
が印加されると導通状態となり、一方、ヒューズＦ１
は、該ヒューズＦ１に電流を流し溶断されると非導通状
態となる。
が印加されると導通状態となり、一方、ヒューズＦ１
は、該ヒューズＦ１に電流を流し溶断されると非導通状
態となる。
【００１４】従って、トリミングをしない状態でのトリ
ミング回路部Ａの抵抗値が、所望の抵抗値より高い場合
には、ツェナーダイオードＺ１を導通状態とし、所望の
抵抗値より低い場合には、ヒューズＦ１を非導通状態と
することで、抵抗値の双方向調整が可能となる。
ミング回路部Ａの抵抗値が、所望の抵抗値より高い場合
には、ツェナーダイオードＺ１を導通状態とし、所望の
抵抗値より低い場合には、ヒューズＦ１を非導通状態と
することで、抵抗値の双方向調整が可能となる。
【００１５】
【発明の実施の形態】（第一の実施の形態）図２は、こ
の発明を具体化したトリミング回路の第一の実施の形態
を示す。
の発明を具体化したトリミング回路の第一の実施の形態
を示す。
【００１６】トリミング回路部Ｂは、抵抗Ｒ１に、ツェ
ナーダイオードＺ１と抵抗Ｒ１ａとの直列回路が並列に
接続された回路と、抵抗Ｒ２に、ヒューズＦ１と抵抗Ｒ
２ａとの直列回路が並列に接続された回路とが直列に接
続されている。前記ヒューズＦ１は低抵抗であり、前記
抵抗Ｒ２，Ｒ２ａの抵抗値に比べ十分小さくなってい
る。また、前記抵抗Ｒ１には抵抗Ｒ０が直列接続され、
前記抵抗Ｒ２には抵抗Ｒ３が直列接続されている。
ナーダイオードＺ１と抵抗Ｒ１ａとの直列回路が並列に
接続された回路と、抵抗Ｒ２に、ヒューズＦ１と抵抗Ｒ
２ａとの直列回路が並列に接続された回路とが直列に接
続されている。前記ヒューズＦ１は低抵抗であり、前記
抵抗Ｒ２，Ｒ２ａの抵抗値に比べ十分小さくなってい
る。また、前記抵抗Ｒ１には抵抗Ｒ０が直列接続され、
前記抵抗Ｒ２には抵抗Ｒ３が直列接続されている。
【００１７】そして、前記ツェナーダイオードＺ１は、
トリミング用端子Ｔ１，Ｔ２間に電圧を印加して破壊す
ることで導通状態となり、前記ヒューズＦ１は、該ヒュ
ーズに電流を流して溶断することで非導通状態となる。
トリミング用端子Ｔ１，Ｔ２間に電圧を印加して破壊す
ることで導通状態となり、前記ヒューズＦ１は、該ヒュ
ーズに電流を流して溶断することで非導通状態となる。
【００１８】さて、このように構成されたトリミング回
路では、トリミングを行わない（以下、ｎｏｎトリミン
グ）時、ツェナーダイオードＺ１は非導通状態、ヒュー
ズＦ１は導通状態にある。
路では、トリミングを行わない（以下、ｎｏｎトリミン
グ）時、ツェナーダイオードＺ１は非導通状態、ヒュー
ズＦ１は導通状態にある。
【００１９】従って、抵抗Ｒ１，Ｒ１ａ，Ｒ２，Ｒ２ａ
及びヒューズＦ１の抵抗値をそれぞれｒ１，ｒ１ａ，ｒ
２，ｒ２ａ，ｆ１（ｆ１≪ｒ２，ｒ２ａ）とし、ヒュー
ズ抵抗値ｆ１が無視できるとすると、ｎｏｎトリミング
時におけるトリミング回路部Ｂの抵抗値は次のようにな
る。
及びヒューズＦ１の抵抗値をそれぞれｒ１，ｒ１ａ，ｒ
２，ｒ２ａ，ｆ１（ｆ１≪ｒ２，ｒ２ａ）とし、ヒュー
ズ抵抗値ｆ１が無視できるとすると、ｎｏｎトリミング
時におけるトリミング回路部Ｂの抵抗値は次のようにな
る。
【００２０】 ｒ１＋（ｒ２×ｒ２ａ）÷（ｒ２＋ｒ２ａ） 次いで、ｎｏｎトリミング時より抵抗値を低く調整する
ときは、ツェナーダイオードＺ１によりトリミングを行
う。すなわち、ツェナーダイオードＺ１に破壊電圧を印
加して導通状態とする。このとき、トリミング回路部Ｂ
の抵抗値は次のようになる。
ときは、ツェナーダイオードＺ１によりトリミングを行
う。すなわち、ツェナーダイオードＺ１に破壊電圧を印
加して導通状態とする。このとき、トリミング回路部Ｂ
の抵抗値は次のようになる。
【００２１】（ｒ１×ｒ１ａ）÷（ｒ１＋ｒ１ａ）＋
（ｒ２×ｒ２ａ）÷（ｒ２＋ｒ２ａ） また、ｎｏｎトリミング時より抵抗値を高く調整すると
きは、ヒューズＦ１によりトリミングを行う。すなわ
ち、ヒューズＦ１に電流を流して溶断し、ヒューズＦ１
を非導通状態とする。このとき、トリミング回路部Ｂの
抵抗値は次のようになる。
（ｒ２×ｒ２ａ）÷（ｒ２＋ｒ２ａ） また、ｎｏｎトリミング時より抵抗値を高く調整すると
きは、ヒューズＦ１によりトリミングを行う。すなわ
ち、ヒューズＦ１に電流を流して溶断し、ヒューズＦ１
を非導通状態とする。このとき、トリミング回路部Ｂの
抵抗値は次のようになる。
【００２２】ｒ１＋ｒ２ そして、ｎｏｎトリミング時における抵抗値に対して微
調整を行うときは、ツェナーダイオードＺ１、ヒューズ
Ｆ１によりトリミングを行う。すなわち、ツェナーダイ
オードＺ１を導通状態、ヒューズＦ１を非導通状態とす
ると、トリミング回路部Ｂの抵抗値は次のようになる。
調整を行うときは、ツェナーダイオードＺ１、ヒューズ
Ｆ１によりトリミングを行う。すなわち、ツェナーダイ
オードＺ１を導通状態、ヒューズＦ１を非導通状態とす
ると、トリミング回路部Ｂの抵抗値は次のようになる。
【００２３】 （ｒ１×ｒ１ａ）÷（ｒ１＋ｒ１ａ）＋ｒ２ 従って、上記のように構成されたトリミング回路では、
以下に示す作用効果を得ることができる。
以下に示す作用効果を得ることができる。
【００２４】（１）ｎｏｎトリミング時におけるトリミ
ング回路部Ｂの抵抗値に対して、高抵抗値に調整できる
ヒューズ及び低抵抗値に調整できるツェナーダイオード
を設けた。この構成にすれば、目標とする抵抗値を、ｎ
ｏｎトリミング時における抵抗値となるように設定する
ことが可能となり、必ずしもトリミングする必要がなく
なるとともに、抵抗値の調整の必要が生じた場合でも、
抵抗値の双方向調整が可能となる。
ング回路部Ｂの抵抗値に対して、高抵抗値に調整できる
ヒューズ及び低抵抗値に調整できるツェナーダイオード
を設けた。この構成にすれば、目標とする抵抗値を、ｎ
ｏｎトリミング時における抵抗値となるように設定する
ことが可能となり、必ずしもトリミングする必要がなく
なるとともに、抵抗値の調整の必要が生じた場合でも、
抵抗値の双方向調整が可能となる。
【００２５】（２）ツェナーダイオードＺ１及びヒュー
ズＦ１によりトリミングを行うと、ツェナーダイオード
Ｚ１に直列接続されている抵抗Ｒ１ａにより、ｎｏｎト
リミング時における抵抗値に対して微調整が可能であ
る。
ズＦ１によりトリミングを行うと、ツェナーダイオード
Ｚ１に直列接続されている抵抗Ｒ１ａにより、ｎｏｎト
リミング時における抵抗値に対して微調整が可能であ
る。
【００２６】（３）抵抗値の双方向調整が可能になるた
め、精度の向上及び歩留まりの向上、さらには電源ＩＣ
回路等への組み込みまでの試験時間の短縮を図ることが
できる。 （第二の実施の形態）図３に、本発明の第二の実施の形
態を示す。
め、精度の向上及び歩留まりの向上、さらには電源ＩＣ
回路等への組み込みまでの試験時間の短縮を図ることが
できる。 （第二の実施の形態）図３に、本発明の第二の実施の形
態を示す。
【００２７】なお、この実施の形態では、前記第一の実
施の形態におけるツェナーダイオードＺ１に直列接続し
た抵抗Ｒ１ａ及びヒューズＦ１に直列接続した抵抗Ｒ２
ａを抵抗Ｒａで共通として、トリミング回路部Ｃを構成
している。前記抵抗Ｒａの抵抗値は、前記ヒューズＦ１
の抵抗値に比べ十分大きい値になっている。
施の形態におけるツェナーダイオードＺ１に直列接続し
た抵抗Ｒ１ａ及びヒューズＦ１に直列接続した抵抗Ｒ２
ａを抵抗Ｒａで共通として、トリミング回路部Ｃを構成
している。前記抵抗Ｒａの抵抗値は、前記ヒューズＦ１
の抵抗値に比べ十分大きい値になっている。
【００２８】その他の構成は、前記第一の実施の形態と
同一の構成になっており、説明の便宜上、同一構成部分
については同一符号を付して、詳細な説明を省略する。
このように構成されたトリミング回路では、抵抗Ｒａの
抵抗値をｒａとし、ヒューズＦ１の抵抗値が無視できる
とすると、ｎｏｎトリミング時におけるトリミング回路
部Ｃの抵抗値は次のようになる。
同一の構成になっており、説明の便宜上、同一構成部分
については同一符号を付して、詳細な説明を省略する。
このように構成されたトリミング回路では、抵抗Ｒａの
抵抗値をｒａとし、ヒューズＦ１の抵抗値が無視できる
とすると、ｎｏｎトリミング時におけるトリミング回路
部Ｃの抵抗値は次のようになる。
【００２９】ｒ１＋（ｒ２×ｒａ）÷（ｒ２＋ｒａ） 次いで、抵抗値を低く調整したいときは、ツェナーダイ
オードＺ１によりトリミングを行うと、トリミング回路
部Ｃの抵抗値は、ほぼ０になる。
オードＺ１によりトリミングを行うと、トリミング回路
部Ｃの抵抗値は、ほぼ０になる。
【００３０】また、抵抗値を高く調整したいときは、ヒ
ューズＦ１によりトリミングを行うと、トリミング回路
部Ｃの抵抗値は次のようになる。ｒ１＋ｒ２さらに、ｎ
ｏｎトリミング時における抵抗値に対して微調整を行う
ときは、ツェナーダイオードＺ１及びヒューズＦ１によ
りトリミングを行う。このとき、トリミング回路部Ｃの
抵抗値は次のようになる。
ューズＦ１によりトリミングを行うと、トリミング回路
部Ｃの抵抗値は次のようになる。ｒ１＋ｒ２さらに、ｎ
ｏｎトリミング時における抵抗値に対して微調整を行う
ときは、ツェナーダイオードＺ１及びヒューズＦ１によ
りトリミングを行う。このとき、トリミング回路部Ｃの
抵抗値は次のようになる。
【００３１】（ｒ１×ｒａ）÷（ｒ１＋ｒａ）＋ｒ２ 従って、上記のように構成されたトリミング回路では、
前記第一の実施の形態で得られた（１），（３）の作用
効果に加えて、以下に示す作用効果を得ることができ
る。
前記第一の実施の形態で得られた（１），（３）の作用
効果に加えて、以下に示す作用効果を得ることができ
る。
【００３２】（１）ツェナーダイオードＺ１によりトリ
ミングを行うと、トリミング回路部Ｃの抵抗値をほぼ０
にすることができる。 （２）ツェナーダイオードＺ１及びヒューズＦ１により
トリミングを行うと、ツェナーダイオードＺ１に直列接
続されている抵抗Ｒａにより、ｎｏｎトリミング時にお
ける抵抗値に対して微調整が可能である。 （第三の実施の形態）図４に、本発明の第三の実施の形
態を示す。
ミングを行うと、トリミング回路部Ｃの抵抗値をほぼ０
にすることができる。 （２）ツェナーダイオードＺ１及びヒューズＦ１により
トリミングを行うと、ツェナーダイオードＺ１に直列接
続されている抵抗Ｒａにより、ｎｏｎトリミング時にお
ける抵抗値に対して微調整が可能である。 （第三の実施の形態）図４に、本発明の第三の実施の形
態を示す。
【００３３】この実施の形態は、トリミング回路部Ｄを
基準電圧回路に用いたものである。すなわち、図４に示
すように、ＰＮＰトランジスタＴｒ１，Ｔｒ２及びＮＰ
ＮトランジスタＴｒ３〜Ｔｒ６及び抵抗Ｒ０，Ｒ５，Ｒ
６によって基準電圧回路が構成され、前記抵抗Ｒ０，Ｒ
５が前記トリミング回路部Ｄに接続されている。
基準電圧回路に用いたものである。すなわち、図４に示
すように、ＰＮＰトランジスタＴｒ１，Ｔｒ２及びＮＰ
ＮトランジスタＴｒ３〜Ｔｒ６及び抵抗Ｒ０，Ｒ５，Ｒ
６によって基準電圧回路が構成され、前記抵抗Ｒ０，Ｒ
５が前記トリミング回路部Ｄに接続されている。
【００３４】前記トリミング回路部Ｄは、抵抗Ｒ１，Ｒ
２及びツェナーダイオードＺ１，Ｚ２で構成される２ビ
ットツェナーＺＡＰトリミング回路と、抵抗Ｒ３，Ｒ４
及びヒューズＦ１，Ｆ２で構成される２ビットヒューズ
トリミング回路とが直列に接続されている。
２及びツェナーダイオードＺ１，Ｚ２で構成される２ビ
ットツェナーＺＡＰトリミング回路と、抵抗Ｒ３，Ｒ４
及びヒューズＦ１，Ｆ２で構成される２ビットヒューズ
トリミング回路とが直列に接続されている。
【００３５】前記ヒューズＦ１の抵抗値は、前記Ｒ３の
抵抗値より十分小さく、前記ヒューズＦ２の抵抗値は、
前記抵抗Ｒ４の抵抗値より十分小さい。そして、前記ツ
ェナーダイオードＺ１，Ｚ２は、トリミング用端子Ｔ
１，Ｔ２間及びＴ２，Ｔ３間に破壊電圧を印加すると導
通状態となる。一方、ヒューズＦ１，Ｆ２は、トリミン
グ用端子Ｔ３，Ｔ４間及びＴ４，Ｔ５間より、ヒューズ
Ｆ１，Ｆ２に電流を流して溶断すると非導通状態とな
る。
抵抗値より十分小さく、前記ヒューズＦ２の抵抗値は、
前記抵抗Ｒ４の抵抗値より十分小さい。そして、前記ツ
ェナーダイオードＺ１，Ｚ２は、トリミング用端子Ｔ
１，Ｔ２間及びＴ２，Ｔ３間に破壊電圧を印加すると導
通状態となる。一方、ヒューズＦ１，Ｆ２は、トリミン
グ用端子Ｔ３，Ｔ４間及びＴ４，Ｔ５間より、ヒューズ
Ｆ１，Ｆ２に電流を流して溶断すると非導通状態とな
る。
【００３６】さて、このように構成されたトリミング回
路では、トリミング回路部Ｄの各抵抗の抵抗値を、Ｒ１
＝４ｒ、Ｒ２＝ｒ、Ｒ３＝２ｒ、Ｒ４＝８ｒ、ヒューズ
Ｆ１，Ｆ２の抵抗値をｆ１，ｆ２とし、該ヒューズ抵抗
値ｆ１，ｆ２が無視できるとすると、トリミング回路部
Ｄの抵抗値を以下のように調整できる。
路では、トリミング回路部Ｄの各抵抗の抵抗値を、Ｒ１
＝４ｒ、Ｒ２＝ｒ、Ｒ３＝２ｒ、Ｒ４＝８ｒ、ヒューズ
Ｆ１，Ｆ２の抵抗値をｆ１，ｆ２とし、該ヒューズ抵抗
値ｆ１，ｆ２が無視できるとすると、トリミング回路部
Ｄの抵抗値を以下のように調整できる。
【００３７】ヒューズＦ１，Ｆ２によりトリミングした
場合、 Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＝１５ｒ ヒューズＦ１，Ｆ２、ツェナーダイオードＺ２によりト
リミングした場合、 Ｒ１＋Ｒ３＋Ｒ４＝１４ｒ ヒューズＦ２によりトリミングした場合、 Ｒ１＋Ｒ２＋Ｒ４＝１３ｒ ヒューズＦ２、ツェナーダイオードＺ２によりトリミン
グした場合、 Ｒ１＋Ｒ４＝１２ｒ ヒューズＦ１，Ｆ２、ツェナーダイオードＺ１によりト
リミングした場合、 Ｒ２＋Ｒ３＋Ｒ４＝１１ｒ ヒューズＦ１，Ｆ２、ツェナーダイオードＺ１，Ｚ２に
よりトリミングした場合、 Ｒ３＋Ｒ４＝１０ｒ ヒューズＦ２、ツェナーダイオードＺ１によりトリミン
グした場合、 Ｒ２＋Ｒ４＝９ｒ ヒューズＦ２、ツェナーダイオードＺ１，Ｚ２によりト
リミングした場合、 Ｒ４＝８ｒ ヒューズＦ１によりトリミングした場合、 Ｒ１＋Ｒ２＋Ｒ３＝７ｒ ヒューズＦ１、ツェナーダイオードＺ２によりトリミン
グした場合、 Ｒ１＋Ｒ３＝６ｒ ｎｏｎトリミング時の場合、 Ｒ１＋Ｒ２＝５ｒ ツェナーダイオードＺ２によりトリミングした場合、 Ｒ１＝４ｒ ヒューズＦ１、ツェナーダイオードＺ１によりトリミン
グした場合、 Ｒ２＋Ｒ３＝３ｒ ヒューズＦ１、ツェナーダイオードＺ１，Ｚ２によりト
リミングした場合、 Ｒ３＝２ｒ ツェナーダイオードＺ１によりトリミングした場合、 Ｒ２＝ｒ そして、ツェナーダイオードＺ１，Ｚ２によりトリミン
グした場合、トリミング回路部Ｄの抵抗値は、ほぼ０と
なり、この実施の形態では１６段階の調整が可能とな
る。
場合、 Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＝１５ｒ ヒューズＦ１，Ｆ２、ツェナーダイオードＺ２によりト
リミングした場合、 Ｒ１＋Ｒ３＋Ｒ４＝１４ｒ ヒューズＦ２によりトリミングした場合、 Ｒ１＋Ｒ２＋Ｒ４＝１３ｒ ヒューズＦ２、ツェナーダイオードＺ２によりトリミン
グした場合、 Ｒ１＋Ｒ４＝１２ｒ ヒューズＦ１，Ｆ２、ツェナーダイオードＺ１によりト
リミングした場合、 Ｒ２＋Ｒ３＋Ｒ４＝１１ｒ ヒューズＦ１，Ｆ２、ツェナーダイオードＺ１，Ｚ２に
よりトリミングした場合、 Ｒ３＋Ｒ４＝１０ｒ ヒューズＦ２、ツェナーダイオードＺ１によりトリミン
グした場合、 Ｒ２＋Ｒ４＝９ｒ ヒューズＦ２、ツェナーダイオードＺ１，Ｚ２によりト
リミングした場合、 Ｒ４＝８ｒ ヒューズＦ１によりトリミングした場合、 Ｒ１＋Ｒ２＋Ｒ３＝７ｒ ヒューズＦ１、ツェナーダイオードＺ２によりトリミン
グした場合、 Ｒ１＋Ｒ３＝６ｒ ｎｏｎトリミング時の場合、 Ｒ１＋Ｒ２＝５ｒ ツェナーダイオードＺ２によりトリミングした場合、 Ｒ１＝４ｒ ヒューズＦ１、ツェナーダイオードＺ１によりトリミン
グした場合、 Ｒ２＋Ｒ３＝３ｒ ヒューズＦ１、ツェナーダイオードＺ１，Ｚ２によりト
リミングした場合、 Ｒ３＝２ｒ ツェナーダイオードＺ１によりトリミングした場合、 Ｒ２＝ｒ そして、ツェナーダイオードＺ１，Ｚ２によりトリミン
グした場合、トリミング回路部Ｄの抵抗値は、ほぼ０と
なり、この実施の形態では１６段階の調整が可能とな
る。
【００３８】上記のように構成されたトリミング回路で
は、前記第一の実施の形態で得られた（１），（３）の
作用効果に加えて、以下に示す作用効果を得ることがで
きる。
は、前記第一の実施の形態で得られた（１），（３）の
作用効果に加えて、以下に示す作用効果を得ることがで
きる。
【００３９】（１）２ビットのヒューズトリミング回
路、２ビットのツェナーＺＡＰトリミング回路を組合
せ、さらに各抵抗値に重み付けを与えることにより、抵
抗値の調整における変化率を細かく設定することがで
き、精度の高いトリミング回路を実現できる。
路、２ビットのツェナーＺＡＰトリミング回路を組合
せ、さらに各抵抗値に重み付けを与えることにより、抵
抗値の調整における変化率を細かく設定することがで
き、精度の高いトリミング回路を実現できる。
【００４０】（２）ツェナーダイオードＺ１，Ｚ２によ
りトリミングを行うと、トリミング回路部Ｄの抵抗値を
ほぼ０にすることができる。尚、前記各実施の形態は、
以下のように変更してもよい。
りトリミングを行うと、トリミング回路部Ｄの抵抗値を
ほぼ０にすることができる。尚、前記各実施の形態は、
以下のように変更してもよい。
【００４１】○前記各実施の形態における各抵抗の重み
付けを変更することで、抵抗値の調整を行ってもよい。 ○前記第三の実施の形態における各抵抗値の重み付けを
変更することにより、ｎｏｎトリミング時の抵抗値に対
して、高抵抗値に調整するときはヒューズＦ１，Ｆ２
で、低抵抗値に調整するときはツェナーダイオードＺ
１，Ｚ２でトリミングを行うこととする構成でもよい。
付けを変更することで、抵抗値の調整を行ってもよい。 ○前記第三の実施の形態における各抵抗値の重み付けを
変更することにより、ｎｏｎトリミング時の抵抗値に対
して、高抵抗値に調整するときはヒューズＦ１，Ｆ２
で、低抵抗値に調整するときはツェナーダイオードＺ
１，Ｚ２でトリミングを行うこととする構成でもよい。
【００４２】○ヒューズ及びツェナーダイオードのトリ
ミング素子の数は、前記各実施の形態に限られたもので
はない。すなわち、ビット数をさらに増加することによ
り、抵抗値の変化率を細かく設定することができ、より
所望とした抵抗値を得ることが可能になる。
ミング素子の数は、前記各実施の形態に限られたもので
はない。すなわち、ビット数をさらに増加することによ
り、抵抗値の変化率を細かく設定することができ、より
所望とした抵抗値を得ることが可能になる。
【００４３】
【発明の効果】以上、記述してきたように、この発明は
抵抗値の双方向調整が可能であるとともに、抵抗値の調
整時に必ずトリミングすることを前提としないトリミン
グ回路を提供することができる。
抵抗値の双方向調整が可能であるとともに、抵抗値の調
整時に必ずトリミングすることを前提としないトリミン
グ回路を提供することができる。
【図１】 本発明の原理説明図である。
【図２】 第一の実施の形態を示す回路図である。
【図３】 第二の実施の形態を示す回路図である。
【図４】 第三の実施の形態を示す回路図である。
【図５】 従来例を示す回路図である（ツェナーＺＡＰ
トリミング回路）。
トリミング回路）。
【図６】 従来例を示す回路図である（ヒューズトリミ
ング回路）。
ング回路）。
Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｚ１ 第１の抵抗調整手段 Ｆ１ 第２の抵抗調整手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 秀信 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5E032 AB01 BB01 CB03 CC04 TA03 TA11 5F038 AV02 AV04 AV10 AV15 BB01 EZ20 5F064 CC02 CC21 CC22 FF05 FF27 FF45
Claims (7)
- 【請求項１】 第１の抵抗に第１の抵抗調整手段が並列
に接続された回路と、 第２の抵抗に第２の抵抗調整手段が並列に接続された回
路とを直列に接続したトリミング回路であり、 前記トリミング回路の抵抗値は、 前記第１の抵抗調整手段により低抵抗値に調整可能と
し、前記第２の抵抗調整手段により高抵抗値に調整可能
とすることで、前記トリミング回路の抵抗値の双方向調
整を可能にすることを特徴とするトリミング回路。 - 【請求項２】 前記第１の抵抗と前記第１の抵抗調整手
段との並列回路を１つ以上備え、 前記第２の抵抗と前記第２の抵抗調整手段との並列回路
を１つ以上備え、 複数の前記並列回路をすべて直列に接続したことを特徴
とする請求項１に記載のトリミング回路。 - 【請求項３】 第１の抵抗に、第２の抵抗と第１の抵抗
調整手段との直列回路が並列に接続された回路と、 第３の抵抗に、第４の抵抗と第２の抵抗調整手段との直
列回路が並列に接続された回路とを直列に接続したトリ
ミング回路であり、 前記トリミング回路の抵抗値は、 前記第１の抵抗調整手段により低抵抗値に調整可能と
し、前記第２の抵抗調整手段により高抵抗値に調整可能
とすることで、前記トリミング回路の抵抗値の双方向調
整を可能にすることを特徴とするトリミング回路。 - 【請求項４】 前記第１の抵抗調整手段に直列接続した
第２の抵抗及び前記第２の抵抗調整手段に直列接続した
第４の抵抗を、１つの抵抗で共通化したことを特徴とす
る請求項３に記載のトリミング回路。 - 【請求項５】 前記第１の抵抗調整手段は、ツェナーダ
イオードで構成され、該ツェナーダイオードに印加され
る破壊電圧により該ツェナーダイオードを短絡し、前記
トリミング回路の抵抗値を低く調整することを特徴とす
る請求項１乃至４のいずれかに記載のトリミング回路。 - 【請求項６】 前記第２の抵抗調整手段は、ヒューズで
構成され、該ヒューズに電流を流し溶断することで該ヒ
ューズを開放し、前記トリミング回路の抵抗値を高く調
整することを特徴とする請求項１乃至４のいずれかに記
載のトリミング回路。 - 【請求項７】 請求項１乃至６のいずれかに記載のトリ
ミング回路を備えたことを特徴とする半導体集積回路装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000202182A JP2002026258A (ja) | 2000-07-04 | 2000-07-04 | トリミング回路及び半導体集積回路装置 |
| US09/769,241 US20020003447A1 (en) | 2000-07-04 | 2001-01-26 | Trimming circuit of semiconductor integrated device |
| KR1020010008929A KR20020004805A (ko) | 2000-07-04 | 2001-02-22 | 트리밍 회로 및 반도체 집적 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000202182A JP2002026258A (ja) | 2000-07-04 | 2000-07-04 | トリミング回路及び半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026258A true JP2002026258A (ja) | 2002-01-25 |
Family
ID=18699747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000202182A Withdrawn JP2002026258A (ja) | 2000-07-04 | 2000-07-04 | トリミング回路及び半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020003447A1 (ja) |
| JP (1) | JP2002026258A (ja) |
| KR (1) | KR20020004805A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215176B2 (en) | 2003-09-29 | 2007-05-08 | Seiko Epson Corporation | Analog value adjustment circuit, display driver circuit, and method of adjusting analog value |
| US7592855B2 (en) | 2006-07-11 | 2009-09-22 | Ricoh Company, Ltd. | Trimming circuit and semiconductor device |
| JP2009283506A (ja) * | 2008-05-19 | 2009-12-03 | Mitsumi Electric Co Ltd | 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101545697B1 (ko) | 2008-08-29 | 2015-08-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN102163604B (zh) * | 2010-02-23 | 2012-05-23 | 上海贝岭股份有限公司 | 一种电阻修正电路 |
| JP5752994B2 (ja) * | 2011-05-24 | 2015-07-22 | セイコーインスツル株式会社 | トリミング回路及び半導体装置 |
| US8405448B2 (en) * | 2011-06-10 | 2013-03-26 | David R. Hall | Capacitive discharge fuse programming apparatus and method |
| ITMI20130062A1 (it) * | 2013-01-17 | 2014-07-17 | St Microelectronics Srl | Circuito di trimming per un circuito integrato e relativo circuito integrato. |
| US9935206B2 (en) * | 2013-05-10 | 2018-04-03 | Ixys Corporation | Packaged overvoltage protection circuit for triggering thyristors |
| CN109411446A (zh) * | 2018-10-31 | 2019-03-01 | 中国电子科技集团公司第五十八研究所 | 1kω高精度电阻网络电路及其修调方法 |
| US10825536B1 (en) * | 2019-08-30 | 2020-11-03 | Qualcomm Incorporated | Programmable circuits for performing machine learning operations on edge devices |
| CN115407819A (zh) * | 2022-09-28 | 2022-11-29 | 上海积塔半导体有限公司 | 电压调节电路及其操作方法、以及芯片 |
-
2000
- 2000-07-04 JP JP2000202182A patent/JP2002026258A/ja not_active Withdrawn
-
2001
- 2001-01-26 US US09/769,241 patent/US20020003447A1/en not_active Abandoned
- 2001-02-22 KR KR1020010008929A patent/KR20020004805A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215176B2 (en) | 2003-09-29 | 2007-05-08 | Seiko Epson Corporation | Analog value adjustment circuit, display driver circuit, and method of adjusting analog value |
| US7592855B2 (en) | 2006-07-11 | 2009-09-22 | Ricoh Company, Ltd. | Trimming circuit and semiconductor device |
| JP2009283506A (ja) * | 2008-05-19 | 2009-12-03 | Mitsumi Electric Co Ltd | 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020003447A1 (en) | 2002-01-10 |
| KR20020004805A (ko) | 2002-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026258A (ja) | トリミング回路及び半導体集積回路装置 | |
| US6462609B2 (en) | Trimming circuit of semiconductor apparatus | |
| JP2000059202A (ja) | ドライバ回路の出力インピ―ダンス校正回路 | |
| US20080048737A1 (en) | Voltage Generating Circuit, Constant Current Circuit and Light Emitting Diode Driving Circuit | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US6580292B2 (en) | Universal PECL/LVDS output structure | |
| US6778007B2 (en) | Internal power voltage generating circuit | |
| JPH0432092A (ja) | 半導体集積メモリ回路 | |
| JP3090098B2 (ja) | 基準電圧発生回路 | |
| JP2002353786A (ja) | 比較回路 | |
| KR20010030278A (ko) | 병렬 연결된 다수의 개별 시그너쳐 회로를 포함하는반도체 장치의 입력 회로 및 개별 시그너쳐 회로 | |
| JPH05196660A (ja) | 電流検出回路 | |
| JPH08213855A (ja) | 差動増幅回路 | |
| US20050099158A1 (en) | Charging device | |
| JPS6237849B2 (ja) | ||
| JPH10275021A (ja) | 電流調整回路 | |
| JP2006324359A (ja) | 半導体チップ及び半導体装置 | |
| JPH10335594A (ja) | 抵抗トリミング回路及びそのトリミング方法 | |
| JP2894900B2 (ja) | 半導体装置 | |
| JP2000235908A (ja) | 抵抗トリミング回路 | |
| TWI393235B (zh) | 調整電路 | |
| JP3065440B2 (ja) | 電源出力補正法 | |
| JP4063505B2 (ja) | 半導体装置 | |
| JP4712404B2 (ja) | 半導体装置 | |
| JPH05166934A (ja) | 回路構成選択装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |