JP2002016218A - 多数の回路モジュールの配置 - Google Patents

多数の回路モジュールの配置

Info

Publication number
JP2002016218A
JP2002016218A JP2001142357A JP2001142357A JP2002016218A JP 2002016218 A JP2002016218 A JP 2002016218A JP 2001142357 A JP2001142357 A JP 2001142357A JP 2001142357 A JP2001142357 A JP 2001142357A JP 2002016218 A JP2002016218 A JP 2002016218A
Authority
JP
Japan
Prior art keywords
connection
arrangement
circuit module
arrangement according
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001142357A
Other languages
English (en)
Inventor
Juergen Hoegerl
ヘーゲール ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002016218A publication Critical patent/JP2002016218A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】 【課題】 互いに上下に配置された回路モジュール相互
の接続が、特に確実な、かつ簡単で安価な形式で行われ
るようにする。 【解決手段】 回路モジュール（２）の外部の接点接続
のためにそれぞれ接続装置（５）が設けられている。接
続装置（５）はそれぞれ少なくとも１つの、大体におい
て１つの平面内に構成されている多数の接続エレメント
（６）の列配置（１０ａ〜ｂ）を有している。多数の接
続エレメント（６）が１つの接続支持体（１２）上に配
置され、かつ又は固定されて構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の上位概
念に記載した形式の多数の回路モジュールの配置に関す
る。
【０００２】
【従来の技術】回路技術及び特に半導体電子装置におい
ては、かなり以前から、極めて狭いスペースにおいて可
及的に大きな数の構成エレメント及び又は回路機能を実
現する回路配置を構成する努力が払われている。したが
ってこの努力は、相応する構成エレメント及び回路機能
を物理的に可能な範囲内で常により小さくすることに、
払われてきた。この場合、特定の物理的な限界を下回る
ことができないので、それぞれの電子的な構成エレメン
トのために、一面では物理的な原理に基づく最小の大き
さが与えられ、しかし他面ではこの最小の大きさが場合
によっては単に著しい経費をもってしか、大量生産でき
ないことが、予測される。
【０００３】したがって、相応する接続によって可及的
に大きな面利用を保証する方策が探された。例えば、特
に半導体モジュール、チップの場合あるいは全く一般的
に回路モジュールの場合に、多数の必要な回路モジュー
ルを鉛直方向で互いに上下に重ねて配置することが提案
されている。したがって複数の回路モジュールのこのい
わゆるスタッキングは、二次元の平面及びパック配置か
ら出て、鉛直方向で、複数の回路モジュールを相応して
互いに上下にパックすることによって三次元を利用可能
にする。
【０００４】この場合、互いに上下に配置された回路モ
ジュールを互いに接続することがしばしば必要である。
このことは、その都度の回路モジュールの外部の接点接
続にその都度必要な多数の接続エレメントを有する接続
装置を相互にも、換言すれば要するに最初電気的に分離
されていた回路モジュールを相応して設けられる接続装
置によって互いに少なくとも部分的に電気的にかつ回路
技術的に、接続しなければならないことを意味する。こ
のために、その都度の回路モジュールの接続装置を互い
に接続するための種々の構想が提案された。
【０００５】背景技術において、例えば種々の大きさの
回路モジュールを互いに上下に配置し、したがって鉛直
方向で下方から上方に向かってそれらの底面を減少させ
ている回路モジュールの角すい台状の構造物が生じ、こ
の構造物を次いでパイルとして相応する支持体上に配置
することが、公知である。接続のために、次いで、相応
するワイヤボンドが個々に各回路モジュールから共通の
支持体の表面上に導かれ、そこで相応する導電性の基板
上で、外部の及びモジュール相互の接点接続が実現され
る。このやり方は、一面では種々の大きさの換言すれば
種々の底面の回路モジュールを構成しなければならず、
したがって同一のモジュールの組み合わせができないと
いう欠点を有している。他面ではその都度個々のワイヤ
ボンドを構成して、引かなければならず、このことは接
点接続の自動化と相容れないことではないけれども、し
かしこのような自動的なプロセスを困難にする。
【０００６】これに対し同じ大きさの回路モジュールを
互いに上下に重ねると、それにもかかわらず、最も下方
に配置された回路モジュールを例えばフリップ・チップ
技術によって共通の支持体上に固定しかつ接点接続する
ことができる場合でも、上方に位置する回路モジュール
を相応するワイヤボンドによって接続することが必要で
ある。
【０００７】これらの問題を回避するために、別のやり
方も提案された。例えば US-PS 5,016,138 には、多数
の回路モジュールの配置が開示されており、この場合回
路モジュールは大体において互いに上下にほぼパイルの
形で配置されている。回路モジュールの外部の接点接続
のために、多数の接続エレメントを有しているそれぞれ
１つの接続装置が設けられている。この US-PS 5,016,1
38 による公知の背景技術においては、この接続装置を
実現するために、個々のチップがそれぞれ別個の支持体
上に配置されており、次いでこの支持体上において、チ
ップの接点が、プリントされた回路配置によって支持体
の縁範囲に配置されている相応する接点ピンに導かれ
る。その都度の接点ピン全体は次いで、パイルを側方か
ら取り囲む複数の接点接続板及び接続板を介して互いに
接点接続される。
【０００８】このやり方の欠点は、各回路モジュール自
体を支持体上に位置させなければならず、種々異なる支
持体相互の接続が多数の個々のコンポーネントの組立を
必要にすることである。それは、モジュールの内在する
接続がその自然の構造からここでは不可能であるからで
ある。
【０００９】
【発明が解決しようとする課題】本発明の根底をなす課
題は、多数の回路モジュールの配置において、互いに上
下に配置された回路モジュール相互の接続が、特に確実
な、かつ簡単で安価な形式で行われるようにすることで
ある。
【００１０】
【課題を解決するための手段】この課題は本発明によれ
ば、請求項１の特徴構成要件を備えた多数の回路モジュ
ールの配置によって解決される。
【００１１】最初に述べた形式の多数の回路モジュール
の配置においては、回路モジュールは大体において互い
に上下にほぼパイルの形で配置されている。回路モジュ
ールの外部の接点接続のために、多数の接続エレメント
を有するそれぞれ１つの接続装置が設けられている。回
路モジュールの接続装置の間には少なくとも部分的に電
気的な接続部が設けられている。
【００１２】本発明による多数の回路モジュールの配置
の特徴とするところは、種々の接続装置相互の電気的な
接続部がそれぞれ、種々の接続装置の接続エレメントの
間の、大体において直接的な機械的なかつ電気的な接点
によって構成されている点に存する。
【００１３】したがって本発明の基本思想は、多数の回
路モジュールの配置において、電気的な接続部ひいては
回路モジュールの接続を次のことによって、すなわちそ
れぞれ外部の接点接続のための回路モジュールの相応す
る接続装置を形成している回路モジュールの接続エレメ
ントが、大体において直接に相互に、別の接触装置を介
在させることあるいは使用することなしに、接続される
ことによって、達成することである。要するに互いに上
下に配置された回路モジュールを互いに接続しなければ
ならない場合に、このことは本発明によれば次のことに
よって、すなわちその都度の回路モジュールの接続装置
を形成している接続エレメントを、互いに大体において
直接に接触し得るように構成することによって、行われ
る。接点接続及び固定のためにろう接手段又は溶接手段
が設けられていることは、この直接性に反することでは
ない。
【００１４】
【発明の実施の形態】本発明による多数の回路モジュー
ルの配置の有利な実施形態は従属請求項に記載されてい
る。
【００１５】本発明による多数の回路モジュールの配置
は、接続エレメントが、その幾何学的な、機械的なかつ
又は電気的な特性に関して、大体において同じようにあ
るいは同じ作用を行うように、構成されていると、特に
有利である。大体において互いに合致する回路モジュー
ルを使用する場合に、その都度の回路モジュールの接続
装置を形成するすべての接続エレメントが同一に構成さ
れているのがよく、このことは大量生産プロセスに有利
である。
【００１６】有利には接続エレメントはそれぞれ接続ワ
イヤとして構成され、その際接続ワイヤはそれぞれ大体
において直線状に延びるように構成されている。接続ワ
イヤの形のこのような接続エレメントにより、すべての
距離、例えば回路モジュールの何らかの面上の接点範囲
から縁に向かっての距離を簡単な形式で橋絡することが
できる。更に接続ワイヤはその形状安定性及び機械的な
耐性に関して、特に有利な特性を有している。接続ワイ
ヤは簡単に製作することができ、容易に成形することが
でき、かつ充分に抵抗性があって、自動的な組立及び装
着装置において使用することができる。
【００１７】有利な実施形においては、接続エレメン
ト、特に接続ワイヤは、それぞれ、その都度の回路モジ
ュールと接点接続するように構成されている第１の端部
を有している。更に第２の端部が設けられており、この
第２の端部は場合によりほかの回路モジュールの少なく
とも１つの接続エレメントと接点接続するために役立つ
ことができる。更に接続エレメント、特に接続ワイヤは
主範囲を有しており、この主範囲は第１の端部と第２の
端部との間で延び、かつ特に接点接続すべき範囲の距離
をカバーする。
【００１８】接続エレメント、特に接続ワイヤの第２の
端部がそれぞれ１つの、大体において直線状にかつ又は
大体において主範囲に対して垂直に延びる範囲を有して
いると、特に簡単な幾何学的な配置が得られる。このこ
とは、接続エレメントにおいてその都度主範囲及び第２
の端部が、ほかの回路モジュールのほかの接続エレメン
トと接点接続するために、大体において互いに垂直であ
ることを、意味する。この場合、接続エレメント、特に
接続ワイヤが有利にはそれぞれ大体において、特に細長
いフック、“Ｌ”、つめあるいは類似の形状を有してい
ると、特に有利である。更にこの場合、その都度主範囲
と第１及び又は第２の端部との間の移行範囲に一種の肩
あるいは類似のものが構成されているのが好ましい。
【００１９】これらの手段によって、前述の接続エレメ
ントにより特に簡単な形式で、一面では接続すべき回路
モジュールとの接点を製作すことができ、かつ他面で
は、鉛直に隣接している回路モジュールとの接続を実現
することができ、その際前述の肩、特に接続エレメント
の第２の端部範囲における肩は、ほかの接続エレメント
との接点を構成するのに適している。
【００２０】本発明による多数の回路モジュールの配置
を組み立てる場合、特に接続エレメント又は接続装置の
持続的な変形を避けなければならない。しかし接続エレ
メントを備えた回路モジュールを位置決めする場合に、
位置決めのある程度の公差及び個々の回路モジュールの
延長方向及びまた水平方向の運動を避けることができな
いので、接続エレメント、特に接続ワイヤが、特に第２
の端部の範囲において、それぞれ弾性的にばね作用を有
するように、構成されていると、特に有利である。この
特性によって、接続エレメントは位置決めの際の公差及
びこれによって生ずる機械的な変形を吸収することがで
き、その場合接続エレメント自体の損傷あるいはまた接
点箇所の損傷を生ずることはない。
【００２１】有利には本発明による多数の回路モジュー
ルの配置は、回路モジュールが、その幾何学的な、機械
的な及び又は電気的なかつ特に回路技術に関する特性に
関して、それぞれ大体において同じようにかつ又は同じ
作用を行うように、構成されているようにすることによ
って、形成される。
【００２２】公知の形式で、大きなパック密度あるいは
パイル密度を達成することができると、特にスペースを
節減する配置又はパイルが生じる。しかし本発明によれ
ば、大きなパック密度あるいはパイル密度は特に、幾何
学的なかつ機械的な特性における一様性を前提にする。
更にこの場合、電気的な特性及び特に回路特性が互いに
相応して調和せしめられていることも、有利である。
【００２３】有利には、回路モジュールはそれぞれ大体
において、面状に、層状にあるいは類似の状態にかつ又
は大体において上面及び下面をもって平坦に、構成され
ている。このことはやはり、特に大きなパック密度を可
能にし、このパック密度はその場合、特に自動的な生産
プロセスの範囲において、簡単な形式で達成することが
できる。
【００２４】有利には、回路モジュールはそれぞれ少な
くとも１つの半導体チップ、特に貯蔵装置としての半導
体チップを有しており、かつ又は半導体チップとして構
成されている。貯蔵エレメントを上下に積み重ねること
は、大体において同一の回路モジュールの回路技術的な
一様性を充分に利用できるという著しい利点を有してい
る。まさに貯蔵装置においても、回路面の可及的に大き
な利用率を達成することは必要でありかつ望ましいこと
である。このことは本発明による多数の回路モジュール
の配置において簡単な形式で達成することができる。
【００２５】回路モジュールをその接続装置と、特にそ
の都度の接続エレメントと接点接続させるために、回路
モジュールはそれぞれ少なくとも１つの、外部の接点接
続のための多数の接点を備えた接点範囲を有している。
半導体モジュールあるいはチップにおいては、これらの
接点は普通はいわゆるＰＡＤによって実現されて、これ
らのＰＡＤはまさに内部の半導体構造と外部との接点箇
所を実現する。本発明によれば、回路モジュールの接続
装置の接続エレメント、特にその第１の端部はそれぞ
れ、その都度の回路モジュールの接点範囲の少なくとも
１つの接点と接点接続されている。
【００２６】接点は有利には回路モジュール上の金属の
範囲によって、それも有利には下面上でかつ特にいわゆ
るＰＡＤによって形成される。特に貯蔵組立ブロックの
場合には、接点範囲がそれぞれ回路モジュールの下面に
おいて、それぞれ回路モジュールの大体において中央の
範囲内に構成されていることが、価値を認められてお
り、有利である。工業的な標準規格では、いわゆるセン
ターＰＡＤチップ（ＣＰＣ）と呼ばれている。
【００２７】接続装置を構成する場合に、特定の構造形
状が特に有利であると判明した。例えば接続装置は少な
くとも１つの列配置、特に等間隔で、有利にはその都度
の回路モジュールの少なくとも１つの縁範囲に沿って、
平行にかつ又は同一平面に整向されかつ又は同じ向きに
整向された接続エレメントの列配置を有している。例え
ば同じ形状及び長さの接続ワイヤを互いに平行にかつ同
一平面上に−櫛の形式で−整向して配置しておくと、特
に有利である。
【００２８】接続装置が、接続エレメントの２つの列配
置を有しており、列配置、特にその接続エレメントが横
方向で互いに合致してあるいは互いに透き間を空けて配
置されており、その際殊に列配置が大体において１つの
共通の平面内に位置しており、かつ大体においてこの平
面内に位置している軸線に関して大体において鏡像対称
的に整向されていることが好ましい。
【００２９】これによって達成されることは、接続エレ
メントの両方の列配置が互いに向き合って、列の接続エ
レメントのそれぞれ第１の端部が互いに向き合ってお
り、かつ第２の端部が−外部の接点接続のために−それ
ぞれ最大限に離れていることである。透き間を空けてあ
るいは互いに合致して配置することによって、接点をそ
の都度回路モジュールの下面上に配置することを考慮す
ることができる。
【００３０】接続エレメントあるいは接続ワイヤは例え
ば接点接続脚を形成しており、これらの接点接続脚は、
互いに合致して配置されている場合には、大体において
共線状に整向されている。この場合列配置のそれぞれ
は、例えば所属の回路モジュールの１つの縁に沿って延
びており、したがって逆の側の２つの縁は空いたままで
あり、これに対し、互いに向き合っているほかの両方の
回路モジュールの縁に沿って、接続エレメントの２つの
列配置が少なくとも部分的に延びている。
【００３１】本発明による多数の回路モジュールの配置
の別の有利な実施形においては、接続装置はそれぞれ接
続エレメントの４つの列配置を有している。これら４つ
の列配置はそれぞれ大体において少なくとも１つの縁範
囲に沿って配置されており、かつ対をなして互いに向き
合っている。例えば正方形又は長方形の底面を有する回
路モジュールの場合に、それぞれ１つの接続エレメント
列が回路モジュールの１つの縁に沿って延びていること
が、達成される。この形式で特に大きな数の接続装置を
構成することができる。
【００３２】またこの場合、多数の列配置、特にその接
続エレメントが大体において１つの共通の平面内に位置
している。更にこの場合互いに向き合っている列配置、
特にその接続エレメントが、この平面内に位置している
軸線に関して鏡像対称的に整向されている。この場合互
いに向き合っている列配置の個々の接続エレメントはや
はり共線状にあるいは互いに合致して整向されており、
あるいは接続エレメントは互いに透き間を空けている。
【００３３】列配置はそれぞれ、個々の、分離された接
続エレメントにより形成することができる。しかし有利
には列配置はそれぞれ接続エレメントのグループにより
形成され、これらのグループの接続エレメントは１つの
接続支持体上に配置されかつ又はそこに固定されてい
る。この場合接続支持体は、殊に両面の、付着性のある
いは粘着性の媒体、特にテープとして構成されており、
その際個々の接続エレメントは接続支持体上にあるいは
接続支持体の中に取り付け可能あるいは埋め込み可能で
ある。例えば実際に一種の両面接着テープあるいはまた
相応する埋め込み質量体又は接着質量体を考えることが
できる。
【００３４】互いに上下に配置されている回路モジュー
ルを相互に接点接続しかつ回路接続するために、本発明
によれば、直接に互いに上下に設けられている回路モジ
ュールの列配置は、少なくとも部分的に大体において鉛
直に合致する接続エレメントを有している。これにより
直接に互いに上下に配置されている回路モジュールの直
接に隣接して位置している接続エレメントを特に簡単な
形式で互いに接触させて、回路モジュールの回路接続を
生ぜしめることができる。
【００３５】この場合、直接に互いに上下に設けられて
いる回路モジュールの鉛直に合致している接続エレメン
トの少なくとも一部分が、特にその整向、その幾何学的
な寸法及び又は類似のものに関して、互いに機械的かつ
電気的に接点接続されるように、構成されており、その
際特に、鉛直方向で上方に配置されている第１の回路モ
ジュールのそれぞれ１つの接続エレメントが、その第２
の端部をもって、鉛直方向で直接にその下方に配置され
ている回路モジュールのそれぞれ鉛直に合致している接
続エレメントの肩の範囲内であるいは第２の端部の範囲
内で、接点接続可能であるようにすると、有利である。
【００３６】このことは次のことによって、すなわち接
続エレメントの機械的及び電気的な接点がそれぞれ、ろ
う接、溶接、特にレーザ溶接によって及び又は予ばね力
による摩擦力結合によって、接続エレメントの第２の端
部の範囲において、構成されているようにすることによ
って、特に簡単に実現される。
【００３７】本発明による多数の回路モジュールの配置
の良好な取り扱いのため及び接点接続及び使用のため
に、支持体が設けられており、その上に、鉛直方向で互
いに上下に配置されている回路モジュールの最も下方の
回路モジュールが配置され、固定されかつ又は電気的に
接点接続されている。更に有利な形式で、ケーシング装
置、特に鋳込み質量体の形のケーシング装置が設けられ
ており、このケーシング装置内に少なくとも回路モジュ
ールが受容可能である。この手段によって、多数の回路
モジュールの配置は簡単な形式で取り扱うことができる
ことが、保証される。この場合設けられている支持体
は、例えば上位の装置内に取り付けるために、相応する
回路接続部及び接点接続部を有することができる。
【００３８】背景技術において設けられている回路モジ
ュールの配置が有している欠点は、使用される回路モジ
ュールに関する妥協を講じなければならず、あるいは回
路モジュール相互の接続のために高価な費用を甘受しな
ければならないことである。
【００３９】特にいわゆるセンターＰＡＤチップが上下
に重ねて配置されている場合、特にいわゆるチップ ス
ケール パッケージで上下に重ねて配置されている場
合、これらの欠点は甘受することができない。本発明に
よる多数の回路モジュールの配置においては、これらの
欠点を回避するために、基本的な接続構想がすべての互
いに上下に配置されている回路モジュールに対して妥当
するようにする。本発明による構成によって、電気的な
接続部を回路配置の縁にかつ回路配置を回って、その都
度の接続装置あるいは接続エレメントによって導き出す
ことが簡単な形式で可能である。例えば一様な個別コン
ポーネント、すなわち回路モジュールを製作し、これを
互いに上下に組み付けて配置することができ、このこと
は特に簡単なかつ自動化が可能な形式で可能である。電
気的な接続部はその都度、接続エレメントあるいは接続
ワイヤ（インタコネクタ リード）を重ね合わせて、耐
久性に接続することによって、達成される。接続ワイヤ
あるいは接続エレメントは個々に取り付けるか、あるい
はまた構造化されたフレックス テープとして構成する
ことができる。
【００４０】この形式で、２つよりも多い回路モジュー
ル又はチップを互いに上下に重ねて組み付けることがで
きる。更に原則的に、欠陥のあるコンポーネントを、互
いに上下に配置され互いに接続された回路モジュールの
パイルから取り外すことが、簡単な形式で可能である。
【００４１】
【発明の効果】このような本発明による配置は、互いに
上下に配置された回路モジュールの接点接続のために、
回路モジュールの個々の接続エレメントの間の接触を生
ぜしめる付加的な構成部分を必要とすることはない。こ
れによって組立が簡単化されかつより確実になる。
【００４２】
【実施例】以下においては、概略的な図面によって、本
発明による多数の回路モジュールの配置の好ましい実施
例について説明する。
【００４３】図１は、本発明による多数の回路モジュー
ル２の配置の実施例において使用されるような回路モジ
ュール２を、概略的なかつ部分的に断面して側面図で示
す。
【００４４】回路モジュール２はこの場合大体において
チップ２０から成り、これは例えば相応する基板内に埋
め込んでおくこともできる。回路モジュール２は大体に
おいて偏平な、プレート状のかつ直方体形の形状を有し
ており、縁又は側面範囲１１ａ及び１１ｂを有してい
る。回路モジュール２の上面２ｂには何もないが、回路
モジュールの下面２ａ上には外部の接点接続のための接
続装置５が構成されている。
【００４５】接続装置５は、それぞれ接続支持体１２上
に構成された接続エレメント６の２つの列配置１０ａ及
び１０ｂから成っている。
【００４６】接続エレメント６はそれぞれ１つの主範囲
９と、第１の端部範囲７と、第２の端部範囲８とを有し
ている。端部範囲７はそれぞれ、回路モジュール２の接
点範囲３と、かつそこで特に接点４と接続されるよう
に、構成されている。これに対し接続エレメント６の第
２の端部８は、ほかの回路モジュール２のほかの接続エ
レメント６と接点接続せしめられる。このために接続エ
レメント６は主範囲９と第２の端部８との間の移行範囲
にそれぞれ１つの肩８ａを有している。接続エレメント
６の主範囲９と第１の端部との間の移行範囲にも、それ
ぞれ１つの肩範囲７ａが設けられている。
【００４７】互いに上下に配置されている回路モジュー
ル２を適当な間隔で隔てるために、回路モジュール２の
下面２ａ上にそれぞれいわゆるスペーサエレメント２２
が構成されている。
【００４８】図２においては図１に示した回路モジュー
ル２の下面２ａが、スペーサエレメント２２を取り外し
て示されている。
【００４９】回路モジュール２の下面２ａの中央範囲２
ｃ内には、多数の接点４を有している接点範囲３が構成
されている。接点４から、接続ワイヤ６ａの形の接続エ
レメント６が延びており、その際接続ワイヤ６ａはその
第１の端部７で接点４に接点接続されている。この場合
下面２ａの中央範囲２ｃから、ワイヤ６ａは直線状に縁
範囲１１ａ及び１１ｂに向かって延びており、これらの
縁範囲においてその第２の端部８が出て、図平面から垂
直に上方に向かって延びている。
【００５０】縁範囲１１ａ及び１１ｂに所属している接
続装置５の接続エレメント６又は接続ワイヤ６ａはそれ
ぞれ透き間を空けてかつ同一平面に配置された列配置１
０ａ及び１０ｂとして構成されている。交互に、接続ワ
イヤ６ａは右外方に向かってかつ左外方に向かって、回
路モジュール２の縁範囲１１ｂ若しくは１１ａに延びて
いる。
【００５１】図３においては、列配置１０ａ及び１０ｂ
の接続エレメント６若しくは６ａは一直線状に整向して
おくこともでき、その場合には回路モジュール２の下面
２ａの中央範囲２ｃ内に、回路モジュール２の接点範囲
３の２つの互いに並んで位置している接点４の列が設け
られていることが、示されている。
【００５２】その他の点では、図３に示した構造は図２
に示した構造と同一である。
【００５３】図４においては、図１に示した回路モジュ
ール２において回路モジュール２相互の外部の接点接続
のために使用されるような接続エレメント６又は接続ワ
イヤ６ａが、概略的なかつ部分的に断面した側面図で示
されている。
【００５４】接続ワイヤ６ａあるいは接続エレメント６
は大体において直線状に延びる主範囲９により形成され
る。接続ワイヤ６ａは第１の端部７を有しており、これ
は、接続ワイヤ６ａの主範囲９から第１の肩範囲７ａの
ところで出ている。第１の端部７とは逆の側に第２の端
部８が構成されており、これは接続ワイヤ６ａの主範囲
から第２の肩範囲８ａのところで出ている。第２の端部
８は、接続ワイヤ６ａの主範囲９に対して大体において
垂直に構成されていて、大体において直線状のワイヤ区
分から形成される。全体として見てこの実施例における
接続ワイヤ６ａは大体において、細長いフック、つめあ
るいは“Ｌ”の形を有している。
【００５５】本発明による配置において使用される回路
モジュール２の構造をより良く示すために、図５におい
ては、図１のこの回路モジュール２が下からの斜視図で
示されており、その際スペーサエレメント２２の１つは
より良い図示のために取り除かれている。
【００５６】やはり回路モジュール２は回路配置２０か
ら成っており、これは場合によっては相応する鋳込み質
量体内に受容されている。回路配置２０の上面はこれに
より回路モジュール２の上面２ｂを形成している。回路
モジュール２の下面２ａは大体において接続装置５によ
り形成され、この接続装置は接続エレメント６若しくは
接続ワイヤ６ａの２つの列配置１０ａ及び１０ｂを有し
ている。
【００５７】接続エレメント６又は接続ワイヤ６ａはや
はり細長いフックあるいはつめあるいは“Ｌ”の形を有
しており、その際第１の端部７及び第２の端部８を有し
ている直線状に延びる主範囲９が設けられている。
【００５８】この場合両方の列配置１０ａ及び１０ｂの
多数の接続エレメント６又は接続ワイヤ６ａは透き間を
空けて互いにずらされて配置されており、それらの第１
の端部は、回路モジュール２の下面２ａの中央範囲２ｃ
における接点範囲３の接点４の範囲から、回路モジュー
ル２の縁範囲１１ａ及び１１ｂに向かって垂直に延びて
いる。この場合回路モジュール２の縁範囲１１ａ及び１
１ｂには、大体において、接続エレメント６又は接続ワ
イヤ６ａの第２の端部８が構成されており、その際、接
続ワイヤ６ａの主範囲９に対して大体において垂直であ
る第２の端部８は、回路配置２０及び回路モジュール２
の表面又は上面２ｂに対して逆の方向に、整向されてい
る。
【００５９】互いに上下に配置されている回路モジュー
ル２を相応した間隔で隔てるために、列配置１０ａ若し
くは１０ｂを下側から覆うスペーサエレメント２２がそ
れぞれ設けられている。列配置１０ａ若しくは１０ｂは
それぞれ、例えばフレックステープの形の接続支持体１
２に配置されていてかつそこで固定されている。
【００６０】最後に図６は本発明による多数の回路モジ
ュールの配置を、概略的なかつ部分的に断面して側面図
で示す。
【００６１】この実施形においては同一の幾何学的構造
の３つの回路モジュール２が支持体１４上で互いに上下
に配置されている。回路モジュール２は互いに若しくは
支持体１４から、相応して設けられているスペーサエレ
メント２２によって隔てられている。
【００６２】回路モジュール２のそれぞれは、回路配置
２０を有しており、これは相応する鋳込み質量体内に入
れておくことができる。この場合、鉛直方向で下方に配
置されている回路モジュール２の上面２ｂはそれぞれ、
鉛直方向で上方に続いている回路モジュール２の下面２
ａに接触しており、その際最も下方の回路モジュール２
はその下面２ａ若しくは相応するスペーサエレメント２
２で支持体１４の上面上に乗っていて、かつそこで接点
接続せしめられており、かつその際最も上方の回路モジ
ュール２の上面２ｂには何もなく、若しくはケーシング
装置１５のケーシング材料と直接に接触している。
【００６３】スペーサエレメント２２は付加的に、互い
に上下に重ねられている回路モジュール２の脱熱のため
の手段として役立つことができる。その場合、このため
にこれらのスペーサエレメントは熱の搬送を促進する材
料から形成されていて、それらの表面を増大させるため
に有利には、接点エレメントを備えていない縁範囲にお
いて突出している。
【００６４】図５から分かるように、鉛直方向で上方に
配置されている回路モジュール２の接続エレメント６又
は接続ワイヤ６ａはそれらの第２の端部８をもって、鉛
直方向でそれぞれその直ぐ下方に配置されている回路モ
ジュール２の接続エレメント６又は接続ワイヤ６ａと機
械的及び電気的に接触しており、それも接続エレメント
６又は接続ワイヤ６ａのいわゆる肩範囲８ａにおいて接
触している。この場合、最も下方に配置されている回路
モジュール２の接続エレメント６又は接続ワイヤ６ａは
直接に支持体１４上に固定されていて接点接続せしめら
れており、これにより外部の接続、例えば上位の回路装
置への接続を実現する。
【図面の簡単な説明】
【図１】本発明による多数の回路モジュールの装置の１
実施形の、部分的に断面した概略的側面図を示す。
【図２】図１の回路モジュールを下方から見た部分図を
示す。
【図３】別の回路モジュールを下方から見た部分図を示
す。
【図４】本発明による多数の回路モジュールの装置の１
実施例に使用されるような接続エレメントの概略的側面
図を示す。
【図５】図１の回路モジュールの下面の斜視図を示す。
【図６】本発明による多数の回路モジュールの装置の別
の１実施例の、部分的に断面した側面図を示す。
【符号の説明】
２ 回路モジュール、 ２ａ 下面、 ２ｂ 上面、
２ｃ 中央範囲、 ３接点範囲、 ４ 接点、 ５ 接
続装置、 ６ 接続エレメント、 ６ａ 接続ワイヤ、
７ 第１の端部範囲、 ７ａ 肩範囲、 ８ 第２の
端部範囲、 ８ａ 肩、肩範囲、 ９ 主範囲、 １０
ａ 列装置、 １０ｂ 列装置、 １１ａ 縁又は側面
範囲、 １１ｂ 縁又は側面範囲、 １２ 接続支持
体、 １４支持体、 １５ ケーシング装置、 ２０
チップ、回路配置、 ２２ スペーサエレメント

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 多数の回路モジュールの配置であって、 − 回路モジュール（２）が大体において互いに上下に
    ほぼパイルの形で配置されており、 − 回路モジュール（２）の外部の接点接続のためにそ
    れぞれ接続装置（５）が設けられており、 − 回路モジュール（２）の接続装置（５）の間に少な
    くとも部分的に電気的な接続部が設けられており、 − 種々の接続装置（５）相互の電気的な接続部がそれ
    ぞれ、種々の接続装置（５）の、ほぼ直接的な機械的な
    かつ電気的な接点によって構成されている形式のものに
    おいて、 − 接続装置（５）がそれぞれ少なくとも１つの、大体
    において１つの平面内に構成されている多数の接続エレ
    メント（６）の列配置（１０ａ〜ｄ）を有しており、 − 多数の接続エレメント（６）が１つの接続支持体
    （１２）上に配置され、かつ又は固定されて構成されて
    いることを特徴とする、多数の回路モジュールの配置。
  2. 【請求項２】 接続エレメント（６）が、その幾何学的
    な、機械的なかつ又は電気的な特性に関して、大体にお
    いて同じようにあるいは同じ作用を行うように、構成さ
    れていることを特徴とする、請求項１記載の配置。
  3. 【請求項３】 接続エレメント（６）がそれぞれ接続ワ
    イヤ（６ａ）として構成されていることを特徴とする、
    請求項１又は２記載の配置。
  4. 【請求項４】 接続ワイヤ（６ａ）がそれぞれ大体にお
    いて直線状に延びるように構成されていることを特徴と
    する、請求項３記載の配置。
  5. 【請求項５】 接続エレメント（６）、特に接続ワイヤ
    （６ａ）が、それぞれ、その都度の回路モジュール
    （２）と接点接続するための第１の端部（７）と、場合
    によりほかの回路モジュールの少なくとも１つの接続エ
    レメント（６）と接点接続するための第２の端部（８）
    と、これらの端部（７，８）の間で延びる主範囲（９）
    とを有していることを特徴とする、請求項１から４まで
    のいずれか１項記載の配置。
  6. 【請求項６】 接続エレメント（６）、特に接続ワイヤ
    （６ａ）の第２の端部（８）がそれぞれ１つの、大体に
    おいて直線状にかつ又は大体において主範囲（９）に対
    して垂直に延びる範囲を有していることを特徴とする、
    請求項１から５までのいずれか１項記載の配置。
  7. 【請求項７】 接続エレメント（６）、特に接続ワイヤ
    （６ａ）がそれぞれ大体において、特に細長いフック、
    “Ｌ”、つめあるいは類似の形状を有しており、その際
    殊に主範囲（９）と第１及び又は第２の端部（７，８）
    との間に一種の肩（７ａ，８ａ）あるいは類似のものが
    構成されていることを特徴とする、請求項１から６まで
    のいずれか１項記載の配置。
  8. 【請求項８】 接続エレメント（６）、特に接続ワイヤ
    （６ａ）が、特に第２の端部の範囲において、それぞれ
    弾性的にばね作用を有するように、構成されていること
    を特徴とする、請求項１から７までのいずれか１項記載
    の配置。
  9. 【請求項９】 回路モジュール（２）が、その幾何学的
    な、機械的な及び又は電気的なかつ特に回路技術に関す
    る特性に関して、それぞれ大体において同じようにかつ
    又は同じ作用を行うように、構成されていることを特徴
    とする、請求項１から８までのいずれか１項記載の配
    置。
  10. 【請求項１０】 回路モジュール（２）がそれぞれ大体
    において、面状に、層状にあるいは類似の状態にかつ又
    は大体において上面（２ｂ）及び下面（２ａ）をもって
    平坦に、構成されていることを特徴とする、請求項１か
    ら９までのいずれか１項記載の配置。
  11. 【請求項１１】 回路モジュール（２）がそれぞれ少な
    くとも１つの半導体チップ、特に貯蔵装置としての半導
    体チップを有しており、かつ又は半導体チップとして構
    成されていることを特徴とする、請求項１から１０まで
    のいずれか１項記載の配置。
  12. 【請求項１２】− 回路モジュール（２）がそれぞれ少
    なくとも１つの、外部の接点接続のための多数の接点
    （４）を備えた接点範囲（３）を有しており、 − 回路モジュール（２）の接続装置（５）の接続エレ
    メント（６）、特にその第１の端部（７）がそれぞれ、
    その都度の回路モジュール（２）の接点範囲（３）の少
    なくとも１つの接点（４）と接点接続されていることを
    特徴とする、請求項１から１１までのいずれか１項記載
    の配置。
  13. 【請求項１３】 接点（４）として金属の範囲が回路モ
    ジュール（２）上に、特にいわゆるＰＡＤが、設けられ
    ていることを特徴とする、請求項１から１２までのいず
    れか１項記載の配置。
  14. 【請求項１４】 接点範囲（３）がそれぞれ回路モジュ
    ール（２）の下面（２ａ）において、それぞれ回路モジ
    ュールの大体において中央範囲（２ｃ）内に構成されて
    いることを特徴とする、請求項１から１３までのいずれ
    か１項記載の配置。
  15. 【請求項１５】 列配置（１０ａ〜ｄ）の接続エレメン
    ト（６）がそれぞれ等間隔で、殊にその都度の回路モジ
    ュール（２）の少なくとも１つの縁範囲（１１ａ〜ｄ）
    に沿って、平行にかつ又は同一平面に整向されかつ又は
    同じ向きに整向されていることを特徴とする、請求項１
    から１４までのいずれか１項記載の配置。
  16. 【請求項１６】− 接続装置（５）が、接続エレメント
    （６）の２つの列配置（１０ａ〜ｄ）を有しており、 − 列配置（１０ａ〜ｄ）、特にその接続エレメント
    （６）が横方向で互いに合致してあるいは互いに透き間
    を空けて配置されており、かつ、特に列配置（１０ａ〜
    ｄ）が大体において１つの共通の平面内に位置してお
    り、かつ大体においてこの平面内に位置している軸線に
    関して大体において鏡像対称的に整向されていることを
    特徴とする、請求項１５記載の配置。
  17. 【請求項１７】− 接続装置（５）がそれぞれ接続エレ
    メント（６）の４つの列配置（１０ａ〜ｄ）を有してお
    り、 − 列配置（１０ａ〜ｄ）特にその接続エレメント
    （６）がそれぞれ、大体において少なくとも１つの縁範
    囲（１１ａ〜ｄ）に沿って対をなして向き合って配置さ
    れており、 − 特に列配置（１０ａ〜ｄ）が大体において１つの共
    通の平面内に位置しており、かつそれぞれ２つの互いに
    向き合っている列配置（１０ａ〜ｄ）が、大体において
    共通の平面内に位置している軸線に関して鏡像対称的に
    整向されていることを特徴とする、請求項１５又は１６
    記載の配置。
  18. 【請求項１８】 列配置（１０ａ〜ｄ）がそれぞれ、個
    々の、分離された接続エレメント（６）によりかつ又は
    接続エレメント（６）のグループにより形成されること
    を特徴とする、請求項１５から１７までのいずれか１項
    記載の配置。
  19. 【請求項１９】 接続支持体（１２）が、殊に両面の、
    付着性のあるいは粘着性の媒体、殊にテープとして構成
    されており、その上にあるいはその中に接続エレメント
    （６）が取り付け可能あるいは埋め込み可能であること
    を特徴とする、請求項１８記載の配置。
  20. 【請求項２０】 直接に互いに上下に設けられている回
    路モジュール（２）の列配置（１０ａ〜ｄ）が少なくと
    も部分的に大体において鉛直に合致する接続エレメント
    （６）を有していることを特徴とする、請求項１５から
    １９までのいずれか１項記載の配置。
  21. 【請求項２１】 直接に互いに上下に設けられている回
    路モジュール（２）の鉛直に合致している接続エレメン
    ト（６）の少なくとも一部分が、特にその整向、その幾
    何学的な寸法及び又は類似のものに関して、互いに機械
    的かつ電気的に接点接続されるように、構成されてお
    り、その際特に、鉛直方向で上方に配置されている第１
    の回路モジュール（２）のそれぞれ１つの接続エレメン
    ト（６）が、その第２の端部（８）をもって、鉛直方向
    で直接にその下方に配置されている回路モジュール
    （２）のそれぞれ鉛直に合致している接続エレメントの
    肩（８ａ）の範囲内であるいは第２の端部（８）の範囲
    内で、接点接続可能であることを特徴とする、請求項２
    ０記載の配置。
  22. 【請求項２２】 接続エレメント（６）の機械的及び電
    気的な接点がそれぞれ、ろう接、溶接、特にレーザ溶接
    によって及び又は前ばね力による摩擦力結合によって、
    殊に接続エレメント（６）の第２の端部（８）の範囲に
    おいて、構成されていることを特徴とする、請求項１か
    ら２１までのいずれか１項記載の配置。
  23. 【請求項２３】 支持体（１４）が設けられており、そ
    の上に、鉛直方向で互いに上下に配置されている回路モ
    ジュール（２）の最も下方の回路モジュールが配置さ
    れ、固定されかつ又は電気的に接点接続されていること
    を特徴とする、請求項１から２２までのいずれか１項記
    載の配置。
  24. 【請求項２４】 ケーシング装置（１５）、特に鋳込み
    質量体の形のケーシング装置が設けられており、このケ
    ーシング装置内に回路モジュール（２）が受容可能であ
    ることを特徴とする、請求項１から２３までのいずれか
    １項記載の配置。
  25. 【請求項２５】 その都度２つの回路モジュール（２）
    の間に、それぞれ１つのスペーサエレメント（２２）が
    設けられており、このスペーサエレメントは特に回路モ
    ジュールの脱熱のために、かつ又はヒートシンクとして
    構成されていることを特徴とする、請求項１から２４ま
    でのいずれか１項記載の配置。
JP2001142357A 2000-05-16 2001-05-11 多数の回路モジュールの配置 Pending JP2002016218A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10023869.6 2000-05-16
DE10023869A DE10023869C2 (de) 2000-05-16 2000-05-16 Anordnung einer Mehrzahl von Schaltungsmodulen

Publications (1)

Publication Number Publication Date
JP2002016218A true JP2002016218A (ja) 2002-01-18

Family

ID=7642193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001142357A Pending JP2002016218A (ja) 2000-05-16 2001-05-11 多数の回路モジュールの配置

Country Status (6)

Country Link
US (1) US6737581B2 (ja)
EP (1) EP1156529A3 (ja)
JP (1) JP2002016218A (ja)
KR (1) KR100538524B1 (ja)
DE (1) DE10023869C2 (ja)
TW (1) TW521544B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524975B1 (ko) * 2003-07-04 2005-10-31 삼성전자주식회사 반도체 장치의 적층형 패키지
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
US7119422B2 (en) 2004-11-15 2006-10-10 Unity Opto Technology Co., Ltd. Solid-state semiconductor light emitting device
US7652893B2 (en) * 2005-04-28 2010-01-26 Ati Technologies Ulc Single or dual electronic package with footprint and pin sharing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE245099C (ja)
DE2008496A1 (de) * 1970-02-24 1971-09-30 Microelectronic Dipl Ing Andre Packungssystem für hybrid integrierte Schaltungen
US3820061A (en) * 1972-09-05 1974-06-25 Hewlett Packard Co Connector for printed circuit boards
DD245099A1 (de) * 1985-12-23 1987-04-22 Hermsdorf Keramik Veb Stapelanordnung gedruckter schaltungen
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
KR0124494B1 (ko) * 1992-03-31 1997-12-10 사또 후미오 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
JPH1012811A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH1041455A (ja) * 1996-07-18 1998-02-13 Hitachi Ltd 半導体装置及びモジュール構造体並びにその製造方法
DE19758197C2 (de) * 1997-12-30 2002-11-07 Infineon Technologies Ag Stapelanordnung für zwei Halbleiterspeicherchips und Leiterplatte, die mit einer Vielzahl derartiger Stapelanordnungen bestückt ist
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication

Also Published As

Publication number Publication date
KR20010106254A (ko) 2001-11-29
US6737581B2 (en) 2004-05-18
TW521544B (en) 2003-02-21
DE10023869A1 (de) 2002-01-17
EP1156529A3 (de) 2004-09-29
DE10023869C2 (de) 2002-09-26
US20020050376A1 (en) 2002-05-02
EP1156529A2 (de) 2001-11-21
KR100538524B1 (ko) 2005-12-23

Similar Documents

Publication Publication Date Title
US6147411A (en) Vertical surface mount package utilizing a back-to-back semiconductor device module
US5025306A (en) Assembly of semiconductor chips
EP0115514B1 (en) Chip carrier
KR101409946B1 (ko) 적층형 마이크로전자 패키지
TWI549254B (zh) 具有堅固晶片結構的微電子封裝
US20170179081A1 (en) Flipped die stacks with multiple rows of leadframe interconnects
US20060164820A1 (en) Radial circuit board, system, and methods
EP0354708A2 (en) General three dimensional packaging
CN101261975A (zh) 半导体器件
US6200141B1 (en) Land grid array connector
JP2002016218A (ja) 多数の回路モジュールの配置
JP3832170B2 (ja) マルチベアチップ実装体
US4739446A (en) Header for a wafer scale assembly
JPH0332050A (ja) Ｉｃパッケージ
JPH023621Y2 (ja)
JP2571021B2 (ja) 半導体装置の接続アダプタ及び実装構造
JPH02229461A (ja) 半導体装置
CN110299347B (zh) 半导体芯片、印刷电路板、多芯片封装体及其制造方法
JPH0610718Y2 (ja) 集積回路素子の保持構造
KR100990937B1 (ko) 반도체 패키지
KR20240057241A (ko) 반도체 패키지의 제조 방법
KR20020044576A (ko) 클러스터 구형상 반도체장치
JPH0799767B2 (ja) チツプキヤリアｉｃ装置
JPH0289389A (ja) 多段型混成集積回路
JPH03239355A (ja) マルチチップ接続構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040310