JP2002006339A

JP2002006339A - 液晶表示装置

Info

Publication number: JP2002006339A
Application number: JP2000191286A
Authority: JP
Inventors: Toshihiko Nishihata; 俊彦西端
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2000-06-26
Filing date: 2000-06-26
Publication date: 2002-01-09

Abstract

(57)【要約】【課題】保持容量共通電極の過渡的変動を抑制し、そ
れによりゴースト、にじみ又は尾引き現象などの表示特
性の劣化が少ない液晶表示装置を提供する。【解決手段】基板２と、基板２上にトランジスタ９と
保持容量１０と画素電極５とを有するマトリクス状に形
成した複数の画素と、基板２に対向して配置した第２の
基板１２と、基板２側の第２基板２上に形成した対向電
極１１と、対向電極１１と基板２間に配置した光変調材
料１５とを有し、トランジスタ９のソースＳを画素電極
５及び保持容量１０の電極１７に接続し、保持容量１０
の第２の電極１８を画素のすべてに共通に形成した液晶
表示装置３０において、第２の電極１８と対向電極１１
とを導電接続部３２により電気的に接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素毎に保持容量
を備えた液晶表示装置に係わり、特に保持容量共通電極
の電位の過渡的変動によるゴースト等の表示上の不具合
を抑制するのに好適な液晶表示装置の素子構造に関する
ものである。

【０００２】

【従来の技術】従来、大画面映像表示用の液晶表示装置
として、アクティブマトリクス液晶表示装置が知られて
いる。図１は、従来例のアクティブマトリクス型液晶表
示装置の構造を模式的に示す斜視図であり、図２は、従
来例のアクティブマトリクス型液晶表示装置の基本構成
を示す部分ブロック図である。

【０００３】アクティブマトリクス型液晶表示装置にお
いては、第１基板２上に、画素に対応して、マトリクス
状にスイッチングトランジスタ９（以下、単にトランジ
スタともいう）が配置されている。各トランジスタ９の
ドレインＤには信号線６が、ゲートＧには走査線７が、
ソースＳには画素電極５がそれぞれ接続される。信号線
６は水平アドレス回路１３に、走査線７は垂直アドレス
回路１４に接続され、各トランジスタ９は水平アドレス
回路１３及び垂直アドレス回路１４により順次選択・駆
動される。

【０００４】トランジスタ９が選択されオンになると、
信号線６から供給される画像データが、トランジスタ９
を介して、画素電極５に書き込まれる（すなわち、画素
電極５を所定の電位にする）。ソースＳには、画素電極
５に書き込まれた電位が減衰しにくいように、保持容量
１０が接続されている。保持容量１０の一方の電極（以
下、上部電極ともいう）１７は画素毎にトランジスタ９
のソースＳに接続し、もう一方の電極は、共通配線３を
介して全画素に共通する保持容量共通電極（以下、単に
下部電極ともいう）１８を構成する。保持容量共通電極
１８は、共通配線３を及び外部接続用端子４を介して、
所定の電位になるように外部から制御される。

【０００５】一方、第２基板１２の表面には、全画素を
覆うように対向電極１１が設けられている。対向電極１
１と画素電極５の間には、液晶１５が封入挟持されてい
る。この対向電極１１も、外部接続用端子８線を介し
て、所定電位になるように外部から制御される（図２中
では、対向電極１１は共通配線９３を介して外部接続用
端子８に接続するように示されているが、対向電極１１
と共通配線９３は一致する）。

【０００６】液晶１５には、画素電極５に書き込まれた
電位と対向電極１１の電位との電位差に応じた電界が印
可され、それに応じて液晶１５の光学特性が変調され、
映像信号に対応した電位を画素毎に書きこむことによ
り、所望の画像の表示を行うことができる。書き込まれ
た電位は次回（次フィールド）に書き換えられるまで保
持される。

【０００７】

【発明が解決しようとする課題】図３は、従来例のアク
ティブマトリクス型液晶表示装置における一画素の等価
回路図であり、図４は、従来例のアクティブマトリクス
型液晶表示装置において、浮遊容量を考慮した一画素の
等価回路図である。図３に示した画素１６の等価回路図
は、図１及び図２の一部を抜き出して表示したものであ
り、理想的なものである。ここには、保持容量１０とし
て、Ｃ_COMを、液晶１５の容量として、Ｃ_LCを表示して
ある。

【０００８】しかし、実際には、画素１６には、図４中
に破線で示すように、素子構造に起因する浮遊容量２
１、２２、２３などが存在する。例えば、浮遊容量２１
は、信号線６と保持容量共通電極３間に発生する浮遊容
量Ｃ_SCを示す。信号線６には常に画像信号が供給されて
いるため、この浮遊容量Ｃ_SCを介してクロストークが発
生する。つまり、信号線６上のデータに伴って、保持容
量共通電極３の電位が過渡的に振られてしまう。この現
象はあくまでも過渡的なものであるが、画像表示上は重
大な問題を発生する。

【０００９】図５は、従来例のアクティブマトリクス型
液晶表示装置において、スイッチングトランジスタがオ
フ時の一画素の等価回路図である。図５には、浮遊容量
２１の過渡的電位変動の成分を、模式的に〜△Ｖで表し
てある。ここで、Ｒ_LINEは保持容量共通電極３と外部接
続用端子４を介して接続する外部接続線の抵抗２５を示
す。他に、対向電極１１と外部接続用端子８を介して接
続する外部接続線の抵抗２６がある。

【００１０】なお図５において、画素電極５に接続され
ているスイッチングトランジスタ９は、オフ状態である
ことを想定して、図示を省略している。図６は、従来例
のアクティブマトリクス型液晶表示装置において、保持
容量共通電極が過渡的に変動した場合の画素電極電位の
時間変動を示すグラフ図である。

【００１１】図６には、保持容量共通電極３が過渡的に
変動している期間中に、特定の画素１６にデータが書き
込まれた場合の、画素電極５の電位変化の様子を示す。
保持容量共通電極３の電位が定常電位Ｖ_COMに対して、
過渡的に△Ｖだけ上昇している間に、画像信号によりＶ
１なる電位の信号が画素電極５に書き込まれたとする
（ゲートＯＮの期間）。このあとスイッチングトランジ
スタ９が閉じる。その後、保持容量共通電極３の電位が
定常電位Ｖ_COMに戻る際に、画素電極５の電位が−△Ｖ'
だけ変化してしまう。

【００１２】この変化量は、−△Ｖ'＝−△Ｖ×Ｃ_COM／
（Ｃ_COM＋Ｃ_LC）となる。保持容量は、目的から、Ｃ_COM
＞＞Ｃ_LCになるように設計されているので、−△Ｖ'≒
−△Ｖとなる。すなわち、保持容量共通電極３の電位の
過渡的変動量がほぼそのまま、画素電極５の電位の変動
につながってしまう。このように画素電極電位が過渡的
に変動すると、画像表示上、ゴースト状態、あるいはに
じみや尾引きのような現象が発生してしまい、表示特性
の著しい劣化を引き起こす。この過渡的変動の度合い
は、上記浮遊容量の大きさと、それに連なる抵抗成分に
よる時定数などから決まるものであるが、原理的にゼロ
にはできないものであリ、その解決が求められていた。

【００１３】そこで本発明は、上記課題を解決し、保持
容量共通電極の過渡的変動を抑制し、それによりゴース
ト、にじみ又は尾引き現象などの表示特性の劣化が少な
い液晶表示装置を提供することを目的とするものであ
る。

【００１４】

【課題を解決するための手段】上記目的を達成するため
の手段として、第１の発明は、第１基板と、前記第１基
板上にトランジスタと保持容量と画素電極とを有するマ
トリクス状に形成した複数の画素と、前記第１基板に対
向して配置した第２の基板と、前記第１基板側の前記第
２基板上に形成した対向電極と、前記対向電極と前記第
１基板間に配置した、電界により光学変調される光変調
材料とを有し、前記トランジスタのソースを前記画素電
極及び前記保持容量の第１の電極に接続し、前記保持容
量の第２の電極を前記画素のすべてに共通に形成し、且
つ前記画素電極と前記対向電極間に印可する電界により
前記光変調材料を変調する液晶表示装置において、前記
第２の電極と前記対向電極とを導電接続部により電気的
に接続したことを特徴とするものである。

【００１５】また、上記第１の発明の液晶表示装置にお
いて、前記導電接続部を複数個設けたことを特徴とする
ものである。

【００１６】また、上記第１の発明の液晶表示装置にお
いて、前記第１基板を半導体基板より構成し、前記トラ
ンジスタをＭＯＳ型トランジスタより構成し、且つ前記
保持容量の第２の電極を前記ＭＯＳ型トランジスタのソ
ースと同一の導電型を有する不純物拡散領域より構成し
たことを特徴とするものである。

【００１７】また、上記第１の発明の液晶表示装置にお
いて、前記トランジスタを薄膜トランジスタより構成
し、前記トランジスタのソースおよび前記保持容量の第
１の電極を、不純物を添加した同一の半導体薄膜層より
構成したことを特徴とするものである。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につ
き、好ましい実施例により、図面を参照して説明する。
なお、参照符号については、従来例と同一の構成につい
ては同一の符号を付し、その説明を省略している。

【００１９】まず、本発明の液晶表示装置の基本構成を
説明する。図７は、本発明によるアクティブマトリクス
型液晶表示装置の基本構成を説明するための、スイッチ
ングトランジスタがオフ時の一画素の等価回路図であ
る。図７に示すように、本発明の液晶表示装置において
は、外部接続用端子４に接続する共通配線３は、保持容
量１０の保持容量共通電極（単に、下部電極とも言う）
１８に接続され、保持容量１０の上部電極１７は画素電
極５に接続され、画素電極５と対向電極１１の間に液晶
１５が保持されている。

【００２０】ここで、図５に示す従来の液晶表示装置と
異なり、画素３０内部の保持容量共通電極１８と対向電
極１１が接続されている。しかも、この接続は、低い抵
抗で直結されている。このため、保持容量共通電極１８
の電位が上述したように過渡的に〜△Ｖ変動しても、そ
れに連動して対向電極１１の電位も変化する。

【００２１】この結果、〜△Ｖの過渡的変動は、液晶１
５に印可される電界に影響を与えない。すなわち、保持
容量共通電極３の電位の過渡的変動に関わらず、液晶１
５の変調特性は変化しない。従って、液晶表示法事装置
に装置におけるゴースト状態や、にじみ、尾引きなどの
現象の発生は起こらず、良好な表示特性が実現される。
以下、本発明による液晶表示装置の実施例について、説
明する。

【００２２】（第１実施例）図８は、本発明によるアク
ティブマトリクス型液晶表示装置の第１実施例の基本構
成を示す断面図であり、図９は、本発明によるアクティ
ブマトリクス型液晶表示装置の第１実施例の概略上面図
であリ、且つ図１０は、図９において、Ａ−Ａ’で示さ
れる部分の断面図である。

【００２３】シリコンからなる第１基板２上にＭＯＳ型
スイッチングトランジスタ９（以下、単にトランジスタ
ともいう）とＭＯＳ型保持容量１０（以下、単に保持容
量という）が画素毎に形成配置されている。ここで、第
１基板２は例えばｐ型シリコンであり、トランジスタ９
はｎ型ＭＯＳトランジスタである。トランジスタ９のド
レインＤ及びソースＳは、第１基板２中に形成されたｎ
型拡散層より構成される。ゲートＧは第１基板２上に形
成されたポリシリコン層より構成されている。

【００２４】保持容量１０の下部電極１８（全画素に共
通な共通電極である）は、第１基板２中に形成されたｎ
型拡散層から構成されている。保持容量１０の上部電極
１７（画素毎に形成される個別電極である）はトランジ
スタ９のゲートＧと同時に、同一材料より構成されてい
る。この構成において、トランジスタ９と保持容量１０
は共通の工程で作成される。なお、保持容量１０の下部
電極１８を第１基板２の導電型（ｐ）とは逆のｎ型拡散
層で形成することにより、その電位を第１基板２の電位
（接地電位）とは独立に設定することができる。

【００２５】トランジスタ９および保持容量１０の上方
には、ドレインＤに接続するコンタクト４４、コンタク
ト４４に接続する信号線６となる金属層１９、ソースＳ
に接続するコンタクト４３、コンタクト４３に接続する
金属層４６（これは、コンタクトを介して上部電極１７
にも接続している）、下部電極１８に接続するコンタク
ト４１、コンタクト４１に接続する共通配線３となる金
属層、金属層４６に接続するビア４２、及びビア４２に
接続する画素電極５が、絶縁層２８中に適宜所定の形状
で形成されている。

【００２６】共通配線３の金属膜、金属層４６、及び画
素電極５は、例えばアルミニウムまたは、銅、あるいは
それらの合金から構成される。この共通配線３の金属膜
は、上方（液晶１５側）から入射する光がトランジスタ
領域に入射することによる悪影響を排除するための、遮
光膜の役割もかねている。共通配線３の金属層には、所
定の位置に導通孔が設けられ、そこにはビア４２が形成
されている。共通配線３の金属膜の上方には、画素電極
５が配置されている。画素電極５は、上記導通孔を介し
て、トランジスタ９のソースＳ（ｎ型拡散領域）および
保持容量１０の上部電極１７に接続している。

【００２７】一方、トランジスタ９のドレインＤは、信
号線６に接続されている。第１基板２と対向して、例え
ばガラスからなる透明な第２基板１２が配置されおり、
第２基板１２の表面には透明電極（例えばＩＴＯ膜）か
らなる対向電極１１が配置されている。ここで、対向電
極１１と共通配線３の金属層は、液晶表示装置３０の外
部接続領域３３と反対側の領域で、例えば、銀ペースト
からなる導電接続部３２により接続されており、対向電
極１１と保持容量共通電極（下部電極）１８は、同一電
位になるように構成されている。

【００２８】対向電極１１と画素電極５の間隙には、液
晶１５が封入されており、両電極に印加される電界に応
じて液晶は、第２基板１２側から入射する光を変調す
る。変調された光は画素電極５の表面で反射され、対向
電極１１及び第２基板１２を通過して外部に出射され
る。画素電極ごとに印加される電界を制御することによ
り、画像が表示される。

【００２９】このとき、保持容量共通電極（下部電極）
１８の電位が過渡的に〜△Ｖ変動しても、対向電極１１
と保持容量共通電極１８は、低抵抗で接続されているの
で、連動して対向電極１１の電位も変化する。この結
果、〜△Ｖの過渡的変動は、液晶１５に印可される電界
に影響を与えない。すなわち、保持容量共通電極３の電
位の過渡的変動に関わらず、液晶１５の変調特性は変化
しない。従って、液晶表示法事装置に装置におけるゴー
スト状態や、にじみ、尾引きなどの現象の発生は起こら
ず、良好な表示特性が実現される。

【００３０】なお、各配線などの容量及び抵抗を評価す
ると以下のようになる。図１１は、本発明によるアクテ
ィブマトリクス型液晶表示装置の第１実施例において、
スイッチングトランジスタがオフ時の一画素の等価回路
図である。共通配線３は、上記のように、低抵抗の材料
で構成され、且つ、大面積で構成されるため、配線とし
ては非常に低抵抗であるが、外部接続線も含めて、若干
の抵抗成分（Ｒ_LINE）を有する。また、対向電極１１と
共通配線３との接続に用いられる導電接続部３２及び対
向電極１１も、各々若干の抵抗成分（Ｒ_P、Ｒ_I）を有す
る。図１１には、これらを考慮した場合の等価回路を示
してある。

【００３１】図１１において、例えば、保持容量１１の
容量（Ｃ_COM）を５０ｆＦ、液晶１５の容量（Ｃ_LC）を
５ｆＦ、抵抗成分（Ｒ_P、Ｒ_I）を各々１ｋΩとすると、
Ｃ_CO _M〜Ｃ_LC〜Ｒ_I〜Ｒ_P間のループの時定数は、わずか
１０ｐｓｅｃ程度（計算値は、９．１ｐｓｅｃ）であ
る。従って、過渡的変動〜△Ｖにより保持容量共通電極
１８の電位が過渡的に変動しても、ほとんど遅れなし
に、それに連動して対向電極１１の電位も変化するの
で、ゴースト状態や、にじみ、尾引きなどの現象は発生
せず、良好な表示特性が実現される。

【００３２】なお、この第１実施例においては、ｐ型シ
リコンの第１基板上にｎ型ＭＯＳトランジスタを配列し
たアクティブマトリクスを説明したが、ｐ型とｎ型を入
れ替えて、すなわちｎ型シリコン基板上にｐ型ＭＯＳト
ランジスタを配置しても、全く同様に実施できる。ま
た、光変調材料として液晶を用いた例を説明したが、電
界変化により光を変調する材料であれば、いずれも同様
に実施できる。

【００３３】（第２実施例）図１２は、本発明によるア
クティブマトリクス型液晶表示装置の第２実施例の基本
構成を示す断面図である。第２実施例においては、第１
実施例において、スイッチングトランジスタとしてＭＯ
Ｓトランジスタを用いたのに代えて、薄膜トランジスタ
４０（以下、単にＴＦＴともいう）が用いられる。ま
た、保持容量４５については、画素電極５側が保持容量
共通電極５３であり、共通配線３の金属膜に接続され、
一方、第１基板２側の保持容量電極５２が画素毎の個別
電極であり、ＴＦＴ４０のソースＳに接続される。ここ
で、ソースＳと保持容量電極５２は同一の半導体薄膜層
から共通に構成されている。

【００３４】図８と比較するとわかるように、本構成に
よると、より大面積の保持容量４５を構成できる。上記
以外の他の構成は第１実施例の構成と同様である。従っ
て、過渡的変動〜△Ｖにより保持容量電極５３の電位が
過渡的に変動しても、ほとんど遅れなしに、それに連動
して対向電極１１の電位も変化するので、ゴースト状態
や、にじみ、尾引きなどの現象は発生せず、良好な表示
特性が実現される。

【００３５】（各実施例の応用例）次に、上記各実施例
の応用例について説明する。図１３は、本発明によるア
クティブマトリクス型液晶表示装置の各実施例における
第１の応用例を示す上面図である。ここでは、共通配線
６１の金属膜と対向電極１１を接続する導電接続部３２
を２個所設け、より低抵抗な接続を実現した液晶表示装
置６０を得ている。

【００３６】図１４は、本発明によるアクティブマトリ
クス型液晶表示装置の各実施例における第２の応用例を
示す上面図である。ここでは、共通配線７１の金属膜と
対向電極１１を接続する導電接続部３２を４個所設け、
より低抵抗な接続を実現した液晶表示装置７０を得てい
る。

【００３７】図１５は、本発明によるアクティブマトリ
クス型液晶表示装置の各実施例における第３の応用例を
示す上面図である。ここでは、共通配線７１の金属膜と
対向電極１１を接続する導電接続部３２を６個所設け、
より低抵抗な接続を実現した液晶表示装置８０を得てい
る。

【００３８】図１６は、本発明によるアクティブマトリ
クス型液晶表示装置の各実施例における第４の応用例を
示す上面図である。ここでは、共通配線９１の金属層と
対向電極１１の導電接続部９２を線状領域で構成し、大
面積で低抵抗な接続を実現した液晶表示装置９０を得て
いる。

【００３９】

【発明の効果】以上説明した本発明の液晶表示装置にお
いて、請求項１乃至請求項４記載によれば、保持容量の
第２の電極（共通電極）と対向電極とを導電接続部によ
り電気的に接続したので、保持容量共通電極の過渡的変
動を抑制でき、それによりゴースト、にじみ又は尾引き
現象などの表示特性の劣化が少ない液晶表示装置を提供
することができるという効果がある。

【図面の簡単な説明】

【図１】従来例のアクティブマトリクス型液晶表示装置
の構造を模式的に示す斜視図である。

【図２】従来例のアクティブマトリクス型液晶表示装置
の基本構成を示す部分ブロック図である。

【図３】従来例のアクティブマトリクス型液晶表示装置
における一画素の等価回路図である。

【図４】従来例のアクティブマトリクス型液晶表示装置
において、浮遊容量を考慮した一画素の等価回路図であ
る。

【図５】従来例のアクティブマトリクス型液晶表示装置
において、スイッチングトランジスタがオフ時の一画素
の等価回路図である。

【図６】従来例のアクティブマトリクス型液晶表示装置
において、保持容量共通電極が過渡的に変動した場合の
画素電極電位の時間変動を示すグラフ図である。

【図７】本発明によるアクティブマトリクス型液晶表示
装置の基本構成を説明するための、スイッチングトラン
ジスタがオフ時の一画素の等価回路図である。

【図８】本発明によるアクティブマトリクス型液晶表示
装置の第１実施例の基本構成を示す断面図である。

【図９】本発明によるアクティブマトリクス型液晶表示
装置の第１実施例の概略上面図である。

【図１０】図９において、Ａ−Ａ’で示される部分の断
面図である。

【図１１】本発明によるアクティブマトリクス型液晶表
示装置の第１実施例において、スイッチングトランジス
タがオフ時の一画素の等価回路図である。

【図１２】本発明によるアクティブマトリクス型液晶表
示装置の第２実施例の基本構成を示す断面図である。

【図１３】本発明によるアクティブマトリクス型液晶表
示装置の各実施例における第１の応用例を示す上面図で
ある。

【図１４】本発明によるアクティブマトリクス型液晶表
示装置の各実施例における第２の応用例を示す上面図で
ある。

【図１５】本発明によるアクティブマトリクス型液晶表
示装置の各実施例における第３の応用例を示す上面図で
ある。

【図１６】本発明によるアクティブマトリクス型液晶表
示装置の各実施例における第４の応用例を示す上面図で
ある。

【符号の説明】

１…液晶表示装置、２…第１基板、３…共通配線、４…
外部接続用端子、５…画素電極、６…信号線、７…走査
線、８…外部接続用端子、９…スイッチングトランジス
タ、１０…保持容量、１１…対向電極、１２…第２基
板、１３…水平アドレス回路、１４…垂直アドレス回
路、１５…液晶、１６…画素、１７…上部電極、１８…
保持容量共通電極（下部電極）、１９…金属層、２０…
電圧変動、２１…浮遊容量、２２…浮遊容量、２３…浮
遊容量、２５…抵抗、２６…抵抗、２８…絶縁層、３０
…液晶表示装置、３２…導電接続部、３３…外部接続領
域、３４…抵抗、３５…駆動用端子、３６…抵抗、４０
…ＴＦＴ、４１…コンタクト、４２…ビア、４３…コン
タクト、４４…コンタクト、４５…保持容量、４６…金
属層、５０…液晶表示装置、５１…絶縁層、５２…保持
容量電極、５３…保持容量共通電極、５４…コンタク
ト、５５…コンタクト、６０…液晶表示装置、６１…共
通配線、７０…液晶表示装置、７１…共通配線、８０…
液晶表示装置、８１…共通配線、９０…液晶表示装置、
９１…共通配線、９２…導電接続部、９３…共通配線。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｆターム(参考） 2H092 GA39 GA61 HA14 JA23 JB07 JB11 JB69 KA03 KA18 KB12 KB13 MA27 NA01 5C094 AA14 AA37 BA03 BA43 CA19 EA04 HA08 5F048 AA09 AB10 AC03 AC10 BA01 BC03 BF11 5F110 AA30 CC02 DD05 EE09 HL02 NN72 NN73

Claims

【特許請求の範囲】

【請求項１】第１基板と、前記第１基板上にトランジス
タと保持容量と画素電極とを有するマトリクス状に形成
した複数の画素と、前記第１基板に対向して配置した第
２の基板と、前記第１基板側の前記第２基板上に形成し
た対向電極と、前記対向電極と前記第１基板間に配置し
た、電界により光学変調される光変調材料とを有し、前
記トランジスタのソースを前記画素電極及び前記保持容
量の第１の電極に接続し、前記保持容量の第２の電極を
前記画素のすべてに共通に形成し、且つ前記画素電極と
前記対向電極間に印可する電界により前記光変調材料を
変調する液晶表示装置において、前記第２の電極と前記対向電極とを導電接続部により電
気的に接続したことを特徴とする液晶表示装置。
【請求項２】前記導電接続部を複数個設けたことを特徴
とする請求項１に記載の液晶表示装置。
【請求項３】前記第１基板を半導体基板より構成し、前
記トランジスタをＭＯＳ型トランジスタより構成し、且
つ前記保持容量の第２の電極を前記ＭＯＳ型トランジス
タのソースと同一の導電型を有する不純物拡散領域より
構成したことを特徴とする請求項１に記載の液晶表示装
置。
【請求項４】前記トランジスタを薄膜トランジスタより
構成し、前記トランジスタのソースおよび前記保持容量
の第１の電極を、不純物を添加した同一の半導体薄膜層
より構成したことを特徴とする請求項１に記載の液晶表
示装置。