JP2002002871A - Method for manufacturing semiconductor device and tray used therein - Google Patents

Method for manufacturing semiconductor device and tray used therein

Info

Publication number
JP2002002871A
JP2002002871A JP2001079833A JP2001079833A JP2002002871A JP 2002002871 A JP2002002871 A JP 2002002871A JP 2001079833 A JP2001079833 A JP 2001079833A JP 2001079833 A JP2001079833 A JP 2001079833A JP 2002002871 A JP2002002871 A JP 2002002871A
Authority
JP
Japan
Prior art keywords
tray
semiconductor device
buffer
manufacturing
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001079833A
Other languages
Japanese (ja)
Inventor
Masahito Numazaki
雅人 沼崎
Usuke Enomoto
宇佑 榎本
Hiromichi Suzuki
博通 鈴木
Hitoshi Kazama
均 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001079833A priority Critical patent/JP2002002871A/en
Priority to US09/836,412 priority patent/US20010032800A1/en
Priority to KR1020010021013A priority patent/KR20010098728A/en
Priority to TW090109533A priority patent/TW523856B/en
Publication of JP2002002871A publication Critical patent/JP2002002871A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • H01L21/67336Trays for chips characterized by a material, a roughness, a coating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Stackable Containers (AREA)
  • Warehouses Or Storage Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the protectiveness of a semiconductor device not only to prevent the destruction of a semiconductor chip but also to reduce the deformation of a tray. SOLUTION: The tray consists of the tray main body part 1d for connecting a plurality of pockets 1a and the cushioning part 1g provided to the bottom parts 1c of the pockets 1a being the contact places with CSPs 2 when the CSPs 2 are housed in the pockets 1a and formed from a soft material of which the hardness is lower than that of the tray main body part 1d and the impact force to the CSPs 2 at the time of falling of the tray is relieved to prevent the distruction or damage of the CSPs 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、積層形のトレイによる半導体装置収納時の
半導体装置の保護性向上に適用して有効な技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology, and more particularly to a technology effective when applied to improving the protection of a semiconductor device when a semiconductor device is housed in a stacked tray.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】半導体製造工程の各工程間で半導体装置
(半導体パッケージともいう)を搬送する際や、あるい
は出荷する際などに用いられる半導体装置収納用の容器
として、トレイと呼ばれる板状の容器が知られている。
[0003] A plate-shaped container called a tray is known as a container for storing a semiconductor device used for transporting a semiconductor device (also referred to as a semiconductor package) between each process of a semiconductor manufacturing process or shipping. Have been.

【0004】このトレイには、各半導体装置を収納する
複数の凹状のポケット(収納部)がその表裏面にマトリ
クス状に整列して形成されており、それぞれの半導体装
置が各ポケットに収納されるとともに、トレイを積層す
ることにより、複数の半導体装置を収納することができ
る。
[0004] In this tray, a plurality of concave pockets (storage portions) for accommodating each semiconductor device are formed on the front and back surfaces thereof in a matrix, and each semiconductor device is accommodated in each pocket. In addition, by stacking the trays, a plurality of semiconductor devices can be stored.

【0005】前記半導体装置のうち、モールドによって
形成された本体部の裏面である外部端子取り付け面(実
装側の面)に、外部端子である複数のボール電極がマト
リクス状に配置(エリアアレイ配置)された半導体装置
として、CSP(Chip ScalePackageまたはChip Size P
ackage)やBGA(Ball Grid Array)、あるいはウェハ
プロセスパッケージ(以降、WPPと略し、ウェハ上の
パッドをエリアアレイ状に再配置した後モールドし、そ
の後ダイシングして取得するチップサイズの半導体パッ
ケージ)やフリップチップ製品などが知られており、こ
れらの半導体装置を収納および搬送する際にも積層形の
トレイが用いられることがある。
In the semiconductor device, a plurality of ball electrodes as external terminals are arranged in a matrix on an external terminal mounting surface (mounting side) which is the back surface of the main body formed by molding (area array arrangement). CSP (Chip Scale Package or Chip Size P)
ackage), BGA (Ball Grid Array), or wafer process package (hereinafter abbreviated as WPP, a chip-size semiconductor package obtained by rearranging pads on a wafer in an area array, molding, and then dicing). Flip chip products and the like are known, and a stacked tray is sometimes used when storing and transporting these semiconductor devices.

【0006】さらに、積層形のトレイは、半導体装置の
搬送以外に、半導体装置を収納した状態でトレイを表裏
反転させて、下側に配置されたトレイによって半導体装
置を支持するとともに、上側に配置されたトレイを取り
外してCSPやBGAの裏面のボール電極の外観検査を
行う際の治具として用いられることもある。
In addition, in addition to transporting the semiconductor device, the stacked tray is turned upside down in a state where the semiconductor device is stored, so that the semiconductor device is supported by the tray disposed on the lower side and disposed on the upper side. The removed tray may be used as a jig when inspecting the appearance of the ball electrode on the back surface of the CSP or BGA.

【0007】また、半導体装置のベーク処理をトレイご
と行う際の治具としても用いられることもある。
[0007] Further, it is sometimes used as a jig for performing a baking process for a semiconductor device for each tray.

【0008】なお、半導体装置などの電子部品や微細部
品を収納する積層形のトレイについては、例えば、特開
平11−208764号公報、特開平11−14531
5号公報あるいは特開平7−277389号公報にその
技術が記載されている。
[0008] A laminated tray for storing electronic parts and fine parts such as semiconductor devices is disclosed in, for example, JP-A-11-208764 and JP-A-11-14531.
No. 5 or JP-A-7-277389 describes the technique.

【0009】[0009]

【発明が解決しようとする課題】ところが、前記した技
術のトレイでは、半導体装置の搬送時にトレイが落下な
どして衝撃を受けると、トレイ内の半導体装置もポケッ
ト内で衝撃を受け、その結果、半導体装置がCSPやW
PPあるいはフリップチップ製品などのようにチップ露
出タイプである場合には、半導体チップにクラックが形
成されたり、または、割れたりなどして半導体チップの
破壊に至ることが問題となる。
However, in the tray of the above-mentioned technology, when the semiconductor device is transported and the tray is dropped and receives an impact, the semiconductor device in the tray is also impacted in the pocket and as a result, Semiconductor device is CSP or W
In the case of a chip-exposed type such as a PP or flip-chip product, there is a problem that a crack is formed in the semiconductor chip or the semiconductor chip is broken due to cracking.

【0010】さらに、モールドタイプのBGAなどのよ
うに、比較的大きく重いタイプの半導体装置では、トレ
イの落下時などの衝撃によってBGAの外部端子である
ボール電極が変形したり、あるいは、ボール電極が脱落
したりすることが問題となる。
Further, in a relatively large and heavy semiconductor device such as a mold type BGA, a ball electrode which is an external terminal of the BGA is deformed by an impact such as when a tray is dropped, or the ball electrode is Dropping is a problem.

【0011】そこで、トレイ全体を硬度の低い比較的柔
らかな材料によって形成することが考えられるが、トレ
イは、その基本構造が1枚板構造であるため、ベーク処
理(例えば、150℃以上の高温)などによってトレイ
に反りが生じ、その結果、トレイの積層時に、トレイが
離脱できなくなり、これにより、ハンドリング不良を引
き起こすことが問題となる。
Therefore, it is conceivable that the entire tray is formed of a relatively soft material having a low hardness. However, since the basic structure of the tray is a single-plate structure, the tray is baked (for example, at a high temperature of 150 ° C. or higher). ) Causes the tray to be warped. As a result, the tray cannot be detached when the trays are stacked, thereby causing a problem of poor handling.

【0012】したがって、トレイを部分的にトレイ本体
と別の材料によって形成する技術が考えられるが、特開
平11−208764号公報、特開平11−14531
5号公報および特開平7−277389号公報には、そ
のような技術は記載されていない。
Therefore, a technique for partially forming the tray with a material different from that of the tray main body is considered, but Japanese Patent Application Laid-Open Nos. 11-208764 and 11-14531 disclose the technique.
No. 5 and JP-A-7-277389 do not describe such a technique.

【0013】本発明の目的は、半導体装置の保護性を向
上して半導体チップの破壊を防止する半導体装置の製造
方法およびそれに用いられるトレイを提供することにあ
る。
An object of the present invention is to provide a method of manufacturing a semiconductor device for improving the protection of the semiconductor device and preventing breakage of the semiconductor chip, and a tray used for the method.

【0014】さらに、本発明のその他の目的は、トレイ
の変形を低減する半導体装置の製造方法およびそれに用
いられるトレイを提供することにある。
Still another object of the present invention is to provide a method of manufacturing a semiconductor device for reducing the deformation of a tray and a tray used for the method.

【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0017】本発明は、複数の収納部を連結するトレイ
本体部とこれより柔らかい材料によって形成された緩衝
部とを有する複数のトレイを準備し、前記収納部で半導
体装置を緩衝部によって支持したトレイとこれに積層可
能な他のトレイとを積層して、半導体装置の表裏両面側
に前記トレイと前記他のトレイのそれぞれの緩衝部を配
置して半導体装置を収納するものである。
According to the present invention, a plurality of trays having a tray body for connecting a plurality of storage portions and a buffer portion formed of a softer material are prepared, and the semiconductor device is supported by the buffer portion in the storage portion. A tray and another tray that can be stacked on the tray are stacked, and buffer portions of the tray and the other tray are arranged on both front and back sides of the semiconductor device to house the semiconductor device.

【0018】さらに本願のその他の発明の概要を項に分
けて簡単に示す。すなわち、 1.複数の収納部を連結するトレイ本体部と、前記収納
部の半導体装置との接触箇所である底部に設けられかつ
前記トレイ本体部より柔らかい材料によって形成された
緩衝部とを有する複数の前記トレイを準備する工程と、
前記トレイの前記収納部に前記半導体装置を配置して前
記緩衝部によって前記半導体装置の本体部の実装側の面
を支持する工程と、前記トレイとこれに積層可能な他の
トレイとを積層して、前記トレイの前記収納部において
前記半導体装置の表裏両面側に前記トレイおよび前記他
のトレイの前記緩衝部を配置して前記半導体装置を収納
する工程とを有することを特徴とする半導体装置の製造
方法。 2.複数の収納部を連結するトレイ本体部と、前記収納
部の半導体装置との接触箇所である底部および内壁に設
けられかつ前記トレイ本体部より柔らかい材料によって
形成された緩衝部とを有する複数の前記トレイを準備す
る工程と、前記トレイの前記収納部に前記半導体装置を
配置して前記緩衝部によって前記半導体装置の本体部の
実装側の面または外部端子を支持する工程と、前記トレ
イとこれに積層可能な他のトレイとを積層して、前記ト
レイの前記収納部において前記半導体装置の表裏両面側
に前記トレイおよび前記他のトレイの前記緩衝部を配置
して前記半導体装置を収納する工程とを有することを特
徴とする半導体装置の製造方法。 3.複数の収納部を連結するトレイ本体部と、前記収納
部の半導体装置との接触箇所に設けられかつ前記トレイ
本体部より硬度の低い樹脂材料によって形成された緩衝
部とを有する複数の前記トレイを準備する工程と、前記
トレイの前記収納部に前記半導体装置を配置して前記緩
衝部によって前記半導体装置を支持する工程と、前記ト
レイとこれに積層可能な他のトレイとを積層して、前記
トレイの前記収納部において前記半導体装置の表裏両面
側に前記トレイおよび前記他のトレイの前記緩衝部を配
置して前記半導体装置を収納する工程とを有することを
特徴とする半導体装置の製造方法。 4.複数の収納部を連結するトレイ本体部と、前記収納
部の半導体装置との接触箇所に設けられかつ前記トレイ
本体部より柔らかい材料によって形成された緩衝部とを
有する複数の前記トレイを準備する工程と、前記トレイ
の前記収納部に前記半導体装置を配置して前記緩衝部に
よって前記半導体装置を支持する工程と、前記トレイと
これに積層可能な他のトレイとを積層して、前記トレイ
の前記収納部において前記半導体装置の表裏両面側に前
記トレイおよび前記他のトレイの前記緩衝部を配置して
前記半導体装置を収納する工程とを有することを特徴と
する半導体装置の製造方法。 5.複数の収納部を連結するトレイ本体部と、前記収納
部において半導体装置を位置決めするように設けられか
つ前記トレイ本体部より柔らかい材料によって形成され
た緩衝部とを有する複数の前記トレイを準備する工程
と、前記半導体装置のガルウィング状の前記アウタリー
ドの内側に前記緩衝部を配置して前記緩衝部によって前
記半導体装置を位置決めして前記トレイの前記収納部に
前記半導体装置を収納する工程と、前記トレイとこれに
積層可能な他のトレイとを積層してそれぞれの前記トレ
イの前記収納部に前記半導体装置を収納する工程とを有
することを特徴とする半導体装置の製造方法。 6.複数の収納部は側壁およびそれに繋がる底面を有す
るとともに前記底面はトレイ本体部より柔らかい材料に
よって形成された緩衝部であるトレイを複数準備する工
程と、前記複数のトレイの第1のトレイと前記複数のト
レイの第2のトレイとを積層して、前記第1のトレイの
前記収納部において前記半導体装置の表裏両面側に前記
第1のトレイおよび前記第2のトレイの前記緩衝部が配
置されるように前記半導体装置を収納する工程とを有す
ることを特徴とする半導体装置の製造方法。 7.半導体装置を収納する複数の凹状の収納部を連結す
るトレイ本体部と、前記収納部に設けられ、前記トレイ
本体部より柔らかい材料によって形成された緩衝部とを
有し、前記トレイの前記収納部に前記半導体装置を収納
した状態で前記トレイとこれに積層可能な他のトレイと
を積層した際に、前記半導体装置の表裏両面側に前記緩
衝部が配置され、前記表裏両面側の少なくとも一方の前
記緩衝部が前記半導体装置と接触していることを特徴と
するトレイ。
An outline of another invention of the present application will be briefly described in sections. That is, 1. A plurality of trays each having a tray main body portion connecting a plurality of storage portions, and a buffer portion provided at a bottom portion that is a contact portion of the storage portion with the semiconductor device and formed of a material softer than the tray main body portion. The step of preparing,
A step of disposing the semiconductor device in the storage portion of the tray and supporting the mounting side surface of the main body of the semiconductor device by the buffer portion, and laminating the tray and another tray that can be laminated on the tray; And disposing the buffer portion of the tray and the other tray on both front and back sides of the semiconductor device in the storage portion of the tray to store the semiconductor device. Production method. 2. A plurality of tray main units that connect a plurality of storage units, and a plurality of buffer units that are provided on the bottom and inner walls of the storage units that are in contact with the semiconductor device and that are formed of a material softer than the tray main unit. A step of preparing a tray, a step of arranging the semiconductor device in the storage section of the tray and supporting a mounting surface or an external terminal of a main body of the semiconductor device by the buffer section, Stacking another stackable tray and storing the semiconductor device by arranging the buffer portion of the tray and the other tray on both front and back sides of the semiconductor device in the storage portion of the tray; A method for manufacturing a semiconductor device, comprising: 3. A plurality of trays each having a tray main body portion connecting a plurality of storage portions, and a buffer portion provided at a contact portion of the storage portion with the semiconductor device and formed of a resin material having a lower hardness than the tray main body portion. Preparing, placing the semiconductor device in the storage portion of the tray and supporting the semiconductor device by the buffering portion, stacking the tray and another tray that can be stacked thereon, A step of arranging the buffer section of the tray and the other tray on both front and back sides of the semiconductor device in the storage section of the tray to store the semiconductor device. 4. A step of preparing a plurality of trays each having a tray main body portion connecting a plurality of storage portions and a buffer portion provided at a contact portion of the storage portion with the semiconductor device and formed of a material softer than the tray main body portion; And a step of disposing the semiconductor device in the storage portion of the tray and supporting the semiconductor device by the buffer portion, and stacking the tray and another tray that can be stacked thereon, Placing the buffer portion of the tray and the other tray on both front and back sides of the semiconductor device in the storage portion to store the semiconductor device. 5. A step of preparing a plurality of trays having a tray main body portion connecting a plurality of storage portions, and a buffer portion provided to position a semiconductor device in the storage portion and formed of a material softer than the tray main body portion; Arranging the buffer inside the gull-wing outer lead of the semiconductor device, positioning the semiconductor device by the buffer, and housing the semiconductor device in the housing of the tray; and And stacking another tray that can be stacked on the tray and storing the semiconductor device in the storage section of each of the trays. 6. A step of preparing a plurality of trays, each of the plurality of storage units having a side wall and a bottom surface connected thereto, wherein the bottom surface is a buffer unit formed of a material softer than the tray main body unit; and a first tray of the plurality of trays and the plurality of trays. The first tray and the buffer portion of the second tray are arranged on the front and back surfaces of the semiconductor device in the storage portion of the first tray. And housing the semiconductor device as described above. 7. A tray main body for connecting a plurality of concave storages for storing semiconductor devices, and a buffer provided in the storage and formed of a softer material than the tray main body; When stacking the tray and another tray that can be stacked on the tray with the semiconductor device stored therein, the buffer portions are arranged on both front and back sides of the semiconductor device, and at least one of the front and back sides. A tray wherein the buffer is in contact with the semiconductor device.

【0019】[0019]

【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

【0020】さらに、以下の実施の形態では便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
Further, in the following embodiments, when it is necessary for convenience, the description will be made by dividing into a plurality of sections or embodiments, but they are not unrelated to each other unless otherwise specified. One has a relationship of some or all of the other, such as modified examples, details, and supplementary explanations.

【0021】また、以下の実施の形態において、要素の
数など(個数、数値、量、範囲などを含む)に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。
In the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, and the like), the number is particularly limited and is limited to a specific number in principle. Except for cases, the number is not limited to the specific number, and may be greater than or less than the specific number.

【0022】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0023】(実施の形態1)図1は本発明の実施の形
態1の半導体装置の製造方法で用いられるトレイの表面
側の構造の一例を示す図であり、(a)は平面図、
(b)はトレイ長手方向の側面図、(c)はトレイ幅方
向の側面図、図2は図1(a)に示すA部の詳細の構造
を示す拡大図であり、(a)は平面図、(b)は(a)
のB−B断面を示す断面図、(c)は(a)のC−C断
面を示す断面図、図3は図1に示すトレイの裏面側の構
造を示す底面図、図4は図3に示すD部の詳細の構造を
示す拡大部分平面図、図5は図1に示すトレイにおける
トレイ本体部の形成に用いられる材料の特性の一例を示
す特性データ図、図6は図1に示すトレイにおける緩衝
部の形成に用いられる材料の特性の一例を示す特性デー
タ図、図7は図1に示すトレイを用いた半導体装置の収
納状態の一例を示す拡大部分断面図、図8は図1に示す
トレイを用いた半導体装置の製造方法における工程間搬
送時のトレイの状態の一例を示す斜視図、図9は図1に
示すトレイを用いた半導体装置の製造方法における半導
体装置の裏面検査時のトレイの状態の一例を示す拡大部
分断面図、図10は図1に示すトレイを用いた半導体装
置の製造方法における半導体装置の梱包方法の一例を示
す梱包プロセスフロー図と梱包手順に対応した斜視図で
ある。
(Embodiment 1) FIG. 1 is a view showing an example of a structure on the front side of a tray used in a method of manufacturing a semiconductor device according to Embodiment 1 of the present invention, wherein FIG.
2B is a side view in the tray longitudinal direction, FIG. 2C is a side view in the tray width direction, FIG. 2 is an enlarged view showing a detailed structure of a portion A shown in FIG. 1A, and FIG. Figure, (b) is (a)
FIG. 3C is a cross-sectional view showing a cross section taken along the line CC of FIG. 1A, FIG. 3 is a bottom view showing the structure of the back surface side of the tray shown in FIG. 1, and FIG. 5 is an enlarged partial plan view showing the detailed structure of the portion D shown in FIG. 5, FIG. 5 is a characteristic data diagram showing an example of the characteristics of the material used for forming the tray body in the tray shown in FIG. 1, and FIG. 6 is shown in FIG. FIG. 7 is a characteristic data diagram showing an example of a characteristic of a material used for forming a buffer portion in the tray, FIG. 7 is an enlarged partial cross-sectional view showing an example of a storage state of a semiconductor device using the tray shown in FIG. 1, and FIG. FIG. 9 is a perspective view showing an example of the state of the tray during the inter-process transfer in the method for manufacturing a semiconductor device using the tray shown in FIG. 9, and FIG. 9 is a diagram illustrating the back surface inspection of the semiconductor device in the method for manufacturing the semiconductor device using the tray shown in FIG. FIG. 10 is an enlarged partial sectional view showing an example of the state of the tray shown in FIG. It is a perspective view corresponding to packaging procedures and packaging process flow diagram illustrating an example of a packing method of a semiconductor device in a manufacturing method of a semiconductor device using the tray shown in FIG.

【0024】本実施の形態1の半導体装置(半導体パッ
ケージ)の製造方法で用いられるトレイ1は、前記半導
体装置をマトリクス状に整列させて収納する積層形の板
状のものであり、ここでは、図1に示すように12×1
7=204個の半導体装置を収納可能なトレイ1を説明
する。ただし、収納可能な半導体装置の数は204個に
限定されるものではなく、204個以下であっても、2
04個以上であってもよい。
The tray 1 used in the method of manufacturing a semiconductor device (semiconductor package) according to the first embodiment is a laminated plate-like one in which the semiconductor devices are arranged in a matrix and stored. As shown in FIG.
The tray 1 capable of storing 7 = 204 semiconductor devices will be described. However, the number of semiconductor devices that can be stored is not limited to 204, and even if the number is
It may be 04 or more.

【0025】また、本実施の形態1で説明するトレイ1
に収容される前記半導体装置は、図7に示すように、そ
の本体部2aの表面側と反対側の裏面である外部端子取
り付け面(実装側の面)2cにエリアアレイ状に複数の
ボール電極(外部端子)2bが配置されたものであり、
その一例として小形のCSP2を取り上げて説明する。
Further, the tray 1 described in the first embodiment
As shown in FIG. 7, a plurality of ball electrodes are arranged in an area array on an external terminal mounting surface (mounting surface) 2c, which is a back surface opposite to the front surface of the main body 2a. (External terminals) 2b are arranged,
As an example, a small CSP 2 will be described.

【0026】まず、図1〜図4に示すトレイ1について
説明すると、CSP2を収納するとともに、マトリクス
状に配置された複数のポケット(収納部)1aを表裏両
面に備えた積層形のものであり、それぞれのポケット1
aにCSP2を収納して複数のCSP2の保管、搬送、
特性選別、検査、ベーク処理または出荷などの所望の処
理を行う際に用いられるものである。
First, the tray 1 shown in FIGS. 1 to 4 will be described. The tray 1 is of a laminated type that accommodates a CSP 2 and has a plurality of pockets (storage portions) 1a arranged in a matrix on both front and back sides. , Each pocket 1
a, storing and transporting a plurality of CSP2s;
It is used when performing desired processing such as characteristic selection, inspection, baking processing or shipping.

【0027】トレイ1の構成は、複数のポケット1aを
連結するトレイ本体部1dと、ポケット1aにおいてC
SP2を収納した際にこのCSP2との接触箇所に設け
られ、かつトレイ本体部1dより柔らかい材料によって
形成された緩衝部1gとからなる。
The configuration of the tray 1 includes a tray main body 1d for connecting a plurality of pockets 1a,
When the SP2 is stored, it is provided at a contact portion with the CSP2, and comprises a buffer portion 1g formed of a material softer than the tray main body portion 1d.

【0028】すなわち、トレイ1は、ポケット1aのC
SP2に接触する箇所にトレイ本体部1dより柔らかい
材料で形成された緩衝部1gを設けることにより、トレ
イ落下時などのCSP2への衝撃力を緩和してCSP2
の破壊や破損を防止するものである。
That is, the tray 1 is provided with the C
By providing a buffer portion 1g made of a material softer than the tray main body portion 1d at a position in contact with the SP2, the impact force on the CSP2 at the time of dropping the tray or the like is reduced to reduce the impact force on the CSP2.
To prevent the destruction and breakage of

【0029】なお、トレイ1の各ポケット1aは、図1
および図3に示すように、トレイ本体部1dの表面1e
(一方の面)とその反対側の裏面1f(他方の面)との
両面のそれぞれ同じ箇所に形成されている。すなわち、
表面1eのポケット1aの裏面側が裏面1fのポケット
1aとなっており、各緩衝部1gを挟んでその表面1e
側と裏面1f側とにそれぞれポケット1aが形成されて
いる。
Each pocket 1a of the tray 1 is shown in FIG.
And as shown in FIG. 3, the surface 1e of the tray body 1d.
(One surface) and the opposite back surface 1f (the other surface) are formed at the same locations on both surfaces. That is,
The back side of the pocket 1a of the front surface 1e is a pocket 1a of the back surface 1f, and the front surface 1e of the pocket 1a is sandwiched between the buffer portions 1g.
A pocket 1a is formed on each of the side and the back surface 1f.

【0030】また、本実施の形態1では、緩衝部1g
が、図2(a),(b),(c)に示すように、ポケット1
aの底部1cに設けられており、さらに、緩衝部1gの
表裏両面に複数の突起部1bが形成されている。
In the first embodiment, the buffer 1g
However, as shown in FIGS. 2A, 2B and 2C, the pocket 1
The buffer 1a is provided on the bottom 1c, and a plurality of protrusions 1b are formed on both front and back surfaces of the buffer 1g.

【0031】その際、図7に示すように、表面1e側の
ポケット1aにおいては、CSP2をポケット1aに収
納した際に、CSP2の本体部2aのテープ基板2dの
外部端子取り付け面2cのボール電極2bと緩衝部1g
の突起部1bとが接触しないように緩衝部1gに突起部
1bが形成されている。
At this time, as shown in FIG. 7, in the pocket 1a on the front surface 1e side, when the CSP 2 is stored in the pocket 1a, the ball electrode on the external terminal mounting surface 2c of the tape substrate 2d of the main body 2a of the CSP 2 is formed. 2b and buffer 1g
The protrusion 1b is formed on the buffer 1g so that the protrusion 1b does not come into contact with the protrusion 1b.

【0032】すなわち、テープ基板2dの外部端子取り
付け面2cに対して、突起部1bが外部端子取り付け面
2cの長手方向の端部と接触してCSP2を支持するよ
うに、図2(a)に示すように、ポケット1aの底部1
cの長手方向の両端部に5個ずつ設けられている。
That is, as shown in FIG. 2A, the protrusion 1b contacts the longitudinal end of the external terminal mounting surface 2c to support the CSP 2 with respect to the external terminal mounting surface 2c of the tape substrate 2d. As shown, the bottom 1 of the pocket 1a
5 are provided at both ends in the longitudinal direction of c.

【0033】一方、裏面1f側のポケット1aにおいて
は、積層した多段のトレイ1を表裏反転させた際に、反
転前の下側のトレイ1のポケット1aに収納されていた
CSP2における半導体チップ3の表面3a(ボンディ
ング電極が形成される面と反対側の面)を、反転後に支
持するように、図4に示すように、ポケット1aの底部
1c全体にほぼ均等に分散して18個設けられている。
On the other hand, in the pocket 1a on the back surface 1f side, when the stacked multi-stage tray 1 is turned upside down, the semiconductor chip 3 in the CSP 2 stored in the pocket 1a of the lower tray 1 before inversion is turned on. As shown in FIG. 4, 18 pockets 1a are provided almost uniformly distributed over the entire bottom 1c of the pocket 1a so as to support the surface 3a (the surface opposite to the surface on which the bonding electrode is formed) after inversion. I have.

【0034】ただし、緩衝部1gにおいてその表裏面に
設けられる突起部1bの数は特に限定されるものではな
い。
However, the number of protrusions 1b provided on the front and back surfaces of the buffer 1g is not particularly limited.

【0035】また、突起部1bは、トレイ1が落下など
した際のCSP2に与える衝撃力を和らげることが可能
なように、その先端に向かうにつれて徐々に水平方向の
断面積が小さくなる形状となっている。
The protrusion 1b has a shape such that the horizontal cross-sectional area gradually decreases toward the tip so that the impact force applied to the CSP 2 when the tray 1 falls or the like can be reduced. ing.

【0036】すなわち、トレイ1における緩衝部1gの
突起部1bは、図2(b),(c)に示すように、円錐状
に形成されている。ただし、円錐以外の角錐状などであ
ってもよく、それ以外の形状であってもよい。
That is, the protrusion 1b of the buffer 1g in the tray 1 is formed in a conical shape as shown in FIGS. 2 (b) and 2 (c). However, the shape may be a pyramid other than a cone or the like, or may be another shape.

【0037】なお、トレイ1の製造については、トレイ
本体部1dと緩衝部1gとは、それぞれに異なったモー
ルド材料によって同時にモールドを行う方法である二重
モールド方法によって製造する。
As for the manufacture of the tray 1, the tray body 1d and the buffer 1g are manufactured by a double molding method in which molding is performed simultaneously with different molding materials.

【0038】したがって、トレイ1におけるトレイ本体
部1dと緩衝部1gとは、トランスファーモールドを行
い易い樹脂材料によって形成されていることが好まし
い。
Therefore, it is preferable that the tray body 1d and the buffer 1g of the tray 1 are formed of a resin material which can be easily transfer-molded.

【0039】ただし、前記二重モールド方法ではなく、
それぞれ別々にモールドを行った後、両者を接合しても
よい。
However, instead of the above-mentioned double molding method,
After performing each mold separately, both may be joined.

【0040】また、トレイ1では、緩衝部1gは、トレ
イ本体部1dより柔らかい材料によって形成されてい
る。例えば、緩衝部1gを形成する樹脂材料の硬度が、
トレイ本体部1dを形成する樹脂材料の硬度より低けれ
ばよい(小さければよい)。
In the tray 1, the buffer 1g is made of a material softer than the tray body 1d. For example, the hardness of the resin material forming the buffer 1g is
It is sufficient that the hardness is lower than the hardness of the resin material forming the tray body 1d (the lower the better).

【0041】さらに、トレイ1は、CSP2のベーク処
理などを行う際に、その収納治具としても用いられるた
め、トレイ本体部1dおよび緩衝部1gが耐熱性の高い
樹脂材料によって形成されていることが好ましく、例え
ば、前記ベーク処理の温度である150℃もしくはそれ
以上の耐熱性を有した樹脂材料によって形成されている
ことがさらに好ましい。
Further, since the tray 1 is also used as a storage jig when performing the baking process of the CSP 2, the tray body 1d and the buffer 1g are formed of a resin material having high heat resistance. For example, it is more preferable to be formed of a resin material having heat resistance of 150 ° C. or more, which is the temperature of the baking treatment.

【0042】なお、トレイ本体部1dおよび緩衝部1g
をそれぞれ形成する樹脂材料の一例としては、例えば、
トレイ本体部1dは、ポリフェニレンエーテル(PP
E)であり、一方、トレイ本体部1dより柔らかな材料
からなる緩衝部1gは、例えば、ポリエステル系エラス
トマであり、両者の主な材料特性データをそれぞれ図5
(PPE)および図6(ポリエステル系エラストマ)に
示す。
The tray body 1d and the buffer 1g
As an example of the resin material forming each, for example,
The tray body 1d is made of polyphenylene ether (PP
E), on the other hand, the buffer 1g made of a material softer than the tray body 1d is, for example, a polyester elastomer, and the main material characteristic data of both are shown in FIG.
(PPE) and FIG. 6 (polyester elastomer).

【0043】また、トレイ1は、積層形のものである。The tray 1 is of a laminated type.

【0044】すなわち、図7に示すように、トレイ1は
これを複数段に積層することが可能な形状に形成されて
おり、最上段を除く各段のトレイ1のポケット1aにそ
れぞれCSP2を収納することができる。トレイ1の表
面1e側のポケット1aは、図2(a)に示すように、
その角部が十字形の表面側ガイド1hによって囲まれて
形成されている(ただし、トレイ1における最外周のポ
ケット1aは、十字形とT字形の表面側ガイド1hある
いは十字形とT字形とL字形の表面側ガイド1hによっ
て囲まれて形成されている)。
That is, as shown in FIG. 7, the tray 1 is formed in a shape capable of stacking the trays in a plurality of stages, and the CSPs 2 are stored in the pockets 1a of the trays 1 except for the uppermost stage. can do. As shown in FIG. 2A, the pocket 1a on the surface 1e side of the tray 1
The corner is formed by being surrounded by a cross-shaped front side guide 1h. (However, the outermost pocket 1a of the tray 1 is a cross-shaped and T-shaped front side guide 1h or a cross-shaped, T-shaped and L-shaped. And is formed so as to be surrounded by the letter-shaped front side guide 1h).

【0045】したがって、トレイ1が積層形であるため
には、その裏面1f側における表面1e側の隣り合った
表面側ガイド1h間に対応した箇所に、図4 に示すよう
な裏面側ガイド1iが設けられており、これにより、ト
レイ1を積層した際には、表面1e側の表面側ガイド1
hと裏面1f側の裏面側ガイド1iとが干渉することな
く嵌合し、トレイ積層時のトレイ間の位置決めとなる。
Therefore, in order for the tray 1 to be of the stacked type, the back surface guide 1i as shown in FIG. 4 is provided at a position corresponding to the space between the adjacent front surface guides 1h on the front surface 1e side on the back surface 1f side. Therefore, when the trays 1 are stacked, the front side guide 1 on the front side 1e is provided.
h and the back surface guide 1i on the back surface 1f are fitted without interference, and positioning between the trays when stacking the trays is performed.

【0046】なお、表面1e側のポケット1aは、十字
形やT字形やL字形の表面側ガイド1hによって囲まれ
た領域からなり、この表面1e側のポケット1aにCS
P2を収納した際には、前記十字形やT字形やL字形の
表面側ガイド1hのそれぞれの内壁1kによってCSP
2の四角形の本体部2a(ここでは、テープ基板2dの
こと)の4つの角部を位置決めして、これにより、CS
P2が位置決めされる。
The pocket 1a on the front surface 1e comprises a region surrounded by a cross-shaped, T-shaped or L-shaped front-side guide 1h.
When the P2 is stored, the CSP is formed by the inner walls 1k of the cross-shaped, T-shaped, and L-shaped front side guides 1h.
The four corners of the 2 square main body 2a (here, the tape substrate 2d) are positioned, and thereby the CS
P2 is positioned.

【0047】一方、裏面1f側のポケット1aは、図4
に示すように、四角形の2組の対向する辺の位置にそれ
ぞれ設けられた一組および二組の合計6個の裏面側ガイ
ド1iからなる領域であり、この裏面1f側のポケット
1aにCSP2を収納した際には、対向して配置された
一組および二組の裏面側ガイド1iのそれぞれの内壁1
kによってCSP2の四角形の本体部2a(テープ基板
2dのこと)の4辺を位置決めして、これにより、CS
P2が位置決めされる。
On the other hand, the pocket 1a on the back surface 1f side is
As shown in the figure, the area is composed of a total of six back-side guides 1i, one set and two sets provided at two opposing sides of a square, respectively. When stored, each inner wall 1 of one set and two sets of back-side guides 1i arranged opposite to each other
The four sides of the rectangular main body portion 2a (the tape substrate 2d) of the CSP 2 are positioned by k.
P2 is positioned.

【0048】また、トレイ1の表面1e側の中央付近に
は、図1(a)に示すように、十字形の表面側ガイド1
hと連結して閉じられた領域を形成する吸着用リブ1j
が形成されている。
As shown in FIG. 1 (a), near the center of the front surface 1e side of the tray 1, as shown in FIG.
h to form a closed area connected to the suction rib 1j
Are formed.

【0049】これは、十字形の表面側ガイド1hと吸着
用リブ1jとによって閉じられた領域を形成することに
より、積層状態のトレイ1をその最上段のトレイ1から
離脱させる時などに、前記閉じられた領域を真空吸着す
る際の真空漏れを防ぐためのものである。
This is because when the tray 1 in the stacked state is separated from the uppermost tray 1 by forming a region closed by the cross-shaped front side guide 1h and the suction rib 1j, This is for preventing vacuum leakage when vacuum-sucking the closed area.

【0050】ただし、トレイ1のハンドリングは、真空
吸着に限定されるものではなく、したがって、吸着用リ
ブ1jは、必ずしも設けられていなくてもよい。
However, the handling of the tray 1 is not limited to vacuum suction, and therefore, the suction rib 1j is not necessarily provided.

【0051】ここで、トレイ1に収納される図7に示す
CSP2の構造について説明すると、半導体チップ3と
ほぼ同サイズの四角形のテープ基板2d上に半導体チッ
プ3が配置され、かつテープ基板2dのチップ配置側と
反対側の外部端子取り付け面2cの内方領域(一部)に
複数のボール電極2bがエリアアレイ配置で設けられて
いるものであり、したがって、CSP2は、Fan−I
n形のものである。
Here, the structure of the CSP 2 housed in the tray 1 shown in FIG. 7 will be described. The semiconductor chip 3 is arranged on a square tape substrate 2d having substantially the same size as the semiconductor chip 3 and the CSP 2 is mounted on the tape substrate 2d. A plurality of ball electrodes 2b are provided in an area array arrangement in an inner region (part) of the external terminal mounting surface 2c on the side opposite to the chip arrangement side. Therefore, the CSP 2 is a Fan-I
n-type.

【0052】なお、半導体チップ3とテープ基板2dと
では、テープ基板2dの方が若干大きいため、CSP2
における本体部2aは、テープ基板2dのこととする。
Since the tape substrate 2d is slightly larger between the semiconductor chip 3 and the tape substrate 2d, the CSP 2
Is a tape substrate 2d.

【0053】次に、本実施の形態1の半導体装置の製造
方法について説明する。
Next, a method of manufacturing the semiconductor device according to the first embodiment will be described.

【0054】本実施の形態1では前記半導体装置の製造
方法として、トレイ1を用いたCSP2の保管、搬送、
特性選別、検査(外観検査)、ベーク処理および出荷な
どの所望の処理について説明する。
In the first embodiment, the method of manufacturing the semiconductor device includes storing and transporting the CSP 2 using the tray 1.
Desired processes such as characteristic selection, inspection (appearance inspection), baking, and shipping will be described.

【0055】まず、CSP2をトレイ1によって保管す
る際には、マトリクス状に配置された複数のポケット1
aが表裏両面に形成されるとともに複数のポケット1a
を連結するトレイ本体部1dと、ポケット1aにおける
CSP2との接触箇所である底部1cに設けられかつト
レイ本体部1dより硬度が低く柔らかい樹脂材料によっ
て形成された緩衝部1gとを有する図1〜図4に示す積
層形の複数のトレイ1を準備する。
First, when the CSP 2 is stored in the tray 1, a plurality of pockets 1 arranged in a matrix are required.
a is formed on both sides and a plurality of pockets 1a
FIG. 1 to FIG. 1 which have a buffer body 1g provided on a bottom 1c which is a contact point of the pocket 1a with the CSP 2 and formed of a resin material having a lower hardness than the tray body 1d. A plurality of stacked trays 1 shown in FIG.

【0056】続いて、トレイ1(第1のトレイ)の表面
1e側のポケット1aにCSP2を配置して、図7に示
すように、CSP2の本体部2aであるテープ基板2d
の外部端子取り付け面2cの両端部付近を緩衝部1gの
突起部1bによって支持する。
Subsequently, the CSP 2 is arranged in the pocket 1a on the front surface 1e side of the tray 1 (first tray), and as shown in FIG. 7, the tape substrate 2d which is the main body 2a of the CSP 2
The vicinity of both ends of the external terminal mounting surface 2c is supported by the protrusion 1b of the buffer 1g.

【0057】これにより、CSP2をポケット1aに収
納する。
Thus, the CSP 2 is stored in the pocket 1a.

【0058】さらに、トレイ1上に、これと積層可能な
他のトレイ1(第2のトレイ)を積層する。
Further, another tray 1 (second tray) that can be stacked on the tray 1 is stacked.

【0059】この際、下側のトレイ1の表面側ガイド1
h間に上側のトレイ1の裏面側ガイド1iを嵌合させて
両者を積層する。
At this time, the front side guide 1 of the lower tray 1
The back side guide 1i of the upper tray 1 is fitted between the two, and the two are stacked.

【0060】これにより、下側のトレイ1のポケット1
aにおいてCSP2の表裏両面側に下側のトレイ1およ
び上側のトレイ1(他のトレイ1)の緩衝部1gを配置
した状態でCSP2を収納できる。
Thus, the pocket 1 of the lower tray 1
In FIG. 7A, the CSP 2 can be stored in a state where the buffer portions 1g of the lower tray 1 and the upper tray 1 (other trays 1) are arranged on both front and back sides of the CSP 2.

【0061】なお、トレイ1を3段以上に亘って積層す
る際には、上側のトレイ1(2段目)の表面1e側のポ
ケット1aに同様の方法でCSP2を配置し、さらにそ
の上に3段目のトレイ1を積層する。
When the trays 1 are stacked in three or more stages, the CSP 2 is arranged in the pocket 1a on the surface 1e side of the upper tray 1 (second stage) in the same manner, and furthermore, the CSP 2 is further placed thereon. The third tray 1 is stacked.

【0062】このようにして、図8に示すように、トレ
イ1を複数段に積層して複数のCSP2を保管する。た
だし、最上段のトレイ1は、蓋として用いるためそのポ
ケット1aにはCSP2は収容しない。
In this way, as shown in FIG. 8, the trays 1 are stacked in a plurality of levels and a plurality of CSPs 2 are stored. However, since the uppermost tray 1 is used as a lid, the pocket 1a does not accommodate the CSP 2.

【0063】なお、図8に示す積層状態では、バンド6
によって複数の積層状態のトレイ1を結束しているが、
CSP2の単に保管のみであれば必ずしもバンド6によ
る結束は行わなくてもよい。
In the laminated state shown in FIG.
Ties a plurality of trays 1 in a stacked state,
If the CSP 2 is merely stored, the band 6 need not necessarily be bound.

【0064】次に、トレイ1を用いたCSP2(半導体
装置)の搬送やベーク処理などについて説明する。
Next, the transfer of the CSP 2 (semiconductor device) using the tray 1 and the baking process will be described.

【0065】例えば、半導体製造工程の所望の工程間な
どでトレイ1を用いてCSP2を搬送する際には、ま
ず、前記収納方法によって最下段のトレイ1、2段目の
トレイ1、3段目のトレイ1に対してそれぞれの表面1
e側のポケット1aにCSP2を収納し、さらに、これ
ら複数のトレイ1を多段に積層する。なお、最上段のト
レイ1は蓋の代わりであるため、そこにはCSP2は収
容しない。
For example, when the CSP 2 is transported by using the tray 1 between desired steps in the semiconductor manufacturing process, first, the lowermost tray 1, the second tray 1, the third tray Each surface 1 for tray 1
The CSP 2 is stored in the e-side pocket 1a, and the plurality of trays 1 are stacked in multiple stages. In addition, since the tray 1 at the top is a substitute for the lid, the CSP 2 is not accommodated therein.

【0066】その後、この積層状態の複数のトレイ1
を、図8に示すようにバンド6によって結束して、積層
したトレイ1が容易にばらけないようにする。
Thereafter, the plurality of trays 1 in this stacked state
Are bound by a band 6 as shown in FIG. 8 so that the stacked trays 1 are not easily separated.

【0067】さらに、この積層状態の複数のトレイ1を
半導体製造工程間で自動搬送車などによって搬送する。
Further, the plurality of trays 1 in the stacked state are transported between semiconductor manufacturing processes by an automatic transport vehicle or the like.

【0068】また、CSP2のベーク処理を行う際に
は、CSP2を収納した積層状態の複数のトレイ1をト
レイごとベーク炉などに通し、これによって、複数のC
SP2をトレイごとベーク処理する。
When the baking process of the CSP 2 is performed, a plurality of stacked trays 1 containing the CSP 2 are passed through a baking furnace or the like together with the trays.
SP2 is baked for each tray.

【0069】その際、本実施の形態1のトレイ1(トレ
イ本体部1dと緩衝部1g)は、耐熱性の高い樹脂材
料、例えば、ベーク処理温度である150℃の耐熱性を
有した樹脂材料によって形成されているため、トレイ1
ごとベーク処理することが可能である。
At this time, the tray 1 (tray main body 1d and buffer 1g) of the first embodiment is made of a resin material having high heat resistance, for example, a resin material having heat resistance of 150 ° C. which is a baking temperature. Tray 1
It is possible to perform a baking process for each.

【0070】なお、前記ベーク処理としては、CSP2
を収納したトレイ1におけるCSP2の吸湿処理として
梱包前に行うものと、CSP2を実装基板などに実装す
る前のCSP2の吸湿処理として出荷後(出荷先)に行
うものとがある。
The baking process is performed in CSP2
The CSP 2 in the tray 1 in which the CSP 2 is stored is subjected to moisture absorption processing before packing, and the CSP 2 is subjected to moisture absorption processing after shipment (shipping destination) before mounting the CSP 2 on a mounting board or the like.

【0071】次に、積層状態のトレイ1に収納されたC
SP2のボール電極2bの外観検査方法やCSP2の特
性選別方法について説明する。
Next, the C stored in the tray 1 in the stacked state
A method of inspecting the appearance of the ball electrode 2b of SP2 and a method of selecting characteristics of CSP2 will be described.

【0072】例えば、表面1e(一方の面)のポケット
1aにCSP2をそれぞれ収納して積層した図8に示す
ような多段のトレイ1を準備する。
For example, a multi-stage tray 1 as shown in FIG. 8 in which the CSPs 2 are stored and stacked in the pockets 1a on the front surface 1e (one surface) is prepared.

【0073】続いて、この積層状態のトレイ1をそのま
ま表裏反転させ、前記反転によって下側に配置された他
のトレイ1(反転前に上側に配置されていた他のトレイ
1)の裏面1f(他方の面)のポケット1aの緩衝部1
gの突起部1bによってCSP2の半導体チップ3の表
面3aを支持する。
Subsequently, the tray 1 in the stacked state is turned upside down as it is, and the back surface 1f (the other tray 1 which has been disposed on the upper side before the reversal) of the other tray 1 disposed on the lower side by the reversal. Buffer 1 of pocket 1a on the other side)
The surface 3a of the semiconductor chip 3 of the CSP 2 is supported by the projection 1b of g.

【0074】その後、図9に示すように、前記反転によ
って上側に配置されたトレイ1(反転前に下側に配置さ
れていたトレイ1)を順次取り外してCSP2をその外
部端子取り付け面2cを上方に向けて露出させ、これに
よって、CSP2の外部端子であるボール電極2bの外
観検査もしくはCSP2の電気的特性選別検査を行う。
Thereafter, as shown in FIG. 9, the trays 1 disposed on the upper side (the trays 1 disposed on the lower side before the reversal) are sequentially removed by the reversal, and the CSP 2 is mounted on the external terminal mounting surface 2c. To perform an external appearance inspection of the ball electrode 2b, which is an external terminal of the CSP 2, or an electrical characteristic selection inspection of the CSP 2.

【0075】すなわち、トレイ1は、その積層状態にお
いて表裏面を反転させても、CSP2の表裏をひっくり
返した状態でCSP2を支持することができ、これによ
り、トレイ1をCSP2支持用の治具として用いて、C
SP2の本体部2aの外部端子取り付け面2cに設けら
れたボール電極2bの外観検査やCSP2の電気的特性
選別検査を行うことができる。
That is, the tray 1 can support the CSP 2 with the CSP 2 turned upside down, even if the tray 1 is turned upside down in the stacked state, whereby the jig for supporting the CSP 2 can be used. Used as C
The appearance inspection of the ball electrode 2b provided on the external terminal mounting surface 2c of the main body 2a of the SP2 and the electrical characteristic selection inspection of the CSP2 can be performed.

【0076】次に、トレイ1を用いたCSP2(半導体
装置)の梱包・出荷方法について説明する。
Next, a method of packing and shipping the CSP 2 (semiconductor device) using the tray 1 will be described.

【0077】まず、図10のステップS1に示すよう
に、図7に示すそれぞれのポケット1aにCSP2を収
納して積層された複数のトレイ1を準備する。
First, as shown in step S1 of FIG. 10, a plurality of trays 1 are prepared by storing the CSPs 2 in the respective pockets 1a shown in FIG.

【0078】すなわち、最上段のトレイ1を除く各トレ
イ1のポケット1aにCSP2を収納して積層状態とし
たトレイ1を準備する。
That is, the CSPs 2 are stored in the pockets 1a of the respective trays 1 except for the uppermost tray 1 to prepare the trays 1 in a stacked state.

【0079】続いて、ステップS2に示すように、積層
状態のトレイ1をバンド6によって結束する。
Subsequently, as shown in step S2, the stacked trays 1 are bound by the band 6.

【0080】その際、トレイ1とともに、吸湿剤である
シリカゲル7と湿度レベルを確認するためのインジケー
タカード8とをバンド6によって結束する。
At that time, together with the tray 1, a silica gel 7 as a moisture absorbent and an indicator card 8 for confirming the humidity level are bound by a band 6.

【0081】その後、ステップS3に示す防湿包装を行
う。
Thereafter, the moisture-proof packaging shown in step S3 is performed.

【0082】ここでは、バンド6によって結束した積層
状態のトレイ1をアルミ箔内蔵フィルムシートなどから
なる防湿包装袋9に入れ、この防湿包装袋9を熱シール
によって閉じるとともに、製品の情報が記載されたバー
コードラベル11を防湿包装袋9の表面9aに貼り付け
る。
Here, the laminated tray 1 bound by the band 6 is put in a moisture-proof packaging bag 9 made of a film sheet or the like containing aluminum foil, the moisture-proof packaging bag 9 is closed by heat sealing, and information of the product is described. The bar code label 11 is attached to the front surface 9a of the moisture-proof packaging bag 9.

【0083】その後、ステップS4に示す内装箱梱包を
行う。
Thereafter, the interior box packing shown in step S4 is performed.

【0084】ここでは、積層状態のトレイ1が詰め込ま
れた防湿包装袋9を緩衝材であるエアキャップ12とと
もに内装箱(収納箱)4に入れて梱包する。
Here, the moisture-proof packaging bag 9 packed with the stacked trays 1 is put in the interior box (storage box) 4 together with the air cap 12 as a cushioning material, and packed.

【0085】続いて、ステップS5に示すラベル表示を
行う。
Subsequently, the label display shown in step S5 is performed.

【0086】すなわち、内装箱4の表面4aにバーコー
ドラベル11を貼り付ける。
That is, the barcode label 11 is attached to the surface 4a of the interior box 4.

【0087】その後、ステップS6に示す外装箱梱包を
行う。
After that, the outer box packing shown in step S6 is performed.

【0088】ここでは、例えば、複数の内装箱4を外装
箱5に詰め込んでテーピングして外装箱5を梱包すると
ともに、外装箱5の表面5aにバーコードラベル11を
貼り付ける。
Here, for example, a plurality of interior boxes 4 are packed in an exterior box 5 and taped to package the exterior box 5, and a bar code label 11 is attached to the surface 5 a of the exterior box 5.

【0089】これにより、防湿包装袋9、内装箱4およ
び外装箱5を用いたトレイ1の梱包を終了し、この外装
箱5を出荷する。
Thus, the packaging of the tray 1 using the moisture-proof packaging bag 9, the inner box 4, and the outer box 5 is completed, and the outer box 5 is shipped.

【0090】本実施の形態1の半導体装置の製造方法で
は、CSP2を収納するトレイ1のポケット1aのCS
P2との接触箇所にトレイ本体部1dより柔らかい材料
によって形成された緩衝部1gを設けたことにより、C
SP2搬送時などにトレイ1が落下してCSP2が衝撃
を受けた際にも、緩衝部1gによって衝撃を緩和するこ
とができ、したがって、半導体チップ3に掛かる衝撃力
を低減できる。
In the method for manufacturing a semiconductor device according to the first embodiment, the CS of the pocket 1 a of the tray 1 for storing the CSP 2 is
By providing a buffer 1g made of a material softer than the tray main body 1d at the contact point with P2,
Even when the tray 1 falls and the CSP 2 receives an impact during the transport of the SP 2 or the like, the impact can be reduced by the buffer 1g, and therefore, the impact force applied to the semiconductor chip 3 can be reduced.

【0091】その結果、チップクラックなどの半導体チ
ップ3の破壊を防止することができ、これにより、トレ
イ1を用いたCSP2の搬送などにおけるCSP2の保
護性を向上できる。
As a result, breakage of the semiconductor chip 3 such as a chip crack can be prevented, whereby the protection of the CSP 2 in transporting the CSP 2 using the tray 1 can be improved.

【0092】また、緩衝部1gによって衝撃を緩和する
ことができるため、衝撃の際のCSP2に掛かる衝撃力
を低減できる。
Further, since the shock can be mitigated by the buffer portion 1g, the shock force applied to the CSP 2 at the time of the shock can be reduced.

【0093】これにより、CSP2のボール電極2bの
変形や破壊を防止することができ、その結果、前記同
様、トレイ1を用いたCSP2の搬送などにおけるCS
P2の保護性を向上できる。
As a result, the deformation and destruction of the ball electrode 2b of the CSP 2 can be prevented.
The protection of P2 can be improved.

【0094】また、トレイ1が、トレイ本体部1dとこ
れの全域に亘ってほぼ均等に配置されたポケット1aに
おける緩衝部1gとで1種類(同一)の材料ではなく、
別々の材料によって構成されることにより、トレイ1形
成時の成形材料のトレイ本体部1d全体に対する回り込
みが均等になるため、その結果、トレイ1の反りなどの
変形を低減できる。
Further, the tray 1 is not made of one kind (same material) of the tray main body 1d and the buffer 1g of the pocket 1a arranged almost uniformly over the entire area of the tray main body 1d.
When the tray 1 is formed, the molding material wraps around the entire tray body 1d when the tray 1 is formed, so that the deformation of the tray 1 such as warpage can be reduced.

【0095】さらに、これと合わせて、トレイ本体部1
dおよび緩衝部1gが、耐熱性の高い樹脂材料によって
形成されていることにより、高温雰囲気においてもトレ
イ1の反りなどの変形を低減でき、したがって、トレイ
1をベーク処理に用いることが可能になる。
Further, the tray body 1
Since d and the buffer portion 1g are formed of a resin material having high heat resistance, deformation such as warpage of the tray 1 can be reduced even in a high-temperature atmosphere, and therefore, the tray 1 can be used for baking. .

【0096】また、本実施の形態1によれば、トレイ1
積層時、CSP2の表面側に空隙部が形成されるため、
たとえ、トレイ1に反りなどの変形が生じたとしても、
CSP2に部分的な集中荷重が加わることを防止でき
る。
According to the first embodiment, the tray 1
At the time of lamination, a void is formed on the surface side of CSP2,
Even if the tray 1 is warped or deformed,
It is possible to prevent partial concentrated load from being applied to the CSP 2.

【0097】その結果、CSP2をトレイ1に収納した
状態でトレイ1ごとCSP2の前記ベーク処理を行うこ
とができる。
As a result, the baking process of the CSP 2 can be performed on the tray 1 with the CSP 2 stored in the tray 1.

【0098】さらに、前記ベーク処理を行った際のトレ
イ1の反りなどの変形を低減できるため、トレイ1の再
利用(リユース)に対しても有効である。
Further, since deformation such as warpage of the tray 1 at the time of performing the baking process can be reduced, it is effective for reuse of the tray 1.

【0099】また、本実施の形態1のトレイ1では、そ
のポケット1aにおける緩衝部1gが、ポケット1aの
側壁である内壁1kに繋がる底面を備えており、ポケッ
ト1aの底面を備えたCSP支持部が、柔らかい材料の
緩衝部1gのみで構成されている。
In the tray 1 according to the first embodiment, the buffer 1g in the pocket 1a has a bottom surface connected to the inner wall 1k which is the side wall of the pocket 1a, and the CSP support portion has the bottom surface of the pocket 1a. However, only the buffer portion 1g made of a soft material is used.

【0100】これにより、ポケット1aの前記CSP支
持部が、トレイ本体部1dを形成する硬い材料と緩衝部
1gを形成する柔らかい材料との二層構造ではなく、柔
らかい材料のみの構造であるため、トレイ1の製造を容
易にでき、トレイ1の製造コストの低減化を図ることが
できる。
As a result, the CSP support portion of the pocket 1a is not a two-layer structure of a hard material forming the tray body 1d and a soft material forming the buffer portion 1g, but a structure of only a soft material. The tray 1 can be easily manufactured, and the manufacturing cost of the tray 1 can be reduced.

【0101】また、本実施の形態1のトレイ1では、ポ
ケット1aにCSP2を収納してトレイ1を積層した際
に、CSP2の表面側(ボール電極2bと反対側)に空
隙部が形成される。
In the tray 1 according to the first embodiment, when the CSPs 2 are stored in the pockets 1a and the trays 1 are stacked, a void is formed on the front side of the CSP 2 (the side opposite to the ball electrode 2b). .

【0102】これにより、たとえトレイ1の反りなどが
生じたとしてもポケット1a内のCSP2に集中荷重が
掛かることを防止できる。
Thus, even if the tray 1 is warped or the like, it is possible to prevent a concentrated load from being applied to the CSP 2 in the pocket 1a.

【0103】さらに、本実施の形態1のトレイ1では、
トレイ積層時に、CSP2の表裏両面側に上下それぞれ
のトレイ1の緩衝部1gのみを配置した状態となるた
め、トレイ1の反りやトレイ搬送時の振動などによって
CSP2が表面側の柔らかな緩衝部1gに接触してもC
SP2がダメージを受けることなく、CSP2の損傷を
防ぐことができる。
Further, in the tray 1 according to the first embodiment,
At the time of stacking the trays, only the buffer portions 1g of the upper and lower trays 1 are arranged on both the front and back surfaces of the CSP 2, so that the CSP 2 has the soft buffer portions 1g on the front side due to the warp of the tray 1 and the vibration during tray conveyance. C
The damage to the CSP 2 can be prevented without the SP 2 being damaged.

【0104】(実施の形態2)図11〜図17は本発明
の半導体装置の製造方法において変形例のトレイを用い
た際の半導体装置の収納状態を示す拡大部分断面図であ
る。
(Embodiment 2) FIGS. 11 to 17 are enlarged partial cross-sectional views showing a housed state of a semiconductor device when a tray of a modified example is used in the method of manufacturing a semiconductor device of the present invention.

【0105】本実施の形態2では、実施の形態1の半導
体装置の製造方法で用いられたトレイ1に対する種々の
変形例についてその構造と効果とについて説明する。
In the second embodiment, the structure and effects of various modifications of the tray 1 used in the method of manufacturing the semiconductor device of the first embodiment will be described.

【0106】まず、図11に示すトレイ1は、ポケット
1aの底部1cに設けられた緩衝部1gにおいて、ポケ
ット1aの表面1e側に対応する面を平坦面1lとし、
裏面1f側に対応する面に複数の突起部1bを分散させ
て設けたものである。
First, in the tray 1 shown in FIG. 11, the surface corresponding to the surface 1e side of the pocket 1a in the buffer 1g provided at the bottom 1c of the pocket 1a is made a flat surface 11l.
A plurality of projections 1b are dispersedly provided on a surface corresponding to the back surface 1f side.

【0107】すなわち、緩衝部1gにおけるCSP2の
ボール電極2bを支持する側の面を平坦面1lとするも
のであり、これにより、CSP2のボール電極2bが接
触する面が平坦面1lであるため、ボール電極2bと緩
衝部1gとの接触がボール電極2bの配列形態とは無関
係になり、したがって、CSP2の外部端子取り付け面
2cのほぼ全体に亘ってエリアアレイ配置でボール電極
2bが設けられたCSP2を収納することが可能にな
り、その結果、ボール電極2bがフルマトリクス配列の
CSP2などの収納に有効となる。
That is, the surface of the buffer portion 1g on the side supporting the ball electrode 2b of the CSP 2 is a flat surface 11l. Since the surface that the ball electrode 2b of the CSP 2 contacts is the flat surface 11l, The contact between the ball electrode 2b and the buffer portion 1g is independent of the arrangement of the ball electrode 2b. Therefore, the CSP 2 provided with the ball electrode 2b in an area array arrangement over substantially the entire external terminal mounting surface 2c of the CSP 2 is provided. Can be stored, and as a result, the ball electrodes 2b are effective for storing the CSPs 2 in a full matrix arrangement.

【0108】また、図12に示すトレイ1は、ポケット
1aの底部1cに設けられた緩衝部1gにおいて、その
両面に、CSP2のボール電極2bの取り付けピッチと
配列とに対応させてボール電極2bに接触しない箇所に
複数の突起部1bを分散させて設けたものである。
The tray 1 shown in FIG. 12 has a buffer portion 1g provided at the bottom 1c of the pocket 1a, and has a ball electrode 2b on both surfaces thereof corresponding to the mounting pitch and arrangement of the ball electrodes 2b of the CSP 2. A plurality of protrusions 1b are dispersed and provided at locations where they do not contact.

【0109】すなわち、緩衝部1gの両面においてCS
P2のボール電極2bと接触しない位置に複数の突起部
1bを設けたものであり、これにより、CSP2のボー
ル電極2bが突起部1bによって位置決めされるため、
CSP2収納時の緩衝部1gと平行な方向に対してのC
SP2のガタツキを防止することが可能になる。
That is, CS is applied to both surfaces of the buffer 1g.
A plurality of protrusions 1b are provided at positions not in contact with the ball electrode 2b of P2. Since the ball electrode 2b of the CSP 2 is positioned by the protrusion 1b,
C in the direction parallel to buffer 1g when CSP2 is stored
It is possible to prevent rattling of SP2.

【0110】これにより、衝撃によるCSP2の半導体
チップ3の破壊を低減できる。
Thus, the destruction of the semiconductor chip 3 of the CSP 2 due to impact can be reduced.

【0111】また、図13に示すトレイ1は、図11に
示すトレイ1の緩衝部1gと反対に、緩衝部1gにおけ
るポケット1aの表面1e側に対応する面に複数の突起
部1bを分散させて設け、これと反対の面側を平坦面1
lとしたものである。
In the tray 1 shown in FIG. 13, a plurality of protrusions 1b are dispersed on a surface of the buffer 1g corresponding to the surface 1e side of the pocket 1a, as opposed to the buffer 1g of the tray 1 shown in FIG. And the opposite side to the flat surface 1
l.

【0112】この場合も、図12に示すトレイ1と同様
に、CSP2収納時の緩衝部1gと平行な方向に対して
のCSP2のガタツキを防止することが可能になり、し
たがって、衝撃によるCSP2の半導体チップ3の破壊
を低減できる。
In this case, as in the case of the tray 1 shown in FIG. 12, it is possible to prevent the CSP 2 from rattling in the direction parallel to the buffer 1g when the CSP 2 is stored. The destruction of the semiconductor chip 3 can be reduced.

【0113】また、図14に示すトレイ1は、その緩衝
部1gに設けられた複数の突起部1bの配列を、実施の
形態1で説明した図7に示すトレイ1の緩衝部1gのポ
ケット1aの表面1e側に対応した突起部1bの配列と
同様にしたものである。
In the tray 1 shown in FIG. 14, the arrangement of the plurality of projections 1b provided on the buffer 1g is the same as the pocket 1a of the buffer 1g of the tray 1 shown in FIG. In the same manner as the arrangement of the projections 1b corresponding to the front surface 1e side.

【0114】すなわち、ポケット1aにCSP2を収容
した際に、CSP2のボール電極2bと確実に接触しな
いような位置に複数の突起部1bを緩衝部1gの表裏両
面に設けたものであり、この場合、CSP2のボール電
極2bの設置ピッチや配列に無関係に突起部1bを設け
ることができるため、緩衝部1gにおける突起部1bの
形成箇所を容易にすることができる。
That is, when the CSP 2 is accommodated in the pocket 1a, a plurality of protrusions 1b are provided on both the front and back surfaces of the buffer 1g so that the CSP 2 does not reliably come into contact with the ball electrode 2b. Since the projections 1b can be provided irrespective of the arrangement pitch and arrangement of the ball electrodes 2b of the CSP 2, the formation locations of the projections 1b in the buffer 1g can be simplified.

【0115】また、図15に示すトレイ1は、図14に
示す突起部1bと同様の配列の突起部1bを緩衝部1g
におけるポケット1aの表面1e側に対応した側のみに
設けたものであり、その反対側の面は、平坦面1lとす
るものである。
Further, in the tray 1 shown in FIG. 15, the protrusions 1b having the same arrangement as the protrusions 1b shown in FIG.
Are provided only on the side corresponding to the surface 1e side of the pocket 1a, and the opposite surface is a flat surface 11.

【0116】これによっても、図14に示すトレイ1と
同様の効果を得ることができる。
With this, the same effect as that of the tray 1 shown in FIG. 14 can be obtained.

【0117】また、図16に示すトレイ1は、その緩衝
部1gの表裏面が平坦面1lに形成されたものであり、
これにより、CSP2のボール電極2bを緩衝部1gの
平坦面1lによって直接支持する構造となるため、CS
P2のボール電極2bと緩衝部1gとの接触位置条件が
ボール電極2bの設置ピッチや配列とは無関係になり、
したがって、図11に示すトレイ1によって得られる効
果と同様に、ボール電極2bがフルマトリクス配列のC
SP2などの収納に有効なトレイ1とすることができ
る。
Further, in the tray 1 shown in FIG. 16, the front and back surfaces of the buffer 1g are formed on the flat surface 11.
As a result, the ball electrode 2b of the CSP 2 is directly supported by the flat surface 11 of the buffer 1g.
The contact position condition between the ball electrode 2b of P2 and the buffer portion 1g becomes independent of the installation pitch and arrangement of the ball electrode 2b,
Therefore, similarly to the effect obtained by the tray 1 shown in FIG.
The tray 1 is effective for storing the SP2 or the like.

【0118】また、図17に示すトレイ1は、ポケット
1aの底部1cの緩衝部1gに加えてポケット1aの内
壁1kを緩衝部1gと同じ材料によって形成したもので
ある。
Further, in the tray 1 shown in FIG. 17, the inner wall 1k of the pocket 1a is formed of the same material as the buffer 1g in addition to the buffer 1g at the bottom 1c of the pocket 1a.

【0119】これにより、CSP2などのように、半導
体チップ3が露出した半導体装置において、半導体チッ
プ3の側面あるいはテープ基板2dの端部が内壁1kに
衝突した際にもその衝撃を緩和することができ、その結
果、半導体チップ3に掛かる衝撃力をさらに低減するこ
とができる。
Thus, in a semiconductor device such as the CSP 2 in which the semiconductor chip 3 is exposed, even when the side surface of the semiconductor chip 3 or the end of the tape substrate 2d collides with the inner wall 1k, the shock can be reduced. As a result, the impact force applied to the semiconductor chip 3 can be further reduced.

【0120】したがって、ポケット1aの底部1cの緩
衝部1gによる衝撃力緩和効果と合わせて、さらに、C
SP2の保護性を向上できる。
Therefore, in addition to the effect of alleviating the impact force by the buffer 1g of the bottom 1c of the pocket 1a, C
The protection of SP2 can be improved.

【0121】また、トレイ1の反りなどの変形の低減、
あるいは、トレイ1をベーク処理に使用可能、さらに、
トレイ1積層時のCSP2表面側の空隙部によるCSP
2への集中荷重防止などの効果については実施の形態1
と同様である。
Further, the deformation of the tray 1 such as warpage can be reduced.
Alternatively, tray 1 can be used for baking, and
CSP due to voids on the CSP2 surface side when stacking tray 1
Embodiment 1 describes the effect of preventing concentrated load on the second embodiment.
Is the same as

【0122】なお、図11〜図17に示すトレイ1にお
けるトレイ本体部1dと緩衝部1gとを形成するそれぞ
れの樹脂材料や、このトレイ1におけるその他の構造
と、実施の形態2における半導体装置の製造方法、すな
わち、図11〜図17に示すトレイ1を用いたCSP2
の保管、搬送、特性選別、検査(外観検査)、ベーク処
理および出荷方法とについては、実施の形態1で説明し
たものと同様であるため、その重複説明は省略する。
The resin materials forming the tray body 1d and the buffer 1g in the tray 1 shown in FIGS. 11 to 17, the other structures in the tray 1, and the semiconductor device according to the second embodiment. Manufacturing method, that is, CSP2 using tray 1 shown in FIGS.
, Storage, transport, characteristic selection, inspection (appearance inspection), baking process, and shipping method are the same as those described in the first embodiment, and thus redundant description will be omitted.

【0123】(実施の形態3)図18は本発明の半導体
装置の製造方法で用いられる変形例のトレイの表面側の
構造を示す図であり、(a)は平面図、(b)はトレイ
長手方向の側面図、(c)はトレイ幅方向の側面図、図
19は図18に示すトレイの裏面側の構造を示す底面
図、図20は図18に示すトレイにおける半導体装置収
納時の収納部の長手方向の切断構造を示す拡大部分断面
図、図21は図18に示すトレイにおける半導体装置収
納時の収納部の幅方向の切断構造を示す拡大部分断面
図、図22は本発明の半導体装置の製造方法で用いられ
る変形例のトレイにおける半導体装置の収納状態を示す
拡大部分断面図である。
(Embodiment 3) FIGS. 18A and 18B are diagrams showing a structure on the front side of a tray of a modification used in the method of manufacturing a semiconductor device according to the present invention, wherein FIG. 18A is a plan view, and FIG. FIG. 19C is a side view in the tray width direction, FIG. 19 is a bottom view showing the structure on the back surface side of the tray shown in FIG. 18, and FIG. 20 is storage when the semiconductor device is stored in the tray shown in FIG. FIG. 21 is an enlarged partial cross-sectional view showing a cutting structure in the width direction of the storage unit when the semiconductor device is stored in the tray shown in FIG. 18, and FIG. 22 is a semiconductor of the present invention. FIG. 11 is an enlarged partial cross-sectional view showing a storage state of a semiconductor device in a tray of a modified example used in the device manufacturing method.

【0124】本実施の形態3では、トレイ1に収納され
る半導体装置が、図20に示すようなガルウィング状の
複数のアウタリード(外部端子)10bを有し、かつア
ウタリード10bが狭ピッチ(例えば、ピッチ0.4mm
〜0.5mm)で設けられているとともに、リード厚が0.
1mm程度の薄いアウタリード10bの場合であり、こ
の半導体装置を収納するトレイ1について説明する。
In the third embodiment, the semiconductor device accommodated in the tray 1 has a plurality of gull-wing-shaped outer leads (external terminals) 10b as shown in FIG. 20, and the outer leads 10b have a narrow pitch (for example, Pitch 0.4mm
0.5 mm) and a lead thickness of 0.5 mm.
This is a case of the thin outer lead 10b of about 1 mm, and the tray 1 for storing the semiconductor device will be described.

【0125】したがって、本実施の形態3では、前記半
導体装置の一例として、図20に示すTQFP(Thin Q
uad Flat Package) 10の場合を説明するが、前記半導
体装置は、TQFP10以外のSOP(Small Outline
Package)などであってもよい。
Therefore, in the third embodiment, as an example of the semiconductor device, a TQFP (Thin Q
uad Flat Package) 10, the semiconductor device is an SOP (Small Outline Package) other than TQFP10.
Package).

【0126】図18および図19に示すトレイ1は、図
20に示すTQFP10を収納可能な積層形のものであ
り、その構成は、表裏両面に複数のポケット1aをマト
リクス配列で備えるとともに複数のポケット1aを連結
するトレイ本体部1dと、ポケット1aにおいてTQF
P10を位置決めするように設けられかつトレイ本体部
1dより柔らかい材料によって形成されたリブ状の緩衝
部1gとからなり、緩衝部1gが底部1cからリブ状に
突出した形状となっている。
The tray 1 shown in FIG. 18 and FIG. 19 is of a stacked type capable of storing the TQFP 10 shown in FIG. The tray body 1d connecting the main body 1a and the TQF
A rib-shaped buffer 1g is provided to position P10 and is made of a material softer than the tray body 1d. The buffer 1g has a rib-like shape protruding from the bottom 1c.

【0127】すなわち、底部1cから突出したリブ状の
緩衝部1gは、図18(a),(b),(c)、図19に示
すように、ポケット1aの底部1cにおいて、図20に
示すTQFP10のモールド部である四角形の本体部1
0aの4辺に沿ってこれを位置決めするように設けられ
ており、このリブ状の緩衝部1gによってポケット1a
内でTQFP10が位置決めされるため、このトレイ1
を用いたTQFP10の搬送時などの振動や衝撃によっ
てアウタリード10bがポケット1aの内壁1kに接触
するのを防止できる。
That is, as shown in FIGS. 18 (a), (b), (c) and FIG. 19, the rib-shaped buffering portion 1g protruding from the bottom 1c is located at the bottom 1c of the pocket 1a as shown in FIG. Square body part 1 which is a mold part of TQFP10
0a is provided so as to be positioned along four sides of the pocket 1a.
Since the TQFP 10 is positioned in the
It is possible to prevent the outer leads 10b from coming into contact with the inner wall 1k of the pocket 1a due to vibrations and impacts during the transportation of the TQFP 10 using the TQFP.

【0128】また、図22に示すトレイ1は、実施の形
態1で説明したトレイ1と同様、リブ状に突出した緩衝
部1gとともに緩衝部1gがポケット1aの底部1c全
体に亘って設けられているものであり、図18に示すト
レイ1と同様に、リブ状に突出した緩衝部1gによって
TQFP10の本体部10aを位置決めしている。
The tray 1 shown in FIG. 22 has a buffer portion 1g protruding in a rib shape and a buffer portion 1g provided over the entire bottom 1c of the pocket 1a, similarly to the tray 1 described in the first embodiment. As in the case of the tray 1 shown in FIG. 18, the main body 10a of the TQFP 10 is positioned by a buffer portion 1g protruding in a rib shape.

【0129】なお、本実施の形態3の図18および図2
2に示すトレイ1のポケット1aにTQFP10を収納
する際には、図20、図21および図22に示すよう
に、TQFP10のガルウィング状のアウタリード10
bの内側にリブ状の緩衝部1gを配置して、このリブ状
の緩衝部1gによってTQFP10の本体部10aをポ
ケット1a内で位置決めして収納する。
It should be noted that FIG. 18 and FIG.
When the TQFP 10 is stored in the pocket 1a of the tray 1 shown in FIG. 2, the gull-wing outer lead 10 of the TQFP 10 is used as shown in FIGS.
A rib-shaped buffer 1g is arranged inside b, and the main body 10a of the TQFP 10 is positioned and stored in the pocket 1a by the rib-shaped buffer 1g.

【0130】本実施の形態3で説明したトレイ1を用い
ることにより、リブ状の緩衝部1gがトレイ本体部1d
より柔らかな樹脂材料によって形成されているため、衝
撃によって折れて脱落するのを防止できる。
By using the tray 1 described in the third embodiment, the rib-shaped buffer 1g can be replaced with the tray main body 1d.
Since it is made of a softer resin material, it can be prevented from being broken by an impact and falling off.

【0131】したがって、TQFP10などのようなガ
ルウィング状のアウタリード10bを有した狭ピッチタ
イプで、かつリード厚が0.1mm程度の薄い半導体装置
を収納した際にも、ポケット1a内でTQFP10の位
置決めが確実に行われるため、アウタリード10bがポ
ケット1aの内壁1kに衝突するのを防ぐことができ、
その結果、TQFP10におけるアウタリード10bの
変形を防止できる。
Therefore, even when a thin semiconductor device having a gull-wing-shaped outer lead 10b such as the TQFP 10 and having a lead thickness of about 0.1 mm is housed, the TQFP 10 can be positioned in the pocket 1a. Since it is reliably performed, it is possible to prevent the outer lead 10b from colliding with the inner wall 1k of the pocket 1a,
As a result, the deformation of the outer lead 10b in the TQFP 10 can be prevented.

【0132】さらに、本実施の形態3によれば、トレイ
1積層時、TQFP10(半導体装置)の表面側に空隙
部が形成されるため、たとえ、トレイ1に反りなどの変
形が生じたとしても、TQFP10(半導体装置)に部
分的な集中荷重が加わることを防止できる。
Further, according to the third embodiment, when the trays 1 are stacked, a void is formed on the surface side of the TQFP 10 (semiconductor device). , TQFP10 (semiconductor device) can be prevented from being partially concentrated.

【0133】なお、図18、図22に示すトレイ1にお
けるトレイ本体部1dと緩衝部1gとを形成するそれぞ
れの樹脂材料や、このトレイ1におけるその他の構造
と、実施の形態3における半導体装置の製造方法、すな
わち、図18、図22に示すトレイ1を用いたTQFP
10の保管、搬送、特性選別、検査(外観検査)、ベー
ク処理および出荷方法とについては、実施の形態1で説
明したものと同様であるため、その重複説明は省略す
る。
The respective resin materials forming the tray body 1d and the buffer 1g in the tray 1 shown in FIGS. 18 and 22, other structures in the tray 1, and the semiconductor device in the third embodiment are described. Manufacturing method, that is, TQFP using tray 1 shown in FIGS.
The storage, transport, characteristic selection, inspection (appearance inspection), baking process, and shipping method of the ten are the same as those described in the first embodiment, and thus redundant description will be omitted.

【0134】(実施の形態4)図23は本発明の実施の
形態4のトレイの構造の一例を示す拡大部分平面図、図
24は図23に示すトレイを積層した際の構造を図23
のE−E線に沿って切断して示す部分断面図である。
(Embodiment 4) FIG. 23 is an enlarged partial plan view showing an example of the structure of a tray according to Embodiment 4 of the present invention, and FIG. 24 is a diagram showing the structure when the trays shown in FIG.
FIG. 3 is a partial cross-sectional view taken along line EE of FIG.

【0135】本実施の形態4では、トレイ1に収納され
る半導体装置が、図24に示すような配線基板であるB
GA基板13aを備え、この配線基板に半導体チップ3
(図7参照)が搭載されている場合であり、前記半導体
装置の一例として、外部端子として複数のボール電極1
3cがエリアアレイ配置でBGA基板13aの外部端子
取り付け面13bに設けられ、かつ半導体チップ3が樹
脂モールドによって樹脂封止されて形成されたモールド
部である封止本体部13dを備えたBGA13の場合を
説明する。
In the fourth embodiment, the semiconductor device housed in the tray 1 is a wiring board B as shown in FIG.
A GA substrate 13a is provided.
(See FIG. 7), and a plurality of ball electrodes 1 are provided as external terminals as an example of the semiconductor device.
In the case of the BGA 13 provided in the area array arrangement on the external terminal mounting surface 13b of the BGA substrate 13a and provided with a sealing body portion 13d which is a molded portion formed by sealing the semiconductor chip 3 with a resin mold. Will be described.

【0136】ただし、前記半導体装置は、配線基板に前
記半導体チップ3が搭載されるものであれば、BGA1
3以外のLGA(Land Grid Array)などであってもよ
い。
However, as long as the semiconductor device has the semiconductor chip 3 mounted on a wiring board, the BGA 1
An LGA (Land Grid Array) other than 3 may be used.

【0137】したがって、本実施の形態4の半導体装置
(半導体パッケージ)の製造方法で用いられる図23に
示すトレイ1は、実施の形態1で説明したトレイ1と同
様に、複数の前記半導体装置をマトリクス状に整列させ
て収納する積層形の板状のものであるが、図23では、
トレイ1の表面側の一部(ポケット1aとその周囲)の
構造を拡大して示している。
Therefore, the tray 1 shown in FIG. 23 used in the method of manufacturing a semiconductor device (semiconductor package) according to the fourth embodiment has a plurality of the semiconductor devices similar to the tray 1 described in the first embodiment. Although it is a laminated plate-shaped one that is arranged and stored in a matrix, FIG.
The structure of a part of the surface side of the tray 1 (the pocket 1a and its surroundings) is shown in an enlarged manner.

【0138】まず、本実施の形態4のトレイ1の特徴部
分について説明すると、トレイ1は、複数の収納部であ
るポケット1aを連結するトレイ本体部1dと、ポケッ
ト1aに設けられるとともにトレイ本体部1dより柔ら
かい材料によって形成された緩衝部1gとを有してお
り、BGA13をポケット1aに収納したトレイ1と他
のトレイ1とを積層した際に、図24に示すように、B
GA13の表裏両面側に緩衝部1gが配置され、そのう
ち、一方(BGA13の表側に配置される)の緩衝部1
gによってBGA13の封止本体部13dが支持され、
他方(BGA13の裏側に配置される)の緩衝部1gに
よってBGA基板13aの外部端子取り付け面13bの
外周部が支持されている。
First, the characteristic portions of the tray 1 according to the fourth embodiment will be described. The tray 1 is provided with a tray body 1d for connecting a plurality of pockets 1a, and a tray body provided in the pocket 1a. 24. When the tray 1 containing the BGA 13 in the pocket 1a and another tray 1 are stacked, as shown in FIG.
Buffers 1g are arranged on both front and back sides of GA13, and one of them (disposed on the front side of BGA13)
g supports the sealing body 13 d of the BGA 13,
The outer peripheral portion of the external terminal mounting surface 13b of the BGA substrate 13a is supported by the other buffer portion 1g (disposed on the back side of the BGA 13).

【0139】なお、本実施の形態4のトレイ1では、図
24に示すBGA13の下方(裏)側を支持する緩衝部
1gが、図23に示すように四角形の各ポケット1aの
四隅にL字形に設けられており、このL字形の緩衝部1
gが、BGA13のBGA基板13aの外部端子取り付
け面13bの外周部の角部を支持している。
In the tray 1 according to the fourth embodiment, the buffer 1g supporting the lower (back) side of the BGA 13 shown in FIG. 24 has L-shaped corners at the four corners of each rectangular pocket 1a as shown in FIG. The L-shaped buffer portion 1
g supports a corner of the outer peripheral portion of the external terminal mounting surface 13b of the BGA substrate 13a of the BGA 13.

【0140】すなわち、BGA13をポケット1aに収
納した際に、L字形の緩衝部1gはBGA基板13aに
取り付けられたボール電極13cに接触しないように、
BGA基板13aの外部端子取り付け面13bにおける
ボール電極配置領域の外側領域を支持するように配置さ
れている。
That is, when the BGA 13 is stored in the pocket 1a, the L-shaped buffer 1g does not contact the ball electrode 13c attached to the BGA substrate 13a.
The BGA substrate 13a is arranged so as to support a region outside the ball electrode arrangement region on the external terminal mounting surface 13b of the BGA substrate 13a.

【0141】したがって、BGA13の下方(裏)側
(BGA基板13aの外部端子取り付け面13b側)を
支持する緩衝部1gは、ポケット1a内の四隅に配置さ
れることに限定されるものではなく、BGA基板13a
の外部端子取り付け面13bにおけるボール電極配置領
域の外側領域(外周部)を支持するように配置されてい
れば、ポケット1a内においてその四隅以外に設けられ
ていてもよい。
Therefore, the buffer portions 1g supporting the lower (back) side of the BGA 13 (the side of the external terminal mounting surface 13b of the BGA board 13a) are not limited to being arranged at the four corners in the pocket 1a. BGA board 13a
If it is arranged so as to support the outer region (outer peripheral portion) of the ball electrode arrangement region on the external terminal mounting surface 13b, it may be provided at other than the four corners in the pocket 1a.

【0142】また、各ポケット1aの四隅に設けられた
L字形の緩衝部1gは、トレイ本体部1dと一体で、か
つこれと同じ硬質の材料で形成されていてもよく、その
場合には、L字形の緩衝部1gは、トレイ本体部1dと
同じ材質のパッケージ支持部となる。
The L-shaped buffer portions 1g provided at the four corners of each pocket 1a may be formed integrally with the tray body 1d and made of the same hard material. The L-shaped buffer 1g is a package support made of the same material as the tray body 1d.

【0143】したがって、本実施の形態4のトレイ1
は、BGA13を収納して積層した際に、BGA13の
表裏両面側に配置される緩衝部1gのうち、少なくとも
BGA13の上方(表側)に配置される緩衝部1gがB
GA13のモールド部である封止本体部13dに接触し
て支持していればよく、BGA基板13aの下方(裏
側)を支持する緩衝部1gは、トレイ本体部1dより柔
らかい軟質の材料で形成されていてもよく、またトレイ
本体部1dと同じ硬質の材料で形成されていてもよい。
Therefore, the tray 1 of the fourth embodiment
When the BGA 13 is stored and stacked, among the buffer portions 1g disposed on the front and back surfaces of the BGA 13, at least the buffer portion 1g disposed above (front side) the BGA 13 is B
It is sufficient that the buffering portion 1g supporting the lower portion (back side) of the BGA substrate 13a is made of a softer material softer than the tray main portion 1d. And may be formed of the same hard material as the tray body 1d.

【0144】ただし、いずれの緩衝部1gも、トレイ本
体部1dより柔らかい軟質の材料で形成されている方が
好ましい。
However, it is preferable that all the buffer portions 1g are formed of a soft material which is softer than the tray main body 1d.

【0145】そこで、本実施の形態4のトレイ1は、そ
の積層時にBGA13の表裏両面側に配置される緩衝部
1gが、表裏両面側の緩衝部1gともトレイ本体部1d
より柔らかい軟質の材料で形成されている場合には、少
なくともBGA13の表裏何れか一方の緩衝部1gが、
BGA13に接触して支持するような構造になっていれ
ばよい。
Therefore, in the tray 1 of the fourth embodiment, the buffer portions 1g arranged on both front and back sides of the BGA 13 at the time of lamination are different from the buffer body 1g on both front and back sides of the tray body 1d.
When formed of a softer and softer material, at least one of the front and back buffer portions 1g of the BGA 13 is
What is necessary is just to have the structure which contacts and supports BGA13.

【0146】続いて、トレイ1の詳細構造について説明
する。トレイ本体部1dでは、側壁である区画壁1sと
底板1tとに囲まれ、かつ凹状に形成された収納部であ
るポケット1aが方形(四角形)に形成され、トレイ本
体部1dの外縁に張設した側縁1uから図24に示すよ
うな脚部1wが下方に植立されている。
Next, the detailed structure of the tray 1 will be described. In the tray main body 1d, a pocket 1a, which is a storage portion surrounded by a partition wall 1s as a side wall and a bottom plate 1t and formed in a concave shape, is formed in a square (quadrangle), and is stretched on an outer edge of the tray main body 1d. A leg 1w as shown in FIG. 24 is erected below the side edge 1u.

【0147】さらに、ポケット1aの底板1tには適宜
数の図23に示す結合孔1rが設けられ、トレイ本体部
1dのポケット1aの底板1tの上面および下面にはリ
ブ形状の緩衝部1gが設置されている。
Further, an appropriate number of coupling holes 1r shown in FIG. 23 are provided in the bottom plate 1t of the pocket 1a, and rib-shaped buffer portions 1g are provided on the upper and lower surfaces of the bottom plate 1t of the pocket 1a of the tray body 1d. Have been.

【0148】なお、トレイ本体部1dは、主に、ポリス
チレン、ポリエチレン、ポリプロピレン、塩化ビニル樹
脂などの熱可塑性を有する合成樹脂を使用して成形され
るものであるが、導電性を有するカーボン、グラファイ
トなどの導電性材や弾力性を有するゴム、例えば、ポリ
ブタジエンなどの弾力材を添加したものを使用して、ト
レイ本体部1dに帯電防止のために導電性や弾力性を持
たせることは推奨される。
The tray body 1d is formed mainly of a synthetic resin having thermoplasticity such as polystyrene, polyethylene, polypropylene, and vinyl chloride resin. It is recommended that the tray body 1d have conductivity or elasticity to prevent electrification by using a conductive material such as a rubber having elasticity such as polybutadiene. You.

【0149】これら組成物の添加量としては、例えば、
ポリスチレン7割、カーボン1割、ポリブタジエン2割
の割合で調整する。成形方法として射出成形により成形
するのが便利であるが、これに限られるものでないこと
は勿論である。
[0149] The addition amount of these compositions is, for example,
It is adjusted by the ratio of polystyrene 70%, carbon 10%, and polybutadiene 20%. It is convenient to mold by injection molding as a molding method, but it is needless to say that the method is not limited to this.

【0150】また、収納部であるポケット1aは、BG
A13などの半導体装置を収納する場所であり、底板1
tとこれから植立させた区画壁1sとにより凹状に形成
されている。その際、ポケット1aの水平方向の面積お
よび高さは収納するBGA13の大きさにより適宜のサ
イズに形成するか、最低限BGA13が区画壁1sに接
触せず、かつ区画壁1sから突出しない平面および高さ
にする必要がある。
The pocket 1a, which is a storage section, has a BG
A13 is a place where a semiconductor device such as A13 is stored.
It is formed in a concave shape by t and the partition wall 1s erected therefrom. At this time, the horizontal area and height of the pocket 1a are formed to have an appropriate size depending on the size of the BGA 13 to be stored, or at least a plane where the BGA 13 does not contact the partition wall 1s and does not protrude from the partition wall 1s. Need to be at height.

【0151】また、BGA13の外観形状に合わせて区
画壁1sを形成することは推奨される。
It is recommended that the partition wall 1s be formed in accordance with the external shape of the BGA 13.

【0152】さらに、隣接するポケット1a間の区画壁
1sには切り欠き部1vが形成されている。切り欠き部
1vは、底板1tとほぼ平行な面になるように区画壁1
sを切り欠いて形成されたものであり、環状の緩衝部1
gを接続する接続部1gを設置する箇所とする。なお、
接続部1gを設けない場合には、区画壁1sに切り欠き
部1vを設けなくてもよい。
Further, a notch 1v is formed in the partition wall 1s between the adjacent pockets 1a. The notch 1v is defined by the partition wall 1 so as to be substantially parallel to the bottom plate 1t.
s is cut out, and the annular buffer portion 1 is formed.
It is a place where a connecting portion 1g for connecting g is installed. In addition,
When the connecting portion 1g is not provided, the cutout portion 1v may not be provided in the partition wall 1s.

【0153】また、結合孔1rは、ポケット1aに環状
の緩衝部1gを成形する際に、リブ1mと保持部1nを
同時に成形するための乃至は保持部1nを押し込むため
の孔であり、ポケット1aの環状の緩衝部1gを設置す
る箇所に等間隔に適宜数設ける。特に、リブ1mと接続
部1gの交差箇所を含む4箇所以上に設けることが望ま
しい。
The coupling hole 1r is a hole for simultaneously forming the rib 1m and the holding portion 1n or pressing the holding portion 1n when forming the annular buffer portion 1g in the pocket 1a. An appropriate number of them are provided at equal intervals in the place where the annular buffer portion 1g of 1a is installed. In particular, it is desirable to provide at four or more places including the intersection of the rib 1m and the connection part 1g.

【0154】また、環状の緩衝部1gは、ポケット1a
の底板1tから突出するリブ1mと、トレイ1を重ねた
際にBGA13をその上方から押さえる保持部1nと、
リブ1mと保持部1nとを結合する結合部1pと、隣り
合ったリブ1mを接続する接続部1gとから構成され
る。
The annular buffer 1g is provided with a pocket 1a.
A rib 1m protruding from the bottom plate 1t, a holding portion 1n for pressing the BGA 13 from above when the tray 1 is stacked,
It is composed of a connecting part 1p for connecting the rib 1m and the holding part 1n, and a connecting part 1g for connecting the adjacent rib 1m.

【0155】そこで、リブ1mは、ポケット1aの底面
部に環状に形成され、隣接する他のリブ1mと接続部1
gによって接続されている。保持部1nはポケット1a
の底板1tの下面(裏面側)に環状に形成されている。
リブ1mと保持部1nは底板1tに適宜数設けた結合孔
1rを介して結合部1pにより結合されている。
Therefore, the rib 1m is formed in an annular shape on the bottom surface of the pocket 1a, and is connected to the adjacent rib 1m and the connecting portion 1m.
g. Holder 1n is pocket 1a
Is formed in an annular shape on the lower surface (back surface side) of the bottom plate 1t.
The rib 1m and the holding portion 1n are connected by a connecting portion 1p via a suitable number of connecting holes 1r provided in the bottom plate 1t.

【0156】また、リブ1mの設置幅および高さは、特
に限定されないが、収納するBGA13のサイズに適応
させ、BGA13をポケット1aに収納した際に、BG
A13のボール電極13cに接触しない程度の高さにす
る必要がある。
The installation width and height of the rib 1m are not particularly limited, but are adapted to the size of the BGA 13 to be stored, and when the BGA 13 is stored in the pocket 1a,
It is necessary to set the height to such a level as not to contact the ball electrode 13c of A13.

【0157】一方、保持部1nの設置幅および高さにつ
いても特に限定されないが、収納するBGA13のサイ
ズに適応させ、トレイ1を重ねた際に下段のトレイ1に
収納されたBGA13の封止本体部13dに接するが、
大きな圧力は加えない程度の高さにすることが望まし
い。
[0157] On the other hand, the installation width and height of the holding portion 1n are not particularly limited, but are adapted to the size of the BGA 13 to be stored, and the sealing body of the BGA 13 stored in the lower tray 1 when the trays 1 are stacked. Contacts the part 13d,
It is desirable to make the height high enough not to apply a large pressure.

【0158】また、L字形および環状の緩衝部1gに
は、トレイ1への衝撃がBGA13に伝わらないように
吸収する柔軟性を有し、かつトレイ1を熱洗浄する際に
変形しない耐熱性を有する素材(具体的には熱変形温度
が150℃以上であるものが推奨される)を使用し、例
えば、ポリエステルエラストマー、シリコン樹脂、ポリ
ウレタンなどを使用する。
The L-shaped and annular buffer portions 1g have the flexibility to absorb the impact on the tray 1 so as not to be transmitted to the BGA 13, and have the heat resistance so as not to be deformed when the tray 1 is washed with heat. For example, a material having a heat distortion temperature of 150 ° C. or higher is recommended, and for example, a polyester elastomer, a silicone resin, a polyurethane, or the like is used.

【0159】なお、環状の緩衝部1gの形成方法は、緩
衝部1g成形用の金型をトレイ1の上面および下面に取
り付け、適宜樹脂を射出成形方法などにより注入して成
形する。注入された樹脂は、リブ1mおよび接続部1g
を形成するとともに、結合孔1rに注入され、さらに結
合孔1rから流出して保持部1nおよび結合部1pを形
成し、これによって緩衝部1gは一体成形される。
The annular buffer portion 1g is formed by mounting a mold for forming the buffer portion 1g on the upper and lower surfaces of the tray 1 and injecting a resin as appropriate by an injection molding method or the like. The injected resin has a rib 1m and a connecting portion 1g.
Is formed, and is injected into the coupling hole 1r and further flows out from the coupling hole 1r to form the holding portion 1n and the coupling portion 1p, whereby the buffer portion 1g is integrally formed.

【0160】ただし、緩衝部1gの成形方法は、これに
限られるものではなく、リブ1m、保持部1nおよび結
合部1pから構成される緩衝部1gをトレイ1とは別個
に形成し、緩衝部1gを結合孔1rに挿入してもよく、
また、結合孔1rおよび結合部1pを形成せずに、トレ
イ本体部1dの上面および下面にそれぞれ金型を取り付
け、リブ1mと保持部1nを別個独立に射出成形などし
てもよい。
However, the method of forming the buffer 1g is not limited to this, but the buffer 1g composed of the rib 1m, the holding portion 1n and the connecting portion 1p is formed separately from the tray 1, and the buffer 1g is formed. 1 g may be inserted into the binding hole 1 r,
Instead of forming the coupling hole 1r and the coupling portion 1p, a mold may be attached to each of the upper surface and the lower surface of the tray body 1d, and the rib 1m and the holding portion 1n may be separately injection-molded.

【0161】そこで、L字形の緩衝部1gについても同
様にトレイ本体部1dとは別個独立に射出成形して形成
する。
Therefore, the L-shaped buffer 1g is similarly formed by injection molding independently of the tray main body 1d.

【0162】なお、リブ1mおよび保持部1nは必ずし
も環状に形成しなくてもよく、適宜幅を有する点状ある
いは線状の突起状に形成してもよいし、あるいは、ポケ
ット1aの底板1t上の全体または四隅などの一部に面
状に形成してもよい。
The rib 1m and the holding portion 1n do not necessarily have to be formed in a ring shape, but may be formed in a dot or linear projection having an appropriate width, or may be formed on the bottom plate 1t of the pocket 1a. May be formed in a planar shape on the whole or on a part of the four corners.

【0163】そこで、点状に形成する場合は、接続部1
gは形成する必要がなく、また、点状、線状あるいは面
状に形成する場合には、結合孔1rおよび結合部1pを
形成しなくてもよい。
Therefore, in the case of forming a dot shape, the connecting portion 1
It is not necessary to form g, and when it is formed in the shape of a point, a line, or a plane, the coupling hole 1r and the coupling portion 1p need not be formed.

【0164】なお、リブ1mおよび保持部1nは、予め
環状またはその他の形状に形成されたシリコン樹脂、ポ
リウレタン、塩化ビニル樹脂など、あるいは発砲プラス
チック、スポンジなどを接着することにより形成しても
よい(ポケット1a内の四隅のL字形の緩衝部1gにつ
いても同様)。
The rib 1m and the holding portion 1n may be formed by bonding a silicone resin, a polyurethane, a vinyl chloride resin, or the like, or a foamed plastic, a sponge, or the like, which has been previously formed into an annular shape or another shape. The same applies to the L-shaped buffer portions 1g at the four corners in the pocket 1a).

【0165】また、環状の緩衝部1gは、結合孔1rを
ポケット1aの底板1t上の全体または適宜形状に形成
し、該結合孔1rと横断面を同形に形成すると共に、縦
断面において、リブ1mおよび保持部1nが底板1tの
上面および下面より突出するように形成して、該結合孔
1rに挿入、嵌合してもよい。この場合の緩衝部1gの
底板1tより突出するリブ1mおよび保持部1nは点
状、線状あるいは面状などに形成してリブ1mおよび保
持部1nを構成させる。
The annular buffer portion 1g is formed such that the coupling hole 1r is formed on the bottom plate 1t of the pocket 1a as a whole or in an appropriate shape, and the cross section of the coupling hole 1r is formed in the same shape as the coupling hole 1r. 1m and the holding portion 1n may be formed so as to protrude from the upper surface and the lower surface of the bottom plate 1t, and may be inserted and fitted into the coupling hole 1r. In this case, the rib 1m and the holding portion 1n protruding from the bottom plate 1t of the buffering portion 1g are formed in a dot, line, or sheet shape to form the rib 1m and the holding portion 1n.

【0166】また、トレイ本体部1dの側縁1uは、ト
レイ本体部1dの四方外縁に適宜幅に張設し、この側縁
1uから脚部1wを下方に植立させている。脚部1w
は、トレイ1を重ねた際に下段のトレイ1の側縁1u上
に載置する。脚部1wは、収納するBGA13およびリ
ブ1mや保持部1nのサイズに適応させて、BGA13
に不要な圧力を加えることがない適宜高さに形成する。
なお、側縁1uを設けずに、脚部1wを底板1tから直
接植立してもよく、また、脚部1wを特に設けなくても
よい。
The side edge 1u of the tray body 1d is stretched to an appropriate width on the four outer edges of the tray body 1d, and the leg 1w is erected downward from the side edge 1u. Leg 1w
Is placed on the side edge 1u of the lower tray 1 when the trays 1 are stacked. The leg 1w is adapted to the size of the BGA 13 to be housed and the ribs 1m and the holding portion 1n,
To an appropriate height so that unnecessary pressure is not applied.
The leg 1w may be directly erected from the bottom plate 1t without providing the side edge 1u, and the leg 1w may not be particularly provided.

【0167】次に、本実施の形態4のトレイ1の使用手
順について説明すると、まず、BGA13をトレイ1の
ポケット1a内に載置して四隅に設けられたL字形の緩
衝部1gによってBGA13を支持する。
Next, the procedure for using the tray 1 according to the fourth embodiment will be described. First, the BGA 13 is placed in the pocket 1a of the tray 1 and the BGA 13 is provided by the L-shaped buffer portions 1g provided at the four corners. To support.

【0168】これにより、BGA13は、ポケット1a
内でそのBGA基板13aの外部端子取り付け面13b
の外周部が四隅に設けられたL字形の緩衝部1gによっ
て支持される。
As a result, the BGA 13 is
The external terminal mounting surface 13b of the BGA substrate 13a
Is supported by L-shaped buffer portions 1g provided at the four corners.

【0169】このようにしてBGA13が収納されたト
レイ1を下段のトレイ1の側縁1u上に上段のトレイ1
の脚部1wを載置して積み重ねる。この際に、上段のト
レイ1に設置された保持部1nが、下段のトレイ1に収
納されたBGA13の封止本体部13dを上方より保持
し、BGA13はその上下から緩衝部1gで保持され
る。
The tray 1 containing the BGA 13 is placed on the side edge 1u of the lower tray 1 in the upper tray 1
Are placed and stacked. At this time, the holding unit 1n installed on the upper tray 1 holds the sealing body 13d of the BGA 13 stored in the lower tray 1 from above, and the BGA 13 is held by the buffer unit 1g from above and below. .

【0170】すなわち、BGA13は、その上方から上
段のトレイ1の保持部1nによって封止本体部13dが
支持され、一方、下方から下段のトレイ1のL字形の緩
衝部1gによってBGA基板13aが支持される。
That is, in the BGA 13, the sealing body 13d is supported by the holding portion 1n of the upper tray 1 from above, while the BGA substrate 13a is supported by the L-shaped buffer 1g of the lower tray 1 from below. Is done.

【0171】そして、このようにして積み重ねられたト
レイ1を箱詰めなどして梱包し、これを運搬する。
Then, the trays 1 stacked in this way are packed in a box or the like and transported.

【0172】なお、BGA13への影響を調べるため、
塩化ビニル樹脂製のトレイ1にポリエステルエラストマ
製の緩衝部1gを設置したものと、設置しないものとを
使用し、BGA13を収納したトレイ1を5段重ねにし
て梱包し、5cmごとにトレイ1のコンクリート床面へ
の落下実験を行ったところ、緩衝部1gを設置しないト
レイ1に収納したBGA13は10cmの高さからの落
下により破損が生じたが、緩衝部1gを設置したトレイ
1に収納したBGA13は60cmの高さから落下させ
ても破損が生じなかった。
In order to examine the effect on BGA13,
Using a tray 1 made of a vinyl chloride resin with a buffer portion 1 g made of polyester elastomer and a non-installed one, the trays 1 containing the BGA 13 are stacked in five layers and packed. When a drop experiment on a concrete floor was performed, the BGA 13 stored in the tray 1 without the buffer 1g was damaged by dropping from a height of 10 cm, but was stored in the tray 1 with the buffer 1g. The BGA 13 did not break even when dropped from a height of 60 cm.

【0173】以上のように、本実施の形態4では、トレ
イ1の各ポケット1aの底板1tの下面に緩衝部1gを
構成する保持部1nを設置したことにより、ともに摩擦
係数が小さいトレイ1のポケット1aにBGA13を収
納する場合に比べて、BGA13が保持部1nとの摩擦
により滑り難くなり、BGA13のポケット1a内での
横移動(横滑り)を防止できる。
As described above, in the fourth embodiment, the holding portion 1n constituting the buffer portion 1g is provided on the lower surface of the bottom plate 1t of each pocket 1a of the tray 1, so that the tray 1 having a small friction coefficient is provided. Compared to the case where the BGA 13 is stored in the pocket 1a, the BGA 13 is less likely to slip due to friction with the holding portion 1n, and the lateral movement (side slip) of the BGA 13 in the pocket 1a can be prevented.

【0174】その結果、側壁である区画壁1sへの接触
による損傷がなくなるとともに、トレイ1の下方からの
衝撃を緩衝部1gが吸収してBGA13に伝えないの
で、BGA13の破損を防止することができる。
As a result, damage due to contact with the partition wall 1s, which is the side wall, is eliminated, and the shock from the lower part of the tray 1 is absorbed by the buffer portion 1g and is not transmitted to the BGA 13, so that damage to the BGA 13 can be prevented. it can.

【0175】さらに、本実施の形態4のトレイ1では、
各ポケット1aの底板1tの上面および下面の両側に緩
衝部1gを設置したので、トレイ1を重ねた際に、BG
A13を上下から適宜圧力で保持することができるの
で、BGA13のポケット1a内での移動が全くなくな
るとともに、トレイ1への衝撃を緩衝部1gが吸収して
BGA13に伝えないので、より確実にBGA13の破
損を防止することができる。
Further, in the tray 1 according to the fourth embodiment,
Buffers 1g are provided on both sides of the upper and lower surfaces of the bottom plate 1t of each pocket 1a.
Since the A13 can be held from above and below with an appropriate pressure, the BGA 13 does not move in the pocket 1a at all, and the shock to the tray 1 is absorbed by the buffer 1g and is not transmitted to the BGA 13, so that the BGA 13 is more reliably. Can be prevented from being damaged.

【0176】また、ポケット1aの底板1tの上面のリ
ブ1mと下面の保持部1nとを、ポケット1aの底板1
tに設けた結合孔1rで結合させて一体成形したので、
緩衝部1gの成形過程を単純化することが可能となると
ともに、緩衝部1gを厚く形成できるので、トレイ1へ
の衝撃をより吸収してBGA13に伝えないことが可能
となり、よりBGA13の破損を防止することができ
る。
The rib 1m on the upper surface of the bottom plate 1t of the pocket 1a and the holding portion 1n on the lower surface are connected to the bottom plate 1t of the pocket 1a.
Since they were integrally formed by coupling with the coupling hole 1r provided at t,
In addition to simplifying the molding process of the buffer 1g, the buffer 1g can be formed thicker, so that the impact on the tray 1 can be further absorbed and not transmitted to the BGA 13, thereby further damaging the BGA 13. Can be prevented.

【0177】さらに、トレイ1の凹状の各ポケット1a
の底板1tの上面の四隅にL字形の緩衝部1gを設け、
かつ底板1tの下面に緩衝部1gを構成する保持部1n
を設けたことにより、BGA13をポケット1a内に載
置してL字形の緩衝部1gでBGA13を支持した状態
でトレイ1を上下に重ねた際に、ポケット1aの底板1
tの上面に設置されたL字形の緩衝部1gと、上段のB
GA13収納用のトレイ1のポケット1aの底板1tの
下面に設置された緩衝部1gである保持部1nとによっ
てBGA13を上下から保持することができる。
Furthermore, each concave pocket 1a of the tray 1
L-shaped buffer portions 1g are provided at the four corners of the upper surface of the bottom plate 1t,
And a holding portion 1n that forms a buffer portion 1g on the lower surface of the bottom plate 1t.
When the trays 1 are vertically stacked with the BGA 13 placed in the pocket 1a and the BGA 13 supported by the L-shaped buffer 1g, the bottom plate 1 of the pocket 1a is provided.
L-shaped buffer part 1g installed on the upper surface of
The BGA 13 can be held from above and below by the holding portion 1n which is a buffering portion 1g provided on the lower surface of the bottom plate 1t of the pocket 1a of the GA1 storage tray 1.

【0178】したがって、BGA13を収納したトレイ
1の運搬(搬送)時などにおいてもBGA13がポケッ
ト1a内で動かず、かつ運搬時の振動がBGA13に伝
わりにくく、その結果、BGA13の破損を防止するこ
とができる。
Therefore, even when the tray 1 containing the BGA 13 is carried (conveyed), the BGA 13 does not move in the pocket 1a, and the vibration during the carrying is difficult to be transmitted to the BGA 13, thereby preventing the BGA 13 from being damaged. Can be.

【0179】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
As described above, the invention made by the inventor has been specifically described based on the embodiments of the present invention. However, the present invention is not limited to the above embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0180】例えば、前記実施の形態1においては、半
導体装置(半導体パッケージ)がCSP2の場合につい
て説明したが、前記半導体装置は、本体部2aの外部端
子取り付け面2cに外部端子としてボール電極2bが設
けられたものであれば、CSP2に限定されることな
く、WPPやBGA、あるいはAuのワイヤバンプを有
したフリップチップ製品などであってもよい。
For example, in the first embodiment, the case where the semiconductor device (semiconductor package) is the CSP 2 has been described. However, in the semiconductor device, the ball electrode 2b as an external terminal is provided on the external terminal mounting surface 2c of the main body 2a. As long as it is provided, it is not limited to CSP2, but may be WPP, BGA, or a flip chip product having Au wire bumps.

【0181】また、前記実施の形態1〜3では、トレイ
1を構成するトレイ本体部1dと緩衝部1gにおけるそ
れぞれを形成する材料が、トレイ本体部1dは、ポリフ
ェニレンエーテル(PPE)であり、一方、緩衝部1g
は、ポリエステル系エラストマなどの場合について説明
したが、トレイ本体部1dおよび緩衝部1gを形成する
材料は、緩衝部1gがトレイ本体部1dより柔らかな成
形材料によって形成されていれば、それぞれPPEまた
はポリエステル系エラストマ以外の他の成形材料であっ
てもよい。
In the first to third embodiments, the material forming each of the tray body 1d and the buffer 1g of the tray 1 is polyphenylene ether (PPE). , Buffer 1g
Has been described in the case of a polyester-based elastomer or the like, but the material forming the tray body 1d and the buffer 1g may be PPE or PPE, respectively, provided that the buffer 1g is formed of a softer molding material than the tray body 1d. A molding material other than the polyester-based elastomer may be used.

【0182】さらに、前記実施の形態1〜4に示したト
レイ1の積層状態を表す図において、トレイ1の積層状
態が2段の場合を図示したが、トレイ1の積層数は特に
限定されるものではなく、何段であってもよい。
Further, in the drawings showing the stacked state of the trays 1 shown in the first to fourth embodiments, the case where the stacked state of the trays 1 is two is illustrated, but the number of stacked trays 1 is particularly limited. It is not a thing and may be any number of stages.

【0183】[0183]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0184】(1).半導体装置の製造方法で用いられ
る半導体装置収納用のトレイの収納部の半導体装置との
接触箇所にトレイ本体部より柔らかい材料によって形成
された緩衝部を設けたことにより、半導体装置搬送時な
どに半導体装置が衝撃を受けた際にも、緩衝部によって
衝撃を緩和することができ、その結果、半導体チップの
破壊を防止することができる。これにより、トレイを用
いた半導体装置の搬送などにおける半導体装置の保護性
を向上できる。
(1). A buffer portion made of a material softer than the tray body is provided at a location where the semiconductor device storage tray used in the semiconductor device manufacturing method is in contact with the semiconductor device in the storage portion of the semiconductor device storage tray. Even when the device receives a shock, the shock can be reduced by the buffer portion, and as a result, the semiconductor chip can be prevented from being broken. This can improve the protection of the semiconductor device when the semiconductor device is transported using the tray.

【0185】(2).半導体装置の製造方法で用いられ
るトレイにおいて、緩衝部によって衝撃を緩和すること
ができるため、半導体装置の外部端子の変形や破壊を防
止することができ、その結果、トレイを用いた半導体装
置の搬送などにおける半導体装置の保護性を向上でき
る。
(2). In the tray used in the method for manufacturing a semiconductor device, the shock can be reduced by the buffer portion, so that deformation and destruction of the external terminal of the semiconductor device can be prevented, and as a result, the transfer of the semiconductor device using the tray In such a case, the protection of the semiconductor device can be improved.

【0186】(3).前記トレイが、トレイ本体部とこ
れの全域に亘ってほぼ均等に配置された収納部における
緩衝部とで別々の材料によって構成されることにより、
トレイ形成時の成形材料のトレイ本体部全体に対する回
り込みが均等になるため、トレイの反りなどの変形を低
減できる。
(3). The tray is made of a different material for the tray main body and the buffer section in the storage section arranged almost evenly over the entire area thereof,
Since the molding material wraps around the entire tray body at the time of tray formation, deformation such as warpage of the tray can be reduced.

【0187】(4).トレイ本体部および緩衝部が、耐
熱性の高い樹脂材料によって形成されていることによ
り、前記(3)により、高温雰囲気においてもトレイの
反りなどの変形を低減でき、したがって、トレイをベー
ク処理に用いることが可能になる。その結果、半導体装
置をトレイに収納した状態でトレイごと半導体装置のベ
ーク処理を行うことができる。
(4). Since the tray main body and the buffer are formed of a resin material having high heat resistance, the above (3) can reduce deformation such as warpage of the tray even in a high-temperature atmosphere, and therefore, the tray is used for baking. It becomes possible. As a result, the semiconductor device can be baked together with the tray while the semiconductor device is stored in the tray.

【0188】(5).半導体装置のベーク処理を行った
際のトレイの反りなどの変形を低減できるため、トレイ
の再利用に対しても有効である。
(5). Since the deformation such as the warpage of the tray when the semiconductor device is baked can be reduced, it is effective for the reuse of the tray.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a),(b),(c)は本発明の実施の形態1の
半導体装置の製造方法で用いられるトレイの表面側の構
造の一例を示す図であり、(a)は平面図、(b)はト
レイ長手方向の側面図、(c)はトレイ幅方向の側面図
である。
FIGS. 1A, 1B, and 1C are diagrams illustrating an example of a structure on a front surface side of a tray used in a method for manufacturing a semiconductor device according to a first embodiment of the present invention; FIG. FIG. 4B is a plan view, FIG. 4B is a side view in a tray longitudinal direction, and FIG. 4C is a side view in a tray width direction.

【図2】(a),(b),(c)は図1(a)に示すA部の
詳細の構造を示す拡大図であり、(a)は平面図、
(b)は(a)のB−B断面を示す断面図、(c)は
(a)のC−C断面を示す断面図である。
FIGS. 2A, 2B, and 2C are enlarged views showing a detailed structure of a portion A shown in FIG. 1A, FIG.
(B) is a sectional view showing a BB section of (a), and (c) is a sectional view showing a CC section of (a).

【図3】図1に示すトレイの裏面側の構造を示す底面図
である。
FIG. 3 is a bottom view showing the structure on the back side of the tray shown in FIG. 1;

【図4】図3に示すD部の詳細の構造を示す拡大部分平
面図である。
FIG. 4 is an enlarged partial plan view showing a detailed structure of a portion D shown in FIG. 3;

【図5】図1に示すトレイにおけるトレイ本体部の形成
に用いられる材料の特性の一例を示す特性データ図であ
る。
FIG. 5 is a characteristic data diagram showing an example of characteristics of a material used for forming a tray body in the tray shown in FIG. 1;

【図6】図1に示すトレイにおける緩衝部の形成に用い
られる材料の特性の一例を示す特性データ図である。
FIG. 6 is a characteristic data diagram showing an example of characteristics of a material used for forming a buffer portion in the tray shown in FIG.

【図7】図1に示すトレイを用いた半導体装置の収納状
態の一例を示す拡大部分断面図である。
7 is an enlarged partial cross-sectional view showing an example of a storage state of a semiconductor device using the tray shown in FIG.

【図8】図1に示すトレイを用いた半導体装置の製造方
法における工程間搬送時のトレイの状態の一例を示す斜
視図である。
8 is a perspective view showing an example of a state of the tray at the time of inter-process transfer in a method of manufacturing a semiconductor device using the tray shown in FIG. 1;

【図9】図1に示すトレイを用いた半導体装置の製造方
法における半導体装置の裏面検査時のトレイの状態の一
例を示す拡大部分断面図である。
9 is an enlarged partial cross-sectional view showing an example of the state of the tray when inspecting the back surface of the semiconductor device in the method of manufacturing the semiconductor device using the tray shown in FIG.

【図10】図1に示すトレイを用いた半導体装置の製造
方法における半導体装置の梱包方法の一例を示す梱包プ
ロセスフロー図と梱包手順に対応した斜視図である。
10 is a packing process flow chart showing an example of a method of packing a semiconductor device in a method of manufacturing a semiconductor device using the tray shown in FIG. 1, and a perspective view corresponding to a packing procedure.

【図11】本発明の半導体装置の製造方法において変形
例のトレイを用いた際の半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 11 is an enlarged partial cross-sectional view showing a housed state of a semiconductor device when a tray of a modification is used in the method of manufacturing a semiconductor device of the present invention.

【図12】本発明の半導体装置の製造方法において変形
例のトレイを用いた際の半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 12 is an enlarged partial cross-sectional view showing a housed state of a semiconductor device when a tray of a modification is used in the method of manufacturing a semiconductor device of the present invention.

【図13】本発明の半導体装置の製造方法において変形
例のトレイを用いた際の半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 13 is an enlarged partial cross-sectional view showing a housed state of a semiconductor device when a tray of a modification is used in the method of manufacturing a semiconductor device of the present invention.

【図14】本発明の半導体装置の製造方法において変形
例のトレイを用いた際の半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 14 is an enlarged partial cross-sectional view showing a housed state of a semiconductor device when a tray of a modification is used in the method of manufacturing a semiconductor device of the present invention.

【図15】本発明の半導体装置の製造方法において変形
例のトレイを用いた際の半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 15 is an enlarged partial cross-sectional view showing a housed state of a semiconductor device when a tray of a modification is used in the method of manufacturing a semiconductor device of the present invention.

【図16】本発明の半導体装置の製造方法において変形
例のトレイを用いた際の半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 16 is an enlarged partial cross-sectional view showing a housed state of a semiconductor device when a tray of a modification is used in the method of manufacturing a semiconductor device of the present invention.

【図17】本発明の半導体装置の製造方法で用いられる
変形例のトレイにおける半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 17 is an enlarged partial cross-sectional view showing a storage state of a semiconductor device in a tray of a modification used in the method of manufacturing a semiconductor device according to the present invention.

【図18】(a),(b),(c)は本発明の半導体装置の
製造方法で用いられる変形例のトレイの表面側の構造を
示す図であり、(a)は平面図、(b)はトレイ長手方
向の側面図、(c)はトレイ幅方向の側面図である。
18 (a), (b), and (c) are views showing the structure on the front side of a tray of a modification used in the method of manufacturing a semiconductor device of the present invention, (a) is a plan view, (b) is a side view in the tray longitudinal direction, and (c) is a side view in the tray width direction.

【図19】図18に示すトレイの裏面側の構造を示す底
面図である。
FIG. 19 is a bottom view showing the structure on the back side of the tray shown in FIG. 18;

【図20】図18に示すトレイにおける半導体装置収納
時の収納部の長手方向の切断構造を示す拡大部分断面図
である。
20 is an enlarged partial cross-sectional view showing a longitudinally cut structure of a storage portion of the tray shown in FIG. 18 when a semiconductor device is stored.

【図21】図18に示すトレイにおける半導体装置収納
時の収納部の幅方向の切断構造を示す拡大部分断面図で
ある。
21 is an enlarged partial cross-sectional view illustrating a cutting structure in a width direction of a storage unit when storing a semiconductor device in the tray illustrated in FIG. 18;

【図22】本発明の半導体装置の製造方法で用いられる
変形例のトレイにおける半導体装置の収納状態を示す拡
大部分断面図である。
FIG. 22 is an enlarged partial cross-sectional view showing a storage state of a semiconductor device in a tray according to a modification used in the method of manufacturing a semiconductor device of the present invention.

【図23】本発明の実施の形態4のトレイの構造の一例
を示す拡大部分平面図である。
FIG. 23 is an enlarged partial plan view illustrating an example of the structure of a tray according to Embodiment 4 of the present invention.

【図24】図23に示すトレイを積層した際の構造を図
23のE−E線に沿って切断して示す部分断面図であ
る。
24 is a partial cross-sectional view showing a structure when the trays shown in FIG. 23 are stacked, cut along the line EE in FIG. 23;

【符号の説明】[Explanation of symbols]

1 トレイ 1a ポケット(収納部) 1b 突起部 1c 底部(接触箇所) 1d トレイ本体部 1e 表面(一方の面) 1f 裏面(他方の面) 1g 緩衝部(接触箇所) 1h 表面側ガイド 1i 裏面側ガイド 1j 吸着用リブ 1k 内壁(接触箇所) 1l 平坦面 1m リブ 1n 保持部 1p 結合部 1q 接続部 1r 結合孔 1s 区画壁(側壁) 1t 底板 1u 側縁 1v 切り欠き部 1w 脚部 2 CSP(半導体装置) 2a 本体部 2b ボール電極(外部端子) 2c 外部端子取り付け面(実装側の面) 2d テープ基板 3 半導体チップ 3a 表面 4 内装箱(収納箱) 4a 表面 5 外装箱(収納箱) 5a 表面 6 バンド 7 シリカゲル 8 インジケータカード 9 防湿包装袋 9a 表面 10 TQFP(半導体装置) 10a 本体部 10b アウタリード(外部端子) 11 バーコードラベル 12 エアキャップ 13 BGA(半導体装置) 13a BGA基板(配線基板) 13b 外部端子取り付け面 13c ボール電極(外部端子) 13d 封止本体部 Reference Signs List 1 tray 1a pocket (storage portion) 1b protrusion 1c bottom (contact portion) 1d tray main body 1e surface (one surface) 1f back surface (the other surface) 1g buffer portion (contact portion) 1h front surface guide 1i back surface guide 1j Suction rib 1k Inner wall (contact point) 1l Flat surface 1m Rib 1n Holder 1p Joiner 1q Connecter 1r Joiner hole 1s Partition wall (sidewall) 1t Bottom plate 1u Side edge 1v Notch 1w Leg 2CSP (semiconductor device) 2a Main body 2b Ball electrode (external terminal) 2c External terminal mounting surface (mounting surface) 2d Tape substrate 3 Semiconductor chip 3a Surface 4 Inner box (storage box) 4a Surface 5 Outer box (storage box) 5a Surface 6 Band Reference Signs List 7 silica gel 8 indicator card 9 moisture-proof packaging bag 9a surface 10 TQFP (semiconductor device) 10a main body 10b outer Over de (external terminals) 11 a bar code label 12 air cap 13 BGA (semiconductor device) 13a BGA substrate (wiring substrate) 13b external terminal mounting surface 13c ball electrodes (external terminals) 13d seal main body portion

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 501 B65D 21/02 A (72)発明者 榎本 宇佑 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 風間 均 埼玉県比企郡玉川村字日野原42番地 東洋 樹脂株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 23/12 501 B65D 21/02 A (72) Inventor Enomoto Usuke 5-chome, Josuihoncho, Kodaira-shi, Tokyo No. 20-1 Hitachi, Ltd. Semiconductor Group (72) Inventor Hiromichi Suzuki 5-2-1 Kamizuhonmachi, Kodaira-shi, Tokyo Within Hitachi Semiconductor Group, (72) Inventor Hitoshi Kazama Hiki, Saitama 42, Hinohara, Tamagawa-gun, Gunma Toyo Jushi Co., Ltd.

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 表裏両面に複数の収納部を備えた積層形
のトレイの前記収納部に半導体装置を収納して前記半導
体装置の保管、搬送または検査などの所望の処理を行う
半導体装置の製造方法であって、 複数の前記収納部を連結するトレイ本体部と、前記収納
部の前記半導体装置との接触箇所に設けられかつ前記ト
レイ本体部より柔らかい材料によって形成された緩衝部
とを有する複数の前記トレイを準備する工程と、 前記トレイの前記収納部に前記半導体装置を配置して前
記緩衝部によって前記半導体装置を支持する工程と、 前記トレイとこれに積層可能な他のトレイとを積層し
て、前記トレイの前記収納部において前記半導体装置の
表裏両面側に前記トレイおよび前記他のトレイの前記緩
衝部を配置して前記半導体装置を収納する工程とを有す
ることを特徴とする半導体装置の製造方法。
1. Manufacturing of a semiconductor device in which a semiconductor device is stored in the storage portion of a stacked tray having a plurality of storage portions on both front and back sides and a desired process such as storage, transportation, or inspection of the semiconductor device is performed. A method, comprising: a tray body that connects a plurality of storage units; and a buffer unit that is provided at a location where the storage unit contacts the semiconductor device and that is formed of a softer material than the tray body. Preparing the tray, placing the semiconductor device in the storage section of the tray and supporting the semiconductor device by the buffer section, and stacking the tray and another tray that can be stacked thereon And disposing the buffer portion of the tray and the other tray on both front and back sides of the semiconductor device in the storage portion of the tray to store the semiconductor device. A method for manufacturing a semiconductor device, comprising:
【請求項2】 表裏両面に複数の収納部を備えた積層形
のトレイの前記収納部に半導体装置を収納して前記半導
体装置の保管、搬送、特性選別、検査、ベーク処理また
は出荷を行う半導体装置の製造方法であって、 複数の前記収納部を連結するトレイ本体部と、前記収納
部の前記半導体装置との接触箇所である底部に設けられ
かつ前記トレイ本体部より柔らかい材料によって形成さ
れた緩衝部とを有する複数の前記トレイを準備する工程
と、 前記トレイの前記収納部に前記半導体装置を配置して前
記緩衝部によって前記半導体装置の本体部の実装側の面
を支持する工程と、 前記トレイとこれに積層可能な他のトレイとを積層し
て、前記トレイの前記収納部において前記半導体装置の
表裏両面側に前記トレイおよび前記他のトレイの前記緩
衝部を配置して前記半導体装置を収納する工程とを有す
ることを特徴とする半導体装置の製造方法。
2. A semiconductor for storing, transporting, selecting characteristics, inspecting, baking or shipping a semiconductor device in the storage portion of a stacked tray having a plurality of storage portions on both front and back sides. A method of manufacturing a device, comprising: a tray body connecting a plurality of storage sections; and a bottom provided at a contact portion of the storage section with the semiconductor device, and formed of a material softer than the tray body. A step of preparing a plurality of the trays having a buffer section; and a step of disposing the semiconductor device in the storage section of the tray and supporting a mounting-side surface of a main body of the semiconductor device by the buffer section. The tray and another tray that can be stacked thereon are stacked, and the buffer portion of the tray and the other tray is provided on both front and back sides of the semiconductor device in the storage portion of the tray. Arranging the semiconductor device and housing the semiconductor device.
【請求項3】 表裏両面に複数の収納部を備えた積層形
のトレイの前記収納部に半導体装置を収納して前記半導
体装置の保管、搬送、特性選別、検査、ベーク処理また
は出荷を行う半導体装置の製造方法であって、 複数の前記収納部を連結するトレイ本体部と、前記収納
部の前記半導体装置との接触箇所である底部および内壁
に設けられかつ前記トレイ本体部より柔らかい材料によ
って形成された緩衝部とを有する複数の前記トレイを準
備する工程と、 前記トレイの前記収納部に前記半導体装置を配置して前
記緩衝部によって前記半導体装置の本体部の実装側の面
または外部端子を支持する工程と、 前記トレイとこれに積層可能な他のトレイとを積層し
て、前記トレイの前記収納部において前記半導体装置の
表裏両面側に前記トレイおよび前記他のトレイの前記緩
衝部を配置して前記半導体装置を収納する工程とを有す
ることを特徴とする半導体装置の製造方法。
3. A semiconductor for storing, transporting, sorting, inspecting, baking, or shipping a semiconductor device by storing the semiconductor device in the storage portion of a stacked tray having a plurality of storage portions on both sides. A method of manufacturing an apparatus, comprising: a tray body connecting a plurality of storage sections; and a bottom section and an inner wall of the storage section that are in contact with the semiconductor device and formed of a material softer than the tray body section. Preparing a plurality of trays having a buffer portion, and arranging the semiconductor device in the storage portion of the tray, and using the buffer portion to mount a surface on the mounting side of the main body of the semiconductor device or an external terminal. A step of supporting, stacking the tray and another tray that can be stacked thereon, and forming the tray and the front side on both sides of the semiconductor device in the storage portion of the tray; Placing the buffer portion of the other tray to accommodate the semiconductor device.
【請求項4】 表裏両面に複数の収納部を備えた積層形
のトレイの前記収納部に半導体装置を収納して前記半導
体装置の保管、搬送、特性選別、検査、ベーク処理また
は出荷を行う半導体装置の製造方法であって、 複数の前記収納部を連結するトレイ本体部と、前記収納
部の前記半導体装置との接触箇所に設けられかつ前記ト
レイ本体部より硬度の低い樹脂材料によって形成された
緩衝部とを有する複数の前記トレイを準備する工程と、 前記トレイの前記収納部に前記半導体装置を配置して前
記緩衝部によって前記半導体装置を支持する工程と、 前記トレイとこれに積層可能な他のトレイとを積層し
て、前記トレイの前記収納部において前記半導体装置の
表裏両面側に前記トレイおよび前記他のトレイの前記緩
衝部を配置して前記半導体装置を収納する工程とを有す
ることを特徴とする半導体装置の製造方法。
4. A semiconductor for storing, transporting, selecting characteristics, inspecting, baking or shipping a semiconductor device in the storage portion of a stacked type tray having a plurality of storage portions on both front and back sides. A method of manufacturing an apparatus, comprising: a tray body that connects a plurality of storage sections; and a resin material that is provided at a location where the storage section contacts the semiconductor device and that is lower in hardness than the tray body. A step of preparing a plurality of trays having a buffer; a step of arranging the semiconductor device in the storage section of the tray and supporting the semiconductor device by the buffer; and a step of stacking the tray and the tray. Stacking another tray, and arranging the buffer portion of the tray and the other tray on both front and back sides of the semiconductor device in the storage portion of the tray; And a step of housing the semiconductor device.
【請求項5】 請求項1,2,3または4記載の半導体
装置の製造方法であって、前記トレイ本体部および前記
緩衝部が、トランスファーモールドを行い易い樹脂材料
によって形成された前記トレイを用いることを特徴とす
る半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein said tray main body and said buffer use said tray formed of a resin material which is easy to perform transfer molding. A method for manufacturing a semiconductor device, comprising:
【請求項6】 請求項1,2,3または4記載の半導体
装置の製造方法であって、前記トレイ本体部および前記
緩衝部が、耐熱性の高い樹脂材料によって形成された前
記トレイを用いることを特徴とする半導体装置の製造方
法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein said tray main body and said buffering part use said tray formed of a resin material having high heat resistance. A method for manufacturing a semiconductor device, comprising:
【請求項7】 請求項1,2,3または4記載の半導体
装置の製造方法であって、前記収納部の底部に設けられ
た前記緩衝部の表裏面に複数の突起部が形成された前記
トレイを用いることを特徴とする半導体装置の製造方
法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein a plurality of protrusions are formed on the front and back surfaces of said buffer provided on a bottom of said housing. A method for manufacturing a semiconductor device, comprising using a tray.
【請求項8】 請求項1,2,3または4記載の半導体
装置の製造方法であって、前記収納部の底部に設けられ
た前記緩衝部の表裏面の何れか一方の面に複数の突起部
が形成され、かつ他方の面が平坦面に形成された前記ト
レイを用いることを特徴とする半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 1, wherein said plurality of projections are formed on one of the front and back surfaces of said buffer provided at a bottom of said housing. A method for manufacturing a semiconductor device, comprising using the tray in which a portion is formed and the other surface is formed as a flat surface.
【請求項9】 請求項7または8記載の半導体装置の製
造方法であって、前記緩衝部の前記突起部が、前記緩衝
部の前記表裏面の何れか一方もしくは両面において分散
して配置された前記トレイを用いることを特徴とする半
導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 7, wherein the protrusions of the buffer are dispersedly arranged on one or both of the front and back surfaces of the buffer. A method for manufacturing a semiconductor device, comprising using the tray.
【請求項10】 請求項7または8記載の半導体装置の
製造方法であって、前記緩衝部の前記突起部が、前記緩
衝部の前記表裏面の何れか一方もしくは両面において前
記半導体装置の外部端子と接触しない箇所に配置された
前記トレイを用いることを特徴とする半導体装置の製造
方法。
10. The method of manufacturing a semiconductor device according to claim 7, wherein the protrusion of the buffer is provided on one or both of the front and back surfaces of the buffer. A method for manufacturing a semiconductor device, comprising using the tray arranged at a position not in contact with the semiconductor device.
【請求項11】 請求項7,8,9または10記載の半
導体装置の製造方法であって、前記緩衝部の前記突起部
が、その先端に向かうにつれて徐々に水平方向の断面積
が小さくなる形状に形成された前記トレイを用いること
を特徴とする半導体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 7, 8, 9 or 10, wherein the protrusion of the buffer has a shape in which a horizontal cross-sectional area gradually decreases toward a tip of the protrusion. A method for manufacturing a semiconductor device, comprising using the tray formed in the above.
【請求項12】 請求項1,2,3または4記載の半導
体装置の製造方法であって、前記緩衝部の表裏面が平坦
面に形成された前記トレイを用いることを特徴とする半
導体装置の製造方法。
12. The method for manufacturing a semiconductor device according to claim 1, wherein said tray is used in which said buffer portion has a flat front and back surface. Production method.
【請求項13】 請求項1乃至12のいずれか1項に記
載の半導体装置の製造方法であって、前記収納部の内壁
が、前記緩衝部の材料と同じ材料によって形成された前
記トレイを用いることを特徴とする半導体装置の製造方
法。
13. The method of manufacturing a semiconductor device according to claim 1, wherein the inner wall of the storage section uses the tray formed of the same material as the material of the buffer section. A method for manufacturing a semiconductor device, comprising:
【請求項14】 表裏両面に複数の収納部を備えた積層
形のトレイの前記収納部に、外部端子としてボール電極
が設けられた半導体装置を収納して前記半導体装置の保
管、搬送、特性選別、検査、ベーク処理または出荷を行
う半導体装置の製造方法であって、複数の前記収納部を
連結するトレイ本体部と、前記収納部の前記半導体装置
との接触箇所に設けられかつ前記トレイ本体部より柔ら
かい材料によって形成された緩衝部とを有する複数の前
記トレイを準備する工程と、 前記トレイの前記収納部に前記半導体装置を配置して前
記緩衝部によって前記半導体装置を支持する工程と、 前記トレイとこれに積層可能な他のトレイとを積層し
て、前記トレイの前記収納部において前記半導体装置の
表裏両面側に前記トレイおよび前記他のトレイの前記緩
衝部を配置して前記半導体装置を収納する工程とを有す
ることを特徴とする半導体装置の製造方法。
14. A semiconductor device provided with a ball electrode as an external terminal is stored in the storage portion of a stacked tray having a plurality of storage portions on both front and back sides, and storage, transportation, and characteristic selection of the semiconductor device are performed. , Inspection, baking process or shipping, a method for manufacturing a semiconductor device, wherein a tray body portion connecting a plurality of the storage portions, and the tray body portion provided at a contact portion of the storage portion with the semiconductor device Preparing a plurality of trays having a buffer portion formed of a softer material; arranging the semiconductor device in the storage portion of the tray and supporting the semiconductor device by the buffer portion; A tray and another tray that can be stacked thereon are stacked, and the tray and the other tray are placed on both front and back sides of the semiconductor device in the storage section of the tray. The method of manufacturing a semiconductor device characterized by having a step of placing the serial buffer unit for accommodating the semiconductor device.
【請求項15】 請求項14記載の半導体装置の製造方
法であって、複数の前記ボール電極が、外部端子取り付
け面のほぼ全体に亘ってエリアアレイ配置で取り付けら
れた前記半導体装置を収納する前記トレイを用いること
を特徴とする半導体装置の製造方法。
15. The method of manufacturing a semiconductor device according to claim 14, wherein the plurality of ball electrodes house the semiconductor device mounted in an area array over substantially the entire external terminal mounting surface. A method for manufacturing a semiconductor device, comprising using a tray.
【請求項16】 請求項14記載の半導体装置の製造方
法であって、複数の前記ボール電極が、外部端子取り付
け面の一部にエリアアレイ配置で取り付けられた前記半
導体装置を収納する前記トレイを用いることを特徴とす
る半導体装置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 14, wherein the plurality of ball electrodes are provided in a part of an external terminal mounting surface in an area array arrangement. A method for manufacturing a semiconductor device, which is used.
【請求項17】 請求項14,15または16記載の半
導体装置の製造方法であって、前記収納部の底部に設け
られた前記緩衝部の前記突起部が、前記緩衝部の表裏面
の何れか一方もしくは両面において前記半導体装置の前
記ボール電極と接触しない箇所に配置された前記トレイ
を用いることを特徴とする半導体装置の製造方法。
17. The method of manufacturing a semiconductor device according to claim 14, 15, or 16, wherein the protrusion of the buffer provided on the bottom of the housing is one of the front and back surfaces of the buffer. A method of manufacturing a semiconductor device, comprising using the tray disposed on one or both sides of the semiconductor device at a location that does not contact the ball electrode.
【請求項18】 請求項1乃至17のいずれか1項に記
載の半導体装置の製造方法であって、複数の前記トレイ
を多段に積層して前記半導体装置を多段に複数個配置し
て収納し、この積層状態の複数の前記トレイを半導体製
造工程間で搬送することを特徴とする半導体装置の製造
方法。
18. The method for manufacturing a semiconductor device according to claim 1, wherein a plurality of said trays are stacked in multiple stages, and a plurality of said semiconductor devices are arranged and stored in multiple stages. And transferring the plurality of trays in the stacked state between semiconductor manufacturing steps.
【請求項19】 請求項1乃至17のいずれか1項に記
載の半導体装置の製造方法であって、複数の前記トレイ
を多段に積層して前記半導体装置を多段に複数個配置し
て収納し、この積層状態の複数の前記トレイを収納箱に
収納して出荷することを特徴とする半導体装置の製造方
法。
19. The method for manufacturing a semiconductor device according to claim 1, wherein a plurality of said trays are stacked in multiple stages, and a plurality of said semiconductor devices are arranged and stored in multiple stages. A method of manufacturing a semiconductor device, wherein a plurality of the stacked trays are stored in a storage box and shipped.
【請求項20】 請求項1乃至17のいずれか1項に記
載の半導体装置の製造方法であって、表裏面のうち一方
の面の前記収納部に前記半導体装置をそれぞれ収納して
積層した多段の前記トレイを積層状態で反転し、前記反
転によって下側に配置された前記トレイの他方の面の前
記収納部の前記緩衝部によって前記半導体装置を支持
し、その後、前記反転によって上側に配置された前記ト
レイを順次取り外して前記半導体装置を露出させて前記
半導体装置の外部端子を外観検査することを特徴とする
半導体装置の製造方法。
20. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is housed in the housing portion on one of the front and back surfaces and stacked. The tray is inverted in a stacked state, and the semiconductor device is supported by the buffer portion of the storage portion on the other surface of the tray disposed on the lower side by the inversion, and thereafter, the tray is disposed on the upper side by the inversion. Removing the trays sequentially to expose the semiconductor device and inspecting the external terminals of the semiconductor device for appearance.
【請求項21】 請求項1乃至17のいずれか1項に記
載の半導体装置の製造方法であって、複数の前記トレイ
を多段に積層して前記半導体装置を多段に複数個配置し
て収納し、この積層状態の複数の前記トレイに収納され
た前記半導体装置をトレイごとベーク処理することを特
徴とする半導体装置の製造方法。
21. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of said trays are stacked in multiple stages, and a plurality of said semiconductor devices are arranged and stored in multiple stages. Baking the semiconductor devices housed in the plurality of trays in the stacked state together with the trays.
【請求項22】 表裏両面に複数の収納部を備えた積層
形のトレイの前記収納部に、外部端子としてガルウィン
グ状のアウタリードが設けられた半導体装置を収納して
前記半導体装置の保管、搬送、特性選別、検査、ベーク
処理または出荷を行う半導体装置の製造方法であって、 複数の前記収納部を連結するトレイ本体部と、前記収納
部において前記半導体装置を位置決めするように設けら
れかつ前記トレイ本体部より柔らかい材料によって形成
された緩衝部とを有する複数の前記トレイを準備する工
程と、 前記半導体装置のガルウィング状の前記アウタリードの
内側に前記緩衝部を配置して前記緩衝部によって前記半
導体装置を位置決めして前記トレイの前記収納部に前記
半導体装置を収納する工程と、 前記トレイとこれに積層可能な他のトレイとを積層して
それぞれの前記トレイの前記収納部に前記半導体装置を
収納する工程とを有することを特徴とする半導体装置の
製造方法。
22. A semiconductor device having a gull-wing-shaped outer lead provided as an external terminal in the storage portion of a stacked tray having a plurality of storage portions on both front and back sides, and storing, transporting, and storing the semiconductor device. A method of manufacturing a semiconductor device for performing characteristic selection, inspection, baking or shipping, comprising: a tray main body portion that connects a plurality of storage units; and a tray provided to position the semiconductor device in the storage unit. Preparing a plurality of trays each having a buffer portion formed of a material softer than the main body portion; and arranging the buffer portion inside the gull-wing-shaped outer lead of the semiconductor device, and providing the semiconductor device with the buffer portion. Positioning the semiconductor device in the storage portion of the tray by positioning the tray; and the tray and another stackable on the tray. Stacking trays and storing the semiconductor devices in the storage portions of the respective trays.
【請求項23】 請求項22記載の半導体装置の製造方
法であって、複数の前記トレイを多段に積層して前記半
導体装置を多段に複数個配置して収納し、この積層状態
の複数の前記トレイを半導体製造工程間で搬送すること
を特徴とする半導体装置の製造方法。
23. The method of manufacturing a semiconductor device according to claim 22, wherein the plurality of trays are stacked in multiple stages, and the plurality of semiconductor devices are arranged and stored in multiple stages. A method for manufacturing a semiconductor device, comprising transporting a tray between semiconductor manufacturing steps.
【請求項24】 請求項22記載の半導体装置の製造方
法であって、複数の前記トレイを多段に積層して前記半
導体装置を多段に複数個配置して収納し、この積層状態
の複数の前記トレイを収納箱に収納して出荷することを
特徴とする半導体装置の製造方法。
24. The method of manufacturing a semiconductor device according to claim 22, wherein a plurality of said trays are stacked in multiple stages, and a plurality of said semiconductor devices are arranged and stored in multiple stages. A method of manufacturing a semiconductor device, wherein a tray is stored in a storage box and shipped.
【請求項25】 請求項22記載の半導体装置の製造方
法であって、複数の前記トレイを多段に積層して前記半
導体装置を多段に複数個配置して収納し、この積層状態
の複数の前記トレイに収納された前記半導体装置をトレ
イごとベーク処理することを特徴とする半導体装置の製
造方法。
25. The method of manufacturing a semiconductor device according to claim 22, wherein a plurality of said trays are stacked in multiple stages, and a plurality of said semiconductor devices are arranged and stored in multiple stages. A method of manufacturing a semiconductor device, comprising baking the semiconductor device housed in the tray together with the tray.
【請求項26】 複数の収納部と前記複数の収納部を連
結するトレイ本体部とを備えたトレイの前記収納部に半
導体装置を収納して前記半導体装置の保管、搬送または
検査などの所望の処理を行う半導体装置の製造方法であ
って、 前記複数の収納部は側壁およびそれに繋がる底面を有す
るとともに前記底面は前記トレイ本体部より柔らかい材
料によって形成された緩衝部である前記トレイを複数準
備する工程と、 前記複数のトレイの第1のトレイと前記複数のトレイの
第2のトレイとを積層して、前記第1のトレイの前記収
納部において前記半導体装置の表裏両面側に前記第1の
トレイおよび前記第2のトレイの前記緩衝部が配置され
るように前記半導体装置を収納する工程とを有すること
を特徴とする半導体装置の製造方法。
26. A semiconductor device which is stored in a storage portion of a tray including a plurality of storage portions and a tray main body portion connecting the plurality of storage portions, and is used for storing, transporting or inspecting the semiconductor device. A method of manufacturing a semiconductor device for performing processing, wherein the plurality of storage units have a side wall and a bottom surface connected thereto, and the bottom surface prepares a plurality of the trays, which are buffer portions formed of a material softer than the tray main body. Stacking a first tray of the plurality of trays and a second tray of the plurality of trays, and placing the first tray on both front and back surfaces of the semiconductor device in the storage section of the first tray. Accommodating the semiconductor device so that the tray and the buffer portion of the second tray are arranged.
【請求項27】 複数の凹状の収納部を備えたトレイで
あって、 半導体装置を収納する複数の前記収納部を連結するトレ
イ本体部と、 前記収納部に設けられ、前記トレイ本体部より柔らかい
材料によって形成された緩衝部とを有し、 前記トレイの前記収納部に前記半導体装置を収納した状
態で前記トレイとこれに積層可能な他のトレイとを積層
した際に、前記半導体装置の表裏両面側に前記緩衝部が
配置され、前記表裏両面側の少なくとも一方の前記緩衝
部が前記半導体装置と接触していることを特徴とするト
レイ。
27. A tray provided with a plurality of concave storage portions, wherein the tray body portion connects the plurality of storage portions for storing semiconductor devices, and is provided in the storage portion, and is softer than the tray main body portion. A buffer portion formed of a material, wherein when the semiconductor device is stored in the storage portion of the tray and the tray and another tray that can be stacked thereon are stacked, A tray, wherein the buffer portions are arranged on both sides, and at least one of the buffer portions on both front and back sides is in contact with the semiconductor device.
【請求項28】 請求項27記載のトレイであって、前
記半導体装置は、半導体チップが配線基板に搭載される
とともに前記半導体チップを封止する封止本体部を備
え、前記配線基板に複数の外部端子がエリアアレイ配置
で設けられたものであり、前記半導体装置を前記収納部
に収納した前記トレイと前記他のトレイとを積層した際
に、前記半導体装置の表裏両面側に配置された前記緩衝
部のうち、少なくとも一方の前記緩衝部が前記半導体装
置の前記封止本体部と接触していることを特徴とするト
レイ。
28. The tray according to claim 27, wherein the semiconductor device has a sealing body on which a semiconductor chip is mounted on a wiring board and seals the semiconductor chip. External terminals are provided in an area array arrangement, and when the tray containing the semiconductor device stored in the storage portion and the other tray are stacked, the semiconductor device is disposed on both front and back sides of the semiconductor device. A tray, wherein at least one of the buffer portions is in contact with the sealing body of the semiconductor device.
【請求項29】 請求項27記載のトレイであって、前
記半導体装置は、半導体チップが配線基板に搭載される
とともに前記半導体チップを封止する封止本体部を備
え、前記配線基板に複数の外部端子がエリアアレイ配置
で設けられたものであり、前記半導体装置を前記収納部
に収納した前記トレイと前記他のトレイとを積層した際
に、前記半導体装置の表裏両面側に配置された前記緩衝
部のうち、一方の前記緩衝部によって前記半導体装置の
前記封止本体部が支持され、他方の前記緩衝部によって
前記配線基板の外部端子取り付け面の外周部が支持され
ていることを特徴とするトレイ。
29. The tray according to claim 27, wherein the semiconductor device includes a semiconductor chip mounted on a wiring board and a sealing body for sealing the semiconductor chip. External terminals are provided in an area array arrangement, and when the tray containing the semiconductor device stored in the storage portion and the other tray are stacked, the semiconductor device is disposed on both front and back sides of the semiconductor device. Among the buffer portions, one of the buffer portions supports the sealing body portion of the semiconductor device, and the other buffer portion supports an outer peripheral portion of an external terminal mounting surface of the wiring board. Tray to do.
JP2001079833A 2000-04-20 2001-03-21 Method for manufacturing semiconductor device and tray used therein Pending JP2002002871A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001079833A JP2002002871A (en) 2000-04-20 2001-03-21 Method for manufacturing semiconductor device and tray used therein
US09/836,412 US20010032800A1 (en) 2000-04-20 2001-04-18 Method of manufacturing semiconductor device and tray used in the method
KR1020010021013A KR20010098728A (en) 2000-04-20 2001-04-19 Semiconductor devices manufacturing method and tray using method
TW090109533A TW523856B (en) 2000-04-20 2001-04-20 Manufacturing method for semiconductor device, and the tray used thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000119507 2000-04-20
JP2000-119507 2000-04-20
JP2001079833A JP2002002871A (en) 2000-04-20 2001-03-21 Method for manufacturing semiconductor device and tray used therein

Publications (1)

Publication Number Publication Date
JP2002002871A true JP2002002871A (en) 2002-01-09

Family

ID=26590474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079833A Pending JP2002002871A (en) 2000-04-20 2001-03-21 Method for manufacturing semiconductor device and tray used therein

Country Status (4)

Country Link
US (1) US20010032800A1 (en)
JP (1) JP2002002871A (en)
KR (1) KR20010098728A (en)
TW (1) TW523856B (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260037A (en) * 2004-03-12 2005-09-22 Renesas Technology Corp Tray, socket for inspection, and method for manufacturing semiconductor device
JP2006273347A (en) * 2005-03-28 2006-10-12 Yamaha Corp Storage container
JP2006278516A (en) * 2005-03-28 2006-10-12 Yamaha Corp Tray and its suction structure
JP2006278521A (en) * 2005-03-28 2006-10-12 Yamaha Corp Tray and its suction structure
US7504315B2 (en) 2003-12-09 2009-03-17 Renesas Technology Corp. Method of transporting semiconductor device and method of manufacturing semiconductor device
JP2009094538A (en) * 2003-12-09 2009-04-30 Renesas Technology Corp Method of transporting semiconductor device and method of manufacturing semiconductor device
US7874434B2 (en) 2003-11-06 2011-01-25 Sharp Kabushiki Kaisha Substrate carrying tray
JP4832568B2 (en) * 2007-03-16 2011-12-07 富士通セミコンダクター株式会社 Electronic component storage container
CN104716272A (en) * 2013-12-13 2015-06-17 株式会社东芝 Manufacturing method of semiconductor device
JP2017152697A (en) * 2016-02-25 2017-08-31 コスタット,インク. Semiconductor housing tray and cover for semiconductor housing tray
JP2019001491A (en) * 2017-06-14 2019-01-10 住友ベークライト株式会社 Packaging body and packaging method
JP2021111720A (en) * 2020-01-14 2021-08-02 三菱電機株式会社 Semiconductor chip tray and method for accommodating semiconductor chip

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573200B2 (en) * 2001-01-18 2003-06-03 Advanced Micro Devices, Inc. Automatic printing of caution labels for moisture-sensitive devices
AU2003270072A1 (en) * 2002-09-11 2004-04-30 Entegris, Inc. Carrier with tacky surfaces
US6926937B2 (en) * 2002-09-11 2005-08-09 Entegris, Inc. Matrix tray with tacky surfaces
US7108899B2 (en) * 2002-09-11 2006-09-19 Entegris, Inc. Chip tray with tacky surface
KR100881034B1 (en) * 2007-04-23 2009-02-12 원용권 Tray for receiving semiconductor package and manufacturing method therefor
JP2008288400A (en) * 2007-05-18 2008-11-27 Panasonic Corp Circuit substrate, resin sealed semiconductor device, method of manufacturing resin sealed semiconductor device, tray, and inspection socket
JP2011018771A (en) * 2009-07-09 2011-01-27 Shin Etsu Polymer Co Ltd Substrate-storing container
KR20120018644A (en) * 2010-08-23 2012-03-05 삼성전자주식회사 Apparatus for transferring semiconductor package
CN105480597A (en) * 2015-12-25 2016-04-13 江苏创基新能源有限公司 Packing box for solar photovoltaic modules
CN106742604B (en) * 2016-12-07 2019-02-01 中国科学院半导体研究所 The storage device of semiconductor single-tube laser
CN106864933B (en) * 2017-03-20 2018-10-30 武汉华星光电技术有限公司 Multi-purpose type panel tray
TWI685457B (en) * 2018-04-26 2020-02-21 日商矽濃電氣產業股份有限公司 Tray for semiconductor integrated circuit parts and manufacturing method thereof
CN112265728B (en) * 2020-11-26 2022-04-26 瑞昌市渝瑞实业有限公司 Disconnected equipment for packing is prevented to chinese yam

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7874434B2 (en) 2003-11-06 2011-01-25 Sharp Kabushiki Kaisha Substrate carrying tray
US7504315B2 (en) 2003-12-09 2009-03-17 Renesas Technology Corp. Method of transporting semiconductor device and method of manufacturing semiconductor device
US7785986B2 (en) 2003-12-09 2010-08-31 Renesas Electronics Corp. Method of manufacturing semiconductor device
JP2009094538A (en) * 2003-12-09 2009-04-30 Renesas Technology Corp Method of transporting semiconductor device and method of manufacturing semiconductor device
US7915057B2 (en) 2004-03-12 2011-03-29 Renesas Electronics Corporation Manufacturing method of a tray, a socket for inspection, and a semiconductor device
JP2005260037A (en) * 2004-03-12 2005-09-22 Renesas Technology Corp Tray, socket for inspection, and method for manufacturing semiconductor device
US8093073B2 (en) 2004-03-12 2012-01-10 Renesas Electronics Corporation Manufacturing method of a tray, a socket for inspection, and a semiconductor device
JP4525117B2 (en) * 2004-03-12 2010-08-18 ルネサスエレクトロニクス株式会社 tray
JP4736499B2 (en) * 2005-03-28 2011-07-27 ヤマハ株式会社 Storage container
JP2006273347A (en) * 2005-03-28 2006-10-12 Yamaha Corp Storage container
JP2006278516A (en) * 2005-03-28 2006-10-12 Yamaha Corp Tray and its suction structure
JP2006278521A (en) * 2005-03-28 2006-10-12 Yamaha Corp Tray and its suction structure
JP4506533B2 (en) * 2005-03-28 2010-07-21 ヤマハ株式会社 Tray and its adsorption structure
JP4832568B2 (en) * 2007-03-16 2011-12-07 富士通セミコンダクター株式会社 Electronic component storage container
CN104716272A (en) * 2013-12-13 2015-06-17 株式会社东芝 Manufacturing method of semiconductor device
JP2015115560A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device manufacturing method
JP2017152697A (en) * 2016-02-25 2017-08-31 コスタット,インク. Semiconductor housing tray and cover for semiconductor housing tray
JP2019001491A (en) * 2017-06-14 2019-01-10 住友ベークライト株式会社 Packaging body and packaging method
JP2021111720A (en) * 2020-01-14 2021-08-02 三菱電機株式会社 Semiconductor chip tray and method for accommodating semiconductor chip
JP7361614B2 (en) 2020-01-14 2023-10-16 三菱電機株式会社 Semiconductor chip tray and method for storing semiconductor chips

Also Published As

Publication number Publication date
TW523856B (en) 2003-03-11
US20010032800A1 (en) 2001-10-25
KR20010098728A (en) 2001-11-08

Similar Documents

Publication Publication Date Title
JP2002002871A (en) Method for manufacturing semiconductor device and tray used therein
US5957293A (en) Tray to ship ceramic substrates and ceramic BGA packages
JP2910684B2 (en) Wafer container
KR100817091B1 (en) Stacked semiconductor packages and the method of manufacturing the same
TW200402389A (en) Tray for electronic components
JP2007269391A (en) Packaging unit and packaging method for glass substrate having electric conductive section formed therein
JP4828574B2 (en) Method of transporting semiconductor device
CN103518258B (en) For the packaging of substrate and have the packaging unit of this packaging
JP4540308B2 (en) Method of transporting semiconductor device
US6474476B1 (en) Universal carrier tray
JPH05170275A (en) Semiconductor device holding tray
JPH11198987A (en) Method and apparatus for packing semiconductor chip
WO2005094482A2 (en) Tray for storing and transporting semi-conductor and other microelectronic components
JP2006306403A (en) Manufacturing method of semiconductor device
US20060175225A1 (en) High density tray
JP2008159893A (en) Manufacturing method of semiconductor device and housing jig used for it
KR100400829B1 (en) Packing tray for semiconductor package
US20220355978A1 (en) Packaging container for transporting ceramic substrates
WO2022178716A1 (en) Chip assembly and method for making chip
KR100226108B1 (en) Tray for storing bga semiconductor package
JP2001122380A (en) Manufacturing method for semiconductor device and tray used for the method
JP2000159289A (en) Storing container for semiconductor device
US20060091039A1 (en) Wafer storage box
JP2002308339A (en) Plate-like body accommodation box
JPH07149393A (en) Electronic component transfer tape

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315