JP2001527294A - ハイブリッド半導体イメージング・デバイス - Google Patents
ハイブリッド半導体イメージング・デバイスInfo
- Publication number
- JP2001527294A JP2001527294A JP2000525930A JP2000525930A JP2001527294A JP 2001527294 A JP2001527294 A JP 2001527294A JP 2000525930 A JP2000525930 A JP 2000525930A JP 2000525930 A JP2000525930 A JP 2000525930A JP 2001527294 A JP2001527294 A JP 2001527294A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- detector
- read
- readout
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 175
- 230000005855 radiation Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 description 7
- 102220565243 L-lactate dehydrogenase A-like 6A_M11A_mutation Human genes 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- FVAUCKIRQBBSSJ-UHFFFAOYSA-M sodium iodide Chemical compound [Na+].[I-] FVAUCKIRQBBSSJ-UHFFFAOYSA-M 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004611 CdZnTe Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000002601 radiography Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ORCSMBGZHYTXOV-UHFFFAOYSA-N bismuth;germanium;dodecahydrate Chemical compound O.O.O.O.O.O.O.O.O.O.O.O.[Ge].[Ge].[Ge].[Bi].[Bi].[Bi].[Bi] ORCSMBGZHYTXOV-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000009518 sodium iodide Nutrition 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- ZIXVIWRPMFITIT-UHFFFAOYSA-N cadmium lead Chemical compound [Cd].[Pb] ZIXVIWRPMFITIT-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000009659 non-destructive testing Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical class C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
- H01L27/1465—Infrared imagers of the hybrid type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/30—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from X-rays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/32—Transforming X-rays
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Measurement Of Radiation (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Photographic Developing Apparatuses (AREA)
Abstract
(57)【要約】
イメージング・デバイスが一つの検出器基板を含み、それに対して複数の読出し基板が接続されている。その検出器基板は第１の面上にバイアス接点を備え、第２の面上に複数の検出器セル接点を備えている。読出し基板は複数の読出し回路を含む。読出し基板はすべて検出器基板に対して機械的に連結され、その読出し回路はそれぞれの検出器セル接点に電気的に接続されている。読出し回路を伴わない読出し基板の領域または読出し回路間のギャップを許すために、選択された検出器位置からオフセットされた読出し回路位置まで導電性トラックが接続する。
Description
【０００１】
本発明は、ハイブリッド・イメージング・デバイス、たとえば、Ｘ線などの、
エネルギーが１ｋｅＶを超えている放射線の、高エネルギー放射線イメージング
のためのハイブリッド・イメージング・デバイスに関する。
エネルギーが１ｋｅＶを超えている放射線の、高エネルギー放射線イメージング
のためのハイブリッド・イメージング・デバイスに関する。
【０００２】
カセット・フィルム、ワイヤ・チャンバなどの他の様式、シンチレーションの
結晶またはスクリーン（たとえば、ヨード化ナトリウムＮａＩ）、ＢＧＯ（酸化
ビスマス・ゲルマニウム）およびＣＲプレート（計算機ラジオグラフィ）などの
Ｘ線イメージングのための従来の装置が過去４０年にわたって利用されてきた。 比較的最近、スタンドアローンの実装および、シンチレーションのスクリーン
に対して結合されている形式の両方でのＣＣＤベースのデバイス、シリコン・マ
イクロストリップ検出器および半導体ピクセル検出器などの半導体イメージング
・デバイスが採用されてきている。
結晶またはスクリーン（たとえば、ヨード化ナトリウムＮａＩ）、ＢＧＯ（酸化
ビスマス・ゲルマニウム）およびＣＲプレート（計算機ラジオグラフィ）などの
Ｘ線イメージングのための従来の装置が過去４０年にわたって利用されてきた。 比較的最近、スタンドアローンの実装および、シンチレーションのスクリーン
に対して結合されている形式の両方でのＣＣＤベースのデバイス、シリコン・マ
イクロストリップ検出器および半導体ピクセル検出器などの半導体イメージング
・デバイスが採用されてきている。
【０００３】 ＡＳＩＣ（特定用途向けＩＣ）のＣＭＯＳプロセスに基づいた、本出願人の国
際特許出願ＷＯ９５／３３３３２号に記述されているような半導体ピクセル検出
器は高い空間分解能、直接検出、コンパクト性、高い吸収効率およびリアルタイ
ムのイメージングを提供することができる。しかし、結晶または多結晶の半導体
技術に基づいたＡＳＩＣのＣＭＯＳ技術の制限（たとえば、歩留まり）によって
、モノリシック検出器の最大サイズは数平方センチメートルに制限される。した
がって、個々のモノリシック検出器を組み合わせるための各種方法が提案されて
きた。その主な挑戦課題はブラインド領域のない単独のハイブリッド・イメージ
ング・デバイスで可能である面積より大きい連続のイメージング領域を形成する
ことである。
際特許出願ＷＯ９５／３３３３２号に記述されているような半導体ピクセル検出
器は高い空間分解能、直接検出、コンパクト性、高い吸収効率およびリアルタイ
ムのイメージングを提供することができる。しかし、結晶または多結晶の半導体
技術に基づいたＡＳＩＣのＣＭＯＳ技術の制限（たとえば、歩留まり）によって
、モノリシック検出器の最大サイズは数平方センチメートルに制限される。した
がって、個々のモノリシック検出器を組み合わせるための各種方法が提案されて
きた。その主な挑戦課題はブラインド領域のない単独のハイブリッド・イメージ
ング・デバイスで可能である面積より大きい連続のイメージング領域を形成する
ことである。
【０００４】 最終の画像においてそのような非活動領域を消去するための一つの方法は、ソ
フトウェアの補間を使う方法であった。しかし、この方法は失われた情報を復元
せず、近似の情報を提供するだけである。 非活動領域の存在しない大きいイメージング領域においてモノリシック検出器
を組み合わせるための他の方法が提案されてきている。
フトウェアの補間を使う方法であった。しかし、この方法は失われた情報を復元
せず、近似の情報を提供するだけである。 非活動領域の存在しない大きいイメージング領域においてモノリシック検出器
を組み合わせるための他の方法が提案されてきている。
【０００５】 上記の本出願人の国際特許出願ＷＯ９５／３３３３２号においては、必要な全
体の領域の３分の１が単独の露光において画像化される上記の方法でモザイク状
に個々の検出器がスタガー配置されているタイリングの方法が提供されている。 そのモザイクの異なる位置において３回の異なる露光が必要である。この方法
は、必要な検出器の合計個数が減少し、欠陥のある検出器の交換が可能なので、
コスト効率が良い。しかし、この解決策は二つの後続位置にイメージング領域を
移動させる移動装置を必要とする。実質的に連続のカバレージを提供するために
合計３回のスナップショットが撮影される。
体の領域の３分の１が単独の露光において画像化される上記の方法でモザイク状
に個々の検出器がスタガー配置されているタイリングの方法が提供されている。 そのモザイクの異なる位置において３回の異なる露光が必要である。この方法
は、必要な検出器の合計個数が減少し、欠陥のある検出器の交換が可能なので、
コスト効率が良い。しかし、この解決策は二つの後続位置にイメージング領域を
移動させる移動装置を必要とする。実質的に連続のカバレージを提供するために
合計３回のスナップショットが撮影される。
【０００６】 本出願人の英国特許出願ＧＢ‐Ａ‐２，３０５，０９６号は、支持面上にイメ
ージング・デバイスを装着するための方法を記述しており、その中で、イメージ
ング・デバイスがマウントに対して固定されていてイメージング・デバイスのタ
イルを形成し、そして次にそのタイルがねじ、真空、または他の締結構造によっ
て支持面上に取外し可能なように装着され、イメージング・デバイスのタイルを
非破壊的に取外し可能なように装着することができる。しかし、この出願はイメ
ージング・デバイス間のエッジ効果を回避する問題には対処しない。
ージング・デバイスを装着するための方法を記述しており、その中で、イメージ
ング・デバイスがマウントに対して固定されていてイメージング・デバイスのタ
イルを形成し、そして次にそのタイルがねじ、真空、または他の締結構造によっ
て支持面上に取外し可能なように装着され、イメージング・デバイスのタイルを
非破壊的に取外し可能なように装着することができる。しかし、この出願はイメ
ージング・デバイス間のエッジ効果を回避する問題には対処しない。
【０００７】 ヨーロッパ特許出願ＥＰ‐Ａ‐０，４２１，８６９号においては、個々のイメ
ージ検出器を結合するための方法が記述されている。検出器はステップ型のサポ
ートに接着されていて、一つのステップ上の検出器が次のステップのエッジを超
えて伸びており、次の低い方のステップ上の検出器に部分的に重なるようになっ
ている。この方式は大面積の連続イメージングが可能であるが、画像の面積の増
加に伴って厚さが増加する剛直なデバイスを提供する。さらに、個々の検出器が
装置の上にしっかりと接着されるので、欠陥のあるコンポーネントの交換が考慮
されていない。
ージ検出器を結合するための方法が記述されている。検出器はステップ型のサポ
ートに接着されていて、一つのステップ上の検出器が次のステップのエッジを超
えて伸びており、次の低い方のステップ上の検出器に部分的に重なるようになっ
ている。この方式は大面積の連続イメージングが可能であるが、画像の面積の増
加に伴って厚さが増加する剛直なデバイスを提供する。さらに、個々の検出器が
装置の上にしっかりと接着されるので、欠陥のあるコンポーネントの交換が考慮
されていない。
【０００８】 大面積のイメージングに対するもう一つの方法が、ヨーロッパ特許出願ＥＰ‐
Ａ‐０，５７７，４８７号の中で記述されている。この方法は、いくつかの個々
の検出器基板を含むイメージング装置を提供し、各基板は互いに隣接して配置さ
れ、そして隣接している検出器基板に重なるサポート用基板の手段によって互い
にしっかりと結合されている。検出器基板は、インジウム・バンプの手段によっ
てそのサポート用基板に対してしっかりと連結されている。装置の合計厚さはイ
メージング領域とは無関係であるが、全体の構造は、この場合も剛直である。ま
た、ＥＰ‐Ａ‐０，５７７，４８７号で提案されている構造はエッジ効果、すな
わち、二つの検出器間の境界に沿っての非活動領域の影響を受け易い。
Ａ‐０，５７７，４８７号の中で記述されている。この方法は、いくつかの個々
の検出器基板を含むイメージング装置を提供し、各基板は互いに隣接して配置さ
れ、そして隣接している検出器基板に重なるサポート用基板の手段によって互い
にしっかりと結合されている。検出器基板は、インジウム・バンプの手段によっ
てそのサポート用基板に対してしっかりと連結されている。装置の合計厚さはイ
メージング領域とは無関係であるが、全体の構造は、この場合も剛直である。ま
た、ＥＰ‐Ａ‐０，５７７，４８７号で提案されている構造はエッジ効果、すな
わち、二つの検出器間の境界に沿っての非活動領域の影響を受け易い。
【０００９】 したがって、いくつかの提案は機械的な移動を使わずに、そしてソフトウェア
の補間を使わずに大面積の連続的なカバレージを提供する。そのような解決策は
工業的Ｘ線イメージングおよび非破壊試験の分野以外に、歯科のイメージング、
リアルタイム・イメージング、従来のラジオグラフィ（たとえば、胸部Ｘ線撮影
）などに応用される。
の補間を使わずに大面積の連続的なカバレージを提供する。そのような解決策は
工業的Ｘ線イメージングおよび非破壊試験の分野以外に、歯科のイメージング、
リアルタイム・イメージング、従来のラジオグラフィ（たとえば、胸部Ｘ線撮影
）などに応用される。
【００１０】
既存の提案は大きいイメージング領域を構築することを意図しているが、約３
０ｃｍ2以下のイメージング面積を必要とする応用が存在する。たとえば、口腔 内のイメージングにおいては、必要な面積は約１０ｃｍ2であり、総合のイメー ジング・デバイスの厚さは厳しく制約されており、５ｍｍ以下あるいは、さらに
よいのは、３ｍｍ以下であることが好ましい。 本発明は、従来の技術の大容積および複雑性および／または移動または補間の
必要性のないＣＭＯＳベースの読出しチップを使って、従来のハイブリッド・イ
メージング・デバイスで可能である面積より大きい面積を提供するハイブリッド
半導体イメージング・アレイの提供に対する解決策を提供することを目的として
いる。
０ｃｍ2以下のイメージング面積を必要とする応用が存在する。たとえば、口腔 内のイメージングにおいては、必要な面積は約１０ｃｍ2であり、総合のイメー ジング・デバイスの厚さは厳しく制約されており、５ｍｍ以下あるいは、さらに
よいのは、３ｍｍ以下であることが好ましい。 本発明は、従来の技術の大容積および複雑性および／または移動または補間の
必要性のないＣＭＯＳベースの読出しチップを使って、従来のハイブリッド・イ
メージング・デバイスで可能である面積より大きい面積を提供するハイブリッド
半導体イメージング・アレイの提供に対する解決策を提供することを目的として
いる。
【００１１】
本発明の特定の、そして好適な態様が、添付の独立および従属請求項の中で記
述される。従属請求項からの特徴を独立請求項の特徴と、任意の適切な方法で、
そしてその請求項で列挙されている特定の単なる組合せだけでなく、組み合わせ
ることができる。
述される。従属請求項からの特徴を独立請求項の特徴と、任意の適切な方法で、
そしてその請求項で列挙されている特定の単なる組合せだけでなく、組み合わせ
ることができる。
【００１２】 本発明の一つの態様によれば、ハイブリッド半導体イメージング・デバイスが
提供され、そのデバイスは、 第１の面上にバイアス接点を有し、第２の面上に複数の検出器セル接点を有し
ている検出器基板と、 複数の読出し回路および対応している複数の読出し回路接点を含んでいて、前
記複数の読出し基板が前記読出し回路接点によってそれぞれの検出器セル接点に
対して電気的に接続されている複数の読出し基板とを含み、 少なくとも一つの読出し回路接点が前記それぞれの検出器セル接点に関してオ
フセットされている。
提供され、そのデバイスは、 第１の面上にバイアス接点を有し、第２の面上に複数の検出器セル接点を有し
ている検出器基板と、 複数の読出し回路および対応している複数の読出し回路接点を含んでいて、前
記複数の読出し基板が前記読出し回路接点によってそれぞれの検出器セル接点に
対して電気的に接続されている複数の読出し基板とを含み、 少なくとも一つの読出し回路接点が前記それぞれの検出器セル接点に関してオ
フセットされている。
【００１３】 したがって、本発明の一つの実施形態は従来の技術とは異なるイメージング・
アレイを形成するための方法を提供する。従来の技術の方法は小さいモノリシッ
ク検出器を複数の検出基板および複数のＣＭＯＳ読出し層によって大面積のモザ
イクに結合するための方法に基づいている。普通、検出器基板の数と読出し基板
の数とは実質的に等しい。それと反対に、本発明の一つの実施形態においては、
イメージング・デバイスは複数の読出しチップが接続されている一つの検出器基
板を含む。読出し基板間の電気的または機械的な直接の接触はいずれも不要であ
る。読出し基板は単独の検出器基板に対して機械的および電気的に接続されてい
る。
アレイを形成するための方法を提供する。従来の技術の方法は小さいモノリシッ
ク検出器を複数の検出基板および複数のＣＭＯＳ読出し層によって大面積のモザ
イクに結合するための方法に基づいている。普通、検出器基板の数と読出し基板
の数とは実質的に等しい。それと反対に、本発明の一つの実施形態においては、
イメージング・デバイスは複数の読出しチップが接続されている一つの検出器基
板を含む。読出し基板間の電気的または機械的な直接の接触はいずれも不要であ
る。読出し基板は単独の検出器基板に対して機械的および電気的に接続されてい
る。
【００１４】 読出し基板上の読出し回路が対応している検出器セルと直接に整列される必要
がなく、それに対して合っていなくてもよい（すなわち、オフセットされている
）装置によって、読出し基板間の領域の中、あるいは読出し基板の非活動領域上
に置かれている検出器基板の領域（そのような装置にしなかった場合に非活動、
あるいは非常に低い分解能となる領域）を分解能の高い活動領域とすることがで
きる。したがって、高い分解能を有する連続の検出面を実現することができる。
がなく、それに対して合っていなくてもよい（すなわち、オフセットされている
）装置によって、読出し基板間の領域の中、あるいは読出し基板の非活動領域上
に置かれている検出器基板の領域（そのような装置にしなかった場合に非活動、
あるいは非常に低い分解能となる領域）を分解能の高い活動領域とすることがで
きる。したがって、高い分解能を有する連続の検出面を実現することができる。
【００１５】 本発明の一つの実施形態は検出器の厚さを最小に制限しながら、連続のイメー
ジングを提供するイメージング・デバイスを提供することができる。また、読出
し基板を大きくする必要があるために製造歩留まりが低下するようなことなく、
比較的大面積のイメージング・デバイスを作り出すことができる。 一つの好適な実施形態においては、複数の読出し基板が読出し検出器基板に対
してバンプ・ボンドされている。
ジングを提供するイメージング・デバイスを提供することができる。また、読出
し基板を大きくする必要があるために製造歩留まりが低下するようなことなく、
比較的大面積のイメージング・デバイスを作り出すことができる。 一つの好適な実施形態においては、複数の読出し基板が読出し検出器基板に対
してバンプ・ボンドされている。
【００１６】 導電性トラックによって、読出し回路接点が互いにオフセットされている検出
器セル接点に対して接続されるようにすることができる。特に、一つの好適な実
施形態においては、導電性トラックがそれぞれの検出器セル接点から読出し回路
接点と整列されているトランスファー・セル接点位置まで延びる。次にそのトラ
ンスファ接点が読出しセル接点に対してバンプ・ボンドされる。導電性トラック
およびトランスファ接点を検出器基板の第２の面上に、中間の絶縁層によって電
気的に絶縁して形成することができる。導電性トラックまたは複数のトラックを
他の方法としては、あるいは追加的に別の中間基板上に形成することができる。
器セル接点に対して接続されるようにすることができる。特に、一つの好適な実
施形態においては、導電性トラックがそれぞれの検出器セル接点から読出し回路
接点と整列されているトランスファー・セル接点位置まで延びる。次にそのトラ
ンスファ接点が読出しセル接点に対してバンプ・ボンドされる。導電性トラック
およびトランスファ接点を検出器基板の第２の面上に、中間の絶縁層によって電
気的に絶縁して形成することができる。導電性トラックまたは複数のトラックを
他の方法としては、あるいは追加的に別の中間基板上に形成することができる。
【００１７】 また、支持用基板を読出し基板に対して機械的および電気的に接続することも
できる。読出し基板は、読出し基板の第１の面において検出器基板に対して機械
的および電気的に接続することができ、読出し基板はその読出し基板の第２の面
において支持用基板に対して機械的および電気的に接続されている。たとえば、
読出し基板を支持用基板に対してバンプ・ボンドすることができる。しかし、電
気的接続のためにワイヤ・ボンドが使われることが好ましい。 したがって、支持用基板、またはマザーボードを、検出器基板および読出し基
板のアセンブリの機械的支持のために、そして読出し基板に対する電気的接続お
よび読出し基板からの読出しのために提供することができる。 また、本発明は上記のようなイメージング・デバイスを含んでいるイメージン
グ・システムを提供する。
できる。読出し基板は、読出し基板の第１の面において検出器基板に対して機械
的および電気的に接続することができ、読出し基板はその読出し基板の第２の面
において支持用基板に対して機械的および電気的に接続されている。たとえば、
読出し基板を支持用基板に対してバンプ・ボンドすることができる。しかし、電
気的接続のためにワイヤ・ボンドが使われることが好ましい。 したがって、支持用基板、またはマザーボードを、検出器基板および読出し基
板のアセンブリの機械的支持のために、そして読出し基板に対する電気的接続お
よび読出し基板からの読出しのために提供することができる。 また、本発明は上記のようなイメージング・デバイスを含んでいるイメージン
グ・システムを提供する。
【００１８】 本発明のもう一つの態様によれば、ハイブリッドの半導体イメージング・デバ
イスを製造する方法が提供されており、その方法は、第１の面上にバイアス接点
を有し、第２の面上に複数の検出器セル接点を有している検出器基板を形成する
ステップと、 それぞれの読出し回路接点を伴う複数の読出し回路を含んでいる複数の読出し
基板をシーケンシャルに接続するステップとを含んでいて、複数の読出し基板は
、それぞれの検出器セル接点に電気的に接続されている読出し回路接点と、それ
ぞれの検出器セル接点に関してオフセットされている少なくとも一つの読出し回
路接点とによって検出器基板に電気的に接続されている。 製造時に、欠陥のある半導体基板をボンディング後に取り除き、新しい半導体
基板によって置き換えることができる。
イスを製造する方法が提供されており、その方法は、第１の面上にバイアス接点
を有し、第２の面上に複数の検出器セル接点を有している検出器基板を形成する
ステップと、 それぞれの読出し回路接点を伴う複数の読出し回路を含んでいる複数の読出し
基板をシーケンシャルに接続するステップとを含んでいて、複数の読出し基板は
、それぞれの検出器セル接点に電気的に接続されている読出し回路接点と、それ
ぞれの検出器セル接点に関してオフセットされている少なくとも一つの読出し回
路接点とによって検出器基板に電気的に接続されている。 製造時に、欠陥のある半導体基板をボンディング後に取り除き、新しい半導体
基板によって置き換えることができる。
【００１９】
本発明の実施形態を、添付の図面を参照しながら以下に記述するが、これは単
なる例示としてのものにすぎない。 図１は、放射線１４を受ける物体１２の放射線イメージングのための本出願人
の国際出願ＷＯ９５／３３３３２号の中で記述されているイメージング・システ
ムの一例１０の概略図である。たとえば、放射線はＸ線であってよく、そして物
体１２は、たとえば、人体の一部であってよい。イメージング・デバイスは少な
くとも一つのアクティブ・ピクセル半導体イメージング・デバイス（ＡＳＩＤ）
１６を含んでいるイメージング・アレイ１５を含む。
なる例示としてのものにすぎない。 図１は、放射線１４を受ける物体１２の放射線イメージングのための本出願人
の国際出願ＷＯ９５／３３３３２号の中で記述されているイメージング・システ
ムの一例１０の概略図である。たとえば、放射線はＸ線であってよく、そして物
体１２は、たとえば、人体の一部であってよい。イメージング・デバイスは少な
くとも一つのアクティブ・ピクセル半導体イメージング・デバイス（ＡＳＩＤ）
１６を含んでいるイメージング・アレイ１５を含む。
【００２０】 図１には一つのＡＳＩＤ １６だけが示されているが、イメージング・アレイ
は普通は複数のイメージング・デバイス１６を含む。各イメージング・デバイス
１６は複数のイメージ、あるいはピクセル・セル１８を提供する。各イメージン
グ・デバイスはＸ線、γ線またはβ線またはα線などの高エネルギーの入射放射
線を直接検出し、対応しているイメージ検出セル上の、あるいはそれに隣接して
いるランダムにアクセス可能なアクティブな、動的イメージ・セル回路の手段に
よって、各ピクセル・セルにおいてそのイメージ・セルに入射する放射線を表す
値を蓄積する。
は普通は複数のイメージング・デバイス１６を含む。各イメージング・デバイス
１６は複数のイメージ、あるいはピクセル・セル１８を提供する。各イメージン
グ・デバイスはＸ線、γ線またはβ線またはα線などの高エネルギーの入射放射
線を直接検出し、対応しているイメージ検出セル上の、あるいはそれに隣接して
いるランダムにアクセス可能なアクティブな、動的イメージ・セル回路の手段に
よって、各ピクセル・セルにおいてそのイメージ・セルに入射する放射線を表す
値を蓄積する。
【００２１】 イメージング・デバイス１６は、各イメージ、あるいはピクセル・セルがイメ
ージング検出器セル１９と、アクティブなイメージ・セル回路２０とを含んでい
る単独の半導体基板（たとえば、シリコン）として構成することができ、あるい
は代わりに二つの基板、すなわち、一つはイメージ検出器セル１９のアレイ付き
で、そしてもう一つはアクティブ・イメージ・セル回路２０のアレイ付きで、そ
の基板が互いに、たとえば、マイクロバンプ（バンプ・ボンド）によって機械的
に連結されている基板として構成することができる。
ージング検出器セル１９と、アクティブなイメージ・セル回路２０とを含んでい
る単独の半導体基板（たとえば、シリコン）として構成することができ、あるい
は代わりに二つの基板、すなわち、一つはイメージ検出器セル１９のアレイ付き
で、そしてもう一つはアクティブ・イメージ・セル回路２０のアレイ付きで、そ
の基板が互いに、たとえば、マイクロバンプ（バンプ・ボンド）によって機械的
に連結されている基板として構成することができる。
【００２２】 図２は、基板の連結を示している２基板イメージング・デバイスの概略部分断
面図である。イメージ検出器基板４４の個々の検出器セル１９は、マイクロバン
プ４６の手段によって読出し基板４２の対応しているセル回路２０に対して連結
されている。セル回路２０はＦＥＴのシンボルの手段によって、基板４２の中で
図式的に示されている。
面図である。イメージ検出器基板４４の個々の検出器セル１９は、マイクロバン
プ４６の手段によって読出し基板４２の対応しているセル回路２０に対して連結
されている。セル回路２０はＦＥＴのシンボルの手段によって、基板４２の中で
図式的に示されている。
【００２３】 検出器基板４４は入射放射線にさらされている基板４４のサイドにある連続的
な電極５０を備えている。したがって、図２において入射放射線は上向きの方向
に到着すると仮定される。検出器基板４４の後面には、複数の検出器セル電極５
４が設けられている。それは検出器基板４４の内部の個々のイメージ検出器セル
１９を実効的に形成する検出器セル電極５４のアレイである。バイアス電圧が連
続電極５０に印加され、イメージ・セル検出ゾーン５２が連続電極５０とそれぞ
れの検出器セル電極５４との間に形成されている。各検出器セル電極は、それぞ
れのマイクロバンプ４６によってそれぞれのセル回路２０に対して電気的および
機械的に結合されている。図２の中の表現は、ごく概略的であり、正確な縮尺図
ではないことを理解されたい。 フォトンが検出器セル１９において光吸収され、電荷を生成する時、あるいは
荷電された放射線が検出器セル１９における検出器基板４４の検出ゾーン５２を
イオン化する時、電気パルスがそのイメージ・セル１８に対する検出器基板検出
ゾーン５２からセル回路２０へ流れる。
な電極５０を備えている。したがって、図２において入射放射線は上向きの方向
に到着すると仮定される。検出器基板４４の後面には、複数の検出器セル電極５
４が設けられている。それは検出器基板４４の内部の個々のイメージ検出器セル
１９を実効的に形成する検出器セル電極５４のアレイである。バイアス電圧が連
続電極５０に印加され、イメージ・セル検出ゾーン５２が連続電極５０とそれぞ
れの検出器セル電極５４との間に形成されている。各検出器セル電極は、それぞ
れのマイクロバンプ４６によってそれぞれのセル回路２０に対して電気的および
機械的に結合されている。図２の中の表現は、ごく概略的であり、正確な縮尺図
ではないことを理解されたい。 フォトンが検出器セル１９において光吸収され、電荷を生成する時、あるいは
荷電された放射線が検出器セル１９における検出器基板４４の検出ゾーン５２を
イオン化する時、電気パルスがそのイメージ・セル１８に対する検出器基板検出
ゾーン５２からセル回路２０へ流れる。
【００２４】 次に、その電気パルスに関連付けられた値が電荷の値として直接に、あるいは
後続の到来する放射線から生成される新しい電荷が絶えず加算されるように等価
な電圧または電流の値としてのいずれかでアクティブな回路要素の中に蓄積され
る。可能な蓄積デバイスの例としては、集積されたキャパシタまたは集積された
トランジスタのゲートなどがある。セル回路２０における電荷の蓄積プロセスは
、実質的にランダム・アクセスの方法で、各セル回路２０をアドレスすることに
よって情報を読み出すプロセスを開始するために制御電極２４から制御信号が発
行されるまで継続する。蓄積された電荷の値の読出し時に、電荷が絶えず蓄積さ
れる。セル回路２０は読出しの後、選択的にリセットすることができ、電荷の蓄
積回路要素を放電することができ、そして実際的にデッド・タイムなしで非常に
短い時間の間、その時だけイメージ・セルが非活動化される。
後続の到来する放射線から生成される新しい電荷が絶えず加算されるように等価
な電圧または電流の値としてのいずれかでアクティブな回路要素の中に蓄積され
る。可能な蓄積デバイスの例としては、集積されたキャパシタまたは集積された
トランジスタのゲートなどがある。セル回路２０における電荷の蓄積プロセスは
、実質的にランダム・アクセスの方法で、各セル回路２０をアドレスすることに
よって情報を読み出すプロセスを開始するために制御電極２４から制御信号が発
行されるまで継続する。蓄積された電荷の値の読出し時に、電荷が絶えず蓄積さ
れる。セル回路２０は読出しの後、選択的にリセットすることができ、電荷の蓄
積回路要素を放電することができ、そして実際的にデッド・タイムなしで非常に
短い時間の間、その時だけイメージ・セルが非活動化される。
【００２５】 したがって、その検出器セル１９の検出器ゾーン上に、たとえば、フォトンま
たは放射線の荷電粒子が入射する時、検出器セルの中で生成された電荷を蓄積す
るために各イメージ・セル１８に対してセル回路２０が設けられている。アクテ
ィブなセル回路２０および検出器セル１９のサイズは、数十ミクロン（たとえば
、１０〜５０μｍ）のオーダとすることができる。
たは放射線の荷電粒子が入射する時、検出器セルの中で生成された電荷を蓄積す
るために各イメージ・セル１８に対してセル回路２０が設けられている。アクテ
ィブなセル回路２０および検出器セル１９のサイズは、数十ミクロン（たとえば
、１０〜５０μｍ）のオーダとすることができる。
【００２６】 セル回路の一例の概略図が図３を参照して説明される。この例のセル回路はカ
スケード接続された増幅器として配置されている電界効果型トランジスタ（ＦＥ
Ｔ）を使用する。ＦＥＴ Ｍ１１Ａ ７０、および特にそのゲートが電荷蓄積回
路を形成する。ＦＥＴ Ｍ１１Ｂ ７２は読出し回路を形成するＦＥＴ Ｍ１１
Ｃ ７７はリセット回路を形成する。ＶＢＩＡＳ ６０は、イメージ・セルの検
出器セル１９を形成しているデプレッション・ゾーンに加わるバイアス電圧入力
である。検出器セル１９はダイオードのシンボルＤ１１によって表されている。
セル回路そのものの中で、ＳＩＧＯＵＴ ６２はアナログ信号出力であり、ＶＡ
ＮＡ ６４はアナログ電源の入力である。ＲＥＳ‐Ｒ‐１ ６６は、リセット入
力であり、ＥＮＡ‐Ｒ‐１ ６８はセル回路に対するイネーブル入力である。
スケード接続された増幅器として配置されている電界効果型トランジスタ（ＦＥ
Ｔ）を使用する。ＦＥＴ Ｍ１１Ａ ７０、および特にそのゲートが電荷蓄積回
路を形成する。ＦＥＴ Ｍ１１Ｂ ７２は読出し回路を形成するＦＥＴ Ｍ１１
Ｃ ７７はリセット回路を形成する。ＶＢＩＡＳ ６０は、イメージ・セルの検
出器セル１９を形成しているデプレッション・ゾーンに加わるバイアス電圧入力
である。検出器セル１９はダイオードのシンボルＤ１１によって表されている。
セル回路そのものの中で、ＳＩＧＯＵＴ ６２はアナログ信号出力であり、ＶＡ
ＮＡ ６４はアナログ電源の入力である。ＲＥＳ‐Ｒ‐１ ６６は、リセット入
力であり、ＥＮＡ‐Ｒ‐１ ６８はセル回路に対するイネーブル入力である。
【００２７】 入射放射線に応答して検出器セル１９の中で発生された電荷は、ＲＥＳ‐Ｒ‐
１ ６６およびＥＮＡ‐Ｒ‐１ ６８の入力が両方ともローである時、トランジ
スタＭ１１Ａ ７０のゲートの中に自動的に蓄積される。イメージ・セルを読み
出すために、ＥＮＡ‐Ｒ‐１ ６８がハイ状態にされ、それによってトランジス
タＭ１１Ａ ７０から、トランジスタＭ１１Ｂ ７２を通ってＳＩＧＯＵＴ ６
２へ電流が流れる。セル回路はＲＥＳ‐Ｒ‐１ ６６をハイにすることによって
リセットされ、その時、ＲＥＳ‐Ｒ‐１ ６６が僅かに数マイクロ秒μｓの間ハ
イになっていた後、蓄積された電荷がすべてトランジスタＭ１１Ａ ７０のゲー
トから取り除かれている。ＲＥＳ‐Ｒ‐１ ６６がロー・レベルへ変わった直後
に、電荷がトランジスタＭ１１Ａ ７０のゲートにおいて蓄積を開始することが
できる。リセット・パルスがリセット入力ＲＥＳ‐Ｒ‐１ ６６へ供給されなか
った場合、イネーブル入力ＥＮＡ‐Ｒ‐１ ６８がハイになる時に読出し動作は
、その電荷を破壊せず、蓄積された電荷に直接比例している電流を単に生じる。
これによってリセットすることなしに複数回の読出しが可能である。
１ ６６およびＥＮＡ‐Ｒ‐１ ６８の入力が両方ともローである時、トランジ
スタＭ１１Ａ ７０のゲートの中に自動的に蓄積される。イメージ・セルを読み
出すために、ＥＮＡ‐Ｒ‐１ ６８がハイ状態にされ、それによってトランジス
タＭ１１Ａ ７０から、トランジスタＭ１１Ｂ ７２を通ってＳＩＧＯＵＴ ６
２へ電流が流れる。セル回路はＲＥＳ‐Ｒ‐１ ６６をハイにすることによって
リセットされ、その時、ＲＥＳ‐Ｒ‐１ ６６が僅かに数マイクロ秒μｓの間ハ
イになっていた後、蓄積された電荷がすべてトランジスタＭ１１Ａ ７０のゲー
トから取り除かれている。ＲＥＳ‐Ｒ‐１ ６６がロー・レベルへ変わった直後
に、電荷がトランジスタＭ１１Ａ ７０のゲートにおいて蓄積を開始することが
できる。リセット・パルスがリセット入力ＲＥＳ‐Ｒ‐１ ６６へ供給されなか
った場合、イネーブル入力ＥＮＡ‐Ｒ‐１ ６８がハイになる時に読出し動作は
、その電荷を破壊せず、蓄積された電荷に直接比例している電流を単に生じる。
これによってリセットすることなしに複数回の読出しが可能である。
【００２８】 図３に示されている例において、電荷蓄積機能は電荷蓄積トランジスタＭ１１
Ａ ７０のゲートのキャパシタンスが、図３の検出器セル１９、電荷蓄積回路７
０、読出し回路Ｍ１１Ａ ７２およびリセット回路７７の実質的な（たとえば、
９０％以上の）入力ノード・キャパシタンス（合計キャパシタンス）を形成する
ように配置し、すべての他の回路（および検出器）のコンポーネントの寄生の、
あるいは不要なキャパシタンスを最小化することによって、電荷蓄積能力を最大
にすることができる。たとえば、３５μｍ×３５μｍのセル回路の場合、Ｍ１１
Ａ ７０のキャパシタンスは、２ｐＦで、ＦＥＴのゲート電圧のダイナミック・
レンジを最小２Ｖとすることができる。これは蓄積キャパシティの中での約２５
，０００，０００個の電子に対応する。
Ａ ７０のゲートのキャパシタンスが、図３の検出器セル１９、電荷蓄積回路７
０、読出し回路Ｍ１１Ａ ７２およびリセット回路７７の実質的な（たとえば、
９０％以上の）入力ノード・キャパシタンス（合計キャパシタンス）を形成する
ように配置し、すべての他の回路（および検出器）のコンポーネントの寄生の、
あるいは不要なキャパシタンスを最小化することによって、電荷蓄積能力を最大
にすることができる。たとえば、３５μｍ×３５μｍのセル回路の場合、Ｍ１１
Ａ ７０のキャパシタンスは、２ｐＦで、ＦＥＴのゲート電圧のダイナミック・
レンジを最小２Ｖとすることができる。これは蓄積キャパシティの中での約２５
，０００，０００個の電子に対応する。
【００２９】 図１に戻って、制御電極２４は二方向の矢印２２によって図式的に表されてい
る半導体基板上のセル回路１８に接続されている、処理および制御の回路を含む
。制御回路２４によって、個々のイメージ・セル１８におけるセル回路２０の中
に蓄積された電荷を読み出すために、アドレスされる（たとえば、走査される）
個々のイメージ・セル１８に関連付けられたセル回路２０をイネーブルすること
ができる。電荷の読出しはディジタル化のためのアナログ−ディジタル変換器（
ＡＤＣ）および、バイナリ信号を処理するためのデータ・リダクション・プロセ
ッサ（ＤＲＰ）に対して供給される。
る半導体基板上のセル回路１８に接続されている、処理および制御の回路を含む
。制御回路２４によって、個々のイメージ・セル１８におけるセル回路２０の中
に蓄積された電荷を読み出すために、アドレスされる（たとえば、走査される）
個々のイメージ・セル１８に関連付けられたセル回路２０をイネーブルすること
ができる。電荷の読出しはディジタル化のためのアナログ−ディジタル変換器（
ＡＤＣ）および、バイナリ信号を処理するためのデータ・リダクション・プロセ
ッサ（ＤＲＰ）に対して供給される。
【００３０】 制御回路２４は矢印２６によって図式的に表されている径路を経由してイメー
ジ・プロセッサ２８に対してさらにインターフェースされる。イメージ・プロセ
ッサ２８はデータ記憶回路を含み、関連のイメージ・セル１８の位置に沿って各
イメージ・セルから読み出された電荷のディジタル値を記憶する。各イメージ・
セル１８に対して、そのイメージ・セルから読み出された電荷の値が、そのイメ
ージ・セルに対して既に貯えられていた電荷の値に対して加算され、電荷の値が
蓄積されるようにする。結果として、各イメージを、たとえば、データベースの
中に格納することができるピクセル値の二次元アレイの表現として格納すること
ができる。
ジ・プロセッサ２８に対してさらにインターフェースされる。イメージ・プロセ
ッサ２８はデータ記憶回路を含み、関連のイメージ・セル１８の位置に沿って各
イメージ・セルから読み出された電荷のディジタル値を記憶する。各イメージ・
セル１８に対して、そのイメージ・セルから読み出された電荷の値が、そのイメ
ージ・セルに対して既に貯えられていた電荷の値に対して加算され、電荷の値が
蓄積されるようにする。結果として、各イメージを、たとえば、データベースの
中に格納することができるピクセル値の二次元アレイの表現として格納すること
ができる。
【００３１】 イメージ・プロセッサ２８は与えられたイメージ（すべてのアレイ）またはそ
のイメージの一部分（そのイメージ・アレイの部分サンプル）を選択するために
、データベースの中の貯えられたイメージ・データにアクセスすることができる
。イメージ・プロセッサ２８は、その選択されたイメージ位置に対する貯えられ
た値を読み出し、そして矢印３０によって図式的に表されている径路を経由して
データ表現をディスプレイ３２上に表示させる。そのデータは表示以外の形式で
、あるいは表示の他にプリントすることができ、そしてそれ以降の処理操作に対
して提供することができる。たとえば、背景およびノイズを一定値として各ピク
セルの電荷の値から差し引くことができる。このペデスタルおよび／または背景
の減算は、イメージの採取の前に、「空の」イメージが取得される場合に可能で
ある。各ピクセルに対して、背景の値が得られ、そして差し引かれるようにする
ことができる。
のイメージの一部分（そのイメージ・アレイの部分サンプル）を選択するために
、データベースの中の貯えられたイメージ・データにアクセスすることができる
。イメージ・プロセッサ２８は、その選択されたイメージ位置に対する貯えられ
た値を読み出し、そして矢印３０によって図式的に表されている径路を経由して
データ表現をディスプレイ３２上に表示させる。そのデータは表示以外の形式で
、あるいは表示の他にプリントすることができ、そしてそれ以降の処理操作に対
して提供することができる。たとえば、背景およびノイズを一定値として各ピク
セルの電荷の値から差し引くことができる。このペデスタルおよび／または背景
の減算は、イメージの採取の前に、「空の」イメージが取得される場合に可能で
ある。各ピクセルに対して、背景の値が得られ、そして差し引かれるようにする
ことができる。
【００３２】 矢印３４によって図式的に表されている径路によって接続されていて、二重矢
印３８によって図式的に表されているディスプレイ３２と対話することができる
ユーザ入力装置３６を使って、イメージング・システムの動作を制御することが
できる。ユーザ入力装置３６は、たとえば、キーボード、マウスなどを含むこと
ができる。 導入部において説明されたように、従来の技術の欠点なしで図１のアレイを形
成するためのハイブリッド半導体イメージング・アレイを提供することのニーズ
がある。本発明によるイメージング・デバイスの一実施形態がこれを実現する。
印３８によって図式的に表されているディスプレイ３２と対話することができる
ユーザ入力装置３６を使って、イメージング・システムの動作を制御することが
できる。ユーザ入力装置３６は、たとえば、キーボード、マウスなどを含むこと
ができる。 導入部において説明されたように、従来の技術の欠点なしで図１のアレイを形
成するためのハイブリッド半導体イメージング・アレイを提供することのニーズ
がある。本発明によるイメージング・デバイスの一実施形態がこれを実現する。
【００３３】 図１のデバイス１６として使うための本発明によるイメージング・デバイスの
一例を図４に関して次に説明する。 本発明によるイメージング・デバイスの部分断面図である、図４に示されてい
るように、イメージング・デバイスは一元の放射線検出器基板４４と、複数の読
出し基板４２．１‐４２．６（ここで６個の読出し基板のうち３個が見える）と
、支持用基板８０とを含んでいる。
一例を図４に関して次に説明する。 本発明によるイメージング・デバイスの部分断面図である、図４に示されてい
るように、イメージング・デバイスは一元の放射線検出器基板４４と、複数の読
出し基板４２．１‐４２．６（ここで６個の読出し基板のうち３個が見える）と
、支持用基板８０とを含んでいる。
【００３４】 一元の放射線検出器は、バイアス電圧を印加するための連続の電極５０が一面
にあり、それぞれの放射線検出器セル１９に対する入射放射線に応答して発生さ
れる電荷を収集するための検出器セル電極、すなわち、接点５４のアレイが反対
側の面にある半導体基板を含む。図２を参照して説明されるイメージング・デバ
イスについては、検出器セル電極５４が電荷収集接点を形成し、それはバイアス
電極５０と組み合わさって個々の検出器セルに対する半導体検出器基板４４の中
の検出ゾーン５２を実効的に画定する。
にあり、それぞれの放射線検出器セル１９に対する入射放射線に応答して発生さ
れる電荷を収集するための検出器セル電極、すなわち、接点５４のアレイが反対
側の面にある半導体基板を含む。図２を参照して説明されるイメージング・デバ
イスについては、検出器セル電極５４が電荷収集接点を形成し、それはバイアス
電極５０と組み合わさって個々の検出器セルに対する半導体検出器基板４４の中
の検出ゾーン５２を実効的に画定する。
【００３５】 検出器基板の材料は、たとえば、シリコン（Ｓｉ）またはテルル化カドミウム
（ＣｄＴｅ）またはテルル化カドミウム鉛（ＣｄＺｎＴｅ）、ヨウ化鉛（ＰｄＩ
）、ガリウム砒素（ＧａＡｓ）、またはゲルマニウム（Ｇｅ）が可能である。た
だし、他の材料も使える。ＣｄＴｅおよびＣｄＺｎＴｅがもっと望ましい選択で
ある。というのは、医学の応用、そして特に口腔イメージングにおいて使われる
Ｘ線のエネルギーに対する感度が高いからである。その電極は基板材料と適合す
る金または他の導体から形成することができる。放射線セルの画定を改善するた
めに検出器セル接点間にパッシベーションを施すことができる。
（ＣｄＴｅ）またはテルル化カドミウム鉛（ＣｄＺｎＴｅ）、ヨウ化鉛（ＰｄＩ
）、ガリウム砒素（ＧａＡｓ）、またはゲルマニウム（Ｇｅ）が可能である。た
だし、他の材料も使える。ＣｄＴｅおよびＣｄＺｎＴｅがもっと望ましい選択で
ある。というのは、医学の応用、そして特に口腔イメージングにおいて使われる
Ｘ線のエネルギーに対する感度が高いからである。その電極は基板材料と適合す
る金または他の導体から形成することができる。放射線セルの画定を改善するた
めに検出器セル接点間にパッシベーションを施すことができる。
【００３６】 複数の読出し基板４２（ＣＭＯＳチップが好ましい）のそれぞれが、読出し回
路２０（ＦＥＴの記号で概略的に表されている）のアレイを含んでいる基板を含
む。読出し回路２０に対するそれぞれの読出し回路接点２１が、検出器基板４４
の対応している検出器セルに接続されている。各読出し基板４２は検出器基板４
４に対して機械的および電気的に接続されている。その接続は、バンプ・ボンド
、たとえば、インジウム・バンプまたは低温鉛錫ベースの半田ボンドによって行
われるのが好ましい。読出し基板はシリコン、基板を使っているＣＭＯＳ技術で
実装されることが好ましい。ただし、他の半導体技術も使うことができる。その
接点はアルミニウム、金、白金またはニッケルまたは他の導電性材料、またはそ
の半導体技術に適合するそれらの組合せから作ることができる。
路２０（ＦＥＴの記号で概略的に表されている）のアレイを含んでいる基板を含
む。読出し回路２０に対するそれぞれの読出し回路接点２１が、検出器基板４４
の対応している検出器セルに接続されている。各読出し基板４２は検出器基板４
４に対して機械的および電気的に接続されている。その接続は、バンプ・ボンド
、たとえば、インジウム・バンプまたは低温鉛錫ベースの半田ボンドによって行
われるのが好ましい。読出し基板はシリコン、基板を使っているＣＭＯＳ技術で
実装されることが好ましい。ただし、他の半導体技術も使うことができる。その
接点はアルミニウム、金、白金またはニッケルまたは他の導電性材料、またはそ
の半導体技術に適合するそれらの組合せから作ることができる。
【００３７】 支持用基板８０はボンドされた検出器‐読出し基板構造を装着するため、およ
び各読出し基板に対する電気的および電子的な接続を提供するためのマザーボー
ドを形成する。一つの好適な実施形態においては、ボンドされた検出器‐読出し
基板構造は、接着によって支持用基板に対して機械的に付加され、ワイヤ・ボン
ドの手段によって、それに電気的に接続されている。
び各読出し基板に対する電気的および電子的な接続を提供するためのマザーボー
ドを形成する。一つの好適な実施形態においては、ボンドされた検出器‐読出し
基板構造は、接着によって支持用基板に対して機械的に付加され、ワイヤ・ボン
ドの手段によって、それに電気的に接続されている。
【００３８】 図４に示されているように、検出器基板上の少なくとも一つ、そして普通は複
数の検出器セルが読出し基板上の対応している読出し回路と接続されていない。
言い換えれば、検出器基板上の少なくとも一つの検出器セルが、読出し基板上の
それに対応している読出しセルと整列されていない。 読出し基板の読出し回路は読出し基板のエッジまで延びることができるが、普
通は、図４に示されているように、読出し回路は読出し基板のすべての４つのエ
ッジまでは延びておらず、非活動領域２３が残っている。
数の検出器セルが読出し基板上の対応している読出し回路と接続されていない。
言い換えれば、検出器基板上の少なくとも一つの検出器セルが、読出し基板上の
それに対応している読出しセルと整列されていない。 読出し基板の読出し回路は読出し基板のエッジまで延びることができるが、普
通は、図４に示されているように、読出し回路は読出し基板のすべての４つのエ
ッジまでは延びておらず、非活動領域２３が残っている。
【００３９】 たとえば、読出し基板のエッジ領域は制御、デコーディングおよびマルチプレ
キシング回路によって占有される可能性がある。他の方法としては、あるいはそ
れに加えて、そのエッジ領域を使って基板の外部に対する電気的接続（電圧、信
号）を行うことができる。これらのエッジ領域に読出し回路が存在しない場合、
そのような読出し基板のエッジ領域を覆っている検出器領域が次の方法で入射放
射線に対して感じるように保たれる。
キシング回路によって占有される可能性がある。他の方法としては、あるいはそ
れに加えて、そのエッジ領域を使って基板の外部に対する電気的接続（電圧、信
号）を行うことができる。これらのエッジ領域に読出し回路が存在しない場合、
そのような読出し基板のエッジ領域を覆っている検出器領域が次の方法で入射放
射線に対して感じるように保たれる。
【００４０】 ほとんどの場合、読出し回路接点はバンプ・ボンディングを容易化するために
検出器セル接点と整列されている。しかし、検出器基板が読出し基板の非活動領
域、あるいは読出し基板間のギャップの上にある場合、そのようにはなっていな
い。したがって、読出しセルのない読出し基板領域の上にある検出器基板領域に
対する検出器セル接点は、その検出器セルと整列していない読出しセル接点に対
して電気的に接続されるように配置される。したがって、そのような各検出器接
点はその読出し半導体基板に対して直接にはバンプ・ボンドされず、その代わり
に読出しセル接点と整列しているトランスファ接点（５５、図６参照）まで検出
器面の上に導電性ストリッフ５３を経由して接続される。
検出器セル接点と整列されている。しかし、検出器基板が読出し基板の非活動領
域、あるいは読出し基板間のギャップの上にある場合、そのようにはなっていな
い。したがって、読出しセルのない読出し基板領域の上にある検出器基板領域に
対する検出器セル接点は、その検出器セルと整列していない読出しセル接点に対
して電気的に接続されるように配置される。したがって、そのような各検出器接
点はその読出し半導体基板に対して直接にはバンプ・ボンドされず、その代わり
に読出しセル接点と整列しているトランスファ接点（５５、図６参照）まで検出
器面の上に導電性ストリッフ５３を経由して接続される。
【００４１】 導電性のストリップ５３およびトランスファ接点５５は、検出器基板上に形成
されるが、絶縁層５９によって検出器基板の表面から絶縁されている。この概略
図は図６を参照して後でより詳しく説明される。読出しセル接点のバンプがない
読出し基板領域の上にある検出器領域におけるピクセルのピッチは、図４で見る
ことができる他の場所のピクセル・ピッチと異なる可能性がある。これによって
、とりわけ、検出器の面が導電性トラックによって持ち上げられる可能性がある
。検出器基板上の検出器セル接点から、導電性トラックを使って読出し基板上の
読出し接点に対してボンドするための同じ方法が、読出し基板間のギャップが小
さくてもそれに対応している検出器の領域におけるイメージの連続性を提供する
ために使える。
されるが、絶縁層５９によって検出器基板の表面から絶縁されている。この概略
図は図６を参照して後でより詳しく説明される。読出しセル接点のバンプがない
読出し基板領域の上にある検出器領域におけるピクセルのピッチは、図４で見る
ことができる他の場所のピクセル・ピッチと異なる可能性がある。これによって
、とりわけ、検出器の面が導電性トラックによって持ち上げられる可能性がある
。検出器基板上の検出器セル接点から、導電性トラックを使って読出し基板上の
読出し接点に対してボンドするための同じ方法が、読出し基板間のギャップが小
さくてもそれに対応している検出器の領域におけるイメージの連続性を提供する
ために使える。
【００４２】 複数の読出し基板機械的および電気的に接続されている検出器基板のアセンブ
リが支持用基板上に装着されている。支持用基板はアセンブリを機械的に支持す
ること以外に、読出しチップに対する電気的接続も提供する。アセンブリは接着
によって支持用基板に対して機械的にボンドするか、あるいは他の方法によって
ボンドすることができ、そして電気的接続は、たとえば、読出し基板とのワイヤ
・ボンドの手段によって行うことができる。他の方法としては、バンプ・ボンデ
ィングまたは他のそのような技術によって、機械的および電気的な接続を行うこ
とができる。この場合、読出し基板は読出し基板の上面にある検出器基板に対し
てバンプ・ボンディングされ、読出し基板の下側の面（図４には示されていない
）上の支持用基板に対してバンプ・ボンディングされる。支持用基板は、たとえ
ば、プリント基板（ＰＣＢ）であってもよい。
リが支持用基板上に装着されている。支持用基板はアセンブリを機械的に支持す
ること以外に、読出しチップに対する電気的接続も提供する。アセンブリは接着
によって支持用基板に対して機械的にボンドするか、あるいは他の方法によって
ボンドすることができ、そして電気的接続は、たとえば、読出し基板とのワイヤ
・ボンドの手段によって行うことができる。他の方法としては、バンプ・ボンデ
ィングまたは他のそのような技術によって、機械的および電気的な接続を行うこ
とができる。この場合、読出し基板は読出し基板の上面にある検出器基板に対し
てバンプ・ボンディングされ、読出し基板の下側の面（図４には示されていない
）上の支持用基板に対してバンプ・ボンディングされる。支持用基板は、たとえ
ば、プリント基板（ＰＣＢ）であってもよい。
【００４３】 図５はＣＭＯＳチップによって形成された一つの読出し基板の概略平面図であ
る。ＣＭＯＳの読出しチップ４２は対応している読出し接点のアレイを備えた領
域９０の中の読出しセル回路を備えている。エッジ領域９２、９３、９４および
９５は読出し回路を含まず、したがって、バンプ・ボンディングのための読出し
セル接点を含まない。この例においては、エッジ領域９４が支持用基板に対する
ワイヤ・ボンドの接続ができるように使われ、検出器基板によってカバーされる
必要がない。領域９２は制御、デコーディングおよびマルチプレキシングなどの
追加の回路のために確保されている。しかし、領域９２、９３および９５は、検
出器によってカバーされていてもよい。
る。ＣＭＯＳの読出しチップ４２は対応している読出し接点のアレイを備えた領
域９０の中の読出しセル回路を備えている。エッジ領域９２、９３、９４および
９５は読出し回路を含まず、したがって、バンプ・ボンディングのための読出し
セル接点を含まない。この例においては、エッジ領域９４が支持用基板に対する
ワイヤ・ボンドの接続ができるように使われ、検出器基板によってカバーされる
必要がない。領域９２は制御、デコーディングおよびマルチプレキシングなどの
追加の回路のために確保されている。しかし、領域９２、９３および９５は、検
出器によってカバーされていてもよい。
【００４４】 図６は読出し基板に接触するために使われる検出器基板の表面の一部を示して
いる。図６に示されているように、領域５７の中の検出器セル接点５４は、検出
器基板４４上の導電性トラック５３によってトランスファ接点５５に対して接続
されている。トランスファ接点５５は読出し基板上の読出しセル接点(図示せず ）に対してバンプ・ボンディングされている。導電性トラック５３は任意の形状
であってよい。導電性トラックとトランスファ接点５５が大きい検出器セルを形
成するのを避けるために、それらは、たとえば、パッシベーション（たとえば、
窒化アルミニウムまたは二酸化シリコン）または他の絶縁材料の層５９（図６で
は部分的な層として示されている）の上に導電性トラックおよびトランスファ接
点を形成することによって検出器基板の表面から電気的に絶縁されている。
いる。図６に示されているように、領域５７の中の検出器セル接点５４は、検出
器基板４４上の導電性トラック５３によってトランスファ接点５５に対して接続
されている。トランスファ接点５５は読出し基板上の読出しセル接点(図示せず ）に対してバンプ・ボンディングされている。導電性トラック５３は任意の形状
であってよい。導電性トラックとトランスファ接点５５が大きい検出器セルを形
成するのを避けるために、それらは、たとえば、パッシベーション（たとえば、
窒化アルミニウムまたは二酸化シリコン）または他の絶縁材料の層５９（図６で
は部分的な層として示されている）の上に導電性トラックおよびトランスファ接
点を形成することによって検出器基板の表面から電気的に絶縁されている。
【００４５】 一つの実施形態においては、パッシベーション材料をすべての検出器セル接点
間の検出器基板面上に提供し、そのパッシベーション層の上に単純に導電性トラ
ック５３およびトランスファ接点５５が形成されているようにすることができる
。領域５７は読出しチップ領域９２、９３または９５（図６には示されていない
）の検出器基板が覆っている領域、または二つの隣接している読出しチップ間の
ギャップであってよい。他の方法としては、導電性トラックを中間基板(図示せ ず）の上または内部に形成することができる。
間の検出器基板面上に提供し、そのパッシベーション層の上に単純に導電性トラ
ック５３およびトランスファ接点５５が形成されているようにすることができる
。領域５７は読出しチップ領域９２、９３または９５（図６には示されていない
）の検出器基板が覆っている領域、または二つの隣接している読出しチップ間の
ギャップであってよい。他の方法としては、導電性トラックを中間基板(図示せ ず）の上または内部に形成することができる。
【００４６】 図６に示されている領域およびトラックの形状およびサイズは、例を示す目的
のためだけのものであり、特定の応用に対して構成することができる。たとえば
、領域５７は必ずしも検出器基板４４のエッジまで延びている必要はなく、検出
器に関して任意の位置にあってよく、任意のサイズまたは形状であってよい。こ
の方法で、検出器基板４４の放射線入力面全体を放射線に感じるようにすること
ができ、そして検出器基板４２が組合せにおいて、検出器基板４４の任意の場所
における入射放射線に応答するようにすることができる。
のためだけのものであり、特定の応用に対して構成することができる。たとえば
、領域５７は必ずしも検出器基板４４のエッジまで延びている必要はなく、検出
器に関して任意の位置にあってよく、任意のサイズまたは形状であってよい。こ
の方法で、検出器基板４４の放射線入力面全体を放射線に感じるようにすること
ができ、そして検出器基板４２が組合せにおいて、検出器基板４４の任意の場所
における入射放射線に応答するようにすることができる。
【００４７】 したがって、この実施形態においては、ＣＭＯＳの読出しチップのエッジ領域
９２、９３、９５は、半導体基板によって完全にカバーされている。しかし、読
出しチップのエッジ領域９４は図７に示されているように露出されている。図７
は放射線検出器の放射線を受ける面からの平面図であり、読出しチップ４２．１
‐４２．６の間の電子的および電気的接続のための検出器基板４４の上側および
下側のエッジ（図７に示されているように）を超えて延びているのを示しており
、そしてまた支持用基板８０およびワイヤ・ボンド８１も示している。
９２、９３、９５は、半導体基板によって完全にカバーされている。しかし、読
出しチップのエッジ領域９４は図７に示されているように露出されている。図７
は放射線検出器の放射線を受ける面からの平面図であり、読出しチップ４２．１
‐４２．６の間の電子的および電気的接続のための検出器基板４４の上側および
下側のエッジ（図７に示されているように）を超えて延びているのを示しており
、そしてまた支持用基板８０およびワイヤ・ボンド８１も示している。
【００４８】 バンプ・ボンディングのプロセスを容易化するために、読出しチップ４２．１
‐４２．６の隣接しているエッジは部分的に接触しないことが好ましい。読出し
チップ間のギャップは読出しチップの非活動部分９２、９３および９５の範囲ま
で図６の中に示されているのと同じ方法で検出器セルの出力の移転を有している
領域５７によって補正することができる。上記のように、検出器領域５７の中の
検出器セル（ピクセル）のピッチは他の場所のものとは異なる可能性がある。
‐４２．６の隣接しているエッジは部分的に接触しないことが好ましい。読出し
チップ間のギャップは読出しチップの非活動部分９２、９３および９５の範囲ま
で図６の中に示されているのと同じ方法で検出器セルの出力の移転を有している
領域５７によって補正することができる。上記のように、検出器領域５７の中の
検出器セル（ピクセル）のピッチは他の場所のものとは異なる可能性がある。
【００４９】 図７に示されているように、検出器基板４４と複数の読出し基板４２とを含ん
でいる構造がマザーボードまたは支持用基板８０の上に装着されている。支持用
基板８０に対する接続を提供するために、したがって、図７に示されているよう
に読出し基板４２の周辺を超えていくらか延びている。この例においては、読出
し基板４２と支持用基板８０との間の接続はワイヤ・ボンド８１によって形成さ
れ、そして読出し基板は接着剤によって支持用基板に対して固定されている。
でいる構造がマザーボードまたは支持用基板８０の上に装着されている。支持用
基板８０に対する接続を提供するために、したがって、図７に示されているよう
に読出し基板４２の周辺を超えていくらか延びている。この例においては、読出
し基板４２と支持用基板８０との間の接続はワイヤ・ボンド８１によって形成さ
れ、そして読出し基板は接着剤によって支持用基板に対して固定されている。
【００５０】 この実装例においては、概略チップ寸法は１８．１３ｍｍ×９．６５ｍｍであ
る。エッジ領域９４の概略寸法は０．５５ｍｍ×９．６５ｍｍであり、図７の半
導体基板４２の合計のアクティブな面積は３５．１６ｍｍ×２８．９５ｍｍであ
る。ＣＭＯＳチップ領域２０の上にある検出器領域におけるピクセルのピッチは
３５μｍ平方まで小さくすることができ、検出器の領域９２におけるピクセル・
ピッチはエッジ９２の上にあるピクセルに対してはたとえば、１４０μｍ平方、
そしてエッジ９３、９５の上にあるピクセルに対しては７０μｍというように大
きくすることができる。上記のように、支持用基板９０はワイヤ・ボンディング
の接続を提供するために読出しチップのサイド２４の上に延びている。支持用基
板は各サイドから２ｍｍ以上延びていることが好ましい。ボードは各サイド上で
１ｍｍ以上は延びないことがさらに好ましい。また、ボードは各サイドにおいて
０．５ｍｍ以上は延びないことがさらに好ましい。
る。エッジ領域９４の概略寸法は０．５５ｍｍ×９．６５ｍｍであり、図７の半
導体基板４２の合計のアクティブな面積は３５．１６ｍｍ×２８．９５ｍｍであ
る。ＣＭＯＳチップ領域２０の上にある検出器領域におけるピクセルのピッチは
３５μｍ平方まで小さくすることができ、検出器の領域９２におけるピクセル・
ピッチはエッジ９２の上にあるピクセルに対してはたとえば、１４０μｍ平方、
そしてエッジ９３、９５の上にあるピクセルに対しては７０μｍというように大
きくすることができる。上記のように、支持用基板９０はワイヤ・ボンディング
の接続を提供するために読出しチップのサイド２４の上に延びている。支持用基
板は各サイドから２ｍｍ以上延びていることが好ましい。ボードは各サイド上で
１ｍｍ以上は延びないことがさらに好ましい。また、ボードは各サイドにおいて
０．５ｍｍ以上は延びないことがさらに好ましい。
【００５１】 この実装例においては、検出器がＳｉから作られている場合、検出器の厚さは
約０．３ｍｍ‐１．０ｍｍとすることができ、あるいは検出器がＣｄＴｅまたは
ＣｄＺｎＴｅから作られている場合は０．５ｍｍ‐５．０ｍｍとすることができ
る。ＣＭＯＳチップは厚さが約０．５ｍｍであり、支持用基板の厚さは約０．３
ｍｍ‐０．４ｍｍである。 この実装例においては、任意の数のチップを２×ｎのマトリックス（ここでｎ
は整数）に配列することができる。読出しチップが露出したエッジ９４を備えて
いる場合、読出し基板の二つの段を伴う「ｘ２」の形式にマトリックスが制約さ
れる。
約０．３ｍｍ‐１．０ｍｍとすることができ、あるいは検出器がＣｄＴｅまたは
ＣｄＺｎＴｅから作られている場合は０．５ｍｍ‐５．０ｍｍとすることができ
る。ＣＭＯＳチップは厚さが約０．５ｍｍであり、支持用基板の厚さは約０．３
ｍｍ‐０．４ｍｍである。 この実装例においては、任意の数のチップを２×ｎのマトリックス（ここでｎ
は整数）に配列することができる。読出しチップが露出したエッジ９４を備えて
いる場合、読出し基板の二つの段を伴う「ｘ２」の形式にマトリックスが制約さ
れる。
【００５２】 好適な実施形態のもう一つの実装例においては、読出しチップのエッジ領域２
４は露出されている必要がない。この代わりの実施形態においては、読出し基板
の支持用基板に対する電気的および機械的な接続は、図６の平面に対して直角方
向に読出し基板・チップを通って電気的接続が走っているそれぞれの共通の面を
経由して（たとえば、バンプ・ボンディングの手段によって）実現することがで
きる。この代わりの実装においては、チップはｍ×ｎのマトリックス（ここでｍ
およびｎは任意の整数であってよい）に配列することができるので、より大きな
領域をカバーすることができる。この実装においては、対応している読出しセル
接点と整列していない検出器セル接点の数を図６の実施形態に比べて減らすこと
ができる。しかし、互いに整列していない検出器および読出しセルおよびイメー
ジングの面に沿ってのピクセル・ピッチの変動は普通に発生する。
４は露出されている必要がない。この代わりの実施形態においては、読出し基板
の支持用基板に対する電気的および機械的な接続は、図６の平面に対して直角方
向に読出し基板・チップを通って電気的接続が走っているそれぞれの共通の面を
経由して（たとえば、バンプ・ボンディングの手段によって）実現することがで
きる。この代わりの実装においては、チップはｍ×ｎのマトリックス（ここでｍ
およびｎは任意の整数であってよい）に配列することができるので、より大きな
領域をカバーすることができる。この実装においては、対応している読出しセル
接点と整列していない検出器セル接点の数を図６の実施形態に比べて減らすこと
ができる。しかし、互いに整列していない検出器および読出しセルおよびイメー
ジングの面に沿ってのピクセル・ピッチの変動は普通に発生する。
【００５３】 そのようなイメージング・デバイスを製造するための好適な一つの方法は、チ
ップをシーケンシャルにバンプ・ボンディングする方法である。欠陥のあるチッ
プをボンディングする確率を減らすために、チップの品質管理が極めて有効であ
る。しかし、欠陥のあるチップを取り除くことができ、そして検出器接点をクリ
ーンにした後、新しいチップをボンドすることができる。 したがって、各ＣＭＯＳチップは品質管理に続いて検出器基板上にバンプ・ボ
ンディングされる。欠陥のあるチップをボンディングの後に取り除くことができ
る。その場合、新しいＣＭＯＳチップがボンドされる前にその検出器上の接触点
がクリーンにされる。
ップをシーケンシャルにバンプ・ボンディングする方法である。欠陥のあるチッ
プをボンディングする確率を減らすために、チップの品質管理が極めて有効であ
る。しかし、欠陥のあるチップを取り除くことができ、そして検出器接点をクリ
ーンにした後、新しいチップをボンドすることができる。 したがって、各ＣＭＯＳチップは品質管理に続いて検出器基板上にバンプ・ボ
ンディングされる。欠陥のあるチップをボンディングの後に取り除くことができ
る。その場合、新しいＣＭＯＳチップがボンドされる前にその検出器上の接触点
がクリーンにされる。
【００５４】 記述された実施形態に対して、個々の要素の特定の寸法および個数が示されて
いるが、それらは単に例として与えられているだけであり、本発明の任意の特定
の応用および／または特定の応用において使用される技術に対して適応させ得る
ことを理解されたい。 実際に、本発明の特定の実施形態が記述されてきたが、それらは例として示さ
れているだけであり、それらの実施形態に対する多くの変更／追加および代替案
が本発明の範囲内で考案され得ることを理解されたい。
いるが、それらは単に例として与えられているだけであり、本発明の任意の特定
の応用および／または特定の応用において使用される技術に対して適応させ得る
ことを理解されたい。 実際に、本発明の特定の実施形態が記述されてきたが、それらは例として示さ
れているだけであり、それらの実施形態に対する多くの変更／追加および代替案
が本発明の範囲内で考案され得ることを理解されたい。
【図１】 イメージング・システムの概略図である。
【図２】 イメージング・デバイスの概略部分断面図である。
【図３】 イメージング・セル回路の概略図である。
【図４】 本発明によるイメージング・デバイスの一例の概略部分断面図である。
【図５】 読出し基板の一例の概略平面図である。
【図６】 検出器基板の一部分の概略図である。
【図７】 本発明によるイメージング・デバイスの一例の概略平面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，Ｕ Ｇ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ジョウニ イラリ ピアティア フィンランド国 バンタ ＦＩＮ−1360 ラシンカツ 20 エー 84 Ｆターム(参考） 4M118 AA10 AB01 BA05 BA19 CA14 CB01 CB02 CB06 FA33 FB09 GA10 HA30 HA31 5C024 AX11 AX16 CX41 CY14 GX04 GX16 GY31 HX23 HX57
Claims (16)
- 【請求項１】 ハイブリッドの半導体イメージング・デバイスであって、 第１の面上にバイアス接点を備え、第２の面上に複数の検出器セル接点を備え
ている検出器基板と、 複数の読出し回路および対応している複数の読出し回路接点を含んでいて、そ
れぞれの検出器セル接点に対して前記読出し回路接点が電気的に接続されている
、前記検出器基板に対して接続されている複数の読出し基板とを含み、 少なくとも一つの読出し回路接点が前記それぞれの検出器セル接点に関してオ
フセットされていることを特徴とするイメージング・デバイス。 - 【請求項２】 請求項１に記載のデバイスにおいて、 前記複数の読出し基板が前記検出器基板に対してバンプ・ボンディングされて
いることを特徴とするデバイス。 - 【請求項３】 請求項１に記載のデバイスにおいて、 導電性トラックが前記それぞれの検出器セル接点から、前記少なくとも一つの
読出し回路接点と整列しているトランスファー・セル接点位置まで延びているこ
とを特徴とするデバイス。 - 【請求項４】 請求項３に記載のデバイスにおいて、 前記導電性トラックが前記検出器基板の前記第２の面上に形成され、中間の絶
縁層によってそこから電気的に絶縁されていることを特徴とするデバイス。 - 【請求項５】 請求項３に記載のデバイスにおいて、 前記導電性トラックが中間基板上に形成されていることを特徴とするデバイス
。 - 【請求項６】 請求項１乃至５の何れかに記載のデバイスにおいて、 前記読出し基板に対して付加されて電気的に接続されている支持用基板を含む
ことを特徴とするデバイス。 - 【請求項７】 請求項６に記載のデバイスにおいて、 前記読出し基板が前記読出し基板の第１の面において前記検出器基板に対して
接続されており、前記読出し基板が前記読出し基板の第２の面において前記支持
用基板に対して付加されて電気的に接続されていることを特徴とするデバイス。 - 【請求項８】 請求項６または７に記載のデバイスにおいて、 前記読出し基板が前記支持用基板に対してバンプ・ボンディングされているこ
とを特徴とするデバイス。 - 【請求項９】 請求項６に記載のデバイスにおいて、 前記読出し用基板が前記支持用基板に対してワイヤ・ボンドによって電気的に
接続されていることを特徴とするデバイス。 - 【請求項１０】 請求項１乃至９の何れかに記載のデバイスを含むことを特
徴とするイメージング装置。 - 【請求項１１】 ハイブリッドの半導体イメージング・デバイスを製造する
方法であって、 第１の面上にバイアス接点を備え、第２の面上に複数の検出器セル接点を備え
ている検出器基板を形成するステップと、 複数の読出し回路を含んでいる複数の読出し基板をそれぞれの読出し回路接点
によってシーケンシャンルに接続するステップとを含み、 前記複数の読出し基板が前記検出器基板に対して前記読出し回路接点によって
それぞれの検出器セル接点に対して電気的に接続され、少なくとも一つの前記読
出し回路接点が前記それぞれの検出器セル接点に関してオフセットされているこ
とを特徴とする方法。 - 【請求項１２】 請求項１１に記載の方法において、 前記複数の読出し基板が前記検出器基板に対してバンプ・ボンディングされて
いることを特徴とする方法。 - 【請求項１３】 請求項１１または請求項１２に記載の方法において、 支持用基板を前記読出し基板に対して機械的および電気的に接続するステップ
を含むことを特徴とする方法。 - 【請求項１４】 添付図面を参照して実質的に前に説明されたイメージング
・デバイス。 - 【請求項１５】 添付図面を参照して実質的に前に説明されたイメージング
装置。 - 【請求項１６】 放射線イメージング・デバイスを製造する方法であって、
該方法は添付図面を参照して実質的に前に説明されている方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9726765.2 | 1997-12-18 | ||
| GB9726765A GB2332562B (en) | 1997-12-18 | 1997-12-18 | Hybrid semiconductor imaging device |
| PCT/EP1998/007522 WO1999033116A1 (en) | 1997-12-18 | 1998-11-16 | Hybrid semiconductor imaging device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001527294A true JP2001527294A (ja) | 2001-12-25 |
| JP2001527294A5 JP2001527294A5 (ja) | 2006-01-05 |
| JP4112175B2 JP4112175B2 (ja) | 2008-07-02 |
Family
ID=10823835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000525930A Expired - Lifetime JP4112175B2 (ja) | 1997-12-18 | 1998-11-16 | ハイブリッド半導体イメージング・デバイス |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6323475B1 (ja) |
| EP (1) | EP1042814B1 (ja) |
| JP (1) | JP4112175B2 (ja) |
| AT (1) | ATE469439T1 (ja) |
| AU (1) | AU1874599A (ja) |
| DE (1) | DE69841688D1 (ja) |
| GB (1) | GB2332562B (ja) |
| IL (1) | IL136704A (ja) |
| WO (1) | WO1999033116A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521683A (ja) * | 2003-03-27 | 2006-09-21 | アジャト オイ， リミテッド | 放射線撮像デバイスのための伝導性接着剤で結合された半導体基板 |
| WO2015125443A1 (ja) * | 2014-02-19 | 2015-08-27 | パナソニックＩｐマネジメント株式会社 | 受光デバイスおよびその製造方法 |
| KR20200144118A (ko) * | 2018-05-15 | 2020-12-28 | 엑스카운터 에이비 | 센서 유닛, 방사선 검출기 및 센서 유닛 제조 방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19933471A1 (de) * | 1999-07-20 | 2001-02-01 | Daimler Chrysler Ag | Bildaufnehmer mit integrierter Signalverarbeitung und Bildaufnahmeverfahren |
| US7189971B2 (en) * | 2002-02-15 | 2007-03-13 | Oy Ajat Ltd | Radiation imaging device and system |
| US6841784B2 (en) * | 2002-07-02 | 2005-01-11 | Ray Therapy Imaging Ab | Radiation sensor device |
| US6844543B2 (en) * | 2002-07-03 | 2005-01-18 | The Regents Of The University Of California | Quantitation of absorbed or deposited materials on a substrate that measures energy deposition |
| US7223981B1 (en) | 2002-12-04 | 2007-05-29 | Aguila Technologies Inc. | Gamma ray detector modules |
| US7247858B2 (en) * | 2003-04-10 | 2007-07-24 | Agfa Healthcare, N.V. | Method for creating a contiguous image using multiple X-ray imagers |
| DE10357135B4 (de) * | 2003-12-06 | 2007-01-04 | X-Fab Semiconductor Foundries Ag | Fotodetektor mit Transimpendanzverstärker und Auswerteelektronik in monolithischer Integration und Herstellungsverfahren |
| US7217915B2 (en) * | 2004-05-07 | 2007-05-15 | Sun Microsystems, Inc. | Method and apparatus for detecting the position of light which is incident to a semiconductor die |
| GB2441814B (en) * | 2006-09-07 | 2012-04-11 | Detection Technology Oy | Photodiode array output signal multiplexing |
| US20110001052A1 (en) * | 2006-12-04 | 2011-01-06 | Luc Struye | Computed radiography system |
| JP2008277511A (ja) * | 2007-04-27 | 2008-11-13 | Fujifilm Corp | 撮像素子及び撮像装置 |
| US8368469B2 (en) * | 2010-03-10 | 2013-02-05 | Purdue Research Foundation | Silicon-on-insulator high power amplifiers |
| JP5642166B2 (ja) | 2010-05-18 | 2014-12-17 | キヤノン株式会社 | 撮像システム及びその制御方法 |
| US20150276945A1 (en) * | 2014-03-25 | 2015-10-01 | Oy Ajat Ltd. | Semiconductor bump-bonded x-ray imaging device |
| US10686003B2 (en) * | 2015-12-31 | 2020-06-16 | General Electric Company | Radiation detector assembly |
| WO2018085602A1 (en) | 2016-11-04 | 2018-05-11 | Hologic, Inc. | Medical imaging device and method of operating a medical imaging device |
| RU2730045C2 (ru) * | 2018-09-11 | 2020-08-14 | Объединенный Институт Ядерных Исследований (Оияи) | Гибридный пиксельный детектор ионизирующих излучений |
| EP3690490A1 (en) * | 2019-02-04 | 2020-08-05 | ams International AG | X-ray detector component, x-ray detection module, imaging device and method for manufacturing an x-ray detector component |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2581251B1 (fr) * | 1985-04-30 | 1987-09-11 | Thomson Csf | Dispositif d'aboutement optique de detecteurs photosensibles |
| DE69013104T2 (de) * | 1989-07-29 | 1995-03-23 | Shimadzu Corp | Halbleiterstrahlungsbilddetektor und sein Herstellungsverfahren. |
| FR2652655A1 (fr) | 1989-10-04 | 1991-04-05 | Commissariat Energie Atomique | Dispositif matriciel de grandes dimensions pour la prise ou la restitution d'images. |
| US5245191A (en) * | 1992-04-14 | 1993-09-14 | The Board Of Regents Of The University Of Arizona | Semiconductor sensor for gamma-ray tomographic imaging system |
| FR2693033B1 (fr) * | 1992-06-30 | 1994-08-19 | Commissariat Energie Atomique | Dispositif d'imagerie de grande dimension. |
| US5336879A (en) | 1993-05-28 | 1994-08-09 | David Sarnoff Research Center, Inc. | Pixel array having image forming pixel elements integral with peripheral circuit elements |
| GB2289983B (en) * | 1994-06-01 | 1996-10-16 | Simage Oy | Imaging devices,systems and methods |
| GB2305096B (en) | 1995-08-29 | 1997-09-10 | Simage Oy | Imaging system and method |
-
1997
- 1997-12-18 GB GB9726765A patent/GB2332562B/en not_active Expired - Fee Related
-
1998
- 1998-06-10 US US09/095,152 patent/US6323475B1/en not_active Expired - Lifetime
- 1998-11-16 IL IL13670498A patent/IL136704A/en not_active IP Right Cessation
- 1998-11-16 DE DE69841688T patent/DE69841688D1/de not_active Expired - Lifetime
- 1998-11-16 EP EP98963497A patent/EP1042814B1/en not_active Expired - Lifetime
- 1998-11-16 AU AU18745/99A patent/AU1874599A/en not_active Abandoned
- 1998-11-16 WO PCT/EP1998/007522 patent/WO1999033116A1/en active Application Filing
- 1998-11-16 AT AT98963497T patent/ATE469439T1/de not_active IP Right Cessation
- 1998-11-16 JP JP2000525930A patent/JP4112175B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521683A (ja) * | 2003-03-27 | 2006-09-21 | アジャト オイ， リミテッド | 放射線撮像デバイスのための伝導性接着剤で結合された半導体基板 |
| WO2015125443A1 (ja) * | 2014-02-19 | 2015-08-27 | パナソニックＩｐマネジメント株式会社 | 受光デバイスおよびその製造方法 |
| JPWO2015125443A1 (ja) * | 2014-02-19 | 2017-03-30 | パナソニックＩｐマネジメント株式会社 | 受光デバイスおよびその製造方法 |
| KR20200144118A (ko) * | 2018-05-15 | 2020-12-28 | 엑스카운터 에이비 | 센서 유닛, 방사선 검출기 및 센서 유닛 제조 방법 |
| US11714205B2 (en) | 2018-05-15 | 2023-08-01 | Xcounter Ab | Sensor unit, radiation detector and method of manufacturing a sensor unit |
| KR102609264B1 (ko) * | 2018-05-15 | 2023-12-01 | 엑스카운터 에이비 | 센서 유닛, 방사선 검출기 및 센서 유닛 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9726765D0 (en) | 1998-02-18 |
| GB2332562B (en) | 2000-01-12 |
| US6323475B1 (en) | 2001-11-27 |
| ATE469439T1 (de) | 2010-06-15 |
| IL136704A (en) | 2004-07-25 |
| GB2332562A (en) | 1999-06-23 |
| DE69841688D1 (de) | 2010-07-08 |
| WO1999033116A1 (en) | 1999-07-01 |
| AU1874599A (en) | 1999-07-12 |
| EP1042814B1 (en) | 2010-05-26 |
| GB2332562A9 (en) | |
| IL136704A0 (en) | 2001-06-14 |
| EP1042814A1 (en) | 2000-10-11 |
| JP4112175B2 (ja) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4112175B2 (ja) | ハイブリッド半導体イメージング・デバイス | |
| US8497483B2 (en) | Circuit substrate and method | |
| JP3897357B2 (ja) | 撮像素子、撮像システムおよび撮像方法 | |
| US5528043A (en) | X-ray image sensor | |
| JP4681774B2 (ja) | 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム | |
| JP2001527295A (ja) | モジュール構造のイメージング装置 | |
| JP4147186B2 (ja) | 感光及び／又は感ｘ線センサからなるセンサ配置 | |
| US20060192087A1 (en) | Two-dimensional CMOS-based flat panel imaging sensor | |
| US20150003584A1 (en) | X-ray imager with cmos sensor embedded in tft flat panel | |
| US6703617B1 (en) | Device for imaging radiation | |
| Antonuk et al. | Large-area 97-um pitch indirect-detection active-matrix flat-panel imager (AMFPI) | |
| US6207944B1 (en) | Semiconductor imaging device | |
| JP2010056570A (ja) | 放射線検出装置及びその駆動方法、並びに光電変換装置 | |
| JP2002508634A (ja) | 放射を画像化するための撮像装置 | |
| US5381013A (en) | X-ray imaging system and solid state detector therefor | |
| JP2003218339A (ja) | 放射線検出装置 | |
| US7557354B2 (en) | Radiation image detector | |
| JP4315593B2 (ja) | 半導体撮像装置および撮像システム | |
| JP3825503B2 (ja) | 固体撮像装置 | |
| GB2349504A (en) | Imaging device assembly | |
| GB2322233A (en) | Semiconductor imaging device | |
| EP4235226A1 (en) | Radiation detector and detection method | |
| JP2006128645A (ja) | 撮像装置、放射線撮像装置、及び放射線撮像システム | |
| Cox et al. | Vertically integrated electronic x-ray imager for diagnostic radiology | |
| JP2004073357A (ja) | Ｘ線撮影装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071121 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |