JP4315593B2 - 半導体撮像装置および撮像システム - Google Patents

Description

【０００１】
【発明が属する技術分野】
本発明は、撮像（イメイジング）装置、特に半導体撮像装置に係る。本発明は、撮像の広い分野に応用され、特にＸ線撮像のために適当である。
【０００２】
【従来の技術】
撮像装置は、医学診断、バイオテクノロジ−または産業用非破壊検査および品質管理に使用されている。撮像は、主としてＸ線、ガンマ線またはベ−タ線のようなイオン化放射により行われる。放射（ラディエーション）は、平面でなくても良い撮像面により検出される。画像形成は、デテクタ（検出器）に入射する放射強度を表す二次元の列を検分するか、画像の一以上のセットの復号および／または組合せのいずれかにより行われる（核医学、コンピュ−タ・トモグラフイ−における暗号化アパ−チュア撮像）。
【０００３】
伝統的な撮像装置は、カセット・フイルムである。過去４０年にわたり開発され、利用されてきたその他の装置には、ワイヤ・チャンバ−、シンチレイション・クリスタルまたはスクリ−ン（例えば、沃化ナトリウム・ＮａＩ）、ＢＧＯクリスタル（ビスマス・ゲルマニウム・酸素クリスタル）、および励起発光を用いるデジタル・イメイジング・プレ−ト（ＣＲプレ−ト）が含まれる。ごく最近では、単独の、あるいはシンチレイション・スクリ−ンと結合されたチャ−ジ・カプルド・デバイス（ＣＣＤｓ）、シリコン（Ｓｉ）マイクロチップ・デテクタおよび半導体ピクセル・デテクタのような半導体装置が採用されて来た。
【０００４】
ＡＳＩＣ（アプリケイション・スペシフイク・インテグレイテッド・サ−キット）ＣＭＯＳ処理に基礎を置いた半導体ピクセル撮像装置は、それらの高い解像力、コンパクトさ、直接検出性能、高い吸収効率およびリアルタイム画像を提供する能力を考慮に入れると撮像応用のための最も望ましい選択である。しかしながら、ＡＳＩＣ ＣＭＯＳ技術における限界が、モノリシック・デテクタの実用的なサイズを数平方センチ・メ−トルの最大面積に制限している。大きな面積の「タイルド」撮像面を形成するためには、このようなモノリシック・デテクタを数個利用することが望ましい。このような解決方法は、本出願人の英国特許出願ＧＢ ９６０５９７８．７およびＧＢ ９５１７６０８．７に記述されている。直截的なコンピュ−タ・リコンストラクション（再構成）を用いて、個々のモノリシック・デテクタからのデ−タを組合せることが出来、同一の全体的撮像面を有する仮想的な単一デテクタからの画像に等しいおおむね連続的な大きな面積の画像を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、隣接したデテクタ装置の活性な撮像面の間の不活性な面を除去することが主要な問題であった。そのような不活性な面は、全体的撮像面の解像力を、個別のデテクタの各々が通常有する優れた解像力よりも低く低下させ且つブラインド領域を生じさせる。
【０００６】
図１は一つの提案（本出願人の米国特許出願ＵＳ ０８／４５４７８９に記述されている）を図解するもので、撮像装置２が撮像面１に千鳥状に配置（スタガ−ド・アパ−ト）されている。撮像面は、撮像平面内でずらされており、数回の露出（エクスポジュアーズ）が相異なる空間位置に置かれた装置２を用い異なる時刻に行われる。異なる露出からの出力情報を組み合わせることにより、全体画像面を不活性な領域無しにカバ−して、完全な画像を作成することが出来る。
【０００７】
タイル（動きを伴わない）化で不活性な領域を減少させるための別の提案は、デテクタを緊密に充填した配置で、隣接したデテクタ装置２の間に自由な空間を残さず、全撮像面１をカバ−するように置くことである（図２参照）。この配置は、隣接したデテクタ装置間の不活性な面の問題に取り組んだものであるが、各デテクタ素子がその装置の境界内に不活性な面または領域を有することがあると言う問題には取り組むことは出来ない。
【０００８】
例えば、図３は本出願人の国際特許出願ＷＯ−Ａ−９５／３３３３３２に記述された撮像装置タイルまたはモジュ−ルの公知の構造を図解している。この装置は、入射放射に露出され得て、集積回路４の前に配置された半導体基板３より成る。この集積回路は、それ自身マウント５、たとえば印刷回路板（ＰＣＢ）に支持されている。均一な電気的ドリフト場（ユニフォーム・エレクトリック・ドリフト・フィールド）により、入射放射（ラディエーション）により基板３に発生した電荷は、集積回路４に隣接した基板表面上の金属接点によって定められたデテクタ・セルまたはピクセルに向かってドリフトする。この接点は、マイクロバンプ（微小突起）（例えば、インジウムまたははんだのバンプ）によって集積回路中の読出し回路に接続されており、基板接点の位置に整列している。この読出し回路は、ＡＳＩＣ ＣＭＯＳ技術により作られたものであるが、引き続く放射のヒットにより発生する電荷を蓄積する。
【０００９】
図３において、集積回路板のための端縁突起８およびさらなるマウントの端縁突起９は、マウント５と集積回路４との間のワイヤ接続１０のための余地を提供するために要求されている。数個のモジュ−ルを並べて配置する時、突出領域８および９が、デテクタの境界内に不活性な面を作り出すことが認められるだろう。
【００１０】
本発明は、前記の課題と以下で論じる技術との間の相互関係の認識評価から生じたものである。
【００１１】
不活性な面の課題を扱うため、本出願人により開発された一つの解決手段は、基板３および集積回路４をマウント５に関して傾け且つマウント５を密接して配置し、それにより各デテクタの持ち上げられた端部１１が隣接するデテクタの端縁領域８および９と重なり合うようにすることである。そのような技術は図４に示され、且つ本出願人の特許出願 ｎｏ．９６１４６２０．４に記述されている。この傾斜（典型的には、約３度）は、マウント５に置かれた支持ウエッジ１３により達成される。これにより、重なり合い領域における画像ロスを無くするか小さくして、概ね平らな全体撮像面が達成出来る。
【００１２】
しかしながら、上記構成は、若しデテクタが二つの直交端縁に沿つて不活性領域を有しているなら充分でないかもしれない。例えば、図５は、そこにワイヤ接続１０がなされた突出した端縁領域８を持つ集積回路、基板のピクセル接点への接続のための読出し回路の列を含む読出しセルまたはピクセル回路面１４および制御および複合（マルチプレクシング）回路構成を含む第二の端縁面１５を有するデテクタを模式的に（上から見た）図である。そのような構成では、このデテクタは、直交する方向に二つの不活性な端縁領域８および１５を有している。図４の構成は、垂直な二つの次元（ディメンジョン）での画像の連続性に取り組んでいない。
【００１３】
またＥＰ−Ａ−０４２１８６９を参照すると、そこには二次元画像の連続性を提供することが出来ると言われる公開された既知のデザインが図示されている。図６を参照すると、デテクタのタイルは二次元にスタックされている。この技術の重大な欠点は、デテクタの全体的な厚みを増大させなければならないことで、この効果はタイルの数を増やすに従いより顕著になる。対称的なデテクタ構成あるいは平らな有効画像面を得ることは困難かもしれない。更に、このデザインは、少なくとも二つのタイル端縁に拡がる敏感あるいは活性面を有するタイルの存在に依存している。
【００１４】
【課題を解決するための手段】
本発明は、前記課題を配慮して案出されたものである。
【００１５】
デテクタ基板の各ピクセル電荷収集接点が、その接点のための関連する読出しセル回路と位置合わせになっている先行技術のものとは対照的に、本発明はその一つの観点において、半導体基板の少なくとも一つの電荷収集接点が、その関連するセル回路および／またはそれぞれのセル回路の入力部からずらされている。
【００１６】
本発明により、各ピクセル接点がその関連するセル回路の上にある在来のデザインから離れることで、基板の活性面（即ち、そこから画像信号が電荷収集接点により集められ得る電荷収集面）を制御および／または複号および／またはマルチプレクシングおよび／またはポスト読出し回路構成のために必要とされる集積回路の領域を越えてさえも拡張出来ることが認められて来た。
【００１７】
このことで、先行技術のように不活性面が出来るのを避けることが出来るので、これはとりわけ有利である。それにより、タイル化またはモザイク化撮像面により作成された画像の解像力は、撮像装置の物理的平行移動を要せずに増強することが出来る。
【００１８】
好ましくは、この撮像装置は、それぞれのセル回路に関してずらされている第一電荷収集接点、とそれぞれのセル回路とのより直接的な接続で位置合せされている第二電荷収集接点との組合せを含むものである。第一電荷収集接点はそれぞれのセル回路と、そのセル回路のそれぞれの入力と位置合せとなる位置に側方から延びている導電パス（路）により連絡することが出来る。
【００１９】
『セル回路』と言う用語は、ここでは主として電荷収集接点からの電荷を受け、且つそこから画像ピクセルまたは領域を表す信号を生み出すための回路を意味するように使われる。一般に、撮像装置は、複数のデテクタ・セルを含み、その各セルが電荷収集接点および収集した電荷を扱うためのそれぞれのセル回路を含むものと考えてよい。この電荷収集接点は、任意の所望の寸法および形状（例えば、正方形、長方形、丸、多角形）であって良い。読出し基板は、制御回路構成または複数のセル回路と関連するマルチプレクシング回路構成を積載つまり含んでいても良い。
【００２０】
密接に関連する観点において、本発明は入射する放射に対して露出可能とされ且つそこから電荷を集めるための複数の電荷収集接点を有するデテクタ基板を含み、前記デテクタ基板は読出し回路構成を搭載するか含んでいる読出し基板の前に配置されている半導体撮像装置であつて、前記読出し基板は、各セル回路がデテクタ基板からの信号を受けるための各電荷収集接点と結合している第一の領域、および複数のセル回路と関連し、且つ接続されている更に別の回路構成を有する第二の領域を含んでおり、且つ前記電荷収集接点が読出し基板の第一および第二の領域にわたつて配置されている装置を提供するものである。
【００２１】
密接に関連する更に別の観点において、本発明は入射する放射に対して露出可能とされ且つそこから電荷を集めるための複数の電荷収集接点を有するデテクタ基板を含み、前記デテクタ基板は、電荷収集接点から受けた電荷を蓄積するための各電荷収集接点に結合した読出しセル回路、関連するセル回路と位置合わせされないように配置された少なくとも一つの第一電荷収集接点、および関連するセル回路と位置合わせするように配置された少なくとも一つの第二電荷収集接点を搭載つまり含んでいる読出し基板の前に配置されている半導体撮像装置であつて、前記第一電荷収集接点のためのセル回路が、前記第二電荷収集接点のためのセル回路と異なる電荷蓄積容量を有している装置を提供するものである。
【００２２】
【発明の実施形態及び効果】
本発明の具体例を、例示のみのためのみに添付した以下の図面を参照してこれから記述する、そのなかで：
図７はデテクタの第一の具体例の模式的部分側面図であり；
図８は図７の線８−８に沿う模式図であり；
図９は図７の線９−９に沿う模式図であり；
図１０は第二の具体例の（図８と同様な）模式図であり；
図１１は第二の具体例の（図１０と同様な）模式図である。
【００２３】
図７、図８および図９に示すようにこのデテクタは、入射する放射（ラディエーション）に対して露出可能にされ且つ集積回路４の形である読出し基板の前に配置された半導体デテクタ基板３を含んでいる。図８において、デテクタ基板３の位置は破線で示され；図９においては、集積回路の位置が破線で示されている。このデテクタ基板は、任意の適当な材料、例えばテルル化カドミウム亜鉛（ＣｄＺｎＴｅ）、テルル化カドミウム（ＣｄＴｅ）、沃化鉛（ＰｂＩ）、砒素化ガリウム（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、珪素（Ｓｉ）またはアンチモン化インジウム（ＩｎＳｂ）であってよい。本実施例においては、ＣｄＺｎＴｅが好ましい材料である。
【００２４】
この集積回路４は、金属の入力部２１を有するピクセル・セル読出し回路１９を含む第一の領域２０、制御、複号およびマルチプレクシング回路構成のような追加的回路構成を含む第二の端縁領域２２、およびそこに在来のワイヤ接続がなされる第三の端縁領域２４を含むものである。この基板は、第一および第二の領域２０および２２と重なり合つている。
【００２５】
図解した実施例においては、回路構成が読出し基板内に、例えばＣＭＯＳ技術を用いて具体化される。セル回路１９の境界は破線で模式的に示されている。しかしながら、その他の技術を用いて、回路構成を基板の表面に設けてもよい。
【００２６】
この基板は、読出しセル回路への接続のためその上に形成されたピクセル（電荷収集）接点２６を有している。接点２６は、基板面の主要な部分にわたり、且つ各読出しセル回路の入力部と直接的に位置合わせされるように配置された第一の接点２７の規則的な配列を含むものである。
【００２７】
本発明の原理によれば、集積回路４の第二の領域２２上に置かれた基板３の領域は、第二のピクセル（電荷収集）接点２８を設けることにより活性化される。この第二接点は、読出しセル回路を含む集積回路４の第一の領域２０の外側で、基板の端縁領域に置かれる。セル回路１９ａと連絡するために、各第二接点２８は、基板の表面３２上（集積回路４に隣接する面上）の導電路３０により、それぞれの読出し回路１９ａの入力部２１と位置合わせされている中間端子位置３４と結合している。導電路３０は、基板上に置かれた金属ストリップにより提供される。このストリップは、電荷収集接点２８の位置で、基板との電気接続を保つだけである。この具体例におけるこのストリップは、デテクタ基板３の表面に塗布されたパッシベーション材料の層３１上に置かれる。このパッシベーション材料は、電荷収集接点のようにストリップが基板と直接接する位置を除き、ストリップを基板３から効果的に絶縁している。
【００２８】
第一接点２６および中間端子３４は、マイクロバンプ（微小な突起）３６により、集積回路と電気的に結合している。このマイクロバンプは、例えば第一ピクセル接点２６上および中間端子３４上または集積回路４のセル回路の入力端子上に成長させられたものであって良い。このマイクロバンプは、インジウム、はんだあるいは金のような任意の適当な材料であり得る。
【００２９】
最端縁部にあるピクセル接点（即ち、第二接点２８）間の間隔は、第一接点２６間の間隔と必ずしも同一でない。例えば、最端縁部接点間の間隔は、より大きくても良い。その場合、最端縁部ピクセル接点２８の各々は、第一ピクセル接点２６に対応した容積より大きい基板の容積内で生じたイオン化による信号を収集することとなる。このより大きい信号を補償するために、最端縁部ピクセル接点２８のための読出し回路の容量（キャパシタンス）は、それに応じて調節されなければならない。
【００３０】
図１０および１１は、改善された解像力のための接点位置の実際的配列を含む第二の具体例を示すものである。第一の具体例で使われたのと同一の参照番号が、該当するところには再び使われている。
【００３１】
第二領域２２の幅（マルチプレクシングおよび複号ロジックを含む）は約３５０μｍである。図１０および１１において、ピクセル接点Ｐ１は、集積回路４の入力部Ａ１に直接結合している；ピクセル接点Ｐ２は、入力部Ａ２に金属ストリップＴ２および中間端子ＣＰ２を介して結合している；ピクセル接点Ｐ３は、入力部Ａ３に金属ストリップＴ３および中間端子ＣＰ３を介して結合している；そして、ピクセル接点Ｐ４は、入力部Ａ４に金属ストリップＴ４および中間端子ＣＰ４を介して結合している。この接続パタ−ンは、方向４０に見られるように繰り返すものである。
【００３２】
この例示の実装方法では、第一のピクセル（複数）接点Ｐの間のピクセル・ピッチは約３５μｍであり、最端縁部ピクセル（複数）接点（Ｐ２−Ｐ４など）の間のピクセル・ピッチは約１４６μｍである。デテクタ端縁部に近い領域は、より大きなピクセル・ピッチを有しているので、これらのより大きなピクセルに対応した各読出し回路の容量は、より大きな信号を補償するために大きくなる。最外側のピクセルからデテクタ端部までの距離は約１５０μｍである。このことは、図１０で間隔をあけた接点のためのセル回路１９ａの模式的アウトラインにより図示されているが、これは大きな電荷蓄積容量を受け入れるため、第一のピクセル接点の主配列のセル回路１９のアウトラインより大きいものである。
【００３３】
図１０において、主配列に隣接する孤立電荷収集接点Ｐ１のためのセル回路１９ｂ、および主配列の周辺電荷収集接点２７ａのためのセル回路１９ｃも、増大した電荷蓄積容量を意味するためにより大きい。一般に、各セル回路は、電荷収集接点により受入れられそうな電荷の予想レベルに従った電荷蓄積容量を有する。この事は、そこから特定の電荷収集接点が電荷を受入れることの出来るデテクタ基板の容積の寸法に依存する。また、これは、隣接する接点間の間隔のピッチにも依存する。最端縁部接点は、それらが全ての側で、他の接点により囲まれてはいないので、より多くの電荷を受入れ得ることが認められるだろう。
【００３４】
本発明、特に好ましい実施例で図解されたようなものは、たとえ、集積回路、またはピクセルのあるものの直下に置かれた他の読出し基板の一以上の領域が、制御／複号／マルチプレクシング回路構成のような他の回路構成のために取り除けられたとしても、デテクタ基板のより大きな割合を活性な撮像面として用いることを可能とする。
【００３５】
これまでの記述の中で、特定の重要性を有すると信じられる本発明の特徴および側面が確認されてきたが、本出願人は、ここに記述され、および／または図面に示された全ての新規な特徴および特徴の組合せに対する保護を、そこに重点（強調点）を置いたか否かにかかわらず、要求するものである。
【図面の簡単な説明】
【図１】 既知の撮像装置の構造の模式図
【図２】 既知のタイル配置したデテクタの模式図
【図３】 他の既知の撮像装置の模式図
【図４】 既知の撮像装置の構造の模式図
【図５】 既知のデテクタの模式図
【図６】 既知の二次元的にスタックされたデテクタの模式図
【図７】 本発明のデテクタの第一の実施例の模式的部分側面図
【図８】 図７の線８−８に沿う模式図
【図９】 図７の線９−９に沿う模式図
【図１０】 本発明のデテクタの第二の実施例の（図８と同様な）模式図
【図１１】 第二の実施例の（図１０と同様な）模式図
【符号の説明】
１ 撮像装置
２ デテクタ装置
３ デテクタ基板
４ 読出し回路
５ マウント
８、９、１５ 端縁突起
１０ ワイヤ接続
１１ 端部
１３ 支持ウエッジ
１４ セル
１９、１９ａ、１９ｂ、１９ｃ ピクセル回路
２０ 第一の領域
２１ 入力部
２２ 第二の領域
２４ 第三の領域
２６、２７ 第一のピクセル接点
２８ 第二のピクセル接点
３０ 導電路
３１ パッシベーション材料の層
３２ 基板の表面
３４ 中間端子位置
３６ マイクロバンプ
Ａ１、Ａ２、Ａ３、Ａ４ 入力部
ＣＰ２、ＣＰ３、ＣＰ４ 中間端子
Ｐ１、Ｐ１、Ｐ３、Ｐ４ ピクセル接点
Ｔ２、Ｔ３、Ｔ４ 金属ストリップ
４０ 方向

Claims (16)

1. 電荷を集めるための複数の電荷収集接点を有し、入射する放射に対して露出可能なデテクタ基板と、
   第一領域に配置された複数のセル回路と、前記第一領域とは異なる第二領域に配置された他の回路と含み、前記第一領域に配置された複数のセル回路と前記第二領域に配置された他の回路とは電気的に結合されている読出し基板と、を具備し、
   前記デテクタ基板と前記読出し基板とが互いに向き合って重なり合うように配置された半導体撮像装置において、
   前記複数の電荷収集接点の各々は、前記第一領域に配置された複数のセル回路の各入力部に直接結合するよう位置合わせされるが、少なくとも一つの前記電荷収集接点は、前記読出し基板の前記第一領域に配置された複数のセル回路の入力部に位置合わせされることなく前記第二領域に重なる位置に配置され、導電路を介して前記入力部に結合することを特徴とする半導体撮像装置。
2. 少なくとも一つの前記電荷収集接点は、前記セル回路の入力部とはずらされて配置されることを特徴とする請求項１に記載の半導体撮像装置。
3. 電荷を集めるための複数の電荷収集接点を有し、入射する放射に対して露出可能なデテクタ基板と、
   第一領域に配置された複数のセル回路と、前記第一領域とは異なる第二領域に配置された他の回路と含み、前記第一領域に配置された複数のセル回路と前記第二領域に配置された他の回路とは電気的に結合されている読出し基板と、を具備し、
   前記デテクタ基板と前記読出し基板とが互いに向き合って重なり合うように配置された半導体撮像装置において、
   前記複数の電荷収集接点の各々は、前記第一領域に配置された複数のセル回路の各入力部に直接結合するよう位置合わせされるが、少なくとも一つの前記電荷収集接点は、前記セル回路の入力部とはずらされ前記第二領域に重なる位置に配置され、導電路を介して前記入力部に結合することを特徴とする半導体撮像装置。
4. 前記複数の電荷収集接点は、前記複数のセル回路の入力部に関しずらされて配置される第二電荷収集接点と、前記複数のセル回路の入力部と直接結合されるように位置合わせされて配置される第一電荷収集接点とからなることを特徴とする請求項１乃至３のいずれかに記載の半導体撮像装置。
5. 前記第二電荷収集接点の少なくとも幾つかが前記デテクタ基板の端縁に向け配置されていることを特徴とする請求項４に記載の半導体撮像装置。
6. 前記第二領域に配置された他の回路が制御回路構成を含んでいることを特徴とする請求項１乃至５のいずれかに記載の半導体撮像装置。
7. 前記第二領域に配置された他の回路がマルチプレックス出力信号を作成するためのマルチプレックシング回路を含んでいることを特徴とする請求項１乃至６のいずれかに記載の半導体撮像装置。
8. 前記第二電荷収集接点と前記複数のセル回路のそれぞれの入力部に位置合わせされている各中間端子とを結ぶ複数の導電路を更に含む請求項４乃至７のいずれかに記載の半導体撮像装置。
9. 前記導電路の各々が、前記デテクタ基板の面に搭載されていることを特徴とする請求項８に記載の半導体撮像装置。
10. 前記導電路の各々が、前記電荷収集接点の位置においてのみ、前記デテクタ基板と電気的に接触していることを特徴とする請求項９に記載の半導体撮像装置。
11. 前記電荷収集接点が、直接にまたはマイクロバンプを介して間接に前記読出し基板と結合されていることを特徴とする請求項１乃至１０のいずれかに記載の半導体撮像装置。
12. 前記電荷収集接点は、少なくとも一次元において前記読出し基板の方向に共に延在する前記デテクタ基板の活性領域に形成されていることを特徴とする請求項１乃至１１のいずれかに記載の半導体撮像装置。
13. 前記セル回路の各々は、対応する各電荷収集接点から受けた電荷を蓄積するための回路を含むことを特徴とする請求項１乃至１２のいずれかに記載の半導体撮像装置。
14. 前記セル回路の各々は、対応する各電荷収集接点により受入れられそうな電荷の予想レベルに従った電荷蓄積容量を有することを特徴とする請求項１３に記載の半導体撮像装置。
15. 入射する放射に対して露出可能であり、且つ電荷を集めるための複数の電荷収集接点を有するデテクタ基板と、
    前記電荷収集接点から受けた電荷を蓄積するための前記電荷収集接点の各々と結合した読出しセル回路を搭載するか含んでいる読出し基板と、を含む半導体撮像装置であって、
    前記電荷収集接点は、
    関連する前記セル回路に直接結合するよう位置合わせされて配置された少なくとも一つの第一電荷収集接点と、
    関連する前記セル回路に直接結合しないようずらされて配置され導電路を介して前記セル回路に結合する少なくとも一つの第二電荷収集接点と、からなり、
    前記第一電荷収集接点に関連する前記セル回路は、
    前記第二電荷収集接点に関連する前記セル回路とは異なる電荷蓄積容量を有することを特徴とする半導体撮像装置。
16. 複数の撮像装置モジュ−ルを含む撮像システムであって、
    各モジュールが請求項１乃至１５のいずれかに記載の半導体撮像装置を含むことを特徴とする撮像システム。

Images