JP2002506213A

JP2002506213A - 半導体撮像装置

Info

Publication number: JP2002506213A
Application number: JP2000534893A
Authority: JP
Inventors: スパルテイオテイス，コンスタンテイノス，イー; ピユーステイア，ヨウニ，イラリ; カウング，テイエラング
Original assignee: シマゲオユ
Priority date: 1998-03-06
Filing date: 1998-03-06
Publication date: 2002-02-26
Anticipated expiration: 2018-03-06
Also published as: DE69819935T2; ATE254770T1; IL137978A0; DE69819935D1; JP4315593B2

Abstract

(57)【要約】入射する放射（ラディエーション）に露出可能とされ、且つそこから電荷を集めるための複数の電荷収集接点（２６、２８）を有するデテクタ基板（３）を含み、前記デテクタ基板は読出しセル回路構成を搭載するか含んでいる読出し基板（４）の前に配置されている、例えばＸ線撮像のための、半導体撮像装置であつて、前記読出し基板は、前記デテクタ基板からの信号を受けるための各電荷収集接点と結合したそれぞれのセル回路（１９）を有する第一の領域（２０）および更に別の回路構成を有する第二の領域（２２）を含むものであり、且つ前記電荷収集接点が、前記読出し基板の第一および第二の領域の両方にわたって配置されている装置。導電路（３０）が、各電荷収集接点（２８）を、第一の領域のセル回路の入力部と接触するためのそれぞれの端子を有する第二の領域にわたり接続する。本発明は、追加的な回路構成上に置かれたデテクタ基板の部分を、活性な検出面として使用出来るようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】

本発明は、撮像（イメイジング）装置、特に半導体撮像装置に係る。本発明は
、撮像の広い分野に応用され、特にＸ線撮像のために適当である。

【０００２】

【従来の技術】

撮像装置は、医学診断、バイオテクノロジ−または産業用非破壊検査および品
質管理に使用されている。撮像は、主としてＸ線、ガンマ線またはベ−タ線のよ
うなイオン化放射により行われる。放射（ラディエーション）は、平面でなくて
も良い撮像面により検出される。画像形成は、デテクタ（検出器）に入射する放
射強度を表す二次元の列を検分するか、画像の一以上のセットの復号および／ま
たは組合せのいずれかにより行われる（核医学、コンピュ−タ・トモグラフイ−
における暗号化アパ−チュア撮像）。

【０００３】伝統的な撮像装置は、カセット・フイルムである。過去４０年にわたり開発さ
れ、利用されてきたその他の装置には、ワイヤ・チャンバ−、シンチレイション
・クリスタルまたはスクリ−ン（例えば、沃化ナトリウム・ＮａＩ）、ＢＧＯク
リスタル（ビスマス・ゲルマニウム・酸素クリスタル）、および励起発光を用い
るデジタル・イメイジング・プレ−ト（ＣＲプレ−ト）が含まれる。ごく最近で
は、単独の、あるいはシンチレイション・スクリ−ンと結合されたチャ−ジ・カ
プルド・デバイス（ＣＣＤｓ）、シリコン（Ｓｉ）マイクロチップ・デテクタお
よび半導体ピクセル・デテクタのような半導体装置が採用されて来た。

【０００４】ＡＳＩＣ（アプリケイション・スペシフイク・インテグレイテッド・サ−キッ
ト）ＣＭＯＳ処理に基礎を置いた半導体ピクセル撮像装置は、それらの高い解像
力、コンパクトさ、直接検出性能、高い吸収効率およびリアルタイム画像を提供
する能力を考慮に入れると撮像応用のための最も望ましい選択である。しかしな
がら、ＡＳＩＣＣＭＯＳ技術における限界が、モノリシック・デテクタの実用
的なサイズを数平方センチ・メ−トルの最大面積に制限している。大きな面積の
「タイルド」撮像面を形成するためには、このようなモノリシック・デテクタを
数個利用することが望ましい。このような解決方法は、本出願人の英国特許出願
ＧＢ９６０５９７８．７およびＧＢ９５１７６０８．７に記述されている。
直截的なコンピュ−タ・リコンストラクション（再構成）を用いて、個々のモノ
リシック・デテクタからのデ−タを組合せることが出来、同一の全体的撮像面を
有する仮想的な単一デテクタからの画像に等しいおおむね連続的な大きな面積の
画像を形成する。

【０００５】

【発明が解決しようとする課題】

しかしながら、隣接したデテクタ装置の活性な撮像面の間の不活性な面を除去
することが主要な問題であった。そのような不活性な面は、全体的撮像面の解像
力を、個別のデテクタの各々が通常有する優れた解像力よりも低く低下させ且つ
ブラインド領域を生じさせる。

【０００６】図１は一つの提案（本出願人の米国特許出願ＵＳ０８／４５４７８９に記述
されている）を図解するもので、撮像装置２が撮像面１に千鳥状に配置（スタガ
−ド・アパ−ト）されている。撮像面は、撮像平面内でずらされており、数回の
露出（エクスポジュアーズ）が相異なる空間位置に置かれた装置２を用い異なる
時刻に行われる。異なる露出からの出力情報を組み合わせることにより、全体画
像面を不活性な領域無しにカバ−して、完全な画像を作成することが出来る。

【０００７】タイル（動きを伴わない）化で不活性な領域を減少させるための別の提案は、
デテクタを緊密に充填した配置で、隣接したデテクタ装置２の間に自由な空間を
残さず、全撮像面１をカバ−するように置くことである（図２参照）。この配置
は、隣接したデテクタ装置間の不活性な面の問題に取り組んだものであるが、各
デテクタ素子がその装置の境界内に不活性な面または領域を有することがあると
言う問題には取り組むことは出来ない。

【０００８】例えば、図３は本出願人の国際特許出願ＷＯ−Ａ−９５／３３３３３２に記述
された撮像装置タイルまたはモジュ−ルの公知の構造を図解している。この装置
は、入射放射に露出され得て、集積回路４の前に配置された半導体基板３より成
る。この集積回路は、それ自身マウント５、たとえば印刷回路板（ＰＣＢ）に支
持されている。均一な電気的ドリフト場（ユニフォーム・エレクトリック・ドリ
フト・フィールド）により、入射放射（ラディエーション）により基板３に発生
した電荷は、集積回路４に隣接した基板表面上の金属接点によって定められたデ
テクタ・セルまたはピクセルに向かってドリフトする。この接点は、マイクロバ
ンプ（微小突起）（例えば、インジウムまたははんだのバンプ）によって集積回
路中の読出し回路に接続されており、基板接点の位置に整列している。この読出
し回路は、ＡＳＩＣＣＭＯＳ技術により作られたものであるが、引き続く放射
のヒットにより発生する電荷を蓄積する。

【０００９】図３において、端縁突起８または集積回路板およびマウントの端縁突起９は、
マウント５と集積回路４との間のワイヤ接続１０のための余地を提供するために
要求されている。数個のモジュ−ルを並べて配置する時、突出領域８および９が
、デテクタの境界内に不活性な面を作り出すことが認められるだろう。

【００１０】本発明は、前記の課題と以下で論じる技術との間の相互関係の認識評価から生
じたものである。

【００１１】不活性な面の課題を扱うため、本出願人により開発された一つの解決手段は、
基板３および集積回路４をマウント５に関して傾け且つマウント５を密接して配
置し、それにより各デテクタの持ち上げられた端部１１が隣接するデテクタの端
縁領域８および９と重なり合うようにすることである。そのような技術は図４に
示され、且つ本出願人の特許出願ｎｏ．９６１４６２０．４に記述されている
。この傾斜（典型的には、約３度）は、マウント５に置かれた支持ウエッジ１３
により達成される。これにより、重なり合い領域における画像ロスを無くするか
小さくして、概ね平らな全体撮像面が達成出来る。

【００１２】しかしながら、上記構成は、若しデテクタが二つの直交端縁に沿つて不活性領
域を有しているなら充分でないかもしれない。例えば、図５は、そこにワイヤ接
続１０がなされた突出した端縁領域８を持つ集積回路、基板のピクセル接点への
接続のための読出し回路の列を含む読出しセルまたはピクセル回路面１４および
制御および複合（マルチプレクシング）回路構成を含む第二の端縁面１５を有す
るデテクタを模式的に（上から見た）図である。そのような構成では、このデテ
クタは、直交する方向に二つの不活性な端縁領域８および１５を有している。図
４の構成は、垂直な二つの次元（ディメンジョン）での画像の連続性に取り組ん
でいない。

【００１３】またＥＰ−Ａ−０４２１８６９を参照すると、そこには二次元画像の連続性を
提供することが出来ると言われる公開された既知のデザインが図示されている。
図６を参照すると、デテクタのタイルは二次元にスタックされている。この技術
の重大な欠点は、デテクタの全体的な厚みを増大させなければならないことで、
この効果はタイルの数を増やすに従いより顕著になる。対称的なデテクタ構成あ
るいは平らな有効画像面を得ることは困難かもしれない。更に、このデザインは
、少なくとも二つのタイル端縁に拡がる敏感あるいは活性面を有するタイルの存
在に依存している。

【００１４】

【課題を解決するための手段】

本発明は、前記課題を配慮して案出されたものである。

【００１５】デテクタ基板の各ピクセル電荷収集接点が、その接点のための関連する読出し
セル回路と位置合わせになっている先行技術のものとは対照的に、本発明はその
一つの観点において、半導体基板の少なくとも一つの電荷収集接点が、その関連
するセル回路および／またはそれぞれのセル回路の入力部からずらされている。

【００１６】本発明により、各ピクセル接点がその関連するセル回路の上にある在来のデザ
インから離れることで、基板の活性面（即ち、そこから画像信号が電荷収集接点
により集められ得る電荷収集面）を制御および／または複号および／またはマル
チプレクシングおよび／またはポスト読出し回路構成のために必要とされる集積
回路の領域を越えてさえも拡張出来ることが認められて来た。

【００１７】このことで、先行技術のように不活性面が出来るのを避けることが出来るので
、これはとりわけ有利である。それにより、タイル化またはモザイク化撮像面に
より作成された画像の解像力は、撮像装置の物理的平行移動を要せずに増強する
ことが出来る。

【００１８】好ましくは、この撮像装置は、それぞれのセル回路に関してずらされている第
一電荷収集接点、とそれぞれのセル回路とのより直接的な接続で位置合せされて
いる第二電荷収集接点との組合せを含むものである。第一電荷収集接点はそれぞ
れのセル回路と、そのセル回路のそれぞれの入力と位置合せとなる位置に側方か
ら延びている導電パス（路）により連絡することが出来る。

【００１９】『セル回路』と言う用語は、ここでは主として電荷収集接点からの電荷を受け
、且つそこから画像ピクセルまたは領域を表す信号を生み出すための回路を意味
するように使われる。一般に、撮像装置は、複数のデテクタ・セルを含み、その
各セルが電荷収集接点および収集した電荷を扱うためのそれぞれのセル回路を含
むものと考えてよい。この電荷収集接点は、任意の所望の寸法および形状（例え
ば、正方形、長方形、丸、多角形）であって良い。読出し基板は、制御回路構成
または複数のセル回路と関連するマルチプレクシング回路構成を積載つまり含ん
でいても良い。

【００２０】密接に関連する観点において、本発明は入射する放射に対して露出可能とされ
且つそこから電荷を集めるための複数の電荷収集接点を有するデテクタ基板を含
み、前記デテクタ基板は読出し回路構成を搭載するか含んでいる読出し基板の前
に配置されている半導体撮像装置であつて、前記読出し基板は、各セル回路がデ
テクタ基板からの信号を受けるための各電荷収集接点と結合している第一の領域
、および複数のセル回路と関連し、且つ接続されている更に別の回路構成を有す
る第二の領域を含んでおり、且つ前記電荷収集接点が読出し基板の第一および第
二の領域にわたつて配置されている装置を提供するものである。

【００２１】密接に関連する更に別の観点において、本発明は入射する放射に対して露出可
能とされ且つそこから電荷を集めるための複数の電荷収集接点を有するデテクタ
基板を含み、前記デテクタ基板は、電荷収集接点から受けた電荷を蓄積するため
の各電荷収集接点に結合した読出しセル回路、関連するセル回路と位置合わせさ
れないように配置された少なくとも一つの第一電荷収集接点、および関連するセ
ル回路と位置合わせするように配置された少なくとも一つの第二電荷収集接点を
搭載つまり含んでいる読出し基板の前に配置されている半導体撮像装置であつて
、前記第一電荷収集回路のためのセル回路が、前記第二電荷収集接点のためのセ
ル回路と異なる電荷蓄積容量を有している装置を提供するものである。

【００２２】

【発明の実施形態及び効果】

本発明の具体例を、例示のみのためのみに添付した以下の図面を参照してこれ
から記述する、そのなかで：図７はデテクタの第一の具体例の模式的部分側面図であり；図８は図７の線８−８に沿う模式図であり；図９は図７の線９−９に沿う模式図であり；図１０は第二の具体例の（図８と同様な）模式図であり；図１１は第二の具体例の（図１０と同様な）模式図である。

【００２３】図７、図８および図９に示すようにこのデテクタは、入射する放射（ラディエ
ーション）に対して露出可能にされ且つ集積回路４の形である読出し基板の前に
配置された半導体デテクタ基板３を含んでいる。図８において、デテクタ基板３
の位置は破線で示され；図９においては、集積回路の位置が破線で示されている
。このデテクタ基板は、任意の適当な材料、例えばテルル化カドミウム亜鉛（Ｃ
ｄＺｎＴｅ）、テルル化カドミウム（ＣｄＴｅ）、沃化鉛（ＰｂＩ）、砒素化ガ
リウム（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、珪素（Ｓｉ）またはアンチモン化
インジウム（ＩｎＳｂ）であってよい。本実施例においては、ＣｄＺｎＴｅが好
ましい材料である。

【００２４】この集積回路４は、金属の入力部２１を有するピクセル・セル読出し回路１９
を含む第一の領域２０、制御、複号およびマルチプレクシング回路構成のような
追加的回路構成を含む第二の端縁領域２２、およびそこに在来のワイヤ接続がな
される第三の端縁領域２４を含むものである。この基板は、第一および第二の領
域２０および２２と重なり合つている。

【００２５】図解した実施例においては、回路構成が読出し基板内に、例えばＣＭＯＳ技術
を用いて具体化される。セル回路１９の境界は破線で模式的に示されている。し
かしながら、その他の技術を用いて、回路構成を基板の表面に設けてもよい。

【００２６】この基板は、読出しセル回路への接続のためその上に形成されたピクセル（電
荷収集）接点２６を有している。接点２６は、基板面の主要な部分にわたり、且
つ各読出しセル回路の入力部と直接的に位置合わせされるように配置された第一
の接点２７の規則的な配列を含むものである。

【００２７】本発明の原理によれば、集積回路４の第二の領域２２上に置かれた基板３の領
域は、第二のピクセル（電荷収集）接点２８を設けることにより活性化される。
この第二接点は、読出しセル回路を含む集積回路４の第一の領域２０の外側で、
基板の端縁領域に置かれる。セル回路１９ａと連絡するために、各第二接点２８
は、基板の表面３２上（集積回路４に隣接する面上）の導電路３０により、それ
ぞれの読出し回路１９ａの入力部２１と位置合わせされている中間端子位置３４
と結合している。導電路３０は、基板上に置かれた金属ストリップにより提供さ
れる。このストリップは、電荷収集接点２８の位置で、基板との電気接続を保つ
だけである。この具体例におけるこのストリップは、デテクタ基板３の表面に塗
布されたパッシベーション材料の層３１上に置かれる。このパッシベーション材
料は、電荷収集接点のようにストリップが基板と直接接する位置を除き、ストリ
ップを基板３から効果的に絶縁している。

【００２８】第一接点２６および中間端子３４は、マイクロバンプ（微小な突起）３６によ
り、集積回路と電気的に結合している。このマイクロバンプは、例えば第一ピク
セル接点２６上および中間端子３４上または集積回路４のセル回路の入力端子上
に成長させられたものであって良い。このマイクロバンプは、インジウム、はん
だあるいは金のような任意の適当な材料であり得る。

【００２９】最端縁部にあるピクセル接点（即ち、第二接点２８）間の間隔は、第一接点２
６間の間隔と必ずしも同一でない。例えば、最端縁部接点間の間隔は、より大き
くても良い。その場合、最端縁部ピクセル接点２８の各々は、第一ピクセル接点
２６に対応した容積より大きい基板の容積内で生じたイオン化による信号を収集
することとなる。このより大きい信号を補償するために、最端縁部ピクセル接点
２８のための読出し回路の容量（キャパシタンス）は、それに応じて調節されな
ければならない。

【００３０】図１０および１１は、改善された解像力のための接点位置の実際的配列を含む
第二の具体例を示すものである。第一の具体例で使われたのと同一の参照番号が
、該当するところには再び使われている。

【００３１】第二領域２２の幅（マルチプレクシングおよび複号ロジックを含む）は約３５
０μｍである。図１０および１１において、ピクセル接点Ｐ１は、集積回路４の
入力部Ａ１に直接結合している；ピクセル接点Ｐ２は、入力部Ａ２に金属ストリ
ップＴ２および中間端子ＣＰ２を介して結合している；ピクセル接点Ｐ３は、入
力部Ａ３に金属ストリップＴ３および中間端子ＣＰ３を介して結合している；そ
して、ピクセル接点Ｐ４は、入力部Ａ４に金属ストリップＴ４および中間端子Ｃ
Ｐ４を介して結合している。この接続パタ−ンは、方向４０に見られるように繰
り返すものである。

【００３２】この例示の実装方法では、第一のピクセル（複数）接点Ｐの間のピクセル・ピ
ッチは約３５μｍであり、最端縁部ピクセル（複数）接点（Ｐ２−Ｐ４など）の
間のピクセル・ピッチは約１４６μｍである。デテクタ端縁部に近い領域は、よ
り大きなピクセル・ピッチを有しているので、これらのより大きなピクセルに対
応した各読出し回路の容量は、より大きな信号を補償するために大きくなる。最
外側のピクセルからデテクタ端部までの距離は約１５０μｍである。このことは
、図１０で間隔をあけた接点のためのセル回路１９ａの模式的アウトラインによ
り図示されているが、これは大きな電荷蓄積容量を受け入れるため、第一のピク
セル接点の主配列のセル回路１９のアウトラインより大きいものである。

【００３３】図１０において、主配列に隣接する孤立電荷収集接点Ｐ１のためのセル回路１
９ｂ、および主配列の周辺電荷収集接点２７ａのためのセル回路１９ｃも、増大
した電荷蓄積容量を意味するためにより大きい。一般に、各セル回路は、電荷収
集接点により受入れられそうな電荷の予想レベルに従った電荷蓄積容量を有する
。この事は、そこから特定の電荷収集接点が電荷を受入れることの出来るデテク
タ基板の容積の寸法に依存する。また、これは、隣接する接点間の間隔のピッチ
にも依存する。最端縁部接点は、それらが全ての側で、他の接点により囲まれて
はいないので、より多くの電荷を受入れ得ることが認められるだろう。

【００３４】本発明、特に好ましい実施例で図解されたようなものは、たとえ、集積回路、
またはピクセルのあるものの直下に置かれた他の読出し基板の一以上の領域が、
制御／複号／マルチプレクシング回路構成のような他の回路構成のために取り除
けられたとしても、デテクタ基板のより大きな割合を活性な撮像面として用いる
ことを可能とする。

【００３５】これまでの記述の中で、特定の重要性を有すると信じられる本発明の特徴およ
び側面が確認されてきたが、本出願人は、ここに記述され、および／または図面
に示された全ての新規な特徴および特徴の組合せに対する保護を、そこに重点（
強調点）を置いたか否かにかかわらず、要求するものである。

【図面の簡単な説明】

【図１】既知の撮像装置の構造の模式図

【図２】既知のタイル配置したデテクタの模式図

【図３】他の既知の撮像装置の模式図

【図４】既知の撮像装置の構造の模式図

【図５】既知のデテクタの模式図

【図６】既知の二次元的にスタックされたデテクタの模式図

【図７】本発明のデテクタの第一の実施例の模式的部分側面図

【図８】図７の線８−８に沿う模式図

【図９】図７の線９−９に沿う模式図

【図１０】本発明のデテクタの第二の実施例の（図８と同様な）模式図

【図１１】第二の実施例の（図１０と同様な）模式図

【符号の説明】

１撮像装置２デテクタ装置３デテクタ基板４読出し回路５マウント８、９、１５端縁突起１０ワイヤ接続１１端部１３支持ウエッジ１４セル１９、１９ａ、１９ｂ、１９ｃピクセル回路２０第一の領域２１入力部２２第二の領域２４第三の領域２６、２７第一のピクセル接点２８第二のピクセル接点３０導電路３１パッシベーション材料の層３２基板の表面３４中間端子位置３６マイクロバンプＡ１、Ａ２、Ａ３、Ａ４入力部ＣＰ２、ＣＰ３、ＣＰ４中間端子Ｐ１、Ｐ１、Ｐ３、Ｐ４ピクセル接点Ｔ２、Ｔ３、Ｔ４金属ストリップ４０方向

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１２年１月２４日（２０００．１．２４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項２２】ここまでに実質的に記述され添付図面のいずれかに記
された撮像装置。

【手続補正書】

【提出日】平成１３年１０月１６日（２００１．１０．１６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】図３において、集積回路板のための端縁突起８およびさらなるマウントの端縁
突起９は、マウント５と集積回路４との間のワイヤ接続１０のための余地を提供
するために要求されている。数個のモジュ−ルを並べて配置する時、突出領域８
および９が、デテクタの境界内に不活性な面を作り出すことが認められるだろう
。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】密接に関連する更に別の観点において、本発明は入射する放射に対して露出可
能とされ且つそこから電荷を集めるための複数の電荷収集接点を有するデテクタ
基板を含み、前記デテクタ基板は、電荷収集接点から受けた電荷を蓄積するため
の各電荷収集接点に結合した読出しセル回路、関連するセル回路と位置合わせさ
れないように配置された少なくとも一つの第一電荷収集接点、および関連するセ
ル回路と位置合わせするように配置された少なくとも一つの第二電荷収集接点を
搭載つまり含んでいる読出し基板の前に配置されている半導体撮像装置であつて
、前記第一電荷収集接点のためのセル回路が、前記第二電荷収集接点のためのセ
ル回路と異なる電荷蓄積容量を有している装置を提供するものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者カウング，テイエラングフインランド，エスポ，ジエメレンテイバル 10 Ｃ 39 Ｆターム(参考） 2G088 EE01 EE30 FF02 GG21 JJ05 JJ09 JJ31 JJ33 JJ37 LL12 4M118 AA10 AB01 BA05 CA10 CB01 CB02 CB05 HA31 5C024 AX11 AX16 CX38 GY31

Claims

【特許請求の範囲】

【請求項１】入射する放射（ラディエーション）に対して露出可能（エク
スポーザブル）であり且つそこから電荷を集めるための複数の電荷収集接点を有
するデテクタ基板を含み、前記デテクタ基板は読出し基板の前に配置され各接点
は読出し基板の読出セル回路の配列（アレイ）のそれぞれの回路の入力部に結合
している、半導体撮像装置であつて、その装置において、少なくとも一つの第一電荷収集接点が、その接点のための
セル回路を有する読出し基板の領域と位置合わせ（レジストレーション）になら
ないように配置されている半導体撮像装置。
【請求項２】前記少なくとも一つの接点が前記セル回路の入力部と位置合
わせにならないように配置されている、請求項１に記載の装置。
【請求項３】入射する放射に対して露出可能であり且つそこから電荷を集
めるための複数の電荷収集接点を有するデテクタ基板を含み、前記デテクタ基板
は読出し基板の前に配置され各接点は読出し基板の読出セル回路の配列のそれぞ
れの回路の入力部に結合している、半導体撮像装置であつて、その装置において、少なくとも一つの第一電荷収集接点が、その接点のための
セル回路の入力部と位置合わせにならないように配置されている半導体撮像装置
。
【請求項４】少なくとも一つの第二接点が、それとの接続をはたすため関
連するセル回路の入力部と位置合わせされている、請求項１、２または３に記載
の装置。
【請求項５】複数の第一接点および複数の第二接点を含む、請求項４に記
載の装置。
【請求項６】接点の多数が第二接点である、請求項５に記載の装置。
【請求項７】第一接点の少なくとも幾つかがデテクタ基板の端縁に向け配
置されている、請求項５に記載の装置。
【請求項８】前記読出し基板が、複数のセル回路と関連し且つ接続されて
いる更に別の回路構成を搭載しているかまたは含んでおり、且つ前記少なくとも
一つの第一接点が、前記別の回路構成を有する読出し基板の領域と重なり合って
いる、前記請求項のいずれかに記載の装置。
【請求項９】前記別の回路構成が制御回路構成を含んでいる、請求項８に
記載の装置。
【請求項１０】前記別の回路構成がマルチプレックス出力信号を作成する
ためのマルチプレックシング回路を含んでいる、請求項８または９に記載の装置
。
【請求項１１】そのまたは各第一接点を、それぞれのセル回路の入力部と
位置合わせになっている各中間端子位置に結ぶ、それぞれの導電路を更に含む、
前記請求項のいずれかに記載の装置。
【請求項１２】そのまたは各導電路が、デテクタ基板の面に搭載されてい
る、請求項１１に記載の装置。
【請求項１３】そのまたは各導電路が、電荷収集接点の位置においてのみ
、デテクタ基板と電気的に接触している、請求項１２に記載の装置。
【請求項１４】特定のまたは各導電路が、金属導体を含む、請求項１１、
１２または１３に記載の装置。
【請求項１５】前記電荷収集接点が、直接にまたはマイクロバンプ（微小
突起）を介して間接に前記読出し基板と結合されている、前記請求項のいずれか
に記載の装置。
【請求項１６】入射する放射に対して露出可能であり且つそこから電荷を
集めるための複数の電荷収集接点を有するデテクタ基板を含み、前記デテクタ基
板は読出しセル回路構成を搭載するかまたは含んでいる読出し基板の前に配置さ
れている半導体撮像装置であつて、前記読出し基板は、前記デテクタ基板からの信号を受けるための各電荷収集接
点と結合したそれぞれのセル回路を有する第一の領域、および複数のセル回路と
関連し且つ接続されている更に別の回路構成を有する第二の領域を含むものであ
り、且つ前記電荷収集接点が、前記読出し基板の第一および第二の領域にわたっ
て配置されている半導体撮像装置。
【請求項１７】前記読出し基板の第二の領域の上に置かれた電荷収集接点
から第一の領域のそれぞれのセル回路上の位置まで延びる導体を含む、請求項１
６に記載の装置。
【請求項１８】前記電荷収集接点が、少なくとも一次元において、前記読
出し基板と実質的に共存し得る前記デテクタ基板の活性面を定めるものである、
前記請求項のいずれかに記載の装置。
【請求項１９】各記セル回路が、それぞれの電荷収集接点から受けた電荷
を蓄積するための回路を含むものである、前記請求項のいずれかに記載の装置。
【請求項２０】前記セル回路と位置合わせされていない電荷収集接点と関
連し、そのまたは各セル回路が、前記電荷収集接点からの予想信号レベルに応じ
た電荷蓄積容量を有するものである、請求項１９に記載の装置。
【請求項２１】入射する放射に対して露出可能であり且つそこから電荷を
集めるための複数の電荷収集接点を有するデテクタ基板を含み、前記デテクタ基
板は、前記電荷収集接点から受けた電荷を蓄積するための各電荷収集接点と結合
した読出しセル回路、関連するセル回路と位置合わせにならないように配置され
た少なくとも一つの第一電荷収集接点、および関連するセル回路と位置合わせに
なるように配置された少なくとも一つの第二電荷収集接点、を搭載するか含んで
いる読出し基板の前に配置されている半導体撮像装置であつて、その中において
、前記第一電荷収集接点のためのセル回路は前記第二電荷収集接点のためのセル
回路と異なる電荷蓄積容量を有するものである半導体撮像装置。
【請求項２２】それぞれのモジュ−ルが、前記請求項のいずれかで定義さ
れた撮像装置を含む複数の撮像装置モジュ−ルを含む、撮像システム。
【請求項２３】ここまでに実質的に記述され添付図面のいずれかに示され
た撮像装置。