JP2001527289A - 絶縁性基体上に半導体アイランドからなる規則的ネットワークを形成するための方法 - Google Patents

絶縁性基体上に半導体アイランドからなる規則的ネットワークを形成するための方法

Info

Publication number
JP2001527289A
JP2001527289A JP2000525915A JP2000525915A JP2001527289A JP 2001527289 A JP2001527289 A JP 2001527289A JP 2000525915 A JP2000525915 A JP 2000525915A JP 2000525915 A JP2000525915 A JP 2000525915A JP 2001527289 A JP2001527289 A JP 2001527289A
Authority
JP
Japan
Prior art keywords
forming
insulating material
layer
dispersion layer
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000525915A
Other languages
English (en)
Inventor
フランソワ・マルティン
ジャン−ミシェル・ヌンジィ
ブリジット・ムーアンダ
セルジュ・パラサン
ジャン−フィリップ・ブールゴワン
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2001527289A publication Critical patent/JP2001527289A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 本発明は、電気絶縁材料の表面上に成長用種結晶（１２２）を形成し、その後、それぞれの種結晶上に半導体アイランド（１２４）を形成することによって、電気絶縁材料（１１２）の表面上に半導体アイランド（１２４）からなるネットワークを形成するための方法に関するものである。電気絶縁性材料の表面上に、実質的に規則的な分子構造を有した材料からなる分散層（１１６）を形成する。分散層をなす分子構造は、種結晶の一様分散を可能とする。本発明は、例えばクーロンバリアを備えたような量子構造の製造に有効である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基体上に半導体アイランドからなる規則的ネットワークを形
成するための方法に関するものである。そのような半導体アイランドは、クーロ
ンブロッキング現象を利用したデバイスといったような量子デバイスを形成する
ために使用することができる。
【０００２】 クーロンブロッキング現象は、周囲環境から電気的に絶縁されておりかつ周囲
環境に対してトンネル効果を介して弱く結合されている導電性アイランドまたは
半導電性アイランドにおいて起こる現象である。この現象を室温近傍で利用する
ためには、各アイランドの総キャパシタンスを１アトファラッド（１０-18 ファ
ラッド）程度とする必要がある。
【０００３】 本発明は、特に、非常に大きな集積密度とされた論理回路やメモリの製造に応
用することができる。
【０００４】
【従来の技術】
図１は、半導体アイランドを使用したデバイス１０を極めて概略的に示す平面
図である。
【０００５】 参照符号１２，１４は、クーロンブロッキング現象を利用して機能する量子効
果デバイス１０の第１および第２の電子貯蔵体を示している。これら電子貯蔵体
は、例えば、電界効果トランジスタといったタイプの構造の、あるいは、メモリ
のようなマイクロエレクトロニクスデバイスの、ドレインおよびソースである。
【０００６】 これら２つの電子貯蔵体１２，１４の間には、一群の半導体アイランド１６す
なわち一群のグレインからなる領域が、存在している。
【０００７】 このような領域の製造時には、アイランドの形成がランダムかつ不規則となる
ことがわかっている。
【０００８】 アイランドの形成が核形成プロセスによるものである場合には、アイランド形
成は、公知の熱力学的法則によって固定された核中心に対しての統計分布法則に
従う。これに関しては、例えば、説明の最後に示した参考文献（１）に記載され
ている。例えば、シランガスからのシリコンの成膜機構がＳｉＨ2 のタイプの種
の形成をベースとしており、ＳｉＨ2 のタイプの種が例えばＳｉＯ2 表面のよう
なＯＨ結合が高密度で存在する表面上においては迅速に拡散してしまうことによ
り、核形成を高密度で行うためには、シリカ（ＳｉＯ2） 表面上よりも、窒化シ
リコン表面の方が好ましいことが公知である。
【０００９】 また、シリコンの核形成密度を、特定の処理を施すことによって増大させ得る
ことが公知である。参考文献（２）に記載された処理においては、化学バス（特
に、硫酸と過酸化水素とをベースとしたバス）内にてシリカをクリーニングした
後に得られる核密度は、処理を施さない場合の核密度よりも大きい。この現象は
、バスによってシリカ表面上に不純物がもたらされることが寄与していると思わ
れる。
【００１０】
【発明が解決しようとする課題】
しかしながら、不純物によって補助される場合であっても、核形成が統計的現
象であることに変わりはなく、シリコン製アイランドを等間隔に離間して形成す
ることはできない。
【００１１】 核中心の分布が不規則的であることにより、したがって、半導体アイランドの
分布が不規則的であることにより、アイランドのサイズが一様ではなくなってし
まう。このことは、このような構造を使用したクーロンブロッキング電子デバイ
スの品質および性能を制限してしまう。
【００１２】
【課題を解決するための手段】
本発明の目的は、電気絶縁性支持体上において等間隔に離間したアイランドか
らなるネットワークを形成するための方法を提供することである。
【００１３】 本発明の１つの目標は、そのような方法において、均一なサイズを有したアイ
ランドを得るための方法を提供することである。
【００１４】 本発明の他の目標は、本発明による等間隔アイランドからなるネットワークを
使用したクーロンブロッキングタイプの電子デバイスを提供することである。
【００１５】 上記目的を達成するために、本発明は、より詳細には、電気絶縁材料の表面上
に半導体アイランドからなるネットワークを形成するための方法に関するもので
ある。本方法においては、 ａ）電気絶縁材料の表面上に、自動構造形成プロセスによって、核中心を形成し
、 ｂ）それぞれの核中心上に半導体アイランドを形成する。
【００１６】 本発明においては、核中心の形成を、分散層と称される少なくとも１つの層を
使用して行い、この場合、電気絶縁材料の表面上において自動構造形成プロセス
によって実質的に規則的な配列でもって核中心を分散させるために、分散層を、
電気絶縁性材料の表面上において実質的に規則的な分子構造を有した材料から形
成する。
【００１７】 半導体アイランドとは、核中心上への成長によって形成された半導体材料製グ
レインを意味している。これらグレインは、例えば１〜１０ｎｍといったような
小さな寸法のものとされている。成長は、熱処理によって補助することができる
すなわち促進することができる。
【００１８】 加えて、核中心とは、半導体グレインの局所的形成を促進させ得る任意の不純
物を意味しており、とりわけ、結晶によって形成される。この不純物は、電気絶
縁材料の表面内において半導体結晶の形成を促進させ得るような局所的構造変形
を引き起こすことによって、直接的にまたは間接的に結晶形成を引き起こすこと
ができる。核中心は、とりわけ、原子とされる。
【００１９】 本発明の格別の実施形態においては、分散層は、核中心を形成するためのマス
クとして使用することができ、あるいは、直接的に核中心付加層として使用する
ことができる。
【００２０】 本発明の第１の特定の実施形態においては、分散層として、互いに実質的に規
則的に離間された複数の隙間を有する分子構造を備えた材料からなるものを使用
し、核中心を、核中心の一様分散をもたらすためのマスクとして分散層を使用す
ることにより形成し、核中心の形成後に、分散層を除去する。
【００２１】 例示するならば、分散層の形成のために使用される材料は、フタロシアニンタ
イプまたはポルフィリンタイプ（ポルフィリンコアを有した分子）の有機材料と
することができる。これら分子に対しては、機能付加を行うことができる、すな
わち、置換基を付加することができる。これにより、分子どうしの間に、所定長
さを有した化学結合を導入することができる。この自動構造形成プロセスにより
、核中心（特に中心金属）を、互いに所望位置に固定することができる。
【００２２】 核中心は、例えば、Ａｌ、Ｍｇ、Ｓｅ、Ｃａの中から選択した金属とすること
が好ましい。原子の形態とされたこれら金属は、シリカ面に対して相互作用を起
こすことができる。また、ＣｕやＮｉといったような他の金属を使用することも
できる。しかしながら、これら金属は、絶縁材料がシリカである場合には、低温
であっても絶縁材料中に拡散してしまう傾向がある。
【００２３】 核中心は、隙間内に収容されるようにして分散層に対して分布しており、隙間
内において絶縁材料表面上に固定されている。絶縁性材料表面上への核中心の固
定は、特に、化学吸着によって行われる。
【００２４】 分散層内の隙間内に核中心を容易に収容させ得るために、分散層は、好ましく
は、単一層の形態で形成される、換言すれば、単分子層の形態で形成される。こ
の場合、分子に対しては、単分子層を形成しやすいように機能付加（官能基付加
、置換基付加）を行うことができる。
【００２５】 単分子層の形成は、例えば、ラングミュア−ブロジェット法と称されている公
知技術によって行うことができる。この点については、参考文献（３）を参照す
ることができる。
【００２６】 本発明の第２の特定の実施形態においては、分散層として、分子支持構造と分
子支持構造に対して分散した核中心とを有する材料からなるものを使用する。分
散層を絶縁材料の表面上に配置した後に、絶縁材料の表面上に固定された核中心
と支持構造とを切り離す処理を行い、これにより、支持構造を除去する。
【００２７】 分散層をなす材料は、例えば、自動構造形成特性を有した分子構造内に、核中
心をなす金属サイトを備えた有機金属材料とすることができる。これにより、絶
縁材料の表面上における金属サイトの規則的な分布が確保される。例示するなら
ば、分散層をなす材料は、ポルフィリン、または、フタロシアニン、または、キ
ャリクサレンやシクロデキストリンといったような金属イオンを錯体化したケー
ジ型の分子、とすることができる。
【００２８】 例示するならば、絶縁材料を、シリカ（ＳｉＯ2）とした場合には、核中心は 、Ｆｅ、Ａｌ、Ｃａ、Ｍｇの中から選択した金属とすることができる。核中心の
形成時には、金属がシリカに対して相互作用し得るよう、熱処理が併用される。
【００２９】 ここで、熱処理は、例えばＦｅＳｉＯ4 や１／２Ｍｇ2ＳｉＯ3や１／２Ｍｇ2
ＳｉＯ4 やＣａＳｉＯ4 といったようなシリケートタイプの化合物あるいは４面
体アルミニウムタイプの化合物を局所的に形成し得るよう、シリカ表面を変化さ
せることができる。これについては、参考文献（４）（５）を参照されたい。
【００３０】 これら化合物は、シリカ面を局所的に変性させ、これにより、半導体アイラン
ドの成長を促進させる。
【００３１】 核中心と分散層の支持構造とを切り離すための処理は、熱処理および紫外線照
射処理の一方または双方とすることができる。この処理は、分子支持構造を破壊
して分子支持構造を除去する。
【００３２】 本発明は、また、半導体アイランドからなるネットワークを具備したクーロン
ブロッキングタイプの量子構造を製造するための方法に関するものであって、こ
の場合、アイランドからなるネットワークの形成が、上述の方法に従って行われ
る。
【００３３】 最後に、本発明は、電気絶縁性基体上に形成された一群のナノメートルサイズ
の半導体アイランドを備えた領域によって互いに隔離された第１および第２の電
子貯蔵体を具備したクーロンブロッキングタイプの電子デバイスであって、半導
体アイランドどうしが、電気絶縁性基体上において互いに規則的に離間されてい
る電子デバイスに関するものである。
【００３４】 第１および第２の貯蔵体は、例えば、トランジスタ構造またはメモリセル構造
のソースおよびドレインである。
【００３５】
【発明の実施の形態】
本発明の他の特徴点および利点は、添付図面を参照した以下の説明により、よ
り明瞭となるであろう。以下の説明は、例示のためのものであって、本発明を制
限するものではない。
【００３６】 図１は、既に説明済みの図であって、クーロンブロッキング現象を使用した量
子効果デバイスを極めて概略的に示す平面図である。 図２は、隙間を有した分散性単分子層が表面上に形成されているとともに隙間
には核中心が充填されている絶縁性支持体を概略的に示す断面図である。 図３は、半導体材料製アイランドが形成された図２の支持体を概略的に示す断
面図である。 図４は、単分子層支持構造とともに分散性単分子層が形成されているとともに
核中心が面上に固定されている絶縁性支持体を概略的に示す断面図である。 図５，６，８は、図４における分散性単分子層を形成するために使用可能な材
料の化学構造を示す図である。 図７は、単分子層支持構造を除去した後かつ核中心上に半導体材料製アイラン
ドが形成された後における、図４の支持体を概略的に示す断面図である。
【００３７】 図２における参照符号１１０は、例えばシリコン基板やガラス基板といったよ
うな基体を示している。この基体１１０上には、例えばシリカ（ＳｉＯ2） や窒
化シリコン（Ｓｉ3Ｎ4）といったような電気絶縁性材料からなる層１１２が形成
されている。
【００３８】 電気絶縁性材料製層１１２の表面１１４上には、実質的に規則的なパターンに
従って自動的に構造形成されるような性質の分子からなる材料から形成された１
つまたは複数の単分子層１１６が形成されている。そのような分子は、参照符号
１１８によって概略的に図示されている。分子の寸法は、明瞭な図示を行うため
に、かなり誇張されている。
【００３９】 単分子層１１６の成膜は、いわゆるラングミュア−ブロジェット法によって、
あるいは、自動アセンブリによって、行うことができる。適切な成膜を行うため
に、分子は、ラングミュア−ブロジェット法による成膜を適切に行い得るように
（例えば脂肪族チェーンの付加によって）機能付加することができる。単分子層
は、例えば、ポルフィリン層とされる。
【００４０】 使用される材料は、それぞれの単分子層をなす各分子どうしが隙間すなわち空
虚チャネルを形成しつつ重ね合わせ得るようなものが選択される。
【００４１】 図２においては、分子１１８どうしの間に隙間１２０を有しているような、た
だ１層の単分子層が図示されている。
【００４２】 次に、金属原子が既に導入されている核中心１２２が、分散層１１６に関して
隙間１２０内に収容されるようにして形成される。
【００４３】 核中心は、絶縁材料製層１１２の面上に、接着によって固定される。この固定
は、熱処理によって補助することができる。
【００４４】 核中心１２２の固定後に、１つまたは複数の分散層１１６を除去することがで
きる。この除去は、熱処理によっておよび／またはＵＶ処理によって、補助する
ことができる。
【００４５】 分散層の除去後に、例えば化学気相蒸着や蒸発プロセスによって、試料面上に
、半導体を成長させる。
【００４６】 この例においては、シランまたはポリシランを使用したシリコン成長が行われ
る。
【００４７】 シリコン成長は、核中心１２２によって補助され、図３に示すように、核中心
１２２のそれぞれの周囲に、半導体アイランド１２４が形成される。
【００４８】 シリコン成長は、アイランドが所望のサイズに成長するまで、継続される。
【００４９】 例示するならば、アイランドは、半径が２．５ｎｍのものとすることができ、
隣接するアイランドどうしは、約１０ｎｍの距離だけ互いに離間させることがで
きる。よって、１０12／ｃｍ2 というアイランド表面密度を得ることができる。
【００５０】 しかも、各アイランドは、実質的に一様なサイズを有している。
【００５１】 図４は、本発明の変形例を示している。簡単化のために、先の図面における部
材と同様の部材または同一の部材には、同一参照符号を付している。
【００５２】 この例においてはシリカから形成されている絶縁性材料製層１１２上には、図
２と同様の操作を行うために、分散層１１６が形成されている。
【００５３】 しかしながら、図４における分散層１１６を形成するために使用される材料は
、核中心１２２ａを含有している。よって、分散層１１６は、核中心付帯層を構
成する。
【００５４】 より詳細には、分散層１１６の形成のために使用される材料は、核中心を形成
し得る複数原子１２２ａを規則間隔配置でもって局所的に有した分子支持構造１
１８ａを備えたものであると見なすことができる。
【００５５】 例えば、ポルフィリンタイプの構造を有した有機金属化合物（ポルフィンコア
を有した有機金属化合物）、あるいは、キャリクサレン（calixarenes） やシク
ロデキストリンといったような金属イオンを錯体化したケージ型分子を、使用す
ることができる。
【００５６】 図５，６，８は、本発明のこの例において使用可能な分子構造を示す化学構造
図である。これは、フタロシアニンやナフトシアニンから派生した有機金属化合
物の場合である。
【００５７】 図５，６，８に示すこれら化合物の一般構造式において、Ｒは、例えばアルコ
キシシランといったような、基体に対して相互作用を引き起こし得る機能グルー
プを示しており、Ｒ’は、親水性のまたは疎水性のアルキルグループまたは有機
芳香グループを示しており、Ｍは、核中心を形成し得る３価または５価の金属を
示しており、Ｎは、窒素原子を示している。
【００５８】 これら分子は、４次の対称性を有しており、構成要素をなす有機グループのサ
イズによってアームの長さが決定されるような十字形状とされている。
【００５９】 金属原子どうしの間の距離すなわち核中心どうしの間の距離は、分子を形成す
るアームの長さによって決定される。
【００６０】 よって、単に有機グループの長さを変更することにより、核サイト（核中心）
どうしの間の距離が様々な距離とされたネットワークを得ることができる。分子
の対称軸に沿ってかつ基体に対して平行に化学結合を引き起こし得るように分子
に対しての機能付加がなされている場合には、核中心からの「正方形拡張」を期
待することができる。そうでない場合には、核中心からの「六角形拡張」を期待
することができる。
【００６１】 例示するならば、核サイトどうしの間の距離を１０ｎｍ程度としたいのであれ
ば、５ｎｍ程度の半径の分子が隣接することによって形成されるネットワークが
使用される。
【００６２】 図４においては、分散層１１６をなす材料は、例えばラングミュア−ブロジェ
ット法を使用して、シリカ層１１２の面上に形成することができることに注意さ
れたい。換言すれば、シリカ層表面に対して相互作用を起こす特定サイトを有し
た分子をシリカ層上に共有結合的に懸架させることにより、シリカ層１１２の面
上に形成することができることに注意されたい。
【００６３】 ラングミュア−ブロジェットプロセスを使用して分散層を形成する場合には、
分子は、周縁部に、脂肪族チェーンを有している。
【００６４】 共有結合的に懸架させることによって分散層を形成する場合には、分子は、例
えば周縁部にまたは軸方向位置に、所定の相互作用サイトを有している。
【００６５】 例えばカルボン酸二量体の形成によって、あるいは、対称軸に沿ってかつ基体
に対して平行にカルボン酸アニオンとアンモニウムカチオンとの間のイオン結合
を形成することによって、化学結合を引き起こし得るように分子に対しての機能
付加がなされている場合には、これにより、２次元的ネットワークの規則性が改
良される。
【００６６】 ラングミュア−ブロジェット法は、所定の設備を必要とし、空気と水との境界
部分において単分子層内で予め組織化された両親媒性の（水性溶媒に対しても油
性溶媒に対しても親和性を有した）分子を使用する。そして、これら組織化され
た分子が、基体上に成膜される。共有結合的懸架が、成膜されるべき分子を溶解
させた溶液を使用して、引き起こされる。最終的な秩序は、表面と相互作用を起
こすサイトに位置した分子の位置によって、また、隣接分子に対して相互作用を
起こすサイトに位置した分子の位置によって、決まる。
【００６７】 分散層１１６の核中心１２２ａが銅原子やニッケル原子から形成されている場
合には、絶縁層１１２がシリカ製であったならば、これら原子が絶縁層１１２内
へと迅速に拡散してしまうというリスクがある。
【００６８】 よって、窒化シリコン製の絶縁層１１２を使用することができる。あるいは、
絶縁層１１２に、窒化シリコン製の薄層を設けることができる。
【００６９】 この場合、窒化シリコンは、拡散を防止するためのバリアとして機能して核中
心をなす原子を絶縁層の表面上に維持することができる。特に、５００℃を超え
るような温度でのシリコン成長プロセス時に、拡散を防止するためのバリアとし
て機能して核中心をなす原子を絶縁層の表面上に維持することができる。
【００７０】 必要であれば、拡散現象を抑制するために、低温（４００℃以下）にてジシラ
ンからのシリコン成長を行うことができる。
【００７１】 図７は、分散層をなす支持構造１１８ａを除去した後における、核中心１２２
ａ上へのシリコン製アイランド１２４の形成を示している。
【００７２】 上述のように、構造１１８ａの除去は、熱処理によっておよび／または紫外線
照射によって、行うことができる。
【００７３】 絶縁材料の表面に固定された核中心は、支持構造除去時においても、それぞれ
の場所に留まったままである。
【００７４】 核中心１２２ａどうしの間における付加的な核形成を一切防止するために、特
に、シラン系ガス（シラン、ジシラン）を使用してシリコン成長を起こす場合に
核中心１２２ａどうしの間における付加的な核形成を一切防止するために、成長
時に使用するガスに、水素を添加することができる。
【００７５】 以上のようにして、絶縁材料製層１１２の表面上に一様に分散した均質なアイ
ランドが得られる。
【００７６】 このような半導体アイランド構造を使用したクーロンブロッキングデバイスの
製造は、例えば、ドレイン領域およびソース領域の形成によって、また、ゲート
領域に形成によって、行うことができる。これら各領域は、マイクロエレクトロ
ニクスの分野において通常使用されているような手法によって、形成される。
【００７７】 ［参考文献］ （１）W. Claassen and J. Bloem, Journal of the Electrochemical Society 128, No. 6, pp. 1353-1359,(1981),“The Nucleation of CVD Silicon on SiO2 and Si3N4 Substrates”. （２）A.T. Voutsas and M.K. Hatalis, Journal of the Electrochemical Society 140, No. 1, pp. 282-288, (1993),“Surface Treatment Effect on the Grain Size and Surface Roughness of as-Deposited LPCVD Polysilicon Films”. （３）仏国特許出願公開明細書第２ ６６６ ０９２号。 （４）M. Takiyama, S. Ohtsuka, S. Hayashi, and M. Tachimori, 7th Inter- national Symposium on Silicon Material Science and Technology PV 94-10 (Electrochemical Society 1994),“Dielectric Degradation of Silicon Dioxide Films Caused By Metal Contaminations”. （５）R.K. Iler, The Colloid Chemistry of Silica and Silicates, p. 250, Cornell University Press (1955).
【図面の簡単な説明】
【図１】 クーロンブロッキング現象を使用した量子効果デバイスを極めて
概略的に示す平面図である。
【図２】 隙間を有した分散性単分子層が表面上に形成されているとともに
隙間には核中心が充填されている絶縁性支持体を概略的に示す断面図である。
【図３】 半導体材料製アイランドが形成された図２の支持体を概略的に示
す断面図である。
【図４】 単分子層支持構造とともに分散性単分子層が形成されているとと
もに核中心が面上に固定されている絶縁性支持体を概略的に示す断面図である。
【図５】 図４における分散性単分子層を形成するために使用可能な材料の
化学構造を示す図である。
【図６】 図４における分散性単分子層を形成するために使用可能な材料の
化学構造を示す図である。
【図７】 単分子層支持構造を除去した後かつ核中心上に半導体材料製アイ
ランドが形成された後における、図４の支持体を概略的に示す断面図である。
【図８】 図４における分散性単分子層を形成するために使用可能な材料の
化学構造を示す図である。
【符号の説明】
１１２ 電気絶縁材料 １１６ 分散層、単分子層 １１８ａ 分子支持構造 １２０ 隙間 １２２ 核中心 １２２ａ 核中心 １２４ 半導体アイランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブリジット・ムーアンダ フランス・Ｆ−78730・サン・ターヌル・ テン・イヴライン・リュ・ルイ・アメ・10 (72)発明者 セルジュ・パラサン フランス・Ｆ−78180・モンティグニー− ル−ブルトニュー・リュ・アントワーヌ・ コイペル・21 (72)発明者 ジャン−フィリップ・ブールゴワン フランス・Ｆ−78180・モンティグニー− ル−ブルトニュー・リュ・デ・ザルケイ ド・５ Ｆターム(参考） 5F045 AB02 AB32 AB33 AC01 AC07 AF07 AF14 AF20 HA16 HA18 【要約の続き】

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ａ）電気絶縁材料の表面上に、核中心（１２２；１２２ａ）
    を形成し；ｂ）それぞれの前記核中心上に半導体アイランド（１２４）を形成す
    る；ことによって、電気絶縁材料（１１２）の表面上に半導体アイランド（１２
    ４）からなるネットワークを形成するための方法であって、 前記核中心の形成を、分散層と称される少なくとも１つの層（１１６）を使用
    して行い、この場合、前記電気絶縁材料（１１２）の前記表面上において実質的
    に規則的な配列でもって前記核中心を分散させるために、前記分散層を、前記電
    気絶縁性材料（１１２）の前記表面上において実質的に規則的な分子構造を有し
    た材料から形成し、 前記核中心の分散度合いを、前記分散層を構成する前記分子構造によって固定
    することを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、 前記分散層（１１６）を、単分子層とすることを特徴とする方法。
  3. 【請求項３】 請求項１記載の方法において、 前記分散層として、互いに実質的に規則的に離間された複数の隙間（１２０）
    を有する分子構造（１１８）を備えた材料からなるものを使用し、 前記核中心を、該核中心の一様分散をもたらすためのマスクとして前記分散層
    を使用することにより、形成し、 前記核中心の形成後に、前記分散層（１１６）を除去することを特徴とする方
    法。
  4. 【請求項４】 請求項３記載の方法において、 前記分散層（１１６）を、一般構造がフタロシアニンタイプまたはポルフィリ
    ンタイプであるような４次の対称性を有した分子の中から選択された材料から形
    成し、 前記核中心を、Ａｌ、Ｍｇ、Ｓｅ、Ｃａの中から選択することを特徴とする方
    法。
  5. 【請求項５】 請求項１記載の方法において、 前記分散層（１１６）として、分子支持構造（１１８ａ）と該分子支持構造に
    対して分散した核中心（１２２ａ）とを有する材料からなるものを使用し、 前記絶縁材料の前記表面上に固定された前記核中心と前記支持構造とを切り離
    す処理を行い、これにより、前記支持構造を除去することを特徴とする方法。
  6. 【請求項６】 請求項５記載の方法において、 前記核中心（１２２ａ）と前記支持構造（１１８ａ）とを切り離すための前記
    処理を、熱処理および紫外線照射の一方または双方とすることを特徴とする方法
    。
  7. 【請求項７】 請求項５記載の方法において、 前記分散層（１１６）を、有機金属材料から形成することを特徴とする方法。
  8. 【請求項８】 請求項７記載の方法において、 前記分散層（１１６）を、ポルフィリンタイプの構造またはフタロシアニンタ
    イプの構造を有した層とすることを特徴とする方法。
  9. 【請求項９】 請求項１記載の方法において、 前記半導体材料を、シリコンとし、 前記アイランド（１２４）の形成を、前記核中心上への選択的シリコン成長に
    よって行うことを特徴とする方法。
  10. 【請求項１０】 請求項９記載の方法において、 前記シリコン成長を、シランに基づく化学気相成長によって行うことを特徴と
    する方法。
  11. 【請求項１１】 請求項１０記載の方法において、 シランと水素とを含有した混合ガスを使用することを特徴とする方法。
  12. 【請求項１２】 請求項１記載の方法において、 前記アイランド（１２４）の形成を、前記核中心上へのシリコン成長によって
    行うことを特徴とする方法。
  13. 【請求項１３】 請求項１記載の方法において、 前記絶縁材料を、ＳｉＯ2 およびＳｉ3Ｎ4のいずれかとすることを特徴とする
    方法。
  14. 【請求項１４】 請求項１３記載の方法において、 前記絶縁材料を、シリカ（ＳｉＯ2）とし、 前記核中心を、Ｆｅ、Ａｌ、Ｃａ、Ｍｇの中から選択した金属とし、 前記核中心の形成時に、前記金属が前記シリカに対して相互作用し得るよう、
    熱処理を併用することを特徴とする方法。
  15. 【請求項１５】 請求項１記載の方法において、 電気絶縁材料の表面上に核中心（１２２ａ）を形成するという前記ステップａ
    ）を行うに先立って、酸化シリコン層および窒化シリコン層の一方または双方を
    基体上に形成することによって前記絶縁材料製表面を形成することを特徴とする
    方法。
  16. 【請求項１６】 半導体アイランドからなるネットワークを具備したクーロ
    ンブロッキングタイプの量子構造を製造するための方法であって、 前記アイランドからなる前記ネットワークの形成を、請求項１〜１５のいずれ
    かに記載した方法に従って行うことを特徴とする方法。
JP2000525915A 1997-12-19 1998-12-17 絶縁性基体上に半導体アイランドからなる規則的ネットワークを形成するための方法 Withdrawn JP2001527289A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9716158A FR2772984B1 (fr) 1997-12-19 1997-12-19 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant
FR97/16158 1997-12-19
PCT/FR1998/002769 WO1999033099A1 (fr) 1997-12-19 1998-12-17 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant

Publications (1)

Publication Number Publication Date
JP2001527289A true JP2001527289A (ja) 2001-12-25

Family

ID=9514840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000525915A Withdrawn JP2001527289A (ja) 1997-12-19 1998-12-17 絶縁性基体上に半導体アイランドからなる規則的ネットワークを形成するための方法

Country Status (5)

Country Link
US (1) US6365491B1 (ja)
EP (1) EP1040515A1 (ja)
JP (1) JP2001527289A (ja)
FR (1) FR2772984B1 (ja)
WO (1) WO1999033099A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620710B1 (en) * 2000-09-18 2003-09-16 Hewlett-Packard Development Company, L.P. Forming a single crystal semiconductor film on a non-crystalline surface
FR2821575B1 (fr) * 2001-03-02 2003-10-24 Commissariat Energie Atomique Procede de greffage organique localise sans masque sur des protions conductrices ou semiconductrices de surfaces composites
US7791066B2 (en) * 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
WO2022011501A1 (zh) * 2020-07-13 2022-01-20 中国科学院宁波材料技术与工程研究所 仿贝壳多拱形结构纳米复合涂层、其制备方法与应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
JPS63239920A (ja) * 1987-03-27 1988-10-05 Canon Inc 半導体素子用基板の製造方法
FR2666092B1 (fr) 1990-08-23 1993-12-03 Commissariat A Energie Atomique Membranes organiques bidimensionnelles et leurs procedes de preparation.
US5731598A (en) * 1995-06-23 1998-03-24 Matsushita Electric Industrial Co. Ltd. Single electron tunnel device and method for fabricating the same
EP0788149A1 (en) * 1996-02-05 1997-08-06 Hitachi Europe Limited Method of depositing nanometre scale particles
CN1097857C (zh) * 1996-03-26 2003-01-01 三星电子株式会社 隧道效应器件及其制造方法

Also Published As

Publication number Publication date
WO1999033099A1 (fr) 1999-07-01
FR2772984A1 (fr) 1999-06-25
US6365491B1 (en) 2002-04-02
EP1040515A1 (fr) 2000-10-04
FR2772984B1 (fr) 2003-07-25

Similar Documents

Publication Publication Date Title
US6828235B2 (en) Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
US8497191B2 (en) Selective epitaxial growth method using halogen containing gate sidewall mask
KR960012256B1 (ko) 다결정 실리콘막의 형성 방법
US6326311B1 (en) Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure
JP5329800B2 (ja) 触媒ナノ粒子の制御および選択的な形成
DE112017002600T5 (de) Vertikale fet-einheiten mit mehreren kanallängen
US10797148B2 (en) III-V semiconductor layers, III-V semiconductor devices and methods of manufacturing thereof
DE102007063551A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
JP2008500745A (ja) 基板上の結晶質材料の製造
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
DE102021100965A1 (de) Epitaxiale strukturen für halbleitervorrichtungen
DE102019204737A1 (de) Hybrid-Gate-Schnitt
US6300217B1 (en) Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof
KR19990045170A (ko) 요철상 폴리실리콘층의 형성방법 및 이 방법의 실시에 사용되는기판처리장치와 반도체 메모리디바이스
JP2001527289A (ja) 絶縁性基体上に半導体アイランドからなる規則的ネットワークを形成するための方法
US11081490B2 (en) Integrated assemblies which include metal-containing interconnects to active-region pillars, and methods of forming integrated assemblies
JP2010232657A (ja) メモリ装置を製造するための方法
DE102019123165A1 (de) Verbindungsbauelement und verfahren
JP2900588B2 (ja) 結晶物品の形成方法
KR100802495B1 (ko) 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체소자
TWI809951B (zh) 具有多重碳濃度介電層的半導體元件
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR100744107B1 (ko) 캐패시터 제조 방법
CN117038634A (zh) 具有多重碳浓度介电层的半导体元件及其制备方法
US20040152293A1 (en) Methods of forming conductive connections, and methods of forming nanofeatures

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307