CN117038634A - 具有多重碳浓度介电层的半导体元件及其制备方法 - Google Patents

具有多重碳浓度介电层的半导体元件及其制备方法 Download PDF

Info

Publication number
CN117038634A
CN117038634A CN202310077441.0A CN202310077441A CN117038634A CN 117038634 A CN117038634 A CN 117038634A CN 202310077441 A CN202310077441 A CN 202310077441A CN 117038634 A CN117038634 A CN 117038634A
Authority
CN
China
Prior art keywords
dielectric layer
layer
upper middle
carbon concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310077441.0A
Other languages
English (en)
Inventor
黄则尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN117038634A publication Critical patent/CN117038634A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开一种半导体元件及其制备方法。该半导体元件包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构。该导电结构包括一底部部分，设置于该底部介电层中及位于该底部插塞上；一下中间部分，设置于该底部部分上及位于该下中间介电层中；一上中间部分，设置于该下中间部分上及位于该上中间介电层中；及一顶部部分，设置于该上中间部分上及位于该顶部介电层中。该下中间介电层的碳浓度大于该底部介电层的碳浓度。

Description

具有多重碳浓度介电层的半导体元件及其制备方法
交叉引用
本申请案主张美国第17/740,527及17/741,365号专利申请案的优先权(即优先权日为“2022年5月10日”)，其内容以全文引用的方式并入本文中。
技术领域
本公开涉及一种半导体元件及其制备方法，更具体地，涉及一种具有多重碳浓度介电层的半导体元件及其制备方法。
背景技术
半导体元件被用于各种电子应用中，例如个人计算机，移动电话，数码相机和其他电子设备。为满足对计算能力不断增长的需求，半导体元件的尺寸不断地缩小。然而，缩小尺寸导致了工艺中出现各种问题，并且这些问题更不断衍生出不同状况。因此，在提高半导体元件的性能、质量、良率和可靠性以及降低复杂度等方面仍然面临挑战。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本发明的一个方面提供了一种半导体元件，包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构包括一底部部分，设置于该底部介电层中及位于该底部插塞上，一下中间部分，设置于该底部部分上及位于该下中间介电层中，一上中间部分，设置于该下中间部分上及位于该上中间介电层中，及一顶部部分，设置于该上中间部分上及位于该顶部介电层中。该下中间介电层的碳浓度大于该底部介电层的碳浓度。
本发明的另一方面提供了一种半导体元件，包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构包括一底部部分，设置于该底部介电层中及位于该底部插塞上，一下中间部分，设置于该底部部分上及位于该下中间介电层中，一上中间部分，设置于该下中间部分上及位于该上中间介电层中，及一顶部部分，设置于该上中间部分上及位于该顶部介电层中。该上中间介电层的碳浓度大于该底部介电层的碳浓度。
本发明的另一方面提供一种制备半导体元件的方法，包括形成一第一绝缘层于一基底上；形成一底部插塞于该第一绝缘层中；依次形成一底部介电层、一下中间介电层、一上中间介电层及一顶部介电层于该第一绝缘层上；进行一开口蚀刻工艺，以形成沿该顶部介电层、该上中间介电层、该下中间介电层及该底部介电层的一开口，并借此暴露该底部插塞；及形成一导电结构于该开口中。该下中间介电层的碳浓度大于该底部介电层的碳浓度。
由于本公开的半导体元件的设计，通过对绝缘堆叠的不同层采用不同的碳浓度，即使对绝缘堆叠的不同层使用相同的蚀刻化学也可以控制临界尺寸，结果，可以改善导电结构对底部插塞的覆盖此外，由于导电结构的上中间部分临界尺寸较小，源自相邻导电结构的寄生电容可以保持在低水平。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
图1为流程图，例示本公开一实施例的一种半导体元件的制备方法；
图2至图6为剖面示意图，例示本公开一实施例的制备半导体元件的部分流程；
图7例示形成本公开一实施例的第一阻障层的工艺条件；
图8为剖面示意图，例示本公开一实施例的制备半导体元件的部分流程；
图9例示本公开一实施例的后处理中还原剂的脉冲及间隔时间；
图10例示本公开另一实施例的后处理中还原剂的脉冲及间隔时间；
图11及图12为剖面示意图，例示本公开一实施例的制备半导体元件的部分流程；
图13为剖面示意图，例示本公开另一实施例的的半导体元件。
附图标记说明：
1A：半导体元件
1B：半导体元件
101：基底
103：第一绝缘层
105：底部插塞
200：绝缘堆叠
201：底部介电层
203：下中间介电层
205：上中间介电层
207：顶部介电层
300：导电结构
301：底部部分
303：下中间部分
305：上中间部分
307：顶部部分
400：开口
501：硬遮罩层
503：开口
505：遮罩层
507：导电材料
601：第一阻障层
603：第二阻障层
CD1：临界尺寸
CD2：临界尺寸
CD3：临界尺寸
CD4：临界尺寸
T1：厚度
T2：厚度
T3：厚度
T4：厚度
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
在本公开中，半导体元件通常是指可以通过利用半导体特性来起作用的装置。如电光装置、发光显示装置、半导体电路和电子装置都将包括在半导体元件的类别中。
需要说明的是，在本发明的描述中，之上(或上)对应于Z方向的箭头方向，之下(或下)对应于Z方向箭头的相反方向。
图1为流程图，例示本公开一实施例的一种半导体元件1A的制备方法10。图2至图6为剖面示意图，例示本公开一实施例的制备半导体元件的部分流程。图7例示形成本公开一实施例的第一阻障层的工艺条件。
参照图1及图2，于步骤S11，提供一基底101，形成一第一绝缘层103在基底101上，形成多个底部插塞105在第一绝缘层103中，形成一绝缘堆叠200于第一绝缘层103上，及形成一硬遮罩层501于绝缘堆叠200上。
参照图2，基底101包括完全由至少一种半导体材料构成的块状半导体基底、多个装置元件(为清楚起见未示出)、多个介电层(为清楚起见未示出)和多个导电特征(为清楚起见未示出)。块状半导体基底是由如硅或锗的半导体元素所形成；或由硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、或其他III-V族或II-VI族半导体材料等半导体化合物所形成；或由上述组合所形成。
在一些实施例中，基底101包括绝缘体上半导体结构，其从底部到顶部由处理基底、绝缘体层和最顶部半导体材料层组成。处理基底和最顶部半导体材料层由与上述块状半导体基底相同的材料所形成。绝缘体层为结晶或非结晶介电材料，例如氧化物和/或氮化物。例如，绝缘体层为介电氧化物，如氧化硅。又例如，绝缘体层为介电氮化物，如氮化硅或氮化硼。再例如，绝缘体层包括介电氧化物和介电氮化物的堆叠，如以任意顺序堆叠的氧化硅及氮化硅或氮化硼。绝缘体层具有约10纳米和200纳米之间的厚度。
于本公开中，用于修饰成分(ingredient)、部件(component)、反应物的量(quantity)的术语“约”或“约当”是指例如通过用于制备浓缩物或溶液的典型测量和液体处理程序可能发生的数值变化。此外，变化亦可能源自测量程序中的非故意失误、制造组合物或实施方法时等情况中所使用的成分的制造、来源或纯度上的差异。在一些方面，术语“约”或“约当”是指所示数值10％以内的变化。在另一些方面，术语“大约”或“约当”是指所示数值5％以内的变化。在其他方面，术语“大约”或“约当”是指所示数值10％、9％、8％、7％、6％、5％、4％、3％、2％或1％以内的变化。
参照图2，装置元件形成于块状半导体基底或最顶部半导体材料层上。装置元件的一些部分形成于块状半导体基底中或最顶部半导体材料层中。装置元件为晶体管，例如互补金属氧化物半导体晶体管、金属氧化物半导体场效应晶体管、鳍式场效应晶体管等、或其组合。
参照图2，介电层形成于块状半导体基底或最顶部半导体材料层上，并覆盖装置元件。在一些实施例中，介电层由如氧化硅、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数介电材料等、或其组合所形成。低介电常数介电材料的介电常数小于3.0甚至小于2.5。在一些实施例中，低介电常数介电材料的介电常数小于2.0。介电层通过如化学气相沉积、等离子体增强化学气相沉积等的沉积工艺形成。沉积工艺后执行平坦化工艺，以去除多余的材料，并为后续处理步骤提供实质上平坦的表面。
参照图2，导电特征包括多个互连层和多个导电通孔。互连层间彼此分离并且沿着方向Z水平地设置于介电层中。导电通孔连接沿着方向Z相邻的互连层以及连接相邻的装置元件及互连层。在一些实施例中，导电通孔可以改善散热且可以提供结构支撑。在一些实施例中，导电特征由如钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如，碳化钽、碳化钛、碳化钽镁)、金属形成氮化物(例如氮化钛)、过渡金属铝化物、或其组合所形成。导电特征于形成介电层期间形成。
在一些实施例中，装置元件和导电特征一起构成基底101中的多个功能单元。在本揭示的描述中，功能单元通常是指出于功能目的而被划分为不同单元的功能相关电路。在一些实施例中，功能单元通常是高度复杂的电路，例如处理器内核、存储器控制器、或加速器单元。在一些其他实施例中，功能单元的复杂性和作用性的程度可视实际需求而定。
参照图2，第一绝缘层103形成于基底101上且由如二氧化硅、未掺杂的硅酸盐玻璃、氟硅酸盐玻璃、硼磷硅酸盐玻璃、旋涂低介电常数介电层、化学气相沉积低介电常数介电层、或其组合所形成。在一些实施例中，第一绝缘层103包括如旋涂玻璃的自平坦化材料或如SiLK TM的旋涂低介电常数介电材料。使用自平坦化介电材料可以避免执行后续平坦化工艺的需要。在一些实施例中，第一绝缘层103可以通过沉积工艺形成，包括如化学气相沉积、等离子体增强化学气相沉积、蒸镀、或旋涂。在一些实施例中，可以执行平坦化工艺，例如化学机械抛光，以为后续处理步骤提供实质上平坦的表面。
参照图2，底部插塞105沿着第一绝缘层103形成，且通过基底101的对应导电特征电耦合到基底101的装置元件。在一些实施例中，底部插塞105由如钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如，碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物、或其组合所形成。底部插塞105通过如嵌入式工艺或其他可应用的工艺来形成。
参照图2，绝缘堆叠200包括一底部介电层201、一下中间介电层203、一上中间介电层205及一顶部介电层207。
参照图2，底部介电层201形成于第一绝缘层103上。在一些实施例中，底部介电层201由如二氧化硅、未掺杂的硅酸盐玻璃、氟硅酸盐玻璃、硼磷硅酸盐玻璃、氮化硅、氧氮化硅、氮氧化硅、磷硅酸盐玻璃、或其组合所形成。在一些实施例中，底部介电层201为高介电常数介电材料(介电常数大于7.0)，包括但不限于金属氧化物，如氧化铪、氧化铪硅、铪硅氧氮化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、锆硅氧氮化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、氧化铝、铅钪钽氧化物、及铅锌铌酸盐。在本实施例中，底部介电层201为氧化硅或氮化硅。
参照图2，下中间介电层203形成于底部介电层201上。在一些实施例中，下中间介电层203由如碳掺杂氧化物或有机硅酸盐玻璃形成。在一些实施例中，下中间介电层203由如旋涂低介电常数介电层、化学气相沉积低介电常数介电层、多孔聚合物材料、或其组合所形成。
参照图2，上中间介电层205形成于下中间介电层203上。在一些实施例中，上中间介电层205由如碳掺杂氧化物或有机硅酸盐玻璃形成。在一些实施例中，上中间介电层205由如旋涂低介电常数介电层、化学气相沉积低介电常数介电层、多孔聚合物材料、或其组合所形成。
参照图2，顶部介电层207形成于上中间介电层205上。在一些实施例中，顶部介电层207由如碳掺杂氧化物或有机硅酸盐玻璃形成。在一些实施例中，顶部介电层207由如旋涂低介电常数介电层、化学气相沉积低介电常数介电层、多孔聚合物材料、或其组合所形成。在一些实施例中，下中间介电层203及顶部介电层207由相同的材料所形成。
在一些实施例中，下中间介电层203、上中间介电层205及顶部介电层207为通过将能量可去除材料(energy-removable material)暴露于如热、光或其组合的能量源而形成的多孔层。当使用热作为能量源时，能量处理的温度在约800℃和约900℃之间。当使用光作为能源时，可以使用紫外光。
在一些实施例中，多孔层包括骨架和设置在骨架之间的多个空间。空间之间可相互连接且充满空气。骨架包括低介电材料或甲基倍半硅氧烷(methylsilsesquioxane)。多孔层具有25％至75％之间的孔隙率。由于前述空间，多孔层充满空气，结果，多孔层的介电常数将显著低于由例如氧化硅所形成的层。因此，多孔层将显著降低形成于其中的导电特征之间的寄生电容。
在一些实施例中，能量可去除材料包括如热可分解材料、光子可分解材料、电子束可分解材料、或其组合。例如，能量可去除材料包括基材和可分解的致孔剂材料，致孔剂材料在暴露于能量源时被牺牲性地移除。在一些实施例中，可分解的致孔剂材料包括致孔剂有机化合物，其赋予孔隙率于能量可去除材料的基材。
在一些实施例中，下中间介电层203(或顶部介电层207)的孔隙率大于上中间介电层205的孔隙率。在一些实施例中，下中间介电层203的孔隙率和顶部介电层207的孔隙率实质地相同。在一些实施例中，下中间介电层203的孔隙率和顶部介电层207的孔隙率不同。例如，顶部介电层207的孔隙率大于下中间介电层203的孔隙率。
参照图2，在一些实施例中，下中间介电层203(或顶部介电层207)的碳浓度大于上中间介电层205的碳浓度。上中间介电层205的碳浓度大于底部介电层201的碳浓度。在一些实施例中，下中间介电层203的碳浓度和顶部介电层207的碳浓度实质地相同。在一些实施例中，下中间介电层203的碳浓度和顶部介电层207的碳浓度不同。例如，下中间介电层203的碳浓度大于或小于顶部介电层207的碳浓度。
参照图2，在一些实施例中，下中间介电层203(或顶部介电层207)的介电常数小于上中间介电层205的介电常数。上中间介电层205的介电常数小于底部介电层201的介电常数。
参照图2，在一些实施例中，下中间介电层203的厚度T1小于上中间介电层205的厚度T2。在一些实施例中，厚度T2大于顶部介电层207的厚度T3。
在一些实施例中，下中间介电层203的厚度T1和顶部介电层207的厚度T3实质地相同。在一些实施例中，下中间介电层203的厚度T1和顶部介电层207的厚度T3不同。例如，下中间介电层203的厚度T1大于顶部介电层207的厚度T3。
在一些实施例中，下中间介电层203的厚度T1和底部介电层201的厚度T4实质地相同。在一些实施例中，下中间介电层203的厚度T1和底部介电层201的厚度T4不同。例如，底部介电层201的厚度T4大于下中间介电层203的厚度T1。
参照图2，硬遮罩层501形成于顶部介电层207上。在一些实施例中，硬遮罩层501由如氮化硼、氮化硼硅、磷氮化硼、硼碳氮化硅等所形成。硬遮罩层501可通过成膜工艺及处理工艺形成。详细地，于成膜工艺中，可于顶部介电层207上方引入第一前驱物以形成一硼基层，第一前驱物为基于硼的前驱物。随后，在处理工艺中，可引入第二前驱物以与硼基层反应，且将硼基层转变为硬遮罩层501，第二前驱物为基于氮的前驱物。在一些实施例中，第一前驱物为如乙硼烷、环硼氮烷或环硼氮烷的烷基取代的硼衍生物。在一些实施例中，第二前驱物为例如氨或肼。
参照图1、3及4，于步骤S13，图案化硬遮罩层501以形成多个硬遮罩开口503。
参照图3，于硬遮罩层501上形成一遮罩层505。遮罩层505为光刻胶层，且包括硬遮罩开口503的图案。
参照图4，执行一硬遮罩蚀刻工艺去除硬遮罩层501的部分以形成硬遮罩开口503。顶部介电层207的部分将通过硬遮罩开口503暴露。于形成硬遮罩开口503后，遮罩层505可通过例如灰化工艺或其他可应用的工艺移除。
参照图1及5，于步骤S15，沿着绝缘堆叠200形成多个开口400以暴露底部插塞105。
为了描述的简洁、清楚和方便起见，仅描述了一个开口400。
参照图5，进行一开口蚀刻工艺去除顶部介电层207、上中间介电层205、下中间中介电层203及底部介电层201的部分，以形成开口400。在一些实施例中，于开口蚀刻工艺期间，顶部介电层207、上中间介电层205及下中间介电层203的蚀刻化学(etchingchemistries)是相同。然而，于开口蚀刻工艺中，上中间介电层205的蚀刻速率与顶部介电层207(或下中间介电层203)的蚀刻速率不同。在一些实施例中，开口蚀刻工艺期间的蚀刻速率与对应层的碳浓度有关。例如，对下中间介电层203(具有较高碳浓度)的蚀刻速率高于对上中间介电层205(具有较低碳浓度)的蚀刻速率。
因此，开口400的最终轮廓将与不同层的蚀刻速率有关。例如，对于具有较高碳浓度的顶部介电层207(或下中间介电层203)，较高的蚀刻速率可导致横向扩展的扩展侧壁轮廓。相反地，对于具有较低碳浓度的上中间介电层205，较低的蚀刻速率将导致类双曲线的侧壁轮廓。
参照图5，在开口蚀刻工艺中，下中间介电层203的蚀刻化学与底部介电层201的蚀刻化学不同。例如，开口蚀刻工艺是两阶段蚀刻工艺，第一阶段用于蚀刻顶部介电层207、上中间介电层205和下中间介电层203，第二阶段用于蚀刻底部介电层201。所产生的侧壁轮廓将与蚀刻化学有关。在一些实施例中，与底部介电层201对应的开口400的侧壁轮廓是锥形的。在一些实施例中，与底部介电层201对应的开口400的宽度可以沿Z方向由下向上逐渐变宽。在一些实施例中，与底部介电层201对应的开口400的侧壁轮廓为整体具有一个均匀的斜率。
需要注意的是，在开口蚀刻工艺之后可能会留下一些蚀刻残留物(为清楚起见未示出)。蚀刻残留物可以是开口蚀刻工艺后，开口400的内表面上的残留物质。取决于要蚀刻的材料，蚀刻残留物可以具有不同的构成。蚀刻残留物可能对所得半导体元件1A的产量和/或可靠性产生不利影响。可以执行清洁工艺以去除蚀刻残留物。然而，使用稀释的氟化氢的传统清洁工艺可能导致底部插塞105的底切，这可能导致在开口400的后续沉积期间的电子迁移。结果，可能影响所制得的半导体元件1A的产量和/或可靠性。
在一些实施例中，可以在清洁工艺之前执行预清洁处理以减少传统清洁工艺的不利影响(例如，底部插塞105的底切)。
预清洁处理处理期间，图5所示(在开口蚀刻工艺之后)的半导体元件半成品将以大约10rpm及大约2000rpm之间或大约100rpm和1000rpm之间的速率旋转。预清洁溶液将喷洒到半导体元件半成品上以覆盖半导体元件半成品的整个正面。在将预清洁溶液施加到半导体元件半成品的正面的同时，可以将水或其他合适的溶液施加到半导体元件半成品的背面以清洁半导体元件半成品的背面。
在一些实施例中，预清洁溶液包括螯合剂、腐蚀抑制剂、胺氟化物(aminefluoride)、表面活性剂、或溶剂。在一些实施例中，胺氟化物和表面活性剂是可选的。
通常地，螯合剂也可称为络合剂或钳合剂。螯合剂具有称为配位子的带负电荷的离子，其与游离金属离子结合并形成可溶的组合错合物。螯合剂可用于从半导体元件半成品中去除金属离子。不受任何特定理论的限制，螯合剂还可以减少或避免通过开口400暴露的底部插塞105被腐蚀。
在一些实施例中，预清洁溶液的螯合剂包括乙二胺四乙酸、聚丙烯酸酯、碳酸盐、膦酸盐、葡糖酸盐、N,N'-双(2-羟基苯基)乙二亚氨基二乙酸、三乙烯四氨基六乙酸、去铁铁胺B、N,N',N"-三[2-(N-羟基羰基)乙基]-1,3,5-苯三甲酰胺和/或乙二胺二邻羟基苯乙酸。在一些实施例中，螯合剂的浓度在约0.001mg/L和约300mg/L之间或在约0.01mg/L和约3mg/L之间。在一些实施例中，或者，螯合剂的浓度在预清洁溶液的1ppm和约400ppm之间，或优选地在预清洁溶液的约40ppm。
预清洁溶液的腐蚀抑制剂用于减少或避免在随后的清洁工艺中的金属腐蚀。在一些实施例中，腐蚀抑制剂包括在分子中具有至少一个巯基的脂肪醇化合物。构成醇化合物的碳原子数为2个以上，与巯基键合的碳原子及与羟基键合的另一碳原子相邻键合。例如，腐蚀抑制剂为2-巯基乙醇和/或硫代甘油。在一些实施例中，预清洁溶液中腐蚀抑制剂的浓度为约0.0001重量％至约10重量％或约0.001重量％至约1重量％。当浓度太低时，腐蚀抑制效果可能被限制在不能令人满意的程度。然而，过高的浓度并不总是提供进一步增加的腐蚀抑制效果，且由于带有巯基的化合物特有的气味，将使其难以处理。
或者，在一些实施例中，预清洁溶液的腐蚀抑制剂包括芳烃化合物，例如苯并三唑和/或5-甲基苯并咪唑。或者，在一些实施例中，预清洁溶液的腐蚀抑制剂包括尿酸、腺嘌呤、咖啡因和/或嘌呤。
或者，在一些实施例中，预清洁溶液的腐蚀抑制剂包括乙醛酸。由于作为还原材料的乙醛酸的存在，即使金属材料在预清洁处理过程中暴露，通过调节其中的乙醛酸浓度来控制预清洁溶液的氧化还原电位，介于预清洁溶液与暴露的金属材料之间的电子转移可以被控制，故金属材料的腐蚀将可被避免。
或者，在一些实施例中，预清洁溶液的腐蚀抑制剂包括2-巯基乙醇、硫代甘油、苯并三唑、5-甲基苯并咪唑、尿酸、腺嘌呤、咖啡因、嘌呤和/或乙醛酸。
在一些实施例中，预清洁溶液的胺氟化物包括氢氟酸甲胺、氢氟酸乙胺、氢氟酸丙胺、氟化四甲铵、氟化四乙铵、氢氟乙醇胺、氢氟酸甲基乙醇胺、氢氟酸二甲基乙醇胺和/或氢氟酸三乙二胺。胺氟化物可用于去除蚀刻残留物。
在一些实施例中，预清洁溶液中胺氟化物的浓度可以根据蚀刻残留物的成分来决定。例如，胺氟化物的浓度可以在预清洁溶液的整个组成的约0.1质量％和约5质量％之间，或在预清洁溶液的整个组成的约0.2质量％和约3质量％之间。通过将胺氟化物的浓度设置在上述范围内，可以保证预清洁溶液中的胺氟化物能够去除蚀刻残留物，同时防止胺氟化物腐蚀通过开口400暴露的底部插塞105的金属材料及抑制对通过开口400暴露的介电层的蚀刻。即，如果预清洁溶液中的胺氟化物浓度过低，去除残留物的能力将不足；如果浓度过高，金属材料可能会被腐蚀，且暴露的介电层可能会被蚀刻或发生结构变化。
表面活性剂的目的是防止颗粒在从半导体元件半成品上移开后重新附着或重新沉积回半导体元件半成品上。防止颗粒重新附着至关重要，因为颗粒的重新附着将会增加整个处理的时间。表面活性剂的目的还包括赋予对防水材料层的亲和性。通常地，表面活性剂是长烃链，通常包含亲水性(极性水溶性基团)和疏水性基团(非极性水不溶性基团)。表面活性剂以其非极性基团附着到粒子以及半导体元件半成品的正面。结果，表面活性剂的极性基团将背离芯片且背离颗粒指向覆盖半导体元件半成品正面的预清洁溶液。由于颗粒及半导体元件半成品正面上的表面活性剂的极性基团，因此溶液中被表面活性剂结合的颗粒将被半导体元件半成品的正面静电排斥。
在一些实施例中，预清洁溶液的表面活性剂包括非离子、阴离子或非离子和阴离子化合物的混合物。非离子是指表面活性剂的极性端具有静电而非离子电荷，阴离子是指表面活性剂的极性端具有负离子电荷。非离子表面活性剂可以是例如聚氧乙烯丁基苯基醚，阴离子表面活性剂可以是例如聚氧乙烯烷基苯基硫酸盐。在一些实施例中，预清洁溶液的一种或多种表面活性剂的浓度在约1ppm和约100ppm之间。在一些实施例中，非离子表面活性剂在预清洁溶液中的浓度为约30ppm，并且阴离子表面活性剂在预清洁溶液中的浓度为约30ppm。在一些实施例中，预清洁溶液的表面活性剂的浓度为预清洁溶液的整个组成的0.0001质量％至10质量％，或预清洁溶液的整个组成约0.001质量％至约5质量％。通过将浓度设定在上述范围内，可以确保向半导体元件半成品的正面的润湿性与表面活性剂的浓度相称。
在一些实施例中，预清洁溶液的溶剂可以是去离子水。
在一些实施例中，图5中所示的半导体元件半成品的正面是将被预清洁溶液覆盖(或浸泡)约2分钟。接下来，可以使用去离子水清洗半导体元件半成品以去除预清洁溶液。
在一些实施例中，可以在预清洁处理之后执行一干燥工艺。干燥工艺的执行通过在约100rpm及约6000rpm之间或约3000rpm之间旋转约20秒，且使用气流以干燥半导体元件半成品。在一些实施例中，氮或异丙醇可用于促进干燥工艺。在一些实施例中，干燥工艺是可选的，即，清洁工艺可以在预清洁溶液润洗后直接进行。
传统上，清洁工艺可以单独使用稀释的氢氟酸进行，无需任何预清洁处理。在将导电材料填充到开口400中之后，下面的底部插塞105可能被损坏以引起轮廓缺陷(例如，底切)或电子迁移。相反地，在本实施例中，下面的底部插塞105可以被预清洁溶液中包含的螯合剂和/或腐蚀抑制剂保护，结果，可以减少或避免轮廓缺陷或电子迁移。因此，可以提高所得半导体元件1A的产量和可靠性。
参照图1、6和7，于步骤S17，在开口400中共形地形成一第一阻障层601。
参照图6和图7，第一阻障层601可以通过化学气相沉积(也称为第一化学气相沉积工艺)形成。详细地，第一阻障层601的形成可以包括一气体源引入步骤、一第一吹扫步骤、一反应物流动步骤和一第二吹扫步骤。气体源引入步骤、第一吹扫步骤、反应物流动步骤和第二吹扫步骤可以视为一个循环。可以执行多个循环以获得第一阻障层601的期望厚度。
例如，图5所示(预清洁工艺和清洁工艺之后)的半导体元件半成品的部件将被载入反应室中。于气体源引入步骤中，在时段P1期间，可以将包含前驱物和反应物的气体源引入反应室。前驱物和反应物可以扩散穿过边界层并到达图5所示的半导体元件半成品的表面(即，硬遮罩层501的顶面和开口400的内表面)。前驱物和反应物可以吸附并随后于上述表面上迁移。被吸附的前驱物和被吸附的反应物可以在上述表面上发生反应并形成固体的副产物。固体的副产物可以在上述表面上形成核。核可以成长成岛，并且岛可以在上述表面上合并成连续的薄膜。于第一吹扫步骤中，在时段P2期间，可以将如氩气的吹扫气体注入反应室以吹扫出气态副产物、未反应的前驱物和未反应的反应物。
于反应物流动步骤中，在时间P3期间，反应物可以单独引入反应室以将连续的薄膜变成第一阻障层601。在第二吹扫步骤中，在时段P4期间，可以将如氩气的吹扫气体注入反应室以吹扫出气态副产物和未反应的反应物。
在一些实施例中，前驱物是四氯化钛。反应物是氨。由于四氯化钛和氨之间的不完全反应，四氯化钛和氨可能在表面上反应并形成包含高氯化物污染的氮化钛膜。反应物流动步骤中的氨可降低氮化钛膜的氯化物含量。氨处理后的氮化钛膜可视为第一阻障层601。
在一些实施例中，使用化学气相沉积的第一阻障层601的形成可以在等离子体的帮助下进行。等离子体源可以为氩气、氢气、或其的组合。
需要说明的是，通过第一化学气相沉积形成的第一阻障层601与通过原子层沉积工艺所形成的层相比，其具有较大的晶粒尺寸。结果，由第一化学气相沉积形成的第一阻障层601的导电性将得到提升。
图8为剖面示意图，例示本公开一实施例的半导体元件1A的制备方法的部分流程。图9例示本公开一实施例的后处理中还原剂的脉冲及间隔时间。图10例示本公开另一实施例的后处理中还原剂的脉冲及间隔时间，纵轴表示气流，横轴表示时间。图11及图12为剖面示意图，例示本公开一实施例的半导体元件1A的制备方法的部分流程。
参照图1及图8至图12，于步骤S19，在第一阻障层601上共形地形成一第二阻障层603，且在开口400中形成多个导电结构300。
参照图8，第二阻障层603共形地形成在第二阻障层603上且位于开口400中。在一些实施例中，第二阻障层603由例如铜、铜合金、银、金、钨、铝、镍等所形成。在本实施例中，第二阻障层603由钨所形成。
参照图8，可以通过例如脉冲成核层法(pulsed nucleation layer method，也称为第二化学气相沉积工艺)来形成第二阻障层603。通常地，在脉冲成核层法中，反应物(例如还原剂或前驱物)的脉冲可以被依序地注入反应室，并通常通过反应物的脉冲之间的吹扫气体脉冲将反应物从反应室中清除。第一反应物可以被吸附到基底(例如，第一阻障层601)上，且可用于与下一个反应物(例如，第二反应物)反应。以循环方式(也称为沉积循环)重复上述过程，直到达到所需的厚度。
应该注意的是，脉冲成核层法通常通过其更高的操作压力范围(大于1Torr)和其更高的每循环生长速率(大于每循环1个单层膜生长)，而与原子层沉积有所区别。于脉冲成核层法期间，腔室的压力在从约1Torr到约400Torr的范围。
例如，第二化学气相沉积工艺的沉积循环步骤包括含硅还原剂的脉冲和含钨前驱物的脉冲。第一阻障层601最初暴露于含硅还原剂的脉冲，接着暴露于含钨前驱物的脉冲。暴露于含硅还原剂的脉冲及含钨前驱物的脉冲可以定义为一个沉积循环。可以重复沉积循环直到实现第二阻障层603的期望厚度。通过增加第二化学气相沉积工艺的沉积循环的重复次数，第二阻障层603的侧壁覆盖率将提升，且在开口400的顶端具有更少的悬垂。
硅烷和相关化合物得吸附到金属氮化物表面，例如在某些集成电路应用中，用作阻挡层材料的氮化钛和氮化钨。任何合适的硅烷或硅烷衍生物都作为含硅还原剂，包括硅烷的有机衍生物。通常理解的是，硅烷以自限方式吸附在基材表面上，以产生名义上的单层硅烷物质。因此，吸附物质的量很大程度上与硅烷用量无关。
在一些实施例中，于暴露于沉积循环的含硅还原剂的脉冲期间，基底温度在约200℃和约475℃之间、在约300℃和约400℃之间、或约300℃。在一些实施例中，于暴露于沉积循环的含硅还原剂的脉冲期间，腔室压力在约1Torr和约350Torr之间、或固定在约40Torr。暴露时间(或脉冲时间)部分取决于剂量和腔室条件。在一些实施例中，第一阻障层601被暴露直到表面被至少一饱和的硅烷物质层充分且均匀地覆盖。在一些实施方案中，含硅还原剂单独提供。在一些实施例中，含硅还原剂与载体气体一同提供，载体气体为例如氩或氩-氢混合物。
一旦第一阻障层601被硅烷物质充分覆盖，含硅还原剂的脉冲将停止。可以执行一吹扫工艺以清除第一阻障层601表面附近的残留气体反应物。可以使用如氩气、氢气、氮气或氦气的载体气体来执行吹扫工艺。
在一些实施例中，含钨前驱物包括六氟化钨、六氯化钨或六羰基钨。在一些实施例中，含钨前驱物包括不含氟的有机金属化合物，例如MDNOW(甲基环戊二烯基-二羰基亚硝基-钨)和EDNOW(乙基环戊二烯基-二羰基亚硝基-钨)。在一些实施例中，含钨前驱物以稀释气体的形式提供，同时伴随气体如氩气、氮气、氢气、或其组合。
在一些实施例中，于暴露于沉积循环的含钨前驱物的脉冲期间，基底温度在约200℃和约475℃之间、在约300℃和约400℃之间、或约300℃。在一些实施例中，于暴露于沉积循环的含钨前驱物的脉冲期间，腔室压力在约1Torr和约350Torr之间。含钨前驱物的剂量和基底暴露时间(或脉冲时间)将根据许多因素而变化。通常，可以进行曝光直到吸附的硅烷物质与含钨前驱物反应被充分消耗，以产生第二阻障层603。此后，可以停止含钨前驱物的脉冲，且使用如氩气、氢气、氮气或氦气的载体气体来执行吹扫工艺。
传统上，需使用原子层沉积以形成一额外的层来改善第二阻障层603的侧壁覆盖率；相比之下，在本实施例中，通过增加第二化学气相沉积工艺的沉积循环的重复次数来提高侧壁覆盖率，因此，不需要额外的层；结果，可以降低制备半导体元件1A的复杂性和成本。
在一些实施例中，第二化学气相沉积工艺包括在脉冲成核层法(即，第二化学气相沉积)的沉积循环之前执行一初始沉积步骤。在一些实施例中，初始沉积步骤包括提供含硼烷前驱物的脉冲和随后的含钨前驱物的脉冲，各脉冲后皆跟着一吹扫脉冲。在一些实施例中，初始沉积步骤的含硼烷前驱物为例如硼烷、乙硼烷、三硼烷或具有氢的卤化硼(例如BF3、BCl3)。在一些实施例中，初始沉积步骤的含硼烷前驱物以稀释气体的形式提供，其伴随有气体如氩气、氮气、氢气、硅烷、或其组合。例如，乙硼烷提供自稀释的来源(例如，5％乙硼烷和95％氮)。
在一些实施例中，于初始沉积步骤的含硼烷前驱物的脉冲期间，基底温度介于约200℃与约475℃之间、约300℃与约400℃之间、或约300℃。在一些实施例中，于初始沉积步骤的含硼烷前驱物的脉冲期间，腔室压力在约1Torr和约350Torr之间。
在一些实施例中，初始沉积步骤的含钨前驱物包括六氟化钨、六氯化钨或六羰基钨，或不含氟的有机金属化合物，例如MDNOW(甲基环戊二烯基-二羰基亚硝基-钨)和EDNOW(乙基环戊二烯基-二羰基亚硝基-钨)。在一些实施例中，初始沉积步骤的含钨前驱物以稀释气体的形式提供，其伴随有气体如氩气、氮气、氢气、或其组合。
在一些实施例中，于暴露于含钨前驱物期间，基底温度在约200℃和约475℃之间、在约300℃和约400℃之间、或约300℃。在一些实施例中，于暴露于含钨前驱物期间，腔室压力在约1Torr和约350Torr之间。
参照图9，在一些实施例中，在形成第二阻障层603之后，可以对第二阻障层603进行后处理。于后处理期间，在第二阻障层603上形成随后的导电层之前，可以将第二阻障层603暴露于一个或多个还原剂的脉冲。暴露于还原剂的脉冲可以提高包括第二阻障层603和随后的导电层的整体结构的电阻率。
参照图9，第二阻障层603将暴露于多个还原剂的脉冲，脉冲之间具有间隔时间。于间隔时间内，没有还原剂流向第二阻障层603。在一些实施例中，还原剂为乙硼烷，亦可使用其他还原剂。在一些实施例中，于脉冲期间，还原剂的流速在约100标准立方厘米每分钟(sccm)和500sccm之间。在一些实施例中，每个还原剂的脉冲的脉冲时间(或脉冲持续时间)在约0.5秒和约5秒之间，或在约1秒和2秒之间。在一些实施例中，还原剂的脉冲的数量在2和8之间。在一些实施例中，后处理的工艺压力在约2Torr和约100Torr之间，或在约20Torr和约40Torr之间。
在一些实施例中，还原剂以稀释气体的形式提供，其伴随有气体如氩气、氮气、氢气、硅烷、或其组合。例如，乙硼烷提供自稀释的来源(例如，5％乙硼烷和95％氮)。在一些实施例中，惰性气体/氢气混合物可以在还原剂脉冲和后处理的间隔时间期间连续地流向第二阻障层603。在一些实施例中，惰性气体为氩气。相反地，在后处理的间隔时间期间，除了连续流动的惰性气体/氢气混合物或其他背景气体之外，没有其他气体流到第二阻障层603，即，在还原剂的脉冲之间的间隔时间内，没有介入脉冲操作。
在一些实施例中，在后处理之前，可以将图8所示的半导体元件半成品预热到约375℃和约415℃之间，或约395℃以稳定半导体元件半成品。在一些实施例中，后处理之后的半导体元件半成品可以被加热到约375℃和约415℃之间，或大约395℃。暴露后处理之前的预热过程和后处理之后的热处理可以增强膜的附着力并改善薄层电阻的不均匀性。
在一些实施例中，在后处理之后，将第二阻障层603暴露于额外的含钨前驱物，以在随后将导电层沉积在第二阻障层603上之前形成第二阻障层603的额外部分。可以使用任何合适的含钨前驱物。例如，含钨前驱物包括六氟化钨、六氯化钨或六羰基钨。含钨前驱物可以稀释气体的形式提供，其伴随气体如氩气、氮气、氢气、或其组合。
参照图10，备选地，在一些实施例中，第二阻障层603交替地暴露于多种还原剂的脉冲，在脉冲之间具有间隔时间。在间隔时间，没有还原剂流向第二阻障层603。在一些实施例中，如乙硼烷和含钨前驱物的还原剂可以交替地流入(或引入)到第二阻障层603。
在一些实施例中，乙硼烷的流速在约100sccm和约500sccm之间，或约300sccm。在一些实施例中，含钨前驱物包括例如六氟化钨、六氯化钨或六羰基钨。含钨前驱物的流速在约100sccm和约500sccm之间，或约100sccm。在一些实施例中，脉冲时间(或脉冲持续时间)在约0.5秒和5秒之间，或在约1秒和2秒之间。在一些实施例中，每个脉冲之间的间隔时间在大约2秒和大约5秒之间。在一些实施例中，脉冲的数量在2和8之间。在一些实施例中，腔室压力在约2Torr和约100Torr之间，或在约20Torr和约40Torr之间。
在一些实施例中，脉冲时间应该足够短以确保没有或实质上没有钨沉积。在一些实施例中，在后处理期间施加到第二阻障层603的含钨前驱物的量小于在形成第二阻障层603期间施加到第一阻障层601的含钨前驱物的量。在一些实施例中，在后处理期间施加到第二阻障层603的含钨前驱物的脉冲时间小于在形成第二阻障层603期间施加到第一阻障层601的含钨前驱物的脉冲时间。
在某些实施例中，还原剂和含钨前驱物脉冲可以短至小于1秒。在一个示例中，乙硼烷(B2H6)将脉冲1秒，接着1秒的吹扫，然后接着1秒的六氟化钨(WF6)脉冲，最后接着2.5秒的吹扫。该循环将重复四次。
不受特定理论的限制，在乙硼烷脉冲之间引入六氟化钨脉冲可以帮助从第二阻障层603的表面清除未反应的乙硼烷，否则其会促进微剥离的发生。
在一些实施例中，后处理将被执行在约10秒至约50秒之间，或约10秒至约30秒之间。较长的后处理时间(或持续时间)可能会导致乙硼烷分解，这对后续导电层的电阻率有不利影响。
在一些实施例中，可以在形成第二阻障层603之后执行蚀刻工艺以去除在开口400的顶端处的第二阻障层603的悬垂(如果有的话)。在一些实施例中，蚀刻工艺可以是各向异性蚀刻工艺。在一些实施例中，可以在后处理之前执行蚀刻工艺。在一些实施例中，蚀刻工艺可以在后处理之后进行。
参照图11，可以在第二阻障层603上形成一层导电材料507并完全填充开口400。在一些实施例中，导电材料507可以是与第二阻障层603相同的材料(例如，钨)。导电材料层507可以通过例如物理气相沉积、原子层沉积、分子层沉积、化学气相沉积、原位自由基辅助沉积、金属有机化学气相沉积、分子束外延、溅射、电镀、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积、或其组合所形成。在本实施例中，导电材料层507是通过化学气相沉积(也称为第三化学气相沉积)形成。
在一些实施例中，第三化学气相沉积包括初始沉积步骤、沉积循环和本体步骤。第三化学气相沉积的初始沉积步骤通过类似于图8所示的第二化学气相沉积的初始沉积步骤的程序来执行，于此不再赘述。第三化学气相沉积的沉积循环通过类似于图8所示的第二化学气相沉积的沉积循环步骤的程序来执行，于此不再赘述。第三化学气相沉积的主体步骤包括将含钨前驱物和如还原剂的共反应物流入(或引入)到包括第二阻障层603的半导体元件半成品。第三化学气相沉积的主体步骤的示例工艺压力在约10Torr和约500Torr之间。第三化学气相沉积的主体步骤的示例基底温度在约250℃和约495℃之间。第三化学气相沉积的本体步骤的含钨前驱物为例如六氟化钨、氯化钨或六羰基钨。第三化学气相沉积的本体步骤的还原剂为例如氢气、硅烷、乙硅烷、肼、乙硼烷或锗烷。通过包括主体步骤而不是依赖于沉积循环，可以在更短的时间内填充开口400。
由于采用第二化学气相沉积法形成的第二阻障层603可以提供良好的侧壁覆盖率，因此后续形成的导电材料层507可以填满开口400而不会形成空隙。因此，形成的导电材料层507可以具有改良的导电性。
在一些实施例中，第三化学气相沉积的沉积循环步骤的重复次数少于第二化学气相沉积的沉积循环步骤的重复次数。在一些实施例中，第三化学气相沉积的沉积循环步骤的重复次数和第二化学气相沉积的沉积循环步骤的重复次数可以相同或实质地相同。
在一些实施例中，导电材料层507中钨的晶粒尺寸大于30nm、大于50nm、大于70nm、大于80nm、大于85nm、或大于87nm。在一些实施例中，导电材料层507包括α相钨。
参照图12，执行平坦化工艺，例如化学机械抛光，直到顶部介电层207的顶表面被暴露以去除多余材料并为后续处理步骤提供实质上平坦的表面。在平坦化工艺之后，开口400中剩余的导电材料507被视为该些导电结构300。为了描述的简洁、清楚和方便起见，仅描述一个导电结构300。
参照图12，导电结构300包括在底部介电层201中的一底部部分301、在下中间介电层203中和在底部部分301上的一下中间部分303、在上中间介电层205中和在下中间介电层203上的一上中间部分305、及在上介电层207和上中间部分305上的一顶部307。
需要注意的是，导电结构300的形状由开口400决定。例如，顶部介电层207或下中间介电层203包括扩展的侧壁轮廓。上中间部分305包括类双曲线状的侧壁轮廓。底部部分301包括锥形侧壁轮廓。因此，上中间部分305的临界尺寸CD2小于下中间部分303的临界尺寸CD1或顶部307的临界尺寸CD3。底部部分301的临界尺寸CD4小于下中间部分303的临界尺寸CD1。在一些实施例中，下中间部分303的临界尺寸CD1和临界尺寸CD3实质地相同。在一些实施例中，下中间部分303的临界尺寸CD1和临界尺寸CD3不同。由于上中间部分305的临界尺寸CD2较小，故相邻上中间部分305之间的距离可以增加，结果，可以减少相邻导电结构300的寄生电容。
在一些实施例中，上中间部分305的临界尺寸CD2小于底部部分301的临界尺寸CD4。在一些实施例中，上中间部分305的临界尺寸CD2和底部部分301的临界尺寸CD4实质地相同。
通过对绝缘堆叠200的不同层采用不同的碳浓度，即使对绝缘堆叠200的不同层使用相同的蚀刻化学，也可以控制临界尺寸，结果，可以改善导电结构300对底部插塞105的覆盖(overlay)，同时将源自相邻导电结构300的寄生电容保持在低水平。
图13为剖面示意图，例示本公开另一实施例的的半导体元件1B。
参照图13，半导体元件1B具有与图12所示类似的结构。图13与图12相同或相似的元件已经用相似的元件标号标记，并且省略了重复的描述。
参照图13，绝缘堆叠200仅包括底部介电层201、上中间介电层205和顶部介电层207。上中间介电层205设置在底部介电层201上。导电结构300包括底部部分301、上中间部分305和顶部307。上中间部分305设置在底部部分301上和上中间介电层205中。
本发明的一个方面提供了一种半导体元件，包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构包括一底部部分，设置于该底部介电层中及位于该底部插塞上，一下中间部分，设置于该底部部分上及位于该下中间介电层中，一上中间部分，设置于该下中间部分上及位于该上中间介电层中，及一顶部部分，设置于该上中间部分上及位于该顶部介电层中。该下中间介电层的碳浓度大于该底部介电层的碳浓度。
本发明的另一方面提供了一种半导体元件，包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构包括一底部部分，设置于该底部介电层中及位于该底部插塞上，一下中间部分，设置于该底部部分上及位于该下中间介电层中，一上中间部分，设置于该下中间部分上及位于该上中间介电层中，及一顶部部分，设置于该上中间部分上及位于该顶部介电层中。该上中间介电层的碳浓度大于该底部介电层的碳浓度。
本发明的另一方面提供一种制备半导体元件的方法，包括形成一第一绝缘层于一基底上；形成一底部插塞于该第一绝缘层中；依次形成一底部介电层、一下中间介电层、一上中间介电层及一顶部介电层于该第一绝缘层上；进行一开口蚀刻工艺，以形成沿该顶部介电层、该上中间介电层、该下中间介电层及该底部介电层的一开口，并借此暴露该底部插塞；及形成一导电结构于该开口中。该下中间介电层的碳浓度大于该底部介电层的碳浓度。
由于本公开的半导体元件的设计，通过对绝缘堆叠200的不同层采用不同的碳浓度，即使对绝缘堆叠200的不同层使用相同的蚀刻化学也可以控制临界尺寸，结果，可以改善导电结构300对底部插塞105的覆盖。此外，由于导电结构300的上中间部分305的临界尺寸较小，源自相邻导电结构300的寄生电容可以保持在低水平。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (17)

1.一种半导体元件，包括：
一第一绝缘层，设置于一基底上；
一底部插塞，设置于该第一绝缘层中；
一底部介电层、一上中间介电层及一顶部介电层，依次堆叠在该第一绝缘层上；及
一导电结构，包括：
一底部部分，设置于该底部介电层中及位于该底部插塞上；
一上中间部分，设置于该底部部分上及位于该上中间介电层中；及
一顶部部分，设置于该上中间部分上及位于该顶部介电层中；
其中该上中间介电层的碳浓度大于该底部介电层的碳浓度。
2.如权利要求1所述的半导体元件，其中该上中间介电层的碳浓度小于该顶部介电层的碳浓度。
3.如权利要求2所述的半导体元件，其中该上中间部分的临界尺寸小于该顶部部分的临界尺寸。
4.如权利要求3所述的半导体元件，其中该上中间部分的临界尺寸小于该底部部分的临界尺寸。
5.如权利要求3所述的半导体元件，其中该上中间部分的临界尺寸与该底部部分的临界尺寸实质地相同。
6.如权利要求3所述的半导体元件，其中该底部介电层的介电常数大于该上中间介电层的介电常数。
7.如权利要求6所述的半导体元件，其中该上中间介电层的介电常数大于该顶部介电层的介电常数。
8.如权利要求7所述的半导体元件，其中该底部介电层包括氧化硅和氮化硅。
9.如权利要求3所述的半导体元件，其中该上中间介电层的厚度大于该顶部介电层的厚度。
10.如权利要求3所述的半导体元件，其中该底部部分包括一锥形侧壁轮廓。
11.如权利要求3所述的半导体元件，其中该上中间部分包括一类双曲线状侧壁轮廓。
12.一种半导体元件的制备方法，包括：
形成一第一绝缘层于一基底上；
形成一底部插塞于该第一绝缘层中；
依次形成一底部介电层、一下中间介电层、一上中间介电层及一顶部介电层于该第一绝缘层上；
进行一开口蚀刻工艺，以形成沿该顶部介电层、该上中间介电层、该下中间介电层及该底部介电层的一开口，并借此暴露该底部插塞；及
形成一导电结构于该开口中；
其中该下中间介电层的碳浓度大于该底部介电层的碳浓度。
13.如权利要求12所述的半导体元件的制备方法，其中该上中间介电层的碳浓度小于该下中间介电层的碳浓度。
14.如权利要求13所述的半导体元件的制备方法，其中该顶部介电层的碳浓度大于该上中间介电层的碳浓度。
15.如权利要求14所述的半导体元件的制备方法，其中该上中间介电层的碳浓度大于该底部介电层的碳浓度。
16.如权利要求15所述的半导体元件的制备方法，其中该底部介电层的介电常数大于该上中间介电层的介电常数。
17.如权利要求16所述的半导体元件的制备方法，其中该上中间介电层的介电常数大于该下中间介电层的介电常数。
CN202310077441.0A 2022-05-10 2023-02-01 具有多重碳浓度介电层的半导体元件及其制备方法 Pending CN117038634A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/741,365 US20230369097A1 (en) 2022-05-10 2022-05-10 Method for fabricating semiconductor device with multi-carbon-concentration dielectrics
US17/741,365 2022-05-10
US17/740,527 2022-05-10

Publications (1)

Publication Number Publication Date
CN117038634A true CN117038634A (zh) 2023-11-10

Family

ID=88623183

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211719268.1A Pending CN117038713A (zh) 2022-05-10 2022-12-30 半导体元件
CN202310077441.0A Pending CN117038634A (zh) 2022-05-10 2023-02-01 具有多重碳浓度介电层的半导体元件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211719268.1A Pending CN117038713A (zh) 2022-05-10 2022-12-30 半导体元件

Country Status (2)

Country Link
US (1) US20230369097A1 (zh)
CN (2) CN117038713A (zh)

Also Published As

Publication number Publication date
US20230369097A1 (en) 2023-11-16
CN117038713A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
TWI781229B (zh) 基材上選擇性沉積金屬薄膜之方法
CN111801439B (zh) 沉积方法
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US20070108404A1 (en) Method of selectively depositing a thin film material at a semiconductor interface
US11488857B2 (en) Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process
US20050245082A1 (en) Process for removing organic materials during formation of a metal interconnect
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
US11942362B2 (en) Surface modification layer for conductive feature formation
CN102005405A (zh) 钨栓塞的制造方法
CN117038634A (zh) 具有多重碳浓度介电层的半导体元件及其制备方法
TWI809951B (zh) 具有多重碳濃度介電層的半導體元件
US20230369209A1 (en) Semiconductor device with multi-carbon-concentration dielectrics
CN111029298A (zh) 一种铜互连层的制造方法
US20230335495A1 (en) Semiconductor device with liner structure
US20230335437A1 (en) Method for fabricating semiconductor device with liner structure
US20220367254A1 (en) Semiconductor Device and Method of Manufacture
US8153518B2 (en) Method for fabricating metal interconnection of semiconductor device
CN104037117A (zh) 一种半导体器件及其制作方法
US20230274932A1 (en) Selective inhibition for selective metal deposition
TW202343575A (zh) 具有襯層結構之半導體元件的製備方法
CN117199117A (zh) 具有复合接触结构的半导体元件
CN111180384A (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination