FR2772984A1 - Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant - Google Patents

Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant Download PDF

Info

Publication number
FR2772984A1
FR2772984A1 FR9716158A FR9716158A FR2772984A1 FR 2772984 A1 FR2772984 A1 FR 2772984A1 FR 9716158 A FR9716158 A FR 9716158A FR 9716158 A FR9716158 A FR 9716158A FR 2772984 A1 FR2772984 A1 FR 2772984A1
Authority
FR
France
Prior art keywords
nucleation
islands
layer
insulating material
distribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9716158A
Other languages
English (en)
Other versions
FR2772984B1 (fr
Inventor
Francois Martin
Jean Michel Nunzi
Brigitte Mouanda
Serge Palacin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR9716158A priority Critical patent/FR2772984B1/fr
Priority to PCT/FR1998/002769 priority patent/WO1999033099A1/fr
Priority to JP2000525915A priority patent/JP2001527289A/ja
Priority to US09/554,277 priority patent/US6365491B1/en
Priority to EP98962497A priority patent/EP1040515A1/fr
Publication of FR2772984A1 publication Critical patent/FR2772984A1/fr
Application granted granted Critical
Publication of FR2772984B1 publication Critical patent/FR2772984B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Procédé de formation d'un réseau d'îlots (124) de matériau semi-conducteur sur un matériau isolant électrique (112), comprenant : a) le dépôt à la surface du matériau isolant électrique de germes de nucléation (122),b) la formation d'îlots de matériau (124) semi-conducteur respectivement sur les germes de nucléation. Conformément à l'invention, le dépôt des germes de nucléation est effectué en utilisant au moins une couche (116) dite de répartition en un matériau présentant une structure moléculaire sensiblement régulière, formée sur la surface du matériau isolant électrique (112), pour répartir de façon sensiblement régulière les germes de nucléation à la surface du matériau isolant électrique.

Description

PROCEDE DE FORMATION D'UN RESEAU REGULIER D'ILOTS SEMI
CONDUCTEURS SUR UN SUBSTRAT ISOLANT
Domaine technique
La présente invention concerne un procédé de formation d'un réseau régulier d'îlots semi-conducteurs sur un substrat isolant. De tels îlots semi-conducteurs peuvent être utilisés pour la fabrication de dispositifs quantiques tels que les dispositifs mettant en oeuvre un phénomène de blocage de Coulomb.
Le phénomène de blocage de Coulomb se produit dans des îlots conducteurs ou semi-conducteurs à la fois isolés électriquement de leur environnement et faiblement couplés à celui-ci par effet tunnel. La mise en oeuvre de ce phénomène à des températures proches de la température ambiante requiert que la capacité totale de chaque îlot soit de l'ordre de l'atto farad. Les dimensions des îlots sont généralement de l'ordre du nanomètre.
L'invention trouve des applications notamment dans la fabrication de mémoires et de circuits logiques avec une très forte densité d'intégration.
Etat de la technique antérieure
La figure 1 annexée représente une vue de dessus, très schématique, d'un dispositif 10 utilisant des îlots semi-conducteurs.
Les références 12 et 14 désignent un premier et un second réservoirs d'électrons du dispositif 10 à effet quantique, dont le fonctionnement met en oeuvre le phénomène de blocage de Coulomb. Ces réservoirs sont, par exemple, le drain et la source d'une structure de type transistor à effet de champ, ou d'un dispositif micro-électronique tel qu'une mémoire.
Entre les deux réservoirs d'électrons 12, 14 se trouve une région avec un ensemble d'îlots 16, ou grains, semi-conducteurs.
Lors de la fabrication d'une telle région, on constate que la formation des îlots est aléatoire et irrégulière.
Lorsque la formation des îlots est obtenue par un procédé de nucléation, elle répond à une loi statistique de distribution des centres de nucléation fixée par des lois thermodynamiques connues et exposées par exemple, dans le document (1) dont la référence est indiquée à la fin de la présente description. On sait par exemple qu'une surface de nitrure de silicium est plus favorable à une densité de nucléation élevée qu ' une surface de silice (SiO2) car le mécanisme de dépôt de silicium à partir de silane repose sur la formation d'espèces de type SiH2 qui diffusent rapidement sur une surface à forte densité de liaisons
OH telle qu'une surface de SiO2.
On sait aussi que la densité de nucléation du silicium peut être augmentée par des traitements spécifiques. Dans un traitement décrit dans le document (2), dont la référence est indiquée également à la fin de la présente description, les densités de nucléation obtenues après nettoyage de la silice en bain chimique (notamment en bain à base d'acide sulfurique et d'eau oxygénée), sont supérieures à celles obtenues sans traitement. Ce phénomène est vraisemblablement attribuable à la présence d'impuretés laissées par le bain à la surface de la silice.
Toutefois, la nucléation, même lorsqu'elle est favorisée par des impuretés, reste un phénomène statistique, qui ne permet pas de créer des îlots de silicium régulièrement espacés.
L'irrégularité de la répartition des germes de nucléation, et partant, des îlots de matériau semiconducteur, s'accompagne d'une inhomogénéité de la taille des îlots. Ce phénomène limite la qualité et les performances des dispositifs électroniques à blocage de
Coulomb, utilisant une telle structure.
Exposé de l'invention
La présente invention a pour but de proposer un procédé de formation d'un réseau d'îlots régulièrement espacés sur un support isolant électrique.
Un but est également de proposer un tel procédé permettant d'obtenir des îlots de taille homogène.
Un but est encore de proposer un dispositif électronique du type à blocage de Coulomb utilisant un réseau d'îlots régulièrement espacés, obtenu conformément à l'invention.
Pour atteindre ces buts, l'invention a plus précisément pour objet un procédé de formation d'un réseau d'îlots de matériau semi-conducteur sur une surface d'un matériau isolant électrique. Le procédé comprend a) le dépôt à la surface du matériau isolant électrique
de germes de nucléation, b) la formation d'îlots de matériau semi-conducteur sur
chacun des germes de nucléation.
Conformément à l'invention, le dépôt des germes de nucléation est effectué en utilisant au moins une couche, dite de répartition, en un matériau présentant une structure moléculaire sensiblement régulière, formée sur la surface de matériau isolant électrique, pour répartir de façon sensiblement régulière les germes de nucléation à la surface du matériau isolant électrique.
On entend par îlots semi-conducteurs, des grains de matériau semi-conducteur formés par croissance sur les germes de nucléation. Ces grains présentent des dimensions réduites comprises, par exemple, entre 1 et 10 nanomètres. Leur croissance peut être assistée ou favorisée par un traitement thermique.
Par ailleurs, on entend par germe de nucléation toute impureté susceptible de favoriser la formation locale d'un grain, en particulier un cristal, de semiconducteur. L'impureté peut provoquer la formation du cristal soit directement, soit indirectement en engendrant dans la surface du matériau isolant électrique une modification locale de structure susceptible de favoriser la formation du cristal de semi-conducteur.
La couche de répartition peut, conformément à des mises en oeuvre particulières de l'invention, être utilisée soit comme masque pour le dépôt de germes, soit directement comme couche d'apport des germes.
Selon la première mise en oeuvre particulière proposée, on utilise une couche de répartition en un matériau avec une structure moléculaire présentant des interstices espacés sensiblement régulièrement et on dépose les germes de nucléation en utilisant la couche de répartition comme masque de dépôt pour répartir uniformément les germes de nucléation, la couche de répartition étant éliminée après le dépôt des germes de nucléation.
A titre d'exemple, le matériau utilisé pour la couche de répartition peut être un matériau organique du type phtalocyanine ou porphyrine (molécule à noyau porphire).
Les germes sont, par exemple en un métal tel que, préférentiellement, Ai, Mg, Ca, Se. Ces métaux, sous forme atomique, sont susceptibles d'interagir à la surface de la silice. D'autres métaux tels que Cu ou Ni peuvent également être retenus. Ces métaux sont cependant susceptibles de diffuser, même à basse température, dans le matériau isolant, lorsque celui-ci est en silice.
Les germes sont répartis sur la couche de répartition afin de venir prendre place dans les interstices et se fixer sur la surface isolante dans les interstices. La fixation des germes sur la surface isolante a lieu notamment par sorption chimique.
Pour permettre une mise en place aisée des germes dans les interstices de la couche de répartition, cette couche peut être, de préférence, réalisée sous forme de mono-couche, c'est-à-dire sous forme de couche mono-moléculaire.
La formation d'une couche mono-moléculaire peut avoir lieu, par exemple, selon une technique, connue en soi, appelée technique de Langmuir-Blodgett. On peut se reporter à ce sujet au document (3) dont la référence est indiquée à la fin de la présente description.
Selon la deuxième mise en oeuvre particulière de l'invention proposée, on utilise une couche de répartition en un matériau présentant une structure moléculaire de support et des germes de nucléation régulièrement répartis sur la structure moléculaire de support. Après mise en place de cette couche sur ia surface du matériau isolant, on effectue un traitement pour séparer les germes de nucléation, fixés sur la surface du matériau isolant, et la structure de support, afin d'éliminer cette structure.
Le matériau de la couche de répartition est par exemple un matériau organométallique comportant des sites de métal, formant les germes, dans une structure moléculaire présentant des propriétés d'autoorganisation pour assurer une répartition régulière des sites métalliques à la surface du matériau isolant.
A titre d'exemple, lorsque le matériau isolant est de la silice (six2) les germes de nucléation peuvent comporter un métal choisi parmi Fe, Al, Ca et
Mg. Le dépôt des germes de nucléation est accompagné d'un traitement thermique permettant au métal d'interagir avec la silice.
Un traitement thermique permet alors la modification de la surface de silice pour former localement des composés de type silicate tels que FeSiOq, FMg2Si 3, FMg2SiO4, CaSiO4 ou de type aluminium tétraédrique. On peut se reporter à ce sujet aux documents (4) et (5) dont les références sont indiquées à la fin de la présente description.
Ces composés modifient localement la surface de la silice et favorisent ainsi la formation des îlots de semi-conducteur.
Le traitement, pour séparer les germes de nucléation et la structure moléculaire de support de la couche de répartition, comporte un traitement thermique et/ou un traitement par rayonnement ultraviolet. Ce traitement permet de détruire et d'éliminer la structure moléculaire de support.
L'invention a également pour objet un procédé de fabrication d'un dispositif quantique du type à blocage de Coulomb comportant un réseau d'îlots semiconducteurs, dans lequel le réseau d'îlots est réalisé conformément au procédé décrit ci-dessus.
L'invention concerne enfin un dispositif électronique de type à blocage de Coulomb, comprenant un premier et un second réservoirs d'électrons séparés par une région comportant un ensemble d'îlots semiconducteurs nanométriques formés sur un substrat isolant électrique, et dans lequel les îlots sont régulièrement espacés sur le substrat isolant électrique.
Les premier et second réservoirs sont, par exemple, les source et drain d'une structure de transistor ou de cellule de mémoire.
D'autres caractéristiques et avantages de la présente invention ressortiront mieux de la description qui va suivre, en référence aux figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif.
Brève description des figures
- La figure 1, déjà décrite, est une vue de dessus, très schématique, d'un dispositif à effet quantique utilisant un phénomène de blocage de Coulomb.
- La figure 2 est une coupe schématique d'un support isolant sur lequel on a formé une monocouche de répartition présentant des interstices, les interstices étant comblés par des germes de nucléation.
- La figure 3 est une coupe schématique du support de la figure 2 sur lequel on a formé des îlots de matériau semi-conducteur.
- La figure 4 est une coupe schématique d'un support isolant sur lequel on a formé une monocouche de répartition présentant une structure moléculaire de support et des germes de nucléation fixés sur la structure de support.
- Les figures 5 et 6 sont des représentations des formules de matériaux utilisables pour la réalisation de la couche de répartition de la figure 4.
- La figure 7 est une coupe schématique du support de la figure 4, après élimination de la structure de support et après formation d'îlots semiconducteurs sur les germes.
Description détaillée de modes de mise en oeuvre de l'invention
La référence 110 sur la figure 2 indique un substrat, tel que, par exemple, un substrat de silicium ou de verre, sur lequel est formée une couche 112 de matériau isolant électrique tel que de la silice (SiO2) ou du nitrure de silicium (Si3N4).
Sur la surface 114 de la couche 112 de matériau isolant électrique est (sont) formée(s) une ou plusieurs couche(s) 116 monomoléculaire(s) d'un matériau dont les molécules s'agencent selon un motif sensiblement régulier. Les molécules sont représentées schématiquement avec la référence 118. Les dimensions des molécules sont considérablement exagérées pour des raisons de clarté.
Le dépôt des couches monomoléculaires 116 est effectué selon le procédé dit de Langmuir-Blodgett. Il s'agit, par exemple de couches de porphyrine.
Le matériau utilisé est choisi de telle façon que les molécules des différentes monocouches peuvent se superposer de façon à définir des interstices ou des canaux vides.
Sur la figure 2, on n'a représenté qu'une seule couche monomoléculaire qui présente des interstices 120 entre les molécules 118.
Des germes de nucléation 122, tels que par exemple les atomes de métal déjà cités, sont ensuite déposés sur la couche de répartition 116 pour venir se loger dans les interstices 120.
Les germes de nucléation se fixent par adsorption à la surface de la couche 112 de matériau isolant. Cette fixation peut être assistée éventuellement par un traitement thermique.
Après la fixation des germes 122, la ou les couches de répartition 116 peu(ven)t être éliminée(s). Ceci peut avoir lieu par un traitement thermique et/ou un traitement U.V.
Après l'élimination de la couche de répartition, un semi-conducteur est formé à la surface de l'échantillon par un procédé de dépôt chimique en phase vapeur ou par un procédé d'évaporation, par exemple.
Dans l'exemple décrit, on procède à un dépôt de silicium à partir de silane ou de polysilane.
Le dépôt de silicium est favorisé par les germes de nucléation 122 autour desquels se forment respectivement des îlots 124 de silicium, visibles à la figure 3.
Le dépôt de silicium est poursuivi jusqu'à l'obtention d'îlots à la taille souhaitée.
A titre d'exemple, les îlots peuvent avoir un rayon de 2,5 nm et être mutuellement séparés par une distance de l'ordre de 10 nm. Ainsi, une densité de surface d'îlots de 1012/cm2 peut être obtenue.
De plus, les îlots présentent une taille sensiblement homogène.
La figure 4 montre une variante de mise en oeuvre de l'invention. Pour des raisons de clarté des références identiques sont attribuées à des parties de cette figure qui sont identiques ou similaires à celles des figures précédentes.
Sur la couche 112 de matériau isolant, en silice dans l'exemple décrit, on forme une couche 116 de répartition comme pour la mise en oeuvre correspondant à la figure 2.
Toutefois, le matériau utilisé pour former la couche de répartition 116 de la figure 4 contient des germes de nucléation 122a. La couche 116 constitue ainsi une couche d'apport de germes.
Plus précisément, on peut considérer que le matériau utilisé pour former la couche de répartition 116 présente une structure moléculaire de support 118a qui comporte localement, à des emplacements régulièrement espacés des atomes 122a pouvant constituer les germes de nucléation.
Avantageusement, les molécules utilisées présentent une symétrie d'ordre 4 qui facilite leur agencement sur la couche de matériau isolant.
On peut utiliser, par exemple, des composés organométalliques présentant une structure de type porphyrine (organométallique à noyau porphine).
Les figures 5 et 6 sont des représentations de formules de structures moléculaires également utilisables pour cette mise en oeuvre particulière. Il s'agit d'organométalliques dérivés de phtalocyanine ou de naphtocyanine.
Dans les formules génériques de ces composés, représentées aux figures 5 et 6, R représente un alkoxysilane, R' représente un groupement organique fonctionnel hydrophile ou hydrophobe, alkyle ou aromatique, M représente un métal trivalent ou pentavalent susceptible de former le germe de nucléation et N représente un atome azote.
Ces molécules présentent une symétrie d'ordre 4, et sont en forme d'une croix dont la longueur des bras est déterminée par la taille des groupements organiques qui les constituent.
La distance entre les atomes de métal, c'est-àdire les germes de nucléation, est déterminée par la longueur des bras de la molécule.
On peut ainsi obtenir des réseaux avec des distances différentes entre les sites de nucléation (germes) simplement en changeant les groupements organiques.
A titre d'exemple, pour obtenir une distance entre les sites de nucléation de l'ordre de 10 nm, on utilise un réseau de molécules jointives dont le rayon est de l'ordre de 5 nm.
Par retour à la figure 4, on note que le matériau de la couche de répartition 116 peut être formé à la surface de la couche de silice 112 par le procédé de Langmuir-Blodgett soit, par exemple, par un greffage covalent sur la couche de silice de molécules comportant des sites spécifiques d'interaction avec la surface.
La technique de Langmuir-Blodgett, nécessite un appareillage particulier et utilise des molécules amphiphiles préalablement organisées en monocouches à une interface air-eau. Ces molécules organisées sont ensuite déposées sur le substrat. Le greffage covalent s'opère à partir d'une solution des molécules à déposer. L'ordre final résulte des localisations respectives sur la molécule des sites d'interaction avec la surface et des sites d'interaction entre molécules voisines.
Lorsque les germes de nucléation 122a de la couche de répartition 116 sont formés par des atomes de cuivre ou de nickel, ces éléments risquent de diffuser rapidement dans la couche isolante 112 lorsque celle-ci est en silice.
Ainsi, on peut utiliser une couche isolante 112 en nitrure de silicium ou une couche isolante 112 comportant une sous-couche de nitrure de silicium.
Le nitrure de silicium joue alors un rôle de barrière de diffusion et permet de maintenir l'atome constituant le germe à la surface de la couche isolante, notamment lors d'un procédé de dépôt de silicium à des températures supérieures à 500"C.
Si nécessaire, pour réduire le phénomène de diffusion, un dépôt de silicium à base de disilane à basse température (moins de 400"C) peut être effectué.
La figure 7 montre la formation d'îlots de silicium 124 sur les germes 122a après élimination de la structure de support 118a de la couche de répartition.
L'élimination de cette structure peut avoir lieu, comme évoqué précédemment par un traitement thermique et/ou par rayonnement ultraviolet.
Les germes, fixés à la surface de la couche de matériau isolant y demeurent lors de ces traitements.
Pour éviter toute nucléation parasite entre les germes 122a, notamment lorsque le dépôt de silicium est effectué au moyen de gaz à base de silane (silane, disilane), de l'hydrogène peut être ajouté au gaz pendant le dépôt.
On obtient ainsi des îlots homogènes et uniformément répartis à la surface de la couche de matériau isolant 112.
La fabrication d'un dispositif à blocage de
Coulomb utilisant une telle structure d'îlots semiconducteurs est complétée par la formation de régions de drain et de source, et par la formation d'une grille, par exemple. Ces éléments sont réalisés selon des techniques usuelles dans le domaine de la microélectronique.
DOCUMENTS CITES (1)
W. Claassen and J. Bloem, Journal of the
Electrochemical society 128, n" 6, pp. 1353-1359,
(1981), "The Nucleation of CVD Silicon on SiO2 and
Si3N4 Substrates".
(2)
A.T. Voutsas et M.K. Hatalis, Journal of the
Electrochemical society 140, n" 1, pp. 282-288,
(1993), "Surface Treatment Effect on the Grain
Size and Surface Roughness of as-Deposited LPCVD
Polysilicon films".
(3)
FR-A-2 666 092 (4)
M. Takiyama, S. Ohtsuka, S. Hayashi, and M.
Tachimori, 7th International Symposium on Silicon
Material Science and Technology PV 94-10
(Electrochemical Society 1994) "Dielectric
Degradation of Silicon Dioxide Films Caused By
Metal Contaminations".
(5)
R.K. Iler, The Colloid Chemistry of Silica and
Silicates, p.
250 Cornell University Press (1955).

Claims (17)

REVEND I CAT IONS
1. Procédé de formation d'un réseau d'îlots (124) de matériau semi-conducteur sur une surface d'un matériau isolant électrique (112), comprenant a) le dépôt à la surface du matériau isolant électrique
de germes de nucléation (122, 122a), b) la formation d'îlots de matériau (124) semi
conducteur respectivement sur les germes de
nucléation, caractérisé en ce que le dépôt des germes de nucléation est effectué en utilisant au moins une couche (116), dite de répartition, en un matériau présentant une structure moléculaire sensiblement régulière, formée sur la surface du matériau isolant électrique (112) pour répartir de façon sensiblement régulière les germes de nucléation à la surface du matériau isolant électrique.
2. Procédé selon la revendication 1, dans lequel la couche de répartition (116) est une couche monomoléculaire.
3. Procédé selon la revendication 1, dans lequel on utilise une couche de répartition en un matériau avec une structure moléculaire (118) présentant des interstices (120) espacés sensiblement régulièrement et on dépose les germes de nucléation (122) en utilisant la couche de répartition comme masque de dépôt pour répartir uniformément les germes de nucléation, la couche de répartition (116) étant éliminée après le dépôt des germes de nucléation.
4. Procédé selon la revendication 3, dans lequel la couche de répartition (116) est en un matériau choisi parmi les molécules à symétrie d'ordre 4, de type générique phtalocyanine et porphyrine, et dans lequel les germes de nucléation sont choisis parmi
Al, Mg, Se, Ca.
5. Procédé selon la revendication 1, dans lequel on utilise une couche de répartition (116) en un matériau présentant une structure moléculaire de support (118a) et des germes de nucléation (122a) répartis sur la structure moléculaire de support et dans lequel on effectue un traitement pour séparer les germes de nucléation, fixés sur la surface du matériau isolant, et la structure de support, afin d'éliminer cette structure.
6. Procédé selon la revendication 5, dans lequel le traitement pour séparer les germes de nucléation (122a) et la structure de support (118a) comporte un traitement thermique et/ou un traitement par rayonnement ultraviolet.
7. Procédé selon la revendications 5, dans lequel la couche de répartition (116) est en un matériau organométallique.
8. Procédé selon la revendication 7, dans lequel la couche de répartition (116) est une couche présentant une structure de type porphyrine ou phtalocyanine.
9. Procédé selon la revendication 1, dans lequel le matériau semi-conducteur est du silicium, et dans lequel la formation des îlots (124) comporte le dépôt sélectif de silicium sur les germes de nucléation.
10. Procédé selon la revendication 9, dans lequel le dépôt de silicium est un dépôt chimique en phase vapeur à base de silane.
11. Procédé selon la revendication 10, dans lequel on utilise un mélange d'un gaz à base de silane, et d'hydrogène.
12. Procédé selon la revendication 1, la formation des îlots (124) comporte un traitement thermique pour favoriser la croissance du silicium sur les germes de nucléation.
13. Procédé selon la revendication 1, dans lequel le matériau isolant est choisi parmi SiO2 et Si3N4.
14. Procédé selon la revendication 13, dans lequel le matériau isolant est de la silice (Si02)1 dans lequel les germes de nucléation comportent un métal choisi parmi Fe, Al, Ca et Mg et dans lequel le dépôt des germes de nucléation est accompagné d'un traitement thermique permettant au métal d'interagir avec la silice.
15. Procédé selon la revendication 1, comprenant préalablement à l'étape a) la préparation de la surface de matériau isolant par formation d'une couche d'oxyde de silicium et/ou de nitrure de silicium sur un substrat.
16. Procédé de fabrication d'une structure quantique du type à blocage de Coulomb comportant un réseau d'îlots semi-conducteurs dans lequel le réseau d'îlots est réalisé conformément à au moins une des revendications précédentes.
17. Dispositif électronique de type à blocage de Coulomb, comprenant un premier et un second réservoirs d'électrons séparés par une région comportant un ensemble d'îlots semi-conducteurs nanométriques formés sur un substrat isolant électrique, caractérisé en ce que les îlots sont régulièrement espacés sur le substrat isolant électrique.
FR9716158A 1997-12-19 1997-12-19 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant Expired - Lifetime FR2772984B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR9716158A FR2772984B1 (fr) 1997-12-19 1997-12-19 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant
PCT/FR1998/002769 WO1999033099A1 (fr) 1997-12-19 1998-12-17 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant
JP2000525915A JP2001527289A (ja) 1997-12-19 1998-12-17 絶縁性基体上に半導体アイランドからなる規則的ネットワークを形成するための方法
US09/554,277 US6365491B1 (en) 1997-12-19 1998-12-17 Method for forming a uniform network of semiconductor islands on an insulating substrate
EP98962497A EP1040515A1 (fr) 1997-12-19 1998-12-17 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9716158A FR2772984B1 (fr) 1997-12-19 1997-12-19 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant

Publications (2)

Publication Number Publication Date
FR2772984A1 true FR2772984A1 (fr) 1999-06-25
FR2772984B1 FR2772984B1 (fr) 2003-07-25

Family

ID=9514840

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9716158A Expired - Lifetime FR2772984B1 (fr) 1997-12-19 1997-12-19 Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant

Country Status (5)

Country Link
US (1) US6365491B1 (fr)
EP (1) EP1040515A1 (fr)
JP (1) JP2001527289A (fr)
FR (1) FR2772984B1 (fr)
WO (1) WO1999033099A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620710B1 (en) * 2000-09-18 2003-09-16 Hewlett-Packard Development Company, L.P. Forming a single crystal semiconductor film on a non-crystalline surface
FR2821575B1 (fr) * 2001-03-02 2003-10-24 Commissariat Energie Atomique Procede de greffage organique localise sans masque sur des protions conductrices ou semiconductrices de surfaces composites
US7791066B2 (en) * 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
CN101743618B (zh) * 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
US11795538B2 (en) * 2020-07-13 2023-10-24 Ningbo Institute Of Materials Technology & Engineering, Chinese Academy Of Sciences Nano composite coating having shell-simulated multi-arch structure as well as preparation method and application thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239920A (ja) * 1987-03-27 1988-10-05 Canon Inc 半導体素子用基板の製造方法
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
EP0750353A2 (fr) * 1995-06-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Dispositif à effet tunnel à électron unique et méthode de fabrication
EP0788149A1 (fr) * 1996-02-05 1997-08-06 Hitachi Europe Limited Méthode pour déposer des particules nanométriques
WO1997036333A1 (fr) * 1996-03-26 1997-10-02 Samsung Electronics Co., Ltd Dispositif a effet de tunnel et procede de fabrication de ce dispositif

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666092B1 (fr) 1990-08-23 1993-12-03 Commissariat A Energie Atomique Membranes organiques bidimensionnelles et leurs procedes de preparation.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
JPS63239920A (ja) * 1987-03-27 1988-10-05 Canon Inc 半導体素子用基板の製造方法
EP0750353A2 (fr) * 1995-06-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Dispositif à effet tunnel à électron unique et méthode de fabrication
EP0788149A1 (fr) * 1996-02-05 1997-08-06 Hitachi Europe Limited Méthode pour déposer des particules nanométriques
WO1997036333A1 (fr) * 1996-03-26 1997-10-02 Samsung Electronics Co., Ltd Dispositif a effet de tunnel et procede de fabrication de ce dispositif
EP0836232A1 (fr) * 1996-03-26 1998-04-15 Samsung Electronics Co., Ltd. Dispositif a effet de tunnel et procede de fabrication de ce dispositif

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HUA Y L ET AL: "SUBSTITUTED SILICON PHTHALOCYANINE LANGMUIR-BLODGETT FILM AND ITS POSSIBLE USE IN ELECTRONIC DEVICES", THIN SOLID FILMS, vol. 192, no. 2, 15 November 1990 (1990-11-15), pages 383 - 390, XP000162463 *
ISZ S ET AL: "SUPRAMOLECULAR ARCHITECTURE IN LANGMUIR-BLODGETT FILMS "MOLECULAR THICK CONDUCTING MEMBRANES"", SYNTHETIC METALS, vol. 71, no. 1 - 03, 1995, pages 2017/2018, XP002060811 *
KOZO KATAYAMA ET AL: "A NEW FIELD-EFFECT TRANSISTOR BASED ON THE METAL-INSULATOR TRANSISTOR", JOURNAL OF APPLIED PHYSICS, vol. 79, no. 5, 1 March 1996 (1996-03-01), pages 2542 - 2548, XP000569094 *
PATENT ABSTRACTS OF JAPAN vol. 013, no. 044 (E - 710) 31 January 1989 (1989-01-31) *
TIWARI S ET AL: "A SILICON NANOCRYSTALS BASED MEMORY", APPLIED PHYSICS LETTERS, vol. 68, no. 10, 4 March 1996 (1996-03-04), pages 1377 - 1379, XP000582303 *

Also Published As

Publication number Publication date
US6365491B1 (en) 2002-04-02
EP1040515A1 (fr) 2000-10-04
FR2772984B1 (fr) 2003-07-25
JP2001527289A (ja) 2001-12-25
WO1999033099A1 (fr) 1999-07-01

Similar Documents

Publication Publication Date Title
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
EP3559981B1 (fr) Procede de realisation de composant comprenant des materiaux iii-v et des contacts compatibles de filiere silicium
EP2334848B1 (fr) Procede de fabrication de nanofils semiconducteurs a croissance laterale et transistors obtenus par ce procede
FR3033933A1 (fr) Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant
WO1999005711A1 (fr) Realisation de microstructures ou de nanostructures sur un support
JP2012064945A (ja) 半導体装置および半導体装置の製造方法
EP0511360A1 (fr) Source d'electrons et procede de realisation.
FR3060023A1 (fr) Procede d'integration de materiaux 2d sur un substrat nanostructure, filme mince suspendu de materiaux 2d et utilisations associes.
FR2886761A1 (fr) Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
FR2897204A1 (fr) Structure de transistor vertical et procede de fabrication
EP3900029A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
WO2009098398A1 (fr) Procédé d'élaboration, sur un matériau diélectrique, de nanofils en matériaux semi-conducteur connectant deux électrodes
FR2772984A1 (fr) Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant
EP2246298A1 (fr) Procede d'elaboration de nanofils de silicium et/ou de germanium
EP3809450A1 (fr) Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium
EP1337683B1 (fr) Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu
CA2409237A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
US20060060301A1 (en) Substrate processing using molecular self-assembly
US20220068633A1 (en) Method of forming carbon layer and method of forming interconnect structure
WO2005064040A1 (fr) Croissance organisee de nano-structures
EP3621124A1 (fr) Structure multicouche notamment pour cellules photovoltaïques, integrant une monocouche moleculaire autoassemblee, sam
FR2919111A1 (fr) Procede de fabrication d'une connexion electrique a base de nanotubes et ayant des cavites d'air
CN117038634A (zh) 具有多重碳浓度介电层的半导体元件及其制备方法
EP1316974A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
FR2926163A1 (fr) Procede de realisation d'un dispositif a partir d'un materiau catalyseur

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20