JP2001525996A - 電子装置パッケージング用の基板、ピン治具 - Google Patents

電子装置パッケージング用の基板、ピン治具

Info

Publication number
JP2001525996A
JP2001525996A JP55020098A JP55020098A JP2001525996A JP 2001525996 A JP2001525996 A JP 2001525996A JP 55020098 A JP55020098 A JP 55020098A JP 55020098 A JP55020098 A JP 55020098A JP 2001525996 A JP2001525996 A JP 2001525996A
Authority
JP
Japan
Prior art keywords
substrate
pin
thickness
porous
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP55020098A
Other languages
English (en)
Other versions
JP4484251B2 (ja
Inventor
ネフテイン，シモン
ミルスキ，ウリ
Original Assignee
マイクロ・コンポーネンツ・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロ・コンポーネンツ・リミテツド filed Critical マイクロ・コンポーネンツ・リミテツド
Publication of JP2001525996A publication Critical patent/JP2001525996A/ja
Application granted granted Critical
Publication of JP4484251B2 publication Critical patent/JP4484251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 電子装置パッケージング用の基板（１、１６、２１、３１）である。基板は、１個又は複数個の間隔を空けられたオリジナルのバルブ金属の充填バイア（６、１９、２８、３２）をする離散型の略準角柱状の最初は導電性バイア金属である中実ボデーを備え、各バイアはこれを取り巻く多孔質の酸化ボデー部分により個々に電気的に絶縁される。金属面を機械的にマスクするためのピン治具（４１）は、陽極酸化されたピンの抵抗床（４２）を有し、各ピン（４３）は、金属面の部分をマスクするためにこの面に対して密に並置する先端の面（４４）を持つ。

Description

【発明の詳細な説明】 電子装置パッケージング用の基板、ピン治具発明の分野 本発明は、特にボールグリッドアレイパッケージング（ＢＧＡ）、チップサイ ズ／スケールパッケージング（ＣＳＰ）及びマルチチップ／モジュールパッケー ジング（ＭＣＰ／ＭＣＭ）を含んだ電子装置パッケージングのための基板、並び にその製造方法に関する。更に、本発明は、マスキングのための治具、及び選択 的にパターンの描かれたバルブ（valve）金属面を調製するための治具に関する 。発明の背景 電子装置パッケージングは、例えばＢＧＡの場合に、マース他の米国特許５３ ５５２８３号に図示され説明されたように、１個又は複数個の集積回路チップ（ ＩＣＣ）が上側に取り付けられる離散型の基板を含む。離散型基板は、特にアル ミニウムを含んだ広範囲の材料のものであり、そしてその材料とは無関係にその 上下の面間に貫通孔が鑽孔される。アルミニウム基板の場合は、各孔は、その上 下の面間の電気的及び熱的の連絡を可能とする金属ピンを挿入するより前に絶縁 スリーブを形成するために、まず陽極酸化される。 電子装置のパッケージの意図された複雑性に応じて、例えばネフティンの米国 特許５６６１３４１号に図示され説明されたように、ＩＣＣと基板との間に多層 の相互接続された構造を置くことができる。かかる相互接続された多層構造は１ 個又は複数個のアルミニウム層を持ち、各層は予め準備された上面の上に蒸着さ れ、かつ約０.５μmから約２０μmの間の厚さを有することが普通である。 選択的に陽極酸化する目的の区域に対する通常のマスキングは、写真製版及び 蒸着技術を使用する不活性マスキング層の適用とこれに続く除去とを含んだ比較 的複雑でありかつ費用を多く要する工程であり、層はフォトレジスト材料、濃酸 化物層、タンタル金属薄膜及び同等品の形式のものである。発明の概要 本発明の第１の態様により、電子装置パッケージング用の基板であって、両側 の主面の対を有する離散型で略準角柱状の(prismatoid)最初は導電性であるバル ブ金属の中実ボデーを備え、前記ボデーは前記主面に実質的に直角方向のオリジ ナルのバルブ金属の充填バイア（via、導電経路体）を１個又は複数個有し、前 記充填バイアは互いに間隔を空けられかつこれを取り巻く多孔質の酸化されたボ デー部分により個々に電気的に絶縁される。 本発明による基板は、アルミニウム、チタン、又はタンタル、及び特にＡｌ ５０５２，Ａｌ ５０８３、Ａｌ １１００、Ａｌ １１４５及び同等品の適切な バルブ金属ブランクより作ることができる。かかる基板は、希望の充填バイアの パターン、電気的特性、オリジナルのバルブ金属の充填バイアと多孔質酸化ボデ ー部分との相対比率、熱膨張係数（ＴＣＥ）のような熱−機械的特性、基板の強 度、ヤング係数、弾性、熱伝導係数、及びその他の諸係数の諸項目における顧客 の要求に従って容易に作ることができる。かかる基板は、充填バイアの最小直径 が約２５μm及び隣接した充填バイア間の中心間最小距離が約５０μmで製造でき 、これにより電子装置パッケージングの超小型化及び高周波作動ができる。 本発明の第２の態様により、 （ａ）１対の両側の主面を有し離散型で略準角柱状で最初は導電性のバルブ金属 の中実ブランクを提供し、このブランクは間隔を空けられた複数の略円筒状の貫 通部分を有し、各貫通部分は端面を有しかつ１対の両側の主面と実質的に直角方 向に伸びていて、 （ｂ）１個又は複数個の貫通部分の両方の端面を選択的にマスキングし、そして （ｃ）多孔質の酸化部分を通過部分のまわりに形成しその両方の端面がマスクさ れたときブランクを多孔質酸化し、これにより通過部分をオリジナル金属のバル ブ充填バイアとして保持する 諸段階を含んだ電子装置パッケージング用の離散型基板の製造方法が提供される 。 本発明による電子装置パッケージングのための離散型基板の製造方法は、少数 の段階しか含まず、大面積パネルの生産に適している。陽極酸化の途中又はその 後で、ブランクの酸化部分に適切な材料を含浸できる。この部分は、典型的に厚 くされ、このため、これをオリジナルの厚さに回復させるために平坦化が必要で ある。 多孔質陽極酸化は、略円筒状の貫通部分の厚さに応じて片面又は両面にするこ とができ、貫通部分はオリジナルのバルブ金属の充填バイアとして保持される。 典型的には、貫通部分の最大厚さ約１５０μmに対しては片面の多孔質陽極酸化 が適用され、一方、貫通部分の最大厚さ約３００μmに対しては両面の多孔質陽 極酸化が適用される。片面及び両面の多孔質陽極酸化は、例えばネフティンの米 国特許５６６１３４１号に図示され説明されたような通常の方法で行うことがで きる。 本発明の第３の態様により、バルブ金属面を機械的にマスクするため のピン治具であって、各が金属面のある部分に対して密に並置しこれにより前記 部分がマスクされる先端の面を有する陽極酸化抵抗ピン床を備えるピン治具が提 供される。 本発明によるピン治具は、バルブ金属面に対して機械的にクランプすることに よりバルブ金属面の１個又は複数個の部分を同時にマスクすることができる。ピ ンは同一面である平らな端面を有することが典型的であるが、ピン治具は異なっ た長さのピンを持ちこれによりそれらの端面が異なった平行面にあるようにする ことができる。ピンの床は、セラミック、バルブ金属、及び同等品を含んだ適宜 適切な陽極酸化抵抗材料より作ることができる。 ピン治具は、好ましくは、これによりマスクされた金属面を隣接して囲んでい る非マスク部分を直接酸化させるために使うことができ、これにより、この場合 、ピンはバルブ金属より作られかつ電源に接続可能な導電性の端面を持つ。更に 、ピン治具は、これはなければ必要となる基板の余分な部分を無くす。かかる部 分は、通常は、最初は電源への接続に必要であるが続いて取り去られる部分であ る。 本発明の第４の態様により、 （ａ）各が先端の面を有する陽極酸化抵抗ピン床を有するピン治具を準備し、 （ｂ）バルブ金属面の部分をマスクするために先端の面をこの金属面に対して密 に並置し、 （ｃ）マスクされた金属面を陽極酸化する 諸段階を含み、選択的にパターンの描かれたバルブ金属面を調製する方法が 提供される。図面の簡単な説明 本発明の理解のため、及びこれを如何に実行するか示すために、本発明を限定 しない例示のみの方法で、好ましい実施例が付属図面を参照し説明されるであろ う。図面において、 図１は本発明の第１の実施例による仕上げられた離散型アルミニウム基板の絵 画的表現である。 図２は図１の基板の線Ａ−Ａに沿った断面図である。 図３は図１の基板の製造中のブランクの多孔質酸化を示している絵画的表現で ある。 図４−６は本発明の第２の実施例による仕上げられた離散型アルミニウム基板 の図１−３に相当する図である。 図７−９は本発明の第３の実施例による仕上げられた離散型アルミニウム基板 の図１−３に相当する図である。 図１０−１２は本発明の第３の実施例による仕上げられた離散型アルミニウム 基板の図１−３に相当する図である。 図１３は本発明によるピン治具の斜視図である。 図１４は図１３のピン治具の線Ｅ−Ｅに沿った断面図である。 図１５は２個の図１３のピン治具による基板の機械式クランプを示している側 面図である。図面の詳細な説明 さて、図１及び２を参照すれば、仕上げられた離散型アルミニウム基板１は、 両側の主面３及び４を有する準角柱状の多孔質酸化物の中実ボデー２を持つ。基 板１は１００μmの均一厚さｈ1のものである。基板１はアルミニウムの充填バイ ア６のアレイを有し、各バイアは、それぞれ 主面３及び４の部分を構成してる２個の両側の端面７及び８を持つ。充填バイア ６は、端面８における最小直径７５μmから面７における最大直径１５０μmに単 調に太くなる。隣接した充填バイア６は、中心間距離３００μmの間隔が空けら れる。 さて、図３を参照すれば、アルミニウムブランク９は陽極酸化槽１１内で片面 の多孔質陽極酸化を受け、即ち、その主面３の全体がマスク１２でマスクされ、 一方、主面４の部分は円形マスク１３でマスクされる。円形マスク１３の直径は １５０μmである。陽極酸化中（矢印参照）、マスク１２とマスク１３の各とが 、アルミニウムの充填バイア６を構成する陽極酸化されない区域を確保する。更 に、陽極酸化工程の多少の異方性のため、ブランク９は、マスク１３により事実 上マスクされた面積がその実際の面積より小さいように酸化される。また、ブラ ンク９は非マスク区域（破線を参照）において厚くなり、これは、陽極酸化後に 、これを最初の厚さに戻すために平面化を必要とする。 さて、図４−６を参照すれば、離散型アルミニウム基板１６は、これが厚いこ と、即ち均一な厚さｈ2が１５０μmであることを除いて基板１と同様である。こ の厚さのため、アルミニウムブランク１７は、向かい合って配置されて樽状のア ルミニウムの充填バイア１９を作る１対の円形マスク１８Ａと１８Ｂとの手段に より両面の多孔質陽極酸化を必然的に受ける。 さて、図７−９を参照すれば、離散型アルミニウム基板２１は、これがかなり 厚いこと、即ち、均一な厚さｈ3が５００μmのものであることを除いて基板１と 同様である。この厚さのため、アルミニウムブランク２２には、上に１００μm の厚さｈ4の貫通部分２４を残して円錐台状の 凹所２３が形成され、各貫通部分２４は低い面２６を持つ。このため、アルミニ ウムブランク２２は、円錐状のマスク２７が低い面２６をマスクしこれにより貫 通部分２４がアルミニウムの充填バイア２８として保持されることを除いて、ブ ランク９と同様に片面の多孔質陽極酸化を受けることができる。この場合、陽極 酸化は隣接アルミニウムバイア２８間に小さいアルミニウムのポケット２９を残 すことが有り得るが、アルミニウムの充填バイア２８は、なお個々に電気的に絶 縁される。 さて、図１０−１２を参照すれば、離散型アルミニウム基板３１は、１５０μ mの厚さｈ5のより厚いアルミニウムバイア３２を有し、基板３１がブランク１７ と同様に両面で陽極酸化されるアルミニウムブランク３３から作られることを除 いて基板２１と同様である。 さて、図１３−１５を参照すれば、ピン治具４１は円錐状のピンの床４２を有 し、各ピン４３は、金属面に対して密に並置する平らな先端面４４を持つ。ピン ４３はチタンより作られ、そして周囲のチタン酸化物の面４６、及び先端の面４ ４で終わっている内側のチタンコア４７を持つ。ピン４３は電源（ＰＳ）に直結 することができる。 １個のピン治具４１は、片側の多孔質陽極酸化に対して、例えば、離散型アル ミニウム基盤１及び２１の製造において、アルミニウムブランク９及び２２に選 択的にパターンを描くために使用することができる。或いは、１対の向かい合っ たピン治具４１を、両側の多孔質陽極酸化に、例えば、離散型アルミニウム基盤 １６及び３１の製造においてそれぞれアルミニウムブランク１７及び３３に選択 的にパターンを描くために使用することができる。 本発明は、限定された数の実施例に関連して説明されたが、本発明の 多くの変化、変更及びその他の応用をなし得ることが理解されたであろう。
【手続補正書】特許法第１８４条の４第４項 【提出日】平成１０年１２月１０日（１９９８．１２．１０） 【補正内容】 請求の範囲 １．１対の両側の略平行な主面を有する離散型の層状でない中実ボデーを備え た基板であって、前記中実ボデーは、それぞれが前記主面の部分を構成しかつ前 記主面の一方から前記主面の他方に向かって内向きに伸びている外面の対を有す る多孔質バルブ金属酸化物ベースの材料のボデー部分を有し、前記ボデー部分は これに埋設された１個又は複数個の電気絶縁されたオリジナルのバルブ金属の導 電経路を有し、１個又は複数個の前記経路は前記主面の一方の部分を構成してい る外面から前記主面の他方に広がりつつ内向きに伸びている経路部分を有する基 板。２．前記１個又は複数個のオリジナルのバルブ金属の導電経路が前記主面の 間を実質的に直角方向に伸びこれにより１個又は複数個の充填バイアを構成して いる請求項１による基板。 ３．充填バイアがこれに沿って広がっていく断面、及び前記主面の間の約２５ μmから約１５０μmの間の厚さを有する請求項２による基板。 ４．充填バイアがこれに沿った樽状の断面、及び前記主面の間の約３００μm 以下の最大厚さを有する請求項２による基板。 ５．前記中実ボデーが、前記主面の一方において、前記主面の他方に向かって 内向きに伸びていてこれにより対応数の薄い部分を形成する１個又は複数個の凹 所を有し、前記薄い部分の少なくも１個が導電経路の経路部分を構成する請求項 １ないし４のいずれかによる基板。 ６．凹所のない部分が前記主面間に約２００μmから約１０mmの間の厚さを有 する請求項５による基板。 ７．凹所が円錐台状の形を有する請求項５による基板。 ８．１対の略平行な主面及び多孔質のバルブ金属酸化物ベースの材料 に埋設された１個又は複数個の電気絶縁されたオリジナルのバルブ金属の導電性 経路を有する離散型の層状でない中実ボデーを備えた基板であって、オリジナル のバルブ金属の中実ブランクの非マスク部分を多孔質のバルブ金属酸化物に変換 しこれにより前記ブランクのマスクされた部分を前記１個又は複数個の電気絶縁 されたオリジナルのバルブ材料の導電経路として保持するために選択的にマスク された前記ブランクの多孔質陽極酸化の過程により形成される基板。 ９．前記１個又は複数個のオリジナルのバルブ金属の導電経路が前記主面の間 を実質的に直角方向に伸びこれにより１個又は複数個の充填バイアを構成する請 求項８による基板。 １０．充填バイアがこれに沿って広がっていく断面、及び前記主面の間の約２ ５μmから約１５０μmの間の厚さを有する請求項９による基板。 １１．充填バイアがこれに沿った樽状の断面、及び前記主面の間の約３００μ m以下の厚さを有する請求項９による基板。 １２．前記中実ボデーが、前記主面の一方において、前記主面の他方に向かっ て内向きに伸びていてこれにより対応数の薄い部分を形成する１個又は複数個の 凹所を有し、前記薄い部分の少なくも１個が導電経路の経路部分を構成する請求 項８ないし１１のいずれかによる基板。 １３．凹所のない部分が前記主面間に約２００μmから約１０mmの間の厚さを 有する請求項１２による基板。 １４．凹所が円錐台状の形を有する請求項１２による基板。 １５．希望の製品仕様を有する基板の製造方法であって、 （ａ）１対の両側の略平行な主面を有する離散型のバルブ金属の固体ブランクを 準備し、 （ｂ）希望の製品仕様に従ってブランクの主面の少なくも一方を選択的にマスク し、更に （ｃ）非マスク部分を多孔質バルブ金属酸化物に転換するために選択的にマスク されたブランクを多孔質陽極酸化させ、これによりマスクされた部分を、層状で ない多孔質バルブ金属酸化物ベースの材料の中実ボデー内に埋設された前記１個 又は複数個の電気絶縁されたオリジナルのバルブ金属の充填バイアとして保持す る 諸段階を含む製造方法。 １６．導電経路が前記主面の間を実質的に直角方向に伸びこれにより１個又は 複数個の充填バイアを構成する請求項１５による方法。 １７．ブランクが片面の多孔質陽極酸化を受け、これによりバイアを前記主面 間の約１５０μmの厚さに限定する請求項１６による方法。 １８．ブランクが両面の多孔質陽極酸化を受け、これによりバイアを約３００ μm以下の厚さに限定する請求項１６による方法。 １９．金属面を機械的にマスクするためのピン治具であって、電源に接続され 、かつ各ピンが対応領域をマスクするために金属面に対して密に並置するための 先端面を有するピンの床を備え、そして電源を密に並置された金属面に電気的に 接続するために１個又は複数個の前記先端の面が電源に直結されるピン治具。 ２０．前記ピンの床が導電性金属ベースの材料より形成される請求項１９によ るピン治具。 ２１．前記爪の床が陽極酸化抵抗性のバイア金属ベースの材料よりから形成さ れる請求項２０によるピン治具。 ２２．前記ピンの床の先端の面が実質的に同一面上にある請求項１９ ないし２１のいずれかによるピン治具。 ２３．前記ピンが２種以上の異なった長さのものである請求項１９ないし２２ のいずれかによるピン治具。 ２４．選択的にマスクされたバルブ金属面を調製する方法であって、 （ａ）請求項１９ないし２３のいずれかによりピン治具を準備し、 （ｂ）ピンの床の先端の面をバルブ金属面に密に並置し、 （ｃ）ピン治具を電源に電気接続し、更に （ｄ）バルブ金属面を多孔質陽極酸化させる 諸段階を含んだ方法。 【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年８月１８日（１９９９．８．１８） 【補正内容】図面の詳細な説明 図面において、本発明の装置の製造過程中の、アルミニウム金属、多孔質アル ミニウム酸化物、及びマスクを含んだ異なった材料が異なった陰影で示される。 更に、多孔質の陽極酸化体が曲がった尾を有する矢印で示される。 さて、図１−３を参照すれば、ＢＧＡ支持構造、ＭＣＭ支持呼応増、ＣＳＰ支 持構造及び同等品として使用するための装置１は、略平行な主面３及び４を有す る離散型の中実ボデー２を持つ。中実ボデー２は、シールされ又はシールされな い多孔質のアルミニウム酸化物のボデー部分６を有し、このボデー部分６は、そ れぞれ主面３及び４の部分を構成している外面７及び８の対を持つ。ボデー部分 ６は、１個又はそれ以上の中に埋められた逆円錐台形のアルミニウムの電気的バ イア（via、導電経路体）のアレイ９を持つ。各アルミニウムバイア１１は、電 気絶縁されたオリジナルのバルブ金属導電トレースを構成し、かつ主面３及び４ の部分をそれぞれ構成している外面１２及び１３を持つ。装置１は、アルミニウ ムブランク１４から製造され、その主面３には、一段階の片面の多孔質陽極酸化 を受けるより前にその主面４に適用されたアルミニウムバイアのアレイ９に対応 してフルマスク１６及び円形のマスク部材１８のアレイ１７が適用される。典型 的な装置１は次の仕様を持つ。即ち、ｈ＝１００μm、ｂ＝３００μm、ｄ1＝７ ５μm、及びｄ2＝１５０μmである。 さて、図４−６を参照すれば、装置２１は図１の装置１と同様であり、両者の 差は、装置２１は厚さがより厚く、かつ１個又は複数個の樽状のアルミニウムバ イアのアレイ２２を有することであり、即ち、各アルミニウムバイア２３が、主 面３の部分を構成している外面２４から主面４ を構成している外面２６まで、最初は太くなり続いて細くなることである。装置 ２１は、１段階の両面の多孔質陽極酸化を受けるより前に、主面３及び４に２個 の同様なアレイ１７が適用されるようにしてアルミニウムブランク２７から製造 される。典型的な装置２１は次の仕様を持つ。即ち、ｈ＝５００μm、ｂ＝０． ３mm、ｄ1＝１２０μm、及びｄ2＝１５０μmである。 さて、図７−９を参照すれば、装置２８は図１の装置１と同様であり、両者の 差は、装置２８は薄い領域のアレイ３１を有するアルミニウムブランクから製造 され、各薄い領域３２が円錐台状の凹所３３の上にあることである。アルミニウ ムブランク２９は、図３のアルミニウムブランク１４と同様に１段階の片側の多 孔質陽極酸化を受け、薄い領域３２におけるアルミニウムバイアのアレイ９を形 成し、これにより電気絶縁されたアルミニウムのポケット３４も形成される。典 型的な装置２８は次の仕様を持つ。即ち、ｈ1＝５００μm、ｈ2＝１００μm、ｂ ＝１０００μm、ｄ1＝１００μm、及びｄ2＝１５０μmである。 さて、図１０−１２を参照すれば、装置３６は図７の装置２８と同様であり、 両者の差は、装置３６がより厚い薄い領域３２を有し、これにより、樽状のアル ミニウムバイアのアレイ２２を導く図６のブランク２７と同様な方法で１段階の 両側の多孔質陽極酸化を要することである。典型的な装置３６次の仕様を持つ。 即ち、ｈ1＝５００μm、ｈ2＝２００μm、ｂ＝１０００μm、ｄ1＝１５０μm、 及びｄ2＝２００μmである。 さて、図１３−１５を参照すれば、面１２４を有するバルブ金属ブランクに多 孔質陽極酸化のために電源（ＰＳ）とともに使用するピン治具１２１は円錐状ピ ンの床１２６を備える。ピンの床１２６はチタンより 作られかつ電源１２２に直結される。各ピン１２７は、ブランク１２３を電源１ ２２に接続するために面１２４に対して密に並置するための先端の面１２８を持 つ。多孔質陽極酸化中、ピン１２７の周囲面１２９を含んだピン治具の１２１の 望ましくない面の全ては密なチタン酸化物に変えられ、一方、ピン１２７のコア １３１を含んだその全てのないぶはチタンのままであり、従ってピン治具１２１ は、複数の多孔質陽極酸化に適している。 １個のピン治具１２１は、片側の多孔質陽極酸化に、例えば、離散型アルミニ ウム基盤１及び２８の製造においてアルミニウムブランク１４及び２７に選択的 にパターンを描くために使用することができる。或いは、１対の向かい合ったピ ン治具１２１を、両側の多孔質陽極酸化に、例えば、離散型アルミニウム基盤２ １及び３６の製造においてアルミニウムブランク３９に選択的にパターンを描く ために使用することができる。 本発明は、限定された数の実施例に関連して説明されたが、本発明の多くの変 化、変更及びその他の応用をなし得ることが理解されたであろう。 請求の範囲 １．ボールグリッドアレイパッケージングに使用する基板において、１対の略 平行な主面、及び１個又は複数個の電気絶縁されたオリジナルのバルブ金属で充 填されたバイアであって多孔質バルブ金属酸化物ベースの材料に埋設され前記主 面と実質的に直角方向に配置されたバイアを有する離散型の層状でない中実ボデ ーだけからなる基板であって、各充填されたバイアは前記主面と実質的に同方向 の露出端面を有し、基板は選択的にマスクされたオリジナルのバルブ金属の中実 ブランクの非マスク部分を多孔質金属酸化物に変換しこれにより前記ブランクの マスクされた部分を、前記１個又は複数個の電気絶縁されたオリジナルのバルブ 金属の充填バイアとして保持するために多孔質陽極酸化の工程により形成される 前記基板。 ２．充填バイアがこれに沿って略広がっていく断面、及び前記端面の間の約２ ５μmから約１５０μmの間の最大厚さを有する請求項１による基板。 ３．充填バイアがこれに沿った樽状の断面、及び前記端面の間の約２５μmか ら約３００μmの間の最大厚さを有する請求項１による基板。 ４．前記中実ボデーが、前記主面の一方において、他方の前記主面に向かって 内向きに伸びていてこれにより対応数の薄い部分を形成する１個又は複数個の凹 所を有し、前記薄い部分の少なくも１個が電気絶縁されたオリジナルのバルブ金 属の充填バイアを構成する請求項１ないし３のいずれかによる基板。 ５．凹所のない部分が前記主面間に約２００μmから約１０μmの間の厚さを有 する請求項４による基板。 ６．凹所が円錐台状の形を有する請求項４による基板。 ７．ボールグリッドアレイパッケージングに使用する希望の製品仕様を有する 基板の製造方法であって、 （ａ）１対の両側の略平行な主面を有する離散型のバルブ金属の固体ブランクを 準備し、 （ｂ）希望の製品仕様に従ってブランクの主面の少なくも一方を選択的にマスク し、 （ｃ）非マスク部分を多孔質バルブ金属酸化物に転換するために選択的にマスク されたブランクを多孔質陽極酸化させ、これによりマスクされた部分を、層状で ない多孔質バルブ金属酸化物ベースの材料の中実ボデー内に埋設された前記１個 又は複数個の電気絶縁されたオリジナルのバルブ金属の充填バイアとして保持す る 諸段階のみよりなる製造方法。 ８．ブランクが片面の多孔質陽極酸化を受け、これにより充填されたバイアが 前記端面の間で約２５μmから約１５０μmの間の最大厚さを有する請求項７によ る方法。 ９．ブランクが両面の多孔質陽極酸化を受け、これにより充填されたバイアが 約２５μmから約３００μmの間の最大厚さを有する請求項７による方法。 １０．金属面を機械的にマスクするためのピン治具であって、電源に接続され かつ各が対応領域をマスクするために金属面に対して密に並置するための先端面 を有するピンの床を備え、そして電源を密に並置された金属面に電気的に接続す るために１個又は複数個の前記先端の面が電源に直結されるピン治具。 １１．前記ピンの床が導電性金属ベースの材料より形成される請求項１０によ るピン治具。 １２．前記爪の床が陽極酸化抵抗性のバイア金属ベースの材料よりから形成さ れる請求項１１によるピン治具。 １３．前記ピンの床の先端の面が実質的に同一面上にある請求項１０ないし１ ２のいずれかによるピン治具。 １４．前記ピンが２種以上の異なった長さのものである請求項１０ないし１３ のいずれかによるピン治具。 １５．選択的にマスクされたバルブ金属面を準備する方法であって、 （ａ）請求項１０ないし１４のいずれかによりピン治具を準備し、 （ｂ）ピンの床の先端の面をバルブ金属面に密に並置し、 （ｃ）ピン治具を電源に電気接続し、更に （ｄ）バルブ金属面を多孔質陽極酸化させる 諸段階を含んだ方法。 【図１】 【図２】 【図３】【図４】 【図５】 【図６】【図７】 【図８】 【図９】【図１０】 【図１１】 【図１２】【図１３】 【図１４】 【図１５】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ， ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，Ｌ Ｓ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ 【要約の続き】

Claims (1)

  1. 【特許請求の範囲】 １．１対の両側の主面を有する離散型の略準角柱状で最初は導電性であるバル ブ金属の中実ボデーを備えた電子装置パッケージング用の基板であって、前記中 実ボデーは前記主面と実質的に直角方向の１個又は複数個のオリジナルのバルブ 金属の充填バイアを有し、前記充填バイアは互いに間隔を空けられかつ各がその まわりの多孔質酸化ボデー部分により個々に電気絶縁される前記基板。 ２．充填バイアがこれに沿って広がっていく断面、及び約２５μmから約１５ ０μmの間の厚さを有する請求項１による基板。 ３．充填バイアがこれに沿った樽状の断面、及び約３００pm以下の間の厚さを 有する請求項１による基板。 ４．前記中実ボデーが、充填バイアの厚さと実質的に等しい実質的に一様な厚 さを有する請求項１ないし３のいずかによる基板。 ５．前記中実ボデーが充填バイアの厚さに相当する厚さの凹所部分を有する請 求項１ないし３のいずれかによる基板。 ６．前記中実ボデーの凹所のない部分が約２００μmから約１０mmの間の厚さ を有する請求項５による基板。 ７．前記凹所部分が実質的に円錐台状の形である請求項５による基板。 ８．電子装置パッケージング用の離散型基板の製造方法であって、 （ａ）１対の両側の主面を有し離散型で略準角柱状で最初は導電性であるバルブ 金属ブランクを準備し、このブランクは、各が両側の端面の対の間を伸びている 複数の間隔を空けられた略円筒状の貫通部分であって、両側の端面が１対の両側 の主面と実質的に平行である前記貫通部分を有し、 （ｂ）１個又は複数個の貫通部分の両方の端面を選択的にマスキングし、そして （ｃ）多孔質の酸化部分が貫通部分のまわりに形成されその両方の端面がマスク されたとき基板を多孔質陽極酸化し、これにより貫通部分をオリジナル金属バル ブの充填バイアとして保持する 諸段階を含む方法。 ９．基板が、約１５０μmの貫通部分の厚さまでに限定された片面の多孔質陽 極酸化を受ける請求項８による方法。 １０．基板が、約３００μmの貫通部分の厚さまでに限定された両面の多孔質 陽極酸化を受ける請求項８による方法。 １１．金属面を機械的にマスクするためのピン治具であって、各ピンが金属面 のある部分に対して密に並置しこれにより前記部分をマスクするための先端の面 を有するピンの陽極酸化抵抗床を備えるピン治具。 １２．前記ピンの床の先端の面が実質的に同一面上にある請求項１１によるピ ン治具。 １３．前記ピンが異なった長さのものであり、その先端の面が異なった平行面 にある請求項１１による治具。 １４．電源に接続するようにされかつ前記先端の面が金属面に電気エネルギー を伝えるための電気導体である請求項１１ないし１３のいずれかによる治具。 １５．少なくも前記ピンがバルブ金属より作られかつ周囲の酸化物メッキ面を 有する請求項１４による治具。 １６．選択的にマスクされたバルブ金属面を調製する方法であって、 （ａ）各が先端の面を有するピンの陽極酸化抵抗床を有するピン治具を 準備し、 （ｂ）先端の面をバルブ金属面の部分をマスクするためにこの金属面に対して密 に並置し、 （ｃ）マスクされた金属面を陽極酸化する 諸段階を含んだ方法。 １７．段階（ｃ）が導電ピンを通して電流を通過させることを含む請求項１６ による方法。
JP55020098A 1997-05-20 1998-05-20 基板、基板の製造方法、ピン治具、調整方法 Expired - Fee Related JP4484251B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IL12086697A IL120866A0 (en) 1997-05-20 1997-05-20 Process for producing an aluminum substrate
IL120866 1997-05-20
PCT/IL1998/000230 WO1998053499A1 (en) 1997-05-20 1998-05-20 Substrate for electronic packaging, pin jig fixture

Publications (2)

Publication Number Publication Date
JP2001525996A true JP2001525996A (ja) 2001-12-11
JP4484251B2 JP4484251B2 (ja) 2010-06-16

Family

ID=11070149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55020098A Expired - Fee Related JP4484251B2 (ja) 1997-05-20 1998-05-20 基板、基板の製造方法、ピン治具、調整方法

Country Status (7)

Country Link
US (1) US6448510B1 (ja)
EP (1) EP1012880A1 (ja)
JP (1) JP4484251B2 (ja)
AU (1) AU7447498A (ja)
CA (1) CA2290819A1 (ja)
IL (1) IL120866A0 (ja)
WO (1) WO1998053499A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093712A (ja) * 2004-01-26 2006-04-06 Marvell World Trade Ltd アルミニウム・コアを有する相互接続構造
JP2010534950A (ja) * 2007-07-31 2010-11-11 ウエイブニクス インク． 金属ベースパッケージ基板とこれを利用した３次元多層パッケージモジュールおよびその製造方法
JP2011014611A (ja) * 2009-06-30 2011-01-20 Ibiden Co Ltd 配線基板の製造方法
JP2012508051A (ja) * 2008-11-11 2012-04-05 ユニバーシティ オブ バス 生体適合電極

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL120866A0 (en) 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
IL127256A (en) * 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7960833B2 (en) 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7851872B2 (en) 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7262368B2 (en) * 2004-08-13 2007-08-28 Tessera, Inc. Connection structures for microelectronic devices and methods for forming such structures
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US7425910B1 (en) 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
WO2008102332A1 (en) * 2007-02-25 2008-08-28 Micro Components Ltd. Optically monitoring an alox (tm) fabrication process
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
JP2011014612A (ja) * 2009-06-30 2011-01-20 Ibiden Co Ltd 配線基板及び配線基板の製造方法
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
KR101055501B1 (ko) * 2010-02-12 2011-08-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
EP3208365B1 (en) 2014-10-14 2018-11-28 Fujifilm Corporation Aluminum plate and method for producing aluminum plate
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2306082A (en) * 1940-04-27 1942-12-22 Clarence O Prest Method for line or design reproduction by electrolysis
US3622473A (en) 1964-10-15 1971-11-23 Honny Chemicals Co Ltd Method of providing aluminum surfaces with coatings
US4045302A (en) * 1976-07-08 1977-08-30 Burroughs Corporation Multilevel metallization process
JPS5432279A (en) * 1977-08-18 1979-03-09 Cho Lsi Gijutsu Kenkyu Kumiai Method of producing semiconductor
FR2459557A1 (fr) * 1979-06-15 1981-01-09 Lerouzix Jean Support metallique pour reseau d'interconnexion de composants electroniques et procede de fabrication de ce support
FR2466103A1 (fr) * 1979-09-18 1981-03-27 Lerouzic Jean Procede de realisation d'un reseau d'interconnexion de composants electroniques a conducteurs en aluminium et isolant en alumine et reseau d'interconnexion obtenu par ce procede
GB2080630B (en) * 1980-08-21 1985-07-10 Ingram & Glass Ltd Printed circuit panels
JPS5943560B2 (ja) * 1981-11-30 1984-10-23 日「鉄」カ−テンオ−ル株式会社 アルミニウムまたはアルミニウム合金の模様入り着色法
JPS58204200A (ja) * 1982-05-20 1983-11-28 Nippon Koki Kk アルミニウム又はアルミニウム合金に対する模様着色方法
JPS5994438A (ja) * 1982-11-19 1984-05-31 Tdk Corp パタ−ン化されたアルミニウム層を形成する方法
GB2162694A (en) * 1984-08-04 1986-02-05 British Aerospace Printed circuits
GB2206451A (en) * 1987-04-09 1989-01-05 Reginald John Glass Substrates for circuit panels
JPH01180998A (ja) * 1988-01-12 1989-07-18 Seiko Epson Corp 選択陽極酸化法
DE3810992A1 (de) 1988-03-31 1989-10-12 Hoechst Ceram Tec Ag Verfahren und vorrichtung zum plattieren von pin-grid-arrays
FR2646311B1 (fr) * 1989-04-24 1994-04-08 Pechiney Recherche Substrats metalliques isoles et procede de fabrication desdits substrats
JPH0375604A (ja) * 1989-08-18 1991-03-29 Mitsunobu Miyagi 残留金属型偏波性光導波素子
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JP3154713B2 (ja) 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
DE69320856T2 (de) * 1992-03-30 1999-02-04 Seiko Instruments Co. Ltd., Tokio/Tokyo Verfahren zur elektrochemischen Feinbearbeitung
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5580825A (en) * 1993-09-20 1996-12-03 International Technology Exchange Corp. Process for making multilevel interconnections of electronic components
US5629835A (en) 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
IL110431A (en) * 1994-07-25 2001-08-08 Microcomponents And Systems Lt A method of manufacturing a composite structure designed for use in electronic assemblies and the structure produced by this method
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
IL120866A0 (en) 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US5952083A (en) * 1997-10-21 1999-09-14 Advanced Technology Interconnect, Inc. Aluminum alloys for electronic components
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
US6235181B1 (en) * 1999-03-10 2001-05-22 Kemet Electronics Corporation Method of operating process for anodizing valve metals

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093712A (ja) * 2004-01-26 2006-04-06 Marvell World Trade Ltd アルミニウム・コアを有する相互接続構造
JP2010534950A (ja) * 2007-07-31 2010-11-11 ウエイブニクス インク． 金属ベースパッケージ基板とこれを利用した３次元多層パッケージモジュールおよびその製造方法
JP2012508051A (ja) * 2008-11-11 2012-04-05 ユニバーシティ オブ バス 生体適合電極
JP2011014611A (ja) * 2009-06-30 2011-01-20 Ibiden Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
US6448510B1 (en) 2002-09-10
WO1998053499A1 (en) 1998-11-26
EP1012880A1 (en) 2000-06-28
CA2290819A1 (en) 1998-11-26
AU7447498A (en) 1998-12-11
JP4484251B2 (ja) 2010-06-16
IL120866A0 (en) 1997-09-30

Similar Documents

Publication Publication Date Title
JP2001525996A (ja) 電子装置パッケージング用の基板、ピン治具
US8387239B2 (en) Manufacturing method of embedded circuit substrate
US7526861B2 (en) Method for fabricating structure of polymer-matrix conductive film
US7670962B2 (en) Substrate having stiffener fabrication method
US3999004A (en) Multilayer ceramic substrate structure
US9307651B2 (en) Fabricating process of embedded circuit structure
US20080117608A1 (en) Printed circuit board and fabricating method thereof
KR20070088643A (ko) 도전재 충전 스루홀 기판의 제조 방법
JPH0736351B2 (ja) 電気接続要素の製造方法
JP2001521620A (ja) 多数の接触端子を備える、半導体チップの試験用カードの製造方法
KR20150088704A (ko) 돌출 구리 종결 포스트를 갖는 기판
IL127256A (en) A device for packaging electronic components, a process for its manufacture and a pin device used in the process
US7759165B1 (en) Nanospring
KR20060045596A (ko) 반도체 패키지의 제조 방법
JPS62264638A (ja) 静電チヤツク基盤の製造方法
US20040137695A1 (en) Substrate-embedded capacitor, production method thereof, and circuit board
CN100428873C (zh) 多层印刷线路板以及用于制造该多层印刷线路板的方法
US6353997B1 (en) Layer build-up method for manufacturing multi-layer board
JPH0736468B2 (ja) 導電性転写部材
JPH0787220B2 (ja) Ｐｇａ用基板の製造方法
WO2024135042A1 (ja) コイル部品及びその製造方法、並びに、コイル部品を備える回路モジュール
EP0983843A2 (en) Low temperature co-fired ceramic
JP2000151107A (ja) 多層プリント配線板及びその製造方法
KR20220119872A (ko) 복합 몰드, 금속 성형물 및 그 제조방법
JPH05226475A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080703

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080811

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees