JP2001520565A - 改良されたカテーテル校正 - Google Patents

Abstract

(57)【要約】 対象者の身体に挿入するためのプローブ（２０）と、プローブ（２０）をコンソール（３４）に接続するためのケーブル（２１）を含み、プローブ（２０）は遠位端（２２）と近位端を有しそしてプローブ（２０）に関する情報を記憶するマイクロ回路（９０）を含み、ケーブル（２１）はプローブにおけるマイクロ回路にアクセスするためのアクセス回路を含むことを特徴とするコンソール（３４）に接続するためのプローブ組立体（１８）。

Description

【発明の詳細な説明】 改良されたカテーテル校正 関連出願 この出願はＰＣＴ特許出願ＰＣＴ／ＩＬ９７／０００６０に関するものであり 、これは参照により本願に組み込まれる。 発明の分野 本発明は一般に医学診断及び処置のためのシステム、特にカテーテルの位置を 検出できる医学カテーテルに関する。 発明の背景 米国特許第５０４２４８６号及びＰＣＴ特許公開ＷＯ９４／０４９３８におけ る如く、電磁界を使用して身体の内側のプローブ又はカテーテルチップの位置を 決定するための種々の方法及び装置が記載されている。これらの開示は参照によ り本願に組み込まれる。必ずしも医学用途ではないが、他の電磁トラッキングシ ステムが米国特許第３６４４８２５号、第３８６８５６５号、第４０１７８５８ 号、第４０５４８８１号及び第４８４９６９２号に記載されている。これらの開 示は参照により本願に組み込まれる。 その開示が参照により本願に組み込まれる米国特許第５３９１１９９号は、カ テーテルを含むシステムであって、三次元におけるカテーテルの位置を決定する ことができるが方位は決定できない位置測定装置を含むシステムを記載している 。 本特許出願の譲受人に譲渡されておりそしてその開示が同様に参照により本願 に組み込まれるＰＣＴ特許出願ＰＣＴ／ＷＯ／０９６／０５７６８は、カテーテ ルの遠位チップ（ｄｉｓｔａｌ ｔｉｐ）の位置及び 方位の６次元（ｓｉｘ−ｄｉｍｅｎｓｉｏｎｓ）を決定するための手段を含むカ テーテルシステムを記載している。このシステムは、カテーテルにおける突き止 めることができる位置に隣接した、例えばカテーテルの遠位チップ付近の、複数 の非同軸コイルから形成された位置センサを使用する。好ましくは３つの直交コ イルが使用される。これらのコイルは、６つの位置及び方位座標の計算を可能と する外部から印加された磁界に応答して信号を発生し、その結果カテーテルの位 置及び方位がカテーテルを画像化する必要なしに知られる。 米国特許第４５８０５５７号は、種々の末梢外科用装置に接続するための外科 用レーザシステムを記載している。このシステムは、装置内に埋め込まれたシグ ナチュアレジスタ（ｓｉｇｎａｔｕｒｅ ｒｅｇｉｓｔｏｒ）の特性に従って、 どの装置にそれが接続されるかを同定する。レジスタはそれが埋め込まれている 装置を独特に同定する。 米国特許第５３８３８７４号はカテーテル本体のハンドル内に担持された同定 手段を含む、カテーテルを同定及び監視するためのシステムを記載している。こ の特許のカテーテルの１つの態様では、ハンドルは、カテーテルの同定コード及 び他の動作及び機能特性を表すディジタル値によりプリプログラムされた固体マ イクロチップ（ｓｏｌｉｄ−ｓｔａｔｅ ｍｉｃｒｏｃｈｉｐ）を含む。ハンド ルはマイクロチップからデータを受け取る制御コンソールにケーブルにより接続 される。１つの開示された態様では、マイクロチップはカテーテルが使用された 回数を記録することができる。 米国特許第５６１７８５７号は医学機器のロケーションを決定する画像化シス テムを記載している。読み出し専用記憶装置（ｒｅａｄ−ｏｎ ｌｙ ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）は機器の初期化情報特性を記憶するため に医学機器上に又は医学機器において配置される。かくして、このシステムはそ れに接続された機器のタイプを決定することができ、そして機器のタイプに関連 した初期化情報を受け取ることができる。この特許は更に、初期化情報が記憶装 置から画像化システムに伝送されないかぎり、機器の使用を阻止することを示唆 する。初期化情報が正しいことについて証明される証明方法もまた記載されてい る。２つの方法が記憶装置のロケーションについて示唆される。１つの方法は直 接機器中に装置を埋め込むことを示唆する。第２の方法は、或る種の機器を嵌め 込むことができる付属品（ａｔｔａｃｈｍｅｎｔ）、本質的に機器ハンドル内に 記憶装置を埋め込むことを示唆している。 かくして、上記特許に記載の態様のいくつかにおいては、カテーテル（又は他 の医学器具）に関する情報はカテーテルへの付属品において記憶され、カテーテ ルそれ自体には記憶されない。これらの態様は校正情報（ｃａｌｉｂｒａｔｉｏ ｎ ｉｎｆｏｒｍａｔｉｏｎ）のようなアイテム特定的情報（ｉｔｅｍ−ｓｐｅ ｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）を記憶するために適当ではない。 上記した特許の他の態様では、情報はカテーテルにおいて記憶される。しかし ながら、これらの態様は、過度の複雑性に悩まされ、例えばカテーテルに沿って 延びている多重ディジタル信号ワイヤを必要とする。この複雑性は使い捨て可能 なカテーテルにおける大量使用には実行できない。 発明の要約 本発明の或る観点の目的は、カテーテルに関する校正情報（ｃａｌｉ ｂｒａｔｉｏｎ ｉｎｆｏｒｍａｔｉｏｎ））の便利な電子工学的記憶（ｓｔｏ ｒａｇｅ）及び呼び出し（ｒｅｃａｌｌ）のための手段を提供することである。 本発明の或る観点の他の目的は情報の呼び出し時間（ｒｅｃａｌｌ ｔｉｍｅ ）が最小である、カテーテルに関する校正情報の便利な電子工学的記憶及び呼び 出しのための手段を提供することである。 本発明の或る観点の他の目的は、カテーテルと制御コンソールと間の改良され た通信を与えるための手段を提供することである。 本発明の或る観点の更なる目的は、校正情報を記憶及び呼び出しすることがで きる最小のコスト及び最小の複雑性のカテーテルを提供することである。 本発明の１つの観点では、制御コンソールに接続するためのカテーテル組立体 は２つの部品（ｐａｒｔｓ）、即ち、患者の身体に挿入される最小の複雑性のカ テーテル及びカテーテルの近位端（ｐｒｏｘｉｍａｌ ｅｎｄ）とコンソールと の間の接続ケーブルを具備する。カテーテルは、同じモデルの他のカテーテルと 共通ではない実質的にそのカテーテルに特定的な情報のみを有するマイクロ回路 を含んでなる。このような情報は、例えば、カテーテルのアイテム特定的校正デ ータ（ｉｔｅｍ−ｓｐｅｃｉｆｉｃ ｃａｌｉｂｒａｔｉｏｎ ｄａｔａ）及び カテーテルの最初の使用の日を包含する。ケーブルはカテーテルからの情報を受 け取りそしてそれを適当な形態でコンソールに送るアクセス回路を含んでなる。 好ましくは、ケーブルは特定のモデル又はタイプのすべてのカテーテルに関し て動作し（ｏｐｅｒａｔｅｓ）、従ってカテーテルが取り替え られるとき、ケーブルを取り替える必要はない。特に、１回使用するように計画 されているカテーテルは、患者と直接接触しないケーブルの取り替えを必要とし ない。 本発明の好ましい態様では、アクセス回路は、カテーテルがケーブルと互換性 （ｃｏｍｐａｔｉｂｌｅ）モデルであることを証明する。カテーテルとケーブル との間の接続は各カテーテルモデルについて独特である（ｕｎｉｑｕｅ）ことが 好ましい。替わるものとして又は追加的に（ａｌｔｅｒｎａｔｉｖｅｌｙ ｏｒ ａｄｄｉｔｉｏｎａｌｌｙ）、モデル同定（ｍｏｄｅｌ ｉｄｅｎｔｉｆｉｃ ａｔｉｏｎ）はマイクロ回路に記憶されそしてアクセス回路はモデル同定がケー ブル及びカテーテルにおいて同じであることを証明する。 本発明の或る好ましい態様では、各ケーブルは、少数のカテーテルモデルと関 連しており、そしてマイクロ回路に記憶されたモデル同定は、どのカテーテルモ デルが使用されているかを同定するためにアクセス回路により使用される。 本発明の或る好ましい態様では、カテーテルマイクロ回路はディジタル的に記 憶されるデータを含む。好ましくは、マイクロ回路のリードはケーブルの遠位端 のレセプタクルのソケットに直接カップリングされる。かくして、カテーテルは ディジタル信号ワイヤを含まず、しかもマイクロ回路における情報への速いアク セスを許容する。そしてマイクロ回路からケーブルを介してコンソールに伝送さ れた（ｔｒａｎｓｍｉｔｔｅｄ）ディジタル電子工学的信号はカテーテルの遠位 端からケーブルにワイヤにより伝えられた（ｃｏｎｖｅｙｅｄ）低レベルアナロ グ信号を妨害しない。好ましくはアクセス回路はケーブルの遠位端のレセプタク ル 内に配置されそしてマイクロ回路のリードを受け取るソケットを含む。 本発明の好ましい態様では、マイクロ回路はカテーテルに関する最小の校正及 び／又は初期化情報を記憶する。替わるものとして又は追加的に、マイクロ回路 はカテーテルの最初の使用日のようなカテーテルに関する使用情報を記憶する。 本発明の好ましい態様では、カテーテルは、その近位端に、カテーテルを操作 するのに使用される制御装置を含むハンドルを具備する。ハンドルがカテーテル の近位端にないカテーテルでは、ハンドルを越える長さはカテーテルの機能性を 増加させないで、カテーテルのコスト及びその無菌化のコストを上昇させる。好 ましくは、カテーテルマイクロ回路はハンドルに含まれる。替わるものとして、 ハンドルはカテーテルから分離しており、そしてむしろケーブルの遠位端に固定 され、マイクロ回路は、ハンドルに接続するカテーテルの近位端のコネクタ内に 含まれる。 本発明の或る好ましい態様では、カテーテルは例えば上記文献ＰＣＴ／ＷＯ９ ６／０５７６８に記載のように、カテーテルの位置を示すアナログ信号を発生す るコイルを含む。ケーブルは好ましくは、アナログ信号を増幅するのに使用され る増幅器を含んでなる。替わるものとして又は追加的に、増幅器は生理学的測定 値のような他の信号を増幅するのに使用することができる。増幅器はそれがコイ ル及び／又は他の信号源にできるだけ近くにあるようにレセプタクル内にあるの が好ましい。コンソール内に増幅器を配置することは、隣接ワイヤにノイズを発 生するコンソールの回路からの妨害により及びカテーテルの遠位端とコンソール との間の長い距離にわたるノイズピックアップにより望ましくないことに留意さ れる。カテーテル内に発生した信号は相対的に弱くそして減衰 及びノイズから保護されなければならない。カテーテル内に増幅器を配置するこ とは複雑性とカテーテルのコストを増加させ、これも望ましくない。これらの好 ましい態様のあるものでは、アクセス回路は１個以上のアナログーディジタル（ Ａ／Ｄ）変換器回路を含み、アナログ−ディジタル変換器回路はカテーテルから のアナログ信号をディジタル形態に変換し、これはコンソールに伝えられる。か くして、上記した減衰及びノイズ問題は実質的になくなる。 本発明の他の好ましい態様では、カテーテルそれ自体が１個以上のアナログー ディジタル（Ａ／Ｄ）変換器回路を含む。これらの態様では、アクセス回路はカ テーテルからのディジタル信号のみをコンソールにカップリングする。１つのこ のような好ましい態様ではＡ／Ｄ変換器はカテーテルの遠位チップ（ｄｉｓｔａ ｌ ｔｉｐ）に隣接している。 本発明の或る好ましい態様では、ケーブルは追加のマイクロ回路を含んで成り 、該追加のマイクロ回路において、ケーブルに関連したカテーテルの１つ以上の モデルの情報特性が記憶される。このような情報は例えばカテーテルの構成（ｃ ｏｎｆｉｇｕｒａｔｉｕｏｎ）及び使用コード（ｕｓａｇｅ ｃｏｄｅｓ）を含 むことができる。好ましくは、追加のマイクロ回路はケーブル内のアクセス回路 及び増幅器のための校正情報も含む。増幅器の校正情報は例えばそれらのゼロゲ イン（ｚｅｒｏ−ｇａｉｎ）、ＤＣオフセット（ＤＣ ｏｆｆｓｅｔ）及び線形 性（ｌｉｎｅａｒｉｔｙ）を含むことができる。かくして、カテーテルにある必 要のない情報はケーブルにおいて記憶されそしてカテーテルはより複雑性が少な くそしてコストがより少ない。好ましくは、コンソールは、カテーテル及び好ま しくはケーブルにおけるマイクロ回路により供給され た情報以外の他のカテーテル特定的情報（ｃａｔｈｅｔｅｒ−ｓｐｅｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）を必要とせず、その結果カテーテルのより新しいモ デルはコンソールのソフトウエア又はハードウエアを更新することなくコンソー ルと共に使用することができる。 好ましくは、マイクロ回路はＥＥＰＲＯＭ、ＥＰＲＯＭ、ＰＲＯＭ、フラッシ ユＲＯＭ又は非揮発性ＲＡＭのような読みだし／書き込みメモリ部品（ｒｅａｄ ／ｗｒｉｔｅ ｍｅｍｏｒｙ ｃｏｍｐｏｎｅｎｔ）を含んで成り、そして情報 はディジタル形態で記憶される。替わるものとして又は追加的に、マイクロ回路 のいずれかは製造の時点でプリプログラムされる（ｐｒｅ−ｐｒｏｇｒａｍｍｅ ｄ）読みだし専用メモリを含んで成ることができる。 本発明の好ましい態様では、校正情報はコイルからのカテーテルの遠位チップ の相対的変位に関するデータを含む。本発明の或る他の好ましい態様では、校正 情報は直交性（ｏｒｔｈｏｇｏｎａｌｉｔｙ）からのコイルの逸脱（ｄｅｖｉａ ｔｉｏｎ）に関するデータ、又はコイルのそれぞれのゲインに関するデータ又は これらのデータの組み合わせも含む。上記の校正情報は一般にカテーテルによっ て変わり、従ってカテーテル内のマイクロ回路に記憶されるのが好ましい。好ま しくは、データはＰＣＴ／ＩＬ９７／０００６０に記載の如き校正方法において 決定される。他の校正情報はカテーテルの一般的構成（ｇｅｎｅｒａｌ ｃｏｎ ｆｉｇｕｒａｔｉｏｎ）及びアクセス回路のゲイン及びオフセット（ｏｆｆｓｅ ｔ）を含むことができ、そして好ましくはケーブルのマイクロ回路に記憶される 。 本発明の或る好ましい態様では、カテーテルはコンソールにおける信 号処理及び計算装置から電気的に隔離され（ｉｓｏｌａｔｅｄ）、そして校正情 報はカテーテルにおけるアイソレーシヨン回路に関するデータを含む。好ましく は、カテーテルは、カテーテルの近位端に隣接した又はカテーテルハンドルにお ける絶縁変圧器（ｉｓｏｌａｔｉｏｎ ｔｒａｎｓｆｏｒｍｅｒ）のような少な くとも１つの誘導要素（ｉｎｄｕｃｔｉｖｅ ｅｌｅｍｅｎｔ）により隔離され る。替わるものとして、カテーテルは、１個以上のオプトアイソレータ（ｏｐｔ ｏ−ｉｓｏｌａｔｏｒｓ）又は当業界で知られた他のタイプのアイソレーシヨン 回路により隔離されうる。このような誘導要素及び他のアイソレーシヨン回路は 典型的にはそれによって伝えられた信号に非線形性（ｎｏｎ−ｌｉｎｅａｌｉｔ ｉｅｓ）を導入する。このような非線形性は、特にカテーテルの遠位端から信号 処理回路にワイヤにより伝えられたアナログ信号において有意な変形（ｓｉｇｎ ｉｆｉｃａｎｔ ｄｉｓｔｏｒｔｉｏｎｓ）を生じさせることがある。故に、校 正情報は誘導要素及び／又は他のアイソレーシヨン回路により導入された信号非 線形性に関するデータを含むのが好ましい。 校正データは、ルックアップ表（ｌｏｏｋｕｐ ｔａｂｌｅｓ）、多項係数（ ｐｏｌｙｎｏｍｉｎａｌ ｃｏｅｆｆｉｃｉｅｎｔｓ）の形態で又は当業界で知 られた他の適当な形態においてカテーテルにおけるマイクロ回路に記録されうる 。 本発明の好ましい態様では、校正データは製造時に又は製造時近くに生成され そして記録され、そしてマイクロ回路は使用者による校正データのその後の記録 を阻止するように構成される。例えば、マイクロ回路がＥＰＲＯＭ又はＰＲＯＭ を含んで成る場合には、適当なプログラミン グデバイスがカテーテルコネクタに接続し、そしてＥＰＲＯＭ又はＰＲＯＭを、 校正において使用されたコンピュータからコネクタを通じてディジタル信号をそ れに入力することによりプログラムする。その後、ＥＰＲＯＭ又はＰＲＯＭは再 プログラムされなくすることができる。 マイクロ回路がＥＥＰＲＯＭ又は非揮発性ＲＡＭデバイスを含んで成る他のこ のような好ましい態様では、ＥＥＰＲＯＭ又は非揮発性ＲＡＭデバイスは当業界 で知られたタイプの書き込み許可入力コネクション（ｗｒｉｔｅ ｅｎａｂｌｅ ｉｎｐｕｔ ｃｏｎｎｅｃｔｉｏｎ）を含み、これはカテーテルの近位端のコ ネクタにおける書き込み許可ピン（ｗｒｉｔｅ−ｅｎａｂｌｅ ｐｉｎ）に接続 される。校正時に、書き込み許可入力はイネーブルされ（ｅｎａｂｌｅｄ）そし て校正データはマイクロ回路に記憶される。しかる後、書き込み許可入力は、例 えば書き込み許可ピンを除去することにより又は書き込み許可ピンを電気的グラ ウンド（ｅｌｅｃｔｒｉｃａｌ ｇｒｏｕｎｄ）に接続することによりディスエ ーブルされ（ｄｉｓａｂｌｅｄ）、その結果更なる校正データはマイクロ回路に おいて記録されなくすることができる。 替わるものとして、マイクロ回路がＥＥＰＲＯＭデバイスを含んで成る本発明 の好ましい態様では、書き込み許可入力は書き込み保護指令（ｗｒｉｔｅ−ｐｒ ｏｔｅｃｔ ｃｏｍｍａｎｄ）をデバイスに送ることによりディスエーブルされ うる。この指令は可逆性又は不可逆性であることができる。 本発明の更に他の好ましい態様では、カテーテルにおけるマイクロ回路及び／ 又はケーブルにおけるマイクロ回路は、例えば、Ｘｉｃｏｒ，Ｉｎｃにより製造 されたＸ７６Ｆ０４１ パスワード・アクセス・セキュ リテイ・スーパバイザ（ＰＡＳＳ^TM）セキュアーフラッシユ ＲＯＭデバイス（ Ｘ７６Ｆ０４１ Ｐａｓｓｗｏｒｄ Ａｃｃｅｓｓ Ｓｅｃｕｒｉｔｙ Ｓｕｐ ｅｒｖｉｓｏｒ（ＰＡＳＳ^TM）ＳｅｃｕｒｅＦｌａｓｈ ＲＯＭ ｄｅｖｉｃｅ ）のようなアクセス制御回路を含んで成る。マイクロ回路は好ましくは、バスワ ードを用いてプログラムされ、その結果校正データが製造の時点で生成されそし て記録された後更なる校正データはマイクロ回路において記録されなくすること ができ、但しパスワードを知っている工場の許可を得た人（ｆａｃｔｏｒｙ−ａ ｕｔｈｏｒｉｚｅｄ ｐｅｒｓｏｎｎｅｌ）によるデータレコーデイングは例外 としてありうる。 本発明の或る好ましい態様では、マイクロ回路において記録されたデータは校 正コードを含み、この校正コードは、校正データが変更又は改ざんされないこと を確実にするように、当業界で知られた方法に従って暗号化される（ｅｎｃｒｙ ｐｔｅｄ）校正コード（ｃａｌｉｂｒａｔｉｏｎ ｃｏｄｅ）を含む。使用者が コンピュータを含んで成る適当なコンソールにカテーテルを接続すると、コンピ ュータは校正コードを読みだしそしてこのコードをプリプログラムされた値と比 較する。コードが所望のプリプログラムされた値に合致しなければ、コンピュー タは、カテーテルが適切に校正されていないことがありうることを示すメッセー ジを表示させる。コンピュータは、所望のプリプログラムされた値に合致するコ ードを有するカテーテルがそれに接続されるまで更なる動作を阻止することがで きる。 校正コードは、許可されていないパーテイ（ｕｎａｕｔｈｏｒｉｚｅｄ ｐａ ｒｔｉｅｓ）による暗号解読を阻止する方法、例えばパブリッ クキー及びプライベートキー又は当業界で知られた他の方法を使用してＲＳＡ暗 号化スキーム（ＲＳＡ ｅｎｃｒｙｐｔｉｏｎ ｓｃｈｅｍｅ）を使用して暗号 化されるのが好ましい。ＲＳＡ暗号化のような方法が使用される場合には、プラ イベートキーは、劣った品質の可能性のある許可されていない代替物の可能な使 用を阻止するように、カテーテルの許可された製造者にのみ知られている。 本発明の更なる好ましい態様では、マイクロ回路において記録されたテータは 満了の日及び時間（ｅｘｐｉｒａｔｉｏｎ ｄａｔｅ ａｎｄ ｔｉｍｅ）を含 み、この満了の日及び時間の後はカテーテルは使用できなくすることができる。 使用者がコンピュータを含んで成る適当なコンソールにカテーテルを接続すると 、コンピュータは満了の日及び時間を読み出し、そしてそれらを例えばリアルタ イムクロックにより発生された実際の日及び時間と比較する。満了の日及び時間 を過ぎているならば、コンピュータは、カテーテルが更なる使用には不適当であ ることを示すメッセージを表示させる。コンピュータは、有効な満了の日及び時 間を有するカテーテルがそれに接続されるまで、更なる動作を阻止することがで きる。 好ましくは、満了の日及び時間は、カテーテルが最初に使用されるときカテー テルにおけるマイクロ回路をプログラムすることによりコンソールコンピュータ により記録される。かくして、カテーテルが最初にコンソールに接続されるとき 、コンピュータは、満了の日及び時間がマイクロ回路においてまだ記録されてい ないことを検出し、そして実際の日及び時間の後プリセットされたインターバル における適切な満了の日及び時間を使用してマイクロ回路をプログラムする。好 ましくは、プリセッ トされたインターバルはケーブル内に記憶されそしてカテーテルの予想される有 効寿命に基づいて製造者により決定される。 マイクロ回路がアクセス制御回路を含んで成る好ましい態様では、マイクロ回 路は、それにおけるメモリロケーシヨンが“リード・アクセス・アンド・プログ ラム・オンリー”モードで動作されうるようにプログラムされる。このモードは 、一般にカテーテルの使用者には入手可能ではない適当なパスワードのエントリ ーによってのみ変更されうる。“リード・アクセス・アンド・プログラム・オン リー”モードにおいては、メモリロケーシヨンに記憶された数は、ビットを“１ ”から“０”に変えることにより減少させることができるが、増加させることは できない。何故ならば、プログラムされたマイクロ回路は“０”が“１”に変更 されることを許容しないからである。好ましくは、メモリロケーシヨンは、最大 値、即ちすべてのビットが“１”にセットされることを含むように、製造の時点 でセットされる。次いで、上記したとおり、最初の使用時に、コンピュータは、 メモリロケーシヨンにおける１つ以上のビット（ｏｎｅ ｏｒ ｍｏｒｅ ｂｉ ｔｓ）を“１”から“０”に変えることにより適切な満了の日及び時間でマイク ロ回路をプログラムする。しかる後、満了日はその後のいかなる日にも変更され えない（正しいパスワードが最初にエンターされない限り）。 替わるものとして又は追加的に、上記したとおりのアクセス制御回路を含んで 成るマイクロ回路は、カテーテルの使用者による可能な改ざん又は誤りから保護 される方式で、カテーテルが使用された回数及び／又は使用の期間をトラックす る（ｔｒａｃｋ）のに使用することができる。好ましくは、カテーテルを使用す ることができる回数及び／又は時間の 長さに対応するレコードは、製造の時点でカテーテル内のデバイス又はマイクロ 回路におけるメモリロケーシヨンに記憶され、そしてマイクロ回路はこのメモリ ロケーシヨンが上記したとおり“リード・アクセス・アンド・プログラム・オン リー”モードで動作できるようにプログラムされる。カテーテルが使用される度 毎に及び／又は使用中規則的な時間インターバルで、コンピュータはメモリロケ ーシヨンにおけるレコードを読み出し、そしてそれを、それにおける１つ以上の ビットを“１”から“０”に変えることによって減少させる。メモリロケーシヨ ンに記憶されたレコードがゼロ又は或る他の所定の最小値に達すると、コンピュ ータは、カテーテルが更なる使用には不適当であることを示すメッセージを使用 者に表示させ、そして好ましくは、適当なカテーテルがそれに接続されるまで更 なる動作を阻止する。 それ故、本発明の好ましい態様に従えば、対象者の身体に挿入するためのプロ ーブを含むコンソールを接続するためのプローブ組立体であって、該プローブが 遠位端及び近位端を有しそしてプローブに関する情報を記憶するマイクロ回路及 びコンソールにプローブを接続するためのケーブルを有し、該プローブがプロー ブにおけるマイクロ回路をアクセスするためのアクセス回路を含む、プローブ組 立体が提供される。 好ましくは、ケーブルは共通のタイプの２個以上の異なるプローブに互換性で （ｉｎｔｅｒｃｈａｎｇｅａｂｌｙ）接続可能であり、そしてマイクロ回路は、 独特にそのプローブに関する情報であってそのタイプの他のプローブとは実質的 に共通ではない情報を記憶する。 好ましくは、アクセス回路は共通のタイプの異なるプローブに共通に関係する 情報を記憶するケーブルマイクロ回路（ｃａｂｌｅ−ｍｉｃｒ ｏｃｉｒｃｕｉｔ）を含む。 更に好ましくは、ケーブルマイクロ回路はプローブのタイプを同定する情報を 記憶する。 好ましくは、プローブに関する情報はプローブの使用に関する情報を含む。 好ましくは、使用に関する情報はその使用者へのプローブの入手可能性を制御 する使用コードを含む。 好ましくは、アクセス回路はプローブの入手可能性を減少させるがその入手可 能性を増加はさせないように使用コードを変えることを許容する。 好ましくは、マイクロ回路は、そのメモリロケーシヨンに、リード・アクセス ・アンド・プログラム・オンリーモードで動作するようにアクセス回路により制 御されている使用コードを記憶する。 好ましくは、このモードはアクセス回路へのパスワードのエントリーにより変 えることができる。 替わるものとして又は追加的に、使用コードは日情報を含む。 好ましくは、マイクロ回路はプローブの近位端に隣接している。 好ましくは、マイクロ回路はプローブの近位端から突き出すリードを含み、ア クセス回路はマイクロ回路のリードを受け入れるソケットを含む。 好ましくは、プローブはアナログ信号を発生する機能部分を含み、アクセス回 路はアナログ信号を増幅する１個以上の増幅器を含む。 好ましくは、アクセス回路は１個以上のアナログ−ディジタル変換器を含む。 好ましくは、アクセス回路は１個以上の増幅器の校正に関する情報を記憶する ケーブルマイクロ回路を含む。 替わるものとして又は追加的に、アクセス回路はプローブ組立体に関する情報 を記憶するケーブルマイクロ回路を含む。 好ましくは、ケーブルマイクロ回路はプローブの構成（ｃｏｎｆｉｇｕｒａｔ ｉｏｎ）を記述する情報を記憶する。 好ましくは、ケーブルマイクロ回路はプローブの許容された使用期間を記憶す る。 替わるものとして又は追加的に、ケーブルはカテーテルの最初の使用からの時 間を測定するための内部クロックを含む。 好ましくは、マイクロ回路における情報の少なくとも一部が暗号化される。 好ましくは、プローブに関する情報はプローブの校正情報を含む。 好ましくは、プローブはプローブの位置又は方位に応答する信号を発生するデ バイスを含み、そしてプローブの校正情報は信号発生装置の校正に関する情報を 含む。 好ましくは、信号発生装置はプローブの遠位端に隣接している。 更に好ましくは、信号発生装置は１個以上のコイルを含む。 好ましくは、校正情報は１個以上のコイルの少なくとも１つのゲインに関する 情報を含む。 替わるものとして又は追加的に、校正情報は１個以上コイルの少なくとも１つ の角度方位に関する情報を含む。 替わるものとして又は追加的に、校正情報はプローブの遠位端に対する信号発 生装置の位置変位に関する情報を含む。 好ましくは、プローブはアイソレーシヨン回路を含み、そしてプローブに関す る情報はアイソレーシヨン回路の非線形性に関する情報を含む。 好ましくは、マイクロ回路は、プログラマブルメモリデバイス、ＥＥＰＲＯＭ デバイス、ＥＰＲＯＭ又はＰＲＯＭデバイス、非揮発性ＲＡＭデバイス又はフラ ッシュＲＯＭデバイス（Ｆｌａｓｈ ＲＯＭ ｄｅｖｉｃｅ）を含む。 好ましくは、ケーブルはプログラマブルメモリデバイスをプログラムするため のコネクションの少なくとも１つをディスエーブルするための手段を含む。 対象者の身体に挿入するためのプローブであって該プローブの校正情報を記憶 するマイクロ回路を含むプローブと、該プローブをコンソールに接続するための ケーブルであって該プローブのマイクロ回路にアクセスするためのアクセス回路 を含むケーブルと、該位置又は方位応答信号（ｐｏｓｉｔｉｏｎ−ｏｒ ｏｒｉ ｅｎｔａｔｉｏｎ−ｒｅｓｐｏｎｓｉｖｅ ｓｉｇｎａｌｓ）及び校正に関する 該情報を受け取りそしてそれからプローブの位置を決定するコンピュータを含む コンソールとを含む、対象者の身体におけるプローブの位置を決定するための装 置が本発明の好ましい態様に従って更に提供される。 好ましくは、プローブは、プローブの位置及び方位に応答する信号を発生する 装置を含み、そしてプローブの校正情報は信号発生装置の校正に関する情報を含 む。 好ましくは、マイクロ回路はプログラマブルメモリデバイスを含む。 好ましくは、コンピュータはプログラマブルメモリデバイスをプログラムする ようになっている。 プローブと接続ケーブルを含むプローブ組立体と共に使用するためのコンソー ルを初期化する方法であって、該ケーブルを使用してプローブをコンソールに接 続し、コンソールにケーブル内のマイクロ回路からの一般的モデル情報をロード し（ｌｏａｄ）、そしてコンソールにカテーテル内のマイクロ回路からの特定的 カテーテル情報をロードすることを含む方法が本発明の好ましい態様に従って更 に提供される。 好ましくは、特定的カテーテル情報は校正情報、使用コード及び／又は最初の 使用日を含む。 好ましくは、一般モデル情報は許容された使用期間を含む。 好ましくは、この方法は、最初の使用日からの使用期間が満了したならば、警 告メッセージを表示することを含む。 好ましくは、プローブをコンソールに接続することは、ケーブルにおけるアク セス回路を介してプローブを接続することを含む。 好ましくは、この方法はアクセス回路に関する校正情報をコンソールにロード することを含む。 本発明は、図面と共にその好ましい態様の下記の詳細な説明からより完全に理 解されるであろう。 図面の簡単な説明 図１は本発明の好ましい態様に従うカテーテル及び接続ケーブルを含むシステ ムの斜視図である。 図２は図１のカテーテルの遠位端の詳細断面図であるる 図３は本発明の好ましい態様に従うカテーテルとケーブルとの間の接続部位の 詳細略図である。 好ましい態様の詳細な説明 図１は本発明の好ましい態様に従うプローブシステム１８を示す。システム１ ８は、ヒトの身体に挿入するための細長いプローブ、好ましくはカテーテル２０ を具備する。下記の好ましい態様がカテーテルに関して説明されているが、本発 明は他のタイプのプローブに同等に適用可能であることが理解されるであろう。 カテーテル２０の遠位端２２は、遠位チップ２６に隣接した、診断的及び／又 は治療的機能を遂行するための機能部分２４を含む。機能部分２４は、例えば、 心臓の病気の区域の電気生理学的測定又は電気外科的切除のための電極（図には 示されていない）を含んで成ることができる。替わるものとして又は追加的に、 機能部分は他のタイプのセンサ又は光学的画像形成装置又は超音波画像形成装置 を含んで成ることができる。 カテーテル２０の遠位端２２は、身体内のカテーテルの位置及び方位を決定す るのに使用される信号を発生する装置２８を更に含む。装置２８は機能部分２４ に隣接しているのが好ましい。装置２８、チップ２６及び部分２４の間に一定の 位置的及び方位的関係があるのが好ましい。 カテーテル２０は好ましくはハンドル３０を含み、ハンドル３０は、カテーテ ルの遠位端を所望の方向に導き又はそれを所望のとおりに位置付け及び／又は方 向づけるために外科医により使用される制御装置３２を含む。 図１に示されたシステムは、更に、コンソール３４を具備し、コンソール３４ は使用者がカテーテル２０の機能を観察及び調節することを可能とする。コンソ ール３４は好ましくは、コンピュータ３６、キーボード３８、典型的にはコンピ ュータの内側にある信号処理回路４０及びディスプレー４２を含む。信号処理回 路４０は、典型的には、位置信号発生 装置２８により発生された信号を含むカテーテル２０からの信号を受信し、増幅 し、ろ波し（ｆｉｌｔｅｒ）そしディジタル化し、しかる後、これらのディジタ ル化された信号はコンピュータ３６により受信されそして、カテーテルの位置及 び方位を計算するのに使用される。あるいは、下記するとおり、適当な回路をカ テーテルそれ自体と関連させ、それにより回路４０は既に増幅され、ろ波され及 び／又はディジタル化された信号を受け取るようにすることができる。 カテーテル２０は延長ケーブル２１を介してコンピュータ３６にカップリング され、延長ケーブル２１はその近位端にコネクタ４４を具備し、コネクタ４４は コンソール３４の合わせ（ｍａｔｉｎｇ）レセプタクル４６に嵌合するようにな っている。ケーブル２１の遠位端はハンドル３０に接続するレセプタクル３３を 具備する。レセプタクル３３は好ましくは特定のモデルのカテーテルを受け入れ るように構成され、そして好ましくは特定のモデルの使用者が触知できる（ｕｓ ｅｒ−ｔａｎｇｉｂｌｅ）同定（ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）を含む。ケー ブル２１を使用することの利点の１つは、場合により異なるハンドル構成を有す る異なるモデル及びタイプのカテーテルを同じコンソール３４に接続できること である。多様なカテーテルをコンソール３４に接続するのに異なるケーブル２１ を使用することができる。別々のケーブル２１を有することの他の利点は、ケー ブルが患者と接触せず、それ故滅菌なしでケーブルを再使用することが可能であ るということにある。 好ましくは、ケーブル２１は更に１個以上の絶縁変圧器（図には示されていな い）を含み、絶縁変圧器はカテーテル２０をコンソール３４から電気的に隔離す る。絶縁変圧器は好ましくはレセプタクル３３内に含 まれる。 本発明の好ましい態様に従うカテーテル２０の遠位端２２の詳細図を示す図２ をここで参照する。装置２８はＰＣＴ特許公開番号ＷＯ９６／０５７６８に記載 のような３つの非同軸コイル６０、６２及び６４を含んで成る。ＰＣＴ特許公開 番号ＷＯ９６／０５７６８の開示は参照により本明細書に組み込まれる。この装 置は外部から印加された磁界に関する６次元（ｓｉｘ−ｄｉｍｅｎｓｉｏｎｓ） の位置及び方位情報の連続的な発生をイネーブルする。コイル６０、６２及び６ ４はそれぞれの軸線６６、６８及び７０を有し、これらは好ましくはそれぞれ図 ２に示されたように直行カーテシアン軸（ｏｒｔｈｏｇｏｎａｌ Ｃａｒｔｅｓ ｉａｎ ａｘｅｓ）Ｚ、Ｘ及びＹを規定する。図２においてＺ軸はカテーテルの 長さの軸に平行であり、Ｘ軸及びＹ軸はそれに垂直な面を規定する。コイルは各 々お互いに関して一定の位置及び方位を有する。 本発明の好ましい態様が図２に示されそして上記した位置信号発生装置２８に 関して本明細書で説明されているけれども、本発明の発明的概念は他の位置感知 装置を含むプローブに同様に適用可能であることは理解されるであろう。例えば 、本発明の他の好ましい態様では、プローブは位置信号を発生するための単一コ イル、又は同軸又は非同軸であることができる２つ以上のこのようなコイル具備 することができる。本発明の他の好ましい態様は、ホール効果装置（Ｈａｌｌ ｅｆｆｅｃｔ ｄｅｖｉｃｅｓ）又は超音波もしくは光学的センサのような当業 界で知られた他のタイプの位置感知装置を具備することができる。 図２に示されたように、装置２８は遠位チップ２６から距離Ｌのところにカテ ーテル２０内に配置され、ここにＬはここではコイル６２の中 心軸６８からチップ２６までのＺ軸に沿った距離として便宜上定義される。コイ ル６０及び６４のそれぞれの軸線６６及び７０はそれぞれの距離ｄ_y及びｄ_zだけ 軸線６８から変位している。 時変外部磁界（ｔｉｍｅ−ｖａｒｙｉｎｇ ｅｘｔｅｒｎａｌ ｍａｇｎｅｔ ｉｃ ｆｉｅｌｄ）がカテーテル２０の遠位端２２に印加されると、コイル６０ 、６２及び６４はアナログ信号を発生し、このアナログ信号は好ましくはコイル ワイヤ７２によりカテーテルを通して伝えられる。これらのアナログ信号の振幅 は典型的にはカテーテル２０における及びカテーテル２０のまわりの他の電気的 信号、例えば機能部分２４により測定されそして機能ワイヤ７６によりカテーテ ルを通して伝えられる電気生理学的信号に比べて小さい。更に、外部磁界はコイ ル６０、６２及び６４により発生されたものではない望まない電流をコイルワイ ヤ７２に流れさせることもある。これらの他の電気信号及び望まれない電流は、 ノイズ又は妨害信号を、コイルにより発生した信号と一緒に現れさせることがあ る。それ故、本発明の好ましい態様では、ワイヤ７２は、加撚された対として構 成され、そしてコイルから受け取った位置及び方位信号における高い信号対ノイ ズ比（ｓｉｇｎａｌ−ｔｏ−ｎｏｉｓｅ ｒａｔｉｏ）を維持するようにシール ド７４により電磁妨害から遮蔽されることもできる。 上記の０５７６８ＰＣＴ特許公開に記載のとおり、コンソール３４の信号処理 回路４０はコイルワイヤ７２により運ばれた信号を受け取り、そしてそれらをコ ンピュータ３６に送り、該コンピュータは、固定された外部座標フレーム（ｆｉ ｘｅｄ ｅｘｔｅｒｎａｌ ｃｏｏｒｄｉｎａｔｅ ｆｒａｍｅ）に対して、装 置２８の三次元並進位置（ｔｈｒｅ ｅ−ｄｉｍｅｎｓｉｏｎａｌ ｔｒａｎｓｌａｔｉｏｎａｌ ｐｏｓｉｔｉｏｎ ）及び軸線６６、６８及び７０の回転方位（ｒｏｔａｔｉｏｎａｌ ｏｒｉｅｎ ｔａｔｉｏｎ）を計算する。次いで遠位チップ２６の実際の位置及び方位が、軸 線６８により規定された装置２８の中心からのチップ２６の距離Ｌ及び軸線６６ 、６８及び７０の方位を考慮することにより計算される。 カテーテル２０を製造する方法におけるばらつき（ｄｅｖｉａｔｉｏｎｓ）に より、距離Ｌは典型的にはカテーテルによって変わり、チップ２６の位置を計算 する際の誤差をもたらすことが経験的に見いだされた。更に、コイル６０の軸線 ６６は、典型的には、チップ２６を通るカテーテル２０の長さの軸との絶対的整 合（ａｂｓｏｌｕｔｅ ａｌｉｇｎｍｅｎｔ）から逸脱し、そしてコイル６２及 び６４の軸線６８及び７０はそれぞれ典型的には軸線６６に対して又はお互いに 対して厳密に直交ではなく、それによりカテーテルの位置及び方位の決定におい て追加の誤差を誘発する。最後に、コイル６０、６２及び６４のそれぞれのゲイ ンの変動及び距離ｄ_y及びｄ_zの変動はカテーテルの位置及び方位の決定における 追加の誤差を生じさせることがある。 それ故、本発明の好ましい態様では、カテーテル２０の位置及び方位を決定す るのに使用される装置２８は、カテーテルが患者の身体に挿入される前に校正さ れる（ｃａｌｉｂｒａｔｅｄ）。この校正はＰＣＴ／ＩＬ９７／０００６０に記 載の方法を含む適当な方法を使用して行うことができる。決定された校正補正関 数（ｃａｌｉｂｒａｔｉｏｎ ｃｏｒｒｅｃｔｉｏｎ ｆｕｎｃｔｉｏｎ）はそ の後メモリデバイスに電子工学的に記憶され、このメモリデバイスは好ましくは カテーテル２０内 にある。カテーテルがコンソール３４にカップリングされると、このメモリデバ イスはコンソールのコンピュータ３６にアクセス可能である。 図３は本発明の好ましい態様に従うレセプタクル３３及びハンドル３０の詳細 を示す。ハンドル３０はカテーテル２０のための校正データが電子工学的に記憶 されるディジタルマイクロ回路９０を含む。マイクロ回路９０は好ましくはＥＥ ＰＲＯＭ又はＦｌａｓｈ ＲＯＭを包含するが、替わるものとしてＥＰＲＯＭ、 ＰＲＯＭ、非揮発性ＲＡＭ又は当業界で知られた他のタイプのプログラマブルメ モリデバイスを包含することができる。カテーテル２０が校正されると、その特 定的校正データはマイクロ回路９０に記憶され、かくしてデータは下記するよう にコンピュータ３６に便利にアクセス可能である。 好ましくは他のマイクロ回路８８がケーブル２１のレセプタクル３３内に含ま れる。マイクロ回路８８は好ましくはマイクロ回路９０のメモリと同様なプログ ラマブルメモリを含む。或るモデルのすべてのカテーテルに共通のカテーテル２ ０の初期化に関する情報は、カテーテルそれ自体の中に埋め込まれているマイク ロ回路９０に記憶されるよりはむしろマイクロ回路８８に記憶されるのが好まし い。大抵のカテーテルは、洗浄、無菌化及び摩耗の問題のため、使用できる回数 が制限される。普通はカテーテルは１回だけ使用することができる。故に、最小 寸法のマイクロ回路９０を含む必要な最小回路のみをカテーテル２０に組み込む ことによりカテーテル自体のコストを最小にすることが望ましい。所定のモデル のすべてのカテーテルについて共通に特徴的なすべての他の情報はレセプタクル ３３内に記憶されており、レセプタクル３３は患者の身体には挿入されない。替 わるものとして又は追加的に、１群のカテー テルの情報特性はコンソール３６内に記憶され、一方ケーブル２１はどのカテー テルモデルが使用されているを同定する最小の情報のみ保持する。 コンソール３６よりもむしろレセプタクル３３にモデル情報を有することの利 点は、コンソールに大きなデータベースをロードすることなくコンソール３６と 共に多様なカテーテルの使用を可能とすることにある。更に、マイクロ回路８８ は好ましくは下記するようにレセプタクルにおける回路に関する校正情報を記憶 する。これらの特徴は、各タイプのカテーテルに関連した単一のコンソール３６ を有するよりはむしろ、種々のカテーテルタイプと共に標準コンソールを使用す ることを可能とする。更に、より新しいモデルのカテーテルを単にそれらの互換 性ケーブル（ｃｏｍｐａｔｉｂｌｅ ｃａｂｌｅ）２１を介してコンソールに接 続することにより該新しモデルのカテーテルをコンソール３６と共に使用するこ とができ、かくしてコンソールのソフトウエアを更新する必要又は新しいコンソ ールを得る必要を減少させる。 図３に示された好ましい態様では、ハンドル３０は、レセプタクル３３の対応 するソケット９３に合うピン９２、９４、９６及び９８を更に含む。機能ピン９ ４は機能ワイヤ７６を通じて伝えられたアナログ電気生理学的信号を信号処理回 路４０にカップリングさせる。コイルピン９２は、コイル６０、６２及び６４か らコイルワイヤ７２によって伝えられたアナログ位置及び方位信号を信号処理回 路４０及びコンピュータ３６にカップリングし、これはカテーテル２０の位置及 び方位を計算する。コンピュータは、更にメモリピン９６を介してマイクロ回路 ９０に記憶されたディジタル校正補正データを読みだし、これらのデータを正確 な カテーテル位置及び方位を計算するのに使用する。 レセプタクル３３は好ましくはコイルワイヤ７２により運ばれた位置及び方位 信号を増幅する１個以上の増幅器８０を含んで成る。これらの信号は一般に非常 に弱く、それ故信号を生成するコイル６０、６２及び６４にできるかぎり近くに 増幅器８０を配置することが重要である。しかしながら、増幅器８０をカテーテ ル２０内に配置しないことが有利である。何故ならば増幅器８０はカテーテルの コスト及び複雑性をはなはだしく増加させるからである。好ましくは、レセプタ クル３３は更に、増幅器８０からのアナログ信号をディジタル形態に変換する１ 個以上のアナログーディジタル（Ａ／Ｄ）変換器８２を含んで成る。 好ましくは、機能ワイヤ７６を通じて伝えられる生理学的信号も増幅器８４に より増幅され、次いでＡ／Ｄ変換器８６を介してディジタル形態に変換される。 好ましくは、ゲイン及びオフセットのような増幅器８０及び８４のための校正情 報はマイクロ回路８８に記憶される。 １個以上の書き込み許可ピン１０４が好ましくはマイクロ回路９０にカップリ ングされる。これらのピンは所望の校正データによるマイクロ回路のプログラミ ングを可能とするのに使用される。校正の時点で、書き込み許可入力がイネーブ ルされ、校正データはマイクロ回路に記憶される。しかる後、例えば書き込み許 可ピンを除去すること又は図３に示されたようにそれを電気的グラウンド１０６ に接続することによって書き込み許可入力はディスエーブルされ、その結果、更 なる校正データはマイクロ回路に記録されえず、マイクロ回路は読みだし専用モ ードで機能する。マイクロ回路８８は同様な方式でプログラムされうる。 替わるものとして、マイクロ回路９０がＥＥＰＲＯＭデバイスを含ん で成る本発明の好ましい態様では、書き込み許可入力はこのデバイスに書き込み 保護指令（ｗｒｉｔｅ−ｐｒｏｔｅｃｔ ｃｏｍｍａｎｄ）を送ることによりデ ィスエーブルされうる。この指令は可逆性又は非可逆性であることができる。 本発明の他の好ましい態様では、マイクロ回路９０は、パスワード保証アクセ ス制御装置（ｐａｓｓｗｏｒｄ−ｓｅｃｕｒｅｄ ａｃｃｅｓｓ ｃｏｎｔｒｏ ｌ）を組み込むデバイスを含んで成り、マイクロ回路への書き込みアクセスは適 当なパスワードが最初にエンターされることを必要とする。例えば、１つのこの ような好ましい態様では、マイクロ回路９０は、Ｘｉｃｏｒ，Ｉｎｃにより製造 されたパスワード・アクセス・セキュリテイ・スーパバイザ（ＰＡＳＳ^TM）Ｘ７ ６Ｆ０４１ セキュアーフラッシユ ＲＯＭデバイス（Ｐａｓｓｗｏｒｄ Ａｃ ｃｅｓｓ Ｓｅｃｕｒｉｔｙ Ｓｕｐｅｒｖｉｓｏｒ（ＰＡＳＳ^TM）Ｘ７６Ｆ０ ４１ ＳｅｃｕｒｅＦｌａｓｈ ＲＯＭ ｄｅｖｉｃｅ）を含んで成る。マイク ロ回路は、製造時の校正データでプログラムされ、しかる後すべての書き込み動 作がロックアウトされた状態で“リード・アクセス・オンリー”モードで動作す るか、又は下記するとおり或る種のデータはデバイスに書き込むことができるが 校正データを書き込むことはできない“リード・アクセス・アンド・プログラム ・オンリー”モードで動作する。マイクロ回路の動作モードを変えることは適当 なパスワードがエンターされることを必要とし、該パスワードはシステムの使用 者には一般に入手できないものである。 本発明の他の好ましい態様では、マイクロ回路９０はＥＰＲＯＭ又はＰＲＯＭ を含んで成る。校正に使用されるコンピユータからデータを受 け取る、図には示されていない適当なプログラミング装置を使用して製造の時点 で校正データはＥＰＲＯＭ又はＰＲＯＭに記録される。プログラミング装置は、 図には示されていない校正ソケット（ｃａｌｉｂｒａｔｉｏｎ ｓｏｃｋｅｔ） を介してハンドル３０に接続されており、校正ソケットはレセプタクル３３と同 様にハンドル３０を受け入れるようになっている。プログラミング装置はコネク タを通してＥＰＲＯＭ又はＰＲＯＭにディジタル信号を入力することによりＥＰ ＲＯＭ又はＰＲＯＭをプログラムする。しかる後、ＥＰＲＯＭ又はＰＲＯＭは再 プログラムできなくすることができる。 本発明の或る好ましい態様では、マイクロ回路９０及び／又はマイクロ回路８ ８に記録されたデータは、校正データが変更又は改ざんされないことを確実にす るように、当業界で知られている方法に従って暗号化されている校正コードを含 む。好ましくは、校正コードは検査合計（ｃｈｅｃｋｓｕｍ）を含む。使用者が カテーテル２０をコンソール３４に接続すると、コンピユータ３６は校正コード を読みだしそしてそのコードをプリプログラムされた値と比較する。コードが所 望のプリプログラムされた値に合致しないならば、コンピユータは、カテーテル が適切に校正されていないことがありうることを示すメッセージをデイスプレー ４２により表示させる。コンピユータは更に所望のプリプログラムされた値に合 致するコードを有するカテーテルがそれに接続されるまで、システムの動作を休 止させることができる。 好ましくは、校正コードは、許可されていないパーテイによる暗号解読を防止 する方法を使用して、例えば、パブリックキー又はプライベートキー又は当業界 で知られた他の方法を使用して、ＲＳＡ暗号化スキー ムを使用して暗号化される。ＲＳＡ暗号化のような方法が使用される場合には、 プライベートキーは、場合により劣った品質の許可をされていない代替物の可能 な使用を防止するように、カテーテルの許可された製造者にのみ知られている。 本発明の更なる好ましい態様では、マイクロ回路９０に記録されたデータは満 了の日及び時間を含み、その後はカテーテルは使用できない。マイクロ回路８８ は同様にその期間にわたってカテーテルを使用できる最大期間に関するデータを 含む。使用者がカテーテル２０をコンソール３４に接続すると、コンピュータ３ ６は満了の日及び時間を読みだし、それらを例えばリアルタイムクロック回路に より発生させられた実際の日及び時間と比較する。満了の日及び時間が過ぎてい たら、コンピュータはカテーテルが更なる使用には不適当であることを示すメメ ッセージをディスプレー４２により表示させる。替わるものとして又は追加的に 、コンピュータは満了日の後カテーテル２０の使用を阻止することができる。 本発明の好ましい態様では、ケーブル２１は時間及び日のトラックを保つ（ｋ ｅｅｐ ｔｒａｃｋ）内部クロックを含む。替わるものとして又は追加的に、ケ ーブル２１の内部クロックはカテーテル２０の最初の使用からの相対的時間のト ラックを保持する。かくして、コンソールにおける日を変えることにより使用阻 止を回避することは可能ではない。 好ましくは、満了の日及び時間は、カテーテル２０が最初に使用されるときマ イクロ回路９０をプログラムすることによりコンピュータ３６により記録される 。カテーテル２０が最初にコンソール３４に接続されると、コンピュータ３６は 、満了の日及び時間がマイクロ回路９０にま だ記録されていないことを検出し、そして目下の日及び時間（ｃｕｒｒｅｎｔ ｄａｔｅ ａｎｄ ｔｉｍｅ）の後のプリセットインターバル（ｐｒｅ−ｓｅｔ ｉｎｔｅｒｖａｌ）における適当な満了の日及び時間によりマイクロ回路をプ ログラムする。プリセットインターバルはカテーテルの予想される有効寿命に基 づいて製造者により決定されるのが好ましい。 マイクロ回路９０が前記したＸ７６Ｆ０４１デバイスのようなアクセス制御回 路を含むデバイスを含んで成る本発明の好ましい態様では、マイクロ回路はそれ におけるメモリロケーションが“リード・アクセス・アンド・プログラム・オン リー”モードで動作可能であるようにプログラムされる。このモードは一般にシ ステムの使用者には入手できない適当なパスワードのエントリーによってのみ変 えることができる。“リード・アクセス・アンド・プログラム・オンリー”モー ドでは、メモリロケーションに記憶された数は、ビットを“１”から“０”に変 えることにより減少させることができるが、増加させることはできない。何故な らば、プログラムされたマイクロ回路“０”が“１”に変えられることを許容し ないからである。好ましくは、メモリロケーションは、最大値、即ち、すべての ビットが“１”にセットされること、を含むように製造の時点でセットされる。 次いで、上記したように、カテーテル２０が最初に使用される時、コンピュータ ３６は、メモリロケーションにおける１つ以上のビットを“１”から“０”に変 えることにより適当な満了の時間及び日でマイクロ回路をプログラムする。しか る後、満了日はその後のいかなる日にも変えることはできない（正しいパスワー ドが最初にエンターされない限り）。 替わるものとして又は追加的に、上記したとおりアクセス制御回路を含んで成 るマイクロ回路９０は、その使用者による可能な改ざん又は誤りから保護される ような方式で、カテーテル２０が使用された回数をトラック（ｔｒａｃｋ）する のに使用することができる。好ましくは、カテーテル２０を使用できる回数に対 応するレコードは製造の時点でデバイスのメモリロケーションに記憶され、そし てマイクロ回路は、このメモリロケーションが上記したとおり“リード・アクセ ス・アンド・プログラム・オンリー”モードで動作可能であるようにプログラム される。カテーテルが使用される度毎に、コンピュータ３６はメモリロケーショ ンのレコードを読みだし、そしてそれにおける１つ以上のビット（ｏｎｅ ｏｒ ｍｏｒｅ ｂｉｔｓ）を“１”から“０”に変えることによりそれを減少させ る。レコードのすべてのビットがゼロに等しくなるとき又はレコードが或る他の 所定の最小値に達すると、コンピュータはカテーテルが更なる使用には不適当で あることを示すメッセージを使用者に表示させ、そして好ましくは適当なカテー テルがそれに接続されるまで更なる動作を阻止する。 同様に、替わるものとして又は追加的に、マイクロ回路９０はカテーテル２０ の使用の期間をトラックするのに使用することができる。この場合に、カテーテ ルの使用の期間に対応するレコードはマイクロ回路の“リード・アクセス・アン ド・プログラム・オンリー”メモリロケーションに記憶される。カテーテルが使 用される間、規則的な所定のインターバルで、コンピュータ３６はレコードを読 みだし、そしてそれにおける１つ以上のビットを“１”から“０”に変えること によりそれを減少させる。全体のレコードがゼロに達するとか又は或る他の最小 値に達する と、上記のとおり更なる動作は阻止される。前記したとおり、コイル６０、６２ 及び６４からコイルワイヤ７２を通じて伝えられた低レベルアナログ信号は、一 般に機能ワイヤ７６における他のアナログ信号及びマイクロ回路９０から伝えら れたディジタル信号による妨害から保護されなければならない。それ故、本発明 の好ましい態様では、図３に示されたとおり、ハンドル３０は電磁シールド７４ を含み、電磁シールド７４はコネクタ上のピン９８を介してグラウンドにカップ リングされている。 本発明の他の好ましい態様では、シールド７４は能動シールド（ａｃｔｉｖｅ ｓｈｉｅｌｄｓ）であり、これはノイズ打ち消し回路（示されていない）によ り駆動される。 システム１８の特徴及び能力、特にアクセス制御に関する特徴はカテーテルハ ンドル３０のマイクロ回路９０に関して上記に説明されたけれども、これらの特 徴及び能力の多くがケーブル２１におけるマイクロ回路８８を使用しても実施で きることは当業者には明らかであろう。 更に、上記の好ましい態様は位置及び方位感知装置の校正に関して説明された けれども、本発明の他の好ましい態様では、カテーテル２０、特にマイクロ回路 ８８及び９０に記憶された校正データはカテーテルの他の面に関係することがあ る。例えば、本発明の或る好ましい態様では、生理学的センサ、作動器又は治療 器具に関する校正データはカテーテルにおいて記憶される。本発明の他の好まし い態様では、校正データはカテーテルの遠位端を導くのに使用される圧電運動制 御デバイス（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍｏｔｉｏｎ ｃｏｎｔｒｏｌ ｄ ｅｖｉｃｅ）のゲインに関してカテーテルに記憶させることができる。 上記した本発明の好ましい態様は例として挙げられたものであり、そ して本発明の全範囲は下記する請求の範囲によってのみ限定されることは認識さ れるであろう。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，Ｖ Ｎ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 １．対象者の身体に挿入するためのプローブであって、遠位端と近位端を有し そして該プローブに関する情報を記憶するマイクロ回路を含んで成るプローブと 、 プローブをコンソールに接続するためのケーブルであってプローブにおけるマ イクロ回路にアクセスするためのアクセス回路を含んで成るケーブル、 を具備することを特徴とするコンソールに接続するためのプローブ組立体。 ２．ケーブルが共通のタイプの２個以上の異なるプローブに互換性で接続可能 であり、マイクロ回路はそのプローブに独特に関係する情報であってそのタイプ の他のプローブとは実質的に共通ではない情報を記憶する、請求の範囲１に記載 の組立体。 ３．アクセス回路が共通のタイプの異なるプローブに共通に関係する情報を記 憶するケーブルマイクロ回路を含んで成る請求の範囲２に記載の組立体。 ４．ケーブルマイクロ回路がプローブのタイプを同定する情報を記憶する請求 の範囲３に記載の組立体。 ５．プローブに関する情報がプローブの使用に関する情報を含んで成る請求の 範囲１に記載の組立体。 ６．使用に関する情報がその使用者へのプローブの入手可能性を制御する使用 コードを含んで成る請求の範囲５に記載の組立体。 ７．アクセス回路がプローブの入手可能性を減少させるがその入手可能性を増 加はさせないように使用コードを変えさせる請求の範囲６に記 載の組立体。 ８．マイクロ回路が、そのメモリロケーシヨンに、リード・アクセス・アンド ・プログラム・オンリーモードで動作するようにアクセス回路により制御される 使用コードを記憶する請求の範囲６に記載の組立体。 ９．該モードがアクセス回路へのパスワードのエントリーにより変えられるこ とができる請求の範囲８に記載の組立体。 １０．使用コードが日情報を含む請求の範囲９に記載の組立体。 １１．マイクロ回路がプローブの近位端に隣接している請求の範囲１に記載の 組立体。 １２．マイクロ回路がプローブの近位端から突き出しているリードを含んで成 り、アクセス回路がマイクロ回路のリードを受け入れるソケットを含んで成る請 求の範囲１１に記載の組立体。 １３．プローブがアナログ信号を発生する機能部分を含んで成り、アクセス回 路がアナログ信号を増幅する１個以上の増幅器を含んで成る請求の範囲１に記載 の組立体。 １４．アクセス回路が１個以上のアナログディジタル変換器を含んで成る請求 の範囲１３に記載の組立体。 １５．アクセス回路が、１個以上の増幅器の校正に関する情報を記憶するケー ブルマイクロ回路を含んで成る請求の範囲１３に記載の組立体。 １６．アクセス回路がプローブ組立体に関する情報を記憶するケーブルマイク ロ回路を含んで成る請求の範囲１に記載の組立体。 １７．ケーブルマイクロ回路がプローブの構成を記述する情報を記憶する請求 の範囲１６に記載の組立体。 １８．ケーブルマイクロ回路がプローブの許容された使用期間を記憶 する請求の範囲１６に記載の組立体。 １９．ケーブルがカテーテルの最初の使用からの時間を測定するための内部ク ロックを含んで成る請求の範囲１に記載の組立体。 ２０．マイクロ回路ににおける情報の少なくとも一部が暗号化される請求の範 囲１に記載の組立体。 ２１．プローブに関する情報がプローブの校正情報を含んで成る請求の範囲１ に記載の組立体。 ２２．プローブがプローブの位置又は方位に応答した信号を発生する装置を含 んで成り、プローブの校正情報が信号発生装置の校正に関する情報を含んで成る 請求の範囲２１に記載の組立体。 ２３．信号発生装置がプローブの遠位端に隣接している請求の範囲２２に記載 の組立体。 ２４．信号発生装置が１個以上のコイルを含んで成る請求の範囲２２に記載の 組立体。 ２５．校正情報が１個以上のコイルの少なくとも１つのゲインに関する情報を 含んで成る請求の範囲２４に記載の組立体。 ２６．校正情報が１個以上のコイルの少なくとも１つの角度方位に関する情報 を含んで成る請求の範囲２４に記載の組立体。 ２７．校正情報がプローブの遠位端に対する信号発生装置の位置変位に関する 情報を含んで成る請求の範囲２２に記載の組立体。 ２８．プローブがアイソレーシヨン回路を含んで成り、プローブに関する情報 がアイソレーシヨン回路の非線形性に関する情報を含んで成る請求の範囲１に記 載の組立体。 ２９．マイクロ回路がプログラマブルメモリデバイスを含んで成る請 求の範囲１に記載の組立体。 ３０．プログラマブルメモリデバイスがＥＥＰＲＯＭデバイスを含んで成る請 求の範囲２９に記載のプローブ。 ３１．プログラマブルメモリデバイスがＥＰＲＯＭ又はＰＲＯＭデバイスを含 んで成る請求の範囲２９に記載のプローブ。 ３２．プログラマブルメモリデバイスがフラッシュＲＯＭデバイスを含んで成 る請求の範囲２９に記載のプローブ。 ３３．ケーブルがプログラマブルメモリデバイスをプログラムするためのコネ クションの少なくとも１つをディスエーブルするための手段を含む請求の範囲２ ９に記載の装置。 ３４．対象者の身体におけるプローブの位置を決定するための装置であって、 プローブの校正情報を記憶するマイクロ回路を含んで成る、対象者の身体に挿 入するためのプローブと、 プローブにおけるマイクロ回路をアクセスするためのアクセス回路を含んで成 る、コンソールにプローブを接続するためのケーブルと、 該位置又は方位応答信号及び校正に関する該情報を受け取りそしてそれからプ ローブの位置を決定する、コンピュータを含んで成るコンソール、 を具備する装置。 ３５．プローブがプローブの位置及び方位に応答する信号を発生する装置を含 んで成り、プローブの校正情報は信号発生装置の校正に関する情報を含んで成る 請求の範囲３４に記載の組立体。 ３６．マイクロ回路がプログラマブルメモリデバイスを含んで成る請 求の範囲３５に記載の装置。 ３７．コンピュータがプログラマブルメモリデバイスをプログラムするように なっている請求の範囲３６に記載の装置。 ３８．プローブ及び接続ケーブルを含むプローブ組立体と共に使用するための コンソールを初期化する方法であって、 ケーブルを使用してプローブをコンソールに接続することと、 ケーブル内のマイクロ回路からの一般的モデル情報をコンソールにロードする ことと、 カテーテル内のマイクロ回路からの特定的カテーテル情報をコンソールにロー ドすること、 を含んで成る方法。 ３９．特定的カテーテル情報が校正情報を含んで成る請求の範囲３８に記載の 方法。 ４０．特定的カテーテル情報が使用コードを含んで成る請求の範囲３８に記載 の方法。 ４１．特定的カテーテル情報が最初の使用日を含んで成る請求の範囲３８に記 載の方法。 ４２．一般的モデル情報が許容された使用期間を含んで成る請求の範囲４１に 記載の方法。 ４３．最初の使用日からの使用期間が満了したならば警告メッセージを表示す ることを含んで成る請求の範囲４２に記載の方法。 ４４．コンソールにプローブを接続することがケーブルにおけるアクセス回路 を介してプローブを接続することを含んで成る請求の範囲３８〜４３のいずれか に記載の方法。 ４５．アクセス回路に関する校正情報をコンソールにロードすることを含んで 成る請求の範囲４４に記載の方法。