JP2001518679A - 多層導電性マトリクスの形成方法 - Google Patents

多層導電性マトリクスの形成方法

Info

Publication number
JP2001518679A
JP2001518679A JP2000514167A JP2000514167A JP2001518679A JP 2001518679 A JP2001518679 A JP 2001518679A JP 2000514167 A JP2000514167 A JP 2000514167A JP 2000514167 A JP2000514167 A JP 2000514167A JP 2001518679 A JP2001518679 A JP 2001518679A
Authority
JP
Japan
Prior art keywords
layer
conductive material
pixel
photoimageable
faceplate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000514167A
Other languages
English (en)
Other versions
JP3961218B2 (ja
Inventor
デビッド、シー．チャン
アーサー、ジェイ．ラーン
ボブ、エル．マッキー
ポール、エム．ドラム
デビッド、エル．モーリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Candescent Technologies Inc
Original Assignee
Candescent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Candescent Technologies Inc filed Critical Candescent Technologies Inc
Publication of JP2001518679A publication Critical patent/JP2001518679A/ja
Application granted granted Critical
Publication of JP3961218B2 publication Critical patent/JP3961218B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03C—PHOTOSENSITIVE MATERIALS FOR PHOTOGRAPHIC PURPOSES; PHOTOGRAPHIC PROCESSES, e.g. CINE, X-RAY, COLOUR, STEREO-PHOTOGRAPHIC PROCESSES; AUXILIARY PROCESSES IN PHOTOGRAPHY
    • G03C5/00—Photographic processes or agents therefor; Regeneration of such processing agents
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/0007—Filters, e.g. additive colour filters; Components for display devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/863—Spacing members characterised by the form or structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Formation Of Various Coating Films On Cathode Ray Tubes And Lamps (AREA)

Abstract

(57)【要約】 隣接する第１サブピクセル領域を分離し、フラットパネルディスプレイのフェースプレートのフォト画像化可能材料の第１層を塗布して第１ピクセル分離構造体を形成する。各第１サブピクセル領域を覆う第１層の領域を残すように、フォト画像化可能材料の第１層の一部を除去する。上記のフォト画像化可能材料の第１層の領域間に配置されるように、フェースプレートの面上に導電性材料の第１層を塗布する。第１サブピクセル領域間に設けられた導電性材料の第１層で形成された第１ピクセル分離構造体のみを残し、フォト画像化可能材料の第１層の領域を除去する。同様の手順を実行して、第２サブピクセル領域間に第２ピクセル分離構造体を形成する。第２ピクセル分離構造体は第１ピクセル分離構造体に対してほぼ直交して形成され、第１ピクセル分離構造体とは異なる高さを有している。これにより、三次元多層導電性マトリクス構造体が形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はフラットパネルディスプレイの分野に関する。特に、本発明はフラッ
トパネルディスプレイ画面構造体の「黒色マトリクス」に関する。
【０００２】
【従来の技術】
一般に、フラットパネルディスプレイのフェースプレート上のサブピクセル領
域は、通常「黒色マトリクス」と呼ばれる不透明な網目状構造体によって分離さ
れている。サブピクセル領域を分離すると、黒色マトリクスによって、１つのサ
ブピクセルへ向かう電子が「後方散乱」して、他のサブピクセルに衝突するのを
防止することができる。これにより、従来の黒色マトリクスはフラットパネルデ
ィスプレイでの高解像度を効果的に維持することができる。また黒色マトリクス
は、例えば支持壁などの構造体がその上に設置される基部としても使用される。
【０００３】 １つの従来の黒色マトリクスでは、導電性材料の非常に薄い層（例えば約２〜
３ミクロン）が、サブピクセル領域周辺のフェースプレートの内面に塗布される
。一般に、導電性黒色マトリクスは導電性グラファイト材料で形成される。導電
性黒色マトリクスを使用すると、黒色マトリクスの上面や側面に衝突する電子に
よって誘発される余分な電荷を、フェースプレートの内面から簡単に放出するこ
とができる。他の利点としては、導電性黒色マトリクスによって、フェースプレ
ート上の電位を制御することが可能になることが挙げられる。さらに、電界放出
型フラットパネルディスプレイにおいては、導電性黒色マトリクスを使用するこ
とにより、フラットパネルディスプレイの電界エミッタとフェースプレートとの
間で発生する電気アークが、黒色マトリクスに衝突する可能性がある。サブピク
セルと電界エミッタとの間ではなく、黒色マトリクスと電界エミッタとの間で電
気アーク放電を行うと、蛍光体と上層のアルミニウム層の完全な状態が維持され
る。しかしながら、このような従来の導電性黒色マトリクスの高さは比較的低い
ため、電界エミッタからサブピクセル領域にかけてアーク放電が依然として行わ
れてしまう。このようなアーク放電の結果、蛍光体と上層のアルミニウム層が損
傷を受けてしまう。しかし、上記のように、黒色マトリクスは1つのサブピクセ ルから別のサブピクセルへの電子の後方散乱を防止するようになっている。従っ
て、各サブピクセルをそれぞれ隣接するサブピクセルから分離させるのに十分な
高さを有する黒色マトリクスを使用することが好ましい。しかし、導電性グラフ
ァイト材料の物理的性質のために、黒色マトリクスの高さは上記の２〜３ミクロ
ンに制限されてしまう。
【０００４】 他の従来例の黒色マトリクスでは、非導電性ポリイミド材料が黒色マトリクス
の内面全体にパターン化されている。このような従来の黒色マトリクスにおいて
は、黒色マトリクスは約２０〜４０ミクロンの均一な高さを有している。従って
、このような黒色マトリクスの高さは、それぞれ隣接するサブピクセルから各サ
ブピクセルを分離するのに適している。その結果、このような黒色マトリクスの
構造によって、隣接するサブピクセルへの電子の不要な後方散乱を効果的に防止
することができる。しかし、従来のポリイミド黒色マトリクスは非導電性である
。そのため、ポリイミド黒色マトリクスの上端がサブピクセル領域よりも電界エ
ミッタに近接していても、不要なアーク放電が電界エミッタからサブピクセル領
域に発生してしまう。このようなアーク放電を防止するために、従来では導電性
被膜（すなわちインジウム酸化錫（ＩＴＯ））を非導電性ポリイミド黒色マトリ
クスに塗布している。しかし、ＩＴＯを塗布した非導電性黒色マトリクスに問題
がないわけではない。例えば、ＩＴＯを非導電性ポリイミド黒色マトリクスに塗
布すると、複雑性が増し、フラットパネルディスプレイ製造工程のコストが高く
なってしまう。また、ＩＴＯ構成部分の原子番号が高くなると、電子の不要な後
方散乱が生じてしまう。さらに、ＩＴＯの二次電子放出係数δが高くなってしま
うのは望ましくない。
【０００５】 さらに他の方法では（１９９７年３月３１日出願、共通所有、同時係属出願の
米国特許、ドラムへの応用）、黒色マトリクス構造の形状を決定するのに毛管現
象を利用している。この方法では、フォトレジスト構造体の行および列が、フラ
ットパネル表示装置のフェースプレートの面上に形成されている。フォトレジス
ト構造体は、サブピクセル領域として使用される領域の直接上にあるフェースプ
レート上に形成される。その後、フォトレジスト構造体間に導電性材料を塗布し
、若干硬化させる。この方法では、導電性材料の物理的性質（例えば、粘度、表
面張力、密度など）によって、フォトレジスト構造体の行および列間に形成され
る黒色マトリクス構造体の高さと形状が決定される。しかし、導電性材料の物理
的性質によって、特殊な物理的寸法を有する黒色マトリクス構造体の形成が不可
能になったり、あるいは妨げられることがある。
【０００６】 そのため、隣接するサブピクセルを効果的に分離するのに十分な高さを有する
導電性マトリクス構造体が求められている。さらに、電界エミッタからサブピク
セルに生じるアーク放電を抑える導電性マトリクス構造体も求められている。ま
た、コストや複雑さが増加することがなく、後方散乱率が抑えられ、ＩＴＯを塗
布した黒色マトリクス構造体に関連する二次電子放出係数が不要に高くなること
のない導電性マトリクス構造体の要求も存在している。さらに、マトリクス構造
体を形成するのに使用する材料の物理的性質に大きく依存することのない導電性
マトリクス形成方法も求められている。
【０００７】 （発明の開示） 本発明は、隣接するサブピクセルを効果的に分離するのに十分な高さを有する
導電性マトリクス構造体を提供する。本発明はさらに、電界エミッタからサブピ
クセルへのアーク放電を抑える導電性マトリクス構造体を提供する。また、本発
明は、コストおよび複雑性が増大することなく、後方散乱率が抑えられ、ＩＴＯ
を塗布した黒色マトリクス構造体に関連する二次電子放出係数が不要に高くなる
ことのない導電性マトリクス構造体を提供する。さらに、本発明は、マトリクス
構造体を形成するのに使用する材料の物理的性質に大きく依存することのない導
電性マトリクス形成方法を提供する。また、本発明の導電性マトリクス構造体は
様々な種類のフラットパネルディスプレイに適用可能であることが理解されよう
。
【０００８】 特に、１つの実施例においては、本発明はフラットパネルディスプレイの面全
体に第１ピクセル分離構造体を形成する。第１ピクセル分離構造体は、隣接する
第１サブピクセル領域を分離する。この実施例においては、フェースプレートの
面全体にフォト画像化可能材料の第１層を塗布することにより、第１ピクセル分
離構造体を形成する。次に、フォト画像化可能材料の第１層の一部を除去して、
各第１サブピクセル領域を被覆するフォト画像化可能材料の第１層の領域を残す
ようにする。その後、第１層導電性材料がフォト画像化可能材料の第１層の領域
間に配置されるように、フェースプレートの面上に導電性材料の第１層を塗布す
る。次に本発明は、第１サブピクセル領域間に設けられた導電性材料の第１層か
ら形成される第１ピクセル分離構造体のみを残すようにして、フォト画像化可能
材料の第１層の領域を除去する。本発明では、同様の工程を行うことにより、第
２サブピクセル領域間に第２ピクセル分離構造体を形成する。第２ピクセル分離
構造体は第１ピクセル分離構造体に対してほぼ直交となるよう形成され、また本
実施例においては第１ピクセル分離構造体とは異なる高さを有している。このよ
うに、三次元多層導電性マトリクス構造体が形成される。
【０００９】 他の実施例においては、本発明は第１ピクセル分離構造体を、フラットパネル
表示装置のフェースプレートの面に沈着させている。第１ピクセル分離構造体は
フェースプレートの面上に沈着されるので、第１サブピクセル領域は第１ピクセ
ル分離構造体によって分離される。本実施例においては、第１サブピクセル領域
間に所望の高さを有する第１ピクセル分離構造体が形成されるまで、導電性材料
の層をフェースプレートの面上に繰り返し塗布することにより、第１ピクセル分
離構造体を形成している。次に、本発明は、フェースプレートの面上に第２ピク
セル分離構造体を沈着する。本実施例においては、第２サブピクセル領域間に所
望の高さを有する第２ピクセル分離構造体が形成されるまで、フェースプレート
の面上に導電性材料の層を繰り返し塗布することにより、第２ピクセル分離構造
体を形成している。第２ピクセル分離構造体が第１ピクセル分離構造体に対して
直交するように、第２ピクセル分離構造体をフェースプレートの面上に沈着させ
る。
【００１０】 本発明の上記およびその他の目的や効果は、様々な図面に示す以下の好適な実
施例の詳細な説明により、当業者によって明らかとなるであろう。
【００１１】 本仕様書に加えられ、その一部を成す図面は、説明と共に本発明の実施例を図
解し、また本発明の原理を説明するものである。
【００１２】 特別の定めのない限り、本説明における図面は一定の比例に拡大して示されて
いないことを理解すべきである。
【００１３】 （発明を実施するための最良の形態） 本発明の好適な実施例に基づき、図面に示す例を詳細に説明する。本発明は好
適な実施例に関連して説明されるが、本発明はこれらの実施例に限定されるもの
ではない。逆に、本発明は、請求項によって定義される本発明の精神およびその
範囲に含まれる代替例、変形例、同等例も網羅するものである。さらに、本発明
の以下の詳細な説明においては、本発明を十分理解するために数多くの特定の詳
説が示されている。しかし、本発明はこれらの特定の詳説なしでも実施されうる
ことは通常の当業者により明らかとなるであろう。他の例、既知の方法、手順、
構成部分、および回路は、本発明の特徴を不必要に分かりにくくしないよう、詳
細には説明されていない。
【００１４】 図１において、多層導電性黒色マトリクス構造体の形成で本実施例が使用する
第１工程が示されている。具体的には、図１は、本発明によりフォト画像化可能
材料１０２の第１層が沈着されたフラットパネル表示装置のフェースプレート１
００の透視図を示している。本発明のマトリクス構造体は黒色マトリクスと呼ば
れることがあるが、「黒色」という用語はマトリクス構造体の不透明な特性を表
していることが理解されよう。つまり、本発明は黒色以外の色の使用にも適して
いる。また、以下の図においては、明確に表すためにフェースプレートの内面の
一部のみが図示されている。
【００１５】 図１において、本実施例では、フォト画像化可能材料の層１０２は、例えばニ
ュージャージー州のＳｏｍｅｒｖｉｌｌｅのＨｏｅｃｈｓｔ−Ｃｅｌａｎｅｓｅ
から販売されているＡＺ４６２０などのフォトレジストから構成されている。し
かし、本発明は他の様々な種類および供給者からのフォト画像化可能材料の使用
にも適していることが理解される。本実施例では、フォトレジスト層１０２は約
１０〜２０ミクロンの深さに沈着される。
【００１６】 次に図２において、フォト画像化可能材料層１０２の沈着後、フォト画像化可
能材料層１０２は露光処理される。露光処理後、本発明ではフォト画像化可能材
料層１０２の一部を除去して、硬化したフォトレジスト構造体の行１０２ａ、１
０２ｂ、１０２ｃ、１０２ｄのみがフェースプレート１００上に残留するように
する。フォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄは、
サブピクセル領域の各行を覆うように設けられている。簡略化のために、図１に
は４つの行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのみを示しているが、多数
のフォトレジスト構造体の行がフェースプレートの内面上に形成されることが理
解される。本実施例では、例えばフォトレジスト構造体１００の、例えば行１０
２ａ、１０２ｂなどの隣接する行が、距離ｄ１だけ互いに分離しており、ここで
ｄ１はサブピクセル領域の隣接する行間の分離距離である。さらに具体的には、
本実施例では、フォト画像化可能材料の隣接行１０２ａ、１０２ｂは、約６５〜
８０ミクロンの距離だけ分離している。本実施例ではこのような行分離距離を指
定しているが、本発明は他の様々な距離で隣接行を分離する場合にも適している
。
【００１７】 図３において、次に本実施例では、フォト画像化可能材料の行１０２ａ、１０
２ｂ、１０２ｃ、１０２ｄの上に導電性材料の層１０４を塗布する。特に１つの
実施例においては、導電性材料層１０４を、フェースプレート１００の内面およ
びフォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの上に塗
布し、導電性材料がフォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、
１０２ｄ間に配置されるようにする。本実施例においては、導電性材料層１０４
は、例えばミシガン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄ
ｅｓで製造されるＣＢ８００Ａ ＤＡＧで構成されている。１つの実施例におい
ては、導電性材料層１０４はグラファイト系導電性材料からなっている。さらに
他の実施例においては、グラファイト系導電性材料層を半乾式スプレーとして塗
布し、導電性材料層１０４の収縮を抑えている。このようにすることによって、
本発明では導電性材料層の最終深さをより効果的に制御することができる。この
ような沈着方法が上記に説明されているが、本発明は様々な導電性材料をフェー
スプレート１００の内面およびフォト画像化可能材料の行１０２ａ、１０２ｂ、
１０２ｃ、１０２ｄ間に沈着させる他の沈着方法の使用にも適していることが理
解される。
【００１８】 図３では、１つの実施例において、フォト画像化可能材料上および／またはそ
の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間に沈着した余分な導電性材料は
、フォトレジスト構造体１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの上面から導
電性材料を拭き取る（例えば「スキージ」など）ことにより除去される。これに
よって、本実施例では、導電性材料層１０４は、フォト画像化可能材料の行１０
２ａ、１０２ｂ、１０２ｃ、１０２ｄ間で所望の深さを得ることができる。他の
実施例では、フォト画像化可能材料の上面および／またはその行１０２ａ、１０
２ｂ、１０２ｃ、１０２ｄ間にある余分な導電性材料を、導電性材料の超過量を
機械的研磨を施すことにより除去している。また、このような方法により、導電
性材料は、フォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ
間で所望の深さとなる。
【００１９】 次に図４において、導電性材料層１０４を硬化する。本実施例では、導電性材
料層１０４を、摂氏約８０〜９０度で約４〜５分間焼成する。導電性材料層１０
４が硬化した後、本発明ではフォト画像化可能構造体の行１０２ａ、１０２ｂ、
１０２ｃ、１０２ｄを除去する。本実施例では、フォト画像化可能構造体の行１
０２ａ、１０２ｂ、１０２ｃ、１０２ｄに工業銘柄アセトンを塗布し、これらを
フェースプレート１００から除去する。本発明は、例えばニュージャージー州Ｓ
ｏｍｅｒｖｉｌｌｅのＨｏｅｃｈｓｔ−Ｃｅｌａｎｅｓｅから発売されている４
００Ｔフォトレジストストリッパ、ＮＭＰストリッパなどのその他の多数の溶剤
を使用してフォト画像化可能構造体１０２ａ、１０２ｂ、１０２ｃ、１０２ｄを
除去するのに非常に適している。その結果、硬化したピクセル分離構造体１０４
ａ、１０４ｂ、１０４ｃがフェースプレート１００上に形成される。図４に示す
ように、本実施例においては、ピクセル分離構造体１０４ａ、１０４ｂ、１０４
ｃはサブピクセルの行間に沈着される。また、本実施例においては、ピクセル分
離構造体１０４ａ、１０４ｂ、１０４ｃは、約６０〜８０ミクロンの幅ｒｗおよ
び約１０〜２０ミクロンの高さｒｈを有して形成される。その後の処理過程では
、フラットパネルディスプレイのサブピクセルが、ピクセル分離構造体の行１０
４ａ、１０４ｂ、１０４ｃ間に位置するサブピクセル領域に形成される。
【００２０】 次に図５を参照すると、本実施例では、フォト画像化可能材料の第２層１０６
が、フェースプレート１００およびピクセル分離構造体１０４ａ、１０４ｂ、１
０４ｃ上に塗布される。上記のように、１つの実施例においては、フォト画像化
可能材料１０６の層は、例えばニュージャージー州ＳｏｍｅｒｖｉｌｌｅのＨｏ
ｅｃｈｓｔ−Ｃｅｌａｎｅｓｅから発売されているＡＺ４６２０から成っている
。本実施例では、フォト画像化可能材料層１０６を約４０〜６０ミクロンの深さ
に沈着する。
【００２１】 次に図６において、フォト画像化可能材料１０６の層の沈着後、フォト画像化
可能材料１０６の層に露光処理が施される。露光処理後、本実施例では、フォト
画像化可能材料１０６の層の一部を除去して、代表的に１０８として示す開口部
がフォト画像化可能材料１０６の層に形成されるようにする。開口部１０８はサ
ブピクセル領域の各列間に形成される。本実施例では、隣接する開口部は距離ｄ ２ だけ互いに分離しており、ここでｄ２はサブピクセルの隣接する列間の分離距
離である。さらに具体的には、本実施例において、フォト画像化可能材料１０６
の第２層の隣接する開口部は、約２５〜３０ミクロンの距離だけ分離している。
本実施例でこのような列分離距離を指定しているが、本発明は隣接する開口部の
様々な距離での分離にも適している。
【００２２】 図７において、本実施例では次に、フォト画像化可能材料層１０６上に導電性
材料層１１０を塗布する。具体的には、１つの実施例において、導電性材料層１
１０をフェースプレート１００の内面および層状フォト画像化可能材料１０６上
に塗布し、導電性材料が層状フォト画像化可能材料１０６内に形成された開口部
の上部および内部に配置されるようにする。上記のように、本実施例では、導電
性材料層１１０は例えばミシガン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃ
ｏｌｌｏｉｄｓ製のＣＢ８００Ａ ＤＡＧから成るものである。また、１つの実
施例において、導電性材料層１１０はグラファイト系導電性材料から成っている
。他の実施例においては、グラファイト系導電性材料層を半乾式スプレーとして
塗布し、導電性材料層１１０の収縮を抑えている。これにより、本発明では、開
口部１０８内における導電性材料層１１０の最終深さを効果的に制御することが
可能となる。このような沈着方法を上記に挙げているが、本発明はフェースプレ
ート１００の内面上および層状フォト画像化可能材料１０６の開口部１０８内へ
の他の多様な導電性材料を沈着させる様々な沈着方法の使用にも適していること
が理解される。
【００２３】 図７において、図３に関連して上記に述べたように、本実施例は例えばスキー
ジ処理、機械的研磨などを利用して導電性材料層１１０の過剰量を除去するのに
適している。また、このような方法によって、導電性材料はフォト画像化可能材
料層１０６の開口部１０８に所望の深さで沈着される。
【００２４】 次に図８において、導電性材料層１１０を硬化させる。本実施例では、導電性
材料層１１０を、摂氏約８０〜９０度で約４〜５分間焼成させる。導電性材料層
１１０の硬化後、本発明ではフォト画像化可能材料層１０６を除去する。本実施
例においては、工業銘柄アセトンをフォト画像化可能材料層１０６に塗布して、
フェースプレート１００から除去する。その結果、１００ａ〜１００ｆとして代
表的に示す硬化ピクセル分離構造体がフェースプレート１００上に形成される。
図８に示すように、本実施例では、ピクセル分離構造体１１０ａ〜１１０ｆは、
サブピクセルの列間およびピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃの
行間に設けられる。つまり、ピクセル分離構造体１１０ａ〜１１０ｆは、ピクセ
ル分離構造体１０４ａ、１０４ｂ、１０４ｃに対してほぼ直交に形成される。ま
た、本実施例では、ピクセル分離構造体１１０ａ〜１１０ｆは、約２０〜３０ミ
クロンの幅Ｃｗ、約４０〜６０ミクロンの高さＣｈ、約２００〜２２０ミクロン
の長さＣｌを有して形成される。従って、本発明により、多層三次元導電性マト
リクスの形成方法が提供される。
【００２５】 この多層三次元導電性マトリクスの実質的な高さにより、隣接するサブピクセ
ルが分離され、不要な後方散乱を防止することができる。この多層導電性マトリ
クスの実質的な高さと導電性により、電界エミッタからフェースプレートへのア
ーク放電が防止される。電界エミッタからフェースプレートへのアーク放電を防
止することにより、本発明では多層三次元導電性マトリクスを使用したフラット
パネルディスプレイの高電圧ローバスト性が増大する。また、本発明によって形
成された多層三次元導電性マトリクスの導電性質により、フラットパネルディス
プレイのフェースプレートから余分な電荷を簡単に除去することができる。本発
明は、ＩＴＯ被膜の塗布を必要とすることなく上記の実現を可能とする。
【００２６】 図９を参照して、本発明では、ピクセル分離構造体１０４ａ、１０４ｂ、１０
４ｃとピクセル分離構造体１１０ａ〜１１０ｆとの高さの差が非常に有利となっ
ている。特に、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃとの交差部付
近でピクセル分離構造体１１１０ａ〜１１０ｆの高さのほうが高くなっているの
で、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃに沿って設けられた支持
構造体１１２ａ、１１２ｂ、１１２ｃが強化される。つまり、行分離部１０４ａ
〜１０４上に共通して位置する壁またはリブ（１１２ａ〜１１２ｃ）または他の
支持構造体は、より高い近接して設けられたピクセル分離構造体１１０ａ〜１１
０ｆによって安定または強化される。
【００２７】 上記の実施例はピクセル分離構造体１０４ａ〜１０４ｃの行の形成と、その後
のピクセル分離構造体１１０ａ〜１１０ｆの列の形成についての説明であるが、
本発明はピクセル分離構造体１０４ａ〜１０４ｃの行を形成する前にピクセル分
離構造体１１０ａ〜１１０ｆの列を形成する場合にも適している。同様に、本発
明は、ピクセル分離構造体１０４ａ〜１０４ｃの行がピクセル分離構造体１１０
ａ〜１１０ｆの列よりも高くなるようにピクセル分離構造体を形成する場合にも
適している。
【００２８】 次に図１０を参照して、本発明の他の実施例を説明する。図１０の実施例にお
いて、フラットパネル表示装置のフェースプレート２００は、２０２として代表
的に示す各ピクセル分離構造体の第１部が沈着された状態で図示されている。こ
の実施例においては、ピクセル分離構造体の第１部２０２は、例えばミシガン州
Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ製の導電性材料、グ
ラファイト系導電性材料などで構成されている。このような導電性材料を本実施
例に関連して説明するが、本発明はその他の様々な導電性材料の使用にも適して
いる。本実施例において、ピクセル分離構造体の第１部２０２は、スクリーン印
刷処理を用いてフェースプレート２００上に沈着される。つまり、本実施例では
、上記の実施例に示すようなフォト画像化可能層の沈着やパターン化が不要であ
る。
【００２９】 次に図１１を参照して、本実施例では２０４として典型的に示すピクセル分離
構造体が完全に形成されるまで、導電性材料の層をフェースプレート２００の面
上に繰り返し塗布する。本実施例では、ピクセル分離構造体２０４の高さが約１
０〜１５ミクロンになるまで、フェースプレート２００の面上に導電性材料を繰
り返し塗布する。また、本実施例では、ピクセル分離構造体２０４がサブピクセ
ル領域の行を分離するように、ピクセル分離構造体２０４をフェースプレート２
００の面上に形成する。
【００３０】 次に図１２において、ピクセル分離構造体２０４を沈着させた後、本実施例で
は２０６で典型的に示すピクセル分離構造体の第１部をフェースプレート２００
の面に沈着させる。また、ピクセル分離構造体の第１部２０６も、例えばミシガ
ン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ製のＣＢ８００
Ａ ＤＡＧなどの導電性材料、グラファイト系導電性材料などで構成されている 再び図１３に戻り、本実施例では、２０８で代表的に示すピクセル分離構造体
が完全に形成されるまで、導電性材料の層をフェースプレート２００の面に繰り
返し塗布する。本実施例においては、ピクセル分離構造体２０８が約３０〜６０
ミクロンの高さになるまで、導電性材料をフェースプレート２００の面に繰り返
し塗布する。また、本実施例においては、ピクセル分離構造体２０８がピクセル
分離構造体２０４に対してほぼ直交し、またピクセル分離構造体２０８がサブピ
クセル領域の列を分離するように、ピクセル分離構造体２０８をフェースプレー
ト２００の面上に形成する。上記のように、本実施例は、フォト画像化可能材料
の層の沈着およびパターン化を必要としない多層三次元導電性マトリクス形成方
法を提供するものである。さらに、上記の実施例ではピクセル分離構造体２０４
の行を形成し、その後でピクセル分離構造体２０８の列を形成しているが、本発
明もピクセル分離構造体２０４の行を形成する前にピクセル分離構造体２０８の
列を形成する場合にも適している。同様に、本発明は、ピクセル分離構造体２０
４の行ががピクセル分離構造体２０８の列よりも高くなるように、ピクセル分離
構造体を形成する場合にも適している。
【００３１】 本発明の上記の実施例は関連する重要な利点を幾つか有している。例えば、上
記のグラファイト系導電性材料を使用してピクセル分離構造体を形成することに
より、本発明では従来のポリイミド系黒色マトリクス構造体に関連する有害な褐
色化やガス抜けを防ぐことができる。また、本発明で使用される導電性材料を損
傷を与えることなく、マトリクス構造体をポリイミドで形成するときよりも高い
温度で処理することができる。そのため、本発明では、蛍光面処理の副産物とし
て残留する有機物をさらに完全に除去することができる。
【００３２】 従って、本発明では、隣接するサブピクセルを効果的に分離するのに十分な高
さを有する導電性マトリクス構造体を提供することができる。さらに本発明は、
電界エミッタからサブピクセルへのアーク放電を抑える導電性マトリクス構造体
を提供するものである。また、本発明によって、コストと複雑性が増大されず、
電子の後方散乱率が抑えられ、またＩＴＯ被覆黒色マトリクス構造体に関連する
二次電子放出係数が不要に高くならない導電性マトリクス構造体が提供される。
さらに、本発明によれば、マトリクス構造体を形成するのに使用される材料の物
理的性質に大きく依存することのない導電性マトリクス形成方法が提供される。
【００３３】 上記の本発明の具体的実施例の説明は、図解と説明を行うことを目的としてい
る。これらは包括的なものではなく、また本発明を開示された明確な形に限定す
るものでもなく、多数の改良例や変形例は上記の教示を考慮すれば明らかに可能
である。実施例は、本発明の原理およびその実用化を効果的に説明するために選
択、記載されており、これによって当業者は本発明と多種多様な実施例、意図さ
れた特定の使用に適した様々な変形例を使用することが可能となる。本発明の範
囲が添付された特許請求の範囲およびそれに相当するものによって定義されるこ
とを目的としている。
【図面の簡単な説明】
【図１】 本発明によってフォト画像化可能材料の第１層が沈着されたフラットパネル表
示装置のフェースプレートの透視図である。
【図２】 本発明によってフォト画像化可能材料の第１層をパターン化した後の図１の構
造体を示す透視図である。
【図３】 本発明によって導電性材料の第１層が設けられた図１の構造体の透視図である
。
【図４】 本発明によってフォト画像化可能材料のパターン化された第１層を除去した図
３の構造体の透視図である。
【図５】 本発明によってフォト画像化可能材料の第２層が沈着された図４の構造体を示
す透視図である。
【図６】 本発明によるフォト画像化可能材料の第２層をパターン化した後の図５の構造
体を示す透視図である。
【図７】 本発明による導電性材料の第２層を配置した図６の構造体の透視図である。
【図８】 本発明によるフォト画像化可能材料のパターン化した第２層を除去し、多層導
電性マトリクス構造体を残した図７の構造体の透視図である。
【図９】 本発明による支持壁を強化する図８の構造体の透視図である。
【図１０】 本発明による第１ピクセル分離構造体の第１層が沈着されたフラットパネル表
示装置のフェースプレートを示す透視図である。
【図１１】 本発明による完成した第１ピクセル分離構造体が沈着された図１の構造体を示
す透視図である。
【図１２】 本発明による第２ピクセル分離構造体の第１層が沈着された図１の構造体のフ
ェースプレートを示す透視図である。
【図１３】 本発明による完成した第２ピクセル分離構造体を沈着させて、多層導電性マト
リクス構造体を形成した図１２の構造体の透視図である。
【符号の説明】
１００ フェースプレート １０２ フォト画像化可能材料層の第１層 １０２ａ〜１０２ｄ 行領域 １０４ 導電性材料層 １０６ フォト画像化可能材料層の第２層 １０８ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アーサー、ジェイ．ラーン アメリカ合衆国カリフォルニア州、クーパ ーティノ、ウィルキンソン、アベニュ、 10822 (72)発明者 ボブ、エル．マッキー アメリカ合衆国カリフォルニア州、サンノ ゼ、アンドリュース、アベニュ、1859 (72)発明者 ポール、エム．ドラム アメリカ合衆国カリフォルニア州、サンノ ゼ、クリー、ドライブ、671 (72)発明者 デビッド、エル．モーリス アメリカ合衆国カリフォルニア州、サンノ ゼ、エル、グランド、コート、3644 Ｆターム(参考） 5C028 JJ03 JJ07

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 フラットパネル表示装置のフェースプレート上のサブピクセルの行／領域およ
    び列を分離する多層導電性マトリクス構造体を形成する方法であって、 ａ）上記フェースプレート全体にフォト画像化可能材料の第１層を塗布し、 ｂ）上記フォト画像化可能材料の第１層の行／領域が、サブピクセル領域の各
    行／領域を被覆して設けられるように、上記フォト画像化可能材料の第１層の一
    部を除去し、 ｃ）上記フォト画像化可能材料の第１層の行／領域間に上記導電性材料が配置
    されるように、上記フェースプレート上に導電性材料の第１層を塗布し、 ｄ）上記導電性材料の上記第１層の行／領域が上記サブピクセル領域の行／領
    域間の上記フェースプレート上に形成されるように、上記フォト画像化可能材料
    の第１層の上記行／領域を除去し、 ｅ）上記フェースプレート全体にフォト画像化可能材料の第２層を塗布し、 ｆ）上記サブピクセル領域の各列間に設けられた開口部が上記フォト画像化可
    能材料の第２層に形成されるように、上記フォト画像化可能材料の第２層の一部
    を除去し、 ｇ）上記フォト画像化可能材料の第２層の上記開口部に上記導電性材料の第２
    層が配置されるように、上記フェースプレート上に導電性材料の第２層を塗布し
    、 ｈ）上記サブピクセル領域の列間および上記導電性材料の第１層の上記行／領
    域間の上記フェースプレート上に上記導電性材料の第２層の列が形成されるよう
    に、上記フォト画像化可能材料の第２層を除去する工程を含むことからなる方法
    。
  2. 【請求項２】 工程ａ）が、上記フェースプレート全体にフォトレジストの第１層を塗布する
    工程を含むことを特徴とする請求項１記載の方法。
  3. 【請求項３】 工程ａ）が、約１０〜２０ミクロンの深さでフォト画像化可能材料を塗布する
    工程を含むことを特徴とする請求項１記載の方法。
  4. 【請求項４】 工程ｃ）が、上記フェースプレート上にグラファイト系導電性材料の第１層を
    塗布する工程を含むことを特徴とする請求項１記載の方法。
  5. 【請求項５】 工程ｄ）が、上記フォト画像化可能材料の第１層の上記行を溶剤を使用して除
    去する工程を含むことを特徴とする請求項１記載の方法。
  6. 【請求項６】 工程ｅ）が、上記フェースプレート全体にフォトレジストの第２層を塗布する
    工程を含むことを特徴とする請求項１記載の方法。
  7. 【請求項７】 工程ｅ）が、約４０〜６０ミクロンの深さに上記フォト画像化可能材料を塗布
    する工程を含むことを特徴とする請求項１記載の方法。
  8. 【請求項８】 工程ｇ）が、上記フェースプレート上にグラファイト系導電性材料の第２層を
    塗布する工程を含むことを特徴とする請求項１記載の方法。
  9. 【請求項９】 工程ｈ）が、上記フォト画像化可能材料の第２層を溶剤を使用して除去する工
    程を含むことを特徴とする請求項１記載の方法。
  10. 【請求項１０】 ａ）フェースプレートの面上に設けられた第１ピクセル分離構造体が第１サブ
    ピクセル領域を分離するように、上記フェースプレートの上記面上に上記第１ピ
    クセル分離構造体を沈着し、 ｂ）上記フェースプレートの上記面上に設けられた第２ピクセル分離構造体が
    第２サブピクセル領域を分離するように、上記フェースプレートの上記面上に上
    記第２ピクセル分離構造体を沈着する工程とを含んでなる方法。
  11. 【請求項１１】 上記方法が、フラットパネル表示装置のフェースプレート上のサブピクセルの
    行および列を分離する多層導電性マトリクス構造体の形成方法であり、且つ工程
    （ｂ）において、上記第２ピクセル分離構造体が上記第１ピクセル分離構造体に
    直交している、請求項１０記載の方法。
  12. 【請求項１２】 上記方法が、フラットパネル表示装置の三次元多層導電性マトリクス構造体を
    形成する方法であり、また工程ａ）において、沈着は、 ａ）上記フラットパネル表示装置の上記フェースプレートの面全体に少なくと
    も１つの第１ピクセル分離構造体を形成して、第１サブピクセル領域を分離する
    工程であり、工程ａ）は、 ａ１）上記フェースプレートの上記面全体にフォト画像化可能材料の第１層を
    塗布し、 ａ２）露光処理後、上記フォト画像化可能材料の第１層の領域がそれぞれの上
    記第１サブピクセル領域を被覆して配置されるように、上記フォト画像化可能材
    料の第１層の一部を除去し、 ａ３）上記第１層導電性材料が上記フォト画像化可能材料の第１層の上記領域
    間に配置されるように、上記フェースプレートの上記面上に導電性材料の第１層
    を塗布し、 ａ４）上記第１ピクセル分離構造体が上記導電性材料の上記第１層から形成さ
    れ、また上記第１ピクセル分離構造体が上記第１サブピクセル領域間に配置され
    るように、上記フォト画像化可能材料の第１層の上記領域を除去する工程とをさ
    らに含み；且つ工程ｂ）の沈着は、上記フラットパネル表示装置の上記フェース
    プレートの上記面全体に少なくとも１つの第２ピクセル分離構造体を形成して、
    第２サブピクセル領域を分離する工程であり、工程ｂ）は、 ｂ１）上記フェースプレートの上記面全体にフォト画像化可能材料の第２層を
    塗布し、 ｂ２）露光処理後、それぞれの上記第２サブピクセル領域間の上記第２層フォ
    ト画像化可能材料に開口部が形成されるように、上記フォト画像化可能材料の第
    ２層の一部を除去し、 ｂ３）上記導電性材料の第２層が上記フォト画像化可能材料の第２層の上記開
    口部に配置されるよう、上記フェースプレートの上記面上に導電性材料の第２層
    を塗布し、 ｂ４）上記第２ピクセル分離構造体が上記導電性材料の第２層から形成され、
    且つ上記第２ピクセル分離構造体が上記第２サブピクセル領域間および上記第１
    ピクセル分離構造体間に配置されるよう、上記フォト画像化可能材料の第２層を
    除去する工程をさらに含む、請求項１０記載の方法。
  13. 【請求項１３】 上記導電性材料の第１層が半乾式スプレーとして塗布され、上記導電性材料の
    第１層の収縮を減少させる、請求項１２記載の方法。
  14. 【請求項１４】 上記導電性材料の第２層が半乾式スプレーとして塗布され、上記導電性材料の
    第２層の収縮を減少させる、請求項１２記載の方法。
  15. 【請求項１５】 上記導電性材料の第１層がグラファイト系材料からなる,請求項１２記載の方 法。
  16. 【請求項１６】 上記導電性材料の第２層がグラファイト系材料からなることを特徴とする請求
    項１２記載の方法。
  17. 【請求項１７】 上記導電性材料の第１層を塗布する工程が、 上記第１層導電性材料が上記フォト画像化可能材料の第１層の行／領域間で所
    望の深さとなるよう、上記導電性材料の第１層の超過量を除去する工程をさらに
    含む、請求項１または１２記載の方法。
  18. 【請求項１８】 上記導電性材料の第１層が上記フォト画像化可能材料の上記行／領域間で所望
    の深さとなるように、上記導電性材料の第１層を塗布する工程が上記導電性材料
    の上記第１層の超過量をぬぐい取る工程をさらに含む、請求項１７記載の方法。
  19. 【請求項１９】 上記導電性材料の第１層が上記フォト画像化可能材料の上記行／領域間で所望
    の深さとなるように、導電性材料の第１層を塗布する工程が上記導電性材料の上
    記第１層の超過量を機械的研磨によって除去する工程をさらに含む、請求項１７
    記載の方法。
  20. 【請求項２０】 上記導電性材料の第２層を塗布する工程が、 上記第２層導電性材料が上記フォト画像化可能材料の第２層の上記開口部で所
    望の深さとなるよう、上記導電性材料の第２層の超過量を除去する工程をさらに
    含む、請求項１または１２記載の方法。
  21. 【請求項２１】 上記導電性材料の第２層が上記フォト画像化可能材料の第２層の上記開口部で
    所望の深さとなるように、導電性材料の第２層を塗布する工程が上記導電性材料
    の第２層の上記超過量をぬぐい取る工程をさらに含む、請求項２０記載の三次元
    多層導電性マトリクス構造体の形成方法。
  22. 【請求項２２】 上記導電性材料の第２層が上記フォト画像化可能材料の第２層の上記開口部で
    所望の深さとなるように、導電性材料の第２層を塗布する工程が上記導電性材料
    の第２層の上記超過量を機械的研磨によって除去する工程をさらに含む、請求項
    ２０記載の方法。
  23. 【請求項２３】 上記第１サブピクセル領域が、上記サブピクセル領域の行である、請求項１６
    、１０または１１記載の方法。
  24. 【請求項２４】 上記第２サブピクセル領域が、上記サブピクセル領域の列である、請求項１６
    、１０または１１記載の方法。
  25. 【請求項２５】 上記第１ピクセル分離構造体が、約１０〜１５ミクロンの高さを有して形成さ
    れる、請求項１６、１０または１１記載の方法。
  26. 【請求項２６】 上記第２ピクセル分離構造体が、約３０〜６０ミクロンの高さを有して形成さ
    れる、請求項１６、１０または１１記載の方法。
  27. 【請求項２７】 上記第１ピクセル分離構造体が、グラファイト系材料からなる、請求項１６、
    １０または１１記載の方法。
  28. 【請求項２８】 上記第２ピクセル分離構造体が、グラファイト系材料からなる、請求項１６、
    １０または１１記載の方法。
  29. 【請求項２９】 工程ａ）は、上記第１ピクセル分離構造体が上記第１サブピクセル領域間で所
    望の高さを有して形成されるまで、上記フェースプレートの上記面上に導電性材
    料の層を繰り返し塗布する工程を含む、請求項１６、１０または１１記載の方法
    。
  30. 【請求項３０】 工程ａ）は、上記第１ピクセル分離構造体が上記第１サブピクセル領域間で所
    望の高さを有して形成されるまで、上記フェースプレートの上記面上に導電性材
    料の層を繰り返し塗布する工程を含む、請求項１６、１０または１１記載の方法
    。
JP2000514167A 1997-09-30 1998-07-24 多層導電性マトリクスの形成方法 Expired - Fee Related JP3961218B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/940,819 US5858619A (en) 1997-09-30 1997-09-30 Multi-level conductive matrix formation method
US08/940,819 1997-09-30
PCT/US1998/015465 WO1999017162A1 (en) 1997-09-30 1998-07-24 Multi-level conductive matrix formation method

Publications (2)

Publication Number Publication Date
JP2001518679A true JP2001518679A (ja) 2001-10-16
JP3961218B2 JP3961218B2 (ja) 2007-08-22

Family

ID=25475477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000514167A Expired - Fee Related JP3961218B2 (ja) 1997-09-30 1998-07-24 多層導電性マトリクスの形成方法

Country Status (6)

Country Link
US (1) US5858619A (ja)
EP (1) EP1023635B1 (ja)
JP (1) JP3961218B2 (ja)
KR (1) KR100393420B1 (ja)
DE (1) DE69842050D1 (ja)
WO (1) WO1999017162A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818162A (en) * 1997-03-31 1998-10-06 Candescent Technologies Corporation Multi-level conductive black matrix
US6801002B2 (en) * 2000-05-26 2004-10-05 Exaconnect Corp. Use of a free space electron switch in a telecommunications network
US6407516B1 (en) 2000-05-26 2002-06-18 Exaconnect Inc. Free space electron switch
US6800877B2 (en) * 2000-05-26 2004-10-05 Exaconnect Corp. Semi-conductor interconnect using free space electron switch
US6545425B2 (en) 2000-05-26 2003-04-08 Exaconnect Corp. Use of a free space electron switch in a telecommunications network
US7064500B2 (en) * 2000-05-26 2006-06-20 Exaconnect Corp. Semi-conductor interconnect using free space electron switch
US6432593B1 (en) 2000-05-31 2002-08-13 Candescent Technologies Corporation Gripping multi-level structure
US6562551B1 (en) * 2000-05-31 2003-05-13 Candescent Technologies Corporation Gripping multi-level black matrix
US6716078B1 (en) 2000-07-27 2004-04-06 Motorola Inc. Field emission display and method of manufacture
US7315115B1 (en) 2000-10-27 2008-01-01 Canon Kabushiki Kaisha Light-emitting and electron-emitting devices having getter regions
US7448946B2 (en) * 2001-03-26 2008-11-11 Anthony P Celona Video poker game and method
US6630786B2 (en) 2001-03-30 2003-10-07 Candescent Technologies Corporation Light-emitting device having light-reflective layer formed with, or/and adjacent to, material that enhances device performance
KR102512180B1 (ko) * 2015-04-28 2023-03-20 케이엘에이 코포레이션 계산 효율적인 x 선 기반의 오버레이 측정

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3779760A (en) * 1972-10-02 1973-12-18 Sony Corp Method of producing a striped cathode ray tube screen
KR910003690B1 (en) * 1988-09-14 1991-06-08 Samsung Electronic Devices Pdp manufacturing method
US5209688A (en) 1988-12-19 1993-05-11 Narumi China Corporation Plasma display panel
JP2800446B2 (ja) * 1991-03-12 1998-09-21 日本電気株式会社 セラミックグリーンシート上での微細配線パターンの形成方法
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
JP3709453B2 (ja) * 1994-07-22 2005-10-26 株式会社村田製作所 セラミックス多層配線基板の製造方法
US5543683A (en) * 1994-11-21 1996-08-06 Silicon Video Corporation Faceplate for field emission display including wall gripper structures
US5670296A (en) * 1995-07-03 1997-09-23 Industrial Technology Research Institute Method of manufacturing a high efficiency field emission display

Also Published As

Publication number Publication date
EP1023635B1 (en) 2010-12-15
US5858619A (en) 1999-01-12
KR100393420B1 (ko) 2003-08-02
WO1999017162A1 (en) 1999-04-08
KR20010015581A (ko) 2001-02-26
DE69842050D1 (de) 2011-01-27
JP3961218B2 (ja) 2007-08-22
EP1023635A1 (en) 2000-08-02
EP1023635A4 (en) 2005-11-23

Similar Documents

Publication Publication Date Title
JP2001518679A (ja) 多層導電性マトリクスの形成方法
EP1016115B1 (en) Multi-level conductive black matrix
US20060125399A1 (en) Plasma display panel and method of manufacturing the same
US7388326B2 (en) Electron emission device having a novel electron emission region design
JP4134361B2 (ja) 薄膜型電子源およびそれを用いた表示装置
JP3247938B2 (ja) プラズマディスプレーパネル及びその製造方法
US6176754B1 (en) Method for forming a conductive focus waffle
KR100630415B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
US20050215161A1 (en) Plasma display panel manufacturing method
JP2004342348A (ja) プラズマディスプレイパネルの製造方法
EP0975437B1 (en) Black matrix with conductive coating
KR100759559B1 (ko) 평판 디스플레이 패널용 격벽 제조 방법
JP2005116528A (ja) プラズマディスプレイパネルおよびその製造方法
JP4221974B2 (ja) プラズマディスプレイパネルの製造方法
JP2009301866A (ja) プラズマディスプレイパネルの製造方法
US6235179B1 (en) Electroplated structure for a flat panel display device
JP2004335123A (ja) 発光表示パネルおよびその製造方法
KR100560484B1 (ko) 플라즈마 디스플레이 패널
KR100730069B1 (ko) 플라즈마 디스플레이 패널의 제조방법
JPH11329724A (ja) 有機ｅｌ表示素子とその製造方法
JP2005026138A (ja) プラズマディスプレイパネルの製造方法
KR101133136B1 (ko) 플라즈마 디스플레이 패널 및 이를 위한 전극시트의 제조방법
JP3348375B2 (ja) 放電表示パネルの多段式隔壁形成法
JPH0495328A (ja) 隔壁形成方法
JPH06295676A (ja) プラズマディスプレイパネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees