JP3961218B2 - 多層導電性マトリクスの形成方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明はフラットパネルディスプレイの分野に関する。特に、本発明はフラットパネルディスプレイ画面構造体の「黒色マトリクス」に関する。
【０００２】
【従来の技術】
一般に、フラットパネルディスプレイのフェースプレート上のサブピクセル領域は、通常「黒色マトリクス」と呼ばれる不透明な網目状構造体によって分離されている。サブピクセル領域を分離すると、黒色マトリクスによって、１つのサブピクセルへ向かう電子が「後方散乱」して、他のサブピクセルに衝突するのを防止することができる。これにより、従来の黒色マトリクスはフラットパネルディスプレイでの高解像度を効果的に維持することができる。また黒色マトリクスは、例えば支持壁などの構造体がその上に設置される基部としても使用される。
【０００３】
１つの従来の黒色マトリクスでは、導電性材料の非常に薄い層（例えば約２〜３ミクロン）が、サブピクセル領域周辺のフェースプレートの内面に塗布される。一般に、導電性黒色マトリクスは導電性グラファイト材料で形成される。導電性黒色マトリクスを使用すると、黒色マトリクスの上面や側面に衝突する電子によって誘発される余分な電荷を、フェースプレートの内面から簡単に放出することができる。他の利点としては、導電性黒色マトリクスによって、フェースプレート上の電位を制御することが可能になることが挙げられる。さらに、電界放出型フラットパネルディスプレイにおいては、導電性黒色マトリクスを使用することにより、フラットパネルディスプレイの電界エミッタとフェースプレートとの間で発生する電気アークが、黒色マトリクスに衝突する可能性がある。サブピクセルと電界エミッタとの間ではなく、黒色マトリクスと電界エミッタとの間で電気アーク放電を行うと、蛍光体と上層のアルミニウム層の完全な状態が維持される。しかしながら、このような従来の導電性黒色マトリクスの高さは比較的低いため、電界エミッタからサブピクセル領域にかけてアーク放電が依然として行われてしまう。このようなアーク放電の結果、蛍光体と上層のアルミニウム層が損傷を受けてしまう。しかし、上記のように、黒色マトリクスは1つのサブピクセルから別のサブピクセルへの電子の後方散乱を防止するようになっている。従って、各サブピクセルをそれぞれ隣接するサブピクセルから分離させるのに十分な高さを有する黒色マトリクスを使用することが好ましい。しかし、導電性グラファイト材料の物理的性質のために、黒色マトリクスの高さは上記の２〜３ミクロンに制限されてしまう。
【０００４】
他の従来例の黒色マトリクスでは、非導電性ポリイミド材料が黒色マトリクスの内面全体にパターン化されている。このような従来の黒色マトリクスにおいては、黒色マトリクスは約２０〜４０ミクロンの均一な高さを有している。従って、このような黒色マトリクスの高さは、それぞれ隣接するサブピクセルから各サブピクセルを分離するのに適している。その結果、このような黒色マトリクスの構造によって、隣接するサブピクセルへの電子の不要な後方散乱を効果的に防止することができる。しかし、従来のポリイミド黒色マトリクスは非導電性である。そのため、ポリイミド黒色マトリクスの上端がサブピクセル領域よりも電界エミッタに近接していても、不要なアーク放電が電界エミッタからサブピクセル領域に発生してしまう。このようなアーク放電を防止するために、従来では導電性被膜（すなわちインジウム酸化錫（ＩＴＯ））を非導電性ポリイミド黒色マトリクスに塗布している。しかし、ＩＴＯを塗布した非導電性黒色マトリクスに問題がないわけではない。例えば、ＩＴＯを非導電性ポリイミド黒色マトリクスに塗布すると、複雑性が増し、フラットパネルディスプレイ製造工程のコストが高くなってしまう。また、ＩＴＯ構成部分の原子番号が高くなると、電子の不要な後方散乱が生じてしまう。さらに、ＩＴＯの二次電子放出係数δが高くなってしまうのは望ましくない。
【０００５】
さらに他の方法では（１９９７年３月３１日出願、共通所有、同時係属出願の米国特許、ドラムへの応用）、黒色マトリクス構造の形状を決定するのに毛管現象を利用している。この方法では、フォトレジスト構造体の行および列が、フラットパネル表示装置のフェースプレートの面上に形成されている。フォトレジスト構造体は、サブピクセル領域として使用される領域の直接上にあるフェースプレート上に形成される。その後、フォトレジスト構造体間に導電性材料を塗布し、若干硬化させる。この方法では、導電性材料の物理的性質（例えば、粘度、表面張力、密度など）によって、フォトレジスト構造体の行および列間に形成される黒色マトリクス構造体の高さと形状が決定される。しかし、導電性材料の物理的性質によって、特殊な物理的寸法を有する黒色マトリクス構造体の形成が不可能になったり、あるいは妨げられることがある。
【０００６】
そのため、隣接するサブピクセルを効果的に分離するのに十分な高さを有する導電性マトリクス構造体が求められている。さらに、電界エミッタからサブピクセルに生じるアーク放電を抑える導電性マトリクス構造体も求められている。また、コストや複雑さが増加することがなく、後方散乱率が抑えられ、ＩＴＯを塗布した黒色マトリクス構造体に関連する二次電子放出係数が不要に高くなることのない導電性マトリクス構造体の要求も存在している。さらに、マトリクス構造体を形成するのに使用する材料の物理的性質に大きく依存することのない導電性マトリクス形成方法も求められている。
【０００７】
（発明の開示）
本発明は、特に列方向に隣接するサブピクセルを効果的に分離するのに十分な高さを有すると共に行方向に設けられる導電性分離構造体上に支持構造体を安定または強化して位置決めできる導電性マトリクス構造体を提供することを目的とする。本発明はさらに、電界エミッタからサブピクセルへのアーク放電を抑える導電性マトリクス構造体を提供する。また、本発明は、コストおよび複雑性が増大することなく、後方散乱率が抑えられ、ＩＴＯを塗布した黒色マトリクス構造体に関連する二次電子放出係数が必要以上に高くなることのない導電性マトリクス構造体を提供する。さらに、本発明はマトリクス構造体を形成するのに使用する材料の物理的性質に大きく依存することのない導電性マトリクス形成方法を提供する。また、本発明の導電性マトリクス構造体は様々な種類のフラットパネルディスプレイに適用可能であることが理解されよう。
【０００８】
特に、第１構成においては、本発明はフラットパネルディスプレイの面全体に第１ピクセル分離構造体を形成する。第１ピクセル分離構造体は、隣接する第１サブピクセル領域を分離する。この実施例においては、フェースプレートの面全体にフォトレジスト材料の第１層を塗布することにより、第１ピクセル分離構造体を形成する。次に、フォトレジスト材料の第１層の一部を除去して、各第１サブピクセル領域を被覆するフォトレジスト材料の第１層の領域を残すようにする。その後、第１層導電性材料がフォトレジスト材料の第１層の領域間に配置されるように、フェースプレートの面上に導電性材料の第１層を塗布する。次に本発明は、行方向の第１サブピクセル領域間に設けられた導電性材料の第１層から形成される第１ピクセル分離構造体（導電性材料第１層）のみを残すようにして、フォトレジスト材料の第１層の領域を除去する。本発明では、導電性材料第１層の行間から上記フェースプレート上から該行の高さよりも高くなるまで同様の工程を列方向に行うことにより、列方向の第２サブピクセル領域間に第２ピクセル分離構造体（導電性材料第２層）を形成する。第２ピクセル分離構造体は第１ピクセル分離構造体に対してほぼ直交するよう形成され、また、この第１構成においては第１ピクセル分離構造体とは異なる高さを有している。このように、三次元多層導電性マトリクス構造体が形成される。また、列方向に形成される前記導電性材料第２層の列の高さは、行方向に形成される前記導電性材料第１層の行の高さよりも３〜４倍程度高く形成されている。
【０００９】
また、第２構成においては、本発明は第１ピクセル分離構造体を、フラットパネル表示装置のフェースプレートの面に沈着させている。第１ピクセル分離構造体はフェースプレートの面上に沈着されるので、第１サブピクセル領域は第１ピクセル分離構造体によって分離される。本実施例においては、第１サブピクセル領域間に所望の高さを有する第１ピクセル分離構造体が形成されるまで、導電性材料の層をフェースプレートの面上に繰り返し塗布することにより、第１ピクセル分離構造体を形成している。次に、本発明は、フェースプレートの面上に第２ピクセル分離構造体を沈着する。この第２構成においては、第２サブピクセル領域間に所望の高さを有する第２ピクセル分離構造体が形成されるまで、フェースプレートの面上に導電性材料の層を繰り返し塗布すると共に、第１ピクセル分離構造体を所定の厚さで行方向に沈着し、第２ピクセル分離構造体を上記第１ピクセル分離構造体の前記所定の厚さよりも厚く列方向に沈着することにより、第２ピクセル分離構造体を形成している。第２ピクセル分離構造体が第１ピクセル分離構造体に対して直交するように、第２ピクセル分離構造体をフェースプレートの面上に沈着させる。
【００１０】
本発明の上記およびその他の目的や効果は、様々な図面に示す以下の好適な実施例の詳細な説明により、当業者によって明らかとなるであろう。
【００１１】
本仕様書に加えられ、その一部を成す図面は、説明と共に本発明の実施例を図解し、また本発明の原理を説明するものである。
【００１２】
特別の定めのない限り、本説明における図面は一定の比例に拡大して示されていないことを理解すべきである。
【００１３】
（発明を実施するための最良の形態）
本発明の好適な実施例に基づき、図面に示す例を詳細に説明する。本発明は好適な実施例に関連して説明されるが、本発明はこれらの実施例に限定されるものではない。逆に、本発明は、請求項によって定義される本発明の精神およびその範囲に含まれる代替例、変形例、同等例も網羅するものである。さらに、本発明の以下の詳細な説明においては、本発明を十分理解するために数多くの特定の詳説が示されている。しかし、本発明はこれらの特定の詳説なしでも実施されうることは通常の当業者により明らかとなるであろう。他の例、既知の方法、手順、構成部分、および回路は、本発明の特徴を不必要に分かりにくくしないよう、詳細には説明されていない。
【００１４】
図１において、多層導電性黒色マトリクス構造体の形成で本実施例が使用する第１工程が示されている。具体的には図１は、本発明によりフォト画像化可能材料（ photo-imagable material ―以下、フォトレジスト材料と読み替えるものとする―）１０２の第１層が沈着されたフラットパネル表示装置のフェースプレート１００の透視図を示している。本発明のマトリクス構造体は黒色マトリクスと呼ばれることがあるが、「黒色」という用語はマトリクス構造体の不透明な特性を表していることが理解されよう。つまり、本発明は黒色以外の色の使用にも適している。また、以下の図においては、明確に表すためにフェースプレートの内面の一部のみが図示されている。
【００１５】
図１において、本実施例では、フォト画像化可能材料の層１０２は、例えばニュージャージー州のＳｏｍｅｒｖｉｌｌｅのＨｏｅｃｈｓｔ−Ｃｅｌａｎｅｓｅから販売されているＡＺ４６２０などのフォトレジストから構成されている。しかし、本発明は他の様々な種類および供給者からのフォト画像化可能材料の使用にも適していることが理解される。本実施例では、フォトレジスト層１０２は約１０〜２０ミクロンの深さに沈着される。
【００１６】
次に図２において、フォト画像化可能材料層１０２の沈着後、フォト画像化可能材料層１０２は露光処理される。露光処理後、本発明ではフォト画像化可能材料層１０２の一部を除去して、硬化したフォトレジスト構造体の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのみがフェースプレート１００上に残留するようにする。フォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄは、サブピクセル領域の各行を覆うように設けられている。簡略化のために、図１には４つの行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのみを示しているが、多数のフォトレジスト構造体の行がフェースプレートの内面上に形成されることが理解される。本実施例では、例えばフォトレジスト構造体１００の、例えば行１０２ａ、１０２ｂなどの隣接する行が、距離ｄ_１だけ互いに分離しており、ここでｄ_１はサブピクセル領域の隣接する行間の分離距離である。さらに具体的には、本実施例では、フォト画像化可能材料の隣接行１０２ａ、１０２ｂは、約６５〜８０ミクロンの距離だけ分離している。本実施例ではこのような行分離距離を指定しているが、本発明は他の様々な距離で隣接行を分離する場合にも適している。
【００１７】
図３において、次に本実施例では、フォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの上に導電性材料の層１０４を塗布する。特に１つの実施例においては、導電性材料層１０４を、フェースプレート１００の内面およびフォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの上に塗布し、導電性材料がフォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間に配置されるようにする。本実施例においては、導電性材料層１０４は、例えばミシガン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｅｓで製造されるＣＢ８００Ａ ＤＡＧで構成されている。１つの実施例においては、導電性材料層１０４はグラファイト系導電性材料からなっている。さらに他の実施例においては、グラファイト系導電性材料層を半乾式スプレーとして塗布し、導電性材料層１０４の収縮を抑えている。このようにすることによって、本発明では導電性材料層の最終深さをより効果的に制御することができる。このような沈着方法が上記に説明されているが、本発明は様々な導電性材料をフェースプレート１００の内面およびフォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間に沈着させる他の沈着方法の使用にも適していることが理解される。
【００１８】
図３では、１つの実施例において、フォト画像化可能材料上および／またはその行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間に沈着した余分な導電性材料は、フォトレジスト構造体１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの上面から導電性材料を拭き取る（例えば「スキージ」など）ことにより除去される。これによって、本実施例では、導電性材料層１０４は、フォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間で所望の深さを得ることができる。他の実施例では、フォト画像化可能材料の上面および／またはその行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間にある余分な導電性材料を、導電性材料の超過量を機械的研磨を施すことにより除去している。また、このような方法により、導電性材料は、フォト画像化可能材料の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ間で所望の深さとなる。
【００１９】
次に図４において、導電性材料層１０４を硬化する。本実施例では、導電性材料層１０４を、摂氏約８０〜９０度で約４〜５分間焼成する。導電性材料層１０４が硬化した後、本発明ではフォト画像化可能構造体の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄを除去する。本実施例では、フォト画像化可能構造体の行１０２ａ、１０２ｂ、１０２ｃ、１０２ｄに工業銘柄アセトンを塗布し、これらをフェースプレート１００から除去する。本発明は、例えばニュージャージー州ＳｏｍｅｒｖｉｌｌｅのＨｏｅｃｈｓｔ−Ｃｅｌａｎｅｓｅから発売されている４００Ｔフォトレジストストリッパ、ＮＭＰストリッパなどのその他の多数の溶剤を使用してフォト画像化可能構造体１０２ａ、１０２ｂ、１０２ｃ、１０２ｄを除去するのに非常に適している。その結果、硬化したピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃがフェースプレート１００上に形成される。図４に示すように、本実施例においては、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃはサブピクセルの行間に沈着される。また、本実施例においては、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃは、約６０〜８０ミクロンの幅ｒ_ｗおよび約１０〜２０ミクロンの高さｒ_ｈを有して形成される。その後の処理過程では、フラットパネルディスプレイのサブピクセルが、ピクセル分離構造体の行１０４ａ、１０４ｂ、１０４ｃ間に位置するサブピクセル領域に形成される。
【００２０】
次に図５を参照すると、本実施例では、フォト画像化可能材料の第２層１０６が、フェースプレート１００およびピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃ上に塗布される。上記のように、１つの実施例においては、フォト画像化可能材料１０６の層は、例えばニュージャージー州ＳｏｍｅｒｖｉｌｌｅのＨｏｅｃｈｓｔ−Ｃｅｌａｎｅｓｅから発売されているＡＺ４６２０から成っている。本実施例では、フォト画像化可能材料層１０６を約４０〜６０ミクロンの深さに沈着する。
【００２１】
次に図６において、フォト画像化可能材料１０６の層の沈着後、フォト画像化可能材料１０６の層に露光処理が施される。露光処理後、本実施例では、フォト画像化可能材料１０６の層の一部を除去して、代表的に１０８として示す開口部がフォト画像化可能材料１０６の層に形成されるようにする。開口部１０８はサブピクセル領域の各列間に形成される。本実施例では、隣接する開口部は距離ｄ_２だけ互いに分離しており、ここでｄ_２はサブピクセルの隣接する列間の分離距離である。さらに具体的には、本実施例において、フォト画像化可能材料１０６の第２層の隣接する開口部は、約２５〜３０ミクロンの距離だけ分離している。本実施例でこのような列分離距離を指定しているが、本発明は隣接する開口部の様々な距離での分離にも適している。
【００２２】
図７において、本実施例では次に、フォト画像化可能材料層１０６上に導電性材料層１１０を塗布する。具体的には、１つの実施例において、導電性材料層１１０をフェースプレート１００の内面および層状フォト画像化可能材料１０６上に塗布し、導電性材料が層状フォト画像化可能材料１０６内に形成された開口部の上部および内部に配置されるようにする。上記のように、本実施例では、導電性材料層１１０は例えばミシガン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ製のＣＢ８００Ａ ＤＡＧから成るものである。また、１つの実施例において、導電性材料層１１０はグラファイト系導電性材料から成っている。他の実施例においては、グラファイト系導電性材料層を半乾式スプレーとして塗布し、導電性材料層１１０の収縮を抑えている。これにより、本発明では、開口部１０８内における導電性材料層１１０の最終深さを効果的に制御することが可能となる。このような沈着方法を上記に挙げているが、本発明はフェースプレート１００の内面上および層状フォト画像化可能材料１０６の開口部１０８内への他の多様な導電性材料を沈着させる様々な沈着方法の使用にも適していることが理解される。
【００２３】
図７において、図３に関連して上記に述べたように、本実施例は例えばスキージ処理、機械的研磨などを利用して導電性材料層１１０の過剰量を除去するのに適している。また、このような方法によって、導電性材料はフォト画像化可能材料層１０６の開口部１０８に所望の深さで沈着される。
【００２４】
次に図８において、導電性材料層１１０を硬化させる。本実施例では、導電性材料層１１０を、摂氏約８０〜９０度で約４〜５分間焼成させる。導電性材料層１１０の硬化後、本発明ではフォト画像化可能材料層１０６を除去する。本実施例においては、工業銘柄アセトンをフォト画像化可能材料層１０６に塗布して、フェースプレート１００から除去する。その結果、１００ａ〜１００ｆとして代表的に示す硬化ピクセル分離構造体がフェースプレート１００上に形成される。図８に示すように、本実施例では、ピクセル分離構造体１１０ａ〜１１０ｆは、サブピクセルの列間およびピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃの行間に設けられる。つまり、ピクセル分離構造体１１０ａ〜１１０ｆは、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃに対してほぼ直交に形成される。また、本実施例では、ピクセル分離構造体１１０ａ〜１１０ｆは、約２０〜３０ミクロンの幅Ｃ_ｗ、約４０〜６０ミクロンの高さＣ_ｈ、約２００〜２２０ミクロンの長さＣ_ｌを有して形成される。従って、本発明により、多層三次元導電性マトリクスの形成方法が提供される。
【００２５】
この多層三次元導電性マトリクスの実質的な高さにより、隣接するサブピクセルが分離され、不要な後方散乱を防止することができる。この多層導電性マトリクスの実質的な高さと導電性により、電界エミッタからフェースプレートへのアーク放電が防止される。電界エミッタからフェースプレートへのアーク放電を防止することにより、本発明では多層三次元導電性マトリクスを使用したフラットパネルディスプレイの高電圧ローバスト性が増大する。また、本発明によって形成された多層三次元導電性マトリクスの導電性質により、フラットパネルディスプレイのフェースプレートから余分な電荷を簡単に除去することができる。本発明は、ＩＴＯ被膜の塗布を必要とすることなく上記の実現を可能とする。
【００２６】
図９を参照して、本発明では、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃとピクセル分離構造体１１０ａ〜１１０ｆとの高さの差が非常に有利となっている。特に、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃとの交差部付近でピクセル分離構造体１１１０ａ〜１１０ｆの高さのほうが高くなっているので、ピクセル分離構造体１０４ａ、１０４ｂ、１０４ｃに沿って設けられた支持構造体１１２ａ、１１２ｂ、１１２ｃが強化される。つまり、行分離部１０４ａ〜１０４上に共通して位置する壁またはリブ（１１２ａ〜１１２ｃ）または他の支持構造体は、より高い近接して設けられたピクセル分離構造体１１０ａ〜１１０ｆによって安定または強化される。
【００２７】
上記の実施例はピクセル分離構造体１０４ａ〜１０４ｃの行の形成と、その後のピクセル分離構造体１１０ａ〜１１０ｆの列の形成についての説明であるが、本発明はピクセル分離構造体１０４ａ〜１０４ｃの行を形成する前にピクセル分離構造体１１０ａ〜１１０ｆの列を形成する場合にも適している。同様に、本発明は、ピクセル分離構造体１０４ａ〜１０４ｃの行がピクセル分離構造体１１０ａ〜１１０ｆの列よりも高くなるようにピクセル分離構造体を形成する場合にも適している。
【００２８】
次に図１０を参照して、本発明の他の実施例を説明する。図１０の実施例において、フラットパネル表示装置のフェースプレート２００は、２０２として代表的に示す各ピクセル分離構造体の第１部が沈着された状態で図示されている。この実施例においては、ピクセル分離構造体の第１部２０２は、例えばミシガン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ製の導電性材料、グラファイト系導電性材料などで構成されている。このような導電性材料を本実施例に関連して説明するが、本発明はその他の様々な導電性材料の使用にも適している。本実施例において、ピクセル分離構造体の第１部２０２は、スクリーン印刷処理を用いてフェースプレート２００上に沈着される。つまり、本実施例では、上記の実施例に示すようなフォト画像化可能層の沈着やパターン化が不要である。
【００２９】
次に図１１を参照して、本実施例では２０４として典型的に示すピクセル分離構造体が完全に形成されるまで、導電性材料の層をフェースプレート２００の面上に繰り返し塗布する。本実施例では、ピクセル分離構造体２０４の高さが約１０〜１５ミクロンになるまで、フェースプレート２００の面上に導電性材料を繰り返し塗布する。また、本実施例では、ピクセル分離構造体２０４がサブピクセル領域の行を分離するように、ピクセル分離構造体２０４をフェースプレート２００の面上に形成する。
【００３０】
次に図１２において、ピクセル分離構造体２０４を沈着させた後、本実施例では２０６で典型的に示すピクセル分離構造体の第１部をフェースプレート２００の面に沈着させる。また、ピクセル分離構造体の第１部２０６も、例えばミシガン州Ｐｏｒｔ ＨｕｒｏｎのＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ製のＣＢ８００Ａ ＤＡＧなどの導電性材料、グラファイト系導電性材料などで構成されている 再び図１３に戻り、本実施例では、２０８で代表的に示すピクセル分離構造体が完全に形成されるまで、導電性材料の層をフェースプレート２００の面に繰り返し塗布する。本実施例においては、ピクセル分離構造体２０８が約３０〜６０ミクロンの高さになるまで、導電性材料をフェースプレート２００の面に繰り返し塗布する。また、本実施例においては、ピクセル分離構造体２０８がピクセル分離構造体２０４に対してほぼ直交し、またピクセル分離構造体２０８がサブピクセル領域の列を分離するように、ピクセル分離構造体２０８をフェースプレート２００の面上に形成する。上記のように、本実施例は、フォト画像化可能材料の層の沈着およびパターン化を必要としない多層三次元導電性マトリクス形成方法を提供するものである。さらに、上記の実施例ではピクセル分離構造体２０４の行を形成し、その後でピクセル分離構造体２０８の列を形成しているが、本発明もピクセル分離構造体２０４の行を形成する前にピクセル分離構造体２０８の列を形成する場合にも適している。同様に、本発明は、ピクセル分離構造体２０４の行ががピクセル分離構造体２０８の列よりも高くなるように、ピクセル分離構造体を形成する場合にも適している。
【００３１】
本発明の上記の実施例は関連する重要な利点を幾つか有している。例えば、上記のグラファイト系導電性材料を使用してピクセル分離構造体を形成することにより、本発明では従来のポリイミド系黒色マトリクス構造体に関連する有害な褐色化やガス抜けを防ぐことができる。また、本発明で使用される導電性材料を損傷を与えることなく、マトリクス構造体をポリイミドで形成するときよりも高い温度で処理することができる。そのため、本発明では、蛍光面処理の副産物として残留する有機物をさらに完全に除去することができる。
【００３２】
従って、本発明では、隣接するサブピクセルを効果的に分離するのに十分な高さを有する導電性マトリクス構造体を提供することができる。さらに本発明は、電界エミッタからサブピクセルへのアーク放電を抑える導電性マトリクス構造体を提供するものである。また、本発明によって、コストと複雑性が増大されず、電子の後方散乱率が抑えられ、またＩＴＯ被覆黒色マトリクス構造体に関連する二次電子放出係数が不要に高くならない導電性マトリクス構造体が提供される。さらに、本発明によれば、マトリクス構造体を形成するのに使用される材料の物理的性質に大きく依存することのない導電性マトリクス形成方法が提供される。
【００３３】
上記の本発明の具体的実施例の説明は、図解と説明を行うことを目的としている。これらは包括的なものではなく、また本発明を開示された明確な形に限定するものでもなく、多数の改良例や変形例は上記の教示を考慮すれば明らかに可能である。実施例は、本発明の原理およびその実用化を効果的に説明するために選択、記載されており、これによって当業者は本発明と多種多様な実施例、意図された特定の使用に適した様々な変形例を使用することが可能となる。本発明の範囲が添付された特許請求の範囲およびそれに相当するものによって定義されることを目的としている。
【図面の簡単な説明】
【図１】 本発明によってフォト画像化可能材料の第１層が沈着されたフラットパネル表示装置のフェースプレートの透視図である。
【図２】 本発明によってフォト画像化可能材料の第１層をパターン化した後の図１の構造体を示す透視図である。
【図３】 本発明によって導電性材料の第１層が設けられた図１の構造体の透視図である。
【図４】 本発明によってフォト画像化可能材料のパターン化された第１層を除去した図３の構造体の透視図である。
【図５】 本発明によってフォト画像化可能材料の第２層が沈着された図４の構造体を示す透視図である。
【図６】 本発明によるフォト画像化可能材料の第２層をパターン化した後の図５の構造体を示す透視図である。
【図７】 本発明による導電性材料の第２層を配置した図６の構造体の透視図である。
【図８】 本発明によるフォト画像化可能材料のパターン化した第２層を除去し、多層導電性マトリクス構造体を残した図７の構造体の透視図である。
【図９】 本発明による支持壁を強化する図８の構造体の透視図である。
【図１０】 本発明による第１ピクセル分離構造体の第１層が沈着されたフラットパネル表示装置のフェースプレートを示す透視図である。
【図１１】 本発明による完成した第１ピクセル分離構造体が沈着された図１の構造体を示す透視図である。
【図１２】 本発明による第２ピクセル分離構造体の第１層が沈着された図１の構造体のフェースプレートを示す透視図である。
【図１３】 本発明による完成した第２ピクセル分離構造体を沈着させて、多層導電性マトリクス構造体を形成した図１２の構造体の透視図である。
【符号の説明】
１００ フェースプレート
１０２ フォト画像化可能材料層の第１層
１０２ａ〜１０２ｄ 行領域
１０４ 導電性材料層
１０６ フォト画像化可能材料層の第２層
１０８ 開口部

Claims (28)

1. フラットパネル表示装置のフェースプレート上のサブピクセルを行および列方向に分離する多層導電性マトリクス構造体を形成する多層導電性マトリクスの形成方法であって、
   ａ）上記フェースプレート全体にフォトレジスト第１層を塗布し、
   ｂ）上記フォトレジスト第１層の行が、サブピクセル領域の各行を被覆して設けられるように前記フォトレジスト第１層の行を残して、上記フォトレジスト第１層の一部を行方向に除去し、
   ｃ）上記フォトレジスト第１層の残された行の間に導電性材料が配置されるように、上記フェースプレート上でかつ前記フォトレジスト第１層の残された行の間に導電性材料第１層を塗布し、
   ｄ）上記導電性材料第１層の行が上記サブピクセル領域の行間の上記フェースプレート上に残されて形成されるように、上記フォトレジスト第１層の行を除去し、
   ｅ）前記導電性材料第１層の残された行を上から覆うように上記フェースプレート全体にフォトレジスト第２層を前記導電性材料第１層の残された行の間から上にまで塗布し、
   ｆ）上記サブピクセル領域の各列間に列状開口部が上記フォトレジスト第２層に形成されるように、上記フォトレジスト第２層の一部を列方向に除去し、
   ｇ）上記フォトレジスト第２層の上記列状開口部全体を埋めて導電性材料第２層が配置されるように、上記フェースプレート上に導電性材料第２層を塗布し、
   ｈ）上記サブピクセル領域の列間および上記導電性材料第１層の上記行間の上記フェースプレート上に前記導電性材料第１層の行よりも高い上記導電性材料第２層の列が形成されるように、上記フォトレジスト第２層を除去する工程を含むことを特徴とする多層導電性マトリクスの形成方法。
2. 工程ｈ）で列方向に形成される前記導電性材料第２層の列の高さは、工程ｄ）で行方向に形成される前記導電性材料第１層の行の高さよりも３〜４倍程度高く形成されていることを特徴とする請求項１記載の多層導電性マトリクスの形成方法。
3. 工程ａ）が、約１０〜２０ミクロンの深さでフォトレジスト材料を塗布する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
4. 工程ｃ）が、上記フェースプレート上にグラファイト系導電性材料の第１層を塗布する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
5. 工程ｄ）が、上記フォトレジスト第１層の上記行を溶剤を使用して除去する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
6. 工程ｅ）が、上記フェースプレート全体にフォトレジスト材料の第２層を前記フォトレジストの第１層よりも厚く塗布する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
7. 工程ｅ）が、約４０〜６０ミクロンの深さに上記フォトレジスト材料を塗布する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
8. 工程ｇ）が、上記フェースプレート上にグラファイト系導電性材料の第２層を塗布する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
9. 工程ｈ）が、上記フォトレジスト材料の第２層を溶剤を使用して除去する工程を含むことを特徴とする請求項１に記載の多層導電性マトリクスの形成方法。
10. ａ）フェースプレートの面上に設けられた第１ピクセル分離構造体が第１サブピクセル領域を分離するように、上記フェースプレートの上記面上に上記第１ピクセル分離構造体を所定の厚さで行方向に沈着し、
    ｂ）上記フェースプレートの上記面上に設けられた第２ピクセル分離構造体が第２サブピクセル領域を分離するように、上記フェースプレートの上記面上に上記第２ピクセル分離構造体を上記第１ピクセル分離構造体の前記所定の厚さよりも厚く列方向に沈着する工程を含んでなる多層導電性マトリクスの形成方法。
11. 上記方法が、フラットパネル表示装置のフェースプレート上のサブピクセルの行および列を分離する多層導電性マトリクス構造体の形成方法であり、かつ工程（ｂ）において、上記第２ピクセル分離構造体が上記第１ピクセル分離構造体に直交している請求項１０に記載の多層導電性マトリクスの形成方法。
12. 上記方法が、フラットパネル表示装置の三次元多層導電性マトリクス構造体を形成する方法であり、また工程ａ）において、沈着は、
    ａ）上記フラットパネル表示装置の上記フェースプレートの面全体に少なくとも１つの第１ピクセル分離構造体を形成して、第１サブピクセル領域を分離する工程であり、工程ａ）は、
    ａ１）上記フェースプレートの上記面全体にフォトレジスト材料の第１層を塗布し、
    ａ２）露光処理後、上記フォトレジスト材料の第１層の領域がそれぞれの上記第１サブピクセル領域を被覆して配置されるように、上記フォトレジスト材料の第１層の一部を除去し、
    ａ３）上記第１層導電性材料が上記フォトレジスト材料の第１層の上記領域間に配置されるように、上記フェースプレートの上記面上に導電性材料の第１層を塗布し、
    ａ４）上記第１ピクセル分離構造体が上記導電性材料の上記第１層から形成され、また上記第１ピクセル分離構造体が上記第１サブピクセル領域間に配置されるように、上記フォトレジスト材料の第１層の上記領域を除去する工程をさらに含み；かつ工程ｂ）の沈着は、上記フラットパネル表示装置の上記フェースプレートの上記面全体に少なくとも１つの第２ピクセル分離構造体を形成して、第２サブピクセル領域を分離する工程であり、工程ｂ）は、
    ｂ１）上記フェースプレートの上記面全体にフォトレジスト材料の第２層を塗布し、
    ｂ２）露光処理後、それぞれの上記第２サブピクセル領域間の上記第２層フォトレジスト材料に開口部が形成されるように、上記フォトレジスト材料の第２層の一部を除去し、
    ｂ３）上記導電性材料の第２層が上記フォトレジスト材料の第２層の上記開口部に配置されるよう、上記フェースプレートの上記面上に導電性材料の第２層を塗布し、
    ｂ４）上記第２ピクセル分離構造体が上記導電性材料の第２層から形成され、且つ上記第２ピクセル分離構造体が上記第２サブピクセル領域間および上記第１ピクセル分離構造体間に配置されるよう、上記フォトレジスト材料の第２層を除去する工程をさらに含む請求項１０に記載の多層導電性マトリクスの形成方法。
13. 上記導電性材料の第１層が半乾式スプレーとして塗布され、上記導電性材料の第１層の収縮を減少させる請求項１２に記載の多層導電性マトリクスの形成方法。
14. 上記導電性材料の第２層が半乾式スプレーとして塗布され、上記導電性材料の第２層の収縮を減少させる請求項１２に記載の多層導電性マトリクスの形成方法。
15. 上記導電性材料の第１層がグラファイト系材料からなる請求項１２に記載の多層導電性マトリクスの形成方法。
16. 上記導電性材料の第２層がグラファイト系材料からなることを特徴とする請求項１２に記載の多層導電性マトリクスの形成方法。
17. 上記導電性材料の第１層を塗布する工程が、
    上記第１層導電性材料が上記フォトレジスト材料の第１層の行間で所望の深さとなるよう、上記導電性材料の第１層の超過量を除去する工程をさらに含む請求項１および１２の何れかに記載の多層導電性マトリクスの形成方法。
18. 上記導電性材料の第１層が上記フォトレジスト材料の上記行間で所望の深さとなるように、上記導電性材料の第１層を塗布する工程が上記導電性材料の上記第１層の超過量をぬぐい取る工程をさらに含む請求項１７に記載の多層導電性マトリクスの形成方法。
19. 上記導電性材料の第１層が上記フォトレジスト材料の上記行間で所望の深さとなるように、導電性材料の第１層を塗布する工程が上記導電性材料の上記第１層の超過量を機械的研磨によって除去する工程をさらに含む請求項１７に記載の多層導電性マトリクスの形成方法。
20. 上記導電性材料の第２層を塗布する工程が、
    上記第２層導電性材料が上記フォトレジスト材料の第２層の上記開口部で所望の深さとなるよう、上記導電性材料の第２層の超過量を除去する工程をさらに含む請求項１および１２の何れかに記載の多層導電性マトリクスの形成方法。
21. 上記導電性材料の第２層が上記フォトレジスト材料の第２層の上記開口部で所望の深さとなるように、導電性材料の第２層を塗布する工程が上記導電性材料の第２層の上記超過量をぬぐい取る工程をさらに含む請求項２０に記載の多層導電性マトリクスの形成方法。
22. 上記導電性材料の第２層が上記フォトレジスト材料の第２層の上記開口部で所望の深さとなるように、導電性材料の第２層を塗布する工程が上記導電性材料の第２層の上記超過量を機械的研磨によって除去する工程をさらに含む請求項２０に記載の多層導電性マトリクスの形成方法。
23. 上記第１サブピクセル領域が、上記サブピクセル領域の行であることを特徴とする請求項１０、１１および１６の何れかに記載の多層導電性マトリクスの形成方法。
24. 上記第２サブピクセル領域が、上記サブピクセル領域の列であることを特徴とする請求項１０、１１および１６の何れかに記載の多層導電性マトリクスの形成方法。
25. 上記第１ピクセル分離構造体が、約１０〜１５ミクロンの高さを有して形成される請求項１０、１１および１６の何れかに記載の多層導電性マトリクスの形成方法。
26. 上記第２ピクセル分離構造体が、約３０〜６０ミクロンの高さを有して形成される請求項１０、１１および１６の何れかに記載の多層導電性マトリクスの形成方法。
27. 上記第１ピクセル分離構造体が、グラファイト系材料からなることを特徴とする請求項１０、１１および１６の何れかに記載の多層導電性マトリクスの形成方法。
28. 上記第２ピクセル分離構造体が、グラファイト系材料からなることを特徴とする請求項１０、１１および１６の何れかに記載の多層導電性マトリクスの形成方法。

Images