JP2001518631A - 欠陥のある電子装置を識別するシステム - Google Patents

欠陥のある電子装置を識別するシステム

Info

Publication number
JP2001518631A
JP2001518631A JP2000514321A JP2000514321A JP2001518631A JP 2001518631 A JP2001518631 A JP 2001518631A JP 2000514321 A JP2000514321 A JP 2000514321A JP 2000514321 A JP2000514321 A JP 2000514321A JP 2001518631 A JP2001518631 A JP 2001518631A
Authority
JP
Japan
Prior art keywords
defective
contacts
machine
information
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000514321A
Other languages
English (en)
Inventor
バジバズハム、カレアムバー・ラヤラシナム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001518631A publication Critical patent/JP2001518631A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 欠陥のある電子装置を識別するシステムは、電子装置の製造中に第１の位置に配置された検査装置(2,3) を含んでいる。検査装置(2,3) は、装置に欠陥があるか否かを決定する。メモリ装置(4) は、検査装置(2,3) から欠陥のある装置に関する情報を受取り、その情報を記憶する。メモリ装置によって受取られた情報は、次の製造段階で第２の位置における欠陥のある装置を識別するのに十分なものである。第２の位置におけるマシン(6) は、記憶された情報(10)をメモリ装置(4) から検索し、第２の位置における欠陥のある装置を識別する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、欠陥のある電子装置を識別するシステムに関し、とくに、欠陥のあ
る電子装置を製造中に識別することを可能にするシステムに関する。
【従来の技術】
電子装置の製造中、多数の電子回路をその上に有するシリコンウェハがプラス
チック接着テープに貼付けられ、シリコンウェハは“ダイ”として知られている
個々の電子回路に切断される。ダイは、シリコンウェハの切断プロセス中に切断
されていない接着テープによって互いに関して位置が保持される。
【０００２】 その後、接着テープに貼付けられたダイは、接着テープからリードフレーム 上の取付け面（またはステージ）に各ダイを移すダイ取付けマシンに送られる。
ダイは、通常エポキシ接着剤のようなある形態の接着剤によって取付け面上に取
付けられる。
【０００３】 各ダイを各取付け面上に設置する前に、ダイ取付けマシンは、エポキシがス テージ上に正しく付着されていることをチェックすると共に、各ステージに関連
するリードフィンガが損傷していないことを確認する検査（ボンド前検査として
知られている）を行う。各ダイが取付けられた後、ダイ取付けマシンは、各ダイ
が各ステージ上に正しく、たとえばステージの端部に接近し過ぎずに配置され、
かつステージ上に正確に取付けられていることを確認する別の検査（ボンド後検
査として知られている）を行う。 このボンド前およびボンド後検査プロセスは、“集積品質管理”（ＩＱＣ）と
呼ばれている。
【０００４】 ダイ取付けプロセス後、ダイが取付けられたリードフレームは、多数の別の リードフレームを備えたマガジン中に配置され、エポキシ接着剤が加熱によって
硬化されるオーブンに送られる。
【０００５】 その後、マガジンは各ダイ上の回路コンタクトからのワイヤをリードフレー ム上の各リードフィンガコンタクトに接続するワイヤボンドマシンに転送される
。
【０００６】 ワイヤボンドマシン自身が欠陥を生じさせる可能性があり、これが可視式接 合検査（ＶＢＩ）によってチェックされてもよい。
【０００７】 ワイヤボンド後、マガジンは、黒色樹脂がリードフレーム上の各ステージお よびダイの周囲をモールドするモールド段階に移行される。
【０００８】 当初、製造プロセスの各段階の間のリードフレームの動きは手動であり、プ ロセスの各段階は独立した動作であった。しかしながら、マガジンの移動は、ロ
ボット操縦マシンによって行われてもよく、このためには、各マガジンはマシン
によって識別されることができるようにバーコードを付けられる必要がある。こ
れによって、バッチ中の全てのマガジンがその特定の段階を完了することを必要
とせずに個々のマガジンを生産ラインの次の段階に移すことが可能になる。
【発明が解決しようとする課題】
しかしながら、この機械化された操縦システムの欠点は、マガジンが組立てプ
ロセス中の異なった段階に互いに無関係に移行する可能性があるため、とくにワ
イヤボンドプロセスにおける欠陥を突きとめることが困難なことである。
【０００９】 通常のシステムにおいて、ダイ取付けプロセス中に欠陥を識別する場合、オ ペレータによって可視式識別用のリードフレーム上のマーキングにより手動で欠
陥が示される。ワイヤボンドマシンは欠陥を認識せず、リードフレーム上のマー
キングから欠陥のある装置を決定することはできない。したがって、ワイヤボン
ドマシンは、それが正しくボンドできないと判断するまで、ダイおよびリードフ
ィンガにワイヤをボンドしようとする。ワイヤボンドマシンが欠陥のある装置を
認識するのはこの後に限られ、特定のダイまたはワイヤボンドプロセスに関して
問題があることをオペレータに信号で通知し、オペレータに別の命令を要求する
。その後、オペレータはワイヤボンドマシンにその特定の装置をスキップするか
、または排除するように命令しなければならない。欠陥のある装置のこの二重検
出により、組立てプロセスの効率が低下し、マシンの時間を浪費する。
【００１０】 さらに、モールドプロセス後では装置中の欠陥はもはや見ることはできない 。したがって、欠陥のある装置に関しては、単体に分離した後に欠陥のある装置
を識別し、除去するために、リードフレームに取付けるために装置を単体に分離
する前に、たとえば欠陥があることを示すための樹脂モールド物で印を付けるこ
と等によって手動でマーキングしなければならない。
【００１１】 欠陥のある装置を示すためのモールドのこの手動マーキングによって、組立 て動作の効率がさらに低下する。
【課題を解決するための手段】
本発明の１つの特徴によると、欠陥のある電子半導体装置を指示する方法は、
欠陥のある装置を識別し、装置上の２個のコンタクト間においてワイヤを電気的
に接続し、２個のコンタクトを短絡させる。
【００１２】 本発明の別の特徴によると、欠陥のある電子装置を識別するシステムは、電 子装置の製造中に第１の位置に配置された検査装置と、この検査装置から欠陥の
ある装置に関する情報を受取り、その情報を記憶するメモリ装置と、記憶された
情報をメモリ装置から検索し、第２の位置における欠陥のある装置を識別する第
２の位置におけるマシンとを含んでおり、検査装置は装置に欠陥があるか否かを
決定し、メモリ装置によって受取られた情報は、次の製造段階で第２の位置にお
ける欠陥のある装置を識別するのに十分なものである。
【００１３】 本発明の利点は、欠陥のある装置に関する情報を記憶し、この情報を組立て プロセスの後の段階に送ることによって、欠陥のある装置の識別および文書化の
重複が減少され、組立てプロセスの効率が高くなる。
【００１４】 本発明の別の利点は、テストプロセスの正常な部分である短絡のテストを装 置について行うことにより、欠陥のある装置を検出できるので、欠陥のある装置
への可視的なマーキングが不要なことである。
【００１５】 情報が送られるプロセス中の後の段階は、ワイヤボンドプロセスであり、情 報に応答して、ワイヤボンドマシンが装置上の２個の各コンタクトを電気的に接
続してこれらのコンタクトを短絡させることが好ましい。
【００１６】 電気的に接続されたコンタクトは、リードフレーム上の２個のコンタクトで あり、典型的には２個のリードフィンガであることが好ましい。
【００１７】 欠陥のある装置を識別する記憶された情報は、欠陥のある装置が配置されて いるリードフレームストリップ上のステージ番号に関する情報と、マガジン中の
リードフレームの位置に関する情報と、リードフレームが配置されるマガジンの
アイデンティティに関する情報とを含んでいることが好ましい。
【００１８】 一般に、２個のコンタクトを短絡させる装置はテスト段階で不合格になり、 排除されるので、このテスト段階中に欠陥のある装置が排除される。
【００１９】 ワイヤボンドマシンによって短絡されたコンタクトは、予め定められている ことが好ましい。
【発明の実施の形態】
以下、添付図面を参照して、欠陥のある電子半導体装置を識別する方法および
システムの一例を説明する。 図１は、ダイ取付け段階からモールドまでの電子半導体装置の組立てプロセス
を示す。 ダイの取付け中、ダイ取付けマシン1 はシリコンウェハが取付けられている接
着テープから個々のダイを取外し、各ダイをリードフレーム上の各ステージ上に
配置する。各リードフレームは、いくつかのダイが各リードフレーム上に取付け
られるように、いくつかのステージを有している。ダイ取付けプロセス中に、ダ
イ取付けマシン1 は、通常エポキシ接着剤である接着剤が各ステージの中央部分
に正しく付着されていることを確認するボンド前検査2 を行う。このマシン1 は
また、各ステージに関連したリードフィンガが破壊またはその他の損傷を受けて
いないことを保証する。
【００２０】 リードフィンガが損傷しているか、あるいはエポキシが正しく付着されてい ない場合、ダイ取付けマシン1 はこの問題を補正することはできず、欠陥装置信
号が、欠陥のある装置に関する情報を“排除マップ”10として記憶するメモリ装
置4 に送られる。
【００２１】 ダイ取付けマシン1 は、エポキシ接着剤が適切に付着され、かつ、リードフ ィンガが損傷していないことを検出した場合、接着テープからダイを取外し、エ
ポキシ接着剤上のステージ上にダイを配置する。
【００２２】 その後、ダイ取付けマシン1 は、取付けられたダイがステージの端部に接近 し過ぎておらず、かつそのダイがステージ上で撚れたり、あるいは曲がったりし
ていないことをチェックするボンド後検査3 を行う。ダイが適切に配置されてい
ない場合、欠陥装置信号がメモリ装置4 に送られ、排除マップ10が更新される。
【００２３】 ダイをリードフレーム上の各ステージに取付けた後、このリードフレームは 、特有の識別コードを有するマガジン中に挿入される。そのマガジンの識別コー
ドはメモリ4 に記憶され、このマガジン中のリードフレーム上に配置されている
欠陥のある装置のそれぞれに排除マップ10中で関連している。
【００２４】 その後、ダイが取付けられたリードフレームを含む多数のマガジンは、リー ドフレームおよびダイが加熱され、エポキシ接着剤を硬化し、各ダイを各取付け
ステージに適切に接着する硬化オーブン5 に送られる。
【００２５】 硬化後、マガジンはワイヤボンドマシン6 に送られる。一般に、マガジンは １個づつ各ワイヤボンドマシン6 に送られる。各ワイヤボンドマシン6 は、マガ
ジンについて欠陥のある装置の情報を含んでいる排除マップ10をメモリ4 から受
取って検索したときにそのマガジンを識別する。ワイヤボンドマシン6 は、ワイ
ヤボンド動作を行うために各装置に到達したとき、この装置が欠陥のある装置か
否かを排除マップ10から決定する。装置に欠陥がある場合、ワイヤボンドマシン
6 は、２個の予め定められたリードフィンガ間においてワイヤを接続し、リード
フィンガを短絡させ、その装置に関してそれ以上ワイヤボンドは行われない。
【００２６】 ワイヤボンド動作中に装置に関して問題が検出され、あるいはワイヤボンド マシンがワイヤボンド動作中のワイヤの切断を検出し、その問題が補正できない
場合、ワイヤボンドマシン6 は欠陥装置信号をメモリ装置4 に送って、その装置
に欠陥があることを報告し、そのマガジンに対する排除マップ10が更新される。
メモリ4 に送られ、排除マップを更新した情報は、リードフレーム上における欠
陥のある装置の位置、マガジン中の関連したリードフレームの位置、およびマガ
ジン識別コードである。さらに、ワイヤボンドマシン6 はまた、２個の予め定め
られたリードフィンガ間においてワイヤを接続し、リードフィンガを短絡させる
。一般的に、ワイヤが接続されるリードフィンガは、全ての欠陥装置が同じ２個
のリードフィンガ間に接続されたワイヤを有するように、常に同じ２個である。
ワイヤボンドプロセスの後、全ての欠陥装置情報および関連したロットまたはバ
ッチ識別子はメモリ7 に記億されてもよい。
【００２７】 ワイヤボンド後、マガジンは、各装置の周囲を黒色樹脂でモールドするモー ルドマシンに送られる。その後、この装置は単体とされ、短絡および開路回路テ
ストマシン9 で短絡についてテストされる。その後、短絡回路テストマシン9 は
、欠陥のある全ての装置中の短絡が２個の予め定められたリードフィンガ間のワ
イヤを接続するワイヤボンドマシン6 によって発生されていたので、短絡回路を
含む装置を全て排除し、それによって欠陥のある装置を全て排除する。
【００２８】 本発明には、マガジンにおける各リードフレーム上の欠陥のある各装置の関 連した位置を含む各マガジンの排除マップ10を生成することにより、欠陥のある
チップがワイヤボンドマシン6 によって識別され、２個のリードフィンガ間でワ
イヤボンドを行うことによって適切に指示されることができるという利点がある
。
【００２９】 さらに、欠陥のあるチップ上の２個のリードフィンガ間にワイヤを接続する ことによって２個のリードフィンガを短絡させることにより、テスト中に欠陥の
あるチップを除去することができ、また、面倒で組立て動作速度を遅くするチッ
プの手動によるマーキングが不要である。
【００３０】 さらに、欠陥のある装置の識別に要する時間をさらに減少させるために単体 化プロセスにおいて開回路テストを組込むことも可能である。
【図面の簡単な説明】
【図１】 本発明が使用されている電子半導体装置の組立てプロセスの概略図。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 2G032 AA00 AD08 AE01 AE08 AE10 AL14 4M106 AA02 AA14 CA38 DA14 DJ21

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 欠陥のある装置を識別し、装置上の２個のコンタクト間にお
    いてワイヤを電気的に接続して２個のコンタクトを短絡させることを特徴とする
    欠陥のある電子半導体装置を指示する方法。
  2. 【請求項２】 欠陥のある装置は、材料のストリップ上のいくつかの類似し
    た装置の１つであり、２個のコンタクトは欠陥のある装置に関連した材料のスト
    リップ上の２個のコンタクトである請求項１記載の方法。
  3. 【請求項３】 材料のストリップはリードフレームであり、２個のコンタク
    トはリードフィンガである請求項２記載の方法。
  4. 【請求項４】 ２個のコンタクトは、予め定められている請求項３記載の方
    法。
  5. 【請求項５】 さらに、欠陥のある装置を識別する情報を検索し、続いて識
    別された欠陥のある装置上の２個のコンタクト間においてワイヤを接続する請求
    項１乃至４のいずれか１項記載の方法。
  6. 【請求項６】 さらに、ワイヤボンドマシンを使用して２個のコンタクトに
    ワイヤを接続する請求項１乃至５のいずれか１項記載の方法。
  7. 【請求項７】 欠陥のある電子半導体装置を識別するシステムにおいて、 電子装置の製造中に第１の位置に配置された検査装置と、この検査装置から欠
    陥のある装置に関する情報を受取り、その情報を記憶するメモリ装置と、記憶さ
    れた情報をメモリ装置から検索し、第２の位置における欠陥のある装置を識別す
    る第２の位置におけるマシンとを含んでおり、検査装置は装置に欠陥があるか否
    かを決定し、メモリが記憶した情報は次の製造段階で第２の位置における欠陥の
    ある装置を識別するのに十分なものであるシステム。
  8. 【請求項８】 第２の位置におけるマシンはワイヤボンドマシンであり、ワ
    イヤボンドマシンは情報に応答して装置上の２個のコンタクト間にワイヤを接続
    し、２個のコンタクトを短絡させる請求項７記載のシステム。
JP2000514321A 1997-09-30 1997-09-30 欠陥のある電子装置を識別するシステム Pending JP2001518631A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG1997/000048 WO1999017354A1 (en) 1997-09-30 1997-09-30 A system for identifying defective electronic devices

Publications (1)

Publication Number Publication Date
JP2001518631A true JP2001518631A (ja) 2001-10-16

Family

ID=20429570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000514321A Pending JP2001518631A (ja) 1997-09-30 1997-09-30 欠陥のある電子装置を識別するシステム

Country Status (5)

Country Link
EP (1) EP1029348A1 (ja)
JP (1) JP2001518631A (ja)
KR (1) KR20010015630A (ja)
AU (1) AU4975397A (ja)
WO (1) WO1999017354A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255851A (en) * 1978-12-06 1981-03-17 Western Electric Company, Inc. Method and apparatus for indelibly marking articles during a manufacturing process
US4801869A (en) * 1987-04-27 1989-01-31 International Business Machines Corporation Semiconductor defect monitor for diagnosing processing-induced defects
JPH0245734A (ja) * 1988-08-05 1990-02-15 Mitsubishi Heavy Ind Ltd 自動組織解析処理装置
US5504438A (en) * 1991-09-10 1996-04-02 Photon Dynamics, Inc. Testing method for imaging defects in a liquid crystal display substrate
EP0685073A1 (en) * 1993-12-16 1995-12-06 Koninklijke Philips Electronics N.V. Separate i ddq-testing of signal path and bias path in an ic
JPH07270335A (ja) * 1994-03-29 1995-10-20 Sekisui Chem Co Ltd 撮像式検査方法および装置
JPH08137093A (ja) * 1994-09-16 1996-05-31 Toshiba Corp 欠陥検査装置

Also Published As

Publication number Publication date
WO1999017354A1 (en) 1999-04-08
KR20010015630A (ko) 2001-02-26
AU4975397A (en) 1999-04-23
EP1029348A1 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
US4985988A (en) Method for assembling, testing, and packaging integrated circuits
US6373143B1 (en) Integrated circuit having wirebond pads suitable for probing
US6246108B1 (en) Integrated circuit package including lead frame with electrically isolated alignment feature
AU661460B2 (en) Automated method for the manufacture of transponder devices
CN108735627B (zh) 用于半导体管芯封装的数据结构
JP2001518631A (ja) 欠陥のある電子装置を識別するシステム
EP0632493A1 (en) Semiconductor device with twice-bonded wire and method for manufacturing
US20010020734A1 (en) Management of a lateral deflection amount of a metal wire in a semiconductor device
JP2503767B2 (ja) 半導体装置の製造方法
JPH0722475A (ja) ダイボンディング方法およびダイボンダ
CN101963646A (zh) 半导体器件的测试设备及其测试方法
JPH0621299A (ja) 半導体製造装置
JPH1126537A (ja) 半導体ウエハ装置のテスト方法
KR100478205B1 (ko) 다이본더의 불량마킹방법
JP7494280B1 (ja) 無線ｉｃモジュール、無線ｉｃカード、及び無線ｉｃモジュールの製造方法
KR100228958B1 (ko) 다이본딩 장치
JPH09113576A (ja) 小型素子の電気特性検査方法及び装置
JPH03184356A (ja) リードフレーム
JP2004055765A (ja) Ｉｃパッケージの製造方法およびリードフレーム
JPS60148196A (ja) 半導体装置の製造装置
KR20020078769A (ko) 반도체 패키지의 제조방법
JP2002237561A (ja) 電子部品のリード電極切断装置
JPS59123247A (ja) 半導体装置の製造方法
JPH04340742A (ja) 不具合な半導体装置の識別方法
JPH0645420A (ja) 半導体素子および半導体素子の検査方法